JP2017112225A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2017112225A
JP2017112225A JP2015245548A JP2015245548A JP2017112225A JP 2017112225 A JP2017112225 A JP 2017112225A JP 2015245548 A JP2015245548 A JP 2015245548A JP 2015245548 A JP2015245548 A JP 2015245548A JP 2017112225 A JP2017112225 A JP 2017112225A
Authority
JP
Japan
Prior art keywords
hole
protective film
semiconductor
transparent protective
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015245548A
Other languages
Japanese (ja)
Inventor
敬一 澤井
Keiichi Sawai
敬一 澤井
松本　浩司
Koji Matsumoto
浩司 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2015245548A priority Critical patent/JP2017112225A/en
Priority to CN201611165862.5A priority patent/CN106887416A/en
Publication of JP2017112225A publication Critical patent/JP2017112225A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor chip capable of preventing deterioration in humidity resistance of a transparent film at the time of wire bonding.SOLUTION: A semiconductor device 100 comprises: a semiconductor part 10; an electrode part 30 provided on the semiconductor part 10; a transparent protection film 40 which is provided on the semiconductor part 10 and has a first through hole 41; and an opaque protection film 50 which is provided on the transparent protection film 40 and has a second through hole 51. The first through hole 41 is provided so as to pierce the transparent protection film 40 from an upper surface to a lower surface; the second through hole 51 is provided in such a manner as to pierce the opaque protection film 50 from an upper surface to a lower surface and that an opening edge of the second through hole 51 lies inside an opening edge of the first through hole 41; and the electrode part 30 is provided to be at least partially exposed from the second through hole 51.SELECTED DRAWING: Figure 1

Description

本発明は、半導体装置に関する。   The present invention relates to a semiconductor device.

従来、半導体装置としては、特許文献１に記載されたものがある。この半導体装置は、上面に不純物拡散層を有する半導体部と、不純物拡散層と接触するように半導体部上に設けられた電極部と、電極部を覆うＳｉＮ膜と、ＳｉＮ膜上に設けられたポリイミド樹脂膜とを備えている。ＳｉＮ膜は、高い耐湿性を有しており、パッケージングからの浸水および不純物汚染等を防ぐ機能を果たしている。   Conventionally, as a semiconductor device, there is one described in Patent Document 1. The semiconductor device includes a semiconductor portion having an impurity diffusion layer on an upper surface, an electrode portion provided on the semiconductor portion so as to be in contact with the impurity diffusion layer, an SiN film covering the electrode portion, and an SiN film. And a polyimide resin film. The SiN film has high moisture resistance and functions to prevent water immersion from packaging and impurity contamination.

上記半導体チップでは、ＳｉＮ膜の上面から電極部の上面まで伸びる第１貫通孔と、この第１貫通孔に接続され、ポリイミド樹脂膜の上面からＳｉＮ膜の上面まで伸びる第２貫通孔とからなるコンタクトホールを設け、このコンタクトホールに配線層を形成している。また、コンタクトホールは、第１貫通孔の対向する側面間の距離が、第２貫通孔の対向する側面間の距離よりも小さくなるように形成されている。   The semiconductor chip includes a first through hole extending from the upper surface of the SiN film to the upper surface of the electrode portion, and a second through hole connected to the first through hole and extending from the upper surface of the polyimide resin film to the upper surface of the SiN film. A contact hole is provided, and a wiring layer is formed in the contact hole. The contact hole is formed such that the distance between the opposing side surfaces of the first through hole is smaller than the distance between the opposing side surfaces of the second through hole.

特開平９−２５２０５０号公報Japanese Patent Laid-Open No. 9-252050

ところで、上記半導体チップをワイヤーボンディングにより実装した場合、第１貫通孔を介して電極部に金属ボールが接続される。   By the way, when the semiconductor chip is mounted by wire bonding, a metal ball is connected to the electrode portion through the first through hole.

しかし、ＳｉＮ膜は透明であるので、第１貫通孔の開口パターンの認識性が悪く、金属ボールを接続する位置がずれ易くなる。その結果、ＳｉＮ膜が金属ボールの打痕により損傷し、ＳｉＮ膜の耐湿性が低下するおそれがある。   However, since the SiN film is transparent, the recognizability of the opening pattern of the first through hole is poor, and the position where the metal ball is connected is likely to shift. As a result, the SiN film may be damaged by the dents of the metal balls, and the moisture resistance of the SiN film may be reduced.

そこで、本発明は、ワイヤーボンディング時の透明膜の耐湿性の低下を防ぐことができる半導体チップを提供することを目的とする。   Then, an object of this invention is to provide the semiconductor chip which can prevent the fall of the moisture resistance of the transparent film at the time of wire bonding.

上記課題を解決するため、本発明の半導体チップは、
半導体部と、
上記半導体部上に設けられた電極部と、
上記半導体部上に設けられ、第１貫通孔を有する透明保護膜と、
上記透明保護膜上に設けられ、第２貫通孔を有する不透明保護膜と、
を備え、
上記第１貫通孔は、上記透明保護膜の上面と下面とを貫通するように設けられ、
上記第２貫通孔は、上記不透明保護膜の上面と下面とを貫通し、かつ、上記第２貫通孔の開口縁が、上面からみて、上記第１貫通孔の開口縁の内側に位置するように設けられ、
上記電極部は、その少なくとも一部が上記第２貫通孔から露出するように設けられていることを特徴としている。 In order to solve the above problems, the semiconductor chip of the present invention is
A semiconductor part;
An electrode portion provided on the semiconductor portion;
A transparent protective film provided on the semiconductor portion and having a first through hole;
An opaque protective film provided on the transparent protective film and having a second through hole;
With
The first through hole is provided so as to penetrate the upper surface and the lower surface of the transparent protective film,
The second through hole penetrates the upper surface and the lower surface of the opaque protective film, and the opening edge of the second through hole is located inside the opening edge of the first through hole as viewed from the upper surface. Provided in
The electrode portion is provided so that at least a part thereof is exposed from the second through hole.

また、一実施形態の半導体チップは、
上記第１貫通孔の開口縁と上記第２貫通孔の開口縁との間の距離が、少なくとも２．５μｍである。 In addition, the semiconductor chip of one embodiment is
The distance between the opening edge of the first through hole and the opening edge of the second through hole is at least 2.5 μm.

また、一実施形態の半導体チップは、
上記透明保護膜が、ＳｉＮ膜である。 In addition, the semiconductor chip of one embodiment is
The transparent protective film is a SiN film.

また、一実施形態の半導体チップは、
上記不透明保護膜が、ポリイミド樹脂膜である。 In addition, the semiconductor chip of one embodiment is
The opaque protective film is a polyimide resin film.

本発明によれば、不透明保護膜の上面から透明保護膜に向かって伸びる第２貫通孔の開口縁が、上面視において、透明保護膜の上面から半導体部に向かって伸びる第１貫通孔の開口縁よりも内側に位置し、かつ、第２貫通孔から電極部の一部が露出している。すなわち、半導体装置をワイヤーボンディングにより実装する場合、透明保護膜の第１貫通孔よりも開口パターンの認識性が高い不透明保護膜の第２貫通孔を介して電極部に金属ボールが接続される。このため、金属ボールが接続される位置が目標の位置からずれ難くなるので、ワイヤーボンディング時に、金属ボールの位置ずれにより透明保護膜が損傷して、耐湿性が低下するのを防ぐことができる。   According to the present invention, the opening edge of the second through hole extending from the upper surface of the opaque protective film toward the transparent protective film has the opening of the first through hole extending from the upper surface of the transparent protective film toward the semiconductor portion when viewed from above. A part of the electrode part is exposed from the second through hole and located inside the edge. That is, when the semiconductor device is mounted by wire bonding, the metal ball is connected to the electrode portion through the second through hole of the opaque protective film having a higher recognizability of the opening pattern than the first through hole of the transparent protective film. For this reason, since the position to which the metal ball is connected becomes difficult to deviate from the target position, it is possible to prevent the transparent protective film from being damaged due to the displacement of the metal ball and deteriorating the moisture resistance during wire bonding.

本発明の第１実施形態の半導体装置を示す断面模式図である。It is a cross-sectional schematic diagram which shows the semiconductor device of 1st Embodiment of this invention. 図１の半導体装置の電極部部分の上面模式図である。FIG. 2 is a schematic top view of an electrode part of the semiconductor device of FIG. 1. 図１の半導体装置のワイヤーボンディング構造を説明するための図である。It is a figure for demonstrating the wire bonding structure of the semiconductor device of FIG. 図３に続く、図１の半導体装置のワイヤーボンディング構造を説明するための図である。FIG. 4 is a diagram for explaining a wire bonding structure of the semiconductor device of FIG. 1 following FIG. 3. 比較例の半導体装置を示す断面模式図である。It is a cross-sectional schematic diagram which shows the semiconductor device of a comparative example. 図５の半導体装置の電極部部分の上面模式図である。FIG. 6 is a schematic top view of an electrode part of the semiconductor device of FIG. 5. 図５の半導体装置のワイヤーボンディング構造を説明するための図である。It is a figure for demonstrating the wire bonding structure of the semiconductor device of FIG. 図７に続く、図５の半導体装置のワイヤーボンディング構造を説明するための図である。FIG. 8 is a diagram for explaining a wire bonding structure of the semiconductor device of FIG. 5 following FIG. 7. 本発明の第２実施形態の半導体装置を示す断面模式図である。It is a cross-sectional schematic diagram which shows the semiconductor device of 2nd Embodiment of this invention. 図９の半導体装置の電極部部分の上面模式図である。FIG. 10 is a schematic top view of an electrode portion portion of the semiconductor device of FIG. 9. 本発明の第３実施形態の半導体装置を示す断面模式図である。It is a cross-sectional schematic diagram which shows the semiconductor device of 3rd Embodiment of this invention. 図１１の半導体装置の電極部部分の上面模式図である。FIG. 12 is a schematic top view of an electrode portion portion of the semiconductor device of FIG. 11.

（第１実施形態）
図１に示すように、本発明の第１実施形態の半導体装置の一例の半導体チップ１００は、半導体部１０と、この半導体部１０上（図１の上側）に設けられた酸化膜２０、電極部３０、透明保護膜４０、および、不透明保護膜５０とを備えている。 (First embodiment)
As shown in FIG. 1, a semiconductor chip 100 as an example of the semiconductor device according to the first embodiment of the present invention includes a semiconductor portion 10, an oxide film 20 provided on the semiconductor portion 10 (upper side in FIG. 1), and electrodes. Part 30, a transparent protective film 40, and an opaque protective film 50 are provided.

なお、以下の記載において、図１の上下方向を半導体チップ１００の上下方向とする。   In the following description, the vertical direction in FIG. 1 is the vertical direction of the semiconductor chip 100.

半導体部１０は、例えば、Ｓｉ基板と、Ｓｉ基板上に設けられた半導体積層体とからなり、その上面に不純物拡散層１１を有している。この不純物拡散層１１は、例えば、半導体部１０の上面にリン、ヒ素、アンチモン等のｎ型不純物を高濃度に拡散させることにより形成されている。   The semiconductor unit 10 includes, for example, a Si substrate and a semiconductor stacked body provided on the Si substrate, and has an impurity diffusion layer 11 on the upper surface thereof. The impurity diffusion layer 11 is formed, for example, by diffusing n-type impurities such as phosphorus, arsenic, and antimony at a high concentration on the upper surface of the semiconductor portion 10.

酸化膜２０は、例えば、酸化シリコン膜であり、熱酸化法またはＣＶＤ法により形成されている。この酸化膜２０は、半導体部１０上に設けられ、不純物拡散層１１の上側に配置された電極形成部２１を有している。この電極形成部２１は、酸化膜２０の上面から半導体部１０に向かって伸びる貫通孔であり、フォトエッチング技術により形成されている。   The oxide film 20 is a silicon oxide film, for example, and is formed by a thermal oxidation method or a CVD method. The oxide film 20 is provided on the semiconductor portion 10 and has an electrode forming portion 21 disposed on the impurity diffusion layer 11. The electrode forming portion 21 is a through-hole extending from the upper surface of the oxide film 20 toward the semiconductor portion 10 and is formed by a photoetching technique.

電極部３０は、例えば、Ａｌ−Ｓｉからなるメタル電極であり、スパッタリングまたは蒸着により酸化膜２０上および電極形成部２１の内部に形成されたメタルを、フォトエッチング技術を用いてパターニングすることにより形成されている。この電極部３０は、その上面に、後述する第２貫通孔５１から露出するボンディング領域３３を有し、電極形成部２１の内部に設けられた本体部３１と、本体部３１の上端から酸化膜２０の上面に沿って伸びるフランジ部３２とで構成されている。本体部３１の底面は、半導体部１０の不純物拡散層１１と接触している。   The electrode unit 30 is a metal electrode made of, for example, Al—Si, and is formed by patterning a metal formed on the oxide film 20 and inside the electrode forming unit 21 by sputtering or vapor deposition using a photoetching technique. Has been. The electrode portion 30 has a bonding region 33 exposed from a second through hole 51 described later on the upper surface thereof, a main body portion 31 provided inside the electrode forming portion 21, and an oxide film from the upper end of the main body portion 31. 20 and a flange portion 32 extending along the upper surface. The bottom surface of the main body portion 31 is in contact with the impurity diffusion layer 11 of the semiconductor portion 10.

透明保護膜４０は、例えば、ＳｉＮからなり、ＣＶＤ法により半導体部１０上に設けられている。この透明保護膜４０は、その上面と下面とを貫通する第１貫通孔４１を有し、電極部３０のフランジ部３２の一部を覆うように設けられている。   The transparent protective film 40 is made of, for example, SiN and is provided on the semiconductor unit 10 by a CVD method. The transparent protective film 40 has a first through hole 41 that penetrates the upper surface and the lower surface thereof, and is provided so as to cover a part of the flange portion 32 of the electrode portion 30.

なお、第１貫通孔４１は、例えば、フォトエッチング技術により形成されている。   The first through hole 41 is formed by, for example, a photo etching technique.

不透明保護膜５０は、例えば、感光性または非感光性のポリイミド樹脂からなり、塗布法により透明保護膜４０上に設けられている。この不透明保護膜５０は、その上面と下面とを貫通する第２貫通孔５１を有している。また、図２に示すように、不透明保護膜５０は、第２貫通孔５１から透明保護膜４０が露出しないように、透明保護膜４０の第１貫通孔４１の内周面の全周を覆っている。   The opaque protective film 50 is made of, for example, a photosensitive or non-photosensitive polyimide resin, and is provided on the transparent protective film 40 by a coating method. The opaque protective film 50 has a second through hole 51 that penetrates the upper surface and the lower surface. Further, as shown in FIG. 2, the opaque protective film 50 covers the entire circumference of the inner peripheral surface of the first through hole 41 of the transparent protective film 40 so that the transparent protective film 40 is not exposed from the second through hole 51. ing.

なお、第２貫通孔５１は、上面視において、第２貫通孔５１の開口縁が第１貫通孔４１の開口縁よりも内側に位置し、かつ、第１貫通孔４１の開口縁と第２貫通孔５１の開口縁との間の距離Ｌが少なくとも２．５μｍになるように、設けられている。   The second through-hole 51 has an opening edge of the second through-hole 51 located inside the opening edge of the first through-hole 41 and the second through-hole 51 and the second through-hole 51 in the top view. The distance L between the opening edge of the through hole 51 is at least 2.5 μm.

このように、ポリイミド樹脂膜である不透明保護膜５０がＳｉＮ膜である透明保護膜４０上に設けられ、第１貫通孔４１の内周面の全周を覆っているので、透明保護膜４０上にパッケージ樹脂が積層されることがなく、パッケージ樹脂との密着性が向上する。このため、透明保護膜４０上にパッケージ樹脂を積層することに起因する透明保護膜４０のクラックの発生を防ぐことができる。その結果、パッケージングによる透明保護膜４０の耐湿性の低下を防ぐことができる。   Thus, since the opaque protective film 50 that is a polyimide resin film is provided on the transparent protective film 40 that is a SiN film and covers the entire circumference of the inner peripheral surface of the first through hole 41, The package resin is not laminated on the substrate, and the adhesion with the package resin is improved. For this reason, generation | occurrence | production of the crack of the transparent protective film 40 resulting from laminating | stacking package resin on the transparent protective film 40 can be prevented. As a result, it is possible to prevent a decrease in moisture resistance of the transparent protective film 40 due to packaging.

次に、図３〜図８を参照して、上記半導体チップ１００のボンディング構造について説明する。ここでは、比較例として図５に示す半導体チップ１０１を用いて説明する。この比較例の半導体チップ１０１は、不透明保護膜５０を設けていない点を除いて、上記半導体チップ１００と同じ構成を有している。   Next, the bonding structure of the semiconductor chip 100 will be described with reference to FIGS. Here, a semiconductor chip 101 shown in FIG. 5 will be described as a comparative example. The semiconductor chip 101 of this comparative example has the same configuration as the semiconductor chip 100 except that the opaque protective film 50 is not provided.

図３に示すように、上記半導体チップ１００をワイヤーボンディングにより実装する場合、第２貫通孔５１から露出する電極部３０のボンディング領域３３に、ワイヤの先端に設けられた金属ボールの一例のＡｕボール７０が接続される。   As shown in FIG. 3, when the semiconductor chip 100 is mounted by wire bonding, an Au ball as an example of a metal ball provided at the tip of the wire in the bonding region 33 of the electrode portion 30 exposed from the second through hole 51. 70 is connected.

上記半導体チップ１００では、電極部３０のボンディング領域３３が、透明保護膜４０の第１貫通孔４１よりも開口パターンの認識性が高い不透明保護膜５０の第２貫通孔５１から露出している。このため、Ａｕボール７０をボンディング領域３３に、不透明保護膜５０と接触することなく容易に接続できる。   In the semiconductor chip 100, the bonding region 33 of the electrode part 30 is exposed from the second through hole 51 of the opaque protective film 50 having a higher opening pattern recognizability than the first through hole 41 of the transparent protective film 40. Therefore, the Au ball 70 can be easily connected to the bonding region 33 without contacting the opaque protective film 50.

また、図４に示すように、Ａｕボール７０を接続する位置がずれてしまったとしても、第１貫通孔４１の開口縁と第２貫通孔５１の開口縁との間の距離Ｌが少なくとも２．５μｍになるように、透明保護膜４０の第１貫通孔４１の内周面の全周が不透明保護膜５０により覆われている。第１貫通孔４１の開口縁と第２貫通孔５１の開口縁との間の距離Ｌを２．５μｍ以上にすることで、不透明保護膜５０にＡｕボール７０がぶつかった場合の透明保護膜４０が受ける影響を低減できる。このため、ワイヤーボンディング時のＡｕボール７０の位置ずれによる透明保護膜４０の損傷を防ぐことができる。   Further, as shown in FIG. 4, even if the position where the Au ball 70 is connected is shifted, the distance L between the opening edge of the first through hole 41 and the opening edge of the second through hole 51 is at least 2. The entire circumference of the inner peripheral surface of the first through hole 41 of the transparent protective film 40 is covered with the opaque protective film 50 so as to be .5 μm. By setting the distance L between the opening edge of the first through hole 41 and the opening edge of the second through hole 51 to 2.5 μm or more, the transparent protective film 40 when the Au ball 70 hits the opaque protective film 50. Can reduce the effect of For this reason, it is possible to prevent the transparent protective film 40 from being damaged due to the displacement of the Au ball 70 during wire bonding.

一方、図５〜図７に示すように、比較例の半導体チップ１０１をワイヤーボンディングにより実装する場合、第１貫通孔４１から露出する電極部３０の上面のボンディング領域３４の目標領域Ｄ１にＡｕボール７０が接続される。目標領域Ｄ１の周囲にはマージンＤ２が設けられ、Ａｕボール７０を接続する位置が多少ずれても、透明保護膜４０がＡｕボール７０の打痕により損傷しないようになっている。   On the other hand, as shown in FIGS. 5 to 7, when the semiconductor chip 101 of the comparative example is mounted by wire bonding, an Au ball is formed on the target region D <b> 1 of the bonding region 34 on the upper surface of the electrode portion 30 exposed from the first through hole 41. 70 is connected. A margin D2 is provided around the target area D1 so that the transparent protective film 40 is not damaged by the dents of the Au ball 70 even if the position where the Au ball 70 is connected is slightly shifted.

しかし、透明保護膜４０であるＳｉＮ膜は透明であるため、第１貫通孔４１の開口パターンの認識性が悪く、Ａｕボール７０を接続する位置がずれ易くなっている。Ａｕボール７０を接続する位置がずれると、図８に示すように、透明保護膜４０がＡｕボール７０の打痕により損傷し、ＳｉＮ膜の耐湿性が低下するおそれがある。   However, since the SiN film that is the transparent protective film 40 is transparent, the recognizability of the opening pattern of the first through hole 41 is poor, and the position where the Au ball 70 is connected is likely to be shifted. If the position where the Au ball 70 is connected is shifted, the transparent protective film 40 may be damaged by the dents of the Au ball 70 as shown in FIG. 8, and the moisture resistance of the SiN film may be lowered.

また、このようなワイヤーボンディング時のＳｉＮ膜の損傷を回避する方法としては、例えば、マージンＤ２を大きく設定することが考えられる。しかし、マージンＤ２を大きく設定すると、半導体チップ１０１のサイズが大きくなり、製造コストが増大する。   Further, as a method for avoiding such damage to the SiN film during wire bonding, for example, a large margin D2 can be considered. However, if the margin D2 is set large, the size of the semiconductor chip 101 increases and the manufacturing cost increases.

なお、図４に示す電極部３０のボンディング領域３３とＡｕボール７０との接触面積Ｓ２は、図３に示す接触面積Ｓ１の１／２以上であるのが好ましい。ボンディング領域３３とＡｕボール７０との接触面積が、図３に示す接触面積Ｓ１の１／２以上であれば、半導体チップ１００の正常な動作を担保できる。   Note that the contact area S2 between the bonding region 33 of the electrode part 30 and the Au ball 70 shown in FIG. 4 is preferably ½ or more of the contact area S1 shown in FIG. If the contact area between the bonding region 33 and the Au ball 70 is ½ or more of the contact area S1 shown in FIG. 3, normal operation of the semiconductor chip 100 can be ensured.

（第２実施形態）
本発明の第２実施形態の半導体チップ２００は、図９，図１０に示すように、上面からみて、開口縁の内側に電極部３０が位置するように設けられた第１貫通孔１４１を有する透明保護膜１４０を酸化膜２０上に設けた点で、第１実施形態の半導体チップ１００と異なっている。 (Second Embodiment)
As shown in FIGS. 9 and 10, the semiconductor chip 200 according to the second embodiment of the present invention has a first through hole 141 provided so that the electrode portion 30 is located inside the opening edge as viewed from the top surface. It differs from the semiconductor chip 100 of the first embodiment in that the transparent protective film 140 is provided on the oxide film 20.

透明保護膜１４０は、例えば、ＳｉＮ膜からなり、不透明保護膜１５０は、例えば、ポリイミド樹脂膜からなっている。   The transparent protective film 140 is made of, for example, a SiN film, and the opaque protective film 150 is made of, for example, a polyimide resin film.

このように、開口縁の内側に電極部３０が位置するように第１貫通孔１４１を設けることで、透明保護膜４０が電極部３０のフランジ部３２を覆っている第１実施形態よりも、第１貫通孔１４１の開口縁と第２貫通孔５１の開口縁との間の距離Ｌを大きくすることができる。これにより、不透明保護膜１５０にＡｕボール７０がぶつかった場合の透明保護膜１４０が受ける影響を低減できるので、Ａｕボール７０による透明保護膜４０の損傷を防ぐことができる。   Thus, by providing the 1st through-hole 141 so that the electrode part 30 may be located inside an opening edge, the transparent protective film 40 has covered the flange part 32 of the electrode part 30, rather than 1st Embodiment. The distance L between the opening edge of the first through hole 141 and the opening edge of the second through hole 51 can be increased. Thereby, since the influence which the transparent protective film 140 receives when the Au ball | bowl 70 collides with the opaque protective film 150 can be reduced, damage to the transparent protective film 40 by the Au ball | bowl 70 can be prevented.

（第３実施形態）
本発明の第３実施形態の半導体チップ３００は、図１１，図１２に示すように、半導体部１０上に酸化膜を設けていない点で、第１実施形態の半導体チップ１００と異なっている。 (Third embodiment)
The semiconductor chip 300 according to the third embodiment of the present invention is different from the semiconductor chip 100 according to the first embodiment in that no oxide film is provided on the semiconductor portion 10 as shown in FIGS.

電極部１３０は、半導体部１０上に積層されたメタル電極である。この電極部１３０は、例えば、Ａｌ−Ｓｉからなり、スパッタリングまたは蒸着により半導体部１０上に形成されたメタルを、フォトエッチング技術を用いてパターニングすることにより形成されている。   The electrode unit 130 is a metal electrode stacked on the semiconductor unit 10. The electrode unit 130 is made of, for example, Al—Si, and is formed by patterning a metal formed on the semiconductor unit 10 by sputtering or vapor deposition using a photoetching technique.

このように、半導体部１０上に積層された電極部１３０を設けることで、ワイヤーボンディング時の透明保護膜４０であるＳｉＮ膜の損傷を回避することができる。   Thus, by providing the electrode part 130 laminated | stacked on the semiconductor part 10, damage to the SiN film | membrane which is the transparent protective film 40 at the time of wire bonding can be avoided.

（その他の実施形態）
透明保護膜４０は、ＳｉＮに限らず、ＰＳＧ（リンガラス）膜等のガラス製保護膜で構成することもできる。 (Other embodiments)
The transparent protective film 40 is not limited to SiN, and may be formed of a glass protective film such as a PSG (phosphorus glass) film.

不透明保護膜５０は、ポリイミド樹脂に限らず、任意の有機系樹脂で構成することもできる。   The opaque protective film 50 is not limited to polyimide resin, and can be composed of any organic resin.

本発明および実施形態を纏めると、次のようになる。   The present invention and the embodiments are summarized as follows.

本発明の半導体装置１００，２００，３００は、
半導体部１０と、
上記半導体部１０上に設けられた電極部３０と、
上記半導体部１０上に設けられ、第１貫通孔４１を有する透明保護膜４０と、
上記透明保護膜４０上に設けられ、第２貫通孔５１を有する不透明保護膜５０と、
を備え、
上記第１貫通孔４１は、上記透明保護膜４０の上面から上記半導体部１０に向かって伸びるように設けられ、
上記第２貫通孔５１は、上記不透明保護膜５０の上面から上記透明保護膜４０に向かって伸び、かつ、上記第２貫通孔５１の開口縁が、上面からみて、上記第１貫通孔４１の開口縁の内側に位置するように設けられ、
上記電極部３０は、その少なくとも一部が上記第２貫通孔５１から露出するように設けられていることを特徴としている。 The semiconductor device 100, 200, 300 of the present invention includes:
A semiconductor unit 10;
An electrode part 30 provided on the semiconductor part 10;
A transparent protective film 40 provided on the semiconductor unit 10 and having a first through hole 41;
An opaque protective film 50 provided on the transparent protective film 40 and having a second through hole 51;
With
The first through hole 41 is provided so as to extend from the upper surface of the transparent protective film 40 toward the semiconductor portion 10.
The second through hole 51 extends from the upper surface of the opaque protective film 50 toward the transparent protective film 40, and the opening edge of the second through hole 51 is viewed from the upper surface of the first through hole 41. Provided to be located inside the opening edge,
The electrode part 30 is provided such that at least a part thereof is exposed from the second through hole 51.

本発明の半導体装置１００，２００，３００によれば、不透明保護膜５０の上面から透明保護膜４０に向かって伸びる第２貫通孔の開口縁が、上面視において、透明保護膜４０の上面から半導体部１０に向かって伸びる第１貫通孔４１の開口縁よりも内側に位置し、かつ、第２貫通孔５１から電極部３０の一部が露出している。すなわち、半導体装置１００，２００，３００をワイヤーボンディングにより実装する場合、透明保護膜４０の第１貫通孔４１よりも開口パターンの認識性が高い不透明保護膜５０の第２貫通孔５１を介して電極部３０に金属ボール７０が接続される。このため、金属ボール７０が接続される位置が目標の位置からずれ難くなるので、ワイヤーボンディング時に、金属ボール７０の位置ずれにより透明保護膜４０が損傷して、耐湿性が低下するのを防ぐことができる。   According to the semiconductor devices 100, 200, and 300 of the present invention, the opening edge of the second through hole extending from the upper surface of the opaque protective film 50 toward the transparent protective film 40 has a semiconductor from the upper surface of the transparent protective film 40 in the top view. A part of the electrode part 30 is exposed from the second through hole 51 and is located inside the opening edge of the first through hole 41 extending toward the part 10. That is, when the semiconductor devices 100, 200, and 300 are mounted by wire bonding, the electrodes are formed via the second through holes 51 of the opaque protective film 50 having a higher opening pattern recognizability than the first through holes 41 of the transparent protective film 40. A metal ball 70 is connected to the portion 30. For this reason, since the position where the metal ball 70 is connected is not easily displaced from the target position, it is possible to prevent the transparent protective film 40 from being damaged due to the displacement of the metal ball 70 and deteriorating moisture resistance during wire bonding. Can do.

また、一実施形態の半導体装置１００，２００，３００は、
上記第１貫通孔の開口縁と上記第２貫通孔の開口縁との間の距離が、少なくとも２．５μｍである。 In addition, the semiconductor devices 100, 200, and 300 according to an embodiment include:
The distance between the opening edge of the first through hole and the opening edge of the second through hole is at least 2.5 μm.

上記実施形態によれば、不透明保護膜５０に金属ボール７０がぶつかった場合の透明保護膜４０が受ける影響を低減できる。このため、ワイヤーボンディング時の金属ボール７０の位置ずれによる透明保護膜４０の損傷を防ぐことができる。   According to the above embodiment, it is possible to reduce the influence of the transparent protective film 40 when the metal ball 70 hits the opaque protective film 50. For this reason, damage to the transparent protective film 40 due to the displacement of the metal ball 70 during wire bonding can be prevented.

また、一実施形態の半導体装置１００，２００，３００は、
上記透明保護膜４０が、ＳｉＮ膜である。 In addition, the semiconductor devices 100, 200, and 300 according to an embodiment include:
The transparent protective film 40 is a SiN film.

上記実施形態によれば、透明保護膜４０が高い吸湿性を有するＳｉＮ膜であるので、パッケージングからの浸水および不純物汚染等を防ぐことができる。   According to the above embodiment, since the transparent protective film 40 is a SiN film having high hygroscopicity, it is possible to prevent water from packaging and impurity contamination.

また、一実施形態の半導体装置１００，２００，３００は、
上記不透明保護膜５０が、ポリイミド樹脂膜である。 In addition, the semiconductor devices 100, 200, and 300 according to an embodiment include:
The opaque protective film 50 is a polyimide resin film.

上記実施形態によれば、パッケージ樹脂との密着性を向上させることができる。   According to the embodiment, the adhesion with the package resin can be improved.

また、一実施形態の半導体装置１００，２００，３００は、
上記第２貫通孔５１を介して上記電極部３０，１３０に接続された金属ボール７０を先端に有するワイヤを備え、
上記金属ボール７０が上記第２貫通孔５１の側面に接触した状態で上記電極部３０，１３０に接続された場合の上記電極部３０，１３０と上記金属ボール７０との接触面積が、上記金属ボール７０が上記第２貫通孔５１の内周面に接触することなく上記電極部３０，１３０に接続された場合の上記電極部３０，１３０と上記金属ボール７０との接触面積の１／２以上である。 In addition, the semiconductor devices 100, 200, and 300 according to an embodiment include:
A wire having a metal ball 70 connected to the electrode portions 30 and 130 through the second through hole 51 at the tip;
When the metal ball 70 is connected to the electrode parts 30 and 130 in contact with the side surface of the second through-hole 51, the contact area between the electrode parts 30 and 130 and the metal ball 70 is the metal ball 70. 70 or more of the contact area between the electrode parts 30 and 130 and the metal ball 70 when connected to the electrode parts 30 and 130 without contacting the inner peripheral surface of the second through hole 51. is there.

上記実施形態で述べた構成要素は、適宜、組み合わせてもよく、また、適宜、選択、置換、あるいは、削除してもよいのは、勿論である。   Of course, the constituent elements described in the above embodiments may be combined as appropriate, and may be appropriately selected, replaced, or deleted.

１０ 半導体部
１１ 不純物拡散層
２０ 酸化膜
２１ 電極形成部
３０，１３０ 電極部
３１ 本体部
３２ フランジ部
３３ ボンディング領域
４０，１４０ 透明保護膜（ＳｉＮ膜）
４１，１４１ 第１貫通孔
５０，１５０ 不透明保護膜（ポリイミド樹脂膜）
５１ 第２貫通孔
７０ Ａｕボール
１００，２００，３００ 半導体チップ
３４ 比較例の半導体チップのボンディング領域
１０１ 比較例の半導体チップ DESCRIPTION OF SYMBOLS 10 Semiconductor part 11 Impurity diffusion layer 20 Oxide film 21 Electrode formation part 30,130 Electrode part 31 Main body part 32 Flange part 33 Bonding area | region 40,140 Transparent protective film (SiN film)
41,141 First through hole 50,150 Opaque protective film (polyimide resin film)
51 Second Through Hole 70 Au Ball 100, 200, 300 Semiconductor Chip 34 Bonding Area 101 of Comparative Semiconductor Chip Semiconductor Chip of Comparative Example

Claims (4)

半導体部と、
上記半導体部上に設けられた電極部と、
上記半導体部上に設けられ、第１貫通孔を有する透明保護膜と、
上記透明保護膜上に設けられ、第２貫通孔を有する不透明保護膜と、
を備え、
上記第１貫通孔は、上記透明保護膜の上面と下面とを貫通するように設けられ、
上記第２貫通孔は、上記不透明保護膜の上面と下面とを貫通し、かつ、上記第２貫通孔の開口縁が、上面からみて、上記第１貫通孔の開口縁の内側に位置するように設けられ、
上記電極部は、その少なくとも一部が上記第２貫通孔から露出するように設けられていることを特徴とする半導体装置。 A semiconductor part;
An electrode portion provided on the semiconductor portion;
A transparent protective film provided on the semiconductor portion and having a first through hole;
An opaque protective film provided on the transparent protective film and having a second through hole;
With
The first through hole is provided so as to penetrate the upper surface and the lower surface of the transparent protective film,
The second through hole penetrates the upper surface and the lower surface of the opaque protective film, and the opening edge of the second through hole is located inside the opening edge of the first through hole as viewed from the upper surface. Provided in
The semiconductor device according to claim 1, wherein at least a part of the electrode portion is exposed from the second through hole. 請求項１に記載の半導体装置において、
上記第１貫通孔の開口縁と上記第２貫通孔の開口縁との間の距離が、少なくとも２．５μｍであることを特徴とする半導体装置。 The semiconductor device according to claim 1,
A distance between the opening edge of the first through hole and the opening edge of the second through hole is at least 2.5 μm. 請求項１または２に記載の半導体装置において、
上記透明保護膜が、ＳｉＮ膜であることを特徴とする半導体装置。 The semiconductor device according to claim 1 or 2,
A semiconductor device, wherein the transparent protective film is a SiN film. 請求項１から３のいずれか１つに記載の半導体装置において、
上記不透明保護膜が、ポリイミド樹脂膜であることを特徴とする半導体装置。 The semiconductor device according to any one of claims 1 to 3,
A semiconductor device, wherein the opaque protective film is a polyimide resin film.
JP2015245548A 2015-12-16 2015-12-16 Semiconductor device Pending JP2017112225A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015245548A JP2017112225A (en) 2015-12-16 2015-12-16 Semiconductor device
CN201611165862.5A CN106887416A (en) 2015-12-16 2016-12-16 Semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015245548A JP2017112225A (en) 2015-12-16 2015-12-16 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2017112225A true JP2017112225A (en) 2017-06-22

Family

ID=59079525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015245548A Pending JP2017112225A (en) 2015-12-16 2015-12-16 Semiconductor device

Country Status (2)

Country Link
JP (1) JP2017112225A (en)
CN (1) CN106887416A (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6384122A (en) * 1986-09-29 1988-04-14 Matsushita Electronics Corp Semiconductor device
JP2593965B2 (en) * 1991-01-29 1997-03-26 三菱電機株式会社 Semiconductor device
JP3449298B2 (en) * 1999-06-28 2003-09-22 セイコーエプソン株式会社 Semiconductor device
US8546941B2 (en) * 2010-02-04 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-direction design for bump pad structures
US8865586B2 (en) * 2012-01-05 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. UBM formation for integrated circuits

Also Published As

Publication number Publication date
CN106887416A (en) 2017-06-23

Similar Documents

Publication Publication Date Title
TWI505428B (en) Chip package and method for forming the same
US8399963B2 (en) Chip package and fabrication method thereof
JP5073992B2 (en) Semiconductor device
US20160172406A1 (en) Semiconductor device and solid-state imaging device
JP6301763B2 (en) Semiconductor device and manufacturing method of semiconductor device
CN100456466C (en) Semiconductor device
JP5361264B2 (en) Semiconductor device
JP4675147B2 (en) Semiconductor device
JP4823685B2 (en) EL device and manufacturing method thereof
JP6098412B2 (en) Semiconductor device
JP2015204374A (en) semiconductor device
JP2017112225A (en) Semiconductor device
JP5708124B2 (en) Semiconductor device
TWI587418B (en) Semiconductor device and method of manufacturing same
JP6435562B2 (en) Semiconductor device and manufacturing method of semiconductor device
WO2017104516A1 (en) Semiconductor device
JP2006210802A (en) Semiconductor device
JP2014132691A (en) Semiconductor device and manufacturing method of the same
JP5673627B2 (en) Semiconductor device and manufacturing method thereof
US8716874B2 (en) Semiconductor device having metal posts non-overlapping with other devices and layout method of semiconductor device
TWI740162B (en) Chip package
JP2008066450A (en) Semiconductor device
JP2009111073A (en) Semiconductor device
JP6524730B2 (en) Semiconductor device
JP2006294837A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190618

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191210