JP2017098312A - 半導体装置の製造方法およびそれに用いられるfoup - Google Patents
半導体装置の製造方法およびそれに用いられるfoup Download PDFInfo
- Publication number
- JP2017098312A JP2017098312A JP2015226128A JP2015226128A JP2017098312A JP 2017098312 A JP2017098312 A JP 2017098312A JP 2015226128 A JP2015226128 A JP 2015226128A JP 2015226128 A JP2015226128 A JP 2015226128A JP 2017098312 A JP2017098312 A JP 2017098312A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- foup
- adsorbent
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Packaging Frangible Articles (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
【課題】FOUPにおいてアウトガスによる半導体基板の不良発生を抑制することができる。【解決手段】半導体ウエハ4の搬入出を行う開口部2dを備え、かつ、内部空間2kを有する本体部2と、本体部2の内部に設けられた複数のスロットと、本体部2に密着して開口部2dを塞ぎ、かつ、本体部2に着脱自在に設けられた蓋部と、を有するFOUP1である。FOUP1内で発生したアウトガスを吸着する吸着材が形成された吸着材付きウエハ11をFOUP1の最上段の上記スロットに配置した状態で、FOUP1内で半導体ウエハ4を一時的に保管する。【選択図】図3
Description
本発明は、例えば、FOUP(Front Opening Unified Pod:フープ) と、FOUPを用いた半導体装置の製造技術に関する。
半導体ウエハ(半導体基板、以降、単にウエハとも呼ぶ)の製造ラインで使用されるウエハの搬送・保管を行う収納容器としてFOUPが知られている。
FOUPは、収納されたウエハに外部から異物が流入して付着しないように外部との気密性を重視しており、したがって、密閉型のウエハ収納容器である。そして、密閉型の収納容器であるため、FOUP内でウエハから発生したアウトガスはFOUP内で滞留してしまう。
したがって、FOUP内は、定期的にクリーニングを実施する必要がある。
そこで、FOUP内のクリーニングを効率的に行うことができるFOUPの形状が、例えば特開2014−60375号公報(特許文献1)に開示されている。
ところが、ウエハの製造ラインでは、所定の処理を終えた後に、ウエハをFOUP内に一時的に保管し、その後、ウエハを収納した状態を維持して次工程の処理に流れる場合がある。このような場合には、ウエハから発生したアウトガスがFOUP内に滞留し、そのアウトガスはFOUP外に放出されずにウエハに再付着して、その結果、製品不良を引き起こすという課題が発生する。すなわち、本願の課題は、半導体装置の生産性を高めることにある。また、半導体装置の信頼性を高めることにある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置の製造方法は、(a)半導体基板の表面上にゲート絶縁膜を形成する工程、(b)上記ゲート絶縁膜上にゲート電極を形成する工程、(c)上記半導体基板の表面上であって、かつ上記ゲート電極の側壁に、第1絶縁膜からなるサイドウォールスペーサを形成する工程、(d)上記半導体基板の表面側にソース領域およびドレイン領域を形成する工程、を有する。さらに、(e)上記(a)〜(d)工程後に、上記ゲート電極上、上記サイドウォールスペーサ上、上記ソース領域上および上記ドレイン領域上に、第2絶縁膜からなるエッチングストッパ膜を形成する工程、(f)上記(e)工程後、上記半導体基板をFOUP内で一時的に保管する工程、を有する。さらに、上記第1および第2絶縁膜は各々シリコンおよび窒素を含む膜であり、上記(f)工程時において、上記半導体基板の裏面には、上記第1および第2絶縁膜のうち少なくとも一方が形成される。さらに、上記FOUPは、上記半導体基板の搬入出を行う開口部を備え、かつ、内部空間を有する本体部と、上記本体部に密着して上記開口部を塞ぎ、かつ、上記本体部に着脱自在に設けられた蓋部と、を有し、上記(f)工程において、上記FOUPの上記内部空間に上記半導体基板を収納した状態で、ガスを吸着する吸着材が上記FOUPの内部に配置される。
また、一実施の形態の他の半導体装置の製造方法は、(a)半導体基板の表面上にゲート絶縁膜を形成する工程、(b)上記ゲート絶縁膜上にゲート電極を形成する工程、(c)上記半導体基板の表面上であって、かつ上記ゲート電極の側壁に、第1絶縁膜からなるサイドウォールスペーサを形成する工程、(d)上記半導体基板の表面側にソース領域およびドレイン領域を形成する工程、を有する。さらに、(e)上記(a)〜(d)工程後に、上記ゲート電極上、上記サイドウォールスペーサ上、上記ソース領域上および上記ドレイン領域上に、第2絶縁膜からなるエッチングストッパ膜を形成する工程、(f)上記エッチングストッパ膜上に第1層間絶縁膜を形成する工程、(g)上記第1層間絶縁膜中に埋め込まれるように第1配線を形成する工程、を有する。さらに、(h)上記第1層間絶縁膜上および上記第1配線上にバリア絶縁膜を形成する工程、(i)上記バリア絶縁膜上に第2層間絶縁膜を形成する工程、(j)上記第2層間絶縁膜中にコンタクトホールを形成する工程、(k)上記コンタクトホール内に有機膜を形成する工程、(l)上記(k)工程後、上記半導体基板をFOUP内で一時的に保管する工程、を有する。さらに、(m)上記(l)工程後、上記第2層間絶縁膜上にレジストパターンを形成する工程、(n)上記レジストパターンをマスクとして、上記第2層間絶縁膜内に、上記コンタクトホールと接続する溝を形成する工程、(o)上記(n)工程後に、上記レジストパターンおよび上記有機膜を除去する工程、を有する。さらに、(p)上記(o)工程後に、上記コンタクトホールの底の上記バリア絶縁膜を除去することで、上記第1配線の表面を露出させる工程、(q)上記(p)工程後に、上記溝内および上記コンタクトホール内を埋め込むように導電膜を形成する工程、を有する。さらに、上記第1絶縁膜および上記第2絶縁膜は各々シリコンおよび窒素を含む膜であり、上記(l)工程時において、上記半導体基板の裏面には、上記第1絶縁膜および上記第2絶縁膜のうち少なくとも一方が形成される。さらに、上記FOUPは、上記半導体基板の搬入出を行う開口部を備え、かつ、内部空間を有する本体部と、上記本体部に密着して上記開口部を塞ぎ、かつ、上記本体部に着脱自在に設けられた蓋部と、を有し、上記(l)工程において、上記FOUPの上記内部空間に上記半導体基板を収納した状態で、ガスを吸着する吸着材が上記FOUPの内部に配置される。
また、一実施の形態によるFOUPは、半導体基板の搬入出を行う開口部を備え、かつ、上記半導体基板が収納される内部空間を有する本体部と、上記本体部に密着して上記開口部を塞ぎ、かつ、上記本体部に着脱自在に設けられた蓋部と、上記本体部の内部に配置され、かつ、ガスを吸着する吸着材と、を有し、上記吸着材は、上記本体部の内壁に貼り付けられている。
上記一実施の形態によれば、半導体装置の生産性を高めることができる。また、半導体装置の信頼性を高めることができる。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等について、「Aから成る」、「Aより成る」、「Aを有する」、「Aを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
(実施の形態1)
図1は実施の形態1で用いられるFOUPの構造の一例を示す斜視図、図2は実施の形態1で用いられる吸着材の構造の一例を一部破断して示す斜視図、図3は実施の形態1のFOUP内におけるアウトガスの吸着状態の一例を示す概念図、図4は図3に示すアウトガスの吸着状態の一例を示す断面図である。また、図5は実施の形態1の変形例のアウトガスの吸着状態を示す概念図、図6は図5に示すアウトガスの吸着状態を示す断面図である。
図1は実施の形態1で用いられるFOUPの構造の一例を示す斜視図、図2は実施の形態1で用いられる吸着材の構造の一例を一部破断して示す斜視図、図3は実施の形態1のFOUP内におけるアウトガスの吸着状態の一例を示す概念図、図4は図3に示すアウトガスの吸着状態の一例を示す断面図である。また、図5は実施の形態1の変形例のアウトガスの吸着状態を示す概念図、図6は図5に示すアウトガスの吸着状態を示す断面図である。
図1に示す本実施の形態1で用いられるFOUPは、半導体製造工程において、各工程間で半導体基板を搬送、もしくは一時的に保管するものであり、複数の半導体基板をそれぞれに空間を介して重ねて配置・収納する密閉型のウエハ収納容器である。
本実施の形態1のFOUP1の構成について説明すると、図1に示すように、半導体基板である半導体ウエハ4の搬入出を行う開口部2dを備え、かつ内部空間2kを有する本体部2と、本体部2に密着して開口部2dを塞ぎ、かつ本体部2に着脱自在に設けられた蓋部3と、を有している。
また、本体部2は、天井面(上面)2aと、天井面2aに対向して設けられた底面2bと、天井面2aと底面2bとの間に位置し、かつ対向する2つの側面2cと、開口部2dに対向する別の側面である背面2cc(図4参照)とからなり、半導体ウエハ4を収納可能なように、1つの面が開口部2dとなった箱型の形状に形成されている。
また、本体部2の天井面2aの外側には、FOUP1を把持可能なように中央部に取手2jが設けられている。そして、蓋部3は、本体部2の開口部2dの周りの縁部2eに密着して取り付けられるようになっており、図4に示すように、縁部2eに蓋部3を嵌め込むことで、本体部2の内部空間2kを略密閉した雰囲気にすることができる。
なお、FOUP1の本体部2の内部空間2kには、複数の半導体ウエハ4をそれぞれに空間を介して重ねて収納することが可能であり、例えば、24枚程度収納することができる。ただし、半導体ウエハ4の収納可能枚数は、24枚に限定されるものではない。
次に、本実施の形態1の半導体装置の製造方法について説明する。
本実施の形態1の半導体装置の製造方法は、FOUP1内で処理済みの半導体ウエハ4から発生したアウトガス(ガス)12を、FOUP1内に配置した吸着材によって吸着するものであり、これにより、発生したアウトガス12の半導体ウエハ4への再付着を抑制することができる。
本実施の形態1で用いられる吸着材は、図2に示すように、半導体ウエハ4の表面に形成された薄膜(膜)6である。すなわち、薄膜6は、半導体ウエハ4に対して直接その表面に蒸着あるいはスパッタもしくはCVD(Chemical Vapor Deposition)等で成膜処理を施したものである。言い換えると、塗布(ケミカル)方式で形成したものである。つまり、液化もしくは霧状あるいは気化された吸着材を半導体ウエハ4の表面に塗布したものである。したがって、例えば、φ300mmの半導体ウエハ4の場合、表面に形成される薄膜6の厚さは、数μm程度である。
そして、半導体製造工程において、あるいは各工程間において、複数の半導体ウエハ4を搬送もしくは一時的に保管する際等に、処理済みの複数の半導体ウエハ4とともに、この薄膜(吸着材)6が表面に形成された半導体ウエハ4(以降、表面に吸着材を有する半導体ウエハ4を吸着材付きウエハ11とも呼ぶ)を、FOUP1に収納しておく。一時的に保管する場合には、クリーンルームや各半導体製造装置内で、図4に示すようなFOUP用台5の突起5a上にFOUP1を載置して一時的に保管する。
これにより、FOUP1内で処理済みの半導体ウエハ4から発生したアウトガス12を、FOUP1内に配置した吸着材付きウエハ11の吸着材によって吸着する。その結果、処理済みの半導体ウエハ4から発生したアウトガス12の半導体ウエハ4への再付着を抑制することができる。
次に、吸着材付きウエハ11のFOUP1内における収納箇所について説明する。
吸着材付きウエハ11は、図3および図4に示すように、FOUP1内の図1のスロット(基板支持部)1aにおいて、最上段(例えば、25枚の半導体ウエハ4を収納可能なFOUP1における25段目(最も上段))に収納することが好ましい。すなわち、FOUP1の内部空間2kにおいて、基板配列のうちの最上段に配置することが好ましい。最上段は、一般的に、通常処理では使用することがほとんど無く、空きスロットとなっているため、すぐに使用することができる。さらに、使用頻度の少ないスロット1aであるため、吸着材付きウエハ11を最上段のスロット1aに入れっぱなしにしてもよいし、また、それぞれのウエハ4を処理した後、FOUP1内から取り除いてもよい。
以上のように最上段のスロット1aに吸着材付きウエハ11を配置することで、管理上、処理のシーケンス変更等の手間を掛けることなく、すぐに吸着材付きウエハ11の運用を開始することができる。すなわち、吸着材付きウエハ11の運用を容易に行うことができる。
ただし、吸着材付きウエハ11の配置位置は、スロット1aの最上段に限定されるものではなく、薄膜6の厚さが数μmと薄いため、ウエハ間のスロット1a(例えば、中段のスロット1a)であっても吸着材付きウエハ11を配置することが可能である。したがって、吸着材付きウエハ11は、最上段のスロット1aに限らず、例えば、図5および図6の変形例に示すように、中段(最上段以外)のスロット1aに配置してもよい。
なお、吸着材付きウエハ11をFOUP1の中段のスロット1aに配置する場合には、半導体ウエハ4のFOUP1への搬入出および所定の処理のシーケンスを変更する必要がある。すなわち、通常のシーケンスの場合、下から24段目までのウエハ4には、所定の処理が実施される。つまり、シーケンスを変更しないと、FOUP1の中段に配置された吸着材付きウエハ11に対しても他の段のウエハ4と同様に、上記所定の処理が行われてしまう。
したがって、吸着材付きウエハ11に対して他のウエハ4と一緒に取り出したり、上記所定の処理を施さないように、操作のシーケンスを変更する。これにより、FOUP1内で中段のスロット1aに吸着材付きウエハ11を配置した場合であっても、最上段のスロット1aに配置した場合と同様の効果を得ることができる。
次に、本実施の形態1で用いる吸着材の材料について説明する。
図7は実施の形態1のアウトガスの吸着における対象ガスと吸着材形成物の一例を示す対応図である。
半導体ウエハ4の表面に形成される吸着材の材料は、半導体ウエハ4から発生されるアウトガス12に対応するものが好ましい。図7では、対象となるガス(アウトガス12)を2つの種類に分類し、さらに、それぞれのガス(アウトガス12)が発生する適用分野(工程)が示されている。
例えば、アミン類が対象ガスの場合には、吸着材(薄膜6)として、酸性の溶液や、粉末状の活性炭、あるいはアルミナ等を溶解した液体状の材料を、ウエハ4上に塗布もしくは噴霧し、その後、乾燥して吸着材を形成する。その際、アミン類のアウトガス12に対して、リン酸溶液や、酸化アルミニウムまたはゼオライト等の粉末入りの溶液を用いて吸着材を形成した場合には、化学反応によってアミン類のアウトガス12を吸着させることができる。また、活性炭またはアルミナ等の粉末入りの溶液を用いて吸着材(薄膜6)を形成した場合には、物理的にアミン類のアウトガス12を吸着させることができる。特に、活性炭やアルミナからなる吸着材を用いた場合、アミン系のアウトガス12に対して大きな吸着効果を得ることができる。
また、塩素類のアウトガス12の場合においても、活性炭やアルミナからなる吸着材(薄膜6)を形成することにより、物理的な吸着によって塩素類のアウトガス12を吸着させることができる。
以上、本実施の形態1の半導体装置の製造方法によれば、密閉構造のFOUP1内に処理済みの複数の半導体ウエハ4とともに、吸着材付きウエハ11を配置して保管することで、半導体ウエハ4から排出されるアウトガス12を吸着材付きウエハ11の吸着材によって吸着することができ、FOUP1の内部にアウトガス12が充満することを抑制できる。
すなわち、FOUP1内に滞留する半導体ウエハ4からのアウトガス12を、特別な排気設備を用いることなく減少させることができる。これにより、アウトガス起因による半導体基板(半導体ウエハ4)の不良発生を抑制することができる。つまり、アウトガス12による製品不良の発生を抑制することができる。
そして、アウトガス12による製品不良の発生を抑制することができることから、半導体装置の生産性を高めることができる。さらに、半導体装置の信頼性を高めることができる。
(実施の形態2)
図8は実施の形態2で用いられる吸着材の構造の一例を一部破断して示す斜視図、図9は実施の形態2のFOUP内におけるアウトガスの吸着状態の一例を示す概念図、図10は図9に示すアウトガスの吸着状態の一例を示す断面図である。
図8は実施の形態2で用いられる吸着材の構造の一例を一部破断して示す斜視図、図9は実施の形態2のFOUP内におけるアウトガスの吸着状態の一例を示す概念図、図10は図9に示すアウトガスの吸着状態の一例を示す断面図である。
本実施の形態2では、アウトガス12を吸着する吸着材として、シート状の吸着材を用いる場合について説明する。シート状の吸着材の一例は、図8に示す多孔質フィルム7であり、半導体ウエハ4の表面に粘着剤(接着剤)8を介して多孔質フィルム7が貼り付けられている。
ここで、多孔質フィルム7は、例えば、フッ素樹脂からなるフィルムであり、半導体ウエハ4の表面に粘着剤8を介して接合されている(貼り付けられている)。なお、多孔質フィルム7は、予め粘着剤8が付いているものを使用してもよいし、フィルム単体のみのものを粘着剤8を介して半導体ウエハ4に貼り付けてもよい。
なお、粘着剤8は、一例として、エポキシシリコーンやアクリレートからなる粘着剤8を使用することが好ましく、上記エポキシシリコーンやアクリレートからなる粘着剤8を使用することで、粘着剤8からのガスの排出を抑制することができる。
また、多孔質フィルム7は、フッ素樹脂に限らず、例えば、プラチナ等の焼結金属でシート状に形成し、この焼結金属からなるシート状の多孔質フィルム7を粘着剤8によって半導体ウエハ4に貼り付けてもよい。
なお、吸着材として多孔質フィルム7を採用することで、多孔質部分によりガスの吸着面積を大きくすることができ、ガスの吸着効果を高めることができる。
次に、本実施の形態2の吸着材付きウエハ11のFOUP1内における収納箇所について説明する。
図8に示す吸着材付きウエハ11に貼り付けられる多孔質フィルム7は、その厚さが、例えば、0.7mm(粘着剤8を含む)程度であり、半導体ウエハ4がφ300mmのウエハの場合、このウエハ4の厚さは、0.75mm程度であるため、吸着材付きウエハ11の合計の厚さは、1.45mm程度である。
この場合、吸着材付きウエハ11を実施の形態1のようにFOUP1内の中段(最上段以外の段)のスロット1aに配置するのは、スロット1a間の隙間が狭いため、困難である。
したがって、本実施の形態2の多孔質フィルム7を貼り付けた吸着材付きウエハ11は、図9および図10に示すように、FOUP1内のスロット1a(図1参照)において、最上段のスロット1aに収納することが好ましい。すなわち、FOUP1の内部空間2kにおいて、基板配列のうちの最上段に配置することが好ましい。最上段は、実施の形態1でも説明したように、通常処理では使用することがほとんど無く、空きスロットとなっているため、すぐに使用することができる。そして、使用頻度の少ないスロット1aであるため、吸着材付きウエハ11を最上段のスロット1aに入れっぱなしにしてもよいし、また、それぞれのウエハ4を処理した後、FOUP1内から取り除いてもよい。
本実施の形態2の半導体装置の製造方法によれば、密閉構造のFOUP1内に処理済みの複数の半導体ウエハ4とともに、吸着材付きウエハ11を配置して保管することで、半導体ウエハ4から排出されるアウトガス12を吸着材付きウエハ11の吸着材によって吸着することができ、FOUP1の内部にアウトガス12が充満することを抑制できる。
これにより、アウトガス起因による半導体基板(半導体ウエハ4)の不良発生を抑制することができる。つまり、アウトガス12による製品不良の発生を抑制することができる。そして、アウトガス12による製品不良の発生を抑制することができることから、半導体装置の生産性を高めることができる。さらに、半導体装置の信頼性を高めることができる。
また、吸着材として多孔質フィルム7を採用することにより、多孔質部分によりガスの吸着面積を大きくすることができ、ガスの吸着効果をより高めることができる。
(実施の形態3)
図11は実施の形態3で用いられる吸着材の構造の一例を一部破断して示す斜視図、図12は実施の形態3のFOUP内におけるアウトガスの吸着状態の一例を示す概念図、図13は図12に示すアウトガスの吸着状態の一例を示す断面図、図14は実施の形態3の変形例のアウトガスの吸着状態を示す概念図、図15は図14に示すアウトガスの吸着状態を示す断面図である。また、図16は実施の形態3のアウトガスの吸着における対象ガスと吸着材形成物の一例を示す対応図である。
図11は実施の形態3で用いられる吸着材の構造の一例を一部破断して示す斜視図、図12は実施の形態3のFOUP内におけるアウトガスの吸着状態の一例を示す概念図、図13は図12に示すアウトガスの吸着状態の一例を示す断面図、図14は実施の形態3の変形例のアウトガスの吸着状態を示す概念図、図15は図14に示すアウトガスの吸着状態を示す断面図である。また、図16は実施の形態3のアウトガスの吸着における対象ガスと吸着材形成物の一例を示す対応図である。
本実施の形態3では、アウトガス12を吸着する吸着材として、半導体ウエハ4と略同じサイズの円板状の多孔質部材9を用いる場合について説明する。すなわち、吸着材として用いる多孔質部材9は、半導体ウエハ4と略同じ直径および略同じ厚さの円板状の部材である。つまり、多孔質部材9は、ウエハと同じ形状に形成されており、かつ多孔質の部材である。別の表現をすれば、多孔質な物質をウエハと同様の形状に形成するものである。
例えば、半導体ウエハ4が、その直径φが300mmで、かつ厚さが、0.75mm程度である場合、本実施の形態3の多孔質部材9の直径φも300mmで、かつ厚さも、0.75mm程度である。ただし、厚さについては、半導体ウエハ4より薄くてもよく、半導体ウエハ4の厚さ以下の厚さで、かつ搬送やハンドリング等に支障を来さない厚さと硬度を備えていればよい。
このように本実施の形態3では、吸着材として半導体ウエハ4と略同じ大きさの円板状の多孔質部材9を採用し、この円板状の多孔質部材9を、複数の処理済みのウエハ4とともに、FOUP1内のスロット1aに収納して一時的に保管あるいは搬送することで、FOUP1内で処理済みの半導体ウエハ4から排出されるアウトガス12を多孔質部材9によって吸着することができる。
なお、多孔質部材9は、例えば、プラチナ等の焼結金属やセラミック等の焼結材からなる。そして、多孔質であるため、大きな吸着面積を備えている。
次に、本実施の形態3の多孔質部材9のFOUP1内における収納箇所について説明する。
多孔質部材9は、実施の形態1の吸着材付きウエハ11と同様に、図12および図13に示すように、FOUP1内の図1に示すスロット1aにおいて、最上段に収納することが好ましい。すなわち、FOUP1の内部空間2kにおいて、基板配列のうちの最上段に配置することが好ましい。最上段のスロット1aは、通常処理では使用することがほとんど無く、空きスロットとなっているため、すぐに使用することができる。さらに、使用頻度の少ないスロット1aであるため、多孔質部材9を最上段のスロット1aに入れっぱなしにしてもよいし、また、それぞれのウエハ4を処理した後、FOUP1内から取り除いてもよい。
以上のように最上段のスロット1aに多孔質部材9を配置することで、実施の形態1と同様に、管理上、処理のシーケンス変更等の手間を掛けることなく、すぐに多孔質部材9の運用を開始することができる。すなわち、多孔質部材9の運用を容易に行うことができる。
ただし、多孔質部材9の配置位置は、最上段のスロット1aに限定されるものではない。すなわち、多孔質部材9の厚さは、半導体ウエハ4の厚さと同等かそれ以下であるため、ウエハ間のスロット1aであっても多孔質部材9を配置することが可能である。したがって、多孔質部材9は、実施の形態1の吸着材付きウエハ11と同様に、最上段のスロット1aに限らず、例えば、図14および図15の変形例に示すように、中段(最上段以外)のスロット1aに配置してもよい。
なお、多孔質部材9をFOUP1の中段のスロット1aに配置する場合には、半導体ウエハ4のFOUP1への搬入出および所定の処理のシーケンスを変更する必要がある。すなわち、通常のシーケンスの場合、下から24段目までのウエハ4には、所定の処理が実施される。つまり、シーケンスを変更しないと、FOUP1の中段に配置された多孔質部材9に対しても他の段のウエハ4と同様に、上記所定の処理が行われてしまう。
したがって、多孔質部材9に対して他のウエハ4と一緒に取り出したり、上記所定の処理を施さないように、操作のシーケンスを変更する。これにより、FOUP1内で中段のスロット1aに多孔質部材9を配置した場合であっても、最上段のスロット1aに配置した場合と同様の効果を得ることができる。
ウエハ形状に形成される吸着材(多孔質部材9)の材料としては、図16に示すように、実施の形態1と同様に、対象ガスをアミン類と塩素類とに分けてこれらのアウトガス12に対応した材料を用いることが好ましい。
例えば、アミン類が対象ガスの場合には、多孔質部材9への吸着として、酸(酸化アルミニウム、ゼオライト等)を用いての中和(化学反応による吸着)を行ってもよい。また、活性炭もしくはアルミナ等からなる多孔質部材9を用いて物理的な吸着を行ってもよい。実施の形態1と同様に、活性炭やアルミナからなる多孔質部材9を用いた場合、アミン系のアウトガス12に対して大きな吸着効果を得ることができる。
また、塩素類のアウトガス12の場合においても、実施の形態1と同様に、活性炭やアルミナからなる吸着材(多孔質部材9)を用いることにより、物理的な吸着によって塩素類のアウトガス12を吸着させることができる。
本実施の形態3の半導体装置の製造方法によれば、密閉構造のFOUP1内に処理済みの複数の半導体ウエハ4とともに、ウエハ形状の多孔質部材9からなる吸着材をスロット1aに配置して保管することで、半導体ウエハ4から排出されるアウトガス12を多孔質部材9によって吸着することができ、FOUP1の内部にアウトガス12が充満することを抑制できる。
これにより、アウトガス起因による半導体ウエハ4の不良発生を抑制することができる。つまり、アウトガス12による製品不良の発生を抑制することができる。そして、アウトガス12による製品不良の発生を抑制することができることから、半導体装置の生産性を高めることができる。さらに、半導体装置の信頼性を高めることができる。
また、吸着材としてウエハ形状の多孔質部材9を用いることにより、多孔質部分によりガスの吸着面積を大きくすることができ、ガスの吸着効果をより高めることができる。
また、多孔質部材9がウエハ4と同じ形状であるため、FOUP1内の最上段だけでなく、中段のスロット1aにも多孔質部材9を配置することができる。
(実施の形態4)
図17は実施の形態4のFOUP内における吸着材の貼り付け状態の一例を示す断面図である。
図17は実施の形態4のFOUP内における吸着材の貼り付け状態の一例を示す断面図である。
本実施の形態4では、吸着材をFOUP1の本体部2の内壁に貼り付け、この内壁に貼り付けられた吸着材によってFOUP1内で処理済みの半導体ウエハ4から放出されたアウトガス12を吸着するものである。すなわち、上記実施の形態1〜3は、吸着材付きウエハ11やウエハ形状の多孔質部材9をFOUP1のスロット1aに配置してアウトガス12を吸着するものであったが、本実施の形態4では、本体部2の内壁に吸着材が貼り付けられたFOUP1を用い、この内壁に貼り付けられた吸着材によってFOUP1内のアウトガス12を吸着する。
ここで、本実施の形態4で用いる吸着材として、多孔質部材10の場合を説明する。すなわち、本体部2の内壁に予め多孔質部材10が図8の粘着剤8等を介して貼り付けられている。粘着剤8は、例えば、上記実施の形態2で説明したものと同じである。
なお、本実施の形態4の吸着材は、多孔質部材10に限定されるものではなく、多孔質ではない部材であってもよい。さらに、多孔質部材10は、半導体ウエハ4の搬入出を妨げない観点からシート状や板状のものが好ましいが、これらの形状に限定されるものではない。
そして、吸着材を多孔質部材10とすることで、より大きな吸着面積を確保することができる。
また、多孔質部材10は、例えば、フッ素樹脂等からなる。もしくは、プラチナ等の焼結金属で形成されていてもよいし、セラミック等の焼結材から形成されていてもよい。
次に、FOUP1の本体部2の内部において、多孔質部材10が貼り付けられる場所について説明する。
多孔質部材10は、例えば、FOUP1の本体部2の内壁のうち、上下面の内壁、すなわち、天井面2aと底面(床)2bとに貼り付けられていることが好ましい。これは、図1に示す側面2cや背面2ccの一部にはFOUP1の内部を外側から確認するための透明部分が設けられており、この透明部分を多孔質部材10で覆うのは外側からの内部の確認が困難になることから好ましくない。
したがって、本体部2の内壁のうち、天井面2aと底面2bのうちの何れか一方、もしくは両方に多孔質部材10が貼り付けられていることが好ましい。
また、より好ましくは、底面2bに貼り付けられていることが好ましい。これは、天井面2aに貼り付けられた多孔質部材10が、脱落して落下すると、半導体ウエハ4の搬送不良を引き起こすという懸念があるためである。
したがって、本実施の形態4では、少なくとも底面2bに多孔質部材10が貼り付けられていることが条件である。
ただし、アウトガス12を吸着するという観点のみでの効果を考慮した場合、多孔質部材10は、FOUP1の本体部2の底面2b、天井面2a、側面2cおよび背面2ccのうち、より多くの内壁に貼り付けられていることが好ましい。
本実施の形態4の半導体装置の製造方法によれば、FOUP1の本体部2の内壁に予め多孔質部材10等の吸着材が貼り付けられていることにより、複数の処理済みのウエハ4を保管した際に、半導体ウエハ4から排出されるアウトガス12を多孔質部材10によって吸着することができ、FOUP1の内部にアウトガス12が充満することを抑制できる。
これにより、アウトガス起因による半導体ウエハ4の不良発生を抑制することができる。つまり、アウトガス12による製品不良の発生を抑制することができる。そして、アウトガス12による製品不良の発生を抑制することができることから、半導体装置の生産性を高めることができる。さらに、半導体装置の信頼性を高めることができる。
また、吸着材として多孔質部材10を用いることにより、多孔質部分によりガスの吸着面積を大きくすることができ、ガスの吸着効果をより高めることができる。
また、多孔質部材10を本体部2のより多くの内壁に貼り付けることにより、アウトガス12の吸着効果をさらに高めることができる。
また、多孔質部材10を底面2bのみに貼り付けた場合には、側面2cや背面2ccに設けられた透明部分を覆うことがなく、外側からの内部の確認が困難になることを阻止できる。さらには、多孔質部材10が天井面2aから落下して半導体ウエハ4の搬送不良を引き起こすという懸念も無くすことができる。
(実施の形態5)
図18〜図28は、それぞれ実施の形態5の半導体装置の製造方法によって製造される半導体基板の要部の構造の一例を示す部分断面図である。
図18〜図28は、それぞれ実施の形態5の半導体装置の製造方法によって製造される半導体基板の要部の構造の一例を示す部分断面図である。
本実施の形態5では、半導体装置の製造工程の中で半導体基板に処理を施す工程もしくは上記工程間において、ウエハ4を収納したFOUPを一時的に保管する際等にFOUP内で、処理済みのウエハ4から排出されたアウトガス12を吸着材によって吸着する場合を説明する。また、本実施の形態5では、一例として半導体基板にMOSFET(Metal Oxide Semiconductor Field Effect Transistor) 等のトランジスタの要部を形成する場合を取り上げて説明する。
まず、図18に示すように、半導体ウエハ(半導体基板)4に素子分離領域を形成するための溝20aをエッチングによって形成し、この溝20aに絶縁材を埋め込み、STI(Shallow Trench Isolation)20bを形成して素子分離領域を得る。次に、半導体ウエハ4にP型の不純物を打ち込んでPウエル20を形成する。Pウエル20を形成した後、半導体ウエハ4の表面上にゲート絶縁膜20jを形成し、ゲート絶縁膜20j上にMOSFETのゲート電極20cを形成する。ゲート電極20cは導電性膜からなり、例えば、Poly-Si である。なお、図では省略するが、ゲート電極20c側部の半導体ウエハ4に、後述のN型拡散層20fより低い不純物領域である低濃度拡散領域を形成しても良い。
ゲート電極20cを形成後、図19に示すように、Pウエル20の表面およびゲート電極20c上にSiN膜20dを形成する。この時、半導体ウエハ4の裏面にもSiN膜20dを形成してもよい。ただし、裏面は、後述するエッチングストッパ膜(SiN膜)のみを形成してもよい。
SiN膜形成後、図20に示すように、SiN膜20dを異方性エッチングすることにより、サイドウォールスペーサ20eを形成する。すなわち、Pウエル20の表面上およびゲート電極20cの表面上において、SiN膜20dを異方性エッチングすることにより、ゲート電極20cの側壁に、SiN膜(第1絶縁膜)20dからなるサイドウォールスペーサ20eを形成する。ここで、第1絶縁膜は、Si(シリコン)およびN(窒素)を含む膜である。
次に、図21に示すように、半導体ウエハ4の表面側にN型拡散層20fを形成し、さらにN型拡散層20fとゲート電極20cのそれぞれの上層にシリサイド20gを形成して、ソース領域20hおよびドレイン領域20iを形成する。
ソース領域20hおよびドレイン領域20i形成後、図22に示すように、エッチングストッパ膜としてSiN膜(第2絶縁膜)21を形成する。すなわち、ゲート電極20c上、サイドウォールスペーサ20e上、図21に示すソース領域20h上およびドレイン領域20i上にエッチングストッパ膜としてSiN膜21を形成する。この時、半導体ウエハ4の裏面にSiN膜21を形成してもよい。ただし、裏面は、サイドウォールスペーサ20eのSiN膜20dだけであってもよい。ここで、第2絶縁膜もSi(シリコン)およびN(窒素)を含む膜である。次に、SiN膜21上にコンタクトプラグ用の層間絶縁膜としてSiO膜22を形成する。
SiO膜22形成後、図23に示すように、SiN膜21とSiO膜22とに埋め込まれるコンタクトプラグ23を形成する。コンタクトプラグ23は、ゲート電極20c上のシリサイド20gに接触するように形成する。また、図では省略するが、N型拡散層20f上のシリサイド20gにも接触するようにコンタクトプラグ23が形成されている。なお、コンタクトプラグ23は、例えばタングステン等の導電膜からなる。
コンタクトプラグ23形成後、SiO膜22上およびコンタクトプラグ23上に第1配線用の層間絶縁膜(第1層間絶縁膜)24を形成する。なお、層間絶縁膜24は酸化シリコン膜の誘電率より低い誘電率を有する膜で構成されており、例えばSiOC等の有機膜からなる。層間絶縁膜24形成後、層間絶縁膜24中に埋め込まれるように第1配線であるCu配線25を形成する。ここでは、例えば、ダマシン法により、層間絶縁膜24内に溝を形成し、この溝にCu(銅を主成分とする材料)を埋め込んでCu配線25を形成する。また、図では省略するが、Cu配線25の側面と底面は、Ta、TaNまたはそれらの積層膜からなるバリアメタル膜が形成されている。
Cu配線25形成後、図24に示すように、層間絶縁膜24上およびCu配線25上にバリア絶縁膜26を形成する。なお、バリア絶縁膜26は、SiCN膜26aとSiCO膜26bとから構成され、まず、層間絶縁膜24上およびCu配線25上にSiCN膜26aを形成し、その後、SiCN膜26a上にSiCO膜26bを形成する。これにより、バリア絶縁膜26が形成される。以上のように、バリア絶縁膜26は、シリコン、炭素に加え、窒素または酸素を含む膜である。
バリア絶縁膜26形成後、バリア絶縁膜26上に第2配線用の層間絶縁膜(第2層間絶縁膜)27を形成する。層間絶縁膜27は層間絶縁膜24と同じ材料を用いてもよい。層間絶縁膜27形成後、層間絶縁膜27上にギャップ膜としてSiO膜28を形成する。
SiO膜28形成後、図25に示すように、層間絶縁膜27中にコンタクトホールであるビア29を形成する。詳細には、SiO膜28、層間絶縁膜27およびバリア絶縁膜26のうちのSiCO膜26bにビア29を形成する。そして、ビア29形成後、ビア29内に有機膜であるVia−Fill材29aを形成する(埋め込む)。Via−Fill材29aは、レジスト等と同様の材料からなる有機材である。
Via−Fill材29a形成後、半導体ウエハ4をFOUP内で一時的に保管する。すなわち、Via−Fill材29a形成までを終えた段階でその半導体ウエハ4をFOUP内に収納して一時的に保管する。ここで、この半導体ウエハ4を一時的に保管する工程では、半導体ウエハ4の裏面には、SiN膜(第1絶縁膜)20dおよびSiN膜(第2絶縁膜)21のうちの少なくとも一方が形成されている。本実施の形態5の半導体ウエハ4では、その裏面に、SiN膜20dおよびSiN膜21の両者が形成されている例を示す。
このような半導体ウエハ4を、例えば、図1に示すようなFOUP1に収納して一時的に保管する。この時、半導体ウエハ4の裏面のSiN膜20dおよびSiN膜21や、バリア絶縁膜26のSiCN膜26aや、Via−Fill材29aからアミンが大量に発生することが知られている。アミンが大量に発生すると、次工程で形成するレジスト膜30(後述する図26参照)が正常なパターンに形成されないという課題が発生する。
ここで、図29〜図31を用いて上記課題が発生するメカニズムについて説明する。図29〜図31は、それぞれ実施の形態における課題の発生状況を示す半導体基板の要部の構造を示す部分断面図である。
上述のように次工程で上記レジスト膜30が正常に形成されない理由は、図31に示すようなポイゾニングと呼ばれる現像不良が引き起こされるためである。ポイゾニングが発生するメカニズムとしては、図29〜図31に示すメカニズムが一般的に知られている。図29に示すように、アミンは、その供給源となるSiCN膜26a等から発生し、水分31を吸湿することで拡散が促進される。さらに、図30に示すように、ビア29内に埋め込まれた有機材であるVia−Fill材29aを通じて拡散し、ビアパターン近傍のアミン濃度が上昇する。これにより、図31に示すように、反射防止層32を通過したアミンはレジスト膜30に到達し、そこでアミンがレジスト膜30の現像不良を引き起こす。その結果、次工程でレジスト膜30を形成する際に、トレンチパターン細りや未形成等が発生する。なお、この時のレジスト膜30は、例えばArFレジストである。
また、ビア(コンタクトホール)29形成時に、ビア29形成後で、かつビア29内にVia−Fill材29aを埋め込む前に、Cu配線の表面の酸化物を還元するためにアンモニアプラズマ処理を行った場合、SiOC膜である層間絶縁膜24の表面のアンモニアプラズマ処理層がアミンの供給源となり、さらに大量のアミンが発生する。
なお、生産中の製品では、配線プロセスを着工する生産装置の下部ステージや搬送ロボットのアーム等からウエハ裏面を通じて、シリコン基板(半導体ウエハ4)中に金属イオン汚染が発生する可能性を排除するため、ビア(コンタクトホール)29形成前までにウエハ裏面にSiN膜を形成している。ウエハ裏面の上記SiN膜は、例えば、エッチングストッパ膜としてLP−SiN膜21を形成している。また、サイドウォールスペーサ膜20dにて形成する場合もある。このウエハ裏面の上記SiN膜から放出されるNH4 +イオンがウエハ表面のアミン量増加に影響していることが、本発明者の検討によって明らかになった。そして、このウエハをFOUP内に保管している間に、FOUP内のアミン濃度が急激に増加することが問題となった。
そこで、本実施の形態5の半導体装置の製造方法では、Via−Fill材29a形成までを終えた半導体ウエハ4をFOUP内に収納して一時的に保管している最中に、例えば、図3および図4に示すように、吸着材付きウエハ11を予めFOUP1の最上段のスロット1aに配置しておき、この吸着材付きウエハ11の吸着材によってFOUP1内のアウトガス12を吸着する。つまり、FOUP1内で濃度が増加したアミンのアウトガス12を、吸着材付きウエハ11の吸着材によって吸着する。
詳細には、FOUP内に滞留しているアミンのアウトガス12は、吸着材付きウエハ11の吸着材(例えば、薄膜6の吸着材、多孔質フィルム7、多孔質部材9)や、ウエハ形状の多孔質部材10等の吸着材によって吸着される。その結果、FOUP内におけるアミン濃度が低くなるため、次工程において上述したポイゾニング(現像不良)の発生を抑制することができ、後述する図26に示すように、正常なパターンのレジスト膜30を形成することができる。
そして、正常なパターンのレジスト膜30を形成することができるため、アウトガス12による半導体基板の不良発生を抑制することができ、その結果、製品の歩留りを向上させることができる。また、所望の配線溝の形状を保つことができるため、半導体装置の信頼性を向上させることができる。
FOUP1内のアウトガス12の吸着(ウエハ4の一時的保管)終了後、FOUP1によってウエハ4を所定の生産装置に搬送し、図26に示すように、層間絶縁膜(第2層間絶縁膜)27上にトレンチ加工のためのレジスト膜(レジストパターン)30を形成する。
レジスト膜30形成後、図27に示すように、レジスト膜30をマスクとして、層間絶縁膜27内にエッチングによってビア(コンタクトホール)29と接続するトレンチ(溝)33を形成する。トレンチ33形成後、アッシングによってレジスト膜30を除去する。この時、ビア29内のVia−Fill材(有機膜)29aも除去される。レジスト膜30およびVia−Fill材29aの除去後、ビア(コンタクトホール)29の底のバリア絶縁膜26であるSiCN膜26aを除去する。これにより、Cu配線(第1配線)25の表面を露出させる。
SiCN膜26a除去後、図28に示すように、トレンチ(溝)33内およびビア(コンタクトホール)29内を埋め込むように導電膜であるCu配線34を形成する。Cu配線34は銅を主成分とする材料からなり、ここでは、トレンチ33内およびビア29内をCuメッキで埋め込んで形成する。さらに、CMP(Chemical Mechanical Polishing)研磨によって、トレンチ外のCuを除去する。これによって、下層のCu配線(第1配線)25と接続する上層のCu配線(導電膜)34を形成する。なお、ギャップ膜であるSiO膜28はCuをCMP研磨する際のストッパーとして機能するが、このCMP研磨後には除去されている。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明はこれまで記載した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
上記実施の形態5では、ウエハ裏面にSiN膜が形成されている場合を説明したが、ウエハ裏面にSiN膜が形成されていない場合であっても、FOUP内のアミン濃度を低下させることが可能である。
すなわち、実施の形態1および2の吸着材付きウエハ11の吸着材や、実施の形態3の多孔質部材9、もしくは実施の形態4のFOUP1の内壁に貼り付けられた多孔質部材10によってFOUP1内で発生したアウトガス12を吸着することにより、FOUP内のアミン濃度を低下させることができる。
また、上記実施の形態5では、配線溝を形成する際のFOUP内保管を例示したが、これに限られるものではない。例えば、サイドウォールスペーサ20eやエッチングストッパ膜21を形成した後にウエハ4を保管する場合にも、FOUP1の内部に吸着材が配置されたFOUP1で保管することにより、アミン濃度を定常的に低下させておくことができる。
また、実施の形態1および2の吸着材付きウエハ11や、実施の形態3の多孔質部材9について、FOUP1内に配置する枚数は、1枚に限定されるものではなく、複数枚を配置してもよい。例えば、吸着材付きウエハ11や多孔質部材9を通常の半導体ウエハ4と1枚おきに配置することにより、アウトガス12の吸着効果を高めることができる。すなわち、FOUP1内に配置する吸着材付きウエハ11や多孔質部材9,10の枚数は、特に限定されるものではない。
さらに、FOUP1内における吸着材の配置箇所についても、スロット1aへの配置や内壁への貼り付けに限定されることなく、FOUP1内であれば他の場所であってもよい。
その他、実施の形態に記載された内容の一部を以下に記載する。
[項1]
(a)半導体基板の表面上にゲート絶縁膜を形成する工程、
(b)上記ゲート絶縁膜上にゲート電極を形成する工程、
(c)上記半導体基板の表面上であって、かつ、上記ゲート電極の側壁に、第1絶縁膜からなるサイドウォールスペーサを形成する工程、
(d)上記半導体基板の表面側にソース領域およびドレイン領域を形成する工程、
(e)上記(a)〜(d)工程後に、上記ゲート電極上、上記サイドウォールスペーサ上、上記ソース領域上および上記ドレイン領域上に、第2絶縁膜からなるエッチングストッパ膜を形成する工程、
(f)上記エッチングストッパ膜上に第1層間絶縁膜を形成する工程、
(g)上記第1層間絶縁膜中に埋め込まれるように第1配線を形成する工程、
(h)上記第1層間絶縁膜上および上記第1配線上にバリア絶縁膜を形成する工程、
(i)上記バリア絶縁膜上に第2層間絶縁膜を形成する工程、
(j)上記第2層間絶縁膜中にコンタクトホールを形成する工程、
(k)上記コンタクトホール内に有機膜を形成する工程、
(l)上記(k)工程後、上記半導体基板をFOUP内で一時的に保管する工程、
(m)上記(l)工程後、上記第2層間絶縁膜上にレジストパターンを形成する工程、
(n)上記レジストパターンをマスクとして、上記第2層間絶縁膜内に、上記コンタクトホールと接続する溝を形成する工程、
(o)上記(n)工程後に、上記レジストパターンおよび上記有機膜を除去する工程、
(p)上記(o)工程後に、上記コンタクトホールの底の上記バリア絶縁膜を除去することで、上記第1配線の表面を露出させる工程、
(q)上記(p)工程後に、上記溝内および上記コンタクトホール内を埋め込むように導電膜を形成する工程、
を有し、
上記バリア絶縁膜は、シリコン、炭素および窒素を含む膜であり、
上記FOUPは、上記半導体基板の搬入出を行う開口部を備え、かつ、内部空間を有する本体部と、上記本体部に密着して上記開口部を塞ぎ、かつ、上記本体部に着脱自在に設けられた蓋部と、を有し、
上記(l)工程において、上記FOUPの上記内部空間に上記半導体基板を収納した状態で、ガスを吸着する吸着材が上記FOUPの内部に配置される、半導体装置の製造方法。
[項1]
(a)半導体基板の表面上にゲート絶縁膜を形成する工程、
(b)上記ゲート絶縁膜上にゲート電極を形成する工程、
(c)上記半導体基板の表面上であって、かつ、上記ゲート電極の側壁に、第1絶縁膜からなるサイドウォールスペーサを形成する工程、
(d)上記半導体基板の表面側にソース領域およびドレイン領域を形成する工程、
(e)上記(a)〜(d)工程後に、上記ゲート電極上、上記サイドウォールスペーサ上、上記ソース領域上および上記ドレイン領域上に、第2絶縁膜からなるエッチングストッパ膜を形成する工程、
(f)上記エッチングストッパ膜上に第1層間絶縁膜を形成する工程、
(g)上記第1層間絶縁膜中に埋め込まれるように第1配線を形成する工程、
(h)上記第1層間絶縁膜上および上記第1配線上にバリア絶縁膜を形成する工程、
(i)上記バリア絶縁膜上に第2層間絶縁膜を形成する工程、
(j)上記第2層間絶縁膜中にコンタクトホールを形成する工程、
(k)上記コンタクトホール内に有機膜を形成する工程、
(l)上記(k)工程後、上記半導体基板をFOUP内で一時的に保管する工程、
(m)上記(l)工程後、上記第2層間絶縁膜上にレジストパターンを形成する工程、
(n)上記レジストパターンをマスクとして、上記第2層間絶縁膜内に、上記コンタクトホールと接続する溝を形成する工程、
(o)上記(n)工程後に、上記レジストパターンおよび上記有機膜を除去する工程、
(p)上記(o)工程後に、上記コンタクトホールの底の上記バリア絶縁膜を除去することで、上記第1配線の表面を露出させる工程、
(q)上記(p)工程後に、上記溝内および上記コンタクトホール内を埋め込むように導電膜を形成する工程、
を有し、
上記バリア絶縁膜は、シリコン、炭素および窒素を含む膜であり、
上記FOUPは、上記半導体基板の搬入出を行う開口部を備え、かつ、内部空間を有する本体部と、上記本体部に密着して上記開口部を塞ぎ、かつ、上記本体部に着脱自在に設けられた蓋部と、を有し、
上記(l)工程において、上記FOUPの上記内部空間に上記半導体基板を収納した状態で、ガスを吸着する吸着材が上記FOUPの内部に配置される、半導体装置の製造方法。
1 FOUP
2 本体部
4 半導体ウエハ(半導体基板)
6 薄膜(膜、吸着材)
7 多孔質フィルム(吸着材)
9 多孔質部材(吸着材)
12 アウトガス(ガス)
20d SiN膜(第1絶縁膜)
21 SiN膜(第2絶縁膜、エッチングストッパ膜)
25 Cu配線(第1配線)
27 層間絶縁膜(第2層間絶縁膜)
29 ビア(コンタクトホール)
30 レジスト膜(レジストパターン)
2 本体部
4 半導体ウエハ(半導体基板)
6 薄膜(膜、吸着材)
7 多孔質フィルム(吸着材)
9 多孔質部材(吸着材)
12 アウトガス(ガス)
20d SiN膜(第1絶縁膜)
21 SiN膜(第2絶縁膜、エッチングストッパ膜)
25 Cu配線(第1配線)
27 層間絶縁膜(第2層間絶縁膜)
29 ビア(コンタクトホール)
30 レジスト膜(レジストパターン)
Claims (15)
- (a)半導体基板の表面上にゲート絶縁膜を形成する工程、
(b)前記ゲート絶縁膜上にゲート電極を形成する工程、
(c)前記半導体基板の表面上であって、かつ、前記ゲート電極の側壁に、第1絶縁膜からなるサイドウォールスペーサを形成する工程、
(d)前記半導体基板の表面側にソース領域およびドレイン領域を形成する工程、
(e)前記(a)〜(d)工程後に、前記ゲート電極上、前記サイドウォールスペーサ上、前記ソース領域上および前記ドレイン領域上に、第2絶縁膜からなるエッチングストッパ膜を形成する工程、
(f)前記(e)工程後、前記半導体基板をFOUP内で一時的に保管する工程、
を有し、
前記第1絶縁膜および前記第2絶縁膜は、各々シリコンおよび窒素を含む膜であり、
前記(f)工程時において、前記半導体基板の裏面には、前記第1絶縁膜および前記第2絶縁膜のうち少なくとも一方が形成され、
前記FOUPは、前記半導体基板の搬入出を行う開口部を備え、かつ、内部空間を有する本体部と、前記本体部に密着して前記開口部を塞ぎ、かつ、前記本体部に着脱自在に設けられた蓋部と、を有し、
前記(f)工程において、前記FOUPの前記内部空間に前記半導体基板を収納した状態で、ガスを吸着する吸着材が前記FOUPの内部に配置される、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記吸着材は、前記半導体基板の表面に形成された膜である、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記吸着材は、焼結材からなる、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記吸着材は、多孔質フィルムである、半導体装置の製造方法。 - 請求項4に記載の半導体装置の製造方法において、
前記多孔質フィルムは、フッ素樹脂からなり、前記多孔質フィルムは前記半導体基板の表面に接合される、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記吸着材は、多孔質材からなり、かつ前記半導体基板と同じサイズの円板状である、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記吸着材は、前記FOUPの前記内部空間における基板配列のうちの最上段に配置される、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記吸着材は、活性炭またはアルミナを主成分とする材料からなる、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記吸着材は、リン酸を含む材料からなる、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記吸着材は、酸化アルミニウムまたはゼオライトの粉末を溶解した液体を用いて形成された材料からなる、半導体装置の製造方法。 - (a)半導体基板の表面上にゲート絶縁膜を形成する工程、
(b)前記ゲート絶縁膜上にゲート電極を形成する工程、
(c)前記半導体基板の表面上であって、かつ、前記ゲート電極の側壁に、第1絶縁膜からなるサイドウォールスペーサを形成する工程、
(d)前記半導体基板の表面側にソース領域およびドレイン領域を形成する工程、
(e)前記(a)〜(d)工程後に、前記ゲート電極上、前記サイドウォールスペーサ上、前記ソース領域上および前記ドレイン領域上に、第2絶縁膜からなるエッチングストッパ膜を形成する工程、
(f)前記エッチングストッパ膜上に第1層間絶縁膜を形成する工程、
(g)前記第1層間絶縁膜中に埋め込まれるように第1配線を形成する工程、
(h)前記第1層間絶縁膜上および前記第1配線上にバリア絶縁膜を形成する工程、
(i)前記バリア絶縁膜上に第2層間絶縁膜を形成する工程、
(j)前記第2層間絶縁膜中にコンタクトホールを形成する工程、
(k)前記コンタクトホール内に有機膜を形成する工程、
(l)前記(k)工程後、前記半導体基板をFOUP内で一時的に保管する工程、
(m)前記(l)工程後、前記第2層間絶縁膜上にレジストパターンを形成する工程、
(n)前記レジストパターンをマスクとして、前記第2層間絶縁膜内に、前記コンタクトホールと接続する溝を形成する工程、
(o)前記(n)工程後に、前記レジストパターンおよび前記有機膜を除去する工程、
(p)前記(o)工程後に、前記コンタクトホールの底の前記バリア絶縁膜を除去することで、前記第1配線の表面を露出させる工程、
(q)前記(p)工程後に、前記溝内および前記コンタクトホール内を埋め込むように導電膜を形成する工程、
を有し、
前記第1絶縁膜および前記第2絶縁膜は、各々シリコンおよび窒素を含む膜であり、
前記(l)工程時において、前記半導体基板の裏面には、前記第1絶縁膜および前記第2絶縁膜のうち少なくとも一方が形成され、
前記FOUPは、前記半導体基板の搬入出を行う開口部を備え、かつ、内部空間を有する本体部と、前記本体部に密着して前記開口部を塞ぎ、かつ、前記本体部に着脱自在に設けられた蓋部と、を有し、
前記(l)工程において、前記FOUPの前記内部空間に前記半導体基板を収納した状態で、ガスを吸着する吸着材が前記FOUPの内部に配置される、半導体装置の製造方法。 - 請求項11に記載の半導体装置の製造方法において、
前記吸着材は、前記半導体基板の表面に形成された膜である、半導体装置の製造方法。 - 請求項11に記載の半導体装置の製造方法において、
前記吸着材は、多孔質フィルムである、半導体装置の製造方法。 - 半導体基板の搬入出を行う開口部を備え、かつ、前記半導体基板が収納される内部空間を有する本体部と、
前記本体部に密着して前記開口部を塞ぎ、かつ、前記本体部に着脱自在に設けられた蓋部と、
前記本体部の内部に配置され、かつ、ガスを吸着する吸着材と、
を有し、
前記吸着材は、前記本体部の内壁に貼り付けられている、FOUP。 - 請求項14に記載のFOUPにおいて、
前記吸着材は、前記本体部の床に貼り付けられている、FOUP。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015226128A JP2017098312A (ja) | 2015-11-18 | 2015-11-18 | 半導体装置の製造方法およびそれに用いられるfoup |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015226128A JP2017098312A (ja) | 2015-11-18 | 2015-11-18 | 半導体装置の製造方法およびそれに用いられるfoup |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017098312A true JP2017098312A (ja) | 2017-06-01 |
Family
ID=58804027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015226128A Pending JP2017098312A (ja) | 2015-11-18 | 2015-11-18 | 半導体装置の製造方法およびそれに用いられるfoup |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017098312A (ja) |
-
2015
- 2015-11-18 JP JP2015226128A patent/JP2017098312A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI637453B (zh) | Substrate processing system | |
TWI661512B (zh) | 晶圓載叉、半導體裝置製造系統及晶圓運輸方法 | |
TWI357123B (en) | Apparatus for manufacturing semiconductor device | |
JP4343253B1 (ja) | 密閉容器の蓋開閉装置及び該開閉装置を用いたガス置換装置 | |
CN106356331A (zh) | 钴互连件技术 | |
US11348790B2 (en) | Apparatus and method for wafer bonding | |
US10497557B2 (en) | Integrated platform for improved wafer manufacturing quality | |
US20180061657A1 (en) | Substrate Processing Method | |
JP4828574B2 (ja) | 半導体装置の搬送方法 | |
JP2016219620A (ja) | 半導体装置の製造方法およびそれに用いられるfoup | |
JP2010056353A (ja) | 半導体装置の製造方法 | |
TW201018628A (en) | Ventilated front-opening unified pod | |
CN106252274B (zh) | 半导体器件的制造方法 | |
JP2017098312A (ja) | 半導体装置の製造方法およびそれに用いられるfoup | |
JP4540308B2 (ja) | 半導体装置の搬送方法 | |
EP3381067A1 (en) | Provision of structural integrity in memory device | |
JP2012074608A (ja) | 配線形成方法 | |
KR20050048532A (ko) | 반도체 장치의 제조 방법 및 그 제조 장치 | |
CN104779197B (zh) | 半导体器件金属化系统和方法 | |
US10998223B2 (en) | Method for processing target object | |
JP2014165438A (ja) | 基板位置修正方法、基板位置修正装置及び基板処理システム | |
WO2006093120A1 (ja) | 中継ステーション及び中継ステーションを用いた基板処理システム | |
CN114868255A (zh) | 半导体装置、半导体装置的制造方法 | |
WO2019031374A1 (ja) | 基板処理方法 | |
US20230092336A1 (en) | Semiconductor manufacturing apparatus and method of processing object |