JP2017091546A - 多重モード動作のための多重パーティションを含む格納装置、及びその動作方法 - Google Patents
多重モード動作のための多重パーティションを含む格納装置、及びその動作方法 Download PDFInfo
- Publication number
- JP2017091546A JP2017091546A JP2016220982A JP2016220982A JP2017091546A JP 2017091546 A JP2017091546 A JP 2017091546A JP 2016220982 A JP2016220982 A JP 2016220982A JP 2016220982 A JP2016220982 A JP 2016220982A JP 2017091546 A JP2017091546 A JP 2017091546A
- Authority
- JP
- Japan
- Prior art keywords
- storage
- sue
- manager
- address
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/0644—Management of space entities, e.g. partitions, extents, pools
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1064—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in cache or content addressable memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0893—Caches characterised by their organisation or structure
- G06F12/0895—Caches characterised by their organisation or structure of parts of caches, e.g. directory or tag array
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/0643—Management of files
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0662—Virtualisation aspects
- G06F3/0665—Virtualisation aspects at area level, e.g. provisioning of virtual or logical volumes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0688—Non-volatile semiconductor memory arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1004—Compatibility, e.g. with legacy hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1056—Simplification
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Quality & Reliability (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Memory System (AREA)
Abstract
Description
本発明の実施形態による格納装置で、第1格納パーティションでのファイル格納管理活動(Activity)は基本類型のインターフェイスによって指示されることができ、第2格納パーティションでのファイル格納管理活動は選別潜在露出インターフェイスを通じて第2格納パーティションの外部から指示されることができる。
本発明の実施形態による格納装置で、第1格納パーティションの大きさは第2格納パーティションの大きさと互いに異なることが好ましい。
本発明の実施形態による格納装置で、第1格納パーティションでの動作のグラニュラリティ(Granularity)は第2格納パーティションでの動作のグラニュラリティと互いに異なることを特徴とする。
本発明の実施形態による格納装置で、第1格納パーティションでのオーバープロビジョニング(Over−provisioning)の比率(Percentage)は第2格納パーティションでのオーバープロビジョニングの比率と互いに異なることを特徴とする。
本発明の実施形態による方法で、潜在的な様相は選別潜在露出(Selective Underlying Exposure)アドレスページ及び選別潜在露出アドレスブロックによって取出(Abstract)され得る。
本発明の実施形態による方法で、潜在的な様相はフリー空間(Free Space)の管理、フリー空間の使用のための再生(Reclamation)及び環境設定、オーバープロビジョニング(Over−provisioning)、トリム(Trim)動作、及びパワーサイクリング(Power Cycling)の中で少なくとも1つを実行するのに利用されることが好ましい。
本発明の実施形態による方法で、第2類型インターフェイスの動作は、第2類型の情報及びアドレスを受信する段階、及び受信されたアドレスのアドレス類型と潜在的なアドレス類型との間で変換を実行する段階を含むことを特徴とする。
本発明の実施形態による装置はソリッドステートドライブ(Solid State Drive)である。
本発明の実施形態による装置で、選別潜在露出アドレス空間ブロックは装置によって1つの単位として管理される物理ブロックに対応することを特徴とする。
この明細書の一部分として含まれる添付された図面は本発明の原理に関する例示を説明するためのものであり、説明した特定具現に本発明を限定するためのものではない。
I.多重モード格納装置
図1は本発明の実施形態による選別潜在露出(SUE)格納パーティション(Partition)101を含む例示的な格納装置100を示すブロック図である。SUE格納パーティション101は選別潜在露出(SUE)インターフェイス102及び潜在格納領域(Underlying Storage Region)103を含む。
様々なモード及びこれに対応するパーティションは多様な要素と関連するか、或いは多様な要素を基盤とすることが理解できる。この多様な要素は潜在格納領域の異なる露出、異なるアドレス空間(例えば、論理的なもの、仮想(Virtual)なもの、又は物理的なもの)、異なる格納管理モード(例えば、内部管理及び外部管理)、異なる潜在格納情報(例えば、メタデータ及び使用者データ)等を含むことができる。内部管理及び外部管理は格納装置管理システムの構成要素及び動作(例えば、フラッシュ管理システム(Flash Management System;FMS)、ソリッドステート(Solid State)装置管理システム等)を含む。パーティション及びこれに対応する構成要素は異なる類型であってもよい。
幾つかの実施形態で、第1パーティション370は第1類型のアドレス空間パーティションであり、第2パーティション380はSUEアドレス空間パーティションである。第1パーティション370は第1類型のインターフェイス371及び潜在格納領域373を含む。第2パーティション380はSUEインターフェイス381及び潜在格納領域383を含む。第1パーティション関連活動372(例えば、FMS)のような幾つかの活動が1つのパーティションのために内部的に(例えば、格納装置350で)実行され、他のパーティションのために外部的に(図示せず)実行される。
格納装置350が多様な構成及び具現を含むものであることが理解できる。幾つかの実施形態で、格納装置350はソリッドステート装置である。格納装置350はフラッシュ構成要素(例えば、NANDフラッシュ構成要素、NORフラッシュ構成要素等)を含む。
幾つかの活動(例えば、幾つかの格納管理動作及びフラッシュ管理システム動作)は多重モード格納管理システム610によって制御され、他の活動(例えば、他の格納管理動作及びフラッシュ管理システム動作)は多重モードソリッドステートドライブ620、630、640、650によって制御されることが理解できる。
多重モード格納管理システム720はコントローラ745を含む。コントローラ745は(使用者データのための)フラッシュ管理システム(FMS)741、及びSUEマッパー742を含む。
論理インターフェイス772はメタデータと関連される論理ブロックアドレス(LBA)を、物理アドレス空間777と関連される物理アドレスブロック793に変換する。フラッシュ管理システム771は物理アドレス空間777と関連される格納管理及び維持補修動作を指示する。メタデータは物理アドレス空間777のNANDフラッシュに格納される。
7%のオーバープロビジョニング(例えば、ソリッドステートドライブ)で駆動することはオーバープロビジョニングを駆動すること無しで直接上書きを実行するシステム(例えば、ハードディスクドライブ)に比べて15倍過度の作業を要求し、システムオーバープロビジョニングを採用しないシステムに比べて15倍さらに過度の作業を要求して、全体的に225(=15×15)倍難しい。
S820動作で、第1アドレス空間情報に基づいて第1類型インターフェイス動作を実行する。幾つかの例示的な具現で、第1領域はメタデータ領域であり、第1類型の情報はメタデータである。幾つかの実施形態で、第1類型インターフェイスは論理アドレス空間インターフェイスであり、論理アドレス基盤の情報に基づいて動作を実行することができる。論理インターフェイス動作はFTLを含む。FTLはメタデータ及び論理アドレスを受信し、システムレベル構成で示すアドレスブロックを物理レベル構成のアドレスブロックに変換する。
論理アドレス基盤のソリッドステートドライブ910は論理インターフェイス911、フラッシュ変換ロジック(FTL)912、及び論理アドレス空間913を含む。物理アドレス基盤のソリッドステートドライブ930は物理インターフェイス931及び物理アドレス空間932を含む。多重モードソリッドステートドライブ920は論理インターフェイス921、FTL922、論理アドレス空間923、SUEインターフェイス924、及び物理アドレス空間925を含む。
実際、既存のソリッドステートドライブは良好な線型アドレス空間を有するよりは、複数のフラッシュチップと共にコントローラを含む。このフラッシュチップ及びコントローラはダイ上でトランジスタのグループ又はストリング(String)に格納されるデータを有するページからなるブロックで動作するように構成される。
本発明の他の実施形態は選別潜在露出(SUE)マッピングスキームを具現化して、格納システムで使用者データのために論理アドレス空間からSUEアドレス空間へのマッピングを生成する。個別的な格納装置レベルよりは複数の格納装置に渡るシステムレベルで実行される特定な格納媒体管理機能を許容するために、SUEマッピングスキームは潜在物理格納媒体の重要な特徴を選別的に露出することができる。
図10を参照すると、SUEブロック1010を形成する物理ブロック1012、1014、1016、1018の配列が示されている。メモリセルの物理ブロック1012、1014、1016、1018の各々はメモリセルの様々な個別物理ページ(例えば、1021、1022、1023、1024)にさらに区分される。SUEページ1030は対応するSUEブロック1010の物理ブロック1012、1014、1016、1018に対応する物理ページ1032、1034、1036、1038を含む。
図11を参照すると、使用者格納空間の例示的なSUEブロック1110が示されている。幾つかの実施形態で、SUEブロック1110は仮想ブロック(Virtual Block)と類似すると看做される。SUEブロック1110は個別格納装置レベルでメモリ媒体を管理するための動作の基本単位である。SUEブロックは様々なSUEページで構成することができる。幾つかの例示的な具現で、SUEページは仮想ページと類似すると看做される。例として、図11に示したSUEブロック1110は4つのSUEページ1121、1122、1123、1124を含む。
図12を参照すると、例示的なメタページ(Metapage)1210が示されている。メタページ1210は格納システムで様々な格納装置に渡って様々なSUEページで構成される。例として、図12に示したメタページ1210は5つのSUEページ1211、1212、1213、1214、1215を含む。代案的な実施形態は格納システムの個別的な多重モード格納装置の個数及び多重モード格納装置の各々で1つの単位として共に管理されるダイの個数に基づいて所定個数のSUEページに分割されるメタページを含むことができる。
したがって、SUEページ1121、1122、1123、1124の大きさ又は幅(Width)は各多重モード格納装置で1つの単位として共に管理されるダイの個数に対応できる反面、メタページ1210の大きさ又は幅は格納システムに含まれる多重モード格納装置の個数に対応することができる。
図13を参照すると、例示的なメタブロック(Metablock)1310が示されている。メタブロック1310は様々なメタページ1311、1312、1313、1314で構成される。メタページ1210と共に参照すると、メタブロック1310に割当される物理的なメモリセルは格納システムと関連される様々な格納装置に位置することができる。即ち、メタブロック1310は格納システムに含まれる多重モード格納装置(例えば、620、630、640、650)の各々で、1つの単位として共に管理されるダイの対応する部分集合に含まれる各ダイから選択される該当ブロックを含むことができる。したがって、メタブロック1310の大きさは各多重モード格納装置(例えば、350、400、620)で共に管理されるダイの個数、及び格納システムに含まれる多重モード格納装置620、630、640、650の個数に対応することができる。
図14を参照すると、例示的なメタブロック1410が様々なSUEブロック(例えば、1110)で構成されることを示している。メタブロック1410は格納システムに含まれる多重モード格納装置(例えば、620、630、640、650)の各々で共に管理されるダイの各部分集合から選択される各々のSUEブロック1411、1412、1413、1414、1415の結合である。同様に、メタページ1210はメタブロック1410で対応するSUEブロック1411、1412、1413、1414、1415の各々から選択される対応するSUEページ(例えば、1211、1212、1213、1214、1215)の結合である。
所望するシステムレベルのメモリ管理を可能にするために、使用者データに割当され、アプリケーション及びバーチャルマシンオペレーティングシステム(Virtual Machine Operating System)によって取り扱われる論理アドレス空間がSUEアドレス空間にマッピングされ得る。したがって、格納システムに含まれる多重モード格納装置の使用者領域は潜在露出インターフェイスを通じて取り扱うことができる。システムレベルのメモリマッピング及び管理は書込み増幅因子を減少させることができ、これは格納領域の提供を減らして費用減少を可能にする。
図15を参照すると、SUEマッピングスキーム1500が示されている。SUEマッピングスキーム1500は図6の多重モード格納管理システム610のような格納システムによって具現されて、本発明の実施形態によって論理アドレスからSUEアドレスへのアドレスマッピングを提供することができる。SUEマッピングスキーム1500は論理アドレス空間をSUEアドレス空間と関連させる。SUEアドレス空間は潜在物理格納媒体の重要な特徴を示す。SUEアドレス空間は格納システムに含まれる様々な格納装置の結合された物理的な格納空間を取り扱うために利用することができる。
幾つかの実施形態で、格納システムは一連のボリューム(Volume)を含むことができる。各ボリュームはSUEアドレスを有する一連の単位を含むことができ、SUEアドレスを有する各単位は一連の論理単位を含むことができる。異なるボリュームは各々異なるSUEアドレスを有する単位の大きさを有することができる。ボリュームは多くの特性を有することが理解される。ボリュームはアプリケーション、単一の使用者レベルファイルシステム、論理的なドライブ、ネームスペース(Namespace、例えば、与えられたネームスペースと関連される隣接する論理アドレスの集合)、LUN(Logical Unit Number)等に対応することができる。
幾つかの実施形態で、ECC等を利用して使用者データ1502に対して実行される誤謬訂正がシステムレベルでは具現されないこともあり得る。但し、誤謬訂正は個別の多重モード格納装置によって具現されることができる。
ネットワークインターフェイス1608は格納システム1602を通信ネットワーク(例えば、LAN(Local Area Network)、IP(Internet Protocol)ネットワーク等)に通信接続するのに適合なネットワークインターフェイスを含む。ネットワークインターフェイス1608は格納ネットワーク標準(例えば、iSCSI(Internet Small Computer System Interface)プロトコル)を具現することができる。
バス1614は、例としてPCIe(Peripheral Component Interconnect Express)バスや格納システムの通信のために利用可能なその他の何らかの高速直列拡張バスでも含むことができる。バス1614は格納システム1602の格納装置(例えば、不揮発性メモリ装置1616)のアクセスのために、NVMe(Nonvolatile Memory Express)又はNVMHCI(Nonvolatile Memory Host−Controller Interface)の標準を活用することができる。不揮発性メモリ装置1616は、例として、NANDフラッシュ基盤のソリッドステートドライブやその他の何らかの適合な不揮発性メモリ装置を含むことができる。
不揮発性メモリ装置1616のようにコンピュータで読出しできる媒体に格納されるプログラムコード(例えば、ソースコード(Source Code)、オブジェクトコード(Object Code)、実行可能なコード(Executable Code)等)はワーキングメモリ又は演算メモリ(例えば、メモリ1606)にロード(Load)されて、図15のSUEマッピングスキーム1500の機能を実行するためにプロセッサ1604によって実行され得る。代案的な実施形態で、実行可能な命令語がファームウェア形態に格納されるか、或いは上記の機能が特殊目的ハードウェアによって実行される。
上述のように、S1712動作で、所定個数(Integral Number)の格納装置伝送ブロックを結合してSUEページに合うように整列する。S1714動作で、SUEページに対応する格納装置伝送ブロックを多重モード格納装置に伝送して、使用者領域に格納する。S1716動作で、SUEページの使用者データに関するメタデータが多重モード格納装置に伝送されて、システム領域に格納される。
図18は格納システム(例えば、図16の格納システム1602)が本発明の実施形態によって格納装置で論理及びSUE格納空間を取り扱うためにSUEアドレススキームを採用した例示的な多重モード格納管理システムを示すブロック図である。多重モード格納管理システム1802はSUE格納管理器1804、論理格納管理器1806、再生管理器1808、及び格納アレイ(Array)管理器1810を含む。
SUEマッピングスキームは格納システムと格納装置との間で、論理ブロックアドレスから物理アドレスへのマッピング機能を分配する。即ち、SUEマッピングスキームは論理ブロックアドレスからSUEアドレスへの格納システムレベルのマッピング又は仮想化(Virtualization)と、SUEアドレスから物理アドレスへの格納装置水準のマッピング又は変換を結合する。
したがって、幾つかの実施形態で、関連された格納装置又は関連された様々な格納装置の各々のメモリ領域は、論理アドレス基盤のシステム領域及びSUEアドレス基盤の使用者領域を含んで、別個の格納領域又はアドレス領域にさらに分けるか、或いは分割され得る。格納装置は2つのホストインターフェイスを含む。1つは論理アドレス基盤のシステム領域へのアクセスを提供できる論理ホストインターフェイスであり、その他の1つはSUEアドレス基盤の使用者領域へのアクセスを提供できるSUEホストインターフェイスである。システムデータに関する不揮発性メモリ管理機能は個別的な格納装置コントローラによって実行され得る。
幾つかの実施形態で、圧縮されたSUEマッピングブロックはもちろん、使用者データに含まれる論理ブロックもやはり、2つ以上のSUEページに渡って位置することができる。各SUEページは格納システムの個別の格納装置に対応する。SUEページはSUEマッピングスキームでプログラム又は書込み動作の基本単位である。
ボリュームマッピングエンジン1910はSUEアドレスマッピング機能を調整する。ボリュームマッピングエンジン1910は使用者データの現在位置を書き込む使用者領域マップテーブルを維持する。使用者領域マップテーブルは論理ブロックアドレスを格納された使用者データのSUEアドレスと関連させるマッピング情報を含む。使用者領域マップテーブルは関連格納装置の論理アドレス基盤のシステム領域に格納される。
読出し動作の間に、ボリュームマッピングエンジン1910は要求された論理ブロックアドレスに基づいて、要求された使用者データのSUEアドレス位置を使用者領域マップテーブルで検索する。ボリュームマッピングエンジン1910はSUEアドレス位置をSUE格納アクセス管理器1906に提供する。
プログラム動作及び読出し動作は使用者データのメタページに対して実行される。よって、プログラム動作及び読出し動作は格納システムに含まれる各不揮発性メモリ装置で共に管理される該当物理ページのグループに対して実行され得る。
読出し動作の間に、バッファ管理器1912は読出しキャッシュ(Cache)機能を支援するために読出しバッファを提供する。格納アレイ管理器1918から格納装置伝送ブロックとして受信される使用者データのSUEページはSUE格納アクセス管理器1906に伝達される時まで読出しバッファに格納される。
多重モード格納管理システム2002は格納システムに含まれる様々な格納装置に渡って分布する使用者領域に関する不揮発性メモリ媒体管理の責任を負う全域フラッシュ変換階層(Global Flash Translation Layer)として動作する。多重モード格納管理システム2002は不揮発性メモリ媒体のアクセス機能、ホストアプリケーションの論理アドレス空間の要素を物理的な不揮発性メモリ位置に整列されたSUEアドレス空間のデータ構造にマッピングするためのアドレスマッピング機能、再生、及びウェアレベリング機能を実行する。
読出し動作の間に、データ整列器2004はターゲット装置2030から読出しコマンドを受信して、読出し要求を使用者領域アクセス管理器2006に伝達する。データ整列器2004は要求された使用者データを使用者領域アクセス管理器2006から受信して、その要求された使用者データをターゲット装置2030に伝達する。
データ圧縮解除管理器2108は読出し管理器2102から圧縮解除要求を受信し、その圧縮解除要求を処理する。幾つかの実施形態で、データ圧縮解除管理器2108はSUEマッピングブロックの使用者データに対してデータ圧縮解除アルゴリズムを具現することができる。幾つかの他の実施形態で、データ圧縮解除管理器2108は外部圧縮解除ユニット(図示せず)に対してデータ圧縮解除作業をスケジューリングすることができる。
流れ制御管理器2114は読出し/書込みバッファ、圧縮バッファ、格納バス及びその他のキュー深さ(Queue Depth)等のようなシステム資源をモニタリングする。システムレベルの資源提供が基準限界以下に低下される場合、流れ制御管理器2114はサービス品質管理器2116の調節水準(Throttling−down Level)をリセットする。幾つかの実施形態で、資源提供の要求水準はシステム管理者コマンドを利用して設定することができる。流れ制御管理器2114はシステム管理者に統計値を提供するが、この統計値はインターフェイスレベルの調節(Throttling)のために利用される。
ボリューム管理器2202はボリュームを生成し、除去し、管理するためのサービスを提供し、様々な提供方策を取り扱う。ボリューム管理器2202は関連された情報をボリュームテーブルで維持させるが、このボリュームテーブルはメモリに格納され、システム領域にバックアップされる。ボリューム管理器2202はボリュームテーブルの記載事項へのアクセスのためのサービスを提供する。ボリューム管理器2202はシステム領域アクセス管理器2012を利用してボリュームテーブルをバックアップし、復元する。
再生メタブロック選択器2302は消去回数、古くなったデータの水準、保存時間等のような使用者領域メタブロックに関するパラメーターをモニタリングする。モニタリングされたパラメーターに基づいて、再生メタブロック選択器2302は再生又はガーベッジコレクションのためのメタブロックを選択する。再生メタブロック選択器2302は多様なウェアレベリング方策を具現する。例として、再生メタブロック選択器2302はメタブロック消去回数が適当な値範囲内で維持されるようにし、相対的に動的なデータ(ホット(Hot)データ)と相対的に静的なデータ(コールド(Cold)データ)が互いに別のメタブロックに分離されるようにする。
SUEブロック消去エンジン2404はメタブロック管理器2014を通じて再生管理器2110から消去要求を受信し、消去処理を管理する。SUEブロック消去エンジン2404はSUEブロックの消去要求を格納装置アクセス管理器2020に伝送する。
格納装置誤謬管理器2406は部分的なメタブロックデータを取り戻すために再生管理器2110に要求を伝送する。
論理アクセス管理器2502又はソリッドステートドライブ論理アクセス管理器は、格納装置のシステム領域のシステムデータに対するアクセスサービスを提供する。論理アクセス管理器2502は格納装置のシステム領域でシステムデータを取り扱うために多様な論理ブロックアドレス方式を利用する。論理アクセス管理器2502はNVMe又はNVMHCIの標準を活用する。論理アクセス管理器2502は格納システムに含まれる格納装置又はソリッドステートドライブへアクセスするためのコマンドを取り扱う。
電力中断管理器2602は多重モード格納管理システム2002の電力中断に関するイッシューを管理する。誤謬及び衝突管理器2604は多重モード格納管理システム2002で発生する誤謬/衝突イッシューを管理する。
説明した多重モードのアプローチは情報の効果的で、効率的な格納を可能にする多様な特徴及び特性を含む。この特徴及び特性は性能に関する様々な他の様相を向上させることができる。幾つかの実施形態で、説明したパーティション設定アプローチの柔軟性は比較的速い速度及び管理可能な複雑度の実現を可能にする。相対的に多量の使用者データがSUEアドレス空間に格納され、これは使用者データのための非常に速い格納及び管理動作を可能にする。反面、相対的に少量のメタデータが論理アドレス基盤の領域に格納でき、これは格納システムが複雑度減少のために活用されるメタデータの抽出特性を向上させることができるようにする。
各々のブロック図に示した装置構成は発明の理解を助けるためのものである。各々のブロックは機能によってさらに小さい単位のブロックで形成することができる。又は、複数のブロックは機能によってさらに大きい単位のブロックを形成することができる。即ち、本発明の技術思想はブロック図に図示した構成によって限定されない。
したがって、本発明の本質的な特性を逸脱しない範囲内で修正又は変形された技術思想は本発明が請求する保護範囲に含まれる。また、本発明の保護範囲は上記の実施形態に限定されることはなく、請求項から読まれる技術思想をカバーすることと理解しなければならない。
101 選別潜在露出(SUE)格納パーティション
102 選別潜在露出インターフェイス
103 潜在格納領域
220 多重モード格納装置
230 第1パーティション
231 第1類型のインターフェイス
233 潜在格納領域
240 第2パーティション
241 第2類型のインターフェイス
243 潜在格納領域
350 多重モード格納装置
370 第1パーティション
371 第1類型のインターフェイス
372 第1パーティション関連活動
373 潜在格納領域
380 第2パーティション
381 選別潜在露出インターフェイス
383 潜在格納領域
400 多重モードソリッドステートドライブ
410 論理アドレス空間パーティション
411 論理インターフェイス
412 潜在物理アドレス空間
413 フラッシュ変換ロジック
420 選別潜在露出アドレス空間パーティション
421 選別潜在露出インターフェイス
423 潜在物理アドレス空間
470 ダイ
471、472、473、474、479 潜在物理アドレスブロック
501 選別潜在露出インターフェイス
502 物理アドレス空間
503 選別潜在露出アドレスブロック
505、507、508 情報
511、512、513、514、521、522、523、524、531、532、533、534、541、542、543、544 ダイ
515、517、519、528、539 物理アドレス基盤のブロック
600 システム
610 多重モード格納管理システム
611 コントローラ
620、630、640、650 多重モードソリッドステートドライブ
621、631、641、651 コントローラ
671、672、673 ボリューム
700 システム
710 機器
720 多重モード格納管理システム
730 メタデータ
740 使用者データ
741 使用者データのためのフラッシュ管理システム
742 選別潜在露出マッパー
745 コントローラ
750 多重モードソリッドステートドライブ
770 論理アドレス空間パーティション
771 メタデータのためのフラッシュ管理システム
772 論理インターフェイス
773 フラッシュ変換ロジック
775 コントローラ
777 物理アドレス空間
780 選別潜在露出アドレス空間パーティション
782 選別潜在露出インターフェイス
787 物理アドレス空間
791、792、797 論理アドレスブロック
793、799 物理アドレスブロック
798 選別潜在露出アドレスブロック
910 論理アドレス基盤のソリッドステートドライブ
911 論理インターフェイス
912 フラッシュ変換ロジック
913 論理アドレス空間
920 多重モードソリッドステートドライブ
921 論理インターフェイス
922 フラッシュ変換ロジック
923 論理アドレス空間
924 選別潜在露出インターフェイス
925 物理アドレス空間
930 物理アドレス基盤のソリッドステートドライブ
931 物理インターフェイス
932 物理アドレス空間
1010 SUEブロック
1012、1014、1016、1018 物理ブロック
1021、1022、1023、1024 物理ページ
1030 SUEページ
1032、1034、1036、1038 物理ページ
1110 SUEブロック
1121、1122、1123、1124 SUEページ
1210 メタページ
1211、1212、1213、1214、1215 SUEページ
1310 メタブロック
1311、1312、1313、1314 メタページ
1410 メタブロック
1411、1412、1413、1414、1415 SUEブロック
1500 選別潜在露出マッピングスキーム
1502 使用者データ
1503、1504、1505 SUEアドレスを有する単位
1507、1508、1509 SUEアドレスを有する圧縮された単位
1511、1512、1513 ヘッダーセクション
1515、1517 ソリッドステートドライブ伝送ブロック
1521、1522、1523、1524、1525、1526、1527、1528、1541、1542、1543、1544、1545、1546、1547、1548、1571、1572、1573、1574、1575、1576、1577、1578 論理ブロックアドレス
1531、1532、1533、1534、1535、1536、1537、1538、1551、1552、1553、1554、1555、1556、1557、1558、1581、1582、1583、1584、1585、1586、1587、1588 論理アドレス基盤のブロック
1591、1592、1593、1594 SUEページ
1602 格納システム
1604 プロセッサ
1606 メモリ
1608 ネットワークインターフェイス
1610 入出力装置
1612 表示装置
1614 バス
1616 不揮発性メモリ装置
1618 ローカルデータリンク
1802 多重モード格納管理システム
1804 選別潜在露出格納管理器
1806 論理格納管理器
1808 再生管理器
1810 格納アレイ管理器
1902 多重モード格納管理システム
1904 データ整列器
1906 SUE格納アクセス管理器
1908 データ圧縮管理器
1910 ボリュームマッピングエンジン
1912 バッファ管理器
1914 メタブロック管理器
1916 再生管理器
1918 格納アレイ管理器
1920 論理格納アクセス管理器
2002 多重モード格納管理システム
2004 データ整列器
2006 使用者領域アクセス管理器
2008 使用者領域マッピングエンジン
2010 バッファ管理器
2012 システム領域アクセス管理器
2014 メタブロック管理器
2016 メタブロック情報管理器
2018 格納装置制御管理器
2020 格納装置アクセス管理器
2022 全域状態管理器
2024 全域誤謬管理器
2026 システム状態管理器
2028 システムログ及び統計管理器
2030 ターゲット装置
2032 不揮発性メモリ装置
2102 読出し管理器
2104 書込み管理器
2106 データ圧縮管理器
2108 データ圧縮解除管理器
2110 再生管理器
2112 フリー空間書込み管理器
2114 流れ制御管理器
2116 サービス品質管理器
2202 ボリューム管理器
2204 マップページ読出し管理器
2206 マップページ書込み管理器
2208 マップページキャッシュ管理器
2302 再生メタブロック選択器
2304 メタブロック状態管理器
2402 格納装置ログ及び統計管理器
2404 選別潜在露出ブロック消去エンジン
2406 格納装置誤謬管理器
2502 論理アクセス管理器
2504 RAID管理器
2506 読出しルックアップエンジン
2508 格納初期化管理器
2602 電力中断管理器
2604 誤謬及び衝突管理器
Claims (20)
- 基本類型のインターフェイス、及び第1類型の情報を格納するように構成される第1情報格納領域を含む第1格納パーティションと、
選別潜在露出(Selective Underlying Exposure)インターフェイス、及び第2類型の情報を格納するように構成される第2情報格納領域を含む第2格納パーティションと、を含み、
前記選別潜在露出インターフェイスは、前記第2情報格納領域の様相(Aspect)を露出することを特徴とする格納装置。 - 前記様相は、前記第2格納パーティションの特性(Characteristic)、特徴(Feature)、機能、代表的幾何学構造(Representative Geometry)、次元(Dimension)、及び管理動作の中の少なくとも1つを含むことを特徴とする請求項1に記載の格納装置。
- 前記第1格納パーティションでのファイル格納管理活動(Activity)は、前記基本類型のインターフェイスによって指示され、
前記第2格納パーティションでのファイル格納管理活動は、前記選別潜在露出インターフェイスを通じて前記第2格納パーティションの外部から指示されることを特徴とする請求項1に記載の格納装置。 - 前記基本類型のインターフェイスは、論理インターフェイスを含むことを特徴とする請求項1に記載の格納装置。
- 前記第1格納パーティションの大きさは、前記第2格納パーティションの大きさと異なることを特徴とする請求項1に記載の格納装置。
- 前記第1格納パーティションでの動作のグラニュラリティ(Granularity)は、前記第2格納パーティションでの動作のグラニュラリティと異なることを特徴とする請求項1に記載の格納装置。
- 前記第1格納パーティション及び前記第2格納パーティションの組合わせは、前記第1格納パーティションが単独に採用される場合より向上された性能を許容し、前記第2格納パーティションが単独に採用される場合に比べて減少された複雑度を許容することを特徴とする請求項1に記載の格納装置。
- 前記第1格納パーティションでのオーバープロビジョニング(Over−provisioning)の比率(Percentage)は、前記第2格納パーティションでのオーバープロビジョニングの比率と異なることを特徴とする請求項1に記載の格納装置。
- 装置の第1部分を第1類型の情報の格納のための第1領域として構成する段階と、
第1アドレス空間情報に基づいて、前記第1領域に対する第1類型インターフェイスの動作を実行する段階と、
前記装置の第2部分を、第2類型の情報の格納のための第2領域として構成する段階と、
第2アドレス空間情報に基づいて、前記第2領域に対する第2類型インターフェイスの動作を実行する段階と、を含み、
前記第2類型インターフェイスは、潜在的な様相(Underlying Aspect)を選別的(Selective)に露出(Expose)することを特徴とする方法。 - 前記潜在的な様相は、潜在的な物理アドレス空間と関連され、
前記潜在的な様相の選別的な露出は、前記潜在的な物理アドレス空間と関連される複雑度を除去しながら、前記潜在的な物理アドレス空間の管理動作特性を露出することを特徴とする請求項9に記載の方法。 - 前記潜在的な様相は、選別潜在露出(Selective Underlying Exposure)アドレスページ及び選別潜在露出アドレスブロックによって取出(Abstract)されることを特徴とする請求項9に記載の方法。
- 前記潜在的な様相は、潜在的なシステム管理動作と関連されることを特徴とする請求項9に記載の方法。
- 前記潜在的な様相は、フリー空間(Free Space)の管理、前記フリー空間の使用のための再生(Reclamation)及び環境設定、オーバープロビジョニング(Over−provisioning)、トリム(Trim)動作、及びパワーサイクリング(Power Cycling)の中の少なくとも1つを実行するのに利用されることを特徴とする請求項9に記載の方法。
- 前記第1類型の情報は、メタデータを含み、前記第2類型の情報は、使用者データを含むことを特徴とする請求項9に記載の方法。
- 前記第2類型インターフェイスの前記動作は、
前記第2類型の情報及びアドレスを受信する段階と、
前記受信されたアドレスのアドレス類型と潜在的なアドレス類型間で変換を実行する段階と、を含むことを特徴とする請求項9に記載の方法。 - 論理アドレスインターフェイス、及びメタデータを格納するように構成される第1データ格納領域を含む第1格納パーティションと、
選別潜在露出(Selective Underlying Exposure)インターフェイス、及び使用者データを格納するように構成される第2データ格納領域を含む第2格納パーティションと、を含み、
前記論理アドレスインターフェイスは、前記第1データ格納領域のためのフラッシュ管理システム、及び論理アドレスを前記第1データ格納領域の対応する物理アドレスに変換するように構成されるフラッシュ変換ロジック(Flash Translation Logic)を含み、
前記選別潜在露出インターフェイスは、前記第2データ格納領域の代表的幾何学構造(Representative Geometry)を露出することを特徴とする装置。 - 前記選別潜在露出インターフェイスのファームウェアは、インターフェイス露出を提供しながら、直接的な物理インターフェイス露出を取り扱うことの複雑度を取り除くように構成されることを特徴とする請求項16に記載の装置。
- 前記装置は、ソリッドステートドライブ(Solid State Drive)であることを特徴とする請求項16に記載の装置。
- 前記選別潜在露出インターフェイスは、
選別潜在露出アドレス空間の情報、及びデータを受信するための入出力装置と、
前記選別潜在露出アドレス空間の情報を物理アドレス空間の情報に変換し、前記物理アドレス空間の情報にしたがって前記データの格納を指示するためのコントローラと、を含み、
前記選別潜在露出アドレス空間の前記代表的幾何学構造は、前記物理アドレス空間の前記代表的幾何学構造にマッチング(Matching)されることを特徴とする請求項16に記載の装置。 - 選別潜在露出アドレス空間ブロックは、前記装置によって1つの単位として管理される物理ブロックに対応することを特徴とする請求項16に記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/941,525 | 2015-11-13 | ||
US14/941,525 US9940028B2 (en) | 2015-11-13 | 2015-11-13 | Multimode storage device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017091546A true JP2017091546A (ja) | 2017-05-25 |
JP6910131B2 JP6910131B2 (ja) | 2021-07-28 |
Family
ID=56571176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016220982A Active JP6910131B2 (ja) | 2015-11-13 | 2016-11-11 | 多重モード動作のための多重パーティションを含む格納装置、及びその動作方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9940028B2 (ja) |
EP (1) | EP3168736A1 (ja) |
JP (1) | JP6910131B2 (ja) |
KR (1) | KR102541492B1 (ja) |
CN (1) | CN106708751A (ja) |
TW (1) | TWI710900B (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109144399B (zh) * | 2017-06-16 | 2021-12-17 | 杭州海康威视数字技术股份有限公司 | 一种数据存储方法、装置及电子设备 |
US10097202B1 (en) * | 2017-06-20 | 2018-10-09 | Samsung Electronics Co., Ltd. | SSD compression aware |
CN107526548B (zh) * | 2017-08-31 | 2020-09-25 | 苏州浪潮智能科技有限公司 | 多namespace的固态硬盘及数据删除方法与装置 |
JP2019079464A (ja) * | 2017-10-27 | 2019-05-23 | 東芝メモリ株式会社 | メモリシステムおよび制御方法 |
CN110214305B (zh) | 2017-12-29 | 2020-09-08 | 华为技术有限公司 | 一种数据访问方法及存储阵列 |
KR102503177B1 (ko) | 2018-03-05 | 2023-02-24 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작 방법 |
TWI665550B (zh) * | 2018-04-27 | 2019-07-11 | 威聯通科技股份有限公司 | 磁碟陣列的資料分佈方法及其資料儲存系統與記錄媒體 |
KR102538222B1 (ko) * | 2018-06-26 | 2023-06-01 | 삼성전자주식회사 | 스토리지 장치, 스토리지 장치를 포함하는 스토리지 시스템, 그리고 스토리지 장치를 액세스하는 방법 |
CN109710411B (zh) * | 2018-12-28 | 2020-09-22 | 深圳忆联信息系统有限公司 | Tlp字段资源管理方法、装置、计算机设备及存储介质 |
CN116166570A (zh) * | 2019-07-31 | 2023-05-26 | 华为技术有限公司 | 一种垃圾回收方法及装置 |
CN112306896B (zh) * | 2019-07-31 | 2022-12-27 | 华为技术有限公司 | 一种垃圾回收方法及装置 |
US10909033B1 (en) * | 2019-08-15 | 2021-02-02 | Nvidia Corporation | Techniques for efficiently partitioning memory |
CN113946277A (zh) * | 2020-07-16 | 2022-01-18 | 慧荣科技股份有限公司 | 主机效能加速模式的数据读取方法及装置 |
US11544185B2 (en) | 2020-07-16 | 2023-01-03 | Silicon Motion, Inc. | Method and apparatus for data reads in host performance acceleration mode |
US11429545B2 (en) | 2020-07-16 | 2022-08-30 | Silicon Motion, Inc. | Method and apparatus for data reads in host performance acceleration mode |
US11544186B2 (en) | 2020-07-16 | 2023-01-03 | Silicon Motion, Inc. | Method and apparatus for data reads in host performance acceleration mode |
US11561728B1 (en) * | 2020-11-20 | 2023-01-24 | Veritas Technologies Llc | Methods and systems for efficient metadata management |
WO2022110196A1 (zh) * | 2020-11-30 | 2022-06-02 | 华为技术有限公司 | 一种数据处理方法、装置及系统 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006040264A (ja) * | 2004-06-21 | 2006-02-09 | Toshiba Corp | メモリカードの制御方法および不揮発性半導体メモリの制御方法 |
WO2009153982A1 (ja) * | 2008-06-20 | 2009-12-23 | パナソニック株式会社 | 複数区分型不揮発性記憶装置およびシステム |
JP2014071893A (ja) * | 2012-09-27 | 2014-04-21 | Hitachi Ltd | 階層メモリ管理 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6658528B2 (en) | 2001-07-30 | 2003-12-02 | International Business Machines Corporation | System and method for improving file system transfer through the use of an intelligent geometry engine |
US6775751B2 (en) | 2002-08-06 | 2004-08-10 | International Business Machines Corporation | System and method for using a compressed main memory based on degree of compressibility |
JP2005100262A (ja) * | 2003-09-26 | 2005-04-14 | Seiko Epson Corp | メモリ管理装置およびメモリ管理プログラム、並びにメモリ管理方法 |
WO2005124530A2 (en) | 2004-06-21 | 2005-12-29 | Kabushiki Kaisha Toshiba | Method for controlling memory card and method for controlling nonvolatile semiconductor memory |
US7631245B2 (en) * | 2005-09-26 | 2009-12-08 | Sandisk Il Ltd. | NAND flash memory controller exporting a NAND interface |
US7624239B2 (en) * | 2005-11-14 | 2009-11-24 | Sandisk Corporation | Methods for the management of erase operations in non-volatile memories |
KR100809320B1 (ko) * | 2006-09-27 | 2008-03-05 | 삼성전자주식회사 | 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑정보 관리 장치 및 방법 |
US7685378B2 (en) * | 2007-02-15 | 2010-03-23 | Hitachi, Ltd. | Methods and apparatus for adjusting a journal area for continuous data protection |
US8094500B2 (en) | 2009-01-05 | 2012-01-10 | Sandisk Technologies Inc. | Non-volatile memory and method with write cache partitioning |
CN102473140B (zh) * | 2009-07-17 | 2015-05-13 | 株式会社东芝 | 存储器管理装置 |
US9134918B2 (en) | 2009-12-31 | 2015-09-15 | Sandisk Technologies Inc. | Physical compression of data with flat or systematic pattern |
WO2012051600A2 (en) | 2010-10-15 | 2012-04-19 | Kyquang Son | File system-aware solid-state storage management system |
US9176864B2 (en) | 2011-05-17 | 2015-11-03 | SanDisk Technologies, Inc. | Non-volatile memory and method having block management with hot/cold data sorting |
US8639669B1 (en) | 2011-12-22 | 2014-01-28 | Emc Corporation | Method and apparatus for determining optimal chunk sizes of a deduplicated storage system |
KR20130096881A (ko) | 2012-02-23 | 2013-09-02 | 삼성전자주식회사 | 플래시 메모리 장치 |
US8526234B1 (en) * | 2012-11-16 | 2013-09-03 | Avalanche Technology, Inc. | Controller management of memory array of storage device using magnetic random access memory (MRAM) |
CN103797770B (zh) * | 2012-12-31 | 2015-12-02 | 华为技术有限公司 | 一种共享存储资源的方法和系统 |
US8880838B2 (en) * | 2013-01-08 | 2014-11-04 | Lyve Minds, Inc. | Storage network data allocation |
US9652376B2 (en) | 2013-01-28 | 2017-05-16 | Radian Memory Systems, Inc. | Cooperative flash memory control |
US9804960B2 (en) * | 2013-03-14 | 2017-10-31 | Western Digital Technologies, Inc. | Overprovision capacity in a data storage device |
JP5902137B2 (ja) * | 2013-09-24 | 2016-04-13 | 株式会社東芝 | ストレージシステム |
CN105917308B (zh) * | 2014-01-22 | 2019-02-12 | 惠普发展公司,有限责任合伙企业 | 分区为包括元数据区域的多个区域的字节可寻址非易失性读写主存储器 |
US9727456B2 (en) | 2014-11-03 | 2017-08-08 | Pavilion Data Systems, Inc. | Scheduled garbage collection for solid state storage devices |
US9626312B2 (en) | 2015-07-17 | 2017-04-18 | Sandisk Technologies Llc | Storage region mapping for a data storage device |
-
2015
- 2015-11-13 US US14/941,525 patent/US9940028B2/en active Active
-
2016
- 2016-07-25 KR KR1020160094381A patent/KR102541492B1/ko active IP Right Grant
- 2016-08-02 EP EP16182283.8A patent/EP3168736A1/en not_active Ceased
- 2016-08-04 TW TW105124703A patent/TWI710900B/zh active
- 2016-10-18 CN CN201610903596.5A patent/CN106708751A/zh active Pending
- 2016-11-11 JP JP2016220982A patent/JP6910131B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006040264A (ja) * | 2004-06-21 | 2006-02-09 | Toshiba Corp | メモリカードの制御方法および不揮発性半導体メモリの制御方法 |
WO2009153982A1 (ja) * | 2008-06-20 | 2009-12-23 | パナソニック株式会社 | 複数区分型不揮発性記憶装置およびシステム |
JP2014071893A (ja) * | 2012-09-27 | 2014-04-21 | Hitachi Ltd | 階層メモリ管理 |
Also Published As
Publication number | Publication date |
---|---|
US20170139591A1 (en) | 2017-05-18 |
TWI710900B (zh) | 2020-11-21 |
TW201729102A (zh) | 2017-08-16 |
KR20170056413A (ko) | 2017-05-23 |
CN106708751A (zh) | 2017-05-24 |
US9940028B2 (en) | 2018-04-10 |
EP3168736A1 (en) | 2017-05-17 |
JP6910131B2 (ja) | 2021-07-28 |
KR102541492B1 (ko) | 2023-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6890401B2 (ja) | 多重モード格納管理装置、多重モード格納装置、及びその選別潜在露出(sue)マッピング動作方法 | |
JP7404442B2 (ja) | 格納媒体を多重モードで動作させる管理システム、それを含む格納システム、及びそれを利用して格納媒体を管理する方法 | |
JP6910131B2 (ja) | 多重モード動作のための多重パーティションを含む格納装置、及びその動作方法 | |
CN106708425B (zh) | 分布式多模存储管理 | |
US20210165737A1 (en) | Namespace mapping optimization in non-volatile memory devices | |
TWI772311B (zh) | 固態儲存器容量管理系統與方法 | |
JP2011192259A (ja) | ストレージシステムのためのi/o変換方法及び装置 | |
US8447947B2 (en) | Method and interface for allocating storage capacities to plural pools | |
TWI607303B (zh) | 具有虛擬區塊及磁碟陣列架構之資料儲存系統及其管理方法 | |
JP2019003416A (ja) | ストレージ制御装置、制御プログラム及び制御方法 | |
US8688908B1 (en) | Managing utilization of physical storage that stores data portions with mixed zero and non-zero data | |
KR102032878B1 (ko) | 플래시 메모리 컨트롤러의 에러 정정 방법 | |
CN107132996B (zh) | 基于智能精简配置的存储方法、模块及系统 | |
US11422931B2 (en) | Method and system for facilitating a physically isolated storage unit for multi-tenancy virtualization |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210629 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210706 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6910131 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |