JP2017085974A - Circuit for electroporation - Google Patents
Circuit for electroporation Download PDFInfo
- Publication number
- JP2017085974A JP2017085974A JP2015220629A JP2015220629A JP2017085974A JP 2017085974 A JP2017085974 A JP 2017085974A JP 2015220629 A JP2015220629 A JP 2015220629A JP 2015220629 A JP2015220629 A JP 2015220629A JP 2017085974 A JP2017085974 A JP 2017085974A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- short
- output
- load
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Apparatus Associated With Microorganisms And Enzymes (AREA)
- Electronic Switches (AREA)
Abstract
Description
本発明は、細胞を含むバッファに直流パルスを印加して導入を行うエレクトロポレーションのための回路に関する。 The present invention relates to a circuit for electroporation in which a DC pulse is applied to a buffer containing cells for introduction.
エレクトロポレーションとは、細胞懸濁液に電気パルスをかけることで細胞膜に微小な穴を空け、DNAを細胞内部に送り込むことで、形質転換することである。エレクトロポレーションは、目的の遺伝子を、細胞または組織に発現させるのに有用な手段であり、多くの生物種で幅広く用いられてきた。 Electroporation is transformation by making a microhole in a cell membrane by applying an electric pulse to a cell suspension and sending DNA into the cell. Electroporation is a useful means for expressing a gene of interest in cells or tissues, and has been widely used in many biological species.
今日では、導入効率、即ちバイアビリティの高いエレクトロポレーションの技術の開発が、求められている。 Today, there is a demand for the development of electroporation technology with high introduction efficiency, that is, high viability.
本発明は、より高いバイアビリティを実現する、エレクトロポレーションのための回路を提供することを目的とする。 An object of the present invention is to provide a circuit for electroporation that realizes higher viability.
本発明は、上記の目的を達成するためになされたものである。本発明に係る回路は、 一対の負荷端子を介して、細胞を含むバッファに直流パルスを印加して導入を行うエレクトロポレーションのための回路であって、直流パルスを印加しないときの全て又は一部にて、一対の負荷端子を短絡する回路である。 The present invention has been made to achieve the above object. A circuit according to the present invention is a circuit for electroporation in which a DC pulse is applied to a buffer including cells via a pair of load terminals, and is introduced when all or one of the DC pulses is not applied. It is a circuit which short-circuits a pair of load terminals in a section.
本発明に係るエレクトロポレーションのための回路は、高いバイアビリティを実現することができる。 The circuit for electroporation according to the present invention can realize high viability.
本発明で使用するエレクトロポレータは、電気パルスの発生装置を意味する。エレクトロポレータは、例えば、BioRad社、BTX社、BEX社、Intracel社、Eppendorf社などから購入できる。また、本発明において、「エレクトロポレーション用電極」は、従来のエレクトロポレーション法において使用されるあらゆる電極を含む。例えば、白金、金、アルミニウムなどの金属からなる電極が挙げられる。通常、2本の電極が約0.25mmないし約10mm、例えば約0.5mmないし約4mmまたは約1mmないし約2mmのギャップをあけて配置され、そのギャップに細胞を含む溶液を置くことができる。エレクトロポレーション用電極は、例えば、BioRad社、BTX社、BEX社、Intracel社、Eppendorf社などから購入できる。エレクトロポレーションに使用できる溶液は、エレクトロポレーションを実施する間に細胞が生存できるバッファであればよい。 The electroporator used in the present invention means an electric pulse generator. The electroporator can be purchased from, for example, BioRad, BTX, BEX, Intracel, and Eppendorf. In the present invention, the “electroporation electrode” includes any electrode used in the conventional electroporation method. For example, the electrode which consists of metals, such as platinum, gold | metal | money, aluminum, is mentioned. Usually, the two electrodes are arranged with a gap of about 0.25 mm to about 10 mm, for example about 0.5 mm to about 4 mm or about 1 mm to about 2 mm, and a solution containing cells can be placed in the gap. Electroporation electrodes can be purchased from, for example, BioRad, BTX, BEX, Intracel, and Eppendorf. The solution that can be used for electroporation may be any buffer that allows cells to survive during electroporation.
1.実施形態に到る経緯
図3aは、従来のエレクトロポレーション装置の全体を示す図(写真)である。図3aに示すエレクトロポレーション装置では、ギャップ距離1mm、長さ10mm、幅3mm、高さ0.5mmであり、電極間に5μlの溶液を保持できる白金ブロック電極(図3c)が実体顕微鏡(図3a左)にセットされ、エレクトロポレータ(CUY21EDIT II)(図3a右)に連結されている。なお、白金ブロック電極の大きさはこれに限定されるものでは無く、電極も白金に限定されない。図3bは、図3a内の四角で囲んだ部分の拡大図である。図3cは、白金ブロック電極の模式図である。細胞は、電極間のギャップ中の溶液(バッファ)中に置かれている。図3dは、電極間のギャップに置かれた受精卵の顕微鏡像である。
1. Background to the Embodiment FIG. 3A is a diagram (photograph) showing the entire conventional electroporation apparatus. In the electroporation apparatus shown in FIG. 3a, a platinum block electrode (FIG. 3c) having a gap distance of 1 mm, a length of 10 mm, a width of 3 mm, and a height of 0.5 mm and capable of holding 5 μl of solution between the electrodes is a stereomicroscope (FIG. 3). 3a left) and connected to an electroporator (CUY21EDIT II) (right of FIG. 3a). The size of the platinum block electrode is not limited to this, and the electrode is not limited to platinum. FIG. 3b is an enlarged view of a portion surrounded by a square in FIG. 3a. FIG. 3c is a schematic diagram of a platinum block electrode. The cells are placed in a solution (buffer) in the gap between the electrodes. FIG. 3d is a microscopic image of a fertilized egg placed in the gap between the electrodes.
図3eは、エレクトロポレーションにおいて、細胞を含むバッファに印加される直流パルスの例である。ここでは、10Vないし50V、3msecのスクエアパルスを、97msecの間隔で、3回ないし11回反復することを示している。 FIG. 3e is an example of a direct current pulse applied to a buffer containing cells in electroporation. Here, it is shown that a square pulse of 10 V to 50 V and 3 msec is repeated 3 to 11 times at an interval of 97 msec.
更に、図4(a)は、エレクトロポレータの出力波形の例である。30V、3msecのスクエアパルスを、97msecの間隔で、+方向に5回、−方向に5回反復することを示している。なお、上方に電圧変化、下方に電流変化を示している。 FIG. 4A shows an example of the output waveform of the electroporator. It shows that a square pulse of 30 V and 3 msec is repeated 5 times in the + direction and 5 times in the − direction at an interval of 97 msec. The voltage change is shown above, and the current change is shown below.
図4(a)に示す出力波形からは、次のような問題点が読み取れる。パルスの印加直後に、バッファ内における化学反応による電荷の残留(又は逆反応)を原因とする、長周期の電圧変化が発生している。例えば、+方向のパルスとパルスの間では、エレクトロポレータからは何ら印加等の動作を行っていないにもかかわらず、僅かながら電圧が生じている。図4(b)は、図4(a)の時間軸を拡大した図である。+方向のパルス発生後、パルス電位が降り切ることなく、負荷端子間に僅かな電圧が生じていることがわかる。 The following problems can be read from the output waveform shown in FIG. Immediately after the application of the pulse, a long-period voltage change occurs due to residual charge (or reverse reaction) due to a chemical reaction in the buffer. For example, a slight voltage is generated between pulses in the + direction, although no operation such as application is performed from the electroporator. FIG. 4B is an enlarged view of the time axis of FIG. It can be seen that a slight voltage is generated between the load terminals without the pulse potential falling after the + direction pulse is generated.
このような、長周期の電圧変化の存在は、エレクトロポレーションにおける、導入効率、即ち、バイアビリティを下げる要因となっている。 The presence of such a long-period voltage change is a factor that lowers the introduction efficiency, that is, viability in electroporation.
また、電極の材質やバッファの種類により、エレクトロポレータにて、パルスを印加する前でもごく僅かな起電力が発生し得ることも実験により確認されている。 Further, it has been confirmed by experiments that an electromotive force can generate a very small electromotive force before applying a pulse depending on the electrode material and the buffer type.
本発明の実施形態に係るエレクトロポレーションのための回路は、新たに設ける短絡回路により、パルス発生時及びパルス発生前後にエレクトロポレータの負荷端子に生じる長周期の電圧変化を無くし、これによってバイアビリティを向上させるものである。 The circuit for electroporation according to the embodiment of the present invention eliminates a long-period voltage change that occurs at the load terminal of the electroporator at the time of pulse generation and before and after the pulse generation by a newly provided short circuit, thereby Ability is improved.
2.実施形態
以下、図面を参照して、本発明に係る好適な実施形態を説明する。
2. Embodiments Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.
2.1.第1の実施形態
図1は、第1の実施形態に係るエレクトロポレーションのための回路についての概略の回路図、及び、当該回路で用いられる信号波形の図である。
2.1. First Embodiment FIG. 1 is a schematic circuit diagram of a circuit for electroporation according to a first embodiment and a diagram of signal waveforms used in the circuit.
2.1.1.第1の実施形態の構成
図1に示す本実施形態に係るエレクトロポレーションのための回路2は、負荷16に対して+電圧を印加する+用電源6、負荷16に対して−電圧を印加する−用電源8、負荷16に対する一対の出力(負荷)端子12、14、+用電源6と出力(負荷)端子12の間に設けられる+用電源6のための+出力用スイッチ回路A、及び、−用電源8と出力(負荷)端子14の間に設けられる−用電源8のための−出力用スイッチ回路Bを、含む。なお、ここでの「負荷」とは、例えば、細胞を含むバッファである。
2.1.1. Configuration of First Embodiment A
図1に示すエレクトロポレーションのための回路2は、更に、二つの出力(負荷)端子12、14の間に逆直列に接続配置される第1の短絡用素子Q1と第2の短絡用素子Q2、並びに、短絡用素子駆動用電源10及び短絡用素子スイッチ回路Cを含む。ここで「逆直列」は、いずれもN型MOSFETである、第1の短絡用素子Q1と第2の短絡用素子Q2との、ソース同士及びゲート同士を接続することを意味する。
The
更に、図1に示すエレクトロポレーションのための回路2は、シグナルジェネレータ4を含む。シグナルジェネレータ4は、+出力用スイッチ回路A、−出力用スイッチ回路B、及び、短絡用素子スイッチ回路Cにおける、夫々のスイッチングのタイミングを制御する信号(シグナル)を生成する。
Furthermore, the
+用電源6は、負荷16に対して+の直流パルスを印加するための電源である。+出力用スイッチ回路Aのスイッチング作用により、負荷16に印加される複数のスクエアパルスが生成される。+出力用スイッチ回路Aのスイッチング作用は、シグナルジェネレータ4から+出力用スイッチ回路Aへの信号により制御(決定)される。
The + power supply 6 is a power supply for applying a + DC pulse to the
同様に、−用電源8は、負荷16に対して−の直流パルスを印加するための電源である。−出力用スイッチ回路Bのスイッチング作用により、負荷16に印加される複数のスクエアパルスが生成される。−出力用スイッチ回路Bのスイッチング作用は、シグナルジェネレータ4から−出力用スイッチ回路Bへの信号により制御(決定)される。
Similarly, the negative power source 8 is a power source for applying a negative DC pulse to the
短絡用素子駆動用電源10及び短絡用素子スイッチ回路Cは、逆直列に接続された第1の短絡用素子Q1と第2の短絡用素子Q2との夫々にて同時にゲート・ソース間に所定の電圧を印加する。短絡用素子駆動用電源10は他の電源から絶縁されたものである。同時にゲート・ソース間に所定の電圧が印加されることにより、第1の短絡用素子Q1及び第2の短絡用素子Q2の夫々の、ドレイン・ソース間が同時に低インピーダンス状態となり、即ちオン状態となり、二つの出力(負荷)端子間が短絡される。
The short-circuit element driving
二つの出力(負荷)端子間が短絡されるタイミング、即ち、第1の短絡用素子Q1と第2の短絡用素子Q2との夫々にて同時にゲート・ソース間に所定の電圧が印加されるタイミングは、シグナルジェネレータ4から短絡用素子スイッチ回路Cへの信号により制御(決定)される。
Timing at which the two output (load) terminals are short-circuited, that is, timing at which a predetermined voltage is simultaneously applied between the gate and the source in each of the first short-circuit element Q1 and the second short-circuit element Q2. Is controlled (determined) by a signal from the
短絡用素子駆動用電源10は他の電源から絶縁されており、出力(負荷)端子12、14の極性に関わらず、第1の短絡用素子Q1と第2の短絡用素子Q2とを同時にオン状態にするものである。つまり、出力(負荷)端子の+端子12が+であり−端子14が−である場合、第1の短絡用素子Q1は、通常の方向のオン状態となる。第2の短絡用素子Q2では、極性が逆方向(即ち、ドレイン電圧がソースから見て−である方向)であるが、この場合でもオン状態となる(即ち、低抵抗状態となる)。このとき、寄生ダイオードに電流が流れているわけではない。
The short-circuit element driving
また、出力(負荷)端子の−端子14が+であり+端子12が−である場合、第2の短絡用素子Q2は、通常の方向のオン状態となる。第1の短絡用素子Q1では、極性が逆方向(即ち、ドレイン電圧がソースから見て−である方向)であるが、この場合でもオン状態となる(即ち、低抵抗状態となる)。このとき、寄生ダイオードに電流が流れているわけではない。
When the
2.1.2.第1の実施形態の動作
2.1.2.1.負荷に対して+の直流パルスを続けて印加する動作
本実施形態に係るエレクトロポレーションのための回路における、信号手順を説明する。まず、負荷16に対して+の直流パルスを続けて印加する手順を示す。
2.1.2. Operation of the first embodiment 2.1.2.1. Operation of Continuously Applying a + DC Pulse to the Load A signal procedure in the circuit for electroporation according to this embodiment will be described. First, a procedure for continuously applying a positive DC pulse to the
表1は、「出力待機状態」「出力移行」「+出力」「出力移行」の4つの手順を繰り返す、エレクトロポレーションのための回路2の動作を模式的に示す表である。
(1)出力待機状態
+出力用スイッチ回路A及び−出力用スイッチ回路Bは、オフである。
このとき、短絡用素子スイッチ回路Cがオンとなることにより、第1の短絡用素子Q1と第2の短絡用素子Q2との夫々にて同時にゲート・ソース間に所定の電圧が印加され、第1の短絡用素子Q1及び第2の短絡用素子Q2の夫々がオン状態となり、二つの出力(負荷)端子12、14間が短絡される。
Table 1 is a table schematically showing the operation of the
(1) Output standby state The + output switch circuit A and the −output switch circuit B are off.
At this time, when the short-circuit element switch circuit C is turned on, a predetermined voltage is simultaneously applied between the gate and the source in each of the first short-circuit element Q1 and the second short-circuit element Q2, Each of the first short-circuit element Q1 and the second short-circuit element Q2 is turned on, and the two output (load)
(2)出力移行
+出力用スイッチ回路A、−出力用スイッチ回路B、及び短絡用素子スイッチ回路Cのいずれもが、オフとなる。この時間は極短時間(数μs)であり、各スイッチ回路(スイッチ素子)のオン/オフ切換時における短絡防止のための時間である。
(2) Output transition All of the + output switch circuit A, the -output switch circuit B, and the short-circuit element switch circuit C are turned off. This time is an extremely short time (several μs), and is a time for preventing a short circuit when each switch circuit (switch element) is switched on / off.
(3)+出力
+出力用スイッチ回路Aがオンとなり、出力(負荷)端子12、14から負荷16に対して+の直流パルスが印加される。なお、出力(負荷)端子12、14から負荷16に対して−の直流パルスを印加する場合は、−出力用スイッチ回路Bがオンとされる。+出力用スイッチ回路Aと−出力用スイッチ回路Bとにおける、同時のオン状態はあってはならない。
(3) + Output The + output switch circuit A is turned on, and a positive DC pulse is applied to the
(4)出力移行
+出力用スイッチ回路A、−出力用スイッチ回路B、及び短絡用素子スイッチ回路Cのいずれもが、オフとなる。この時間も極短時間(数μs)であり、各スイッチ回路(スイッチ素子)のオン/オフ切換時における短絡防止のための時間である。
(4) Output transition All of the + output switch circuit A, the -output switch circuit B, and the short-circuit element switch circuit C are turned off. This time is also an extremely short time (several μs), and is a time for preventing a short circuit when each switch circuit (switch element) is switched on / off.
(5)「(1)出力待機状態」
再び、二つの出力(負荷)端子12、14間が短絡される状態の期間である。この短絡により、負荷(バッファ)内における化学反応による電荷の残留を原因とする長周期の電圧変化が、減少又は消滅する。
以下、「(2)出力移行」「(3)+出力」「(4)出力移行」「(1)出力待機状態」・・・の手順が繰り返される。
(5) "(1) Output standby state"
Again, this is a period in which the two output (load)
Thereafter, the procedures of “(2) Output shift”, “(3) + Output”, “(4) Output shift”, “(1) Output standby state”,... Are repeated.
前にも説明したように、「(2)(4)出力移行」は、各スイッチ回路(スイッチ素子)がオン/オフするときに遅延が生じるために、全スイッチ素子をオフする期間を設け、素子間の短絡を防ぐためのものである。 As described above, “(2) (4) Output transition” provides a delay when each switch circuit (switch element) is turned on / off. This is to prevent a short circuit between the elements.
図1に示す回路2における、シグナルジェネレータ4内部の信号波形の前半部分は、上述の、+の直流パルスを続けて印加する手順((1)(2)(3)(4))において、各スイッチ回路(A、B、C)に与えられる(即ち、指示される)信号の例である。
The first half of the signal waveform inside the
更に、図1の最下に示す波形の前半部分は、上述の、+の直流パルスを続けて印加する手順により生成され負荷16に印加される複数の(三つの)スクエアパルスである。
Further, the first half of the waveform shown at the bottom of FIG. 1 is a plurality of (three) square pulses generated by the above-described procedure of applying the + DC pulse continuously and applied to the
2.1.2.2.負荷に対して−の直流パルスを続けて印加する動作
次に、負荷16に対して−の直流パルスを続けて印加する手順を示す。
2.1.2.2. Next, a procedure for continuously applying a negative DC pulse to the
表2は、「出力待機状態」「出力移行」「−出力」「出力移行」の4つの手順を繰り返す、エレクトロポレーションのための回路2の動作を模式的に示す表である。表1と比べて、「(3)−出力」の手順が異なる。残りの手順は表1と同様である。
Table 2 is a table schematically showing the operation of the
(1)出力待機状態
+出力用スイッチ回路A及び−出力用スイッチ回路Bは、オフである。
このとき、短絡用素子スイッチ回路Cがオンとなることにより、第1の短絡用素子Q1と第2の短絡用素子Q2との夫々にて同時にゲート・ソース間に所定の電圧が印加され、第1の短絡用素子Q1及び第2の短絡用素子Q2の夫々がオン状態となり、二つの出力(負荷)端子12、14間が短絡される。
(1) Output standby state The + output switch circuit A and the −output switch circuit B are off.
At this time, when the short-circuit element switch circuit C is turned on, a predetermined voltage is simultaneously applied between the gate and the source in each of the first short-circuit element Q1 and the second short-circuit element Q2, Each of the first short-circuit element Q1 and the second short-circuit element Q2 is turned on, and the two output (load)
(2)出力移行
+出力用スイッチ回路A、−出力用スイッチ回路B、及び短絡用素子スイッチ回路Cのいずれもが、オフとなる。この時間は極短時間(数μs)であり、各スイッチ回路(スイッチ素子)のオン/オフ切換時における短絡防止のための時間である。
(2) Output transition All of the + output switch circuit A, the -output switch circuit B, and the short-circuit element switch circuit C are turned off. This time is an extremely short time (several μs), and is a time for preventing a short circuit when each switch circuit (switch element) is switched on / off.
(3)−出力
−出力用スイッチ回路Bがオンとなり、出力(負荷)端子12、14から負荷16に対して−の直流パルスが印加される。なお、出力(負荷)端子12、14から負荷16に対して+の直流パルスを印加する場合は、+出力用スイッチ回路Aがオンとされる。+出力用スイッチ回路Aと−出力用スイッチ回路Bとにおける、同時のオン状態はあってはならない。
(3)-Output-The output switch circuit B is turned on, and a negative DC pulse is applied to the
(4)出力移行
+出力用スイッチ回路A、−出力用スイッチ回路B、及び短絡用素子スイッチ回路Cのいずれもが、オフとなる。この時間も極短時間(数μs)であり、各スイッチ回路(スイッチ素子)のオン/オフ切換時における短絡防止のための時間である。
(4) Output transition All of the + output switch circuit A, the -output switch circuit B, and the short-circuit element switch circuit C are turned off. This time is also an extremely short time (several μs), and is a time for preventing a short circuit when each switch circuit (switch element) is switched on / off.
(5)「(1)出力待機状態」
再び、二つの出力(負荷)端子12、14間が短絡される状態の期間である。この短絡により、負荷(バッファ)内における化学反応による電荷の残留を原因とする長周期の電圧変化が、減少又は消滅する。
以下、「(2)出力移行」「(3)−出力」「(4)出力移行」「(1)出力待機状態」・・・の手順が繰り返される。
(5) "(1) Output standby state"
Again, this is a period in which the two output (load)
Thereafter, the procedures of “(2) output transition”, “(3) -output”, “(4) output transition”, “(1) output standby state”,... Are repeated.
前にも説明したように、「(2)(4)出力移行」は、各スイッチ回路(スイッチ素子)がオン/オフするときに遅延が生じるために、全スイッチ素子をオフする期間を設け、素子間の短絡を防ぐためのものである。 As described above, “(2) (4) Output transition” provides a delay when each switch circuit (switch element) is turned on / off. This is to prevent a short circuit between the elements.
図1に示す回路2における、シグナルジェネレータ4内部の信号波形の後半部分は、上述の、−の直流パルスを続けて印加する手順((1)(2)(3)(4))において、各スイッチ回路(A、B、C)に与えられる(即ち、指示される)信号の例である。
In the second half of the signal waveform inside the
更に、図1の最下に示す波形の後半部分は、上述の、−の直流パルスを続けて印加する手順により生成され負荷16に印加される複数の(三つの)スクエアパルスである。
Furthermore, the latter half of the waveform shown at the bottom of FIG. 1 is a plurality of (three) square pulses that are generated and applied to the
2.1.2.3.動作のまとめ
以上のように、エレクトロポレーションのための回路2において、出力待機状態時に二つの出力(負荷)端子12、14間を短絡し、一方で出力時にスクエアパルスを出力することにより、負荷(バッファ)内における化学反応による電荷の残留を原因とする長周期の電圧変化を抑制でき、このことによりエレクトロポレーションにおけるバイアビリティを向上させることができる。なお、全ての出力待機状態時において二つの出力(負荷)端子12、14間を短絡しなくてもよい。即ち、出力待機状態時の一部において二つの出力(負荷)端子12、14間を短絡するだけでも、負荷(バッファ)内における化学反応による電荷の残留を原因とする長周期の電圧変化を、相当程度減少又は消滅させることができる。
2.1.2.3. Summary of Operation As described above, in the
2.1.3.第1の実施形態の変形例
第1の実施形態に係るエレクトロポレーションのための回路2において、+出力用スイッチ回路A及び−出力用スイッチ回路Bは、高速化を実現する半導体スイッチで構成されることが好ましい。なお、この+出力用スイッチ回路A及び−出力用スイッチ回路Bは、アンプ回路により構成されてもよい。このようにアンプ回路で構成される場合には、オフ時にハイインピーダンス出力をするものであることが望ましい。というのは、第1の短絡用素子Q1と第2の短絡用素子Q2とにより二つの出力(負荷)端子12、14が短絡する状態が実現するときに、+出力用スイッチ回路A又は−出力用スイッチ回路Bが低インピーダンス出力をするものであるならば、第1の短絡用素子Q1及び第2の短絡用素子Q2で構成される短絡回路によって、+出力用スイッチ回路A又は−出力用スイッチ回路Bに大電流が流れてしまうからである。
2.1.3. Modified Example of First Embodiment In the
また、第1の実施形態に係るエレクトロポレーションのための回路2では、シグナルジェネレータ4、短絡用素子スイッチ回路C、第1の短絡用素子Q1、及び第2の短絡用素子Q2の動作により、二つの出力(負荷)端子12、14間の短絡を実現している。「出力待機状態」での、二つの出力(負荷)端子12、14間の短絡を実現し得る回路素子であれば、これら回路素子と置き換えることができる。
Further, in the
2.2.第2の実施形態
図2(a)は、第2の実施形態に係るエレクトロポレーションのための回路の回路図である。図2(b)は、図2(a)に示す回路で用いられる信号波形の図である。
2.2. Second Embodiment FIG. 2A is a circuit diagram of a circuit for electroporation according to a second embodiment. FIG. 2B is a diagram of signal waveforms used in the circuit shown in FIG.
2.2.1.第2の実施形態の構成
図2(a)に示す本実施形態に係るエレクトロポレーションのための回路2’は、第1の実施形態に係る回路とは異なり、単電源で+パルス及び−パルスを出力する回路であり、一般にブリッジ回路と称される回路に属するものである。図2(a)に示すエレクトロポレーションのための回路2’は、負荷16に対して電圧(+電圧と−電圧)を印加する電源7、負荷16に対する一対の出力(負荷)端子12、14、電源7と出力(負荷)端子12の間に設けられる+出力用スイッチ回路1、及び、電源7と出力(負荷)端子14の間に設けられる−出力用スイッチ回路3を、含む。
2.2.1. Configuration of Second Embodiment Unlike the circuit according to the first embodiment, the
図2(a)に示すエレクトロポレーションのための回路2’は、更に、二つの出力(負荷)端子12、14の間に逆直列に接続配置される第1の短絡用素子Q1と第2の短絡用素子Q2とを含む。更に、図2(a)に示すエレクトロポレーションのための回路2’は、シグナルk、シグナルl、シグナルm、及びシグナルnを生成するシグナルジェネレータ5を含む。シグナルジェネレータ5は、生成するシグナルk及びシグナルnにより、+出力用スイッチ回路1、及び、−出力用スイッチ回路3における、夫々のスイッチングのタイミングを制御する。
The
電源7は、負荷16に対して+及び−の直流パルスを印加するための電源である。+出力用スイッチ回路1及び−出力用スイッチ回路3のスイッチング作用により、負荷16に印加される複数のスクエアパルスが生成される。+出力用スイッチ回路1及び−出力用スイッチ回路3のスイッチング作用は、シグナルジェネレータ5から+出力用スイッチ回路1及び−出力用スイッチ回路3への信号(シグナルk、シグナルn)により制御(決定)される。
The power source 7 is a power source for applying + and − DC pulses to the
また、シグナルジェネレータ5は、第1の短絡用素子Q1と第2の短絡用素子Q2との夫々に対して、ゲート・ソース間に、シグナルm及びシグナルlにより、夫々の信号(電圧)を夫々のタイミングで印加する。ここで、シグナルジェネレータ5が、同時にゲート・ソース間に所定の電圧(信号)を印加すれば、第1の短絡用素子Q1及び第2の短絡用素子Q2の夫々の、ドレイン・ソース間が同時に低インピーダンス状態となり(即ち、オン状態となり)、二つの出力(負荷)端子間が短絡されることになる。 In addition, the signal generator 5 sends a signal (voltage) to each of the first short-circuit element Q1 and the second short-circuit element Q2 using a signal m and a signal l between the gate and the source. Apply at the timing. Here, if the signal generator 5 applies a predetermined voltage (signal) between the gate and the source at the same time, the drain and the source of each of the first short-circuit element Q1 and the second short-circuit element Q2 are simultaneously formed. The low impedance state (that is, the on state) is established, and the two output (load) terminals are short-circuited.
2.2.2.第2の実施形態の動作
2.2.2.1.負荷に対して+の直流パルスを続けて印加する動作
本実施形態に係るエレクトロポレーションのための回路2’における、信号手順を説明する。まず、負荷16に対して+の直流パルスを続けて印加する手順を示す。
2.2.2. Operation of the second embodiment 2.2.2.1. Operation of continuously applying + DC pulse to load The signal procedure in the
表3は、「出力待機(短絡)」「+出力移行」「+出力」「短絡移行」の4つの手順を繰り返す、エレクトロポレーションのための回路2’の動作を模式的に示す表である。
(1)出力待機(短絡)
シグナルk及びシグナルnがOFFであることから、+出力用スイッチ回路1及び−出力用スイッチ回路3は、オフである。
このとき、シグナルm及びシグナルlがONとなることにより、第1の短絡用素子Q1と第2の短絡用素子Q2との夫々にて同時にゲート・ソース間に所定の信号(電圧)が印加され、第1の短絡用素子Q1及び第2の短絡用素子Q2の夫々がオン状態となり、二つの出力(負荷)端子12、14間が短絡される。
Table 3 is a table schematically showing the operation of the
(1) Output standby (short circuit)
Since the signal k and the signal n are OFF, the +
At this time, when the signal m and the signal l are turned ON, a predetermined signal (voltage) is simultaneously applied between the gate and the source in each of the first short-circuit element Q1 and the second short-circuit element Q2. Each of the first short-circuit element Q1 and the second short-circuit element Q2 is turned on, and the two output (load)
(2)+出力移行
シグナルk、シグナルn、及びシグナルmがOFFであることから、+出力用スイッチ回路1、−出力用スイッチ回路3、及び第1の短絡用素子Q1のいずれもが、オフとなる。この時間は極短時間(数μs)であり、各スイッチ回路(スイッチ素子)のオン/オフ切換時における短絡防止のための時間である。
(2) + Output Transition Since the signal k, the signal n, and the signal m are OFF, the +
(3)+出力
シグナルk及びシグナルlがONであることから、+出力用スイッチ回路1及び第2の短絡用素子Q2がオンとなり、出力(負荷)端子12、14から負荷16に対して+の直流パルスが印加される。
(3) + Output Since the signal k and the signal l are ON, the +
(4)短絡移行
シグナルk、シグナルn、及びシグナルmがOFFであることから、+出力用スイッチ回路1、−出力用スイッチ回路3、及び第1の短絡用素子Q1のいずれもが、オフとなる。この時間も極短時間(数μs)であり、各スイッチ回路(スイッチ素子)のオン/オフ切換時における短絡防止のための時間である。
(4) Transition to short circuit Since the signal k, the signal n, and the signal m are OFF, the +
(5)「(1)出力待機(短絡)」
再び、二つの出力(負荷)端子12、14間が短絡される状態の期間である。この短絡により、負荷(バッファ)内における化学反応による電荷の残留を原因とする長周期の電圧変化が、消滅する。
以下、「(2)+出力移行」「(3)+出力」「(4)短絡移行」「(1)出力待機(短絡)」・・・の手順が繰り返される。
(5) "(1) Output standby (short circuit)"
Again, this is a period in which the two output (load)
Thereafter, the procedures of “(2) + output transition”, “(3) + output”, “(4) short circuit transition”, “(1) output standby (short circuit)”,... Are repeated.
第1の実施形態と同様に、「(2)+出力移行、(4)短絡移行」は、各スイッチ回路(スイッチ素子)がオン/オフするときに遅延が生じるために、+出力用スイッチ回路1、−出力用スイッチ回路3、及び第1の短絡用素子Q1をオフする期間を設け、素子間の短絡を防ぐためのものである。
As in the first embodiment, “(2) + output transition, (4) short-circuit transition” causes a delay when each switch circuit (switch element) is turned on / off. 1. A period for turning off the
図2(b)の下部に示す信号波形の前半部分は、上述の、+の直流パルスを続けて印加する手順((1)(2)(3)(4))において、シグナルジェネレータ5から各シグナル(k、l、n、m)として与えられる(即ち、指示される)信号の例である。 The first half of the signal waveform shown in the lower part of FIG. 2B is a signal waveform from the signal generator 5 in the above-described procedure ((1), (2), (3), and (4)). It is an example of a signal given (ie, indicated) as a signal (k, l, n, m).
更に、図2(b)の上部に示す信号波形の前半部分は、上述の、+の直流パルスを続けて印加する手順により生成され負荷16に印加される複数の(二つの)スクエアパルスである。
Further, the first half portion of the signal waveform shown in the upper part of FIG. 2B is a plurality of (two) square pulses generated by the above-described procedure of continuously applying the + DC pulse and applied to the
2.2.2.2.負荷に対して−の直流パルスを続けて印加する動作
次に、負荷16に対して−の直流パルスを続けて印加する手順を示す。
2.2.2.2. Next, a procedure for continuously applying a negative DC pulse to the
表4は、「出力待機(短絡)」「−出力移行」「−出力」「短絡移行」の4つの手順を繰り返す、エレクトロポレーションのための回路2’の動作を模式的に示す表である。
(1)出力待機(短絡)
シグナルk及びシグナルnがOFFであることから、+出力用スイッチ回路1及び−出力用スイッチ回路3は、オフである。
このとき、シグナルm及びシグナルlがONとなることにより、第1の短絡用素子Q1と第2の短絡用素子Q2との夫々にて同時にゲート・ソース間に所定の信号(電圧)が印加され、第1の短絡用素子Q1及び第2の短絡用素子Q2の夫々がオン状態となり、二つの出力(負荷)端子12、14間が短絡される。
Table 4 is a table schematically showing the operation of the
(1) Output standby (short circuit)
Since the signal k and the signal n are OFF, the +
At this time, when the signal m and the signal l are turned ON, a predetermined signal (voltage) is simultaneously applied between the gate and the source in each of the first short-circuit element Q1 and the second short-circuit element Q2. Each of the first short-circuit element Q1 and the second short-circuit element Q2 is turned on, and the two output (load)
(5)−出力移行
シグナルk、シグナルl、及びシグナルnがOFFであることから、+出力用スイッチ回路1、−出力用スイッチ回路3、及び第2の短絡用素子Q2のいずれもが、オフとなる。この時間は極短時間(数μs)であり、各スイッチ回路(スイッチ素子)のオン/オフ切換時における短絡防止のための時間である。
(5) -Output transition Since the signal k, the signal l, and the signal n are OFF, the +
(6)−出力
シグナルn及びシグナルmがONであることから、−出力用スイッチ回路3及び第1の短絡用素子Q1がオンとなり、出力(負荷)端子12、14から負荷16に対して−の直流パルスが印加される。
(6) -Output Since the signal n and the signal m are ON, the
(7)短絡移行
シグナルk、シグナルl、及びシグナルnがOFFであることから、+出力用スイッチ回路1、−出力用スイッチ回路3、及び第2の短絡用素子Q2のいずれもが、オフとなる。この時間も極短時間(数μs)であり、各スイッチ回路(スイッチ素子)のオン/オフ切換時における短絡防止のための時間である。
(7) Short-circuit transition Since the signal k, the signal l, and the signal n are OFF, the +
(8)「(1)出力待機(短絡)」
再び、二つの出力(負荷)端子12、14間が短絡される状態の期間である。この短絡により、負荷(バッファ)内における化学反応による電荷の残留を原因とする長周期の電圧変化が、消滅する。
以下、「(5)−出力移行」「(6)−出力」「(7)短絡移行」「(1)出力待機(短絡)」・・・の手順が繰り返される。
(8) "(1) Output standby (short circuit)"
Again, this is a period in which the two output (load)
Thereafter, the procedures of “(5) -output transition”, “(6) -output”, “(7) short-circuit transition”, “(1) output standby (short-circuit)”,... Are repeated.
第1の実施形態と同様に、「(5)−出力移行、(7)短絡移行」は、各スイッチ回路(スイッチ素子)がオン/オフするときに遅延が生じるために、+出力用スイッチ回路1、−出力用スイッチ回路3、及び第2の短絡用素子Q2をオフする期間を設け、素子間の短絡を防ぐためのものである。
As in the first embodiment, “(5) −output transition, (7) short circuit transition” has a delay when each switch circuit (switch element) is turned on / off. 1. A period for turning off the
図2(b)の下部に示す信号波形の後半部分は、上述の、−の直流パルスを続けて印加する手順((1)(5)(6)(7))において、シグナルジェネレータ5から各シグナル(k、l、n、m)として与えられる(即ち、指示される)信号の例である。 The latter half of the signal waveform shown in the lower part of FIG. 2 (b) is obtained from the signal generator 5 in the above-described procedure ((1) (5) (6) (7)) in which the negative DC pulse is continuously applied. It is an example of a signal given (ie, indicated) as a signal (k, l, n, m).
更に、図2(b)の上部に示す信号波形の後半部分は、上述の、−の直流パルスを続けて印加する手順により生成され負荷16に印加される複数の(二つの)スクエアパルスである。
Further, the latter half of the signal waveform shown in the upper part of FIG. 2B is a plurality of (two) square pulses generated by the above-described procedure of continuously applying the negative DC pulse and applied to the
2.2.2.3.動作のまとめ
以上のように、エレクトロポレーションのための回路2’において、出力待機状態時に二つの出力(負荷)端子12、14間を短絡し、一方で出力時にスクエアパルスを出力することにより、負荷(バッファ)内における化学反応による電荷の残留を原因とする長周期の電圧変化を抑制でき、このことによりエレクトロポレーションにおけるバイアビリティを向上させることができる。なお、第2の実施形態に係るエレクトロポレーションのための回路2’が属するブリッジ回路は、通常、電源出力スイッチング回路(フルブリッジスイッチング:インバータ)として利用されるものであるが、通常のフルブリッジ回路は、本実施形態の回路における、出力待機(短絡)のための構成を備えるものでは無く、よって、出力待機(短絡)の動作を行うものでは無い。
2.2.2.3. Summary of Operation As described above, in the
また、本実施形態においても、全ての出力待機時にて、二つの出力(負荷)端子12、14間を短絡しなくてもよい。即ち、出力待機時の一部において二つの出力(負荷)端子12、14間を短絡するだけでも、負荷(バッファ)内における化学反応による電荷の残留を原因とする長周期の電圧変化を、相当程度減少又は消滅させることができる。
Also in this embodiment, the two output (load)
2.2.3.第2の実施形態の変形例
第2の実施形態に係るエレクトロポレーションのための回路2’において、+出力用スイッチ回路1及び−出力用スイッチ回路3は、第1の実施形態と同様に、アンプ回路により構成されてもよい。
2.2.3. Modified Example of Second Embodiment In the
また、第2の実施形態に係るエレクトロポレーションのための回路2’においては、+出力用スイッチ回路1及び−出力用スイッチ回路3と、第1の短絡用素子Q1及び第2の短絡用素子Q2とは、位置が入れ替わってもよい。
In the
第1の短絡用素子Q1及び第2の短絡用素子Q2は、N型MOSFETであることが好ましいが、P型MOSFETであってもよい。このとき少なくとも1Ω以上のON抵抗を有することが好ましい。 The first short-circuit element Q1 and the second short-circuit element Q2 are preferably N-type MOSFETs, but may be P-type MOSFETs. At this time, it is preferable to have an ON resistance of at least 1Ω or more.
+出力用スイッチ回路1(又はアンプ回路)及び−出力用スイッチ回路3(又はアンプ回路)は、TR、FET、IGBTなどであってもよい。 The + output switch circuit 1 (or amplifier circuit) and the −output switch circuit 3 (or amplifier circuit) may be TR, FET, IGBT, or the like.
また、第2の実施形態に係るエレクトロポレーションのための回路2’では、シグナルジェネレータ5、第1の短絡用素子Q1、及び第2の短絡用素子Q2の動作により、二つの出力(負荷)端子12、14間の短絡を実現している。「出力待機」時にて、二つの出力(負荷)端子12、14間の短絡を実現し得る回路素子であれば、これら回路素子と置き換えることができる。
In the
1、A・・・+出力用スイッチ回路、2、2’・・・エレクトロポレーションのための回路、3、B・・・−出力用スイッチ回路、4、5・・・シグナルジェネレータ、6・・・+用電源、7・・・電源、8・・・−用電源、10・・・短絡用素子駆動用電源、12・・・出力(負荷)端子(+)、14・・・出力(負荷)端子(−)、16・・・負荷、C・・・短絡用素子スイッチ回路、Q1・・・第1の短絡用素子、Q2・・・第2の短絡用素子。 1, A ... + output switch circuit, 2, 2 '... electroporation circuit, 3, B ...- output switch circuit, 4, 5 ... signal generator, 6. ... + Power source, 7... Power source, 8... − Power source, 10... Short circuit element driving power source, 12... Output (load) terminal (+), 14. Load) terminal (-), 16 ... load, C ... short-circuit element switch circuit, Q1 ... first short-circuit element, Q2 ... second short-circuit element.
Claims (5)
直流パルスを印加しないときの全て又は一部にて、一対の負荷端子を短絡する回路。 A circuit for electroporation in which a DC pulse is applied to a buffer containing cells via a pair of load terminals for introduction,
A circuit that short-circuits a pair of load terminals in all or part of when no DC pulse is applied.
請求項1に記載の回路。 The circuit according to claim 1, wherein the pair of load terminals are not short-circuited in a very short time immediately before the start and a very short time immediately after the end of one DC pulse.
シグナルジェネレータと、
オン状態となることにより一対の負荷端子を短絡するスイッチング素子と
を含み、
前記シグナルジェネレータは、直流パルスを印加しないときの全て又は一部にて、前記スイッチング素子をオン状態とする信号を前記スイッチング素子に与える
回路。 A circuit for electroporation in which a DC pulse is applied to a buffer containing cells via a pair of load terminals for introduction,
A signal generator,
Including a switching element that short-circuits the pair of load terminals by being turned on,
The signal generator is a circuit that provides a signal for turning on the switching element to the switching element in all or part of when no DC pulse is applied.
請求項3に記載の回路。 4. The circuit according to claim 3, wherein the signal generator does not emit a signal for turning on the switching element in a very short time immediately before the start and a very short time immediately after the end of one DC pulse.
直流パルスを印加しないときの全て又は一部にて、一対の負荷端子を短絡する、方法。 A method of applying a DC pulse to a buffer containing cells via a pair of load terminals, introducing by electroporation,
A method of short-circuiting a pair of load terminals in all or a part when no DC pulse is applied.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015220629A JP2017085974A (en) | 2015-11-10 | 2015-11-10 | Circuit for electroporation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015220629A JP2017085974A (en) | 2015-11-10 | 2015-11-10 | Circuit for electroporation |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017085974A true JP2017085974A (en) | 2017-05-25 |
Family
ID=58766503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015220629A Pending JP2017085974A (en) | 2015-11-10 | 2015-11-10 | Circuit for electroporation |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017085974A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019118291A (en) * | 2017-12-28 | 2019-07-22 | 株式会社ベックス | Electroporation chamber and chamber holder |
-
2015
- 2015-11-10 JP JP2015220629A patent/JP2017085974A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019118291A (en) * | 2017-12-28 | 2019-07-22 | 株式会社ベックス | Electroporation chamber and chamber holder |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6008038A (en) | Method and a circuit arrangement for the electropermeation of living cells | |
US4316243A (en) | Power FET inverter drive circuit | |
US6287831B1 (en) | Cell lysis device | |
RU2709822C2 (en) | Electrical pulses generation system using capacitive coupling | |
JP2008102211A5 (en) | ||
TW201113616A (en) | Charge sharing pixel structure of display panel and method of driving the same | |
CN110829821A (en) | Miller clamping circuit | |
EP0418074A2 (en) | Gradient current speed-up circuit for NMR system | |
JP2017085974A (en) | Circuit for electroporation | |
JP6518971B2 (en) | Electroporator power supply | |
CN101003101A (en) | Superfine electrolytic machining impulse power supply capable of quick eliminating pulse interval DC voltage | |
US10166399B2 (en) | Charge balancing circuit, stimulator circuit and method for charge balancing | |
CN106324929A (en) | Electric charge sharing device and method of display panel | |
Grenier et al. | MOSFET-based pulse power supply for bacterial transformation | |
JPS5996876A (en) | Inverter device | |
JP2018074622A (en) | Pulse power supply device and pulse-generation method | |
CN107999906A (en) | A kind of system for improving pulse power Electrolyzed Processing precision | |
Petkovsek et al. | Multilevel bipolar high voltage pulse source-interlock dead time reduction | |
JP4946606B2 (en) | DC voltage controller for inverters connected in series | |
CN211791318U (en) | Charging and discharging circuit for electrotransformation instrument | |
TW245855B (en) | AB class push-pull drive circuit, its driving process, and AB class electronic circuit using the circuit | |
RU2635120C1 (en) | Device for microarc metal and alloy oxidation | |
JP2009225559A (en) | Power supply apparatus and sterilization system using the same | |
Eski et al. | A Modular Multilevel Converter-Based Pulsed Electric Field Generator Design for Electroporation Applications | |
JPWO2008029483A1 (en) | Plasma display device |