JP2017085812A - Power conversion device and control method therefor - Google Patents
Power conversion device and control method therefor Download PDFInfo
- Publication number
- JP2017085812A JP2017085812A JP2015212910A JP2015212910A JP2017085812A JP 2017085812 A JP2017085812 A JP 2017085812A JP 2015212910 A JP2015212910 A JP 2015212910A JP 2015212910 A JP2015212910 A JP 2015212910A JP 2017085812 A JP2017085812 A JP 2017085812A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- phase
- unit
- order
- voltage source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
Abstract
Description
本発明の実施形態は、単位変換器を多段接続したＭＭＣ（Ｍｏｄｕｌａｒ Ｍｕｌｔｉｌｅｖｅｌ Ｃｏｎｖｅｒｔｅｒ（モジュラーマルチレベル変換器））回路に好適な電力変換装置およびその制御方法に関する。 Embodiments described herein relate generally to a power converter suitable for an MMC (Modular Multilevel Converter) circuit in which unit converters are connected in multiple stages, and a control method thereof.
半導体技術の発展と共に、電力変換器（インバータ）に用いるスイッチング素子も進歩してきた。その成果の１つとして、変換器の多レベル化がある。 With the development of semiconductor technology, switching elements used for power converters (inverters) have also advanced. One of the achievements is multi-level conversion.
従来、電力変換器が高圧系統に連系する際には、２,３電圧レベルの変換器出力をトランスで昇圧するのが一般的だったが、その場合、出力電圧に含まれる高調波成分を低減するために、三相交流出力にリアクトルやコンデンサで構成される高調波フィルタを挿入する必要があった。 Conventionally, when a power converter is connected to a high-voltage system, it is common to boost the output of a converter at a voltage level of 2 or 3 with a transformer. In that case, however, harmonic components contained in the output voltage are reduced. In order to reduce this, it was necessary to insert a harmonic filter composed of a reactor and a capacitor into the three-phase AC output.
出力電圧のレベル数が少ないと、含まれる高調波成分も大きい。そのため、電力系統に流れ出す高調波成分が他の機器に悪影響を及ぼさないレベルまで低減するためには、高調波フィルタを大きくする必要があり、結果としてコストの増大と重量の増加を招いていた。 When the number of levels of the output voltage is small, the included harmonic components are large. Therefore, in order to reduce the harmonic component flowing out to the power system to a level that does not adversely affect other devices, it is necessary to enlarge the harmonic filter, resulting in an increase in cost and weight.
これらを解決するべく、細かい電圧を出力する単位変換器を複数台直列接続して各相アームを構成し、各単位変換器から位相の異なる電圧を出力することにより、アーム全体から多レベルの階段状の電圧波形を出力できる電力変換器（ＭＭＣ）の開発が進められている。このＭＭＣ回路の場合、多レベル化により出力電圧の波形を正弦波に近づけることができるため、重量、体積及びコストの面で不利な高調波フィルタを小型化し、あるいは不要にできるメリットがある。 In order to solve these problems, multiple unit converters that output fine voltages are connected in series to form each phase arm, and each unit converter outputs a voltage with a different phase, so that a multi-level staircase can be obtained from the entire arm. The development of a power converter (MMC) that can output a voltage waveform in the form of a solid is progressing. In the case of this MMC circuit, since the waveform of the output voltage can be made close to a sine wave by increasing the number of levels, there is an advantage that a harmonic filter that is disadvantageous in terms of weight, volume, and cost can be downsized or eliminated.
また、多レベル化による高調波の低減は、単位変換器あたりのスイッチング周波数の低減が可能となり、１周期に１回スイッチングする１パルス制御による運転も可能となる。 Further, the reduction of harmonics by the increase in the number of levels enables the switching frequency per unit converter to be reduced, and the operation by one-pulse control that switches once per cycle is also possible.
ところで、ＭＭＣでは複雑な制御が必要になる。具体的には、単位変換器は直流電圧源として複数のコンデンサを備えるが、これら複数のコンデンサの電圧を所定の値に制御する必要がある。これをバランス制御と呼ぶ。特に１パルス制御ではスイッチング回数が少ないため、同一アーム内で直列接続された単位変換器同士のコンデンサ電圧を一致させる段間バランス制御に課題が生じる。 By the way, in MMC, complicated control is required. Specifically, the unit converter includes a plurality of capacitors as a DC voltage source, but it is necessary to control the voltages of the plurality of capacitors to a predetermined value. This is called balance control. In particular, since the number of times of switching is small in one-pulse control, a problem arises in inter-stage balance control for matching capacitor voltages of unit converters connected in series in the same arm.
１パルス制御を行なう時、ＭＭＣ回路における、あるアーム全体に与えられた電圧指令値に対して、そのアームが備える単位変換器の全てがパルス出力動作するとは限らない。また、上記の備える単位変換器の数よりも少ない数の動作段数の単位変換器を動作させることによって、必要な電圧出力が可能な場合もある。この場合、非動作の単位変換器には電流が流れないため、この単位変換器が備えるコンデンサの電圧を制御できず、上記の段間バランス制御ができない。 When one-pulse control is performed, not all of the unit converters included in the arm perform a pulse output operation with respect to a voltage command value given to an entire arm in the MMC circuit. Further, there may be a case where a necessary voltage output is possible by operating the unit converters having a smaller number of operation stages than the number of unit converters provided. In this case, since no current flows through the non-operating unit converter, the voltage of the capacitor included in the unit converter cannot be controlled, and the above-described interstage balance control cannot be performed.
この解決法として、例えば、出力電圧のピークにおいて、同一アーム内で直列接続された単位変換器において既に動作している段を非動作の段に切り替える制御を行なうことが挙げられる（例えば特許文献１の［００５１］〜［００５３］、図５参照）。 As a solution to this problem, for example, at the peak of the output voltage, control is performed to switch the stage already operating in the unit converters connected in series in the same arm to a non-operating stage (for example, Patent Document 1). [0051] to [0053], see FIG.
上記の特許文献１に示した制御では、本来は１パルス制御であれば３段の単位変換器のパルス出力動作で対応できるところ、４つの単位変換器がパルス出力動作しており、その分スイッチング損失が増加してしまうという課題がある。 In the control shown in Patent Document 1 above, if one-pulse control is originally possible, the pulse output operation of a three-stage unit converter can cope with this, but four unit converters are performing pulse output operation, and switching accordingly. There is a problem that loss increases.
本発明が解決しようとする課題は、スイッチング損失を増やすことなく、コンデンサ電圧のバランスを制御可能とし、低損失な電力変換装置およびその制御方法を提供することである。 The problem to be solved by the present invention is to provide a low-loss power conversion device and a control method thereof that can control the balance of capacitor voltage without increasing switching loss.
実施形態における電力変換装置は、直流電圧源と半導体スイッチング素子によりパルス状の電圧を出力する単位変換器を、各相において複数直列に接続したアームを形成し、出力電圧の基本波１周期あたり正負それぞれ１回ずつパルス電圧を出力する１パルス制御ゲート信号を、制御手段により前記単位変換器の前記半導体スイッチング素子に与える電力変換装置であって、前記制御手段は、制御対象の相において、前記直流電圧源の電圧の大小の順序に基づいて、前記１パルス制御ゲート信号を与える前記単位変換器の順序を並べ替え、前記制御対象の相において、前記出力電圧の基本波１周期における前記単位変換器の動作をオンとした数が所定の最大動作段数となる前においては、前記並べ替えた順序に沿って、順序に対応する前記単位変換器の前記半導体スイッチング素子に前記１パルス制御ゲート信号を与え、前記制御対象の相において、前記出力電圧の基本波１周期における前記単位変換器の動作をオンとした数が前記最大動作段数となるときにおいては、制御対象の相において前記並べ替えられた最も後の順序に対応する前記単位変換器の前記半導体スイッチング素子に前記１パルス制御ゲート信号を与える。 The power conversion device according to the embodiment forms an arm in which a plurality of unit converters that output a pulsed voltage by a DC voltage source and a semiconductor switching element are connected in series in each phase, and the positive / negative per cycle of the fundamental wave of the output voltage A power conversion device for supplying a one-pulse control gate signal, each of which outputs a pulse voltage once, to the semiconductor switching element of the unit converter by a control means, wherein the control means is configured to control the direct current in a phase to be controlled. Based on the order of the voltage of the voltage source, the order of the unit converters that provide the one-pulse control gate signal is rearranged, and the unit converter in one period of the fundamental wave of the output voltage in the phase to be controlled Before the number in which the operation is turned on reaches the predetermined maximum number of operation stages, the units corresponding to the order are arranged along the rearranged order. The one-pulse control gate signal is given to the semiconductor switching element of the converter, and the number of operations of the unit converter in the fundamental phase of the output voltage in the phase to be controlled is the maximum number of operating stages. In this case, the one-pulse control gate signal is given to the semiconductor switching element of the unit converter corresponding to the rearranged last order in the phase to be controlled.
実施形態における電力変換装置の制御方法は、直流電圧源と半導体スイッチング素子によりパルス状の電圧を出力する単位変換器を、各相において複数直列に接続したアームを形成し、出力電圧の基本波１周期あたり正負それぞれ１回ずつパルス電圧を出力する１パルス制御ゲート信号を前記単位変換器のスイッチング素子に与える電力変換装置の制御方法であって、制御対象の相において、前記直流電圧源の電圧の大小の順序に基づいて、前記１パルス制御ゲート信号を与える前記単位変換器の順序を並べ替え、前記制御対象の相において、前記出力電圧の基本波１周期における前記単位変換器の動作をオンとした数が所定の最大動作段数となる前においては、前記並べ替えた順序に沿って、この順序に対応する前記単位変換器の前記半導体スイッチング素子に前記１パルス制御ゲート信号を与え、前記制御対象の相において、前記出力電圧の基本波１周期における前記単位変換器の動作をオンとした数が前記最大動作段数となるときにおいては、前記並べ替えられた最も後の順序に対応する前記単位変換器の前記半導体スイッチング素子に前記１パルス制御ゲート信号を与える。 In the control method of the power converter in the embodiment, an arm in which a plurality of unit converters that output a pulsed voltage by a DC voltage source and a semiconductor switching element are connected in series in each phase is formed, and the fundamental wave 1 of the output voltage A method of controlling a power converter that provides a switching element of a unit converter with a one-pulse control gate signal that outputs a pulse voltage once each positive and negative per cycle, wherein the voltage of the DC voltage source is controlled in a phase to be controlled. Based on the order of magnitude, the order of the unit converters that provide the one-pulse control gate signal is rearranged, and the operation of the unit converter is turned on in one period of the fundamental wave of the output voltage in the phase to be controlled. Before the number reaches the predetermined maximum number of operating stages, the semiconductor of the unit converter corresponding to the rearranged order is arranged along the rearranged order. When the one-pulse control gate signal is given to the switching element, and the number of the operation of the unit converter in the fundamental phase of the output voltage in the phase to be controlled is the maximum number of operating stages, The one-pulse control gate signal is applied to the semiconductor switching element of the unit converter corresponding to the rearranged last order.
本発明によれば、スイッチング損失を増やすことなく、コンデンサ電圧のバランスを制御可能とし、低損失な電力変換装置を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the balance of a capacitor voltage is controllable without increasing a switching loss, and a low-loss power converter device can be provided.
以下、実施形態について図面を用いて説明する。
（第１の実施形態）
まず、第１の実施形態について説明する。
図１は、第１の実施形態における、デルタ結線の無効電力補償装置に適用した電力変換装置の全体構成の一例を示す図である。なお、後述する第２の実施形態においても、図１に示す電力変換装置の構成要素と同一、または相当する構成要素には、図１で使用した符号と同一の符号を付して説明する。
この電力変換装置では、４つの半導体スイッチング素子１２と、直流電圧源としてのコンデンサ１３とにより構成された単相フルブリッジ構成の単位変換器１１を、ｒ，ｓ，ｔの各相についてｎ段直列接続して電力変換部１の各相アームを構成する。そして、この電力変換部１内の各単位変換器１１を制御する制御部２を備える。
Hereinafter, embodiments will be described with reference to the drawings.
(First embodiment)
First, the first embodiment will be described.
FIG. 1 is a diagram illustrating an example of an overall configuration of a power conversion device applied to a reactive power compensator for delta connection in the first embodiment. In the second embodiment to be described later, the same or corresponding components as those of the power conversion apparatus shown in FIG. 1 are denoted by the same reference numerals as those used in FIG.
In this power conversion device, unit converters 11 having a single-phase full-bridge configuration including four semiconductor switching elements 12 and a capacitor 13 as a DC voltage source are connected in series in n stages for each of r, s, and t phases. Each phase arm of the power conversion unit 1 is configured by connection. And the control part 2 which controls each unit converter 11 in this power converter 1 is provided.
本実施形態では、前述した如くデルタ結線の無効電力補償装置に適用した場合の例であるため、各相にバッファリアクトル３を直列に備え、各相の変換器はデルタ結線で接続され、変圧器４を介して３相交流電源５を含む電力系統に連系されている。また本実施形態の各単位変換器１１は１パルス制御で動作させるものとする。 Since the present embodiment is an example of application to a reactive power compensator for delta connection as described above, a buffer reactor 3 is provided in each phase in series, and a converter for each phase is connected by a delta connection. 4 is connected to an electric power system including a three-phase AC power source 5. In addition, each unit converter 11 of the present embodiment is operated by one-pulse control.
制御部２は、系統電圧ｖsr，ｖss，ｖst、変換器電流ｉrs，ｉst，ｉtr、コンデンサ電圧ｖcr1〜ｖcrn，ｖcs1〜ｖcsn，ｖct1〜ｖctnを基に各相のアームの電圧指令値ｖrs *，ｖst *，ｖtr *を演算し、それを基に実際に各半導体スイッチング素子１２を駆動する１パルス制御ゲート信号（以下、ゲート信号）を出力する。以降は説明を簡略化するためにrs相の制御のみを説明する。制御方法は全相とも同じであり、それぞれについて同様に行う。 Control unit 2, the system voltage v sr, v ss, v st , the converter current i rs, i st, i tr , capacitor voltage v cr1 ~v crn, v cs1 ~v csn, based on v ct1 to v ctn The voltage command values v rs * , v st * , and v tr * of the arm of each phase are calculated, and a one-pulse control gate signal (hereinafter referred to as a gate signal) that actually drives each semiconductor switching element 12 is output based on the calculation. To do. Hereinafter, only the control of the rs phase will be described in order to simplify the description. The control method is the same for all phases, and each is performed in the same manner.
図２は、第１の実施形態における、電力変換装置の出力電圧波形の一例を示す図である。
制御部２は、電圧指令値ｖrs *を基に、系統電圧１周期あたり、各単位変換器１１の出力を正方向と負方向に１パルスずつ出力する、各単位変換器１１を１パルス制御するゲート信号を生成し、各単位変換器１１を駆動して、同相における階段状の波形を有する電圧ｖrsを出力させる。
ここでは、系統電圧１周期あたり、各単位変換器１１の出力が正方向と負方向に１パルスずつ出力される。個々の単位変換器１１を１パルス制御すると、電力変換部１の１相分のアームの全体としては、それらの直列合計電圧が出力されるので、図２に示したｖrsのような階段状の波形を有する正弦波電圧が出力される。
FIG. 2 is a diagram illustrating an example of an output voltage waveform of the power conversion device according to the first embodiment.
Based on the voltage command value v rs * , the control unit 2 outputs the output of each unit converter 11 one pulse at a time in the positive direction and the negative direction per cycle of the system voltage, and controls each unit converter 11 by one pulse. A gate signal to be generated is generated and each unit converter 11 is driven to output a voltage v rs having a stepped waveform in the same phase.
Here, the output of each unit converter 11 is output by one pulse in the positive and negative directions per one cycle of the system voltage. When each unit converter 11 is controlled by one pulse, the series total voltage is output as an entire arm for one phase of the power conversion unit 1, so that a staircase shape like v rs shown in FIG. A sine wave voltage having a waveform of
図３は、第１の実施形態における電力変換装置による１パルス制御におけるパルス電圧の立ち上がりおよび立ち下がりのタイミングの一例を示す図である。
パルス出力する単位変換器１１が無い時、電圧指令値ｖrs *がコンデンサ電圧ｖcrsの半分を上回ると、制御部２は、１つの単位変換器１１の半導体スイッチング素子１２にゲート信号を出力することで、この単位変換器１１を動作させ、この単位変換器１１からのパルス電圧を立ち上げる。すると、この単位変換器１１を含むrs相のアームの出力電圧ｖrsはｖcrs（1ｖcrs）となる。
FIG. 3 is a diagram illustrating an example of the rise and fall timings of the pulse voltage in one-pulse control by the power conversion device according to the first embodiment.
When there is no unit converter 11 that outputs a pulse and the voltage command value v rs * exceeds half of the capacitor voltage v crs , the control unit 2 outputs a gate signal to the semiconductor switching element 12 of one unit converter 11. Thus, the unit converter 11 is operated, and the pulse voltage from the unit converter 11 is raised. Then, the output voltage v rs of the rs-phase arm including the unit converter 11 becomes v crs (1v crs ).
次に、電圧指令値ｖrs *が3ｖcrs/2を上回ると、制御部２は、もう１つの単位変換器１１の半導体スイッチング素子１２にゲート信号を出力することで、この単位変換器１１を動作させ、この単位変換器１１からのパルス電圧を立ち上げる。するとアームの出力電圧ｖrsは2ｖcrsとなる。 Next, when the voltage command value v rs * exceeds 3v crs / 2, the control unit 2 outputs the gate signal to the semiconductor switching element 12 of the other unit converter 11, thereby causing the unit converter 11 to operate. The pulse voltage from the unit converter 11 is raised. Then, the output voltage v rs of the arm becomes 2v crs .
このように制御部２が単位変換器１１からのパルス電圧を立ち上げおよび立ち下げする事で、電圧指令値ｖrs *に応じた１パルス出力が成される。実際には、それぞれのコンデンサ電圧は、動作する単位変換器１１が備えるコンデンサ１３の電圧に準じる。 In this way, the control unit 2 raises and lowers the pulse voltage from the unit converter 11, thereby generating one pulse output corresponding to the voltage command value v rs * . Actually, each capacitor voltage conforms to the voltage of the capacitor 13 included in the unit converter 11 that operates.
制御部２により出力を変化させる単位変換器１１の動作順は、制御対象の相のアームが備える単位変換器１１のコンデンサ電圧の大小順と、電流が電圧に対して遅れであるか進みであるかの状態とによって決定される。 The operation order of the unit converter 11 whose output is changed by the control unit 2 is the order of the capacitor voltage of the unit converter 11 included in the arm of the phase to be controlled, and the current is delayed or advanced with respect to the voltage. Depending on the state.
例えば、電力変換部１により出力する電流が、この電力変換部１により出力する電圧に対して進みである時、アームからの１パルス電圧が立ち上がる期間は、この電力変換部１のコンデンサからの放電期間であり、また、アームからの１パルス電圧が立ち下がる期間は、この電力変換部１のコンデンサへの充電期間である。
よって、動作順は、コンデンサ電圧が高い単位変換器１１からコンデンサ電圧が低い単位変換器１１の順に割り当てられる。
For example, when the current output by the power conversion unit 1 is ahead of the voltage output by the power conversion unit 1, the discharge from the capacitor of the power conversion unit 1 is performed during the period when one pulse voltage from the arm rises. The period during which one pulse voltage from the arm falls is a period during which the capacitor of the power converter 1 is charged.
Therefore, the operation order is assigned in the order of the unit converter 11 with the higher capacitor voltage to the unit converter 11 with the lower capacitor voltage.
また、電力変換部１により出力する電流が、この電力変換部１により出力する電圧に対して遅れである時、アームからの１パルス電圧が立ち上がる期間は、この電力変換部１のコンデンサへの充電期間であり、また、アームからの１パルス電圧が立ち下がる期間は、この電力変換部１のコンデンサからの放電期間である。
よって、動作順は、コンデンサ電圧が低い単位変換器１１からコンデンサ電圧が高い単位変換器１１の順に割り当てられる。
Further, when the current output from the power conversion unit 1 is delayed with respect to the voltage output from the power conversion unit 1, the capacitor of the power conversion unit 1 is charged during the period when one pulse voltage from the arm rises. The period in which one pulse voltage from the arm falls is a discharge period from the capacitor of the power converter 1.
Therefore, the operation order is assigned in the order of the unit converter 11 having the lowest capacitor voltage to the unit converter 11 having the highest capacitor voltage.
ただし、本実施形態では、制御対象の相において、出力電圧の基本波１周期における単位変換器１１の動作をオンとした数が最大動作段数となる際の単位変換器１１からのパルス電圧の立ち上げにおいては、制御部２は、動作をオンとする順が最も後に割り当てられた単位変換器１１からのパルス電圧を立ち上げる。 However, in the present embodiment, in the phase to be controlled, the rise of the pulse voltage from the unit converter 11 when the number of operations of the unit converter 11 in one period of the fundamental wave of the output voltage turned on becomes the maximum number of operation stages. In raising, the control unit 2 raises the pulse voltage from the unit converter 11 assigned the last in the order of turning on the operation.
これらの動作を図に示すと図２のようになる。図２では、１つの相のアームに４段の単位変換器１１を備え、最大動作段数が３段である場合を示している。
図２に示した例では、相電圧が立ち上がり位相であって、コンデンサ電圧の大小に応じて並び替えた動作順に応じた、パルス電圧の立ち上げ対象の出力電圧の種別は、ｖrs1, ｖrs2, ｖrs3, ｖrs4の順である。この動作順に従えば、ここで、単位変換器１１の動作をオンとした数が最大となる３番目におけるパルス電圧の立ち上げ対象の出力電圧はｖrs3であるが、この３番目の順序は、単位変換器１１の動作をオンとした数が最大となるときの順序である。
このため、制御部２は、このｖrs3を出力する単位変換器１１を動作させず、このｖrs3の代わりに、上記のコンデンサ電圧の大小に応じて並び替えた動作順のうち最も後の順序に応じた立ち上げ対象の出力電圧であるｖrs4を３番目の立ち上げ対象の電圧とし、このｖrs4を出力する単位変換器１１を動作させる。
These operations are shown in FIG. FIG. 2 shows a case where a four-phase unit converter 11 is provided in one phase arm and the maximum number of operation stages is three.
In the example shown in FIG. 2, the type of the output voltage to which the pulse voltage is raised is v rs1 , v rs2 according to the operation order rearranged according to the magnitude of the capacitor voltage when the phase voltage is the rising phase. , v rs3 and v rs4 in this order. If this operation order is followed, the output voltage to be raised in the third pulse voltage at which the number of unit converters 11 turned on is the maximum is v rs3 , and this third order is This is the order when the number of unit converters 11 that are turned on is maximized.
Therefore, the control unit 2, the v rs3 without operating the unit converters 11 for outputting, in place of the v rs3, most after the order of the operations order rearranged according to the magnitude of the capacitor voltage The output voltage v rs4 corresponding to the rising target is set as the third rising target voltage, and the unit converter 11 that outputs this v rs4 is operated.
従って、図２に示した例では、パルス電圧の立ち上げ対象の出力電圧の種別は、ｖrs1, ｖrs2, ｖrs4の順となり、ｖrs1を出力する単位変換器１１の半導体スイッチング素子１２、ｖrs2を出力する単位変換器１１の半導体スイッチング素子１２、ｖrs4を出力する単位変換器１１の半導体スイッチング素子１２の順に制御部２からゲート信号が出力される。一方、ｖrs3を出力する単位変換器１１の半導体スイッチング素子１２には制御部２からゲート信号が出力されない。 Therefore, in the example shown in FIG. 2, the types of output voltages to which the pulse voltage is to be raised are in the order of v rs1 , v rs2 , and v rs4 , and the semiconductor switching element 12 of the unit converter 11 that outputs v rs1 , The gate signal is output from the control unit 2 in the order of the semiconductor switching element 12 of the unit converter 11 that outputs v rs2 and the semiconductor switching element 12 of the unit converter 11 that outputs v rs4 . On the other hand, no gate signal is output from the control unit 2 to the semiconductor switching element 12 of the unit converter 11 that outputs v rs3 .
立ち下げ時については上記の立ち上げ時と同様である。つまり、ｖrs1を出力する単位変換器１１の半導体スイッチング素子１２、ｖrs2を出力する単位変換器１１の半導体スイッチング素子１２、ｖrs4を出力する単位変換器１１の半導体スイッチング素子１２の順に制御部２からのゲート信号の供給をオフし、これらの単位変換器１１からのパルス電圧の出力を立ち下げる。 The start-up time is the same as the start-up time. That is, the control unit includes the semiconductor switching element 12 of the unit converter 11 that outputs v rs1 , the semiconductor switching element 12 of the unit converter 11 that outputs v rs2, and the semiconductor switching element 12 of the unit converter 11 that outputs v rs4. The supply of the gate signal from 2 is turned off, and the output of the pulse voltage from these unit converters 11 is lowered.
コンデンサ電圧の大小に応じて並び替えた、動作をオフとする順の割り当ての具体例について説明する。相電圧が立ち下がり位相であって、電力変換部１により出力する電流が、この電力変換部１により出力する電圧に対して進みである時、アームからの１パルス電圧が立ち下がる期間は、この電力変換部１のコンデンサへの充電期間である。よって、動作をオフとする順は、コンデンサ電圧が高い単位変換器１１からコンデンサ電圧が低い単位変換器１１の順に割り当てられる。 A specific example of assignment in order of turning off the operation rearranged according to the magnitude of the capacitor voltage will be described. When the phase voltage is in the falling phase and the current output by the power conversion unit 1 is ahead of the voltage output by the power conversion unit 1, the period during which the one-pulse voltage from the arm falls is This is a charging period for the capacitor of the power converter 1. Therefore, the order in which the operation is turned off is assigned in the order of the unit converter 11 with the higher capacitor voltage to the unit converter 11 with the lower capacitor voltage.
また、電力変換部１により出力する電流が、この電力変換部１により出力する電圧に対して遅れである時、アームからの１パルス電圧が立ち下がる期間は、この電力変換部１のコンデンサからの放電期間である。よって、動作をオフとする順は、コンデンサ電圧が低い単位変換器１１からコンデンサ電圧が高い単位変換器１１の順に割り当てられる。 Further, when the current output by the power conversion unit 1 is delayed with respect to the voltage output by the power conversion unit 1, the period in which one pulse voltage from the arm falls is from the capacitor of the power conversion unit 1 It is a discharge period. Therefore, the order in which the operation is turned off is assigned in the order of the unit converter 11 with the lower capacitor voltage to the unit converter 11 with the higher capacitor voltage.
図２や図３に示すように、アームの電圧指令値は瞬時的に変化しており、最大動作段数がいくつになるのかはアームからの１パルス電圧を立ち上げている時には分からない。そこで、制御部２は、アームの電圧指令値のピーク値に基づいて最大動作段数を推定し、これを設定する。 As shown in FIGS. 2 and 3, the voltage command value of the arm changes instantaneously, and it is not known when the one-pulse voltage from the arm is raised what the maximum number of operating stages is. Therefore, the control unit 2 estimates the maximum number of operation stages based on the peak value of the arm voltage command value, and sets this.
図４は、第１の実施形態における電力変換装置による、単位変換器の最大動作段数を推定するための機能構成例を示すブロック図である。
図４に示した例では、制御部２は、ソート部２１、演算部２２、演算部２３、入れ替え部２４を有する。
ソート部２１は、各段のコンデンサ電圧ｖcrs1〜ｖcrsnの大小に応じて、１周期における各段の単位変換器１１の動作順、つまり制御部２からゲート信号の供給の切り替え先の単位変換器１１の順序をorderrs1〜orderrsnと設定し、この設定した動作順の情報を入れ替え部２４に出力する。
FIG. 4 is a block diagram illustrating a functional configuration example for estimating the maximum number of operation stages of the unit converter by the power conversion device according to the first embodiment.
In the example illustrated in FIG. 4, the control unit 2 includes a sorting unit 21, a calculation unit 22, a calculation unit 23, and a replacement unit 24.
The sort unit 21 changes the operation order of the unit converter 11 in each stage in one cycle, that is, unit conversion of the switching destination of the gate signal supply from the control unit 2 according to the magnitude of the capacitor voltages v crs1 to v crsn in each stage. The order of the device 11 is set as order rs1 to order rsn, and information on the set operation order is output to the switching unit 24.
制御部２が電力変換部１をdq軸上で制御する際、有効軸がd軸であるとすると、d軸電圧指令値ｖd *が電圧指令値ｖrs *のピーク値または実効値を示す。このd軸電圧指令値ｖd *が実効値であれば、この値に演算部２２により２の平方根を乗ずる事でピーク値が得られる。
このピーク値を演算部２３によりコンデンサ電圧ｖcで除すると商と余りが得られる。この余りが０．５未満の際には、演算部２３は商を最大動作段数stepに設定し、余りが０．５以上の際には、演算部２３は商に１を加算した値を最大動作段数stepに設定し、この設定した最大動作段数stepの値を入れ替え部２４に出力する。
制御部２は、このように単位変換器１１の最大動作段数を推定することができる。上記のように、アームの電圧指令値のピーク値から除するコンデンサ電圧ｖcは、各相のコンデンサ電圧平均値やコンデンサ電圧定格値でも構わない。
When the control unit 2 controls the power conversion unit 1 on the dq axis, assuming that the effective axis is the d axis, the d axis voltage command value v d * indicates the peak value or the effective value of the voltage command value v rs *. . If the d-axis voltage command value v d * is an effective value, a peak value is obtained by multiplying this value by the square root of 2 by the calculation unit 22.
Quotient and remainder obtained when dividing the peak value by the capacitor voltage v c by the operation unit 23. When the remainder is less than 0.5, the calculation unit 23 sets the quotient to the maximum number of operation steps step, and when the remainder is 0.5 or more, the calculation unit 23 sets the value obtained by adding 1 to the quotient to the maximum. The operation step number step is set, and the set maximum operation step number step value is output to the switching unit 24.
The controller 2 can thus estimate the maximum number of operating stages of the unit converter 11. As described above, the capacitor voltage v c dividing the peak value of the voltage command value of the arms may be in each phase of the capacitor voltage average value and the capacitor voltage rating value.
そして、入れ替え部２４は、コンデンサ電圧の大小に応じてソート部２１により並び替えられた動作順orderrs1〜orderrsnのうち、演算部２３により推定した最大動作段数step番目の単位変換器１１についての動作順を、この動作順が最も後の単位変換器１１についての動作順に入れ替えることで、新たな動作順orderrs1〜orderrsnを設定する。
ただし、制御部２は、この新たな動作順における、上記の最大動作段数を超える順序に対応する単位変換器１１は動作させないようにする。
The replacement section 24, of the order of operation order rs1 ~order rsn rearranged by sorting unit 21 according to the magnitude of the capacitor voltage, for maximum operating stages step th unit converter 11 estimated by the arithmetic unit 23 By replacing the operation order with the operation order of the unit converter 11 with the latest operation order, new operation orders order rs1 to order rsn are set.
However, the control unit 2 does not operate the unit converters 11 corresponding to the order exceeding the maximum number of operation stages in the new operation order.
これらの手法によれば、動作する単位変換器１１の数は必要最低限のままでコンデンサ電圧のバランスを制御できるようになるため、低損失な電力変換装置を実現することができる。 According to these methods, the balance of the capacitor voltage can be controlled while the number of the unit converters 11 that operate is kept at the minimum necessary, so that a low-loss power converter can be realized.
上記の例では、単位変換器１１の最大動作段数を制御部２により推定するためにアームの電圧指令値のピーク値をコンデンサ電圧で除算して得た商と余りを用いた。しかし、これに限らず、制御部２は、代わりに、減算後の値である減算余りがコンデンサ電圧未満となるまで、アームの電圧指令値のピーク値からコンデンサ電圧の値を複数回減算してもよい。
このとき、減算により減算余りがコンデンサ電圧未満となった結果、当該減算余りがコンデンサ電圧の半分未満である際には、制御部２は、減算余りがコンデンサ電圧未満となるまでの上記の減算の累積回数を最大動作段数に設定し、また、減算により減算余りがコンデンサ電圧未満となった結果、当該減算余りがコンデンサ電圧の半分以上である際には、制御部２は、減算余りがコンデンサ電圧未満となるまでの上記の減算の累積回数に１を加算した値を最大動作段数に設定する。
In the above example, the quotient and remainder obtained by dividing the peak value of the arm voltage command value by the capacitor voltage are used in order to estimate the maximum number of operating stages of the unit converter 11 by the control unit 2. However, the present invention is not limited to this. Instead, the control unit 2 subtracts the capacitor voltage value from the peak value of the arm voltage command value a plurality of times until the subtraction remainder that is the value after subtraction becomes less than the capacitor voltage. Also good.
At this time, when the subtraction remainder is less than the capacitor voltage as a result of subtraction, when the subtraction remainder is less than half of the capacitor voltage, the control unit 2 performs the above subtraction until the subtraction remainder becomes less than the capacitor voltage. When the cumulative number is set to the maximum number of operation stages and the subtraction remainder is less than the capacitor voltage by subtraction, and the subtraction remainder is half or more of the capacitor voltage, the control unit 2 determines that the subtraction remainder is the capacitor voltage. A value obtained by adding 1 to the cumulative number of subtractions until the value becomes less than the maximum number of operation stages is set.
除算を行う為には多くの演算時間がかかるため、この手法のように減算を用いると演算時間が短縮できる。減算するコンデンサ電圧の値は、各相のコンデンサ電圧平均値であってもよいし、コンデンサ電圧定格値や動作順序の順に並べた実際のコンデンサ電圧の値でも構わない。 Since it takes a lot of calculation time to perform the division, the calculation time can be shortened by using subtraction as in this method. The value of the capacitor voltage to be subtracted may be an average value of the capacitor voltage of each phase, or may be an actual capacitor voltage value arranged in order of the capacitor voltage rating value or the operation order.
なお、図１に示した例は、各相において直列接続された単位変換器１１をデルタ結線しているが、これらの単位変換器１１をスター結線してもよい。
また、図１に示した例では、直流電圧源としてコンデンサ１３を用いているが、それ以外の電圧可変の直流電源を直流電圧源として用いてもよい。
また、図１に示した例では、バッファリアクトル３を各相に挿入しているが、このバッファリアクトル３を用いずに、変圧器４の漏れインダクタンスで代用しても構わない。また、図１に示した例では、電力変換装置は、変圧器４を介して電力系統に連系しているが、変圧器無しで電力系統に連系してもよい。
また図１では制御部２は、変換器電流Irs, Ist, Itrを基に各半導体スイッチング素子１２を制御しているが、これに限らず、制御部２は、系統電流Ir, Is, Itを基に各半導体スイッチング素子１２を制御してもよい。
また、上記の例では、制御部２が電力変換部１をdq軸上で制御する際、有効軸がd軸であると説明したが、このdq軸の有効軸はq軸であってもよい。
In the example shown in FIG. 1, the unit converters 11 connected in series in each phase are delta-connected, but these unit converters 11 may be star-connected.
In the example shown in FIG. 1, the capacitor 13 is used as the DC voltage source. However, other voltage variable DC power sources may be used as the DC voltage source.
In the example shown in FIG. 1, the buffer reactor 3 is inserted in each phase. However, the buffer reactor 3 may be used instead of the leakage inductance of the transformer 4. In the example illustrated in FIG. 1, the power conversion apparatus is linked to the power system via the transformer 4, but may be linked to the power system without the transformer.
In FIG. 1, the control unit 2 controls each semiconductor switching element 12 based on the converter currents I rs , I st , and I tr , but not limited to this, the control unit 2 does not limit the system currents I r , I s, may control the semiconductor switching element 12 based on I t.
In the above example, when the control unit 2 controls the power conversion unit 1 on the dq axis, the effective axis is the d axis. However, the effective axis of the dq axis may be the q axis. .
（第２の実施形態）
次に、第２の実施形態について説明する。
第２の実施形態における電力変換装置の構成と制御部の基本的動作は、第１の実施形態と同様である。なお、以下においては、図１に示す電力変換装置の構成要素と同一または相当する構成要素には、図１で使用した符号と同一の符号を付して説明する。
(Second Embodiment)
Next, a second embodiment will be described.
The configuration of the power conversion device and the basic operation of the control unit in the second embodiment are the same as those in the first embodiment. In the following description, the same or equivalent components as those of the power conversion apparatus shown in FIG. 1 are denoted by the same reference numerals as those used in FIG.
図５は、第２の実施形態における電力変換装置による、単位変換器の最大動作段数を推定するための機能構成例を示すブロック図である。
図５に示した例では、制御部２は、ソート部２１、入れ替え部２４および保持部２５を有する。
ソート部２１は、第１の実施形態と同様に、各段のコンデンサ電圧ｖcrs1〜ｖcrsnの大小に応じて各段の単位変換器１１の動作順をorderrs1〜orderrsnと設定し、この設定した動作順の情報を入れ替え部２４に出力する。
FIG. 5 is a block diagram illustrating a functional configuration example for estimating the maximum number of operation stages of the unit converter by the power conversion device according to the second embodiment.
In the example illustrated in FIG. 5, the control unit 2 includes a sorting unit 21, a replacement unit 24, and a holding unit 25.
Sorting unit 21, like the first embodiment, the operation sequence of unit converters 11 of each stage is set to order rs1 ~order rsn according to the magnitude of the capacitor voltage v CRS1 to v CrSn of each stage, this Information on the set operation order is output to the replacement unit 24.
保持部２５は、ある出力周期において、実際に動作させた単位変換器１１の段数stepを保持しておき、次の出力周期において、保持した値を最大動作段数として用いるために、この値を入れ替え部２４に出力する。入れ替え部２４の動作は第１の実施形態と同様である。 The holding unit 25 holds the step number step of the unit converter 11 actually operated in a certain output cycle, and replaces this value in order to use the held value as the maximum operation step number in the next output cycle. To the unit 24. The operation of the replacement unit 24 is the same as that in the first embodiment.
この手法によれば、第１の実施形態と同様に、動作する単位変換器１１の数は必要最低限のままでコンデンサ電圧のバランスを制御できるため、低損失な電力変換装置を実現できる。 According to this method, as in the first embodiment, the balance of the capacitor voltage can be controlled while the number of unit converters 11 that operate is kept to the minimum necessary, so that a low-loss power converter can be realized.
加えて、第２の実施形態では、第１の実施形態と比較して、制御部２における、最大動作段数の推定の為の必要演算数を少なくすることができる。 In addition, in the second embodiment, the number of necessary operations for estimating the maximum number of operation stages in the control unit 2 can be reduced as compared with the first embodiment.
なお、上記の各実施形態に記載した手法は、コンピュータに実行させることのできるプログラムとして、磁気ディスク（フロッピー（登録商標）ディスク、ハードディスクなど）、光ディスク（ＣＤ−ＲＯＭ、ＤＶＤなど）、光磁気ディスク（ＭＯ）、半導体メモリなどの記憶媒体に格納して頒布することもできる。
また、この記憶媒体としては、プログラムを記憶でき、かつコンピュータが読み取り可能な記憶媒体であれば、その記憶形式は何れの形態であっても良い。
また、記憶媒体からコンピュータにインストールされたプログラムの指示に基づきコンピュータ上で稼働しているＯＳ（オペレーティングシステム）や、データベース管理ソフト、ネットワークソフト等のＭＷ（ミドルウェア）等が上記実施形態を実現するための各処理の一部を実行しても良い。
さらに、各実施形態における記憶媒体は、コンピュータと独立した媒体に限らず、ＬＡＮやインターネット等により伝送されたプログラムをダウンロードして記憶または一時記憶した記憶媒体も含まれる。
また、記憶媒体は１つに限らず、複数の媒体から上記の各実施形態における処理が実行される場合も本発明における記憶媒体に含まれ、媒体構成は何れの構成であっても良い。なお、各実施形態におけるコンピュータは、記憶媒体に記憶されたプログラムに基づき、上記の各実施形態における各処理を実行するものであって、パソコン等の１つからなる装置、複数の装置がネットワーク接続されたシステム等の何れの構成であっても良い。
また、各実施形態におけるコンピュータとは、パソコンに限らず、情報処理機器に含まれる演算処理装置、マイコン等も含み、プログラムによって本発明の機能を実現することが可能な機器、装置を総称している。
発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
Note that the methods described in the above embodiments are, as programs that can be executed by a computer, magnetic disks (floppy (registered trademark) disks, hard disks, etc.), optical disks (CD-ROMs, DVDs, etc.), magneto-optical disks. (MO), stored in a storage medium such as a semiconductor memory, and distributed.
In addition, as long as the storage medium can store a program and can be read by a computer, the storage format may be any form.
In addition, an OS (operating system) running on a computer based on an instruction of a program installed in the computer from a storage medium, MW (middleware) such as database management software, network software, and the like realize the above-described embodiment. A part of each process may be executed.
Furthermore, the storage medium in each embodiment is not limited to a medium independent of a computer, but also includes a storage medium in which a program transmitted via a LAN, the Internet, or the like is downloaded and stored or temporarily stored.
Further, the number of storage media is not limited to one, and the case where the processing in each of the above embodiments is executed from a plurality of media is also included in the storage media in the present invention, and the media configuration may be any configuration. The computer in each embodiment executes each process in each of the above embodiments based on a program stored in a storage medium, and a single device such as a personal computer or a plurality of devices are connected to a network. Any configuration of the system or the like may be used.
In addition, the computer in each embodiment is not limited to a personal computer, and includes an arithmetic processing device, a microcomputer, and the like included in an information processing device, and is a generic term for devices and devices that can realize the functions of the present invention by a program. Yes.
Although several embodiments of the invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
１…電力変換部、２…制御部、３…バッファリアクトル、４…変圧器、５…３相交流電源、１１…単位変換器、１２…半導体スイッチング素子、１３…コンデンサ、２１…ソート部、２２,２３…演算部、２４…入れ替え部、２５…保持部。 DESCRIPTION OF SYMBOLS 1 ... Power conversion part, 2 ... Control part, 3 ... Buffer reactor, 4 ... Transformer, 5 ... Three-phase alternating current power supply, 11 ... Unit converter, 12 ... Semiconductor switching element, 13 ... Capacitor, 21 ... Sort part, 22 , 23 ... calculation unit, 24 ... replacement unit, 25 ... holding unit.
Claims (9)
前記制御手段は、
制御対象の相において、前記直流電圧源の電圧の大小の順序に基づいて、前記１パルス制御ゲート信号を与える前記単位変換器の順序を並べ替え、
前記制御対象の相において、前記出力電圧の基本波１周期における前記単位変換器の動作をオンとした数が所定の最大動作段数となる前においては、前記並べ替えた順序に沿って、この順序に対応する前記単位変換器の前記半導体スイッチング素子に前記１パルス制御ゲート信号を与え、
前記制御対象の相において、前記出力電圧の基本波１周期における前記単位変換器の動作をオンとした数が前記最大動作段数となるときにおいては、前記並べ替えられた最も後の順序に対応する前記単位変換器の前記半導体スイッチング素子に前記１パルス制御ゲート信号を与える
ことを特徴とする電力変換装置。 A unit converter that outputs a pulsed voltage using a DC voltage source and a semiconductor switching element is formed into an arm that is connected in series in each phase, and a pulse voltage is output once for each positive and negative period per fundamental wave of the output voltage. A power conversion device that provides a one-pulse control gate signal to the semiconductor switching element of the unit converter by a control means,
The control means includes
In the phase to be controlled, the order of the unit converters that provide the one-pulse control gate signal is rearranged based on the order of the voltage of the DC voltage source,
In the phase to be controlled, before the number in which the operation of the unit converter in the fundamental period of the output voltage is turned on reaches a predetermined maximum number of operating stages, this order is in accordance with the rearranged order. Applying the one-pulse control gate signal to the semiconductor switching element of the unit converter corresponding to
In the phase to be controlled, when the number of operations of the unit converter in one period of the fundamental wave of the output voltage is the maximum number of operating stages, this corresponds to the rearranged last order. The power converter according to claim 1, wherein the one-pulse control gate signal is supplied to the semiconductor switching element of the unit converter.
前記最も後の順序に対応する前記単位変換器の前記半導体スイッチング素子に前記１パルス制御ゲート信号を与えた後、前記制御対象の相において、前記出力電圧の基本波１周期における前記単位変換器の動作をオフとした数が前記最大動作段数となる前においては、前記並べ替えた順序に沿って、この順序に対応する前記単位変換器の前記半導体スイッチング素子への前記１パルス制御ゲート信号をオフし、
前記制御対象の相において、前記出力電圧の基本波１周期における前記単位変換器の動作をオフとした数が前記最大動作段数となるときにおいては、前記並べ替えられた最も後の順序に対応する前記単位変換器の前記半導体スイッチング素子への前記１パルス制御ゲート信号をオフする
ことを特徴とする請求項１に記載の電力変換装置。 The control means includes
After supplying the one-pulse control gate signal to the semiconductor switching element of the unit converter corresponding to the last order, the unit converter in one period of the fundamental wave of the output voltage in the phase to be controlled Before the number of operations turned off becomes the maximum number of operation stages, the one-pulse control gate signal to the semiconductor switching element of the unit converter corresponding to the order is turned off along the rearranged order. And
In the phase to be controlled, when the number of unit converter operations turned off in one fundamental wave cycle of the output voltage is the maximum number of operating stages, this corresponds to the rearranged last order. The power converter according to claim 1, wherein the one-pulse control gate signal to the semiconductor switching element of the unit converter is turned off.
前記アームの出力電圧指令値のピーク値を前記直流電圧源の電圧で除する事により、前記最大動作段数を演算する
ことを特徴とする請求項２に記載の電力変換装置。 The control means includes
The power converter according to claim 2, wherein the maximum number of operating stages is calculated by dividing a peak value of an output voltage command value of the arm by a voltage of the DC voltage source.
前記アームの出力電圧指令値の実効値に２の平方根を乗じてピーク値を演算し、この演算したピーク値を前記直流電圧源の電圧で除する事により、前記最大動作段数を演算する
ことを特徴とする請求項２に記載の電力変換装置。 The control means includes
The peak value is calculated by multiplying the effective value of the output voltage command value of the arm by the square root of 2, and the calculated maximum value is calculated by dividing the calculated peak value by the voltage of the DC voltage source. The power converter according to claim 2, wherein
前記アームの出力電圧指令値のピーク値を前記直流電圧源の電圧で除して商と余りを演算し、
前記余りが前記直流電圧源の電圧の半分未満である際には、前記商を前記最大動作段数とし、
前記余りが前記直流電圧源の電圧の半分以上である際には、前記商に１を加算した値を前記最大動作段数とする
ことを特徴とする請求項２または３に記載の電力変換装置。 The control means includes
Divide the peak value of the output voltage command value of the arm by the voltage of the DC voltage source to calculate the quotient and the remainder,
When the remainder is less than half of the voltage of the DC voltage source, the quotient is the maximum number of operating stages,
4. The power conversion device according to claim 2, wherein when the remainder is half or more of the voltage of the DC voltage source, a value obtained by adding 1 to the quotient is set as the maximum number of operation stages. 5.
減算余りが前記直流電圧源の電圧未満となるまで、前記アームの出力電圧指令値のピーク値から前記直流電圧源の電圧を減算し、
前記減算により前記減算余りが前記直流電圧源の電圧未満となった結果、前記減算余りが前記直流電圧源の電圧の半分未満である際には、前記減算余りが前記直流電圧源の電圧未満となるまでの前記減算の回数を前記最大動作段数とし、
前記減算により前記減算余りが前記直流電圧源の電圧未満となった結果、前記減算余りが前記直流電圧源の電圧の半分以上である際には、前記減算余りが前記直流電圧源の電圧未満となるまでの前記減算の回数に１を加算した値を前記最大動作段数とする
ことを特徴とする請求項２乃至４のいずれかに記載の電力変換装置。 The control means includes
Until the subtraction remainder is less than the voltage of the DC voltage source, subtract the voltage of the DC voltage source from the peak value of the output voltage command value of the arm,
As a result of the subtraction remainder being less than the voltage of the DC voltage source by the subtraction, when the subtraction remainder is less than half of the voltage of the DC voltage source, the subtraction remainder is less than the voltage of the DC voltage source. The number of subtractions until is the maximum number of operating stages,
As a result of the subtraction remainder being less than the voltage of the DC voltage source by the subtraction, when the subtraction remainder is half or more of the voltage of the DC voltage source, the subtraction remainder is less than the voltage of the DC voltage source. 5. The power conversion device according to claim 2, wherein a value obtained by adding 1 to the number of times of subtraction until becomes the maximum operation stage number.
前記制御対象の相において、前記出力電圧の基本波１周期における前記パルス電圧を出力した前記単位変換器の数を前記最大動作段数として保持し、前記保持した値を次の周期における前記最大動作段数とする
ことを特徴とする請求項２に記載の電力変換装置。 The control means includes
In the phase to be controlled, the number of unit converters that output the pulse voltage in one period of the fundamental wave of the output voltage is held as the maximum number of operating stages, and the held value is the maximum number of operating stages in the next period. The power conversion device according to claim 2, wherein:
相電圧が立ち上がり位相で、前記直流電圧源の放電期間にある場合、当該相における前記直流電圧源の電圧が高い順に、前記１パルス制御ゲート信号を与える前記単位変換器の順序を並べ替え、
相電圧が立ち下がり位相で、前記直流電圧源が充電期間にある場合、当該相における前記直流電圧源の電圧が高い順に、前記１パルス制御ゲート信号の供給をオフとする前記単位変換器の順序を並べ替え、
相電圧が立ち上がり位相で、前記直流電圧源が充電期間にある場合、当該相における前記直流電圧源の電圧が低い順に、前記１パルス制御ゲート信号を与える前記単位変換器の順序を並べ替え、
相電圧が立ち下がり位相で、前記直流電圧源が放電期間にある場合、当該相における前記直流電圧源の電圧が低い順に、前記１パルス制御ゲート信号の供給をオフとする前記単位変換器の順序を並べ替える
ことを特徴とする請求項２乃至７のいずれかに記載の電力変換装置。 The control means includes
When the phase voltage is in the rising phase and is in the discharge period of the DC voltage source, the order of the unit converters that provide the one-pulse control gate signal is rearranged in descending order of the voltage of the DC voltage source in the phase,
When the phase voltage is in the falling phase and the DC voltage source is in the charging period, the unit converters turn off the supply of the one-pulse control gate signal in descending order of the voltage of the DC voltage source in the phase. Sort
When the phase voltage is in the rising phase and the DC voltage source is in the charging period, the unit converters that provide the one-pulse control gate signal are rearranged in the order from the lowest voltage of the DC voltage source in the phase,
When the phase voltage is in the falling phase and the DC voltage source is in the discharge period, the unit converters turn off the supply of the one-pulse control gate signal in order of increasing voltage of the DC voltage source in the phase. The power conversion device according to claim 2, wherein the power conversion devices are rearranged.
制御対象の相において、前記直流電圧源の電圧の大小の順序に基づいて、前記１パルス制御ゲート信号を与える前記単位変換器の順序を並べ替え、
前記制御対象の相において、前記出力電圧の基本波１周期における前記単位変換器の動作をオンとした数が所定の最大動作段数となる前においては、前記並べ替えた順序に沿って、この順序に対応する前記単位変換器の前記半導体スイッチング素子に前記１パルス制御ゲート信号を与え、
前記制御対象の相において、前記出力電圧の基本波１周期における前記単位変換器の動作をオンとした数が前記最大動作段数となるときにおいては、前記並べ替えられた最も後の順序に対応する前記単位変換器の前記半導体スイッチング素子に前記１パルス制御ゲート信号を与える
ことを特徴とする電力変換装置の制御方法。 A unit converter that outputs a pulsed voltage using a DC voltage source and a semiconductor switching element is formed into an arm that is connected in series in each phase, and a pulse voltage is output once for each positive and negative period per fundamental wave of the output voltage. A method for controlling a power converter that provides a one-pulse control gate signal to a switching element of the unit converter,
In the phase to be controlled, the order of the unit converters that provide the one-pulse control gate signal is rearranged based on the order of the voltage of the DC voltage source,
In the phase to be controlled, before the number in which the operation of the unit converter in the fundamental period of the output voltage is turned on reaches a predetermined maximum number of operating stages, this order is in accordance with the rearranged order. Applying the one-pulse control gate signal to the semiconductor switching element of the unit converter corresponding to
In the phase to be controlled, when the number of operations of the unit converter in one period of the fundamental wave of the output voltage is the maximum number of operating stages, this corresponds to the rearranged last order. The method of controlling a power converter, wherein the one-pulse control gate signal is given to the semiconductor switching element of the unit converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015212910A JP6490562B2 (en) | 2015-10-29 | 2015-10-29 | Power converter and control method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015212910A JP6490562B2 (en) | 2015-10-29 | 2015-10-29 | Power converter and control method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017085812A true JP2017085812A (en) | 2017-05-18 |
| JP6490562B2 JP6490562B2 (en) | 2019-03-27 |
Family
ID=58711505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015212910A Active JP6490562B2 (en) | 2015-10-29 | 2015-10-29 | Power converter and control method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6490562B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019106823A (en) * | 2017-12-14 | 2019-06-27 | 東芝三菱電機産業システム株式会社 | Power conversion device |
| JP2020150688A (en) * | 2019-03-14 | 2020-09-17 | 東海旅客鉄道株式会社 | Series multiplex power conversion device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012147559A (en) * | 2011-01-12 | 2012-08-02 | Toshiba Corp | Semiconductor power converter |
| JP2014233126A (en) * | 2013-05-28 | 2014-12-11 | 株式会社東芝 | Power converter |
| JP2015159687A (en) * | 2014-02-25 | 2015-09-03 | 株式会社東芝 | power converter |
-
2015
- 2015-10-29 JP JP2015212910A patent/JP6490562B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012147559A (en) * | 2011-01-12 | 2012-08-02 | Toshiba Corp | Semiconductor power converter |
| JP2014233126A (en) * | 2013-05-28 | 2014-12-11 | 株式会社東芝 | Power converter |
| JP2015159687A (en) * | 2014-02-25 | 2015-09-03 | 株式会社東芝 | power converter |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019106823A (en) * | 2017-12-14 | 2019-06-27 | 東芝三菱電機産業システム株式会社 | Power conversion device |
| JP2020150688A (en) * | 2019-03-14 | 2020-09-17 | 東海旅客鉄道株式会社 | Series multiplex power conversion device |
| JP7199262B2 (en) | 2019-03-14 | 2023-01-05 | 東海旅客鉄道株式会社 | Series multiplex power converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6490562B2 (en) | 2019-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2214301B1 (en) | Power conversion systems and methods for controlling harmonic distortion | |
| Dekka et al. | Model predictive control with common-mode voltage injection for modular multilevel converter | |
| EP2883069B1 (en) | Method and device for controlling a multilevel converter | |
| Rojas et al. | Leakage current mitigation in photovoltaic string inverter using predictive control with fixed average switching frequency | |
| Ilves et al. | Predictive sorting algorithm for modular multilevel converters minimizing the spread in the submodule capacitor voltages | |
| Li et al. | Arm inductance selection principle for modular multilevel converters with circulating current suppressing control | |
| Ramírez et al. | Predictive controller for a three-phase/single-phase voltage source converter cell | |
| JP2014033609A (en) | Intelligent level transition systems and methods for transformerless uninterruptible power supply | |
| JP5002812B2 (en) | Self-excited reactive power compensator, capacitor voltage control method in self-excited reactive power compensator, power storage device, and power storage device control method | |
| Uddin et al. | A FCS-MPC of an induction motor fed by indirect matrix converter with unity power factor control | |
| Yin et al. | Variable rounding level control method for modular multilevel converters | |
| JP2016174490A (en) | Electric power conversion system | |
| EP3298682B1 (en) | Method and device for damping voltage harmonics in a multilevel power converter | |
| Yang et al. | An efficient model predictive control using virtual voltage vectors for three-phase three-level converters with constant switching frequency | |
| JP6490562B2 (en) | Power converter and control method thereof | |
| Salem et al. | Common-mode voltage mitigation of dual T-type inverter drives using fast MPC approach | |
| EP3046248B1 (en) | Modular embedded multi-level converter and method of use | |
| Espinoza et al. | Multi-level three-phase current source inverter based AC drive for high performance applications | |
| Le et al. | A new predictive current control with reduced current tracking error and switching frequency for multilevel inverters | |
| Hassan et al. | A step‐up D‐type multilevel inverter topology with reduced components counts for renewable energy applications | |
| Kuznietsov et al. | Model predictive control of a voltage source inverter with compensation of deadtime effects | |
| Acuña et al. | Simple and robust multi-objective predictive control method for a single-phase three-level NPC converter based active power filter | |
| KR102134074B1 (en) | Power conversion device for preventing a circulating current and control method thereof | |
| Bakeer et al. | A developed model predictive control algorithm for modular multilevel converter with reduced execution time | |
| CN114902544A (en) | Method for operating a power electronic converter device with a floating unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20171124 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20171127 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190227 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6490562 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |