JP2017084958A - Evaluation device and evaluation method for semiconductor device - Google Patents
Evaluation device and evaluation method for semiconductor device Download PDFInfo
- Publication number
- JP2017084958A JP2017084958A JP2015211595A JP2015211595A JP2017084958A JP 2017084958 A JP2017084958 A JP 2017084958A JP 2015211595 A JP2015211595 A JP 2015211595A JP 2015211595 A JP2015211595 A JP 2015211595A JP 2017084958 A JP2017084958 A JP 2017084958A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- ink
- evaluation
- detection unit
- evaluation apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、インク打点検出機能を備えた半導体装置の評価装置及び評価方法に関する。 The present invention relates to an evaluation apparatus and an evaluation method for a semiconductor device having an ink dot detection function.
ウエハに形成された複数の半導体装置に対してそれぞれ電気特性等の評価が行われる。この評価において、不良と判断された半導体装置(不良チップ)にはインクを打点し、良好と判断された半導体装置(良品チップ)との区別を行う。しかし、不良判別後、つまりはインクを打点した後のウエハを購入する場合などでは、不良チップの位置情報(マップ情報)は無い。このため、ウエハに形成された全ての半導体装置の再テストにおいて、不良チップのインクがプローブに接触するため、再テストができない。また、目視により良品数や位置情報の取得となるため、手間がかかり、誤認識もある。 Electrical characteristics and the like are evaluated for each of a plurality of semiconductor devices formed on the wafer. In this evaluation, the semiconductor device (defective chip) determined to be defective is marked with ink, and distinguished from the semiconductor device (non-defective chip) determined to be good. However, there is no position information (map information) of defective chips after defect determination, that is, when a wafer is purchased after ink has been hit. For this reason, in the retest of all the semiconductor devices formed on the wafer, since the ink of the defective chip comes into contact with the probe, the retest cannot be performed. Moreover, since the number of non-defective products and position information are obtained by visual inspection, it takes time and is misrecognized.
このため、特に再テストにおいて、正確な不良チップの位置情報(マップ情報)を取得することは重要である。このような状況の下、マーキング後の良否選別方法として、磁性体を含有した磁気インクをマーキング材として使用し、良否選別を磁気センサにて行う手法が開示されている(例えば、特許文献1参照)。また、TVカメラにより不良マークの適、不適を判別する装置も開示されている(例えば、特許文献2参照)。 For this reason, it is important to acquire accurate position information (map information) of defective chips particularly in retesting. Under such circumstances, as a quality screening method after marking, a method is disclosed in which magnetic ink containing a magnetic material is used as a marking material, and quality screening is performed with a magnetic sensor (see, for example, Patent Document 1). ). In addition, an apparatus for determining whether a defect mark is appropriate or inappropriate by a TV camera is also disclosed (for example, see Patent Document 2).
しかし、磁性体を含有した特殊な磁気インクを使用する方法ではコストが増加するという問題がある。そして、購入した半導体装置の再テストにおいては、購入元で磁性体を含有した特殊な磁気インクの検知が必要なため、運用に困難を伴う。さらに、従来の評価装置に容易に流用できるものではなかった。 However, the method using a special magnetic ink containing a magnetic material has a problem that the cost increases. In the retest of the purchased semiconductor device, it is difficult to operate because it is necessary to detect special magnetic ink containing a magnetic material at the purchase source. Furthermore, it cannot be easily applied to a conventional evaluation apparatus.
また、TVカメラを用いる方法ではTVカメラの設置位置が不明であり、従来の装置の流用が困難であった。そして、TVカメラの位置や角度を変えて評価対象の半導体装置に対向させることができず、複数の半導体装置に対応できるものではなかった。 Further, in the method using the TV camera, the installation position of the TV camera is unknown, and it is difficult to divert the conventional apparatus. Further, the position and angle of the TV camera cannot be changed so as to face the semiconductor device to be evaluated, and it has not been possible to deal with a plurality of semiconductor devices.
本発明は、上述のような課題を解決するためになされたもので、その目的は低コストで半導体装置のインク打点の有無を検出することができる半導体装置の評価装置及び評価方法を得るものである。 The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a semiconductor device evaluation apparatus and an evaluation method capable of detecting the presence or absence of an ink hit point of a semiconductor device at low cost. is there.
本発明に係る半導体装置の評価装置は、複数の半導体装置が形成されたウエハを固定するチャックステージと、絶縁基板と、前記絶縁基板に固定されたプローブと、前記プローブを介して前記半導体装置に電流を流して前記半導体装置の電気特性を評価する評価部と、前記絶縁基板に設けられ、前記半導体装置のインク打点の有無を検出するインク打点検出部とを備えることを特徴とする。 An evaluation apparatus for a semiconductor device according to the present invention includes a chuck stage for fixing a wafer on which a plurality of semiconductor devices are formed, an insulating substrate, a probe fixed to the insulating substrate, and the semiconductor device via the probe. An evaluation unit that evaluates the electrical characteristics of the semiconductor device by passing an electric current, and an ink hit point detection unit that is provided on the insulating substrate and detects the presence or absence of an ink hit point of the semiconductor device.
本発明では、プローブが固定された絶縁基板にインク打点検出部を追加している。これにより、従来の評価装置を流用できるため、低コストで半導体装置のインク打点の有無を検出することができる。 In the present invention, an ink spot detection unit is added to the insulating substrate to which the probe is fixed. Thereby, since the conventional evaluation apparatus can be diverted, it is possible to detect the presence / absence of an ink dot of the semiconductor device at low cost.
本発明の実施の形態に係る半導体装置の評価装置及び評価方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。 A semiconductor device evaluation apparatus and an evaluation method according to embodiments of the present invention will be described with reference to the drawings. The same or corresponding components are denoted by the same reference numerals, and repeated description may be omitted.
実施の形態1.
図1は、本発明の実施の形態1に係る半導体装置の評価装置を示す図である。チャックステージ1がウエハ2を固定する。ウエハ2には、評価対象である複数の半導体装置3が形成されている。チャックステージ1は、ウエハ2の設置面(裏面)と接触してウエハ2を固定する台座である。ウエハ2を固定する手段は例えば真空吸着であるが、これに限るものではなく静電吸着等でもよい。
Embodiment 1 FIG.
FIG. 1 is a diagram showing a semiconductor device evaluation apparatus according to Embodiment 1 of the present invention. The chuck stage 1 fixes the
半導体装置3は、装置の縦方向(面外方向)に大きな電流を流す縦型構造の半導体装置3である。ただし、これに限るものではなく、半導体装置3は、その一面において入出力を行う横型構造の半導体装置でもよい。
The
複数のプローブ4が絶縁基板5に固定されている。複数のプローブ4は、絶縁基板5上に設けられた金属板等の配線(不図示)により接続部6に接続されている。複数のプローブ4、絶縁基板5、接続部6、及び配線(不図示)によりプローブ基体部7が構成される。プローブ基体部7は、移動アーム8により任意の方向へ移動可能である。ここでは、一つの移動アーム8でプローブ基体部7を保持する構成としたが、これに限るものではなく、複数の移動アームで安定的に保持してもよい。また、プローブ基体部7を移動させるのではなく、チャックステージ1及びウエハ2側を移動させてもよい。
A plurality of probes 4 are fixed to the
縦型構造の半導体装置3の評価の際、複数のプローブ4が半導体装置3の表面に設けられた表面電極に電気的に接続され、チャックステージ1が半導体装置3の裏面に設けられた裏面電極に電気的に接続される。
When evaluating the
絶縁基板5の接続部6は、信号線9を介して評価・制御部10に接続されている。チャックステージ1の表面は、チャックステージ1の側面に設けられた接続部11及び信号線12を介して評価・制御部10に接続されている。評価・制御部10は複数のプローブ4を介して半導体装置3に電流を流して半導体装置3の電気特性を評価する。
The
なお、評価用のプローブ4は大電流(例えば5A以上)を印加することを想定して複数個設置されている。各プローブ4に加わる電流密度が略一致するように、絶縁基板5の接続部6とチャックステージ1の接続部11の距離が、どのプローブ4を介しても略一致することが望ましい。従って、接続部6と接続部11はプローブ4を介して互いに対向する位置に配置されていることが望ましい。
Note that a plurality of evaluation probes 4 are installed on the assumption that a large current (for example, 5 A or more) is applied. It is desirable that the distance between the
本実施の形態では、インク打点検出部として画像処理用カメラ13が絶縁基板5に設けられている。画像処理用カメラ13は、評価時にプローブ4が接触する半導体装置3に対向する。画像処理用カメラ13は半導体装置3の表面を撮影する。この画像を画像処理部14が画像処理(例えば2値化で比較)して、被測定物である半導体装置3の表面に付与されたインク打点の有無を検出する。インク打点の有無により、各半導体装置3の表面にはコントラストの差が生じている。コントラストの差は、例えば2値化の画像処理手法を用いて認識可能なため、インク打点の検出が可能となる。
In the present embodiment, an
図2は、プローブの動作を説明するための側面図である。プローブ4は、半導体装置3の表面電極15と機械的かつ電気的に接触する先端部4aと、絶縁基板5に固定される基台であるバレル部4bと、内部に組み込まれたスプリング等のばね部材を介して接触時に摺動可能な押し込み部4cを含むプランジャ部4dと、プランジャ部4dと電気的に接続されて外部への出力端となる電気的接続部4eとを有する。
FIG. 2 is a side view for explaining the operation of the probe. The probe 4 includes a
プローブ4は導電性を有する材料、例えば銅、タングステン、レニウムタングステンといった金属材料により作製される。ただし、これらに限るものではなく、特に先端部4aには導電性向上や耐久性向上等の観点から、別の部材、例えば金、パラジウム、タンタル、プラチナ等を被覆してもよい。
The probe 4 is made of a conductive material, for example, a metal material such as copper, tungsten, or rhenium tungsten. However, the present invention is not limited to these, and the
図2(a)の初期状態からプローブ4を半導体装置3に向けてZ軸下方に下降させると、まず図2(b)に示すように半導体装置3の表面電極15と先端部4aが接触する。さらに下降させると、図2(c)に示すように押し込み部4cがバレル部4b内にばね部材を介して押し込まれ、半導体装置3の表面電極15との接触を確実なものにする。
When the probe 4 is lowered below the Z-axis toward the
ここでは、プローブ4はZ軸方向に摺動性を備えたバネ部を内蔵するが、これに限るものではなくバネ部を外部に備えたものでもよい。また、放電抑制の観点からスプリング式としているが、これに限るものではなくカンチレバー式、積層プローブ、又はワイヤープローブ等でもよい。 Here, the probe 4 incorporates a spring portion having slidability in the Z-axis direction, but the probe 4 is not limited to this and may be provided with a spring portion outside. In addition, the spring type is used from the viewpoint of suppressing discharge, but the invention is not limited to this, and a cantilever type, a laminated probe, a wire probe, or the like may be used.
図3は、評価対象である複数の半導体装置が形成されたウエハを示す平面図である。図4は図3のI−IIに沿った断面図である。複数の半導体装置3のうち不良チップにインク打点16が付与されている。ここでは4つのチップが不良であり、インク打点16は4つである。
FIG. 3 is a plan view showing a wafer on which a plurality of semiconductor devices to be evaluated are formed. 4 is a cross-sectional view taken along the line I-II in FIG. Of the plurality of
外部から購入したウエハ2に既に良品チップ、不良チップの判別が行われている場合があり、その場合には良品と区別するために不良チップにインク打点16のマーキング処理がなされている。インク打点16は、インカーによりインクがチップ表面に塗布され、硬化したもので、塗布量や塗布時のインク粘度等により異なるが、半導体装置の表面に対して数百μm程度凸状態となっている。
In some cases, a good chip and a defective chip are already determined on the
続いて、本実施の形態に係る半導体装置の評価方法を説明する。図5は、本発明の実施の形態1に係る半導体装置の評価方法を示す図である。まず、絶縁基板5に設けられた画像処理用カメラ13を用いて、ウエハ2に形成された複数の半導体装置3の全てについて1チップずつインク打点の有無を検出する。それに合わせて、ウエハ2における半導体装置3の位置情報(アドレス)を取得する。インク打点の有無と位置情報により不良チップ位置情報を形成する。図中の破線矢印は、インク打点検出時にプローブ基体部7が移動する方向を示す。検出結果は画像処理部14に接続された評価・制御部10にて保存する。その後、絶縁基板5に固定されたプローブ4を用いて、インク打点16が無い半導体装置の電気特性を評価する。
Subsequently, a method for evaluating a semiconductor device according to the present embodiment will be described. FIG. 5 is a diagram showing a method for evaluating a semiconductor device according to the first embodiment of the present invention. First, using the
図6は、本発明の実施の形態1に係る半導体装置の評価方法の変形例を示す図である。複数の半導体装置3の全てについて1チップずつインク打点の有無を検出する。それに合わせて、位置情報としてウエハ2の中心からの半導体装置3の距離(図中の破線矢印)を検出する。インク打点の位置をウエハマップレイアウトと重ね合わせて不良チップ位置情報を形成する。検出結果は画像処理部14に接続された評価・制御部10にて保存する。その後、絶縁基板5に固定されたプローブ4を用いて、インク打点16が無い半導体装置の電気特性を評価する。
FIG. 6 is a diagram showing a modification of the semiconductor device evaluation method according to the first embodiment of the present invention. The presence / absence of an ink hit point is detected for each of the plurality of
また、各半導体装置について1つずつインク打点の有無の検出と電気特性の評価を連続して実施してもよい。これにより、ウエハ2上をプローブ基体部7が移動する回数が減るため、工程を短縮することができる。
Further, detection of the presence or absence of ink dots and evaluation of electrical characteristics may be successively performed for each semiconductor device. As a result, the number of times the probe base 7 moves on the
以上説明したように、本実施の形態では、プローブ4が固定された絶縁基板5(プローブカード)にインク打点検出部である画像処理用カメラ13を追加している。これにより、従来の評価装置を流用できるため、低コストで半導体装置3のインク打点の有無を検出することができる。
As described above, in the present embodiment, the
また、画像処理用カメラ13は、評価時にプローブ4が接触する半導体装置3に対向する。これにより、評価の直前に、評価対象となる半導体装置3のインク打点の有無を検出することができる。
Further, the
実施の形態2.
図7は、本発明の実施の形態2に係る半導体装置の評価装置を示す図である。実施の形態1ではインク打点検出部である画像処理用カメラ13が評価時にプローブ4が接触する半導体装置3に対向していたが、本実施の形態では画像処理用カメラ13は評価時にプローブ4が接触する半導体装置に隣接する半導体装置に対向する。即ち、画像処理用カメラ13はプローブ4に対して1つの半導体装置分だけ横方向にずらして配置されている。これにより、次に評価の対象となる半導体装置3のインク打点の有無を事前に検出することができるため、工程を短縮できる。
FIG. 7 is a diagram showing a semiconductor device evaluation apparatus according to
なお、画像処理用カメラ13が、評価時にプローブ4が接触する半導体装置3と、その半導体装置3に隣接する半導体装置3の両方に対向するようにしてもよい。これにより、ダブルチェックで誤検出を防止することができる。
Note that the
また、絶縁基板5にスリットを設けて、画像処理用カメラ13が絶縁基板5に対して位置を変えることができるようにしてもよい。また、リンク機構等により、画像処理用カメラ13が絶縁基板5に対して角度を変えて、対向させる方向を変えることができるようにしてもよい。これにより、画像処理用カメラ13がインク打点の有無を検出できる範囲を容易に変えることができる。従って、評価対象となる半導体装置3の大きさが変わっても同一のプローブカードで対応できるため、低コストであり、工程を短縮できる。
Further, a slit may be provided in the insulating
また、インク打点検出部は、画像処理用カメラ13に限らず、半導体装置3の表面までの距離を計測する光学式距離センサでもよい。光学式距離センサの光源は例えば半導体レーザ又は赤外線等である。インク打点がある部分は、半導体装置3の他の表面部分と比較して凸であるため、プローブカード側から光学式距離センサにて距離を計測することでインク打点の有無を容易に検出することができる。
Further, the ink spot detection unit is not limited to the
また、インク打点検出部は、距離検出用カメラでもよい。距離検出用カメラがインク打点を撮影し、その表面にピントを合わせてインク打点までの距離を計測することでインク打点の有無を容易に検出することができる。距離検出用カメラであれば従来装置を流用できるため、低コストである。 The ink hit point detection unit may be a distance detection camera. The distance detection camera captures an ink hit point and focuses the surface to measure the distance to the ink hit point, thereby easily detecting the presence or absence of the ink hit point. Since a conventional device can be used for a distance detection camera, the cost is low.
また、インク打点検出部は、放射率を固定した放射温度計でもよい。物質の放射率は材質によって異なるため、半導体装置3の表面にある接続パッドの導電材とインク打点のインク材とは放射率が異なる。放射温度計によりそれらの表面温度を検出すると、検出時において同一温度であっても放射率が異なるため、検出温度に差が生じる。このような検出温度の変化でインク打点の有無を容易に検出することができる。
The ink spot detection unit may be a radiation thermometer with a fixed emissivity. Since the emissivity of the substance varies depending on the material, the emissivity is different between the conductive material of the connection pad on the surface of the
実施の形態3.
図8は、本発明の実施の形態3に係る半導体装置の評価装置を示す図である。実施の形態1,2では非接触でインク打点の検出を行うため、インク打点検出部をプローブ4の先端よりZ方向に凹ませてインク打点や半導体装置表面との接触を避けていた。これに対して、本実施の形態では、インク打点検出部として、半導体装置3に対向する接触センサ17を用いる。接触センサ17は、プローブ4の先端よりZ軸下方向に突出している。
FIG. 8 is a diagram showing an evaluation apparatus for a semiconductor device according to the third embodiment of the present invention. In the first and second embodiments, since the ink hitting point is detected in a non-contact manner, the ink hitting point detection unit is recessed in the Z direction from the tip of the probe 4 to avoid contact with the ink hitting point and the surface of the semiconductor device. On the other hand, in the present embodiment, the contact sensor 17 facing the
インク打点16は半導体装置3の表面より凸なため、評価時にプローブ基体部7を半導体装置3に向けて下降した時、接触センサ17は評価用のプローブ4より先にインク打点16に接触する。接触センサ17による接触の検出時間が短ければインク打点ありと判断できるため、インク打点の有無を検出することができる。
Since the
なお、接触センサ17として、電気的評価を行なわず押し込み量を検出するダミープローブを用いてもよい。半導体装置の表面に接触する場合と、インク打点に接触する場合とでは、押し込み量に差が生じるため、インク打点の有無を検出することができる。押し込み量を検出する場合には接触センサ17をプローブ4に対して突出させなくてもよい。 As the contact sensor 17, a dummy probe that detects the pushing amount without performing electrical evaluation may be used. Since there is a difference in the amount of pressing between the case of contacting the surface of the semiconductor device and the case of contacting the ink hitting point, the presence or absence of the ink hitting point can be detected. When detecting the push-in amount, the contact sensor 17 may not protrude from the probe 4.
実施の形態4.
図9は、本発明の実施の形態4に係る半導体装置の評価装置を示す図である。複数のインク打点検出部18を設けている。これにより、例えば、評価対象の半導体装置だけでなく、一つ評価前の半導体装置についてもインク打点の有無の検出を実施する。複数回検出を行うことにより誤検出の抑制が可能となる。複数のインク打点検出部18は上述のカメラ又はセンサ等であるが、同一の種類に限らず、異なる種類のものでもよい。
Embodiment 4 FIG.
FIG. 9 is a diagram showing a semiconductor device evaluation apparatus according to Embodiment 4 of the present invention. A plurality of ink
1 チャックステージ、2 ウエハ、3 半導体装置、4 プローブ、5 絶縁基板、10 評価・制御部(評価部)、13 画像処理用カメラ(インク打点検出部)、14 画像処理部、17 接触センサ(インク打点検出部)、18 インク打点検出部 DESCRIPTION OF SYMBOLS 1 Chuck stage, 2 Wafer, 3 Semiconductor device, 4 Probe, 5 Insulating substrate, 10 Evaluation / control part (evaluation part), 13 Image processing camera (ink dot detection part), 14 Image processing part, 17 Contact sensor (ink) Dot spot detector), 18 Ink spot detector
Claims (16)
絶縁基板と、
前記絶縁基板に固定されたプローブと、
前記プローブを介して前記半導体装置に電流を流して前記半導体装置の電気特性を評価する評価部と、
前記絶縁基板に設けられ、前記半導体装置のインク打点の有無を検出するインク打点検出部とを備えることを特徴とする半導体装置の評価装置。 A chuck stage for fixing a wafer on which a plurality of semiconductor devices are formed;
An insulating substrate;
A probe fixed to the insulating substrate;
An evaluation section that evaluates the electrical characteristics of the semiconductor device by passing a current through the semiconductor device via the probe;
An evaluation apparatus for a semiconductor device, comprising: an ink dot detection unit that is provided on the insulating substrate and detects the presence or absence of an ink dot of the semiconductor device.
前記絶縁基板に固定されたプローブを用いて、前記インク打点が無い半導体装置の電気特性を評価する工程とを備えることを特徴とする半導体装置の評価方法。 Detecting the presence or absence of ink spots on a plurality of semiconductor devices formed on a wafer using an ink spot detection unit provided on an insulating substrate; and
And a step of evaluating electrical characteristics of the semiconductor device having no ink spot using a probe fixed to the insulating substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015211595A JP6424794B2 (en) | 2015-10-28 | 2015-10-28 | Semiconductor device evaluation apparatus and evaluation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015211595A JP6424794B2 (en) | 2015-10-28 | 2015-10-28 | Semiconductor device evaluation apparatus and evaluation method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017084958A true JP2017084958A (en) | 2017-05-18 |
JP6424794B2 JP6424794B2 (en) | 2018-11-21 |
Family
ID=58711118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015211595A Active JP6424794B2 (en) | 2015-10-28 | 2015-10-28 | Semiconductor device evaluation apparatus and evaluation method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6424794B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019086491A (en) * | 2017-11-10 | 2019-06-06 | 三菱電機株式会社 | Continuity inspection jig |
JP2019091773A (en) * | 2017-11-14 | 2019-06-13 | 三菱電機株式会社 | Semiconductor device evaluation apparatus and semiconductor device evaluation method |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62115837A (en) * | 1985-11-15 | 1987-05-27 | Matsushita Electronics Corp | Probing device |
JPS62224943A (en) * | 1986-03-27 | 1987-10-02 | Rohm Co Ltd | Wafer prober |
JPH0574885A (en) * | 1991-09-12 | 1993-03-26 | Nec Yamagata Ltd | Wafer probing device |
JPH0794559A (en) * | 1993-09-22 | 1995-04-07 | Hitachi Ltd | Prober |
JP2005057145A (en) * | 2003-08-07 | 2005-03-03 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit, and device and method for inspecting it |
JP2014045189A (en) * | 2012-08-24 | 2014-03-13 | Korea Hugle Electronics Inc | Apparatus and method for inspection of marking |
-
2015
- 2015-10-28 JP JP2015211595A patent/JP6424794B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62115837A (en) * | 1985-11-15 | 1987-05-27 | Matsushita Electronics Corp | Probing device |
JPS62224943A (en) * | 1986-03-27 | 1987-10-02 | Rohm Co Ltd | Wafer prober |
JPH0574885A (en) * | 1991-09-12 | 1993-03-26 | Nec Yamagata Ltd | Wafer probing device |
JPH0794559A (en) * | 1993-09-22 | 1995-04-07 | Hitachi Ltd | Prober |
JP2005057145A (en) * | 2003-08-07 | 2005-03-03 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit, and device and method for inspecting it |
JP2014045189A (en) * | 2012-08-24 | 2014-03-13 | Korea Hugle Electronics Inc | Apparatus and method for inspection of marking |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019086491A (en) * | 2017-11-10 | 2019-06-06 | 三菱電機株式会社 | Continuity inspection jig |
JP2019091773A (en) * | 2017-11-14 | 2019-06-13 | 三菱電機株式会社 | Semiconductor device evaluation apparatus and semiconductor device evaluation method |
Also Published As
Publication number | Publication date |
---|---|
JP6424794B2 (en) | 2018-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107037346B (en) | Evaluation device and evaluation method for semiconductor device | |
US9885749B2 (en) | Probe-pad qualification | |
CN109557376B (en) | Resistance measuring device, substrate inspection device, and resistance measuring method | |
CN106960804B (en) | Evaluation device and method for inspecting probe position | |
JP6424794B2 (en) | Semiconductor device evaluation apparatus and evaluation method | |
JP2017129395A (en) | Semiconductor device inspection apparatus and semiconductor device inspection method | |
US9995786B2 (en) | Apparatus and method for evaluating semiconductor device | |
JP6421463B2 (en) | Substrate inspection apparatus and substrate inspection method | |
US8441272B2 (en) | MEMS probe for probe cards for integrated circuits | |
US20130049792A1 (en) | Measuring device and a method for measuring a chip-to-chip-carrier connection | |
JP2001189353A (en) | Device and method for probe inspection | |
JP4200182B2 (en) | Circuit board inspection equipment | |
JP2011107118A (en) | Substrate circuit pattern defect inspectingdevice and inspection method | |
JP2005315775A (en) | Four-terminal inspection method and four-terminal inspection jig using single-sided transfer probe | |
JP2018189458A (en) | Electric connection device and method for manufacturing the same | |
TW200409914A (en) | Method and device for the detection of defective printed circuit board blanks | |
JP2019091773A (en) | Semiconductor device evaluation apparatus and semiconductor device evaluation method | |
JP2735048B2 (en) | Method and apparatus for inspecting solder connection of electronic components | |
JP2000097983A (en) | Method for inspecting wiring part in wiring integrated type suspension | |
KR101288105B1 (en) | Apparatus for measuring | |
JP2007033214A (en) | Test method for acceleration sensor | |
TWI604204B (en) | Testing device for testing electrical property of probe head and testing method thereof | |
JP6733199B2 (en) | Inspection device, inspection method, and inspection program | |
JP6046426B2 (en) | Substrate inspection apparatus and substrate inspection method | |
JP2017092408A (en) | Evaluation device and evaluation method for semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171020 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180925 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181008 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6424794 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |