JP2017083267A - Electronic circuit and electronic apparatus - Google Patents
Electronic circuit and electronic apparatus Download PDFInfo
- Publication number
- JP2017083267A JP2017083267A JP2015211068A JP2015211068A JP2017083267A JP 2017083267 A JP2017083267 A JP 2017083267A JP 2015211068 A JP2015211068 A JP 2015211068A JP 2015211068 A JP2015211068 A JP 2015211068A JP 2017083267 A JP2017083267 A JP 2017083267A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- electronic circuit
- electronic
- subpads
- evaluation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
本発明は、電子回路に関し、特に、電子回路の評価を行うことができる電子機器に関する。 The present invention relates to an electronic circuit, and more particularly to an electronic device capable of evaluating an electronic circuit.
電子回路の評価に関する技術として、例えば、特許文献1の技術が知られている。特許文献1によれば、検査用プローブを信号パッドに接続して回路パターンの検査が行われる。
As a technique related to evaluation of an electronic circuit, for example, a technique disclosed in
特許文献1において、信号パッドは、検査のためだけに設けられており、検査以外では不要である。このようなパッドを設けることは、資源節約の観点から好ましく無く、また、配線面積を圧迫することにもなり得る。回路パターンの「検査」は、電子回路について本明細書で言う「評価」の一例である。
In
本発明の目的は、評価のためだけのパッドを設けること無しに電子回路を評価できるようにすることにある。 An object of the present invention is to make it possible to evaluate an electronic circuit without providing a pad only for evaluation.
電子回路は、電子回路基板と、電子回路基板上に設けられた電子デバイスと、電子デバイスの低電位側電極が接続される第1パッドと、電子デバイスの高電位側電極が接続される第2パッドとを備える。第2パッドが、電流方向に離間した第1サブパッド及び第2サブパッドを含む。言い換えれば、第2パッドが、第1及び第2サブパッドを含む複数のサブパッドに分割されている。このような第2パッドに対して、高電位側電極が、第1及び第2サブパッドに跨っている。 The electronic circuit includes an electronic circuit board, an electronic device provided on the electronic circuit board, a first pad to which the low potential side electrode of the electronic device is connected, and a second pad to which the high potential side electrode of the electronic device is connected. And a pad. The second pad includes a first subpad and a second subpad spaced in the current direction. In other words, the second pad is divided into a plurality of subpads including the first and second subpads. For such a second pad, the high potential side electrode straddles the first and second subpads.
電子回路の評価のときには、評価目的に応じて、高電位側電極は、第1及び第2サブパッドのうちの一方にのみ接続されればよい。評価終了後、正常に電子回路が動作するよう、高電位側電極が、第1及び第2サブパッドに跨るように接続される。つまり、このような接続により、電気的に切断されている第1及び第2サブパッドが通電可能になる。 When evaluating an electronic circuit, the high potential side electrode need only be connected to one of the first and second subpads, depending on the purpose of the evaluation. After the evaluation, the high potential side electrode is connected across the first and second subpads so that the electronic circuit operates normally. That is, by such connection, the electrically disconnected first and second subpads can be energized.
電子デバイスは、評価のためだけに設けられた電子デバイスではない。故に、第1及び第2パッドのいずれも、電子回路動作において必要なパッドであり、評価のためだけに設けられたパッドではない。本発明によれば、評価のためだけのパッドを設けること無しに電子回路を評価することができる。 The electronic device is not an electronic device provided only for evaluation. Therefore, both the first and second pads are necessary for electronic circuit operation, and are not pads provided only for evaluation. According to the present invention, an electronic circuit can be evaluated without providing a pad only for evaluation.
以下、幾つかの実施例を説明する。 Several embodiments will be described below.
図1は、実施例1に係る電子回路(評価後)の模式図である。 FIG. 1 is a schematic diagram of an electronic circuit (after evaluation) according to the first embodiment.
図1に示した電子回路100は、評価後の電子回路、例えば、評価により回路定数が決定された後の電子回路である。
The
電子回路100は、電子回路基板(以下、基板)101を有する。基板101には、電源IC(Integrated Circuit)103と、1又は複数の電子デバイス(電子素子とも呼ばれる)と、それらの電子デバイスが接合される複数のパッドと、パッド同士を電気的に接続するための配線等が設けられている。各パッドは、例えばボンディングパッドでよい。また、各パッドは、例えば、銅製であるが、銅以外の金属や、金属に代えて又は加えて金属以外の導体が使用されていてもよい。また、各パッドは、方形であるが、方形以外の形状が採用されてもよい。
The
電子回路100は、電源IC103(電源回路の一例)を備えた電源装置と呼ばれてもよい。電子回路100は、例えば、電子機器に設けられ、電子機器における1以上の負荷デバイスへ給電したり、所望の電圧値を生成するために電圧変換する機能を備えている。少なくとも1つの負荷デバイスが電子回路100に設けられていてもよい。
The
1又は複数の電子デバイスの各々は、電子回路動作においてそれぞれ所定の役割を担う電子デバイスである。そして、そのうちの1以上の電子デバイスの各々が、両電極間で電位差を生じさせる電子デバイス、例えば、コンデンサ、ダイオード、抵抗(少なくとも0Ωより大きい)、又は、バリスタ等である。両電極間に電位差を生じさせる1以上の電子デバイスのうち、少なくとも1つの電子デバイスが評価目的に従い対象電子デバイスとして決定される。そして、以下、複数のパッドのうち、対象電子デバイスの第1電極である低電位側電極が接合されるパッドが、第1のパッドであり、対象電子デバイスの第2電極である高電位側電極が接合されるパッドが、第2のパッドである。複数の対象電子デバイスが存在する場合、第1のパッドが共通であってもよい。第1のパッドは、例えばグランドパッドである。 Each of the one or more electronic devices is an electronic device that plays a predetermined role in the electronic circuit operation. Each of the one or more electronic devices is an electronic device that generates a potential difference between both electrodes, such as a capacitor, a diode, a resistor (at least greater than 0Ω), or a varistor. Of the one or more electronic devices that cause a potential difference between the two electrodes, at least one electronic device is determined as the target electronic device according to the evaluation purpose. In the following, among the plurality of pads, the pad to which the low potential side electrode that is the first electrode of the target electronic device is bonded is the first pad, and the high potential side electrode that is the second electrode of the target electronic device. The pad to which is bonded is the second pad. When there are a plurality of target electronic devices, the first pad may be common. The first pad is, for example, a ground pad.
本実施例では、コンデンサ105が、対象電子デバイスの一例である。コンデンサ105は、電源IC103からの電流を平滑する。このため、平滑が、所定の役割の一例である。
In this embodiment, the
コンデンサ105の低電位側電極163が接合されるパッド153は、第1のパッドの一例であり、コンデンサ105の高電位側電極161が接合されるパッド151は、第2のパッドの一例である。パッド151は、電流方向に離間した第1サブパッド111A及び第2サブパッド111Bを含む。言い換えれば、パッド151は、第1及び第2サブパッド111A及び111Bを含む複数のサブパッドに分割されている。このため、パッド151を、「分割パッド151」と言うことができる。また、パッド153は、分割パッド151に相対するパッド(向かい合うパッド)のため、「相対パッド153」と言うことができる。
The
第1サブパッド111Aは、電流の上流側のサブパッドであり、例えば第1配線171Aを介して電源IC103に接続されている。第2サブパッド111Bは、電流の下流側のサブパッドであり、例えば第2配線171Bを介して負荷デバイス180に接続されている。評価後では、図1に示すように、コンデンサ105の高電位側電極161が、第1及び第2サブパッド111A及び111Bに跨っている。つまり、電極161が、第1及び第2サブパッドの両方に接合されている。これにより、電気的に切断されていた第1及び第2サブパッド111A及び111B間の通電が可能になる。すなわち、電子回路動作において、電源IC103からの電流が、第1配線171A、第1サブパッド111A、コンデンサ105及び第2サブパッド111B及び第2配線171Bを介して負荷デバイス180へと流れる。
The
1又は複数の電子デバイスのうち、少なくとも、対象電子デバイスの一例であるコンデンサ105の両電極161及び163が、パッド151及び153に、それぞれ、半田付けされている。半田付けが、接合の一例であり、接合が、電極とパッド間の接続の一例である。なお、両電極161及び163が、パッド151及び153に、それぞれ、導電性接着剤により接着されてもよく、その場合、接着が、電極とパッド間の接続の一例である。
Among the one or a plurality of electronic devices, at least both
電子回路100の評価のときには、評価目的に応じて、コンデンサ105の高電位側電極161は、第1及び第2サブパッド111A及び111Bのうちの一方にのみ接続される。
When evaluating the
図2は、電子回路100の評価においてコンデンサ105から出た電流を測定する時の模式図である。
FIG. 2 is a schematic diagram when measuring the current output from the
コンデンサ105から出た電流を測定するためには、高電位側電極161が、第1及び第2サブパッド111A及び111Bのうちの第1サブパッド111Aにのみ接合される。第1サブパッド111Aが、測定器201のプラス端子203に接続され、第2サブパッド111Bが、測定器201のマイナス端子205に接続される。結果として、測定器201により、コンデンサ105から出た電流が測定される。測定器201は、電流計でよいが、オシロスコープや電流プローブ等の場合もある。
In order to measure the current output from the
図3は、電子回路100の評価においてコンデンサ105に入る電流を測定する時の模式図である。
FIG. 3 is a schematic diagram when measuring the current entering the
コンデンサ105に入る電流を測定するためには、高電位側電極161が、第1及び第2サブパッド111A及び111Bのうちの第1サブパッド111Aにのみ接続される。第1サブパッド111Aが、測定器201のプラス端子203に接続され、第2サブパッド111B(又は高電位側電極161)が、測定器201のマイナス端子205に接続される。結果として、測定器201により、コンデンサ105に入る電流が測定される。
In order to measure the current entering the
以上のように、本実施例によれば、コンデンサ105は、電子回路動作において平滑という所定の役割を担う電子デバイスの1つであり、評価のためだけに設けられた電子デバイスではない。故に、コンデンサ105の電極161及び163がそれぞれ接合されるパッド151及び153のいずれも、電子回路動作において必要なパッドであり、評価のためだけに設けられたパッドではない。本実施例によれば、評価のためだけのパッドを設けること無しに電子回路100を評価することができる。
As described above, according to the present embodiment, the
なお、本実施例のように、評価のためだけのパッドを設けること無しに電子回路100を評価する手段の1つとして分割パッド151を採用することは当業者にとって容易ではない。その理由は、例えば下記の通りである。
It should be noted that it is not easy for those skilled in the art to employ the divided
一般に、電子回路の作成では、まず、回路設計CAD(回路図の設計を支援するツール(例えばソフトウェア))を使用して回路設計者が回路図を作成し、その後、作成された回路図を基に基板設計CADを使用して基板設計者が基板の回路パターン(典型的にはPCB(Printed Circuit Board))を作成し、このような工程を得て、電子回路の回路パターンが決まる。 In general, in the creation of an electronic circuit, a circuit designer first creates a circuit diagram using a circuit design CAD (a tool (for example, software) that supports design of a circuit diagram), and then, based on the created circuit diagram. In addition, the board designer uses the board design CAD to create a circuit pattern of the board (typically, a PCB (Printed Circuit Board)), and such a process is obtained to determine the circuit pattern of the electronic circuit.
通常、回路設計者と基板設計者は同一人物ではない。特に、基板設計CADのコストは、回路設計CADのコストに比べて高く、故に、基板設計はアウトソースされるケースが多い。このような環境から、基板設計者は、作成された回路図通りに基板の回路パターンを作成することになる。具体的には、例えば、回路図が基板設計CADにインポートされ、その回路図に従い基板設計CADが基板回路パターンを作成し出力する。 Usually, the circuit designer and the board designer are not the same person. In particular, the cost of the board design CAD is higher than the cost of the circuit design CAD. Therefore, the board design is often outsourced. From such an environment, the board designer creates a circuit pattern of the board according to the created circuit diagram. Specifically, for example, a circuit diagram is imported into the board design CAD, and the board design CAD creates and outputs a board circuit pattern according to the circuit diagram.
回路図では、一般に、「ネット」と呼ばれるラベルが割り振られる。同じ電気信号が流れる箇所には同じネットが割り振られる。具体的には、例えば、図4に例示の回路図によれば、IC1(電源IC103)のピン2から出た電流(電気信号)が、C1(コンデンサ105)の電極1(高電位側電極161)とIC2(負荷デバイス108)のピン3に流れるので、同一ネット「A」が、それらに割り振られている。
In the circuit diagram, a label called “net” is generally assigned. The same net is allocated to the place where the same electric signal flows. Specifically, for example, according to the circuit diagram illustrated in FIG. 4, the current (electric signal) output from the
上述したように、基板設計者は、作成された回路図通りに基板の回路パターンを作成することになる。故に、作成された回路図が、図4に示した回路図であれば、図5に示す基板回路パターンが作成されることになる。作成された基板回路パターンでは、図5に示すように、コンデンサ105の高電位側電極161が接合されるパッドは、分割パッド151にはならず、通常の連続したパッドである。
As described above, the board designer creates the circuit pattern of the board according to the created circuit diagram. Therefore, if the created circuit diagram is the circuit diagram shown in FIG. 4, the substrate circuit pattern shown in FIG. 5 is created. In the created substrate circuit pattern, as shown in FIG. 5, the pad to which the high
このような理由から、評価のためだけのパッドを設けること無しに電子回路100を評価する手段の1つとして分割パッド151を採用することは、当業者にとって容易ではない。
For these reasons, it is not easy for those skilled in the art to employ the divided
なお、第1及び第2サブパッド111A及び111Bは、それぞれ面積が同じであることが望ましい(「同じ」とは、厳密に同じでもよいが、同程度であればよい)。なぜなら、高電位側電極161は、第1及び第2サブパッド111A及び111Bに例えばリフロー式で半田付けされるが、第1及び第2サブパッド111A及び111Bの面積がそれぞれ同じであれば、半田の量が同じとなり故に溶ける時間も同じとなり、結果として、コンデンサ105が傾くことなく固定されるからである。言い換えれば、第1及び第2サブパッド111A及び111Bの半田が溶ける時間が不均一になってコンデンサ105が傾いてしまうといった可能性を軽減できるからである。
It is desirable that the first and second subpads 111A and 111B have the same area (“same” may be exactly the same but may be the same). This is because the high
以下、実施例2を説明する。その際、実施例1との相違点を主に説明し、実施例1との共通点については説明を省略或いは簡略する。 Example 2 will be described below. At that time, differences from the first embodiment will be mainly described, and description of common points with the first embodiment will be omitted or simplified.
図6は、実施例2に係る電子回路(コンデンサ105から出た電流を測定する評価時)の主要部分の模式図である。 FIG. 6 is a schematic diagram of the main part of the electronic circuit according to the second embodiment (when evaluating the current output from the capacitor 105).
実施例2に係る電子回路600では、分割パッド651及び相対パッド653のうちの少なくとも分割パッド651の面積(ここでは、第1及び第2サブパッド611A及び611Bの面積の合計)が、コンデンサ105以外の電子デバイスの電極が接続される不図示のパッド(通常のパッド)の面積よりも大きい。つまり、少なくとも分割パッド651はワイドパッドでよい。
In the
実施例2によれば、少なくとも電極161の接合面積が大きいので、評価や、第1及び第2サブパッド611A及び611Bを跨る接合を行い易い。
According to the second embodiment, since at least the bonding area of the
実施例2でも、第1及び第2サブパッド611A及び611Bは、それぞれ面積が同じであることが望ましい。 Also in the second embodiment, it is desirable that the first and second subpads 611A and 611B have the same area.
また、実施例2のようなワイドパッドは、後述の実施例3〜7のいずれにおいても採用されてよい。 Further, the wide pad as in the second embodiment may be employed in any of the third to seventh embodiments described later.
以下、実施例3を説明する。その際、実施例1及び2との相違点を主に説明し、実施例1及び2との共通点については説明を省略或いは簡略する。 Example 3 will be described below. At that time, the differences from the first and second embodiments will be mainly described, and the description of the common points with the first and second embodiments will be omitted or simplified.
図7は、実施例3に係る電子回路(コンデンサ105から出た電流を測定する評価時)の主要部分の模式図である。 FIG. 7 is a schematic diagram of the main part of the electronic circuit according to the third embodiment (when evaluating the current output from the capacitor 105).
実施例3に係る電子回路700では、コンデンサ105の高電位側電極161が接合されるパッドが、電流方向を斜めに横切るように分割された分割パッド751となっている。このため、第1及び第2サブパッド711A及び711Bの各々は、直角を有する三角形又は台形となっている。そして、第1及び第2サブパッド711A及び711Bのうち、どちらのサブパッドの底辺(相対パッド753側の辺)が長いかは、評価目的、すなわち、コンデンサ105から出た電流とコンデンサ105に入る電流のどちらを測定するかに応じて異なる。コンデンサ105から出た電流を測定する場合は、図7に示すように、第1サブパッド711Aの底辺の方が長い。
In the
以下、実施例4を説明する。その際、実施例1〜3との相違点を主に説明し、実施例1〜3との共通点については説明を省略或いは簡略する。 Example 4 will be described below. At that time, the differences from the first to third embodiments will be mainly described, and the description of the common points with the first to third embodiments will be omitted or simplified.
図8は、実施例4に係る電子回路(コンデンサ105に入る電流を測定する評価時)の主要部分の模式図である。 FIG. 8 is a schematic diagram of the main part of the electronic circuit according to the fourth embodiment (during evaluation for measuring the current entering the capacitor 105).
この電子回路800では、分割パッド851の第1及び第2サブパッド811A及び811Bのうち、第2サブパッド811Bの底辺の方が長い。
In the
実施例3及び4によれば、評価目的に応じて、第1及び第2サブパッド711A及び711B(811A及び811B)のうちのどちらかの底辺がより長いので、評価を行い易い。 According to the third and fourth embodiments, depending on the evaluation purpose, since either one of the first and second subpads 711A and 711B (811A and 811B) is longer, the evaluation is easy.
また、実施例3及び4によれば、分割パッド751(851)のカットパターン(右斜め下方向か左斜め下方向か)、言い換えれば、第1及び第2サブパッド711A及び711B(811A及び811B)のうちのどちらの底辺がより長いから、電流方向の特定も可能である。このため、電流方向を知るためにわざわざ回路図を見る必要が無い。 Further, according to the third and fourth embodiments, the cut pattern of the dividing pad 751 (851) (right diagonally downward direction or left diagonally downward direction), in other words, the first and second subpads 711A and 711B (811A and 811B). Since the base of either of these is longer, it is possible to specify the current direction. For this reason, it is not necessary to look at the circuit diagram to know the current direction.
なお、実施例3及び4のいずれでも、第1及び第2サブパッド711A及び711B(811A及び811B)は、それぞれ面積が同じであることが望ましい。 In any of the third and fourth embodiments, it is desirable that the first and second subpads 711A and 711B (811A and 811B) have the same area.
以下、実施例5を説明する。その際、実施例1〜4との相違点を主に説明し、実施例1〜4との共通点については説明を省略或いは簡略する。 Example 5 will be described below. At that time, the differences from the first to fourth embodiments will be mainly described, and the description of the common points with the first to fourth embodiments will be omitted or simplified.
図9は、実施例5に係る電子回路の主要部分の模式図である。 FIG. 9 is a schematic diagram of the main part of the electronic circuit according to the fifth embodiment.
実施例5に係る電子回路900では、分割パッド951は、図7の分割パッド751と図8の分割パッド851の組合せである。すなわち、分割パッド951は、X字状にカットされたパッドであり、故に、第1及び第2サブパッド911A及び911Bの他に、それらに挟まれた第3及び第4サブパッド911C及び911Dを有する。
In the
図10は、電子回路900の評価においてコンデンサ105から出た電流を測定する時の模式図である。図11は、電子回路900の評価においてコンデンサ105に入る電流を測定する時の模式図である。
FIG. 10 is a schematic diagram when measuring the current output from the
分割パッド951のカットパターンによれば、コンデンサ105から出た電流とコンデンサ105に入る電流のどちらの評価も行い易い。
According to the cut pattern of the divided
第3及び第4サブパッド911C及び911Dのいずれも無くてもよいが、図10及び図11によれば、好ましくは、相対パッドに近い方の第4サブパッド911Dがあればよく、第3サブパッド911Cは無くてもよい。
None of the third and
以下、実施例6を説明する。その際、実施例1〜5との相違点を主に説明し、実施例1〜5との共通点については説明を省略或いは簡略する。 Example 6 will be described below. At that time, the differences from the first to fifth embodiments will be mainly described, and the description of the common points with the first to fifth embodiments will be omitted or simplified.
図12は、実施例6に係る電子回路の主要部分の模式図である。 FIG. 12 is a schematic diagram of the main part of the electronic circuit according to the sixth embodiment.
実施例6に係る電子回路1200では、分割パッド1251の第1及び第2サブパッド1211A及び1211Bのうちの少なくとも1つが楔形である。そして、第1及び第2サブパッド1211A及び1211Bのうちの少なくとも1つが、電流方向を示す形状である。例えば、第1サブパッド1211は、二等辺三角形又は正三角形のような三角形であり、最も電流方向下流側に位置する頂点が、電流方向を示す。或いは、例えば、第2サブパッド1211は、相対パッドに近い辺が長い直角三角形を含み、斜辺の向きが、電流方向を示す。
In the
実施例6によれば、第1及び第2サブパッド1211A及び1211Bのうちの少なくとも1つの形状から、電流方向の特定が可能である。このため、電流方向を知るためにわざわざ回路図を見る必要が無い。
According to the sixth embodiment, the current direction can be specified from the shape of at least one of the first and
以下、実施例7を説明する。その際、実施例1〜6との相違点を主に説明し、実施例1〜6との共通点については説明を省略或いは簡略する。 Example 7 will be described below. At that time, the differences from the first to sixth embodiments will be mainly described, and the description of the common points with the first to sixth embodiments will be omitted or simplified.
図13は、実施例7に係る電子回路の主要部分の模式図である。 FIG. 13 is a schematic diagram of the main part of the electronic circuit according to the seventh embodiment.
実施例7に係る電子回路1300では、分割パッド1351のカットパターンは波状になっている。つまり、カットパターンは、必ずしも直線を含む必要が無く、少なくとも一部が曲線でもよい。
In the
分割パッド1351では、第1及び第2サブパッド1311A及び1311Bの面積がそれぞれ同じであることが望ましい。
In the divided
また、実施例7では、第1及び第2サブパッド1311A及び1311Bの少なくとも1つが電流方向を示す形状とされていてもよい。例えば、第1及び第2サブパッド1311A及び1311Bのうち、第1サブパッド1311Aが、第2サブパッド1311Bよりも電流方向に長い部分を含んでいてもよい。
In the seventh embodiment, at least one of the first and
以上、幾つかの実施例を説明したが、これらは、本発明の説明のための例示であって、本発明の範囲をこれらの実施例にのみ限定する趣旨ではない。すなわち、本発明は、他の種々の形態でも実施する事が可能である。例えば、コンデンサ105の高電位側電極161が接合されるパッドは、第1配線(上流側の配線)に接続された第1サブパッドと第2配線(下流側の配線)に接続された第2のサブパッドとを含んでいれば、N個(Nは2以上の整数)のサブパッドに分割されていてよい。
Although several embodiments have been described above, these are examples for explaining the present invention, and are not intended to limit the scope of the present invention only to these embodiments. That is, the present invention can be implemented in various other forms. For example, the pad to which the high-potential-
100、600、700、800、900、1200、1300:電子回路 100, 600, 700, 800, 900, 1200, 1300: electronic circuit
Claims (6)
前記電子回路基板上に設けられた電子デバイスと、
前記電子デバイスの第1電極が接続される第1パッドと、
前記電子デバイスの第2電極が接続される第2パッドと
を備え、
前記第2パッドは、電流方向に離間した第1サブパッド及び第2サブパッドを含み、
前記第2電極は、前記第1及び第2サブパッドに跨っている、
電子回路。 An electronic circuit board;
An electronic device provided on the electronic circuit board;
A first pad to which the first electrode of the electronic device is connected;
A second pad to which the second electrode of the electronic device is connected,
The second pad includes a first subpad and a second subpad spaced apart in a current direction,
The second electrode straddles the first and second subpads;
Electronic circuit.
前記高電位側電極は、前記第1及び第2サブパッドに半田付けされており、
前記第1及び第2サブパッドは、それぞれ面積が同じである、
請求項1記載の電子回路。 The first electrode is a low-potential side electrode of the electronic device, and the second electrode is a high-potential side electrode of the electronic device;
The high potential side electrode is soldered to the first and second subpads,
The first and second subpads have the same area.
The electronic circuit according to claim 1.
請求項1又は2記載の電子回路。 At least one of the first and second subpads is a shape indicating the current direction.
The electronic circuit according to claim 1 or 2.
請求項1乃至3のうちのいずれか1項に記載の電子回路。 An area of the second pad is larger than an area of at least one pad to which an electrode of an electronic device other than the target electronic device is connected;
The electronic circuit according to claim 1.
請求項1乃至4のうちのいずれか1項に記載の電子回路。 The electronic device is an electronic device determined according to an evaluation purpose.
The electronic circuit according to claim 1.
前記電子回路に接続された負荷デバイスと
を備え、
前記電子回路が、電源回路を有し、
前記第1サブパッドが、第1配線を介して前記電源回路に接続されており、
前記第2サブパッドが、第2配線を介して前記負荷デバイスに接続されている、
電子機器。 An electronic circuit according to any one of claims 1 to 5,
A load device connected to the electronic circuit,
The electronic circuit has a power supply circuit;
The first subpad is connected to the power supply circuit via a first wiring;
The second subpad is connected to the load device via a second wiring;
Electronics.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015211068A JP2017083267A (en) | 2015-10-27 | 2015-10-27 | Electronic circuit and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015211068A JP2017083267A (en) | 2015-10-27 | 2015-10-27 | Electronic circuit and electronic apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017083267A true JP2017083267A (en) | 2017-05-18 |
Family
ID=58713070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015211068A Pending JP2017083267A (en) | 2015-10-27 | 2015-10-27 | Electronic circuit and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017083267A (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57186048U (en) * | 1981-05-20 | 1982-11-26 | ||
JPS6486536A (en) * | 1987-09-29 | 1989-03-31 | Toshiba Corp | Semiconductor device |
JPH02237091A (en) * | 1989-03-09 | 1990-09-19 | Fujitsu Ltd | Printed wiring board |
US5381105A (en) * | 1993-02-12 | 1995-01-10 | Motorola, Inc. | Method of testing a semiconductor device having a first circuit electrically isolated from a second circuit |
WO2011162005A1 (en) * | 2010-06-24 | 2011-12-29 | ボッシュ株式会社 | Printed circuit board |
-
2015
- 2015-10-27 JP JP2015211068A patent/JP2017083267A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57186048U (en) * | 1981-05-20 | 1982-11-26 | ||
JPS6486536A (en) * | 1987-09-29 | 1989-03-31 | Toshiba Corp | Semiconductor device |
JPH02237091A (en) * | 1989-03-09 | 1990-09-19 | Fujitsu Ltd | Printed wiring board |
US5381105A (en) * | 1993-02-12 | 1995-01-10 | Motorola, Inc. | Method of testing a semiconductor device having a first circuit electrically isolated from a second circuit |
WO2011162005A1 (en) * | 2010-06-24 | 2011-12-29 | ボッシュ株式会社 | Printed circuit board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102693332B (en) | Method for designing power distribution network of circuit system and related circuit system | |
JP4389224B2 (en) | Semiconductor device design method, design support system and program, and semiconductor package | |
JP5566412B2 (en) | Power semiconductor test equipment | |
JP2008166403A (en) | Printed wiring board, printed circuit board, and connecting part inspecting method of printed circuit board | |
WO2016035257A1 (en) | Shunt resistor | |
JP2006253187A (en) | Power source analyzing method and program for analyzing power source analysis | |
KR102455794B1 (en) | Substrate inspecting apparatus and substrate inspecting method | |
JP2007333598A (en) | Substrate inspecting means | |
JP5910262B2 (en) | Inspection method of component built-in board | |
CN104376938B (en) | Resistance device | |
CN105960100A (en) | Gold-plating lead adding method for golden fingers | |
JP2017083267A (en) | Electronic circuit and electronic apparatus | |
JP2002217296A (en) | Wiring design method and device thereof | |
JP5014778B2 (en) | Substrate inspection method and substrate inspection apparatus | |
TWI400999B (en) | Printed circuit board | |
CN207369411U (en) | A kind of circuit board and its pad structure | |
JP5326898B2 (en) | External terminal open / short circuit inspection method in integrated circuit and external terminal open / short circuit inspection apparatus in integrated circuit | |
JP5445193B2 (en) | Resistor, mounting method of resistor, measuring method of resistor | |
JP2021125586A (en) | Circuit board, circuit, and air conditioning device | |
JP2010165809A (en) | Semiconductor device and test method | |
JP3688691B2 (en) | Resistors and circuit boards | |
JP6752678B2 (en) | Processing equipment and board inspection equipment | |
TWI406617B (en) | Printed circuit board | |
US10701794B2 (en) | Printed circuit board and power copper surface configuration method thereof | |
JP6877238B2 (en) | Inspection system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190130 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190806 |