JP2017076724A - Stacked image sensor and imaging device - Google Patents

Stacked image sensor and imaging device Download PDF

Info

Publication number
JP2017076724A
JP2017076724A JP2015203983A JP2015203983A JP2017076724A JP 2017076724 A JP2017076724 A JP 2017076724A JP 2015203983 A JP2015203983 A JP 2015203983A JP 2015203983 A JP2015203983 A JP 2015203983A JP 2017076724 A JP2017076724 A JP 2017076724A
Authority
JP
Japan
Prior art keywords
chip
imaging
image sensor
processing
curvature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015203983A
Other languages
Japanese (ja)
Other versions
JP6650721B2 (en
Inventor
荒井 達也
Tatsuya Arai
達也 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2015203983A priority Critical patent/JP6650721B2/en
Publication of JP2017076724A publication Critical patent/JP2017076724A/en
Application granted granted Critical
Publication of JP6650721B2 publication Critical patent/JP6650721B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To achieve a technique capable of suppressing degradation of imaging characteristics and connection failure by bending an imaging surface of a stacked type image sensor.SOLUTION: The stacked type image sensor includes: an imaging chip for shooting an image; and a stacked processing chip for processing an output signal from the imaging chip. The imaging chip and the processing chip are connected in a peripheral portion of a pixel region in the imaging chip. Regions other than the connection portion of the imaging chip and the processing chip are made to be deformable.SELECTED DRAWING: Figure 4

Description

本発明は、撮像素子の撮像面の曲率を可変制御する技術に関する。   The present invention relates to a technique for variably controlling the curvature of an imaging surface of an imaging element.

近年、コンパクトデジタルカメラにも1型以上の大型のイメージセンサが搭載されるようになっている。これにより、従来は一眼レフカメラでしかできなかった超高感度での撮影や、被写体深度が浅くボケ味が生きる撮影などがコンパクトデジタルカメラでもできるようになる。   In recent years, compact digital cameras have been equipped with one or more large image sensors. As a result, it is possible to shoot with ultra-high sensitivity, which was conventionally possible only with a single-lens reflex camera, or with a compact digital camera, such as shooting with a shallow subject depth and vivid blur.

このようにコンパクトデジタルカメラに大型イメージセンサを搭載する場合、レンズも大型化する傾向にあるため、レンズを小型化することが必要となる。しかしながら、同等の性能を維持しつつレンズを小型化しようとした場合、被写体から撮像面へ入射する光線の入射角度(以下、光線入射角)が大きくなってしまうという課題がある。   As described above, when a large image sensor is mounted on a compact digital camera, the lens tends to increase in size, and thus it is necessary to reduce the size of the lens. However, when trying to reduce the size of the lens while maintaining equivalent performance, there is a problem that the incident angle (hereinafter referred to as a light beam incident angle) of light incident on the imaging surface from the subject increases.

このような課題を解決する手段として、特許文献1では、レンズ収差を補正するために、撮像面を湾曲させた構造の撮像素子が提案されている。また、特許文献2では、撮像素子の撮像面の曲率がレンズの像面収差に応じて設定されており、ズーミング時にテレ側とワイド側の間で曲率を可変制御する撮像装置が提案されている。   As means for solving such a problem, Patent Document 1 proposes an imaging element having a structure in which an imaging surface is curved in order to correct lens aberration. Japanese Patent Application Laid-Open No. 2004-228561 proposes an imaging apparatus in which the curvature of the imaging surface of the imaging element is set according to the image field aberration of the lens, and the curvature is variably controlled between the tele side and the wide side during zooming. .

特許第4604307号公報Japanese Patent No. 4604307 特開2012−182194号公報JP 2012-182194 A 特開2014−116380号公報JP, 2014-116380, A

撮像素子の撮像面の曲率を可変制御するためには、例えば負圧が用いられる。図8(a)は、撮像素子の撮像面の曲率を制御する曲率制御機構の構成の概略図である。   In order to variably control the curvature of the imaging surface of the imaging element, for example, negative pressure is used. FIG. 8A is a schematic diagram of a configuration of a curvature control mechanism that controls the curvature of the imaging surface of the imaging element.

図8(a)に示すように、撮像素子800は、湾曲部802を有する半導体基板である撮像チップ801と、平坦部804および開口部805を有する台座803、底板806、吸引部807を備える。撮像チップ801は、台座803の表面側の平坦部804により支持される。また、底板806は、台座803の裏面側の開口部805を閉塞するように設けられる。そして、吸引部807は、底板806における開口部805に対応する位置に取り付けられている。   As shown in FIG. 8A, the imaging element 800 includes an imaging chip 801 that is a semiconductor substrate having a curved portion 802, a base 803 having a flat portion 804 and an opening 805, a bottom plate 806, and a suction portion 807. The imaging chip 801 is supported by the flat portion 804 on the surface side of the base 803. The bottom plate 806 is provided so as to close the opening 805 on the back surface side of the base 803. The suction part 807 is attached at a position corresponding to the opening 805 in the bottom plate 806.

撮像チップ801は、中央部分に複数の画素が二次元状に配列された撮像面を有し、周辺部分に回路部を有している。   The imaging chip 801 has an imaging surface in which a plurality of pixels are two-dimensionally arranged in the central portion, and has a circuit portion in the peripheral portion.

そして、吸引部807が、底板806により気密状態とされた開口部805の内部のガスを吸引し、開口部805の内部の気圧(負圧)を制御することにより湾曲部802の曲率を可変制御するように構成されている。   Then, the suction unit 807 sucks the gas inside the opening 805 made airtight by the bottom plate 806 and variably controls the curvature of the bending part 802 by controlling the atmospheric pressure (negative pressure) inside the opening 805. Is configured to do.

また近年、デジタルカメラに用いられるイメージセンサとして、信号処理用のLSI(集積回路)からなる信号処理チップ上に撮像用のLSI(集積回路)からなる撮像チップを積層した積層型イメージセンサが登場している。積層型イメージセンサは、画素ごと、または複数の画素に対して1つのTSV(Through Silicon Via)が設けられており、マイクロバンプを介して、画素信号を信号処理チップに送出することができる。このように、撮像チップと信号処理チップを積層構造にすることで、省スペース化や処理の高速化等を実現することができる。特許文献3には、積層型イメージセンサの湾曲形状を変化させることで画質改善を行う技術が記載されている。   Recently, as an image sensor used in a digital camera, a laminated image sensor in which an imaging chip made of an imaging LSI (integrated circuit) is stacked on a signal processing chip made of a signal processing LSI (integrated circuit) has appeared. ing. In the stacked image sensor, one TSV (Through Silicon Via) is provided for each pixel or a plurality of pixels, and a pixel signal can be sent to a signal processing chip via a micro bump. As described above, by forming the imaging chip and the signal processing chip in a stacked structure, it is possible to realize space saving, high-speed processing, and the like. Patent Document 3 describes a technique for improving image quality by changing the curved shape of a stacked image sensor.

ところで、積層型イメージセンサは、マイクロバンプによって撮像チップから信号処理チップへ信号転送を行うため、積層型イメージセンサを湾曲させる際にマイクロバンプが存在する部分も湾曲させると、平坦部と湾曲部とで撮像特性に差異が発生する場合がある。また、湾曲形状を可変制御する場合には、湾曲形状が変わるたびに撮像特性が変化してしまう。さらに、マイクロバンプによる接続部分を湾曲させることで、接続部分にクラックが発生するなど接続不良も発生しやすくなる。   By the way, since the multilayer image sensor performs signal transfer from the imaging chip to the signal processing chip by the micro bump, if the portion where the micro bump exists is curved when the multilayer image sensor is curved, the flat portion and the curved portion May cause a difference in imaging characteristics. In addition, when the curved shape is variably controlled, the imaging characteristics change every time the curved shape changes. Further, by curving the connection portion by the micro bump, a connection failure such as a crack in the connection portion is likely to occur.

本発明では、上記課題に鑑みてなされ、その目的は、積層型イメージセンサの撮像面を湾曲させることによる撮像特性を悪化や接続不良を抑制できる技術を実現することである。   The present invention has been made in view of the above problems, and an object thereof is to realize a technique capable of suppressing deterioration in imaging characteristics and poor connection caused by curving the imaging surface of a multilayer image sensor.

上記課題を解決し、目的を達成するために、本発明の積層型イメージセンサは、画像を撮像する撮像チップと、撮像チップからの出力信号を処理する処理チップとが積層された積層型イメージセンサであって、前記撮像チップと前記処理チップは、前記撮像チップにおける画素領域の周辺部分で接続されており、前記撮像チップと前記処理チップとの接続部以外の領域を曲げ変形可能としたことを特徴とする。   In order to solve the above problems and achieve the object, a multilayer image sensor of the present invention is a multilayer image sensor in which an imaging chip for capturing an image and a processing chip for processing an output signal from the imaging chip are stacked. The imaging chip and the processing chip are connected at a peripheral portion of the pixel area in the imaging chip, and the area other than the connection portion between the imaging chip and the processing chip can be bent and deformed. Features.

本発明によれば、積層型イメージセンサの撮像面を湾曲させることによる撮像特性を悪化や接続不良を抑制できる。   According to the present invention, it is possible to suppress deterioration of the imaging characteristics and poor connection caused by curving the imaging surface of the multilayer image sensor.

本実施形態の撮像装置の構成を示すブロック図。1 is a block diagram illustrating a configuration of an imaging apparatus according to an embodiment. 本実施形態の積層型イメージセンサの構成図。1 is a configuration diagram of a stacked image sensor of the present embodiment. 本実施形態の撮像チップと処理チップの回路図。The circuit diagram of the imaging chip and processing chip of this embodiment. 本実施形態の積層型イメージセンサの撮像チップと処理チップとが重ね合わせて固定される様子を示す斜視図(a)、重ね合わせて固定された状態の正面図(b)および(b)のX−X断面図(c)。The perspective view (a) which shows a mode that the imaging chip and processing chip of the lamination type image sensor of this embodiment are piled up and fixed, front view (b) of the state piled up and fixed, and X of (b) -X sectional drawing (c). 積層型イメージセンサと曲率制御部の構成を説明する図。The figure explaining the structure of a laminated image sensor and a curvature control part. 本実施形態の曲率制御処理に用いられる曲率制御テーブルを示す図。The figure which shows the curvature control table used for the curvature control process of this embodiment. 本実施形態による撮像素子の撮像面の曲率制御処理を示すフローチャート。6 is a flowchart showing curvature control processing of the imaging surface of the imaging device according to the present embodiment. 従来の曲率制御部の構成を説明する図。The figure explaining the structure of the conventional curvature control part.

以下に、添付図面を参照して本発明を実施するための形態について詳細に説明する。尚、以下に説明する実施の形態は、本発明を実現するための一例であり、本発明が適用される装置の構成や各種条件によって適宜修正又は変更されるべきものであり、本発明は以下の実施の形態に限定されるものではない。また、後述する各実施形態の一部を適宜組み合わせて構成しても良い。   EMBODIMENT OF THE INVENTION Below, the form for implementing this invention with reference to an accompanying drawing is demonstrated in detail. The embodiment described below is an example for realizing the present invention, and should be appropriately modified or changed according to the configuration and various conditions of the apparatus to which the present invention is applied. It is not limited to the embodiment. Moreover, you may comprise combining suitably one part of each embodiment mentioned later.

以下、本発明を、コンパクトデジタルカメラなどの撮像装置に適用した実施形態について説明する。なお、本発明は、イメージセンサの撮像面の曲率を可変に制御できる機能を有する他の装置にも適用可能である。   Hereinafter, embodiments in which the present invention is applied to an imaging apparatus such as a compact digital camera will be described. The present invention can also be applied to other devices having a function capable of variably controlling the curvature of the imaging surface of the image sensor.

<装置構成>図1を参照して、本発明に係る実施形態の撮像装置の構成および機能の概略について説明する。   <Apparatus Configuration> With reference to FIG. 1, an outline of a configuration and functions of an imaging apparatus according to an embodiment of the present invention will be described.

図1において、本実施形態の撮像装置100には1型以上の大型の撮像素子が搭載されている。   In FIG. 1, an image pickup apparatus 100 according to the present embodiment is equipped with a one-type or larger large image pickup element.

光学系101は、フォーカスレンズやズームレンズ、絞り、シャッター等を含む。   The optical system 101 includes a focus lens, a zoom lens, a diaphragm, a shutter, and the like.

光学系制御部102は、主制御部111からの制御信号に基づいてレンズ、絞り、シャッターの駆動制御を行う。例えば、ズーミング時は、光学系制御部102は、ユーザのズーム操作に応じてズームレンズをテレ端とワイド端の間において所定のズーム倍率に対応する位置に移動させるズーム制御を行う。シャッターは、積層型イメージセンサ103の撮像面に結像される被写体像光の照射時間を調節するために機械的に駆動されるメカニカルシャッターである。絞りは、積層型イメージセンサ103の撮像面に結像される被写体像の光量を調節するものであり、機械的に駆動されることで開口径が可変な絞り羽根を含む。   The optical system control unit 102 performs drive control of the lens, the diaphragm, and the shutter based on a control signal from the main control unit 111. For example, during zooming, the optical system control unit 102 performs zoom control to move the zoom lens to a position corresponding to a predetermined zoom magnification between the tele end and the wide end in accordance with the zoom operation of the user. The shutter is a mechanical shutter that is mechanically driven to adjust the irradiation time of subject image light formed on the imaging surface of the multilayer image sensor 103. The diaphragm adjusts the amount of light of the subject image formed on the imaging surface of the multilayer image sensor 103, and includes diaphragm blades whose aperture diameter is variable by being mechanically driven.

積層型イメージセンサ(以下、センサチップともいう)103は、CCDやCMOS等からなる第1の半導体基板である撮像チップ300と第2の半導体基板である処理チップ310とを重ね合せた状態で固定して構成されている。撮像チップ300は、光学系101を介して結像された被写体像を電気信号に変換する画素200が二次元状に配列されて構成される。   A stacked image sensor (hereinafter also referred to as a sensor chip) 103 is fixed in a state where an imaging chip 300 that is a first semiconductor substrate made of a CCD, a CMOS, or the like and a processing chip 310 that is a second semiconductor substrate are overlapped. Configured. The imaging chip 300 is configured by two-dimensionally arranging pixels 200 that convert a subject image formed through the optical system 101 into an electrical signal.

処理チップ310は、撮像チップ300の画素200に対して、アナログ信号をデジタル信号に変換するAD変換回路210と、AD変換回路210で生成されたデジタル信号に対して所定の信号処理等を施す画像処理回路220とを含む。   The processing chip 310 has an AD conversion circuit 210 that converts an analog signal into a digital signal for the pixels 200 of the imaging chip 300, and an image that performs predetermined signal processing or the like on the digital signal generated by the AD conversion circuit 210. And processing circuit 220.

なお、センサチップ103の詳細な構成については、図2および図3を用いて後述する。   The detailed configuration of the sensor chip 103 will be described later with reference to FIGS.

信号処理部106は、デジタル信号処理装置(DSP)からなり、センサチップ103から出力されるデジタル信号に対して色変換処理やガンマ補正処理などの信号処理を施し、圧縮処理を行って画像データを生成する。また、信号処理部106は、主制御部111からの制御信号により画像データをメモリ部107や記録媒体109へ出力したり、メモリ部107や記録媒体109から読み出した画像データに所定の信号処理を施す。さらに、信号処理部106は、センサチップ103の出力信号から合焦状態や露光量等の測光データを検出する機能も有する。   The signal processing unit 106 includes a digital signal processing device (DSP). The signal processing unit 106 performs signal processing such as color conversion processing and gamma correction processing on the digital signal output from the sensor chip 103, and performs compression processing to convert image data. Generate. The signal processing unit 106 outputs image data to the memory unit 107 and the recording medium 109 according to a control signal from the main control unit 111, and performs predetermined signal processing on the image data read from the memory unit 107 and the recording medium 109. Apply. Further, the signal processing unit 106 has a function of detecting photometric data such as a focused state and an exposure amount from the output signal of the sensor chip 103.

撮像制御部104は、主制御部111からの制御信号に基づいてセンサチップ103を駆動するためのタイミング信号を発生し、センサチップ103の撮像チップ300および処理チップ310に出力する。   The imaging control unit 104 generates a timing signal for driving the sensor chip 103 based on a control signal from the main control unit 111 and outputs the timing signal to the imaging chip 300 and the processing chip 310 of the sensor chip 103.

曲率制御部105は、図5で後述するが、センサチップ103に設けられ、主制御部111からの制御信号に基づいてセンサチップ103の撮像面の曲率の可変制御を行う。   As will be described later with reference to FIG. 5, the curvature control unit 105 is provided in the sensor chip 103, and performs variable control of the curvature of the imaging surface of the sensor chip 103 based on a control signal from the main control unit 111.

主制御部111は、CPU、メインメモリ(RAM)、入出力回路、タイマー回路などを有し、CPUがメモリ部107に格納されたプログラムをRAMの作業エリアに展開し、実行することにより、装置全体の動作を制御する。   The main control unit 111 includes a CPU, a main memory (RAM), an input / output circuit, a timer circuit, and the like, and the CPU expands the program stored in the memory unit 107 in the RAM work area and executes the program. Control overall operation.

メモリ部107は、信号処理部106から出力される画像データを一時的に記憶する。また、メモリ部107は、主制御部111のCPUの動作用の定数、プログラム、設定情報等が記録される。ここでいう、プログラムとは、本実施形態にて後述するセンサチップ103の撮像面の曲率の可変制御シーケンスを実行するためのプログラムのことである。   The memory unit 107 temporarily stores the image data output from the signal processing unit 106. The memory unit 107 stores constants, programs, setting information, and the like for operation of the CPU of the main control unit 111. Here, the program is a program for executing a variable control sequence of the curvature of the imaging surface of the sensor chip 103 described later in the present embodiment.

表示部108は、例えばLCDや有機ELが用いられ、画像の表示や操作補助のための表示、カメラの状態表示を行う他、撮影時には撮影画面と測距領域を表示する。   The display unit 108 uses, for example, an LCD or an organic EL, and displays an image, a display for assisting operations, a camera status display, and a shooting screen and a distance measurement area during shooting.

記録媒体109には、信号処理部106から出力される画像データ(静止画、動画が記録される。記録媒体109は、撮像装置100に装着されるメモリカードやハードディスクドライブなどであっても良いし、撮像装置100に内蔵されたフラッシュメモリやハードディスクドライブであってもよい。なお、メモリ部107と記録媒体109とを同一の構成としてもよい。   The recording medium 109 records image data (still images and moving images) output from the signal processing unit 106. The recording medium 109 may be a memory card or a hard disk drive attached to the imaging apparatus 100. Alternatively, a flash memory or a hard disk drive built in the imaging apparatus 100 may be used, and the memory unit 107 and the recording medium 109 may have the same configuration.

操作部110は、撮像装置100への各種指示を入力するためのユーザ操作を受け付ける操作手段であり、ボタンやスイッチなどの物理的な操作部材や、タッチパネルを通じた入力手段など様々な形態が利用可能である。操作部110は、例えば、画像の撮影時や再生時の各種設定を行うメニュースイッチ、レンズのズーム動作を指示するズームレバー、撮影モードや再生モードなどの動作モードの切替スイッチ、シャッタースイッチ、電源スイッチなどを含む。主制御部111は、ユーザが操作部110を介して入力した指示や設定に基づいて撮像装置100を制御すると共に、表示部108に設定情報や動作状態、画像などを表示する。   The operation unit 110 is an operation unit that receives a user operation for inputting various instructions to the imaging apparatus 100, and various forms such as a physical operation member such as a button or a switch or an input unit through a touch panel can be used. It is. The operation unit 110 includes, for example, a menu switch for performing various settings at the time of image shooting and playback, a zoom lever for instructing a zoom operation of a lens, an operation mode switching switch such as a shooting mode and a playback mode, a shutter switch, and a power switch. Etc. The main control unit 111 controls the imaging apparatus 100 based on an instruction or setting input by the user via the operation unit 110 and displays setting information, an operation state, an image, and the like on the display unit 108.

<積層型イメージセンサの構成>次に、図2から図4を参照して、本実施形態の積層型イメージセンサの構成について説明する。   <Configuration of Multilayer Image Sensor> Next, the configuration of the multilayer image sensor of this embodiment will be described with reference to FIGS.

図2は、本実施形態の積層型イメージセンサを構成する撮像チップ300と処理チップ310の概略構成を例示している。   FIG. 2 illustrates a schematic configuration of the imaging chip 300 and the processing chip 310 that constitute the stacked image sensor of the present embodiment.

図2において、積層型イメージセンサ103は、画素200が二次元状に配列された撮像チップ300と、AD変換回路210が垂直方向の画素群ごとに必要数設けられた処理チップ310とを有する。また、処理チップ310は、各AD変換回路210が水平信号線311に接続された画像処理回路220を有する。撮像チップ300と処理チップ310は、それぞれのマイクロパッド303と312が、図4に示すように、マイクロバンプ510を介して電気的に接続されるように、重ね合せた状態で固定されている。   In FIG. 2, the stacked image sensor 103 includes an imaging chip 300 in which pixels 200 are two-dimensionally arranged, and a processing chip 310 in which a necessary number of AD conversion circuits 210 are provided for each vertical pixel group. Further, the processing chip 310 includes an image processing circuit 220 in which each AD conversion circuit 210 is connected to the horizontal signal line 311. The imaging chip 300 and the processing chip 310 are fixed in a superposed state so that the respective micropads 303 and 312 are electrically connected via the micro bumps 510 as shown in FIG.

ここで、撮像チップ300の構成について説明する。   Here, the configuration of the imaging chip 300 will be described.

撮像チップ300は、数百万単位の複数の画素200が二次元状に配列されて画素群を形成しているが、図2では簡略化のため水平方向(行方向)に6画素、垂直方向(列方向)に3画素のみを示している。   In the imaging chip 300, a plurality of millions of pixels 200 are two-dimensionally arranged to form a pixel group. In FIG. 2, for simplification, the horizontal direction (row direction) is 6 pixels, the vertical direction. Only three pixels are shown in the (column direction).

本実施形態では、垂直方向の同じ列の画素200が1つのAD変換回路210を共有するように、各列ごとに垂直信号線301が設けられている。   In the present embodiment, the vertical signal line 301 is provided for each column so that the pixels 200 in the same column in the vertical direction share one AD conversion circuit 210.

各画素200には選択トランジスタ205(図3参照)をオンにする選択信号線302が設けられている。各列における画素200の信号は選択信号線302によって、順次、共有された垂直信号線301から出力される。   Each pixel 200 is provided with a selection signal line 302 for turning on the selection transistor 205 (see FIG. 3). The signal of the pixel 200 in each column is sequentially output from the shared vertical signal line 301 by the selection signal line 302.

垂直信号線301は、マイクロパッド303に接続されており、マイクロバンプ510を介して処理チップ310へ画素信号を出力する。   The vertical signal line 301 is connected to the micropad 303 and outputs a pixel signal to the processing chip 310 via the microbump 510.

なお、図2では、垂直信号線301を撮像チップ300の上側と下側に振り分けてマイクロパッド303が設けられるように配線しているが、マイクロパッド303の位置はこれに限らず、別の配線レイアウトにしてもよい。   In FIG. 2, the vertical signal lines 301 are distributed so as to be provided on the upper side and the lower side of the imaging chip 300 so that the micropads 303 are provided. However, the positions of the micropads 303 are not limited to this, and other wirings are provided. It may be a layout.

次に、処理チップ310の構成について説明する。   Next, the configuration of the processing chip 310 will be described.

処理チップ310は、撮像チップ300の垂直信号線301ごとにAD変換回路210が設けられる。各AD変換回路210は、マイクロパッド312およびマイクロバンプ510を介して撮像チップ300の垂直信号線301のマイクロパッド303に接続され、撮像チップ300から画素信号を入力する。また、各AD変換回路210は水平信号線311により画像処理回路220に接続されており、AD変換回路210から出力された画像信号は水平信号線311を介して画像処理回路220に入力される。   The processing chip 310 is provided with an AD conversion circuit 210 for each vertical signal line 301 of the imaging chip 300. Each AD conversion circuit 210 is connected to the micropad 303 of the vertical signal line 301 of the imaging chip 300 via the micropad 312 and the microbump 510, and inputs a pixel signal from the imaging chip 300. Each AD conversion circuit 210 is connected to the image processing circuit 220 through a horizontal signal line 311, and an image signal output from the AD conversion circuit 210 is input to the image processing circuit 220 through the horizontal signal line 311.

図3は、図2に示す撮像チップ300の1画素200と処理チップ310のAD変換回路210の回路構成を例示している。   3 illustrates a circuit configuration of one pixel 200 of the imaging chip 300 and the AD conversion circuit 210 of the processing chip 310 illustrated in FIG.

画素200は、フォトダイオード201、転送トランジスタ202、リセットトランジスタ203、増幅トランジスタ204および選択トランジスタ205の4つのトランジスタ回路を有する。これらのトランジスタ202〜205には、例えば、NチャネルのMOSトランジスタが用いられる。   The pixel 200 includes four transistor circuits including a photodiode 201, a transfer transistor 202, a reset transistor 203, an amplification transistor 204, and a selection transistor 205. As these transistors 202 to 205, for example, N-channel MOS transistors are used.

フォトダイオード201は、受光した光をその光量に応じた電荷量の光電荷(ここでは、電子)に光電変換する。   The photodiode 201 photoelectrically converts the received light into photoelectric charges (here, electrons) having a charge amount corresponding to the amount of light.

フォトダイオード201のカソードは、転送トランジスタ202を介して増幅トランジスタ204のゲートと電気的に接続されている。この増幅トランジスタ204のゲートと電気的に接続されたノード206をFD(フローティングディフュージョン)部と呼ぶ。   The cathode of the photodiode 201 is electrically connected to the gate of the amplification transistor 204 through the transfer transistor 202. A node 206 electrically connected to the gate of the amplification transistor 204 is called an FD (floating diffusion) portion.

転送トランジスタ202は、フォトダイオード201のカソードとFD部206との間に接続されている。そして、転送トランジスタ202のゲートに不図示の転送線を介して転送パルスφTRSが印加されることによってオンとなり、フォトダイオード201で光電変換された光電荷をFD部206に転送する。   The transfer transistor 202 is connected between the cathode of the photodiode 201 and the FD unit 206. Then, a transfer pulse φTRS is applied to the gate of the transfer transistor 202 via a transfer line (not shown), and the photoelectric charge photoelectrically converted by the photodiode 201 is transferred to the FD unit 206.

リセットトランジスタ203は、ドレインが画素電源Vddに、ソースがFD部206にそれぞれ接続されている。そして、リセットトランジスタ203のゲートに不図示のリセット線を介してリセットパルスφRSTが印加されることによってオンとなる。また、リセットトランジスタ203は、フォトダイオード201からFD部206への信号電荷の転送に先立って、FD部206の電荷を画素電源Vddに転送することによってFD部206をリセットする。   The reset transistor 203 has a drain connected to the pixel power supply Vdd and a source connected to the FD unit 206. Then, when the reset pulse φRST is applied to the gate of the reset transistor 203 via a reset line (not shown), the reset transistor 203 is turned on. The reset transistor 203 resets the FD unit 206 by transferring the charge of the FD unit 206 to the pixel power supply Vdd prior to the transfer of the signal charge from the photodiode 201 to the FD unit 206.

増幅トランジスタ204は、ゲートがFD部206に、ドレインが画素電源Vddにそれぞれ接続されている。そして、増幅トランジスタ204は、リセットトランジスタ203によってリセットした後のFD部206の電位をリセットレベルとして出力し、さらに転送トランジスタ202によって信号電荷を転送した後のFD部206の電位を信号レベルとして出力する。   The amplification transistor 204 has a gate connected to the FD unit 206 and a drain connected to the pixel power supply Vdd. The amplification transistor 204 outputs the potential of the FD unit 206 after being reset by the reset transistor 203 as a reset level, and further outputs the potential of the FD unit 206 after transferring the signal charge by the transfer transistor 202 as a signal level. .

選択トランジスタ205は、例えば、ドレインが増幅トランジスタ204のソースに、ソースが出力信号線207にそれぞれ接続されている。そして、選択トランジスタ205のゲートに不図示の選択線を介して選択パルスφSELが印加されることによってオンとなり、フォトダイオード201を選択状態にして増幅トランジスタ204から出力される信号を出力信号線207に中継する。   For example, the selection transistor 205 has a drain connected to the source of the amplification transistor 204 and a source connected to the output signal line 207. Then, when a selection pulse φSEL is applied to the gate of the selection transistor 205 via a selection line (not shown), the selection transistor 205 is turned on, and the signal output from the amplification transistor 204 is set to the output signal line 207 with the photodiode 201 selected. Relay.

なお、選択トランジスタ205については、画素電源Vddと増幅トランジスタ204のドレインとの間に接続した回路構成にすることも可能である。   Note that the selection transistor 205 may have a circuit configuration connected between the pixel power supply Vdd and the drain of the amplification transistor 204.

また、図3のように、1つの画素200が4つのトランジスタで構成されるものに限られず、例えば、増幅トランジスタ204と選択トランジスタ205を兼用した3つのトランジスタで構成しても良い。   Further, as illustrated in FIG. 3, the pixel 200 is not limited to the one configured with four transistors, and may be configured with, for example, three transistors that serve both as the amplification transistor 204 and the selection transistor 205.

画素200から出力信号線207を介して出力される画素信号は、AD変換回路210に転送される。AD変換回路210は、比較器211、アップダウンカウンタ(U/D CNT)212、メモリ213、DAコンバータ(DAC)214を有する。   A pixel signal output from the pixel 200 via the output signal line 207 is transferred to the AD conversion circuit 210. The AD conversion circuit 210 includes a comparator 211, an up / down counter (U / D CNT) 212, a memory 213, and a DA converter (DAC) 214.

比較器211は、一対の入力端子の一方に上記出力信号線207が接続され、他方にDAC214が接続される。DAC214は、撮像制御部104からの制御信号に応じてレベルがランプ的に変化するランプ信号を出力する。   In the comparator 211, the output signal line 207 is connected to one of a pair of input terminals, and the DAC 214 is connected to the other. The DAC 214 outputs a ramp signal whose level changes like a ramp in accordance with a control signal from the imaging control unit 104.

そして、比較器211は、DAC214から入力されるランプ信号のレベルと、出力信号線207から入力される画素信号のレベルとを比較する。例えば、比較器211は、画素信号のレベルがランプ信号のレベルより低い場合にはハイレベルの比較信号を出力し、画素信号のレベルがランプ信号のレベルより高い場合にはローレベルの比較信号を出力する。   The comparator 211 compares the level of the ramp signal input from the DAC 214 with the level of the pixel signal input from the output signal line 207. For example, the comparator 211 outputs a high level comparison signal when the pixel signal level is lower than the ramp signal level, and outputs a low level comparison signal when the pixel signal level is higher than the ramp signal level. Output.

アップダウンカウンタ212は、比較器211の出力端子に接続され、例えば、比較信号がハイレベルからローレベルとなる期間をカウントする。このカウント処理により、各画素200の出力信号は完全なデジタル信号値へ変換される。   The up / down counter 212 is connected to the output terminal of the comparator 211 and counts, for example, a period during which the comparison signal is changed from a high level to a low level. By this counting process, the output signal of each pixel 200 is converted into a complete digital signal value.

なお、アップダウンカウンタ212では、リセットレベルをカウントダウンしたカウント値から、画素信号のレベルをカウントアップして比較信号がハイレベルからローレベルとなるまでの期間をカウントする。   The up / down counter 212 counts up the period from the count value obtained by counting down the reset level until the level of the pixel signal is increased and the comparison signal is changed from the high level to the low level.

このように、AD変換回路210で、リセットレベルと画素信号レベルの差分を算出することで、リセットレベルを除く画素信号のみを抽出することができる。   Thus, by calculating the difference between the reset level and the pixel signal level in the AD conversion circuit 210, only the pixel signal excluding the reset level can be extracted.

メモリ213は、アップダウンカウンタ212に接続され、アップダウンカウンタ212による画素信号のカウントの際に、比較信号がハイレベルからローレベルとなるまでの期間のカウント値を記憶する。   The memory 213 is connected to the up / down counter 212 and stores a count value for a period until the comparison signal changes from the high level to the low level when the up / down counter 212 counts the pixel signal.

メモリ213に記憶された画素信号は、画像処理回路220に転送され、その他の画素の信号と共にデジタル画像信号として各種の画像処理が施され、信号処理部106へ出力される。   The pixel signal stored in the memory 213 is transferred to the image processing circuit 220, subjected to various image processing as a digital image signal together with other pixel signals, and is output to the signal processing unit 106.

図4(a)は、本実施形態の積層型イメージセンサ103の撮像チップ300と処理チップ310とが重ね合わせて固定される様子を示す斜視図である。図4(b)、(c)は本実施形態の積層型イメージセンサ103の撮像チップ300と処理チップ310とが重ね合わせて固定された状態の平面図および(b)のX−X断面図である。   FIG. 4A is a perspective view illustrating a state in which the imaging chip 300 and the processing chip 310 of the stacked image sensor 103 according to the present embodiment are overlapped and fixed. 4B and 4C are a plan view showing a state in which the imaging chip 300 and the processing chip 310 of the multilayer image sensor 103 of the present embodiment are overlapped and fixed, and a sectional view taken along line XX in FIG. is there.

本実施形態のセンサチップ103は、撮像チップ300の上面を受光部として、撮像チップ300の下面にマイクロパッド303を設け、処理チップ310の上面にマイクロパッド312を設けて、これらマイクロパッド303、312がマイクロバンプ510を介して接続されるように、各チップを重ね合わせた状態で接着剤やはんだ等の接合手段540により固定される。   In the sensor chip 103 of the present embodiment, the upper surface of the imaging chip 300 is used as a light receiving unit, the micropad 303 is provided on the lower surface of the imaging chip 300, and the micropad 312 is provided on the upper surface of the processing chip 310. Are fixed by a bonding means 540 such as an adhesive or solder in a state in which the respective chips are overlapped so that they are connected via the micro bumps 510.

また、本実施形態のセンサチップ103は、撮像チップ300と処理チップ310とが列単位で接続されているため、撮像チップ300と処理チップ310とを接続するときに画素直下の領域を接続する必要がない。すなわち、本実施形態では、図2に示したように撮像チップ300の垂直信号線301ごとにAD変換回路210を共有する構成である。このため、撮像チップ300の受光部の画素領域400に対応する位置ではなく、画素領域400の周辺部分のみにマイクロパッド303が形成されている。   In the sensor chip 103 of this embodiment, since the imaging chip 300 and the processing chip 310 are connected in units of columns, it is necessary to connect an area immediately below the pixel when the imaging chip 300 and the processing chip 310 are connected. There is no. That is, in the present embodiment, as shown in FIG. 2, the AD conversion circuit 210 is shared for each vertical signal line 301 of the imaging chip 300. For this reason, the micropad 303 is formed not only at the position corresponding to the pixel region 400 of the light receiving unit of the imaging chip 300 but only at the peripheral portion of the pixel region 400.

図示のように、第1の半導体基板である撮像チップ300は、中央部分に画素200が二次元状に配列された受光部の画素領域400を有し、周辺部分に回路部を有する矩形状であり、裏面の周辺部分にマイクロパッド303が設けられている。   As shown in the figure, an imaging chip 300 that is a first semiconductor substrate has a pixel region 400 of a light receiving unit in which pixels 200 are two-dimensionally arranged in a central portion, and has a rectangular shape having a circuit portion in a peripheral portion. There is a micropad 303 on the periphery of the back surface.

第2の半導体基板である処理チップ310は、第1の半導体基板のマイクロパッド303に対応する位置にマイクロパッド312が設けられている。   The processing chip 310 which is the second semiconductor substrate is provided with a micropad 312 at a position corresponding to the micropad 303 of the first semiconductor substrate.

本実施形態では、撮像チップ300と処理チップ310の接続部520を、撮像チップ300における画素領域400の周辺部分と、それに対応する処理チップ310の周辺部分に設けている。また、撮像チップ300と処理チップ310における各接続部520以外の領域には互いに接触していない空間部530が形成された状態となる。空間部530は、撮像チップ300の裏面と処理チップ310の表面との間の領域であって、撮像チップ300における画素領域400を含む位置に形成される。   In the present embodiment, the connection portion 520 between the imaging chip 300 and the processing chip 310 is provided in the peripheral portion of the pixel region 400 in the imaging chip 300 and the peripheral portion of the processing chip 310 corresponding thereto. In addition, in a region other than each connection portion 520 in the imaging chip 300 and the processing chip 310, a space portion 530 that is not in contact with each other is formed. The space portion 530 is an area between the back surface of the imaging chip 300 and the front surface of the processing chip 310, and is formed at a position including the pixel area 400 in the imaging chip 300.

このように、撮像チップ300と処理チップ310の接続部520において、撮像チップ300の裏面と、処理チップ310の表面とを重ねた状態で、撮像チップの裏面に配置されたマイクロパッド303と、処理チップ310の表面に配置されたマイクロパッド312とがマイクロバンプ510を介して電気的に接続される。そして、撮像チップ300と処理チップ310は電気特性を保持し、接続不良が発生しないように強固に固定される。   Thus, in the connection part 520 between the imaging chip 300 and the processing chip 310, the micropad 303 disposed on the back surface of the imaging chip in a state where the back surface of the imaging chip 300 and the front surface of the processing chip 310 are overlapped, and the processing The micropad 312 disposed on the surface of the chip 310 is electrically connected via the microbump 510. The imaging chip 300 and the processing chip 310 retain electrical characteristics and are firmly fixed so as not to cause poor connection.

このように構成されたセンサチップ103は、図5で後述するように、接続部520が曲げ変形しない状態で撮像面が湾曲されるので、撮像チップ300における画素領域400を含む領域を湾曲させる際の撮像特性の悪化や接続部520の接続不良を抑制することができる。   As will be described later with reference to FIG. 5, the sensor chip 103 configured in this manner has a curved imaging surface in a state in which the connecting portion 520 is not bent and deformed. Therefore, when the region including the pixel region 400 in the imaging chip 300 is curved. The deterioration of the imaging characteristics and the connection failure of the connection portion 520 can be suppressed.

<曲率制御部>次に、図5を参照して、本実施形態の曲率制御部105の構成および機能について説明する。   <Curvature Control Unit> Next, the configuration and function of the curvature control unit 105 of this embodiment will be described with reference to FIG.

図5に示すように、積層型イメージセンサ103は、中央部分に湾曲部501を有する撮像チップ300と、撮像チップ300と接続部520で接続される処理チップ310と、平坦部504および開口部505を有する台座503、底板506、吸引部507を備える。センサチップ103は、撮像チップ300の受光部を上面側、処理チップ310を下面側として、その周辺部分の平坦形状の接続部520が台座503の平坦部504に接着剤等により固定される。また、底板506は、台座503の裏面側の開口部505を閉塞するように設けられる。そして、吸引部507は、底板506における開口部505に対応する位置に取り付けられている。   As illustrated in FIG. 5, the stacked image sensor 103 includes an imaging chip 300 having a curved portion 501 at the center, a processing chip 310 connected to the imaging chip 300 through a connection unit 520, a flat portion 504, and an opening 505. A pedestal 503, a bottom plate 506, and a suction part 507. The sensor chip 103 has the light receiving portion of the imaging chip 300 on the upper surface side and the processing chip 310 on the lower surface side, and a flat connection portion 520 in the peripheral portion thereof is fixed to the flat portion 504 of the base 503 with an adhesive or the like. The bottom plate 506 is provided so as to close the opening 505 on the back surface side of the pedestal 503. The suction unit 507 is attached to a position corresponding to the opening 505 in the bottom plate 506.

湾曲部501は、接続部520を除くチップの中央部分が台座503の開口部505側に円弧状に三次元的に湾曲可能である。   The bending portion 501 can be bent three-dimensionally in an arc shape on the side of the opening 505 of the base 503 except for the connection portion 520.

そして、吸引部507が、底板506により気密状態とされた開口部505の内部のガスを吸引し、開口部505の内部の気圧(負圧)を制御することにより湾曲部501の曲率を可変制御するように構成されている。   Then, the suction unit 507 sucks the gas inside the opening 505 that is made airtight by the bottom plate 506, and controls the pressure (negative pressure) inside the opening 505 to variably control the curvature of the bending part 501. Is configured to do.

図中の点線は、センサチップ103の撮像チップ300および処理チップ310が吸引部507によって所定の曲率に湾曲した状態を例示している。   The dotted lines in the figure illustrate the state where the imaging chip 300 and the processing chip 310 of the sensor chip 103 are curved to a predetermined curvature by the suction unit 507.

本実施形態によれば、図8(b)に示すように撮像チップ801と処理チップ810をほぼ全面が密着した状態で接続した構造と比較して、センサチップ103を湾曲させるための柔軟性を確保することができ、積層型にする利点を保持したまま撮像面の曲率可変機能を実現することができる。   According to the present embodiment, as shown in FIG. 8B, the flexibility for bending the sensor chip 103 is improved as compared with the structure in which the imaging chip 801 and the processing chip 810 are connected in a state where the entire surface is in close contact. Therefore, it is possible to realize the function of varying the curvature of the imaging surface while maintaining the advantage of the stacked type.

このように、本実施形態のセンサチップ103は、撮像チップ300と処理チップ310が接続される画素領域周辺の接続部520を曲げ変形しない構成とし、接続部以外の領域を曲げ変形可能としたことにより、接続部520の形状を変化させずに、接続部以外の画素領域400を含む領域の湾曲形状を高精度に制御できるようになる。また、センサチップ103の湾曲形状を変化させた場合であってもチップ間の信号転送時における撮像特性の変化を抑えることができ、接続部分の接続不良が発生しにくい構造を実現することができる。   As described above, the sensor chip 103 according to the present embodiment has a configuration in which the connection portion 520 around the pixel region to which the imaging chip 300 and the processing chip 310 are connected is not bent and deformed, and the region other than the connection portion can be bent and deformed. Thus, the curved shape of the region including the pixel region 400 other than the connection portion can be controlled with high accuracy without changing the shape of the connection portion 520. In addition, even when the curved shape of the sensor chip 103 is changed, a change in imaging characteristics during signal transfer between the chips can be suppressed, and a structure in which poor connection at the connection portion is unlikely to occur can be realized. .

なお、撮像チップ300の撮像面の曲率を変更する方法としては、上記のような負圧を用いた方式以外に、圧電素子を用いる方式や、センサチップ103の裏面側に磁性膜を形成し、マグネットや電磁コイルで発生する磁力を制御することにより曲率を可変とする方式などが適用可能である。   In addition, as a method of changing the curvature of the imaging surface of the imaging chip 300, in addition to the method using the negative pressure as described above, a method using a piezoelectric element, or a magnetic film is formed on the back side of the sensor chip 103, A method of making the curvature variable by controlling the magnetic force generated by the magnet or the electromagnetic coil is applicable.

<曲率制御テーブル>次に、図6を参照して、本実施形態の積層型イメージセンサ103の撮像面の曲率制御に用いられる曲率制御テーブルについて説明する。   <Curvature Control Table> Next, a curvature control table used for curvature control of the imaging surface of the multilayer image sensor 103 of this embodiment will be described with reference to FIG.

図6(a)は、ズームレンズのズーム位置とセンサチップ103の撮像面の曲率制御に用いる曲率制御値Cとを関連付けた曲率制御テーブル、図6(b)は、撮像チップ300の湾曲部501の曲率制御値Cとズーム位置と湾曲形状の関係を示している。本実施形態の撮像装置100のメモリ部107には、図6(a)に示すような曲率制御テーブルが格納されている。曲率制御部105は、この曲率制御値Cを用いてセンサチップ103の撮像面がズームレンズのズーム位置に応じた曲率になるように制御する。この曲率制御テーブルに設定される曲率制御値Cは、ズーム位置ごとに適正な曲率になるようにセンサチップ103に対して予め実験などを行うことで求められる。   6A shows a curvature control table in which the zoom position of the zoom lens is associated with the curvature control value C used for curvature control of the imaging surface of the sensor chip 103, and FIG. 6B shows the bending portion 501 of the imaging chip 300. The relationship between the curvature control value C, the zoom position, and the curved shape is shown. The memory unit 107 of the imaging apparatus 100 according to the present embodiment stores a curvature control table as illustrated in FIG. The curvature control unit 105 uses the curvature control value C to control the imaging surface of the sensor chip 103 to have a curvature corresponding to the zoom position of the zoom lens. The curvature control value C set in the curvature control table is obtained by conducting an experiment or the like in advance on the sensor chip 103 so as to obtain an appropriate curvature for each zoom position.

図6(b)に示す例では、ズーム位置がテレ側に近づくほど曲率が小さく(湾曲部501の形状がフラットに近づく)、ワイド側に近づくほど曲率が大きくなる(湾曲部501の湾曲度が増す)ように曲率制御値Cが設定される。なお、本実施形態のズームレンズは、画像の撮影時やライブビュー時においてズーム位置がワイド側に近いほど、センサチップ103の撮像面への光線入射角が大きくなるように構成されている。   In the example shown in FIG. 6B, the curvature decreases as the zoom position approaches the tele side (the shape of the bending portion 501 approaches flat), and the curvature increases as the zoom position approaches the wide side (the curvature of the bending portion 501 increases). The curvature control value C is set so as to increase. Note that the zoom lens of the present embodiment is configured such that the light incident angle on the imaging surface of the sensor chip 103 increases as the zoom position is closer to the wide side during image capture or live view.

また、図6(a)の曲率制御テーブルでは、ズーム位置としてWide、M1などのズームポイントを用いているが、各ズーム位置での焦点距離を用いてもよい。   In the curvature control table of FIG. 6A, zoom points such as Wide and M1 are used as zoom positions, but the focal length at each zoom position may be used.

このような曲率制御テーブルを用いることによって、ズーミング時にズーム位置に応じて変化するズームレンズの光線入射角に対し、撮像特性が最適に保持されるようにセンサチップ103の撮像面の曲率を制御することができる。   By using such a curvature control table, the curvature of the imaging surface of the sensor chip 103 is controlled so that the imaging characteristics are optimally maintained with respect to the light beam incident angle of the zoom lens that changes according to the zoom position during zooming. be able to.

<撮像素子の撮像面の曲率の可変制御>次に、図7を参照して、本実施形態の撮像装置100による積層型イメージセンサ103の撮像面の曲率の可変制御シーケンスについて説明する。   <Variable Control of Curvature of Imaging Surface of Imaging Device> Next, a variable control sequence of the curvature of the imaging surface of the stacked image sensor 103 by the imaging apparatus 100 of the present embodiment will be described with reference to FIG.

なお、図7に示す処理は、撮像装置100が撮影モード時に開始され、主制御部111と曲率制御部105が協働して実行される。なお、主制御部111のCPUは、メモリ部107から読み出したプログラムをメインメモリに展開して実行することで、図7の処理を実現する。   7 is started when the imaging apparatus 100 is in the shooting mode, and the main control unit 111 and the curvature control unit 105 are executed in cooperation. Note that the CPU of the main control unit 111 implements the processing of FIG. 7 by developing the program read from the memory unit 107 in the main memory and executing it.

主制御部111は、操作部110を介して撮影動作の開始指示が入力されると、ステップS701において、撮影シーケンスに関わる制御パラメータなどの各種条件の初期設定を行う。   When a shooting operation start instruction is input via the operation unit 110, the main control unit 111 performs initial setting of various conditions such as control parameters related to the shooting sequence in step S701.

ステップS702では、主制御部111は、操作部110のズームレバーなどの操作によって設定されたズームレンズのズーム位置に関する情報を取得する。   In step S <b> 702, the main control unit 111 acquires information related to the zoom position of the zoom lens set by operating the zoom lever or the like of the operation unit 110.

ステップS703では、主制御部111は、図6(a)の曲率制御テーブルを参照して、ステップS702で取得したズーム位置情報に対応する曲率に設定するための制御値Cを生成し、曲率制御部105に付与する。   In step S703, the main control unit 111 generates a control value C for setting the curvature corresponding to the zoom position information acquired in step S702 with reference to the curvature control table of FIG. Part 105.

ステップS704では、曲率制御部105は、ステップS703で与えられた制御値Cに基づいて吸引部507の負圧制御を行う。そして、センサチップ103における撮像チップ300の湾曲部501を曲げ変形させ、所望の曲率になるように制御する。   In step S704, the curvature control unit 105 performs negative pressure control of the suction unit 507 based on the control value C given in step S703. Then, the bending portion 501 of the imaging chip 300 in the sensor chip 103 is bent and deformed, and control is performed so as to obtain a desired curvature.

ステップS705では、主制御部111は、操作部110を介して撮影終了指示が入力されたか判定し、入力された場合は処理を終了する。また、入力されていない場合には、ステップS702に戻り、取得したズーム位置情報に応じた曲率制御を繰り返し実行する。   In step S <b> 705, the main control unit 111 determines whether an imaging end instruction has been input via the operation unit 110. If input, the main control unit 111 ends the process. If not input, the process returns to step S702, and curvature control according to the acquired zoom position information is repeatedly executed.

以上のように、本実施形態によれば、センサチップ103における処理チップ310に中空形状410を形成したことで、センサチップ103を湾曲させる際の柔軟性を保持し、撮像チップ300の撮像面の曲率を高精度に制御できる。   As described above, according to the present embodiment, the hollow shape 410 is formed in the processing chip 310 in the sensor chip 103, so that flexibility when the sensor chip 103 is curved is maintained, and the imaging surface of the imaging chip 300 is maintained. Curvature can be controlled with high accuracy.

[他の実施形態]
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
[Other Embodiments]
The present invention supplies a program that realizes one or more functions of the above-described embodiments to a system or apparatus via a network or a storage medium, and one or more processors in a computer of the system or apparatus read and execute the program This process can be realized. It can also be realized by a circuit (for example, ASIC) that realizes one or more functions.

また、本実施形態では、撮像チップ300と処理チップ310を積層した構造を例示したが、本発明はこれに限らず、チップ間で信号の入出力が行われる他の半導体集積回路チップを積層して構成する場合にも適用可能である。   In the present embodiment, the structure in which the imaging chip 300 and the processing chip 310 are stacked is illustrated. However, the present invention is not limited to this, and other semiconductor integrated circuit chips in which signals are input and output are stacked. The present invention can also be applied to the case of configuring the above.

100…撮像装置、101…光学系、103…積層型イメージセンサ、105…曲率制御部、106…信号処理部、111…主制御部、300…撮像チップ、310…処理チップ DESCRIPTION OF SYMBOLS 100 ... Imaging device 101 ... Optical system 103 ... Laminated image sensor 105 ... Curvature control part 106 ... Signal processing part 111 ... Main control part 300 ... Imaging chip, 310 ... Processing chip

Claims (8)

画像を撮像する撮像チップと、撮像チップからの出力信号を処理する処理チップとが積層された積層型イメージセンサであって、
前記撮像チップと前記処理チップは、前記撮像チップにおける画素領域の周辺部分で接続されており、
前記撮像チップと前記処理チップとの接続部以外の領域を曲げ変形可能としたことを特徴とする積層型イメージセンサ。
A stacked image sensor in which an imaging chip for capturing an image and a processing chip for processing an output signal from the imaging chip are stacked,
The imaging chip and the processing chip are connected at a peripheral portion of a pixel region in the imaging chip,
A multilayer image sensor characterized in that a region other than a connection portion between the imaging chip and the processing chip can be bent and deformed.
前記接続部は、平坦な形状を有し、曲げ変形しないように構成されることを特徴とする請求項1に記載の積層型イメージセンサ。   The stacked image sensor according to claim 1, wherein the connection portion has a flat shape and is configured not to bend and deform. 前記接続部以外の領域には前記撮像チップと前記処理チップが互いに接触していない空間部が形成されることを特徴とする請求項1又は2に記載の積層型イメージセンサ。   3. The stacked image sensor according to claim 1, wherein a space portion in which the imaging chip and the processing chip are not in contact with each other is formed in a region other than the connection portion. 前記空間部は、前記撮像チップにおける画素領域を含む位置に形成されることを特徴とする請求項3に記載の積層型イメージセンサ。   The stacked image sensor according to claim 3, wherein the space portion is formed at a position including a pixel region in the imaging chip. 前記撮像チップには、複数の画素が二次元状に配列され、
前記処理チップにおける前記周辺部分には、前記撮像チップの画素の出力信号を処理する回路部が設けられていることを特徴とする請求項1ないし4のいずれか1項に記載の積層型イメージセンサ。
In the imaging chip, a plurality of pixels are arranged two-dimensionally,
5. The stacked image sensor according to claim 1, wherein a circuit portion for processing an output signal of a pixel of the imaging chip is provided in the peripheral portion of the processing chip. .
前記積層型イメージセンサを曲げ変形させて、当該イメージセンサの撮像面の曲率を制御する曲率制御部が設けられることを特徴とする請求項1ないし5のいずれか1項に記載の積層型イメージセンサ。   6. The multilayer image sensor according to claim 1, further comprising a curvature control unit configured to bend and deform the multilayer image sensor and control a curvature of an imaging surface of the image sensor. . 請求項1ないし6のいずれか1項に記載の積層型イメージセンサと、
ズーミング時に前記イメージセンサの撮像面の曲率を可変制御する制御手段と、を有することを特徴とする撮像装置。
The stacked image sensor according to any one of claims 1 to 6,
An image pickup apparatus comprising: control means for variably controlling the curvature of the image pickup surface of the image sensor during zooming.
ユーザ操作に応じてズーム動作を行うズーム手段をさらに有し、
前記制御手段は、ズーム位置に応じて前記イメージセンサの撮像面の曲率を可変制御することを特徴とする請求項7に記載の撮像装置。
Zoom means for performing a zoom operation in response to a user operation;
The imaging apparatus according to claim 7, wherein the control unit variably controls a curvature of an imaging surface of the image sensor according to a zoom position.
JP2015203983A 2015-10-15 2015-10-15 Stacked image sensor and imaging device Expired - Fee Related JP6650721B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015203983A JP6650721B2 (en) 2015-10-15 2015-10-15 Stacked image sensor and imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015203983A JP6650721B2 (en) 2015-10-15 2015-10-15 Stacked image sensor and imaging device

Publications (2)

Publication Number Publication Date
JP2017076724A true JP2017076724A (en) 2017-04-20
JP6650721B2 JP6650721B2 (en) 2020-02-19

Family

ID=58551514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015203983A Expired - Fee Related JP6650721B2 (en) 2015-10-15 2015-10-15 Stacked image sensor and imaging device

Country Status (1)

Country Link
JP (1) JP6650721B2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005278133A (en) * 2003-07-03 2005-10-06 Fuji Photo Film Co Ltd Solid state imaging device and optical device
JP2008048313A (en) * 2006-08-21 2008-02-28 Sony Corp Physical quantity detector and drive method thereof, and imaging apparatus
JP2009049499A (en) * 2007-08-14 2009-03-05 Fujifilm Corp Method for mounting semiconductor chip, and semiconductor device
JP2010050260A (en) * 2008-08-21 2010-03-04 Zycube:Kk Semiconductor image sensor
JP2012182194A (en) * 2011-02-28 2012-09-20 Sony Corp Solid-state imaging device and electronic equipment
JP2012182244A (en) * 2011-02-28 2012-09-20 Sony Corp Method for manufacturing solid state imaging device, solid state imaging device and electronic equipment using the same
JP2014116380A (en) * 2012-12-07 2014-06-26 Sony Corp Solid state image pickup element, method for manufacturing solid state image pickup element, and electronic device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005278133A (en) * 2003-07-03 2005-10-06 Fuji Photo Film Co Ltd Solid state imaging device and optical device
JP2008048313A (en) * 2006-08-21 2008-02-28 Sony Corp Physical quantity detector and drive method thereof, and imaging apparatus
JP2009049499A (en) * 2007-08-14 2009-03-05 Fujifilm Corp Method for mounting semiconductor chip, and semiconductor device
JP2010050260A (en) * 2008-08-21 2010-03-04 Zycube:Kk Semiconductor image sensor
JP2012182194A (en) * 2011-02-28 2012-09-20 Sony Corp Solid-state imaging device and electronic equipment
JP2012182244A (en) * 2011-02-28 2012-09-20 Sony Corp Method for manufacturing solid state imaging device, solid state imaging device and electronic equipment using the same
JP2014116380A (en) * 2012-12-07 2014-06-26 Sony Corp Solid state image pickup element, method for manufacturing solid state image pickup element, and electronic device

Also Published As

Publication number Publication date
JP6650721B2 (en) 2020-02-19

Similar Documents

Publication Publication Date Title
TW201515467A (en) Solid state imaging element, drive method therefor, and electronic device
JP2013090127A (en) Solid-state imaging apparatus and imaging apparatus
US11159757B2 (en) Image sensor and image capturing apparatus
JP2014182237A (en) Imaging apparatus and method of controlling the same
JP6413233B2 (en) Imaging device and imaging device
US10277853B2 (en) Image capturing apparatus and control method of the same
TW201628395A (en) Image sensor
JP2015213257A (en) Solid-state imaging apparatus and imaging apparatus
JP7064322B2 (en) Electronic devices and their control methods, as well as image sensors
US20160212315A1 (en) Image capturing apparatus and control method thereof, and storage medium
JP6056572B2 (en) Imaging device
JP2017143491A (en) Multilayer type imaging device and imaging apparatus
JP2012165070A (en) Solid state imaging element and imaging apparatus using the same
JP6650721B2 (en) Stacked image sensor and imaging device
JP2017037996A (en) Lamination type image sensor and imaging device
JP2017103603A (en) Image pickup device, imaging apparatus, and imaging method
JP6349659B2 (en) Electronic device, electronic device control method, and control program
JP6463159B2 (en) IMAGING DEVICE, ITS CONTROL METHOD, PROGRAM, AND STORAGE MEDIUM
JP7224930B2 (en) Imaging device and imaging device control method
JP6470589B2 (en) IMAGING DEVICE, ITS CONTROL METHOD, PROGRAM, AND STORAGE MEDIUM
WO2022050134A1 (en) Solid-state imaging device and electronic apparatus
JP6597769B2 (en) Imaging device and imaging apparatus
JP2018098725A (en) Imaging device and imaging apparatus
JP2016174050A (en) Imaging element, imaging device, control method of the same, program, and recording medium
JP2017085321A (en) Imaging apparatus, control method, and program

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191223

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200121

R151 Written notification of patent or utility model registration

Ref document number: 6650721

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees