JP2017069492A - Evaluation method for silicon single crystal substrate - Google Patents

Evaluation method for silicon single crystal substrate Download PDF

Info

Publication number
JP2017069492A
JP2017069492A JP2015196046A JP2015196046A JP2017069492A JP 2017069492 A JP2017069492 A JP 2017069492A JP 2015196046 A JP2015196046 A JP 2015196046A JP 2015196046 A JP2015196046 A JP 2015196046A JP 2017069492 A JP2017069492 A JP 2017069492A
Authority
JP
Japan
Prior art keywords
single crystal
silicon single
crystal substrate
width
striation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015196046A
Other languages
Japanese (ja)
Other versions
JP6390577B2 (en
Inventor
木村 明浩
Akihiro Kimura
明浩 木村
孝世 菅原
Takayo Sugawara
孝世 菅原
清隆 高野
Kiyotaka Takano
清隆 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2015196046A priority Critical patent/JP6390577B2/en
Publication of JP2017069492A publication Critical patent/JP2017069492A/en
Application granted granted Critical
Publication of JP6390577B2 publication Critical patent/JP6390577B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method capable of quantitatively evaluating striation of a silicon single crystal substrate.SOLUTION: The present invention relates to an evaluation method for a silicon single crystal substrate. The evaluation method for the silicon single crystal substrate includes the steps of: creating map data by measuring at fixed intervals distribution of a gradient of resistivity within a measurement surface of the silicon single crystal substrate; converting the map data into text data and extracting data in one direction of the silicon single crystal substrate from the text data; calculating a signal that is a moving average for each first width A in the one direction of the silicon single crystal substrate, and a base line that is a moving average for each second width B that is triple or more as wide as the first width A, from the extracted data; calculating a differential between the signal and the base line; and evaluating the calculated differential as a striation strength.SELECTED DRAWING: Figure 1

Description

本発明は、シリコン単結晶基板の評価方法に関する。   The present invention relates to a method for evaluating a silicon single crystal substrate.

近年のデバイスの高集積化に伴い、抵抗率が面内で一様なシリコンウェーハの要求が益々高まっている。LPS装置(Lateral Photovoltage Scanning, ドイツLPCon社製)では、評価対象のウェーハの測定面内の抵抗率の勾配をマップ表示して、抵抗縞(以下、ストリエーションとも言う)を可視化することができる(非特許文献1)。従来、このような装置によって作成した抵抗率の勾配を示すマップを人の目で観察して、ストリエーションの有無の判断や、評価対象のウェーハの良否を判断していた。   With the recent high integration of devices, there is an increasing demand for silicon wafers having a uniform resistivity in the plane. In the LPS apparatus (Lateral Photovoltaic Scanning, manufactured by LPCon, Germany), the resistance gradient in the measurement surface of the wafer to be evaluated can be displayed as a map to visualize resistance fringes (hereinafter also referred to as striations) ( Non-patent document 1). Conventionally, a map showing the resistivity gradient created by such an apparatus is observed with the human eye to determine the presence or absence of striations and the quality of a wafer to be evaluated.

H. J. Schulze, et al., J. Electrochem. Soc. 143 (1996) 4105H. J. et al. Schulze, et al. , J. et al. Electrochem. Soc. 143 (1996) 4105

しかしながら、上記のようなマップの見た目の印象からストリエーションの有無や、その良否を判断する従来の方法では、評価対象のシリコン単結晶基板のストリエーションを定量的に評価することができなかった。そのため、作業者によって評価の結果にばらつきが生じてしまうこともあった。   However, the conventional method for determining the presence or absence of striations from the appearance of the map as described above and the quality thereof cannot quantitatively evaluate the striations of the silicon single crystal substrate to be evaluated. Therefore, the result of evaluation may vary depending on the operator.

本発明は前述のような問題に鑑みてなされたもので、シリコン単結晶基板のストリエーションを定量的に評価することができる方法を提供することを目的とする。   The present invention has been made in view of the above problems, and an object thereof is to provide a method capable of quantitatively evaluating the striation of a silicon single crystal substrate.

上記目的を達成するために、本発明は、シリコン単結晶基板の評価方法であって、
前記シリコン単結晶基板の測定面内の抵抗率の勾配の分布を一定の間隔で測定してマップデータを作成する工程と、該マップデータをテキストデータに変換し、該テキストデータから前記シリコン単結晶基板の一方向のデータを抽出する工程と、該抽出したデータから、前記シリコン単結晶基板の前記一方向における第1の幅A毎の移動平均であるシグナルと、前記第1の幅Aの3倍以上の第2の幅B毎の移動平均であるベースラインとをそれぞれ求める工程と、前記シグナルと前記ベースラインの差分を算出する工程と、該算出した差分をストリエーション強度として評価する工程とを有することを特徴とするシリコン単結晶基板の評価方法を提供する。
In order to achieve the above object, the present invention provides a method for evaluating a silicon single crystal substrate,
Measuring the distribution of resistivity gradient in the measurement surface of the silicon single crystal substrate at regular intervals to create map data; converting the map data into text data; and converting the text data into the silicon single crystal A step of extracting data in one direction of the substrate, a signal that is a moving average for each first width A in the one direction of the silicon single crystal substrate from the extracted data, and 3 of the first width A Respectively, a step of obtaining a baseline that is a moving average for each second width B equal to or greater than twice, a step of calculating a difference between the signal and the baseline, and a step of evaluating the calculated difference as a striation strength. A method for evaluating a silicon single crystal substrate is provided.

このようにすれば、シグナルには評価対象のシリコン単結晶基板の抵抗縞情報が反映され、ベースラインには評価対象のシリコン単結晶基板の抵抗率や表面研磨状態の影響が反映されるため、その差分であるストリエーション強度には評価対象のシリコン単結晶基板の抵抗率や表面研磨状態が除去された、真の抵抗縞の状態が現れる。そのため、抵抗率の勾配を示すマップデータから、数値化されたストリエーション強度を得ることができるため、シリコン単結晶基板のストリエーションを定量的に評価することができる。   By doing so, the signal reflects the resistance fringe information of the silicon single crystal substrate to be evaluated, and the baseline reflects the influence of the resistivity and surface polishing state of the silicon single crystal substrate to be evaluated. In the striation strength that is the difference, a true resistance stripe state in which the resistivity and surface polishing state of the silicon single crystal substrate to be evaluated are removed appears. Therefore, since the digitized striation strength can be obtained from the map data indicating the resistivity gradient, the striation of the silicon single crystal substrate can be quantitatively evaluated.

このとき、評価対象の前記シリコン単結晶基板を、シリコン単結晶インゴットから切り出されたシリコンウェーハ又は検査用シリコン単結晶スラブとし、
前記一方向を、前記シリコン単結晶インゴットの半径方向とすることができる。
At this time, the silicon single crystal substrate to be evaluated is a silicon wafer cut from a silicon single crystal ingot or a silicon single crystal slab for inspection,
The one direction can be a radial direction of the silicon single crystal ingot.

このように、本発明はシリコンウェーハ又は検査用シリコン単結晶スラブのストリエーションを定量的に測定することができる。   Thus, the present invention can quantitatively measure the striation of a silicon wafer or a silicon single crystal slab for inspection.

また、前記測定面内の抵抗率の勾配の分布を測定する間隔を、1μm以上500μm以下の範囲とすることが好ましい。   Moreover, it is preferable that the interval for measuring the distribution of the resistivity gradient in the measurement plane is in the range of 1 μm to 500 μm.

このようにすれば、測定装置のモーターの位置精度を保つと同時に、測定が長時間となることを抑制しつつ、評価対象のシリコン単結晶基板の測定面内において、抵抗率の勾配の測定を詳細に行うことがより確実にできる。   In this way, while maintaining the positional accuracy of the motor of the measuring device, the measurement of the resistivity gradient within the measurement surface of the silicon single crystal substrate to be evaluated is performed while suppressing the measurement from taking a long time. It can be done more precisely.

また、前記第1の幅Aを、前記測定面内の抵抗率の勾配の分布を測定する間隔の10倍以上とし、
前記第2の幅Bを、前記測定面内の抵抗率の勾配の分布を測定する間隔の30倍以上とすることが好ましい。
Further, the first width A is set to be 10 times or more of an interval for measuring the distribution of resistivity gradient in the measurement plane,
It is preferable that the second width B is 30 times or more the interval for measuring the distribution of the resistivity gradient in the measurement surface.

このようにすれば、ストリエーション強度には評価対象のシリコン単結晶基板の抵抗率や表面研磨状態が除去された、真の抵抗縞の状態がより確実に現れる。   In this way, the true resistance fringe state in which the resistivity and surface polishing state of the silicon single crystal substrate to be evaluated are removed more reliably appears in the striation strength.

また、前記第1の幅Aを0.5mm以上とし、前記第2の幅Bを5mm以上とすることが好ましい。さらに、前記第1の幅Aを1mm以上とし、前記第2の幅Bを10mm以上とすることが好ましい。   Further, it is preferable that the first width A is 0.5 mm or more and the second width B is 5 mm or more. Furthermore, it is preferable that the first width A is 1 mm or more and the second width B is 10 mm or more.

このような第1の幅A及び第2の幅Bとすることにより、ストリエーション強度にはより正確な評価サンプルの抵抗縞の状態が現れる。   By using the first width A and the second width B as described above, a more accurate resistance fringe state of the evaluation sample appears in the striation strength.

また、前記第1の幅Aを10mm以下とし、
前記第2の幅Bを30mm以下とすることが好ましい。
The first width A is 10 mm or less,
The second width B is preferably 30 mm or less.

このような第1の幅A及び第2の幅Bとすることにより、微細な抵抗縞が認識できなくなってしまうことを防止しつつ、周辺除外領域が大きくなってしまい、外周部の抵抗縞の評価ができなくなってしまうことを防止することができる。   By setting the first width A and the second width B as described above, the peripheral exclusion region becomes large while preventing the fine resistance fringes from becoming unrecognizable, and the resistance fringes on the outer peripheral portion become larger. It is possible to prevent the evaluation from becoming impossible.

また、本発明のシリコン単結晶基板の評価方法では、前記ストリエーション強度が所望の値以下の前記シリコン単結晶を良品と評価することが好ましい。   In the method for evaluating a silicon single crystal substrate of the present invention, it is preferable to evaluate the silicon single crystal having a striation strength of a desired value or less as a non-defective product.

このように、本発明の評価方法では、シリコン単結晶基板の良否を定量的な評価により判定することができ、抵抗縞の無い又は少ない良品のみを提供することができる。   As described above, in the evaluation method of the present invention, the quality of the silicon single crystal substrate can be determined by quantitative evaluation, and only non-defective products with or without resistance fringes can be provided.

また、前記ストリエーション強度の絶対値の算術平均Raを求め、該求めた算術平均Raを用いて評価することが好ましい。   In addition, it is preferable to obtain an arithmetic average Ra of the absolute value of the striation strength and evaluate using the obtained arithmetic average Ra.

このように、算術平均Raを用いることで、評価対象のシリコン単結晶基板の測定面内全体のストリエーション強度の評価を容易に行うことができる。   In this way, by using the arithmetic average Ra, it is possible to easily evaluate the striation strength in the entire measurement plane of the silicon single crystal substrate to be evaluated.

本発明のシリコン単結晶基板の評価方法であれば、抵抗率の勾配を示すマップデータから、数値化されたストリエーション強度を得ることができるため、シリコン単結晶基板のストリエーションを定量的に評価することができる。   With the silicon single crystal substrate evaluation method of the present invention, since the digitized striation strength can be obtained from the map data indicating the gradient of resistivity, the striation of the silicon single crystal substrate is quantitatively evaluated. can do.

本発明のシリコン単結晶基板の評価方法の一例を示す工程図である。It is process drawing which shows an example of the evaluation method of the silicon single crystal substrate of this invention. 検査用シリコン単結晶スラブAの測定面内における抵抗率の勾配の分布を示すマップデータである。It is map data which shows distribution of the resistivity gradient in the measurement surface of the silicon single crystal slab A for inspection. 検査用シリコン単結晶スラブBの測定面内における抵抗率の勾配の分布を示すマップデータである。It is map data which shows distribution of the gradient of resistivity in the measurement surface of the silicon single crystal slab B for inspection. 検査用シリコン単結晶スラブCの測定面内における抵抗率の勾配の分布を示すマップデータである。It is map data which shows distribution of the resistivity gradient in the measurement surface of the silicon single crystal slab C for inspection. 検査用シリコン単結晶スラブDの測定面内における抵抗率の勾配の分布を示すマップデータである。It is map data which shows distribution of the gradient of resistivity in the measurement surface of the silicon single crystal slab D for inspection. 検査用シリコン単結晶スラブAにおけるLPSデータ、ベースライン、シグナル及びストリエーション強度と、検査用シリコン単結晶スラブの中心からの距離との関係を示したグラフである。It is the graph which showed the relationship between the LPS data in the inspection silicon single crystal slab A, the baseline, the signal, and the striation intensity, and the distance from the center of the inspection silicon single crystal slab. 検査用シリコン単結晶スラブBにおけるLPSデータ、ベースライン、シグナル及びストリエーション強度と、検査用シリコン単結晶スラブの中心からの距離との関係を示したグラフである。It is the graph which showed the relationship between the LPS data in the inspection silicon single crystal slab B, the baseline, the signal and the striation intensity, and the distance from the center of the inspection silicon single crystal slab. 検査用シリコン単結晶スラブCにおけるLPSデータ、ベースライン、シグナル及びストリエーション強度と、検査用シリコン単結晶スラブの中心からの距離との関係を示したグラフである。It is the graph which showed the relationship between the LPS data in the inspection silicon single crystal slab C, the baseline, the signal, and the striation intensity, and the distance from the center of the inspection silicon single crystal slab. 検査用シリコン単結晶スラブDにおけるLPSデータ、ベースライン、シグナル及びストリエーション強度と、検査用シリコン単結晶スラブの中心からの距離との関係を示したグラフである。It is the graph which showed the relationship between the LPS data in the inspection silicon single crystal slab D, the baseline, the signal, and the striation intensity, and the distance from the center of the inspection silicon single crystal slab.

以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。   Hereinafter, although an embodiment is described about the present invention, the present invention is not limited to this.

上述したように、従来のようなマップの見た目の印象からストリエーションの有無や評価対象のシリコン単結晶基板の良否を判断する方法では、評価対象のシリコン単結晶基板のストリエーションを定量的に評価することができなかった。そこで、本発明者らはこのような問題を解決すべく鋭意検討を重ねた。   As described above, the conventional method of judging the presence or absence of striations and the quality of the silicon single crystal substrate to be evaluated from the visual impression of the map, quantitatively evaluates the striation of the silicon single crystal substrate to be evaluated. I couldn't. Therefore, the present inventors have intensively studied to solve such problems.

その結果、抵抗率の勾配を示すマップデータから、評価対象のシリコン単結晶基板の抵抗縞情報が反映されたシグナルと、評価対象のシリコン単結晶基板の抵抗率や表面研磨状態の影響が反映されたベースラインとを算出し、これらの差分をストリエーション強度として評価することを見出した。このようにすれば、抵抗率の勾配を示すマップデータから、数値化されたストリエーション強度を得ることができるため、シリコン単結晶基板のストリエーションを定量的に評価することができることを発見した。そして、これらを実施するための最良の形態について精査し、本発明を完成させた。   As a result, the map data showing the resistivity gradient reflects the signal that reflects the resistance fringe information of the silicon single crystal substrate to be evaluated and the influence of the resistivity and surface polishing state of the silicon single crystal substrate to be evaluated. It was found that the difference was evaluated as the striation strength. In this way, it has been found that the striation of the silicon single crystal substrate can be quantitatively evaluated because the quantified striation intensity can be obtained from the map data indicating the resistivity gradient. And the best form for implementing these was scrutinized and the present invention was completed.

以下、本発明のシリコン単結晶基板の評価方法について図1を参照して説明する。   Hereinafter, a method for evaluating a silicon single crystal substrate of the present invention will be described with reference to FIG.

まず、評価対象となるシリコン単結晶基板を準備する(図1のSP1)。評価対象とするシリコン単結晶基板としては、特に限定されないが、例えば、シリコン単結晶インゴットから切り出されたシリコンウェーハ又は検査用シリコン単結晶スラブとすることができる。シリコン単結晶インゴットは、例えば、浮遊帯域溶融(Floating Zone:FZ)法あるいはチョクラルスキー(Czochralski:CZ)法等の公知の方法によって製造された円柱状のものとすることができる。   First, a silicon single crystal substrate to be evaluated is prepared (SP1 in FIG. 1). Although it does not specifically limit as a silicon single crystal substrate made into evaluation object, For example, it can be set as the silicon wafer or silicon single crystal slab for a test | inspection cut out from the silicon single crystal ingot. The silicon single crystal ingot can be, for example, a cylindrical one manufactured by a known method such as a floating zone (FZ) method or a Czochralski (CZ) method.

また、シリコン単結晶基板の形状は特に限定されないが、例えば、シリコンウェーハの場合、シリコンウェーハを1/4に分割したものとしても良い。また、検査用シリコン単結晶スラブは、シリコン単結晶インゴットを縦割りにした四角形のもの(すなわち、シリコン単結晶インゴットの成長軸方向に切り出したもの)としても良い。また、検査用シリコン単結晶スラブは、例えば、厚さが5mm以下のものとすることができる。   The shape of the silicon single crystal substrate is not particularly limited. For example, in the case of a silicon wafer, the silicon wafer may be divided into ¼. Further, the inspection silicon single crystal slab may be a quadrangular shape obtained by vertically slicing a silicon single crystal ingot (that is, a silicon single crystal ingot cut in the growth axis direction). Moreover, the silicon single crystal slab for inspection can have a thickness of 5 mm or less, for example.

次に、シリコン単結晶基板の測定面内の抵抗率の勾配の分布を一定の間隔で測定してマップデータを作成する(図1のSP2)。   Next, the distribution of the resistivity gradient in the measurement surface of the silicon single crystal substrate is measured at regular intervals to create map data (SP2 in FIG. 1).

このとき、シリコン単結晶基板の面内全てを測定しても良いが、例えば、30mm幅もしくは20mm幅のような帯状の領域を測定して、マップデータの作成を行ってもよい。   At this time, the entire in-plane of the silicon single crystal substrate may be measured, but map data may be created by measuring a band-like region such as 30 mm width or 20 mm width, for example.

シリコン単結晶基板の測定面内の抵抗率の分布を一定の間隔で測定してマップデータの作成を行うことができる装置としては特に限定されず、例えば、上述したようなLPS装置を用いることができる。以下、測定装置としてLPS装置を用いた場合を例に説明する。   There is no particular limitation on an apparatus that can create map data by measuring the resistivity distribution in the measurement plane of the silicon single crystal substrate at regular intervals. For example, an LPS apparatus as described above may be used. it can. Hereinafter, a case where an LPS device is used as a measuring device will be described as an example.

ここで、LPS装置による測定の原理を以下に記す(非特許文献1)。サンプル(シリコン単結晶基板)表面からレーザー光(波長λ=685nm)を入射することによりキャリアが生成される。サンプルの抵抗率に勾配があると、内部電位によりキャリアが移動する。その際に生じる電位差をサンプル両端に設置した電極で検知する。この電位差は抵抗率の勾配に依存するので、これをマップ表示することにより抵抗率勾配を可視化することができる。   Here, the principle of measurement by the LPS apparatus is described below (Non-patent Document 1). Carriers are generated by injecting laser light (wavelength λ = 685 nm) from the surface of the sample (silicon single crystal substrate). If there is a gradient in the resistivity of the sample, carriers move by the internal potential. The potential difference generated at that time is detected by electrodes installed at both ends of the sample. Since this potential difference depends on the gradient of resistivity, the resistivity gradient can be visualized by displaying this as a map.

このため、LPS装置による測定の結果は評価サンプルの抵抗率や表面研磨状態(高輝度平面研削面、PW面(鏡面研磨されたウェーハ面)など)に大きく影響される。従って、得られたマップデータには抵抗縞の情報だけでなく、抵抗率や表面研磨状態の影響も含まれている。   For this reason, the result of the measurement by the LPS apparatus is greatly influenced by the resistivity of the evaluation sample and the surface polishing state (high brightness surface grinding surface, PW surface (mirror polished wafer surface), etc.). Therefore, the obtained map data includes not only information on resistance fringes but also the influence of resistivity and surface polishing state.

次に、マップデータをテキストデータに変換する(図1のSP3)。   Next, the map data is converted into text data (SP3 in FIG. 1).

テキストデータは、例えば、マップデータをグレースケール表示した際の数値データとすることができる。   The text data can be, for example, numerical data when the map data is displayed in gray scale.

このとき、測定面内の抵抗率の勾配の分布を測定する間隔(以下、単に測定間隔とも言う)は、X方向、Y方向それぞれ任意の間隔で指定して設定することができるが、1μm以上500μm以下の範囲とすることが好ましい。より好ましくは10μm以上200μm以下の範囲とすることが好ましい。このようにすれば、測定装置のモーターの位置精度を保つと同時に、測定が長時間となることを抑制しつつ、評価対象のシリコン単結晶基板の測定面内において、抵抗率の勾配の測定を詳細に行うことがより確実にできる。   At this time, an interval for measuring the distribution of the resistivity gradient in the measurement plane (hereinafter also simply referred to as a measurement interval) can be set by specifying an arbitrary interval in each of the X direction and the Y direction. A range of 500 μm or less is preferable. More preferably, it is in the range of 10 μm or more and 200 μm or less. In this way, while maintaining the positional accuracy of the motor of the measuring device, the measurement of the resistivity gradient within the measurement surface of the silicon single crystal substrate to be evaluated is performed while suppressing the measurement from taking a long time. It can be done more precisely.

次いで、サンプル面内での抵抗縞情報を得るため、テキストデータからシリコン単結晶基板の一方向のデータを抽出する(図1のSP4)。   Next, in order to obtain resistance fringe information in the sample plane, data in one direction of the silicon single crystal substrate is extracted from the text data (SP4 in FIG. 1).

LPS装置による測定は、測定面内におけるX方向、Y方向のラインスキャンを行うので、このデータの抽出は、1ライン分のデータのみでも良いし、ばらつき低減のため同じ方向の複数ラインのデータを平均したものとしてもよい。例えば、測定間隔を50μmとして、抽出するデータを50ラインのデータを平均したものとすることができる。この場合、幅2.5mmのデータが平均されたものとなるので、バラツキが低減されたデータを抽出することができる。   Since the measurement by the LPS apparatus performs line scanning in the X direction and Y direction on the measurement surface, this data may be extracted by only one line of data, or data of a plurality of lines in the same direction to reduce variation. It may be averaged. For example, assuming that the measurement interval is 50 μm, the data to be extracted can be obtained by averaging 50 lines of data. In this case, since data with a width of 2.5 mm is averaged, data with reduced variations can be extracted.

評価対象のシリコン単結晶基板を、シリコン単結晶インゴットから切り出されたシリコンウェーハ又は検査用シリコン単結晶スラブとした場合には、データを抽出する一方向を、例えば、シリコン単結晶インゴットの半径方向とすることができる。   When the silicon single crystal substrate to be evaluated is a silicon wafer cut from a silicon single crystal ingot or a silicon single crystal slab for inspection, one direction for extracting data is, for example, the radial direction of the silicon single crystal ingot can do.

また、検査用シリコン単結晶スラブとして、シリコン単結晶インゴットを縦割りにしたものを用いた場合には、データを抽出する一方向をシリコン単結晶インゴットの半径方向または成長軸方向とすることができる。このようにすれば、界面形状の確認を行うことができる。   In addition, when a silicon single crystal ingot having a vertically divided silicon single crystal ingot is used as the inspection silicon single crystal slab, one direction in which data is extracted can be the radial direction or the growth axis direction of the silicon single crystal ingot. . In this way, the interface shape can be confirmed.

次いで、抽出したデータから、シリコン単結晶基板の一方向における第1の幅A毎の移動平均であるシグナルと、第1の幅Aの3倍以上の第2の幅B毎の移動平均であるベースラインとをそれぞれ求める(図1のSP5)。   Next, from the extracted data, a signal that is a moving average for each first width A in one direction of the silicon single crystal substrate, and a moving average for each second width B that is three or more times the first width A. Each baseline is obtained (SP5 in FIG. 1).

本発明ではこのように、第2の幅Bを第1の幅Aの3倍以上の広い幅とする。これによりベースラインには、評価対象のシリコン単結晶基板の抵抗率や表面研磨状態の影響が十分に反映されたものとなる。   In the present invention, in this way, the second width B is set to a width that is at least three times as large as the first width A. As a result, the base line sufficiently reflects the influence of the resistivity and surface polishing state of the silicon single crystal substrate to be evaluated.

一方、第2の幅Bが第1の幅Aの3倍未満であると、評価対象のシリコン単結晶基板の抵抗率や表面研磨状態の影響がベースラインに十分に反映されない。そのため、第2の幅Bが第1の幅Aの3倍未満であると、後述するようにシグナルとベースラインの差分からストリエーション強度を算出したとしても、ストリエーション強度には評価対象のシリコン単結晶基板の抵抗率や表面研磨状態が除去された、真の抵抗縞の状態が十分に現れないため、正確な評価を行うことができない。   On the other hand, if the second width B is less than three times the first width A, the influence of the resistivity and surface polishing state of the silicon single crystal substrate to be evaluated is not sufficiently reflected in the baseline. Therefore, if the second width B is less than three times the first width A, even if the striation strength is calculated from the difference between the signal and the baseline as will be described later, the striation strength includes the silicon to be evaluated. The true resistance fringe state from which the resistivity and surface polishing state of the single crystal substrate have been removed does not sufficiently appear, so that accurate evaluation cannot be performed.

次に、求めたシグナルとベースラインの差分を算出し(図1のSP6)、該算出した差分をストリエーション強度として評価する(図1のSP7)。   Next, the difference between the obtained signal and the baseline is calculated (SP6 in FIG. 1), and the calculated difference is evaluated as the striation strength (SP7 in FIG. 1).

このようにすれば、シグナルには評価対象のシリコン単結晶基板の抵抗縞情報が反映され、ベースラインには評価対象のシリコン単結晶基板の抵抗率や表面研磨状態の影響が反映されるため、その差分であるストリエーション強度には評価対象のシリコン単結晶基板の抵抗率や表面研磨状態が除去された、真の抵抗縞の状態が現れる。このようにして、抵抗率の勾配を示すマップデータから、数値化されたストリエーション強度を得ることができるため、シリコン単結晶基板のストリエーションを定量的に評価することができる。   By doing so, the signal reflects the resistance fringe information of the silicon single crystal substrate to be evaluated, and the baseline reflects the influence of the resistivity and surface polishing state of the silicon single crystal substrate to be evaluated. In the striation strength that is the difference, a true resistance stripe state in which the resistivity and surface polishing state of the silicon single crystal substrate to be evaluated are removed appears. In this way, since the digitized striation intensity can be obtained from the map data indicating the resistivity gradient, the striation of the silicon single crystal substrate can be quantitatively evaluated.

このとき、第1の幅Aを、測定面内の抵抗率の分布を測定する間隔の10倍以上とし、第2の幅Bを、測定面内の抵抗率の分布を測定する間隔の30倍以上とすることが好ましい。このようにすれば、上記のようにして得たストリエーション強度には評価対象のシリコン単結晶基板の抵抗率や表面研磨状態が除去された、真の抵抗縞の状態がより確実に現れる。   At this time, the first width A is set to 10 times or more of the interval for measuring the resistivity distribution in the measurement plane, and the second width B is set to 30 times the interval for measuring the resistivity distribution in the measurement plane. The above is preferable. In this way, the state of true resistance fringes in which the resistivity and surface polishing state of the silicon single crystal substrate to be evaluated are removed more reliably appears in the striation strength obtained as described above.

また、第1の幅Aを0.5mm以上とし、第2の幅Bを5mm以上とすることが好ましく、第1の幅Aを1mm以上とし、第2の幅Bを10mm以上とすることがより好ましい。このように第1の幅A及び第2の幅Bを設定することにより、ストリエーション強度にはより正確に評価サンプルの抵抗縞の状態が現れる。   The first width A is preferably 0.5 mm or more, the second width B is preferably 5 mm or more, the first width A is 1 mm or more, and the second width B is 10 mm or more. More preferred. By setting the first width A and the second width B in this way, the resistance fringe state of the evaluation sample appears more accurately in the striation strength.

また、第1の幅Aを10mm以下とし、第2の幅Bを30mm以下とすることが好ましい。このように、第1の幅Aを10mm以下とすることで、微細な抵抗縞が認識できなくなってしまうことを防止することができる。また、第2の幅Bを30mm以下とすることで、周辺除外領域が大きくなってしまうことを抑制することができるので、外周部の抵抗縞の評価ができなくなってしまうことを防止することができる。   Further, it is preferable that the first width A is 10 mm or less and the second width B is 30 mm or less. As described above, by setting the first width A to 10 mm or less, it is possible to prevent the fine resistance fringes from being recognized. Moreover, since it can suppress that a periphery exclusion area | region becomes large because the 2nd width B shall be 30 mm or less, it can prevent that evaluation of the resistance fringe of an outer peripheral part becomes impossible. it can.

上述したように、マップデータを作成する工程(SP2)で作成したマップデータには抵抗縞の情報だけでなく、抵抗率や表面研磨状態の影響も含まれている。そのため、マップを見るだけでは複数サンプル間での比較評価を行うことが難しい。また、そもそもマップの見た目での判断では定量評価を行うことはできず、昨今の高度な要求には対応できない。   As described above, the map data created in the step of creating map data (SP2) includes not only information on resistance fringes but also the influence of resistivity and surface polishing state. Therefore, it is difficult to perform comparative evaluation among a plurality of samples only by looking at the map. Moreover, quantitative evaluation cannot be performed by judging the appearance of the map in the first place, and it is not possible to respond to recent high demands.

また、マップデータを変換したテキストデータにも、抵抗縞の情報だけでなく、抵抗率や表面研磨状態の影響も含まれている。そのため、測定されたマップデータからより正確なストリエーション強度を得るためには、測定されたマップデータから抵抗率や表面研磨状態の影響などのノイズ成分を除去する必要がある。   Further, the text data obtained by converting the map data includes not only the information about the resistance fringes but also the influence of the resistivity and the surface polishing state. Therefore, in order to obtain a more accurate striation strength from the measured map data, it is necessary to remove noise components such as the influence of the resistivity and the surface polishing state from the measured map data.

本発明では、評価対象のシリコン単結晶基板の抵抗縞情報が反映されたシグナルと、評価対象のシリコン単結晶基板の抵抗率や表面研磨状態の影響が反映されたベースラインとの差分をストリエーション強度とする。これによりストリエーション強度には、評価対象のシリコン単結晶基板の抵抗率や表面研磨状態が除去された、真の抵抗縞の状態が現れる。そのため、抵抗率の勾配を示すマップデータから、数値化されたストリエーション強度を得ることができるため、シリコン単結晶基板のストリエーションを定量的に評価することができる。   In the present invention, the difference between the signal reflecting the resistance fringe information of the silicon single crystal substrate to be evaluated and the baseline reflecting the influence of the resistivity and surface polishing state of the silicon single crystal substrate to be evaluated is striations. Strength. As a result, in the striation strength, a true resistance stripe state in which the resistivity and surface polishing state of the silicon single crystal substrate to be evaluated are removed appears. Therefore, since the digitized striation strength can be obtained from the map data indicating the resistivity gradient, the striation of the silicon single crystal substrate can be quantitatively evaluated.

本発明のシリコン単結晶基板の評価方法では、ストリエーション強度が所望の値以下のシリコン単結晶基板を良品と評価することが好ましい。このようにすれば、シリコン単結晶基板の良否を定量的な評価により判定することができ、抵抗縞の無い又は少ない品質の高いシリコン単結晶基板のみを提供することができる。なお、良否の判定基準となるストリエーション強度の値は特に限定されず、ウェーハメーカーが独自に設定しても良いし、デバイスとの関連性(デザインルール、作製するデバイス、デバイス製造時の歩留まり、など)から設定しても良い。   In the method for evaluating a silicon single crystal substrate of the present invention, it is preferable to evaluate a silicon single crystal substrate having a striation strength of a desired value or less as a good product. In this way, it is possible to determine the quality of the silicon single crystal substrate by quantitative evaluation, and it is possible to provide only a high quality silicon single crystal substrate with no or no resistance fringes. In addition, the value of the striation strength that is a criterion for pass / fail is not particularly limited, and the wafer manufacturer may set it independently, or the relationship with the device (design rule, device to be manufactured, yield at the time of device manufacture, Etc.).

またこのとき、ストリエーション強度の絶対値の算術平均Raを求め、該求めた算術平均Raを用いて評価することが好ましい。このように、算術平均Raを用いることで、測定面内全体におけるストリエーション強度の評価を容易に行うことができる。また、抵抗縞の良否の判定基準を予めRaで定めておけば、ウェーハの選別・合否判定も容易に可能となる。面内全体での評価という意味においては、二乗平均平方根粗さRqを用いて評価することもできる。   At this time, it is preferable that the arithmetic average Ra of the absolute value of the striation strength is obtained and evaluated using the obtained arithmetic average Ra. Thus, by using the arithmetic mean Ra, it is possible to easily evaluate the striation strength in the entire measurement plane. In addition, if a criterion for determining whether or not resistance fringes are good is determined in advance by Ra, wafer selection / pass / fail judgment can be easily performed. In the meaning of evaluation in the entire plane, evaluation can also be performed using the root mean square roughness Rq.

上記のように、本発明によりストリエーション強度を数値化することができるので、これを用いて上記したRa(絶対値の算術平均)及びRq(二乗平均平方根粗さ)の他に、Rz(最大高さ)、Rp(最大山高さ)、Rv(最大谷深さ)などのさまざまな評価手法を用いることができる。   As described above, since the striation strength can be quantified according to the present invention, Rz (maximum mean square root roughness) is used in addition to Ra (absolute arithmetic mean) and Rq (root mean square roughness). Various evaluation methods such as height), Rp (maximum peak height), and Rv (maximum valley depth) can be used.

以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらにより限定されるものではない。   EXAMPLES Hereinafter, although an Example and comparative example of this invention are shown and this invention is demonstrated more concretely, this invention is not limited by these.

(実施例)
製造条件を変えて直径200mmシリコン単結晶インゴットを4本引き上げた(結晶A、B、C、D)。このとき、結晶A〜Dの抵抗率や酸素濃度(結晶全体の平均)は同一とした。それぞれの結晶A〜Dから、直胴部の上端からの長さが50cmの位置で、測定対象とするサンプルを切り出した。その後、その表面を高輝度平面研削加工して検査用シリコン単結晶スラブA〜Dとした。
(Example)
The production conditions were changed, and four 200 mm diameter silicon single crystal ingots were pulled up (crystals A, B, C, D). At this time, the resistivity and oxygen concentration (average of the whole crystal) of the crystals A to D were the same. A sample to be measured was cut out from each of the crystals A to D at a position where the length from the upper end of the straight body portion was 50 cm. Thereafter, the surface was subjected to high-intensity surface grinding to obtain silicon single crystal slabs A to D for inspection.

検査用シリコン単結晶スラブA〜Dの測定面内の抵抗率の勾配の分布をLPS装置で測定して、図2〜5に示すようなマップデータを作成した。このとき、X方向(図2〜5における横方向)、Y方向(図2〜5における縦方向)の測定間隔はそれぞれ50μmとした。   The distribution of the resistivity gradient in the measurement planes of the inspection silicon single crystal slabs A to D was measured with an LPS apparatus, and map data as shown in FIGS. At this time, the measurement intervals in the X direction (horizontal direction in FIGS. 2 to 5) and the Y direction (vertical direction in FIGS. 2 to 5) were each 50 μm.

次に、図2〜5に示すようなマップデータをテキストデータに変換し、得られたテキストデータから、検査用シリコン単結晶スラブA〜Dの半径方向のデータ(以下、LPSデータと呼ぶ)を抽出した。抽出した半径方向のデータは50ラインの平均とした。測定間隔は50μmであるので、即ち、半径100mm、幅2.5mmのデータを抽出した。   Next, map data as shown in FIGS. 2 to 5 is converted into text data, and the data in the radial direction of the silicon single crystal slabs A to D for inspection (hereinafter referred to as LPS data) is obtained from the obtained text data. Extracted. The extracted radial data was an average of 50 lines. Since the measurement interval is 50 μm, that is, data with a radius of 100 mm and a width of 2.5 mm were extracted.

そして、LPSデータから、1mm幅(第1の幅A)毎の移動平均であるシグナルと、10mm幅(第2の幅B)毎の移動平均であるベースラインとをそれぞれ求めた。測定間隔が50μmであるので、この場合、第1の幅Aは測定間隔の20倍、第2の幅Bは測定間隔の200倍である。   Then, from the LPS data, a signal that is a moving average for each 1 mm width (first width A) and a baseline that is a moving average for each 10 mm width (second width B) were obtained. Since the measurement interval is 50 μm, in this case, the first width A is 20 times the measurement interval, and the second width B is 200 times the measurement interval.

さらに、シグナルとベースラインとの差分を算出して、ストリエーション強度を求めた。このようにして求めた検査用シリコン単結晶スラブA〜DにおけるLPSデータ、シグナル、ベースライン、ストリエーション強度と、検査用シリコン単結晶スラブの中心からの距離との関係を図6〜9に示した。   Furthermore, the difference between the signal and the baseline was calculated to determine the striation intensity. FIGS. 6 to 9 show the relationship between the LPS data, signals, baseline, striation strength, and distance from the center of the inspection silicon single crystal slab obtained in this manner. It was.

さらに、検査用シリコン単結晶スラブA〜Dにおいて算出したストリエーション強度の絶対値の算術平均Raをそれぞれ求め、下記の表1に示した。   Furthermore, the arithmetic average Ra of the absolute value of the striation strength calculated in each of the silicon single crystal slabs A to D for inspection was obtained and shown in Table 1 below.

表1に示したように、検査用シリコン単結晶スラブA〜Dのストリエーション強度の絶対値の算術平均Raを求めることにより、それぞれのストリエーションの強さを定量的に表すことができた。   As shown in Table 1, by obtaining the arithmetic mean Ra of the absolute value of the striation strength of the silicon single crystal slabs A to D for inspection, the strength of each striation could be expressed quantitatively.

(比較例)
実施例において作成した検査用シリコン単結晶スラブA〜Dの抵抗率の勾配の分布を示すマップデータ(図2〜5)を比較例とした。
(Comparative example)
The map data (FIGS. 2 to 5) showing the resistivity gradient distribution of the inspection silicon single crystal slabs A to D created in the examples were used as comparative examples.

その結果、マップを見る限りでは、検査用シリコン単結晶スラブC(図4)、D(図5)よりも検査用シリコン単結晶スラブA(図2)、B(図3)の方が抵抗縞が小さいことは分かるが、AとBの優劣、およびCとDの優劣は判断しづらい。   As a result, as far as the map is viewed, the resistance silicon stripe slabs A (FIG. 2) and B (FIG. 3) are more resistive than the inspection silicon single crystal slabs C (FIG. 4) and D (FIG. 5). However, it is difficult to judge the superiority of A and B and the superiority or inferiority of C and D.

一方、上記の表1に示したように、実施例では、検査用シリコン単結晶スラブA〜Dのストリエーション強度が定量的に示されているので、AとB及びCとDの優劣が、Aが最良であり、A、B、C、Dの順で、抵抗縞の点で品質が悪化していることが明確に分かる。この結果から分かるように、抵抗縞の良否の判定基準を予めRaで定めておけば、ウェーハの選別・合否判定も容易に可能となる。   On the other hand, as shown in Table 1 above, in the examples, the striation strengths of the silicon single crystal slabs A to D for inspection are quantitatively shown. Therefore, the superiority or inferiority of A and B and C and D is It can be clearly seen that A is the best and the quality deteriorates in the order of A, B, C, D in terms of resistance fringes. As can be seen from this result, if the criterion for determining whether or not the resistance fringe is good is determined in advance by Ra, wafer selection / pass / fail judgment can be easily performed.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。   The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.

Claims (9)

シリコン単結晶基板の評価方法であって、
前記シリコン単結晶基板の測定面内の抵抗率の勾配の分布を一定の間隔で測定してマップデータを作成する工程と、該マップデータをテキストデータに変換し、該テキストデータから前記シリコン単結晶基板の一方向のデータを抽出する工程と、該抽出したデータから、前記シリコン単結晶基板の前記一方向における第1の幅A毎の移動平均であるシグナルと、前記第1の幅Aの3倍以上の第2の幅B毎の移動平均であるベースラインとをそれぞれ求める工程と、前記シグナルと前記ベースラインの差分を算出する工程と、該算出した差分をストリエーション強度として評価する工程とを有することを特徴とするシリコン単結晶基板の評価方法。
A method for evaluating a silicon single crystal substrate,
Measuring the distribution of resistivity gradient in the measurement surface of the silicon single crystal substrate at regular intervals to create map data; converting the map data into text data; and converting the text data into the silicon single crystal A step of extracting data in one direction of the substrate, a signal that is a moving average for each first width A in the one direction of the silicon single crystal substrate from the extracted data, and 3 of the first width A Respectively, a step of obtaining a baseline that is a moving average for each second width B equal to or greater than twice, a step of calculating a difference between the signal and the baseline, and a step of evaluating the calculated difference as a striation strength. A method for evaluating a silicon single crystal substrate, comprising:
評価対象の前記シリコン単結晶基板を、シリコン単結晶インゴットから切り出されたシリコンウェーハ又は検査用シリコン単結晶スラブとし、
前記一方向を、前記シリコン単結晶インゴットの半径方向とすることを特徴とする請求項1に記載のシリコン単結晶基板の評価方法。
The silicon single crystal substrate to be evaluated is a silicon wafer cut from a silicon single crystal ingot or a silicon single crystal slab for inspection,
The method for evaluating a silicon single crystal substrate according to claim 1, wherein the one direction is a radial direction of the silicon single crystal ingot.
前記測定面内の抵抗率の勾配の分布を測定する間隔を、1μm以上500μm以下の範囲とすることを特徴とする請求項1又は請求項2に記載のシリコン単結晶基板の評価方法。   3. The method for evaluating a silicon single crystal substrate according to claim 1, wherein an interval for measuring a distribution of resistivity gradient in the measurement plane is in a range of 1 μm to 500 μm. 前記第1の幅Aを、前記測定面内の抵抗率の勾配の分布を測定する間隔の10倍以上とし、
前記第2の幅Bを、前記測定面内の抵抗率の勾配の分布を測定する間隔の30倍以上とすることを特徴とする請求項1から請求項3のいずれか一項に記載のシリコン単結晶基板の評価方法。
The first width A is 10 times or more of an interval for measuring the distribution of resistivity gradient in the measurement plane,
4. The silicon according to claim 1, wherein the second width B is 30 times or more of an interval for measuring a distribution of resistivity gradient in the measurement surface. 5. Evaluation method of single crystal substrate.
前記第1の幅Aを0.5mm以上とし、
前記第2の幅Bを5mm以上とすることを特徴とする請求項1から請求項4のいずれか一項に記載のシリコン単結晶基板の評価方法。
The first width A is 0.5 mm or more,
The method for evaluating a silicon single crystal substrate according to any one of claims 1 to 4, wherein the second width B is set to 5 mm or more.
前記第1の幅Aを1mm以上とし、
前記第2の幅Bを10mm以上とすることを特徴とする請求項1から請求項5のいずれか一項に記載のシリコン単結晶基板の評価方法。
The first width A is 1 mm or more,
The method for evaluating a silicon single crystal substrate according to any one of claims 1 to 5, wherein the second width B is 10 mm or more.
前記第1の幅Aを10mm以下とし、
前記第2の幅Bを30mm以下とすることを特徴とする請求項1から請求項6のいずれか一項に記載のシリコン単結晶基板の評価方法。
The first width A is 10 mm or less,
The method for evaluating a silicon single crystal substrate according to any one of claims 1 to 6, wherein the second width B is set to 30 mm or less.
前記ストリエーション強度が所望の値以下の前記シリコン単結晶基板を良品と評価することを特徴とする請求項1から請求項7のいずれか一項に記載のシリコン単結晶基板の評価方法。   The method for evaluating a silicon single crystal substrate according to any one of claims 1 to 7, wherein the silicon single crystal substrate having a striation strength of a desired value or less is evaluated as a non-defective product. 前記ストリエーション強度の絶対値の算術平均Raを求め、該求めた算術平均Raを用いて評価することを特徴とする請求項1から請求項8のいずれか一項に記載のシリコン単結晶基板の評価方法。   9. The silicon single crystal substrate according to claim 1, wherein an arithmetic average Ra of an absolute value of the striation strength is obtained and evaluated using the obtained arithmetic average Ra. Evaluation method.
JP2015196046A 2015-10-01 2015-10-01 Evaluation method of silicon single crystal substrate Active JP6390577B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015196046A JP6390577B2 (en) 2015-10-01 2015-10-01 Evaluation method of silicon single crystal substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015196046A JP6390577B2 (en) 2015-10-01 2015-10-01 Evaluation method of silicon single crystal substrate

Publications (2)

Publication Number Publication Date
JP2017069492A true JP2017069492A (en) 2017-04-06
JP6390577B2 JP6390577B2 (en) 2018-09-19

Family

ID=58492816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015196046A Active JP6390577B2 (en) 2015-10-01 2015-10-01 Evaluation method of silicon single crystal substrate

Country Status (1)

Country Link
JP (1) JP6390577B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0294572A (en) * 1988-09-30 1990-04-05 Nec Yamagata Ltd Manufacture of semiconductor device
JP2010215431A (en) * 2009-03-13 2010-09-30 Shin Etsu Handotai Co Ltd Method for producing semiconductor single crystal
JP2012243975A (en) * 2011-05-20 2012-12-10 Sumco Corp Evaluation method and manufacturing method of silicon wafer
JP2015109338A (en) * 2013-12-04 2015-06-11 古河機械金属株式会社 Semiconductor electric characteristic measurement device, semiconductor electric characteristic measurement method, control device of semiconductor electric characteristic measurement device and computer program

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0294572A (en) * 1988-09-30 1990-04-05 Nec Yamagata Ltd Manufacture of semiconductor device
JP2010215431A (en) * 2009-03-13 2010-09-30 Shin Etsu Handotai Co Ltd Method for producing semiconductor single crystal
JP2012243975A (en) * 2011-05-20 2012-12-10 Sumco Corp Evaluation method and manufacturing method of silicon wafer
JP2015109338A (en) * 2013-12-04 2015-06-11 古河機械金属株式会社 Semiconductor electric characteristic measurement device, semiconductor electric characteristic measurement method, control device of semiconductor electric characteristic measurement device and computer program

Also Published As

Publication number Publication date
JP6390577B2 (en) 2018-09-19

Similar Documents

Publication Publication Date Title
KR102639121B1 (en) Defect area determination method
JP2022516760A (en) Marking scanner
TW201934242A (en) Method for producing short subcritical cracks in solid bodies
Wei et al. Measurement of wafer surface using shadow moiré technique with Talbot effect
JP6390577B2 (en) Evaluation method of silicon single crystal substrate
CN110223929A (en) The method for determining wafer defect source
JP3773477B2 (en) Crystal defect inspection method
KR100910189B1 (en) Method of measuring damage depth in edge region of silicon wafer
TWI695156B (en) Semiconductor wafer evaluation method and semiconductor wafer manufacturing method
US20230125000A1 (en) Method for measuring dic defect shape on silicon wafer and polishing method
JP6373233B2 (en) Semiconductor wafer processing damage evaluation method
JP6459940B2 (en) Specific defect detection method, specific defect detection system and program
TWI736822B (en) Semiconductor wafer evaluation method and semiconductor wafer production method
US20160238544A1 (en) Method of measuring depth of damage of wafer
JP6488993B2 (en) Evaluation method of oxygen concentration of silicon single crystal and silicon single crystal
TW201738979A (en) Wafer thickness measurement and calculation method not easily causing variations in the measured thicknesses of the wafers to be processed due to different personnel measurement approaches or the hole structure inside the wafer
KR20200051734A (en) Evaluation method of semiconductor wafer and manufacturing method of semiconductor wafer
WO2022244304A1 (en) Silicon single crystal ingot evaluation method, silicon epitaxial wafer evaluation method, silicon epitaxial wafer manufacturing method, and silicon mirror surface wafer evaluation method
JP2014521970A (en) Method for evaluating the porosity (porosity) of aluminum ingots
KR100838492B1 (en) Method of inspecting edge defects and surface roughness of object and computer readable record medium on which a program therefor is recorded
TW202331242A (en) Method and system for measuring depth of damaged layer on surface of wafer
JP2023172785A (en) Standard sample for pinhole measurement device, manufacturing method of standard sample for pinhole measurement device, and pinhole measurement method
Möller et al. Comparative investigations of the surface damage of monocrystalline silicon wafers by Scanning Infrared Reflection Examination and Raman spectroscopy
Airaksinen Introduction to measuring MEMS
KR100774558B1 (en) Measure method for nanotopography

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180806

R150 Certificate of patent or registration of utility model

Ref document number: 6390577

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250