JP2017059757A - Semiconductor device and semiconductor device manufacturing method - Google Patents
Semiconductor device and semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP2017059757A JP2017059757A JP2015185348A JP2015185348A JP2017059757A JP 2017059757 A JP2017059757 A JP 2017059757A JP 2015185348 A JP2015185348 A JP 2015185348A JP 2015185348 A JP2015185348 A JP 2015185348A JP 2017059757 A JP2017059757 A JP 2017059757A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- recess
- electrode
- metal film
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Abstract
Description
本発明は、半導体装置および半導体装置の製造方法に関する。 The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.
半導体装置の構造や製造方法に関する技術が、種々提案されている。 Various techniques relating to the structure and manufacturing method of semiconductor devices have been proposed.
例えば、特許文献１には、結線部を保護する樹脂の流出を防ぐために、絶縁性容器凹部の側壁面に勾配を設けた半導体装置が、開示されている。 For example, Patent Document 1 discloses a semiconductor device in which a gradient is provided on the side wall surface of an insulating container recess in order to prevent the resin that protects the connection portion from flowing out.
また、特許文献２には、キャビティに収容される半導体素子とコア基材に形成される配線パターンとをワイヤボンディングする際に、ボンディングワイヤがキャビティの内壁面に形成される導体層と接触して信号線が電気的にショートしないようにした半導体パッケージが、開示されている。 Further, in Patent Document 2, when wire bonding a semiconductor element accommodated in a cavity and a wiring pattern formed on a core substrate, a bonding wire comes into contact with a conductor layer formed on an inner wall surface of the cavity. A semiconductor package in which signal lines are not electrically short-circuited is disclosed.
また、特許文献３には、高周波特性の改善と熱放散の効率化とを目的としたハイブリットＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）が、開示されている。 Patent Document 3 discloses a hybrid IC (Integrated Circuit) for the purpose of improving high-frequency characteristics and improving efficiency of heat dissipation.
特許文献１に係る半導体装置は、マウント面に対して傾斜した側壁面上の引用導体にワイヤを結線する。そのため、特許文献１に係る半導体装置は、十分な接続強度が得られない等、信頼性に問題がある。 In the semiconductor device according to Patent Document 1, a wire is connected to a cited conductor on a side wall surface inclined with respect to the mount surface. For this reason, the semiconductor device according to Patent Document 1 has a problem in reliability such that sufficient connection strength cannot be obtained.
特許文献２に係る半導体パッケージおよび特許文献３に係るハイブリットＩＣは、半導体素子とキャビティ内壁面の導体層とを結ぶボンディングワイヤの短縮化が十分になされていない。そのため、特許文献２に係る半導体パッケージおよび特許文献３に係るハイブリットＩＣは、伝送ロスの増大等の問題が生じる場合がある。 In the semiconductor package according to Patent Document 2 and the hybrid IC according to Patent Document 3, the bonding wire connecting the semiconductor element and the conductor layer on the inner wall surface of the cavity is not sufficiently shortened. Therefore, the semiconductor package according to Patent Document 2 and the hybrid IC according to Patent Document 3 may have problems such as an increase in transmission loss.
本発明は、上記問題に鑑みてなされたものであり、信頼性の向上と伝送ロスの低減とを実現することができる、半導体装置および半導体装置の製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor device and a method for manufacturing the semiconductor device that can realize improvement in reliability and reduction in transmission loss.
上記目的を達成するために、本発明の一態様における半導体装置は、凹部が形成されている回路基板と、電極が形成されている面が前記凹部の開口部の方向を向くように前記凹部内に収納される半導体素子と、前記凹部の側面から前記回路基板上まで形成される金属膜と、前記金属膜と前記電極とを接続するワイヤと、を備えることを特徴とする。 In order to achieve the above object, a semiconductor device according to one embodiment of the present invention includes a circuit board in which a recess is formed, and the inside of the recess so that a surface on which an electrode is formed faces the opening of the recess. And a metal film formed from the side surface of the recess to the circuit board, and a wire connecting the metal film and the electrode.
上記目的を達成するために、本発明の一態様における半導体装置の製造方法は、回路基板に凹部を形成し、前記凹部の側面から前記回路基板上まで金属膜を形成し、半導体素子における電極が形成されている面が前記凹部の開口部の方向を向くように前記半導体素子を前記凹部内に収納し、前記金属膜と前記電極とをワイヤで接続する、ことを特徴とする In order to achieve the above object, a method for manufacturing a semiconductor device according to one embodiment of the present invention includes forming a recess in a circuit board, forming a metal film from a side surface of the recess to the circuit board, and forming electrodes in the semiconductor element. The semiconductor element is housed in the recess so that the formed surface faces the opening of the recess, and the metal film and the electrode are connected by a wire.
本発明によれば、信頼性の向上と伝送ロスの低減とを実現することができる。 According to the present invention, it is possible to improve reliability and reduce transmission loss.
（第１の実施形態）
本発明の第１の実施形態について説明する。
(First embodiment)
A first embodiment of the present invention will be described.
本実施形態に係る半導体装置１０の断面図を図１に示す。半導体装置１０は、図１に示すように、凹部６０が形成された回路基板２０と、電極７０が形成された半導体素子３０と、金属膜４０と、ワイヤ５０と、を備える。 A cross-sectional view of a semiconductor device 10 according to this embodiment is shown in FIG. As shown in FIG. 1, the semiconductor device 10 includes a circuit board 20 in which a recess 60 is formed, a semiconductor element 30 in which an electrode 70 is formed, a metal film 40, and a wire 50.
回路基板２０は、例えば、単層や多層の基材からなる。また、回路基板２０には、凹部６０が形成される。 The circuit board 20 is made of, for example, a single layer or multilayer base material. In addition, a recess 60 is formed in the circuit board 20.
半導体素子３０には、電極７０が形成される。ここで、電極７０は、回路基板２０上に形成される金属膜４０との距離が、なるべく短くなる位置に形成されることが望ましい。半導体素子３０は、電極７０が形成されている面が回路基板２０に形成される凹部６０開口方向に向くように、凹部６０内に収納される。 An electrode 70 is formed on the semiconductor element 30. Here, the electrode 70 is desirably formed at a position where the distance from the metal film 40 formed on the circuit board 20 is as short as possible. The semiconductor element 30 is housed in the recess 60 so that the surface on which the electrode 70 is formed faces the opening direction of the recess 60 formed in the circuit board 20.
金属膜４０は、回路基板２０に形成される凹部６０の側面から、凹部６０の開口部の周囲の回路基板２０上にかけて形成される。 The metal film 40 is formed from the side surface of the recess 60 formed on the circuit board 20 to the circuit board 20 around the opening of the recess 60.
ワイヤ５０は、半導体素子３０に形成されている電極７０と、金属膜４０とを接続する。ここで、ワイヤ５０は、電極７０を、回路基板２０の凹部６０寄り上面に形成されている金属膜４０に接続する。なお、ワイヤ５０による接続距離が大きくなると伝送ロス等が生じることから、電極７０と金属膜４０とはなるべく同じ高さに配置されることが望ましい。 The wire 50 connects the electrode 70 formed on the semiconductor element 30 and the metal film 40. Here, the wire 50 connects the electrode 70 to the metal film 40 formed on the upper surface of the circuit board 20 near the recess 60. In addition, since the transmission loss etc. will arise if the connection distance by the wire 50 becomes large, it is desirable to arrange | position the electrode 70 and the metal film 40 as much as possible.
上記構成により、本実施形態に係る半導体装置１０において、凹部６０の開口部の周囲の回路基板２０上に形成される金属膜４０は、半導体素子３０の最近傍まで形成される。そのため、半導体装置１０においては、凹部６０の開口部の周囲の回路基板２０上に形成される金属膜４０と、半導体素子３０に形成されている電極７０とを接続するワイヤ５０の長さを短縮でき、伝送ロスの低減を実現できる。また、半導体装置１０において、凹部６０の開口部の周囲の回路基板２０上に形成される金属膜４０と電極７０とは、ワイヤ５０の接続強度を低下させる傾斜面等には形成されない。そのため、半導体装置１０においては、信頼性を向上させることができる。 With the above configuration, in the semiconductor device 10 according to the present embodiment, the metal film 40 formed on the circuit board 20 around the opening of the recess 60 is formed up to the vicinity of the semiconductor element 30. Therefore, in the semiconductor device 10, the length of the wire 50 that connects the metal film 40 formed on the circuit board 20 around the opening of the recess 60 and the electrode 70 formed on the semiconductor element 30 is shortened. And transmission loss can be reduced. In the semiconductor device 10, the metal film 40 and the electrode 70 formed on the circuit board 20 around the opening of the recess 60 are not formed on an inclined surface or the like that reduces the connection strength of the wire 50. Therefore, the reliability of the semiconductor device 10 can be improved.
以上のことから、本実施形態によれば、信頼性の向上と伝送ロスの低減とを実現することができる。 From the above, according to the present embodiment, it is possible to improve reliability and reduce transmission loss.
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
(Second Embodiment)
Next, a second embodiment of the present invention will be described.
本発明の第２の実施形態に係る半導体装置１００の断面図の一例を図２に、上面図の一例を図３に示す。半導体装置１００は、図２および図３に示すように、回路基板２００と、接着材料３００と、半導体素子４００と、ワイヤ５００と、を備える。以下、図２および図３に示すｘ１方向と、ｘ２方向と、ｙ１方向と、ｙ２方向とを用いて、半導体装置１００を説明する。 An example of a cross-sectional view of a semiconductor device 100 according to the second embodiment of the present invention is shown in FIG. 2, and an example of a top view is shown in FIG. As shown in FIGS. 2 and 3, the semiconductor device 100 includes a circuit board 200, an adhesive material 300, a semiconductor element 400, and a wire 500. Hereinafter, the semiconductor device 100 will be described using the x1, x2, y1, and y2 directions shown in FIGS.
回路基板２００は、図２に示すように、基材２０１と、放熱ブロック２０２と、接着剤２０３と、凹部２０４と、金属箔２０５と、第１の金属膜２０６と、第２の金属膜２０７と、めっき層２０８と、スルーホール２０９（以下、「Ｔ／Ｈ２０９」と記載する。）と、を備える。 As shown in FIG. 2, the circuit board 200 includes a base material 201, a heat dissipation block 202, an adhesive 203, a recess 204, a metal foil 205, a first metal film 206, and a second metal film 207. And a plated layer 208 and a through hole 209 (hereinafter referred to as “T / H209”).
基材２０１は、単層の基材であって、例えば、ベークライトやガラスエポキシ等の材料からなる。基材２０１は、図２に示すように、凹部２０４と、Ｔ／Ｈ２０９とを備える。また、図２に示すように、基材２０１には、一部分を除いて、金属パターン２１０が形成されている。以降では、図２や図３に示すように、凹部２０４とＴ／Ｈ２０９−１との間の領域の基材２０１を基材２０１Ａ−１として説明する。また、凹部２０４とＴ／Ｈ２０９−２との間の領域の基材２０１を基材２０１Ａ−２として説明する。また、Ｔ／Ｈ２０９−１を基準としてｘ１方向の領域の基材２０１を基材２０１Ｂ−１として説明する。また、Ｔ／Ｈ２０９−２を基準としてｘ２方向の領域の基材２０１を基材２０１Ｂ−１として説明する。なお、特に基材２０１の各領域を区別して説明する必要が無い場合には、基材２０１Ａ−１と、基材２０１Ａ−２と、基材２０１Ｂ−１と、基材２０１Ｂ−２とを基材２０１と呼称する。また、特に基材２０１Ａ−１と基材２０１Ａ−２とを区別して説明する必要が無い場合には、基材２０１Ａ−１と基材２０１Ａ−２とを基材２０１Ａと呼称する。また、特に基材２０１Ｂ−１と基材２０１Ｂ−２とを区別して説明する必要が無い場合には、基材２０１Ｂ−１と基材２０１Ｂ−２とを基材２０１Ｂと呼称する。 The base material 201 is a single-layer base material, and is made of a material such as bakelite or glass epoxy, for example. The base material 201 is provided with the recessed part 204 and T / H209 as shown in FIG. Further, as shown in FIG. 2, a metal pattern 210 is formed on the base material 201 except for a part. Hereinafter, as illustrated in FIGS. 2 and 3, the base material 201 in the region between the recess 204 and the T / H 209-1 will be described as the base material 201A-1. Moreover, the base material 201 in the region between the recess 204 and the T / H 209-2 will be described as the base material 201A-2. Further, the base material 201 in the x1 direction region will be described as the base material 201B-1 with reference to T / H 209-1. In addition, the base material 201 in the region in the x2 direction will be described as the base material 201B-1 with reference to T / H 209-2. In addition, when it is not particularly necessary to distinguish and explain each region of the base material 201, the base material 201A-1, the base material 201A-2, the base material 201B-1, and the base material 201B-2 are used as the base materials. This is referred to as material 201. In addition, when there is no need to particularly distinguish between the base material 201A-1 and the base material 201A-2, the base material 201A-1 and the base material 201A-2 are referred to as the base material 201A. In addition, when there is no need to distinguish between the base material 201B-1 and the base material 201B-2, the base material 201B-1 and the base material 201B-2 are referred to as the base material 201B.
基材２０１Ａ−１のｘ２方向面は、接着剤２０３を介して放熱ブロック２０２と接着している。また、基材２０１Ａ−２のｘ１方向面は、接着剤２０３を介して放熱ブロック２０２と接着している。 The x2 direction surface of the base material 201A-1 is bonded to the heat dissipation block 202 via the adhesive 203. In addition, the x1 direction surface of the base material 201A-2 is bonded to the heat dissipation block 202 via the adhesive 203.
放熱ブロック２０２は、半導体素子４００から発せられる熱を放熱する。放熱ブロック２０２のｘ１方向面およびｘ２方向面のそれぞれは、接着剤２０３を介して基材２０１Ａと接着している。また、放熱ブロック２０２のｙ１方向面は、接着材料３００を介して半導体素子４００と接着している。また、放熱ブロック２０２のｙ２方向面には、金属パターン２１０が形成されている。 The heat dissipation block 202 dissipates heat generated from the semiconductor element 400. Each of the x1 direction surface and the x2 direction surface of the heat dissipating block 202 is bonded to the base material 201A via the adhesive 203. Further, the y1 direction surface of the heat dissipation block 202 is bonded to the semiconductor element 400 via the adhesive material 300. A metal pattern 210 is formed on the y2 direction surface of the heat dissipation block 202.
接着剤２０３は、基材２０１Ａと放熱ブロック２０２とを接着させる。 The adhesive 203 adheres the base 201A and the heat dissipation block 202.
凹部２０４は、基材２０１に形成されるｙ１方向が開口した凹部であって、半導体素子４００が収められる。なお、凹部２０４の側面、すなわち、凹部２０４のｘ１方向面およびｘ２方向面には、金属パターン２１０が形成されている。 The recess 204 is a recess formed in the base material 201 and opened in the y1 direction, in which the semiconductor element 400 is accommodated. A metal pattern 210 is formed on the side surface of the recess 204, that is, on the x1 direction surface and the x2 direction surface of the recess 204.
金属箔２０５は、基材２０１上などに形成される金属箔である。金属箔２０５は、例えば銅、アルミニウム、金、銀等の金属からなる。 The metal foil 205 is a metal foil formed on the base material 201 or the like. The metal foil 205 is made of a metal such as copper, aluminum, gold, or silver.
第１の金属膜２０６は、基材２０１や放熱ブロック２０２上などに形成される金属膜である。第１の金属膜２０６は、例えば、ニッケルや銅等の金属からなる。 The first metal film 206 is a metal film formed on the base material 201, the heat dissipation block 202, or the like. The first metal film 206 is made of a metal such as nickel or copper, for example.
第２の金属膜２０７は、基材２０１や放熱ブロック２０２上などに形成される金属膜である。第２の金属膜２０７は、例えば、ニッケルや銅等の金属からなる。 The second metal film 207 is a metal film formed on the base material 201, the heat dissipation block 202, or the like. The second metal film 207 is made of a metal such as nickel or copper, for example.
めっき層２０８は、金属パターン２１０の周囲を覆う薄膜である。めっき層２０８は、例えば、金、ニッケル、パラジウム等の金属からなる。 The plating layer 208 is a thin film that covers the periphery of the metal pattern 210. The plating layer 208 is made of a metal such as gold, nickel, or palladium.
Ｔ／Ｈ２０９は、各種部品を回路基板２００に実装する際等に用いられる穴であって、基材２０１に形成される。ここで、Ｔ／Ｈ２０９内の側面には、第２の金属膜２０７が形成されている。また、Ｔ／Ｈ２０９の内部は、樹脂埋めがなされている。また、Ｔ／Ｈ２０９のｙ１方向およびｙ２方向の開口部は、第２の金属膜２０７及びめっき層２０８によって蓋がされている。 T / H 209 is a hole used when various components are mounted on the circuit board 200, and is formed in the base material 201. Here, the second metal film 207 is formed on the side surface in the T / H 209. The inside of T / H 209 is filled with resin. The openings in the y1 direction and y2 direction of T / H 209 are covered with a second metal film 207 and a plating layer 208.
金属パターン２１０は、金属箔２０５と、第１の金属膜２０６と、第２の金属膜２０７とのうち２つ以上から形成される金属層である。例えば、金属箔２０５と、第１の金属膜２０６と、第２の金属膜２０７とから形成される金属層は、金属パターン２１０に相当する。また、例えば、第１の金属膜２０６と、第２の金属膜２０７とから形成される金属層も、金属パターン２１０に相当する。ここで、基材２０１Ａのｙ１方向面に形成される金属パターン２１０は、ワイヤ５００を介して、半導体素子４００が備える後述する電極４０１と接続する。 The metal pattern 210 is a metal layer formed from two or more of the metal foil 205, the first metal film 206, and the second metal film 207. For example, a metal layer formed of the metal foil 205, the first metal film 206, and the second metal film 207 corresponds to the metal pattern 210. For example, a metal layer formed of the first metal film 206 and the second metal film 207 also corresponds to the metal pattern 210. Here, the metal pattern 210 formed on the y1 direction surface of the base material 201A is connected to an electrode 401, which will be described later, included in the semiconductor element 400 via the wire 500.
ここで、基材２０１Ａ−１のｙ１方向面に形成される金属パターン２１０は、図２に示すように、凹部２０４のｘ１方向面まで及んでいる。また、基材２０１Ａ−２のｙ１方向面に形成される金属パターン２１０は、図２に示すように、凹部２０４のｘ２方向面まで及んでいる。すなわち、基材２０１Ａ−１のｙ１方向面に形成される金属パターン２１０は、基材２０１Ａ−１のｙ１方向面において、半導体素子４００の最近傍となるｘ２方向の縁部まで形成されている。また、基材２０１Ａ−２のｙ１方向面に形成される金属パターン２１０は、基材２０１Ａ−２のｙ１方向面において、半導体素子４００の最近傍となるｘ１方向の縁部まで形成されている。上記構成により、基材２０１Ａのｙ１方向面に形成される金属パターン２１０と、電極４０１と、を接続するワイヤ５００のワイヤ長を短縮することができる。 Here, the metal pattern 210 formed on the y1 direction surface of the base material 201A-1 extends to the x1 direction surface of the recess 204 as shown in FIG. Further, the metal pattern 210 formed on the y1 direction surface of the base material 201A-2 extends to the x2 direction surface of the recess 204 as shown in FIG. That is, the metal pattern 210 formed on the y1 direction surface of the base material 201A-1 is formed up to the edge in the x2 direction, which is the closest to the semiconductor element 400, on the y1 direction surface of the base material 201A-1. In addition, the metal pattern 210 formed on the y1 direction surface of the base material 201A-2 is formed up to the edge in the x1 direction that is the closest to the semiconductor element 400 on the y1 direction surface of the base material 201A-2. With the above configuration, the wire length of the wire 500 that connects the metal pattern 210 formed on the y1 direction surface of the base 201A and the electrode 401 can be shortened.
接着材料３００は、例えば、熱硬化性を持つ銀（Ａｇ）ペーストである。接着材料３００は、放熱ブロック２０２と半導体素子４００とを接着させる。 The adhesive material 300 is, for example, a thermosetting silver (Ag) paste. The adhesive material 300 adheres the heat dissipation block 202 and the semiconductor element 400.
半導体素子４００は、凹部２０４内にフェイスアップで収められる。具体的には、半導体素子４００は、電極４０１が形成されている面がｙ１方向を向くように、凹部２０４内に収められる。ここで、半導体素子４００のｙ２方向面は、接着材料３００を介して放熱ブロック２０２と接着する。また、半導体素子４００のｙ１方向面には、電極４０１が形成される。 The semiconductor element 400 is housed face-up in the recess 204. Specifically, the semiconductor element 400 is accommodated in the recess 204 so that the surface on which the electrode 401 is formed faces the y1 direction. Here, the y2 direction surface of the semiconductor element 400 is bonded to the heat dissipation block 202 via the adhesive material 300. An electrode 401 is formed on the y1 direction surface of the semiconductor element 400.
電極４０１は、半導体素子４００のｙ１方向面上に形成される電極である。電極４０１は、ワイヤ５００を介して、基材２０１Ａのｙ１方向面に形成される金属パターン２１０と接続する。ここで、半導体素子４００のｙ１方向面における電極４０１の形成位置は、基材２０１Ａのｙ１方向面に形成される金属パターン２１０に可能な限り近い位置になることが望ましい。また、電極４０１のｙ１方向に対する高さと、基材２０１Ａのｙ１方向面に形成される金属パターン２１０のｙ１方向に対する高さとは、同一であることが望ましい。 The electrode 401 is an electrode formed on the y1 direction surface of the semiconductor element 400. The electrode 401 is connected to the metal pattern 210 formed on the y1 direction surface of the base material 201A via the wire 500. Here, the formation position of the electrode 401 on the y1 direction surface of the semiconductor element 400 is desirably as close as possible to the metal pattern 210 formed on the y1 direction surface of the base material 201A. In addition, it is desirable that the height of the electrode 401 with respect to the y1 direction and the height of the metal pattern 210 formed on the surface of the base 201A with respect to the y1 direction are the same.
ワイヤ５００は、例えば、金や、銅、アルミニウム等の金属からなるボンディングワイヤである。ワイヤ５００は、基材２０１Ａのｙ１方向面に形成される金属パターン２１０と電極４０１とを接続する。 The wire 500 is a bonding wire made of a metal such as gold, copper, or aluminum. The wire 500 connects the metal pattern 210 formed on the y1 direction surface of the base 201A and the electrode 401.
以上説明したように、本実施形態に係る半導体装置１００において、基材２０１Ａのｙ１方向面の形成される金属パターン２１０は、半導体素子４００の最近傍まで形成される。また、電極４０１は、基材２０１Ａのｙ１方向面に形成される金属パターン２１０と可能な限り近接する半導体素子４００のｙ１方向面上に形成される。また、基材２０１Ａのｙ１方向面に形成される金属パターン２１０のｙ１方向に対する高さと、半導体素子４００のｙ１方向面上に形成される電極４０１のｙ１方向に対する高さとは、同一になる。上記構成により、半導体装置１００は、基材２０１Ａのｙ１方向面に形成される金属パターン２１０と電極４０１とを接続するワイヤ５００のワイヤ長を短縮することができるため、伝送ロスの低減を実現することができる。 As described above, in the semiconductor device 100 according to the present embodiment, the metal pattern 210 formed on the y1 direction surface of the base material 201A is formed up to the vicinity of the semiconductor element 400. The electrode 401 is formed on the y1 direction surface of the semiconductor element 400 as close as possible to the metal pattern 210 formed on the y1 direction surface of the base material 201A. Further, the height of the metal pattern 210 formed on the y1 direction surface of the base material 201A with respect to the y1 direction is the same as the height of the electrode 401 formed on the y1 direction surface of the semiconductor element 400 with respect to the y1 direction. With the above configuration, the semiconductor device 100 can shorten the wire length of the wire 500 that connects the metal pattern 210 formed on the y1 direction surface of the base material 201A and the electrode 401, thereby realizing a reduction in transmission loss. be able to.
また、本実施形態に係る半導体装置１００において、ワイヤ５００によって電極４０１と接続する金属パターン２１０は、基材２０１Ａのｙ１方向面の平面上に形成される。また、電極４０１は、半導体素子４００のｙ１方向面の平面上に形成される。また、基材２０１Ａのｙ１方向面に形成される金属パターン２１０のｙ１方向に対する高さと、半導体素子４００のｙ１方向面上に形成される電極４０１のｙ１方向に対する高さとは、同一になる。すなわち、ワイヤ５００によって接続する金属パターン２１０及び電極４０１は、ワイヤ５００の接続強度を低下させる傾斜面や異なる高さの面上には、形成されない。上記構成により、半導体装置１００は、基材２０１Ａのｙ１方向面に形成される金属パターン２１０と電極４０１とを結線するワイヤ５００の接続強度を向上させることができる。 In the semiconductor device 100 according to the present embodiment, the metal pattern 210 connected to the electrode 401 by the wire 500 is formed on the plane of the y1 direction surface of the base material 201A. The electrode 401 is formed on the plane of the surface of the semiconductor element 400 in the y1 direction. Further, the height of the metal pattern 210 formed on the y1 direction surface of the base material 201A with respect to the y1 direction is the same as the height of the electrode 401 formed on the y1 direction surface of the semiconductor element 400 with respect to the y1 direction. That is, the metal pattern 210 and the electrode 401 connected by the wire 500 are not formed on an inclined surface that reduces the connection strength of the wire 500 or a surface with a different height. With the above configuration, the semiconductor device 100 can improve the connection strength of the wire 500 that connects the metal pattern 210 and the electrode 401 formed on the y1 direction surface of the base material 201A.
以上のことから、本実施形態によれば、信頼性の向上と伝送ロスの低減とを実現することができる
次に、図４〜図１７を参照しながら、半導体装置１００の製造方法について説明する。ここで、図４〜図１７は、半導体装置１００の製造方法を説明するために用いる半導体装置１００の断面図の一例である。
As described above, according to the present embodiment, it is possible to improve reliability and reduce transmission loss. Next, a method for manufacturing the semiconductor device 100 will be described with reference to FIGS. . Here, FIGS. 4 to 17 are examples of cross-sectional views of the semiconductor device 100 used to describe the method for manufacturing the semiconductor device 100.
（図４：工程１）
工程１では、単層の基材２０１のｙ１方向面およびｙ２方向面に金属箔２０５を形成する。
(Figure 4: Step 1)
In step 1, the metal foil 205 is formed on the y1 direction surface and the y2 direction surface of the single-layer base material 201.
（図５：工程２）
工程２では、工程１を経た基材２０１に対して、放熱ブロック２０２の設置位置と、Ｔ／Ｈ２０９の形成位置とに、穴をあける。
(Figure 5: Process 2)
In step 2, holes are made in the installation position of the heat dissipating block 202 and the formation position of T / H 209 in the base material 201 that has undergone step 1.
（図６：工程３）
工程３では、接着剤２０３を用いて、工程２で放熱ブロック２０２用に形成した穴の内部に、放熱ブロック２０２を設置する。
(Figure 6: Process 3)
In step 3, the heat dissipation block 202 is installed inside the hole formed for the heat dissipation block 202 in step 2 using the adhesive 203.
（図７：工程４）
工程４では、後述する工程１３において、半導体素子４００に形成される電極４０１の高さと、基材２０１Ａのｙ１方向面に形成される金属パターン２１０の高さとが同一になるように、放熱ブロック２０２をｙ２方向に切除する。
(FIG. 7: Step 4)
In step 4, in step 13 described later, the heat radiation block 202 is set such that the height of the electrode 401 formed on the semiconductor element 400 is the same as the height of the metal pattern 210 formed on the y1 direction surface of the base material 201A. Is excised in the y2 direction.
（図８：工程５）
工程５では、凹部２０４内に第１のレジスト膜６０１を形成する。ここで、第１のレジスト膜６０１は、例えば、液状の感光性樹脂を露光・現像することによって、凹部２０４内に形成される。また、例えば、第１のレジスト膜６０１は、熱可塑性樹脂を加熱・硬化させることによって、凹部２０４内に形成される。
(FIG. 8: Process 5)
In step 5, a first resist film 601 is formed in the recess 204. Here, the first resist film 601 is formed in the recess 204 by, for example, exposing and developing a liquid photosensitive resin. Also, for example, the first resist film 601 is formed in the recess 204 by heating and curing a thermoplastic resin.
なお、工程５では、第１のレジスト膜６０１は、後述する工程９において凹部２０４のｘ１方向面およびｘ２方向面に形成される金属パターン２１０の下端位置となる高さまで形成される。 In step 5, the first resist film 601 is formed to a height that is the lower end position of the metal pattern 210 formed on the x1 direction surface and the x2 direction surface of the recess 204 in step 9 described later.
（図９：工程６）
工程６では、回路基板２００の全面に、無電解めっき法を用いて第１の金属膜２０６を形成する。
(FIG. 9: Step 6)
In step 6, a first metal film 206 is formed on the entire surface of the circuit board 200 by using an electroless plating method.
（図１０：工程７）
工程７では、Ｔ／Ｈ２０９となる穴に対して、樹脂埋めをする。そして、工程７では、回路基板２００の全面に、無電解めっき法を用いて第２の金属膜２０７を形成する。
(FIG. 10: Step 7)
In step 7, resin filling is performed for the hole to be T / H209. In step 7, the second metal film 207 is formed on the entire surface of the circuit board 200 by using an electroless plating method.
（図１１：工程８）
工程８では、液状の感光性樹脂を露光・現像することによって、第２の金属膜２０７上の金属パターン２１０を形成する領域に、第２のレジスト膜６０２を形成する。
(FIG. 11: Step 8)
In step 8, a liquid resist resin is exposed and developed to form a second resist film 602 in a region where the metal pattern 210 is to be formed on the second metal film 207.
（図１２：工程９）
工程９では、回路基板２００のｙ１方向面において、第２のレジスト膜６０２が形成されていない領域がエッチングされる。上記エッチングにより、基材２０１Ａ−１のｙ１方向面に形成される金属パターン２１０は、凹部２０４のｘ１方向面まで及ぶように形成される。また、上記エッチングにより、基材２０１Ａ−２のｙ１方向面に形成される金属パターン２１０は、凹部２０４のｘ２方向面までに及ぶように形成される。そして、上記エッチングの後、第１のレジスト膜６０１および第２のレジスト膜６０２は、除去される。これによって、基材２０１Ａのｙ１方向面に形成される金属パターン２１０は、半導体素子４００の最近傍となる位置まで形成される。このように形成可能な理由は、上記工程５において、第１のレジスト膜６０１のｙ１方向面が基材２０１のｙ１方向面よりも低くなるように、第１のレジスト膜６０１を凹部２０４内に形成したためである。
(FIG. 12: Step 9)
In step 9, a region where the second resist film 602 is not formed is etched on the surface of the circuit board 200 in the y1 direction. By the etching, the metal pattern 210 formed on the y1 direction surface of the base material 201A-1 is formed so as to extend to the x1 direction surface of the recess 204. Moreover, the metal pattern 210 formed in the y1 direction surface of base material 201A-2 is formed so that it may reach to the x2 direction surface of the recessed part 204 by the said etching. After the etching, the first resist film 601 and the second resist film 602 are removed. As a result, the metal pattern 210 formed on the y1 direction surface of the base material 201A is formed up to the position closest to the semiconductor element 400. The reason why the first resist film 601 can be formed in this way is that in the step 5, the first resist film 601 is placed in the recess 204 so that the y1 direction surface of the first resist film 601 is lower than the y1 direction surface of the base material 201. It is because it formed.
（図１３：工程１０）
工程１０では、液状の感光性樹脂を露光・現像することによって、回路基板２００のｙ２方向面の金属パターン２１０を形成する領域に、第３のレジスト膜６０３を形成する。
(FIG. 13: Step 10)
In step 10, the liquid resist resin is exposed and developed to form a third resist film 603 in a region where the metal pattern 210 on the y2 direction surface of the circuit board 200 is to be formed.
（図１４：工程１１）
工程１１では、回路基板２００のｙ２方向面において、第３のレジスト膜６０３が形成されていない領域がエッチングされる。その後、第３のレジスト膜６０３を除去する。
(FIG. 14: Step 11)
In step 11, a region where the third resist film 603 is not formed is etched on the y2 direction surface of the circuit board 200. Thereafter, the third resist film 603 is removed.
（図１５：工程１２）
工程１２では、回路基板２００上の金属パターン２１０の表面に、無電界めっき法を用いてめっき層２０８を形成する。
(FIG. 15: Step 12)
In step 12, a plating layer 208 is formed on the surface of the metal pattern 210 on the circuit board 200 by using an electroless plating method.
（図１６：工程１３）
工程１３では、接着材料３００を用いて、半導体素子４００をフェイスアップで放熱ブロック２０２に接着する。この際、放熱ブロック２０２に接着された半導体素子４００に形成される電極４０１のｙ１方向面に対する高さと、基材２０１Ａのｙ１方向面に形成される金属パターン２１０のｙ１方向に対する高さとは、同一になる。その理由は、工程４において、放熱ブロック２０２が、半導体素子４００に形成される電極４０１の高さと、基材２０１Ａのｙ１方向面に形成される金属パターン２１０の高さとが同一になるように、切除されているためである。
(FIG. 16: Step 13)
In step 13, the semiconductor element 400 is bonded to the heat dissipation block 202 face up using the adhesive material 300. At this time, the height of the electrode 401 formed on the semiconductor element 400 bonded to the heat dissipation block 202 with respect to the y1 direction surface is the same as the height of the metal pattern 210 formed on the y1 direction surface of the base material 201A with respect to the y1 direction. become. The reason is that in step 4, the heat dissipation block 202 has the same height as the electrode 401 formed on the semiconductor element 400 and the height of the metal pattern 210 formed on the y1 direction surface of the base material 201A. This is because it has been excised.
なお、工程１３において、接着材料３００に銀ペーストを用いる場合、銀ペーストを加熱硬化させることで、半導体素子４００と放熱ブロック２０２とを接着させる。本実施形態において、半導体素子４００のｙ２方向面の全面は、接着材料３００を介して放熱ブロック２０２に接着する。当該構成によって、半導体装置１００は、半導体素子４００から発せられる熱を効率良く放熱することができる。 In Step 13, when a silver paste is used for the adhesive material 300, the semiconductor element 400 and the heat dissipation block 202 are bonded by heating and curing the silver paste. In the present embodiment, the entire surface of the semiconductor element 400 in the y2 direction is bonded to the heat dissipation block 202 via the adhesive material 300. With this configuration, the semiconductor device 100 can efficiently dissipate heat generated from the semiconductor element 400.
（図１７：工程１４）
工程１４では、基材２０１Ａのｙ１方向面に形成される金属パターン２１０と、半導体素子４００に実装されている電極４０１とを、ワイヤ５００で接続する。
(FIG. 17: Step 14)
In step 14, the metal pattern 210 formed on the y1 direction surface of the base material 201 </ b> A and the electrode 401 mounted on the semiconductor element 400 are connected by the wire 500.
以上の製造工程により、信頼性の向上と伝送ロスの低減とを実現する半導体装置１００を製造することができる。 Through the above manufacturing process, the semiconductor device 100 that realizes improvement in reliability and reduction in transmission loss can be manufactured.
本実施形態に係る半導体装置１００は、単層の基材２０１に凹部２０４が形成されている。当該構造により、半導体装置１００の製造コストを下げることができる、
また、本実施形態において、半導体装置１００は、図１８に示す構造であってもよい。図１８に示す構造は、図２に示す構造と比較して、次の２つの点で相違する。１つ目は、回路基板２００が備える凹部２０４が多段形状をしている点である。２つ目は、凹部２０４を封止する封止板７００が設けられている点である。なお。封止板７００は、回路基板２００のグランドと繋がる金属パターン２１０と接続している。
In the semiconductor device 100 according to this embodiment, a recess 204 is formed in a single-layer base material 201. With this structure, the manufacturing cost of the semiconductor device 100 can be reduced.
In the present embodiment, the semiconductor device 100 may have a structure shown in FIG. The structure shown in FIG. 18 is different from the structure shown in FIG. 2 in the following two points. The first is that the recess 204 provided in the circuit board 200 has a multi-stage shape. The second point is that a sealing plate 700 for sealing the recess 204 is provided. Note that. The sealing plate 700 is connected to the metal pattern 210 connected to the ground of the circuit board 200.
以上、本発明の各実施形態を説明したが、本発明は、上記した各実施形態に限定されるものではなく、本発明の基本的技術的思想を逸脱しない範囲で、更なる変形・置換・調整を加えることができる。また、各実施形態を適宜組み合わせて実施してもよい。 The embodiments of the present invention have been described above. However, the present invention is not limited to the above-described embodiments, and further modifications, replacements, and replacements may be made without departing from the basic technical idea of the present invention. Adjustments can be made. Moreover, you may implement combining each embodiment suitably.
なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせ、ないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得る各種変形、修正を含むことは勿論である。 It should be noted that the disclosures of the above patent documents are incorporated herein by reference. Within the scope of the entire disclosure (including claims) of the present invention, the embodiment can be changed and adjusted based on the basic technical concept. Various combinations and selections of various disclosed elements are possible within the scope of the claims of the present invention. That is, the present invention of course includes various variations and modifications that can be made by those skilled in the art according to the entire disclosure including the claims and the technical idea.
１０ 半導体装置
２０ 回路基板
３０ 半導体素子
４０ 金属膜
５０ ワイヤ
６０ 凹部
７０ 電極
１００ 半導体装置
２００ 回路基板
２０１ 基材
２０２ 放熱ブロック
２０３ 接着剤
２０４ 凹部
２０５ 金属箔
２０６ 第１の金属膜
２０７ 第２の金属膜
２０８ めっき層
２０９ Ｔ／Ｈ
２１０ 金属パターン
３００ 接着材料
４００ 半導体素子
４０１ 電極
５００ ワイヤ
６０１ 第１のレジスト膜
６０２ 第２のレジスト膜
６０３ 第３のレジスト膜
７００ 封止板
DESCRIPTION OF SYMBOLS 10 Semiconductor device 20 Circuit board 30 Semiconductor element 40 Metal film 50 Wire 60 Recess 70 Electrode 100 Semiconductor device 200 Circuit board 201 Base material 202 Heat radiation block 203 Adhesive 204 Recess 205 Metal foil 206 First metal film 207 Second metal film 208 Plating layer 209 T / H
210 Metal pattern 300 Adhesive material 400 Semiconductor element 401 Electrode 500 Wire 601 First resist film 602 Second resist film 603 Third resist film 700 Sealing plate
Claims (10)
電極が形成されている面が前記凹部の開口部の方向を向くように前記凹部内に収納される半導体素子と、
前記凹部の側面から前記回路基板上まで形成される金属膜と、
前記金属膜と前記電極とを接続するワイヤと、
を備えることを特徴とする半導体装置。 A circuit board on which a recess is formed;
A semiconductor element housed in the recess so that the surface on which the electrode is formed faces the direction of the opening of the recess;
A metal film formed from the side surface of the recess to the circuit board;
A wire connecting the metal film and the electrode;
A semiconductor device comprising:
前記金属膜は、前記回路基板の対向する２つの面にそれぞれ形成され、
前記電極は、前記対向する２つの面の一方の面に形成され、前記ワイヤによって接続された前記金属膜と、前記スルーホールとを介して、前記回路基板の他方の面に形成される前記金属膜と接続される、ことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。 Further equipped with a through hole,
The metal films are respectively formed on two opposing surfaces of the circuit board;
The electrode is formed on one surface of the two opposing surfaces, and the metal is formed on the other surface of the circuit board via the metal film connected by the wire and the through hole. The semiconductor device according to claim 1, wherein the semiconductor device is connected to a film.
前記凹部の側面から前記回路基板上まで金属膜を形成し、
半導体素子における電極が形成されている面が前記凹部の開口部の方向を向くように前記半導体素子を前記凹部内に収納し、
前記金属膜と前記電極とをワイヤで接続する、
ことを特徴とする半導体装置の製造方法。 Forming a recess in the circuit board,
Forming a metal film from the side surface of the recess to the circuit board;
The semiconductor element is housed in the recess so that the surface on which the electrode of the semiconductor element is formed faces the direction of the opening of the recess,
Connecting the metal film and the electrode with a wire;
A method for manufacturing a semiconductor device.
前記半導体素子を、前記凹部内において、前記放熱ブロックの上に収納する、
ことを特徴とする請求項８に記載の半導体装置の製造方法。 When the semiconductor element is housed in the recess, a heat dissipation block having a height in which the height of the electrode coincides with the height of the metal film formed on the surface of the circuit board in the recess opening direction. Place and
The semiconductor element is housed on the heat dissipation block in the recess.
The method for manufacturing a semiconductor device according to claim 8.
前記凹部内に無電界めっき法を用いて金属膜を形成し
前記凹部の側面から前記凹部の開口部の周囲の回路基板上の所望位置まで第２レジスト膜を配置し、
前記第２レジスト膜が配置されていない領域をエッチングし、前記第１レジスト膜と前記第２レジスト膜とを除去する、
ことを特徴とする請求項８または９に記載の半導体装置の製造方法。 The first resist film is disposed up to the lower end position of the metal film disposed in the recess of the metal film,
A metal film is formed in the recess using an electroless plating method, and a second resist film is disposed from a side surface of the recess to a desired position on the circuit board around the opening of the recess,
Etching a region where the second resist film is not disposed, and removing the first resist film and the second resist film;
10. A method of manufacturing a semiconductor device according to claim 8, wherein
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015185348A JP6613756B2 (en) | 2015-09-18 | 2015-09-18 | Semiconductor device and manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015185348A JP6613756B2 (en) | 2015-09-18 | 2015-09-18 | Semiconductor device and manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017059757A true JP2017059757A (en) | 2017-03-23 |
| JP6613756B2 JP6613756B2 (en) | 2019-12-04 |
Family
ID=58391686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015185348A Active JP6613756B2 (en) | 2015-09-18 | 2015-09-18 | Semiconductor device and manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6613756B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019029622A (en) * | 2017-08-03 | 2019-02-21 | 株式会社メイコー | Heat dissipation substrate and method for manufacturing heat dissipation substrate |
| WO2022153501A1 (en) * | 2021-01-15 | 2022-07-21 | 三菱電機株式会社 | Semiconductor device, method for producing same and semiconductor package |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0295246U (en) * | 1989-01-13 | 1990-07-30 | ||
| JPH0846085A (en) * | 1994-08-02 | 1996-02-16 | Fujitsu Ltd | Semiconductor device and method of manufacture |
| JPH10247704A (en) * | 1998-03-27 | 1998-09-14 | Sanken Electric Co Ltd | Circuit device and its manufacture |
| JP2006237967A (en) * | 2005-02-24 | 2006-09-07 | Mitsubishi Electric Corp | Multi-layered high-frequency circuit |
| WO2014115766A1 (en) * | 2013-01-22 | 2014-07-31 | 京セラ株式会社 | Package for electronic element mounting, electronic device, and imaging module |
-
2015
- 2015-09-18 JP JP2015185348A patent/JP6613756B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0295246U (en) * | 1989-01-13 | 1990-07-30 | ||
| JPH0846085A (en) * | 1994-08-02 | 1996-02-16 | Fujitsu Ltd | Semiconductor device and method of manufacture |
| JPH10247704A (en) * | 1998-03-27 | 1998-09-14 | Sanken Electric Co Ltd | Circuit device and its manufacture |
| JP2006237967A (en) * | 2005-02-24 | 2006-09-07 | Mitsubishi Electric Corp | Multi-layered high-frequency circuit |
| WO2014115766A1 (en) * | 2013-01-22 | 2014-07-31 | 京セラ株式会社 | Package for electronic element mounting, electronic device, and imaging module |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019029622A (en) * | 2017-08-03 | 2019-02-21 | 株式会社メイコー | Heat dissipation substrate and method for manufacturing heat dissipation substrate |
| WO2022153501A1 (en) * | 2021-01-15 | 2022-07-21 | 三菱電機株式会社 | Semiconductor device, method for producing same and semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6613756B2 (en) | 2019-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10679955B2 (en) | Semiconductor package with heat-dissipating structure and method of manufacturing the same | |
| US20140251658A1 (en) | Thermally enhanced wiring board with built-in heat sink and build-up circuitry | |
| TWI437647B (en) | Thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry | |
| CN106449556B (en) | Semiconductor package with heat dissipation structure and electromagnetic interference shielding | |
| JP5100081B2 (en) | Electronic component-mounted multilayer wiring board and manufacturing method thereof | |
| US9142473B2 (en) | Stacked type power device module | |
| US9177881B2 (en) | High-frequency semiconductor package and high-frequency semiconductor device | |
| KR20190018812A (en) | Semiconductor package and electronic device having the same | |
| US20140048944A1 (en) | Interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same | |
| CN103021982B (en) | Integrated circuit and manufacturing method | |
| JP2005347354A (en) | Circuit device and its manufacturing method | |
| KR20160066311A (en) | semi-conductor package and manufacturing method thereof | |
| TW201911569A (en) | Semiconductor module | |
| KR20120079325A (en) | Semiconductor package and methods of fabricating the same | |
| JP6613756B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP2013058726A (en) | Mounting substrate and circuit device using the same | |
| US10667419B2 (en) | Manufacturing method of an electronic component module | |
| JP6093093B2 (en) | Semiconductor module | |
| KR102117477B1 (en) | Semiconductor package and manufacturing method thereof | |
| KR20150078911A (en) | Semiconductor package module and Method for Manufacturing The same | |
| JP5539453B2 (en) | Electronic component-mounted multilayer wiring board and manufacturing method thereof | |
| JP2016186964A (en) | Semiconductor device | |
| JP6391430B2 (en) | Electronic control device and manufacturing method thereof | |
| JP2865072B2 (en) | Semiconductor bare chip mounting board | |
| KR20150021250A (en) | Semiconductor package, method of manufacturing semiconductor package and stack type semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190326 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190328 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190716 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191008 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191021 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6613756 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |