JP2017055131A - 厚い金属層を有する半導体発光デバイス - Google Patents

厚い金属層を有する半導体発光デバイス Download PDF

Info

Publication number
JP2017055131A
JP2017055131A JP2016222155A JP2016222155A JP2017055131A JP 2017055131 A JP2017055131 A JP 2017055131A JP 2016222155 A JP2016222155 A JP 2016222155A JP 2016222155 A JP2016222155 A JP 2016222155A JP 2017055131 A JP2017055131 A JP 2017055131A
Authority
JP
Japan
Prior art keywords
metal
layer
metal layers
layers
type region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016222155A
Other languages
English (en)
Other versions
JP6552473B2 (ja
Inventor
ステファノ スキアフィーノ
Stefano Schiaffino
ステファノ スキアフィーノ
アレキサンダー エイチ. ニッケル
H Nickel Alexander
アレキサンダー エイチ. ニッケル
ジープ レイ
Ji-Pu Lei
ジープ レイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV filed Critical Koninklijke Philips NV
Publication of JP2017055131A publication Critical patent/JP2017055131A/ja
Application granted granted Critical
Publication of JP6552473B2 publication Critical patent/JP6552473B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】半導体構造体を機械的に支持する厚い金属層を含む半導体デバイスを提供する。
【解決手段】半導体構造体12は、n型領域とp型領域との間に挟まれた発光層と、n型領域に直接接触する第1金属コンタクト及びp型領域に直接接触する第2金属コンタクトとを含む。第1及び第2金属コンタクト上には、第1金属層26及び第2金属層28がそれぞれ配置される。第1及び第2金属層は、半導体構造体を機械的に支持するのに十分な厚さを有する。第1又は第2金属層の側壁は、立体形体を有する。
【選択図】図4

Description

[0001]本発明は、厚い金属層を有する半導体発光デバイスに関する。
[0002]発光ダイオード(LED)、共振空洞発光ダイオード(RCLED)、面発光レーザ等の垂直共振レーザダイオード(VCSEL)、及び端面発光レーザ等の半導体発光デバイスは、現在利用可能な発光源として、最も効率の良い群に含まれる。可視スペクトルにわたって作動可能な高輝度発光デバイスの製造において、現在関心を集めている材料系は、III−V族半導体、特にガリウム、アルミニウム、インジウム、及び窒素の二元合金、三元合金、及び四元合金(III族窒化物材料とも呼ぶ)を含む。一般的に、III族窒化物発光デバイスは、異なる組成及びドーパント濃度を有する複数の半導体層のスタックを、有機金属気相成長法(MOCVD)、分子線エピタキシー法(MBE)、又は他のエピタキシャル技術によってサファイア、炭化ケイ素、III族窒化物、又は他の適切な基板上にエピキャシタル成長させることで製造される。スタックは、しばしば基板上に形成される一つ又は複数のn型層(例えばSiドープ)と、一つ又は複数のn型層上に形成される活性領域内の一つ又は複数の発光層と、活性領域上に形成される一つ又は複数のp型層(例えばMgドープ)を含む。n型領域及びp型領域上には、電気的コンタクトが形成される。
[0003]図1は、US7,348,212において詳述される、大面積の金属−金属相互接続子を含むLEDを示す。図1の構造体は、マウント70に取り付けられたフリップチップ発光デバイスを含む。フリップチップデバイスは、半導体デバイス層74に取り付けられた基板73を含み、半導体デバイス層74は、n型領域とp型領域との間に配置された少なくとも1つの発光層又は活性層を含む。半導体構造体74のn及びp型領域には、n型コンタクト71及びp型コンタクト72が電気的に接続されている。コンタクト71及び72上には薄い金属層76a及び77aが形成され、またマウント70上に薄い金属層76b及び77bが形成される。マウント70又はコンタクト71及び72上、よって領域76a及び77a又は領域76b及び77b上には厚い延性の金属層78及び79がめっきされる。金属層78及び79は、延性で、高い熱伝導率及び導電率、並びに適度な耐酸化性を有するよう選択される。例えば、金属層78及び79は、熱伝導率の高いAu;Auよりさらに高い熱伝導率を有するCu;Ni;又はAuやCuより安価なAlでもよい。金属層78及び79の厚さは1〜50ミクロンでもよく、多くの場合5〜20ミクロンである。
[0004]本発明の目的は、半導体デバイスを支持するためにマウントが必要とされないよう、半導体デバイスを機械的に支持する厚い金属層を含む半導体デバイスを提供することである。
[0005]本発明の実施形態に係るデバイスは、n型領域とp型領域との間に挟まれた発光層と、n型領域に直接接触する第1金属コンタクト及びp型領域に直接接触する第2金属コンタクトとを含む。第1及び第2金属コンタクト上には、第1及び第2金属層がそれぞれ配置される。第1及び第2金属層は、半導体構造体を機械的に支持するのに十分な厚さを有する。第1又は第2金属層の側壁は、立体形体を有する。
[0006]本発明の実施形態に係る方法は、半導体デバイスウェハを提供するステップを含み、ウェハは、n型領域とp型領域との間に挟まれた発光層を含む半導体構造体と、半導体デバイスごとの第1及び第2金属コンタクトであって、各第1金属コンタクトはn型領域と直接接触し、各第2金属コンタクトはp型領域と直接接触する、第1及び第2金属コンタクトとを含む。ウェハ上の各半導体デバイスの第1及び第2金属コンタクト上にそれぞれ第1及び第2金属層が形成される。第1及び第2金属層は、後の処理中に半導体構造体を支持するのに十分な厚さを有する。第1及び第2金属層を形成するステップは、第1又は第2金属層の側壁に立体形体を形成するステップを含む。第1及び第2金属層を形成するステップの後、第1金属層と第2金属層との間の空間を充填する電気絶縁層が形成される。
[0007]図1は、厚い延性の金属相互接続子を有する従来のLEDを示す。 [0008]図2は、本発明の実施形態での使用に適した半導体LEDを示す。 [0009]図3は、半導体LEDの金属コンタクト上に形成された厚い金属層を示す。 [0010]図4は、電気絶縁層が平坦化された後の図3の構造体を示す。 [0011]図5は、図4において断面図で示された構造体の平面図を示す。 [0012]図6は、厚い金属層上に形成された電気絶縁層をパターニングした後の図4の構造体を示す。 [0013]図7は、接合パッドを形成した後の図6の構造体を示す。 [0014]図8は、半導体LEDのコンタクト上に形成された厚い金属層、及びめっき再分布層を示す。 [0015]図9は、図8において断面図で示された構造体の平面図を示す。 [0016]図10は、電気絶縁層を形成して平坦化した後の図8の構造体を示す。 [0017]図11は、接合パッドを形成した後の図10の構造体を示す。 [0018]図12Aは、図11において断面図で示された構造体の一形態を示す。 図12Bは、図11において断面図で示された構造体の一形態を示す。 [0019]図13は、電気絶縁体を固定するための凹部を有する厚い金属層の一部を示す。 [0020]図14は、電気絶縁体を固定するための凸部を有する厚い金属層の一部を示す。 [0021]図15は、電気絶縁体を固定するための複数の形体を有する厚い金属層の一部を示す。 [0022]図16は、図14に示す凸部固定形体を形成する工程を示す。 図17は、図14に示す凸部固定形体を形成する工程を示す。 図18は、図14に示す凸部固定形体を形成する工程を示す。 図19は、図14に示す凸部固定形体を形成する工程を示す。 図20は、図14に示す凸部固定形体を形成する工程を示す。 図21は、図14に示す凸部固定形体を形成する工程を示す。 [0023]図22は、反射性側壁を有するデバイスを示す。
[0024]図2は、本発明の実施形態での使用に適した半導体発光デバイスを示す。下記において、半導体発光デバイスは、青色光又はUV光を出射するIII族窒化物LEDであるが、レーザダイオード等のLED以外の半導体発光デバイス、及び、他のIII−V族材料、III族リン化物、III族ヒ化物、II−VI族材料、ZnO、又はSi系材料等の他の材料系からなる半導体発光デバイスを使用してもよい。
[0025]図2に示すデバイスの形成において、当該技術分野において知られているように、まず成長基板10上に半導体構造体を成長させてもよい。成長基板10は、例えばサファイア、SiC、Si、GaN又は複合基板等の任意の適切な基板であり得る。n型領域14が最初に成長されてもよい。n型領域は、異なる組成及びドーパント濃度を有する複数の層を含んでもよく、例えば、バッファ層若しくは核形成層等の準備層、並びに/又はn型の若しくは意図的にドーピングされていない、成長基板の除去を容易にするよう設計された層、並びに発光領域が効果的に光を発するのに望ましい特定の光学的、材料、若しくは電気特性を備えるよう設計されたn型(場合によってはp型)デバイス層を含んでもよい。n型領域上には発光又は活性領域16が成長される。適切な発光領域の例は、単一の厚い若しくは薄い発光層、又はバリア層によって隔てられた複数の厚い若しくは薄い発光層を含む多重量子井戸発光領域を含む。その後、発光領域上にp型領域18が成長されてもよい。n型領域と同様に、p型領域18は異なる組成、厚さ、及びドーパント濃度を有する複数の層を含んでもよく、意図的にドーピングされていない層、又はn型の層を含んでもよい。デバイス内の全ての半導体材料の全厚は、いくつかの実施形態では10μm未満であり、いくつかの実施形態では6μm未満である。
[0026]p型領域上にはpコンタクト金属20が形成される。pコンタクト金属20は反射性でもよく、多層スタックでもよい。例えば、pコンタクト金属は、p型半導体材料とオーミック接触するための層、反射性金属層、及び反射性材料の移動を防ぐ又は低減するガード金属層を含んでもよい。その後、標準的なフォトリソグラフィック処理によって半導体構造体がパターニング及びエッチングされる。一部のpコンタクト金属の全厚、一部のp型領域の全厚、及び一部の発光領域の全厚を除去し、金属nコンタクト22が上に形成されるn型領域14の表面を暴露させる少なくとも1つのメサが形成される。
[0027]図2に示すデバイスの平面図は、図5に示す平面図と同様である。nコンタクト22は、後述される厚い金属層26と同じ形状を有し得る。pコンタクト20は、後述される厚い金属層28と同じ形状を有し得る。nコンタクトとpコンタクトとは、固体、誘電体、電気絶縁体、空気、雰囲気ガス、又は任意の他の適切な材料によって充填され得るギャップ24によって電気的に絶縁される。p及びnコンタクトは任意の適切な形状を有し、任意の適切な配置を有する。半導体構造体のパターニング、並びにn及びpコンタクトの形成は、当業者にとって周知である。したがって、n及びpコンタクトの形状及び配置は、図2及び図5に示す実施形態に限定されない。
[0028]また、図2では単一の発光デバイスが示されているが、図2に示すデバイスは、かかるデバイスを多数備えるウェハ上に形成されると理解されたい。デバイスのウェハ上の各デバイス間の領域13において、半導体構造体は絶縁層までエッチングされ得る。絶縁層は、半導体構造体の一部である絶縁半導体層、又は図2に示すように成長基板であり得る。
[0029]後述の図面において、n型領域、p型領域、及び発光領域を含む半導体構造体、並びにnコンタクト及びpコンタクトを含む図2に示すLED構造体は、構造体12によって簡略化された形態で表される。
[0030]本発明の実施形態において、LEDのn及びpコンタクト上には厚い金属層が形成される。厚い金属層は、デバイスウェハが個々のデバイス又はより小さなデバイスのグループに切断される前に、ウェハスケールで形成され得る。厚い金属層は、デバイスウェハの切断後、図2のデバイス構造体を支持することができ、いくつかの実施形態においては、成長基板の除去中、図2の構造体を支持し得る。
[0031]図3は、LED12のn及びpコンタクト上に形成された厚い金属層を示す。いくつかの実施形態において、図3には図示されないベース層がまず形成される。ベース層は、その上に厚い金属層が形成される1つ又は複数の金属層である。例えば、ベース層は接着層及びシード層を含んでもよい。接着層の材料は、n及びpコンタクトとの良好な接着を考慮して選択され、シード層の材料は、厚い金属層との良好な接着を考慮して選択される。接着層の適切な材料の例は、限定はされないが、Ti、W、及びTiW等の合金を含む。シード層の適切な材料の例は、限定はされないが、Cuを含む。1つ又は複数のベース層は、例えばスパッタリング又は蒸着等の任意の適切な技術によって形成されてもよい。
[0032]1つ又は複数のベース層は、厚い金属層が形成される箇所のみにベース層が存在するよう、標準的なリソグラフィック技術によってパターニングされ得る。あるいは、ベース層上にフォトレジスト層を形成して標準的なリソグラフィック技術によりパターニングを行い、厚い金属層が形成される箇所に開口部を形成してもよい。
[0033]LED12のn及びpコンタクト上に、厚い金属層26及び28が同時に形成される。厚い金属層26及び28は任意の適切な金属、例えば銅、ニッケル、金、白金、ニッケル銅合金、又は他の合金であり得る。厚い金属層26及び28は、例えばめっき等の任意の適切な技術で形成され得る。厚い金属層26及び28の厚さは、いくつかの実施形態では20〜500μmでもよく、いくつかの実施形態では30〜200μmでもよく、いくつかの実施形態では50〜100μmでもよい。厚い金属層26及び28は、後の処理工程、特に成長基板の除去中に半導体構造体を支持し、また、半導体構造体から熱を逃す熱的経路を提供することにより、デバイスの効率性を向上し得る。
[0034]厚い金属層26及び28の形成後、ウェハ上に電気絶縁体32が形成される。電気絶縁体32は、厚い金属層26と28との間のギャップ30、及びLED間のギャップ34を充填する。任意で、電気絶縁体32は厚い金属層26及び28の上面上に堆積されてもよい。電気絶縁体32は、金属層26と金属層28とを電気的に絶縁し、且つ厚い金属層26及び28の金属と同じ又は比較的近い熱膨張係数を有するよう選択される。例えば、いくつかの実施形態において、絶縁体32はエポキシ又はシリコーンでもよい。電気絶縁体32は、例えばオーバーモールド、射出成型、スピニング、及びスプレーイング等の任意の適切な方法により形成されてもよい。オーバーモールドは次のように実行される。適切に寸法及び形状が定められた型が準備される。硬化されると硬い電気絶縁体を形成するシリコーン又はエポキシ等の液体材料で型が充たされる。型とLEDウェハを合体させる。その後、電気絶縁体を硬化するために型が加熱される。各LEDのあらゆる隙間を埋めるようにLED上及びLEDの間に電気絶縁体32を残して、型とLEDウェハとが分離される。いくつかの実施形態において、最適な物理的及び材料特性を有する複合材料を形成するために、成型化合物に1つ又は複数の充填剤が添加される。
[0035]図4は、例えば厚い金属層26及び28上に横たわる電気絶縁体を除去することによってデバイスを平坦化する選択任意の処理工程を示す。電気絶縁体32は、例えばマイクロビーズブラスト、フライカッティング、ブレードによる切削、グラインディング、ポリシング、又は化学機械研磨を含む任意の適切な技術によって除去され得る。厚い金属層26と28との間の電気絶縁体30は除去されず、また隣接するLED間の電気絶縁体34も除去されない。
[0036]図5は、図4において断面図で示された構造体の平面図である。図4の断面図は、図5に示す軸に沿う断面図である。図2に示すnコンタクト上に形成された厚い金属層26は円形であるが、任意の形状を有し得る。厚い金属層26は、図2に示すpコンタクト上に形成された厚い金属層28によって囲まれている。厚い金属層26と28とは、厚い金属層26を囲む電気絶縁体30によって電気的に絶縁される。絶縁体34はデバイスを囲む。
[0037]n及びp型領域に電気的に接続される金属層の形状及び位置は、図6及び図7に示すように、追加の電気絶縁層及び金属層を形成することによって変更され得る(すなわち、厚い金属層26及び28は再分布され得る)。図6において、電気絶縁層36を形成した後に標準的なリソグラフィック技術によるパターニングが行われ、厚い金属層26と位置合わせされた開口部38、及び厚い金属層28と位置合わせされた開口部40が形成される。電気絶縁層36は、限定はされないが、誘電体層、ポリマー、ベンゾシクロブテン、酸化ケイ素、窒化ケイ素、シリコーン、及びエポキシ等の任意の適切な材料であり得る。電気絶縁層36は、限定はされないが、プラズマCVD、スピニング、スプレーイング、及び成型等の任意の適切な技術によって形成され得る。
[0038]図7において、開口部38及び40内の厚い金属層26及び28上に、金属接合パッド42及び44がそれぞれ形成される。いくつかの実施形態において、金属接合パッド42及び44は、例えばリフローソルダリングによるプリント基板等の構造体への接続に適している。接合パッド42及び44は、例えばニッケル、金、アルミニウム、合金、金属スタック、又ははんだでもよい。接合パッド42及び44は、例えばめっき、スパッタリング、蒸着、又はスクリーン印刷等の任意の適切な技術により形成され得る。接合パッド42は、図1のn型領域14に電気的に接続される。接合パッド44は、図1のp型領域18に電気的に接続される。
[0039]厚い金属層及び接合パッドを有するデバイスを形成するための代替的なプロセスが、図8から示される。図8において、図3を参照して上述したように厚い金属層26及び28が形成される。その後、厚い金属層26及び28上に、それぞれ再分布層46及び48が形成される。再分布層46及び48は、厚い金属層26及び28より小さい。例えば、再分布層46及び48は、まず厚い金属層26及び28上にフォトレジスト層を形成し、その後、再分布層46及び48が形成される箇所にフォトレジスト層の開口部が配置されるようにフォトレジストをパターニングすることによって形成され得る。その後、再分布層46及び48が任意の適切な技術によって形成される。例えば、再分布層46及び48は、銅めっきによって形成されてもよい。
[0040]図9は、図8において断面図で示される構造体の平面図の例である。再分布層46は、厚い金属層28によって囲まれる厚い金属層26上に形成される。ギャップ24は、厚い金属層26と28とを絶縁する。再分布層48は厚い金属層28上に形成されるが、厚い金属層28よりも水平方向の範囲(広がり)が狭い。
[0041]図10において、図3を参照して上述したように、図8に示す構造体上に電気絶縁体50が形成されている。その後、図4を参照して上述したように、電気絶縁体が平坦化される。電気絶縁体50は、厚い金属層26と28との間のギャップ51、再分布層46と48との間のギャップ52、及び隣接するLED間のギャップ54を充填する。
[0042]図11において、接合パッド56及び58が、再分布層46及び48上にそれぞれ形成される。接合パッド56及び58は、図7を参照して上述した接合パッドと同じでもよい。図12A及び図12Bは、図11において断面図で示される構造体の平面図の例を示す。図12Aに示す実施形態において、再分布層46に電気的に接続されている接合パッド56は、再分布層46及び厚い金属層26よりはるかに広い水平方向の広がりを有する。再分布層48に電気的に接続されている接合パッド58は、再分布層48と同様な水平方向の広がりを有する。図12Bに示す実施形態では、接合パッド56は、接合パッド58とほぼ同じサイズ及び形状を有する。ギャップ57は、接合パッド56と58とを電気的に絶縁する。
[0043]いくつかの実施形態において、図7に示す構造体、又は図11に示す構造体から成長基板10が除去される。成長基板は、例えばレーザリフトオフ、エッチング、グラインディング等の機械的技術、又は技術の組み合わせ等の任意の適切な技術により除去できる。いくつかの実施形態において、成長基板はサファイアであり、ウェハスケールのレーザリフトオフによって除去される。サファイア基板は除去前に薄くされる必要がなく、またダイシングされていないので、成長基板として再利用できる。成長基板を除去することによって暴露される半導体構造体の表面、典型的にはn型領域14の表面は、任意で、例えば光電気化学エッチングにより薄くされ粗面化されてもよい。いくつかの実施形態において、成長基板の全て又は一部が最終的なデバイス構造体の一部として残る。
[0044]その後、デバイスウェハは個別のLED又はLEDのグループにダイシングされる。個別の又はグループのLEDは、鋸引き、スクライビング、折断(breaking)、切断、又は隣接するLED間の電気絶縁体34若しくは54を他の方法で分離することによって分離できる。
[0045]図7及び図11に示されるように、隣接するLED間の電気絶縁体34、54は高さに比して幅が小さいため、ダイシング中、LED12及び厚い金属層26又は28の側面からはがれるおそれがある。LED12から電気絶縁体34、54がはがれると、支持が失われることによりLED12にクラックが生じ、デバイスの性能低下、又は場合によってはデバイスの機能不全さえ引き起こす可能性がある。
[0046]いくつかの実施形態では、LED12の端部において電気絶縁体34、54と接する厚い金属層の側面に、電気絶縁体34、54を定位置に固定するための立体固定形体(アンカー機構)が形成される。立体固定形体は、厚い金属層の平滑且つ平坦な側壁を乱す。固定形体の例を図13、図14、及び図15に示す。図13、図14、及び図15は、p型領域18に電気的に接続された厚い金属層28の側壁上に形成される固定形体を示すが、固定形体は厚い金属層26若しくは厚い金属層28のいずれに形成されてもよく、又は両方に形成されてもよい。また、デバイスの端部に面する側壁上に固定形体を形成する代わりに、又はそれに加えて、LEDの内部の厚い金属層の側壁上に固定形体を形成してもよい(例えば、図11に示すような電気絶縁体51と接している厚い金属層26又は28の側壁上)。
[0047]図13に示す構造体において、固定形体は、厚い金属層28のさもなければ平坦な側壁に形成された凹部60である。凹部60は電気絶縁体34、54によって充填され、電気絶縁体を固定する。
[0048]図14に示す構造体において、固定形体は、厚い金属層28のさもなければ平坦な側壁から突出する凸部62である。
[0049]図15に示す構造体において、固定形体は連続する凹部及び/又は凸部64である。
[0050]図16〜図21に示すように、凹部60又は凸部62は、一連の金属形成工程、電気絶縁体形成工程、平坦化工程、及びパターニング工程によって形成され得る。厚い金属層28の一部のみが図示されている。固定形体を有する厚い金属層26も、図示のようにして形成できる。図16〜図21に示すプロセスは、図3、図4、図6、及び図7に示すプロセス、又は図8、図10、及び図11に示すプロセスのいずれとも併用できる。下記において、金属層部分はめっきにより形成され、電気絶縁体部分は成型により形成されるが、任意の適切な金属又は絶縁体堆積又は付着技術を使用できる。
[0051]図16において、上記のように、LED12上に厚い金属層の第1部分28Aがめっきされる。図17において、上記のように、第1金属部分28A上に電気絶縁体34又は54の第1部分34Aが成型され、平坦化される。その後、厚い金属層28の第2部分28Bが形成される箇所に開口部を形成するためにフォトレジスト層が形成及びパターニングされる。図18において、第1金属部分28A上に第2金属部分28Bがめっきされる。図18に示されるように、第2金属部分28Bは、第1金属部分28Aより水平方向に広い。図19において、第2金属部分28B上に電気絶縁体34又は54の第2部分34Bが成型され、平坦化される。その後、厚い金属層28の第3部分28Cが形成される箇所に開口部を形成するために、フォトレジスト層が形成及びパターニングされる。図20において、第2金属部分28B上に第3金属部分28Cがめっきされる。図20に示されるように、第3金属部分28Cは、第2金属部分28Bより水平方向に狭い。第1金属部分28A及び第3金属部分28Cを越えて延在する第2金属部分28Bの部分は、電気絶縁体34A、34B、及び34Cを固定する凸部62を形成する。図16〜図21に示す処理工程を変更及び/又は繰り返すことにより、図13、図14、及び図15に示すいずれかの構造体を形成し得ることは当業者にとって明らかであろう。
[0052]上記の構造体において、デバイスの側面、すなわち図7に示す電気絶縁体34及び図11に示す電気絶縁体54は、光吸収性でもよい。特に、混合室を用いる用途においては、全ての表面が可能な限り反射性であることが重要である。いくつかの実施形態において、ダイシング後の電気絶縁体34、54の側面が反射性になるように、電気絶縁体34、54に反射性材料が添加される。例えば、図3を参照して上述したように、ウェハ上に成型又は堆積されるエポキシ又はシリコーンであり得る電気絶縁体に、高反射性のTiO及び/又はケイ酸カルシウム粒子を混合してもよい。
[0053]いくつかの実施形態において、反射性材料に加えて又は反射性材料の代わりに、絶縁体34、54に熱伝導性材料を添加してもよい。例えば、絶縁体34、54に窒化アルミニウム、SiO、グラファイト、BN、又は任意の他の適切な材料の粒子を加えることにより、構造体の熱伝導性を向上させ、さらに/又は半導体構造体若しくは厚い金属層、又は両方の熱膨張係数(CTE)に接近するよう、絶縁体のCTEを調整してもよい。
[0054]いくつかの実施形態において、図22に示すように、デバイスの端面が電気絶縁体34、54ではなく厚い金属層28の側壁となるよう、デバイスがダイシングされる。いくつかの実施形態において、ダイシング後、表面粗さを低減するために、厚い金属層28の側壁が、例えば湿式化学エッチングにより処理される。表面粗さを低減することにより、側壁の反射性が向上し得る。いくつかの実施形態において、ダイシング後、デバイスがダイシングのために用いられるハンドリングフォイル上にある状態で、Al、Ni、Cr、Pd、若しくはAgコーティング、反射性合金、又は反射性コーティングのスタック等の反射性金属コーティング66が、例えば物理気相成長又は無電解めっきにより厚い金属層28の側面上に形成される。
[0055]いくつかの実施形態において、側面コーティング66は、デバイスのダイシング後、デバイスがダイシング用のハンドリングフォイルに取り付けられたままの状態でデバイスの側壁上に設けられる絶縁反射体である。例えば、個別のデバイスが分離されて(切り離されて)、個別のデバイスがハンドリングフォイル上にある状態で、分離レーンを高反射性の材料で充填してもよい。その後、高反射性材料を再び分離してもよい。デバイスウェハは、2度の分離工程を許容するのに十分な分離レーンを有するよう形成されてもよいし、又は、2度の分離工程を許容するために、ハンドリングフォイルが2度伸長されてもよい。適切な反射性材料の例は、シリコーン、及びTiO粒子等の反射性粒子が加えられたシリコーン又はエポキシ等の透明材料を含む。
[0056]ダイシングの前又は後に、フィルタ、レンズ、二色性材料、又は波長変換材料等の選択任意(オプション)の構造体をLED上に1つ以上設けてもよい。波長変換材料は、発光デバイスによって出射され、波長変換材料に入射する光の全て又は一部のみが波長変換材料によって変換され得るよう構成されてもよい。発光デバイスによって出射された非変換光が最終的な光スペクトルの一部でもよいし、そうでなくてもよい。一般的な組み合わせの例は、青色発光LEDと黄色発光波長変換材料、青色発光LEDと緑色及び赤色発光波長変換材料、UV発光LEDと青色及び黄色波長変換材料、並びにUV発光LEDと青色、緑色、及び赤色発光波長変換材料を含む。他の色の光を発する波長変換材料を追加して、デバイスから発せられる光のスペクトルを適合させてもよい。波長変換材料は、慣用的な蛍光体粒子、量子ドット、有機半導体、II−VI若しくはIII−V族半導体、II−VI若しくはIII−V族半導体量子ドット若しくはナノ結晶、着色料、ポリマー、又はGaN等の発光材料であり得る。限定はされないが、YAl12:Ce(YAG),LuAl12:Ce(LuAG),YAl5−xGa12:Ce(YAlGaG),(Ba1−xSr)SiO:Eu(BOSE)等のガーネット系蛍光体、並びに(Ca,Sr)AlSiN:Eu及び(Ca,Sr,Ba)Si:Eu等の窒化物系蛍光体を含む任意の適切な蛍光体を使用できる。
[0057]厚い金属層26及び28、並びに厚い金属層間のギャップ及び隣接するLED間のギャップを埋める電気絶縁体は、半導体構造体を機械的に支持し、シリコン又はセラミックマウント等の追加のマウントを不要にする。マウントの排除は、デバイスのコストを削減し、またデバイスの形成に必要な処理を簡略化する。
[0058]本発明を詳細に説明してきたが、当業者は、本開示に基づき、本明細書で述べられる発明思想の趣旨から逸脱することなく本発明を変更できることを理解するであろう。したがって、本発明の範囲は、図示及び記載の特定の実施形態に限定されない。

Claims (19)

  1. n型領域とp型領域との間に挟まれた発光層を含む半導体構造体と、
    前記n型領域と直接接触する第1金属コンタクト、及び前記p型領域と直接接触する第2金属コンタクトと、
    前記第1及び第2金属コンタクト上にそれぞれ配置された第1及び第2金属層と
    を有し、
    前記第1及び第2金属層は、前記半導体構造体を機械的に支持するのに十分な厚さを有し、前記第2金属層のエッジが、前記半導体構造体のエッジと揃えられ、前記第2金属層は、前記第1金属層を取り囲んでいる、
    デバイス。
  2. 前記第1金属層と前記第2金属層との間に配置され且つ前記第2金属層を取り囲む絶縁層、を更に有する請求項1に記載のデバイス。
  3. 前記第1及び第2金属層のうちの一方の側壁が、前記絶縁層を固定する立体形体を有する、請求項2に記載のデバイス。
  4. 前記立体形体は、それ以外は平坦な側壁から突出した凸部を含む、請求項3に記載のデバイス。
  5. 前記立体形体は、それ以外は平坦な側壁内に形成された凹部を含む、請求項3に記載のデバイス。
  6. 前記立体形体は、一連の凸部を含む、請求項3に記載のデバイス。
  7. 前記絶縁層は、前記立体形体、前記立体形体よりも上の前記側壁の領域、及び前記立体形体よりも下の前記側壁の領域と直接接触するよう配置された、電気絶縁体の一様な連続層を有する、請求項3に記載のデバイス。
  8. 前記第1及び第2金属層は銅層である、請求項1に記載のデバイス。
  9. 前記第1及び第2金属層は50μmよりも厚い、請求項1に記載のデバイス。
  10. 半導体デバイスウェハを提供するステップであって、前記ウェハは、
    n型領域とp型領域との間に挟まれた発光層を含む半導体構造体と、
    半導体デバイスごとの第1及び第2金属コンタクトであって、各第1金属コンタクトは前記n型領域と直接接触し、各第2金属コンタクトは前記p型領域と直接接触する、第1及び第2金属コンタクトとを含む、ステップと、
    前記ウェハ上の各半導体デバイスの前記第1及び第2金属コンタクト上にそれぞれ第1及び第2金属層を形成するステップであって、前記第1及び第2金属層は、後の処理中に前記半導体構造体を支持するのに十分な厚さを有し、前記第2金属層のエッジが、各半導体デバイスの前記半導体構造体のエッジと揃えられ、各半導体デバイスに関し前記第2金属層が前記第1金属層を取り囲む、ステップと
    を含む、方法。
  11. 前記第1及び第2金属層を形成するステップの後に、前記第1金属層と前記第2金属層との間の空間を充填する電気絶縁層を形成するステップ、を更に含む請求項10に記載の方法。
  12. 前記第1及び第2金属層を形成するステップは、前記第1及び第2金属層のうちの一方の側壁に立体形体を形成するステップを含む、請求項11に記載の方法。
  13. 前記第1及び第2金属層を形成する前記ステップは、前記ウェハ上に前記第1及び第2金属層をめっきするステップを含む、請求項12に記載の方法。
  14. 前記立体形体を形成する前記ステップは、
    前記第1及び第2金属層の第1部分をめっきするステップと、
    前記第1及び第2金属層の前記第1部分の上に、前記第1部分とは異なる水平方向の広がりを有する前記第1及び第2金属層の第2部分をめっきするステップと、
    前記第1及び第2金属層の前記第2部分の上に、前記第2部分とは異なる水平方向の広がりを有する前記第1及び第2金属層の第3部分をめっきするステップと
    を含む、請求項13に記載の方法。
  15. 前記第1部分をめっきした後、前記第1及び第2金属層の前記第1部分上に前記電気絶縁層の第1部分を成型するステップと、
    前記第2部分をめっきした後、前記第1及び第2金属層の前記第2部分上に前記電気絶縁層の第2部分を成型するステップと、
    前記第3部分をめっきした後、前記第1及び第2金属層の前記第3部分上に前記電気絶縁層の第3部分を成型するステップと
    をさらに含む、請求項14に記載の方法。
  16. 前記電気絶縁層は、第1電気絶縁層であり、
    当該方法はさらに、
    前記ウェハ上に第2電気絶縁層を設けるステップと、
    前記第2電気絶縁層内に、前記第1金属層と位置合わせされた第1開口部、及び前記第2金属層と位置合わせされた第2開口部を形成するステップと、
    前記第1開口部と位置合わせされた第1金属接合パッド、及び前記第2開口部と位置合わせされた第2金属接合パッドを形成するステップと
    を含む、請求項11に記載の方法。
  17. 前記半導体構造体は成長基板上に成長され、当該方法はさらに、前記第1及び第2金属層を形成する前記ステップの後に前記成長基板を除去するステップを含む、請求項10に記載の方法。
  18. 前記第1及び第2金属層を形成する前記ステップの後に、前記ウェハを個別の半導体デバイス又は半導体デバイスのグループにダイシングするステップをさらに含む、請求項10に記載の方法。
  19. 前記第1及び第2金属層は50μmよりも厚い、請求項10に記載の方法。
JP2016222155A 2011-12-08 2016-11-15 厚い金属層を有する半導体発光デバイス Active JP6552473B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161568287P 2011-12-08 2011-12-08
US61/568,287 2011-12-08

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014545413A Division JP6193254B2 (ja) 2011-12-08 2012-12-04 厚い金属層を有する半導体発光デバイス

Publications (2)

Publication Number Publication Date
JP2017055131A true JP2017055131A (ja) 2017-03-16
JP6552473B2 JP6552473B2 (ja) 2019-07-31

Family

ID=47628405

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014545413A Active JP6193254B2 (ja) 2011-12-08 2012-12-04 厚い金属層を有する半導体発光デバイス
JP2016222155A Active JP6552473B2 (ja) 2011-12-08 2016-11-15 厚い金属層を有する半導体発光デバイス

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014545413A Active JP6193254B2 (ja) 2011-12-08 2012-12-04 厚い金属層を有する半導体発光デバイス

Country Status (7)

Country Link
US (2) US9324927B2 (ja)
EP (1) EP2748866B1 (ja)
JP (2) JP6193254B2 (ja)
KR (2) KR20140108546A (ja)
CN (2) CN103959486A (ja)
TW (2) TWI573300B (ja)
WO (1) WO2013084144A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324927B2 (en) 2011-12-08 2016-04-26 Koninklijke Philips N.V. Semiconductor light emitting device with thick metal layers
US9608016B2 (en) * 2012-05-17 2017-03-28 Koninklijke Philips N.V. Method of separating a wafer of semiconductor devices
WO2014174003A1 (en) 2013-04-26 2014-10-30 Koninklijke Philips N.V. Medical prognosis and prediction of treatment response using multiple cellular signalling pathway activities
US9640729B2 (en) * 2013-07-03 2017-05-02 Koninklijke Philips N.V. LED with stress-buffer layer under metallization layer
JP7065609B6 (ja) 2014-10-24 2022-06-06 コーニンクレッカ フィリップス エヌ ヴェ 複数の細胞シグナル伝達経路活性を用いる治療応答の医学的予後及び予測
DE102015105509A1 (de) 2015-04-10 2016-10-13 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
WO2019022664A1 (en) * 2017-07-25 2019-01-31 Ams Sensors Singapore Pte. Ltd. WAFER-LEVEL PROCESSES FOR THE MANUFACTURE OF UNIFORM MATERIAL LAYERS ON OPTOELECTRONIC MODULES

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100044743A1 (en) * 2008-08-21 2010-02-25 Cheng-Yi Liu Flip chip light emitting diode with epitaxial strengthening layer and manufacturing method thereof
JP2010508669A (ja) * 2007-08-03 2010-03-18 パナソニック株式会社 発光装置
JP2010141176A (ja) * 2008-12-12 2010-06-24 Toshiba Corp 発光装置及びその製造方法
JP2011071274A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 半導体装置及びその製造方法
US20110284909A1 (en) * 2010-05-24 2011-11-24 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7511311B2 (en) * 2002-08-01 2009-03-31 Nichia Corporation Semiconductor light-emitting device, method for manufacturing the same, and light-emitting apparatus including the same
JP2006086469A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体発光装置、照明モジュール、照明装置及び半導体発光装置の製造方法
US7348212B2 (en) 2005-09-13 2008-03-25 Philips Lumileds Lighting Company Llc Interconnects for semiconductor light emitting devices
JP5019755B2 (ja) * 2006-02-08 2012-09-05 昭和電工株式会社 発光ダイオード及びその製造方法
JP4922891B2 (ja) 2006-11-08 2012-04-25 株式会社テラミクロス 半導体装置およびその製造方法
CN101197344B (zh) * 2007-12-27 2011-03-30 日月光半导体制造股份有限公司 封装基板及其制作方法
JP5267265B2 (ja) * 2009-03-25 2013-08-21 Tdk株式会社 誘電体素子及び誘電体素子の製造方法
JP2011009572A (ja) * 2009-06-26 2011-01-13 Citizen Electronics Co Ltd フリップチップ実装型led及びフリップチップ実装型ledの製造方法。
KR101630152B1 (ko) * 2010-02-24 2016-06-14 엘지디스플레이 주식회사 하이브리드 발광다이오드 칩과 이를 포함하는 발광다이오드 소자 및 이의 제조방법
KR101330250B1 (ko) * 2010-05-14 2013-11-15 서울바이오시스 주식회사 발광 소자
JP5390472B2 (ja) * 2010-06-03 2014-01-15 株式会社東芝 半導体発光装置及びその製造方法
JP5449039B2 (ja) 2010-06-07 2014-03-19 株式会社東芝 半導体発光装置及びその製造方法
US9324927B2 (en) 2011-12-08 2016-04-26 Koninklijke Philips N.V. Semiconductor light emitting device with thick metal layers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010508669A (ja) * 2007-08-03 2010-03-18 パナソニック株式会社 発光装置
US20100044743A1 (en) * 2008-08-21 2010-02-25 Cheng-Yi Liu Flip chip light emitting diode with epitaxial strengthening layer and manufacturing method thereof
JP2010141176A (ja) * 2008-12-12 2010-06-24 Toshiba Corp 発光装置及びその製造方法
JP2011071274A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 半導体装置及びその製造方法
US20110284909A1 (en) * 2010-05-24 2011-11-24 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same

Also Published As

Publication number Publication date
KR20140108546A (ko) 2014-09-11
EP2748866B1 (en) 2019-03-27
JP2015502666A (ja) 2015-01-22
US20160233400A1 (en) 2016-08-11
TWI573300B (zh) 2017-03-01
CN111509116A (zh) 2020-08-07
WO2013084144A1 (en) 2013-06-13
JP6552473B2 (ja) 2019-07-31
EP2748866A1 (en) 2014-07-02
JP6193254B2 (ja) 2017-09-06
TW201332168A (zh) 2013-08-01
KR20200045571A (ko) 2020-05-04
TWI672836B (zh) 2019-09-21
US9324927B2 (en) 2016-04-26
CN103959486A (zh) 2014-07-30
US20140339597A1 (en) 2014-11-20
KR102227866B1 (ko) 2021-03-15
TW201717438A (zh) 2017-05-16
US9484513B2 (en) 2016-11-01

Similar Documents

Publication Publication Date Title
JP6712579B2 (ja) 発光デバイスを支持基板に取り付ける方法
JP6552473B2 (ja) 厚い金属層を有する半導体発光デバイス
KR102245056B1 (ko) 전면 발광형 반도체 발광 장치
TWI607583B (zh) 半導體裝置製造方法
JP6419077B2 (ja) 波長変換発光デバイス
JP2019114804A (ja) 支持基板に接合された発光デバイス
KR102129146B1 (ko) 밀봉된 반도체 발광 장치
US9362471B2 (en) Semiconductor light emitting device with thick metal layers
TW201332149A (zh) 於半導體發光裝置上形成厚金屬層
WO2013084103A1 (en) Semiconductor light emitting device with thick metal layers

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180417

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190307

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190702

R150 Certificate of patent or registration of utility model

Ref document number: 6552473

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250