JP2017054511A - プログラム可能な論理チップのコンフィギュレーションを変更する方法 - Google Patents
プログラム可能な論理チップのコンフィギュレーションを変更する方法 Download PDFInfo
- Publication number
- JP2017054511A JP2017054511A JP2016175573A JP2016175573A JP2017054511A JP 2017054511 A JP2017054511 A JP 2017054511A JP 2016175573 A JP2016175573 A JP 2016175573A JP 2016175573 A JP2016175573 A JP 2016175573A JP 2017054511 A JP2017054511 A JP 2017054511A
- Authority
- JP
- Japan
- Prior art keywords
- logic
- configuration
- elements
- programmable logic
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 230000007704 transition Effects 0.000 claims abstract description 38
- 230000006870 function Effects 0.000 claims description 125
- 230000008859 change Effects 0.000 claims description 15
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000003860 storage Methods 0.000 claims description 6
- 238000004364 calculation method Methods 0.000 claims description 3
- 238000004590 computer program Methods 0.000 claims description 3
- 238000013507 mapping Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 14
- 238000005192 partition Methods 0.000 description 11
- 238000013461 design Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000005457 optimization Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
- H03K19/17756—Structural details of configuration resources for partial configuration or partial reconfiguration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
- H03K19/1776—Structural details of configuration resources for memories
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
- Stored Programmes (AREA)
Abstract
Description
・ 初期設計においてすでに、パーティション分割箇所を計画して固定的に実現しなければならない。
・ 第2のパーティションに実現される機能ないしは実装される論理機能とは無関係に、固定した個数の論理ユニット及び接続素子がリザーブされる。最大限に収容すべき所要の論理素子数をこのためにリザーブしなればならなくなることにより、多くの場合に資源が利用されないままになってしまう。
・ 第1のパーティションに配置されるすべての論理機能は、実際に実現される第2のパーティションの機能がこれらを必要としない場合であっても固定のままであり、これらの機能の所要スペース及び所要エネルギはそのまま維持されてしまう、のである。
Claims (17)
- プログラム可能な論理チップのコンフィギュレーションを変更する方法であって、
当該プログラム可能な論理チップのソースコンフィギュレーションを読み込むことにより、当該ソースコンフィギュレーションの論理記述、特にプレースメント設定されたネットリストが少なくとも部分的に利用可能になっており、
前記プログラム可能な論理チップの前記ソースコンフィギュレーションの前記論理記述から、1つ以上の論理素子及び/又は接続素子を置き換えるか又はリコンフィギュレーションして、1つ以上の付加的な論理素子を有するターゲットコンフィギュレーションの論理記述を作成し、この際に前記ターゲットコンフィギュレーションにおいて、前記ソースコンフィギュレーションの素子がまったく利用されないか又は1つ以上の素子が利用されず、
複数の対応付け情報に基づき、複数のトランジションポイントを決定し、すなわち、ターゲットコンフィギュレーション及びソースコンフィギュレーションに設けられておりかつ前記ターゲットコンフィギュレーションにおいて、変更した論理機能が設定される複数の論理素子、特にレジスタ及びドライバを決定し、
少なくとも、前記ソースコンフィギュレーションにおいて未だ利用していない、前記プログラム可能な論理チップの論理素子をフリーであるとマーキングし、
当該フリーであるとマーキングした前記論理素子に、前記ターゲットコンフィギュレーションの付加的な論理素子をプレースメント設定し、利用していない接続素子を介して前記トランジションポイントに接続し、
前記ターゲットコンフィギュレーションの前記論理記述から、変更したビットストリームを作成し、
当該変更したビットストリームを前記プログラム可能な論理チップに書き込む、
ことを特徴とする方法。 - 前記ターゲットコンフィギュレーションにおいて利用されず、かつ、出力側がトランジションポイントの入力側だけに接続されている、前記ソースコンフィギュレーションの前記論理素子もフリーであるとマーキングし、
有利には、対応する前記接続素子を利用していないとマーキングする、
請求項1に記載の方法。 - 前のステップにおいてフリーであるとマーキングした複数の論理素子の1つ以上の入力側だけに出力側が接続されているすべての論理素子を同様にフリーであると再帰的にマーキングし、
有利には、対応する前記接続素子を利用していないとマーキングする、
請求項2に記載の方法。 - あらかじめ設定したリージョンのすべての論理素子を、前記ソースコンフィギュレーションの1つ以上の置き換えられた論理素子だけ、又はトランジションポイントの入力側だけ、フリーであるとマーキングし、対応する前記接続素子を、利用していないとマーキングし、
引き続き、1つ以上の前記置き換えられた論理素子を除いて、あらかじめ設定された前記リージョンにおけるすべての論理素子を新たにプレースメント設定して、利用していない接続素子に接続する、
請求項2又は3に記載の方法。 - 前記ソースコンフィギュレーションに使用されておりかつ前記あらかじめ設定したリージョン内の複数の論理素子のうちの1つで終端する複数の前記接続素子を、少なくとも、前記あらかじめ設定したリージョン外のつぎに接続される論理素子まで、利用していないとマーキングする、
請求項4に記載の方法。 - ソースコンフィギュレーションの読み込みの前記ステップには、ビットストリームの読み込みと、少なくとも当該ビットストリームの複数の部分に対して行われる、当該ビットストリームの、論理記述への変換とが含まれており、
当該変換を特に、使用される前記プログラム可能な論理チップのアーキテクチャ情報に基づいて行う、
請求項1から5までのいずれか1項に記載の方法。 - 前記変更したビットストリームを前記ターゲットコンフィギュレーションに基づいて作成し、
当該作成を、
変更ししたがってリコンフィギュレーションした論理素子及び/又は接続素子に対して、前記ビットストリームにおける位置と、前記プログラム可能な論理チップにおける論理素子又は接続素子との間の関係を形成し、元々のビットストリームを、対応する複数の位置において変更する、ことによって行う、
請求項1から6までのいずれか1項に記載の方法。 - 前記変更したビットストリームを前記ターゲットコンフィギュレーションに基づいて作成し、
当該作成を、
前記ターゲットコンフィギュレーションのプレースメント設定した前記ネットリストを新しい完全なビットストリームに変換する、ことによって行う、
請求項1から6までのいずれか1項に記載の方法。 - 少なくとも1つの信号路を含む変更すべき論理機能に対し、少なくとも変更の後、信号伝搬時間を求め、
ここでは有利には、前記プログラム可能な論理チップの前記ターゲットコンフィギュレーションにおける信号路であって、その途中に少なくとも1つの付加的な又はリコンフィギュレーションされる論理素子又は接続素子が設けられている信号路に対し、信号伝搬時間を推定し、
当該推定を、
前記ターゲットコンフィギュレーションにおいて前記信号路の順次連続している複数の論理素子の個数をカウントし、各論理素子に一定の信号伝搬時間を対応付けることによって行う、
請求項1から8までのいずれか1項に記載の方法。 - 変更すべきすべての論理機能及び/又は当該論理機能に含まれているすべての信号路に対し、少なくとも1つの信号伝搬時間を求めて、1つ以上の閾値と比較し、
少なくとも1つの求めた信号伝搬時間が、前記閾値を上回るか又はあらかじめ設定した区間外にある場合に、警告及び/又は前記ターゲットコンフィギュレーションのプレースメント設定したネットリストの変更を行う、
請求項1から9までのいずれか1項に記載の方法。 - 前記ターゲットコンフィギュレーションには少なくとも1つの第1マルチプレクサが含まれており、当該第1マルチプレクサは特にトランジションポイントの直前に配置されており、
追加されるすべての論理素子は、前記第1マルチプレクサのただ1つの入力側を含む複数の新たな信号路に配置されている、
請求項1から10までのいずれか1項に記載の方法。 - 複数の前記新しい信号路には前記プログラム可能な論理チップの少なくとも1つのインタフェースピンが含まれており、当該少なくとも1つのインタフェースピンには有利には、前記プログラム可能な論理チップのデバッギングインタフェースが割り当てられている、
請求項11に記載の方法。 - 前記ターゲットコンフィギュレーションは、特にトランジションポイントの直後に配置されている少なくとも1つの第2マルチプレクサを有しており、
当該第2マルチプレクサは、論理素子の少なくとも1つの入力側に接続されている、
請求項1から12までのいずれか1項に記載の方法。 - 前記ターゲットコンフィギュレーションには少なくとも1つの付加的なレジスタが含まれており、
前記レジスタの出力側は有利にはインタフェースピンに接続されており、当該インタフェースピンは特に前記プログラム可能な論理チップのデバッギングインタフェースに割り当てられている、
請求項1から13までのいずれか1項に記載の方法。 - 制御装置を適合化する方法であって、
前記該制御装置には、制御機能を実行するように構成されたプログラム可能な論理チップが含まれており、
請求項1から14までのいずれ1項に記載の方法によって前記プログラム可能な論理チップのコンフィギュレーションを変更する、
ことを特徴とする方法。 - プログラム可能な論理チップを書き込むためのプログラミング装置であって、
プロセッサ、プログラミングインタフェース及び/又はデバッギングインタフェースを有しており、
前記プログラミング装置は、請求項1から15までのいずれか1項に記載の方法を実行するように構成されている、
ことを特徴とするプログラミング装置。 - コンピュータ読み出し可能な記憶媒体を有するコンピュータプログラム製品であって、
前記記憶媒体には複数の命令が埋め込まれており、
前記複数の命令は、当該複数の命令が計算ユニットによって実行される場合に、前記計算ユニットを構成し、これによって請求項1から15までのいずれか1項に記載の方法が実行されるようにする、
ことを特徴とするコンピュータプログラム製品。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102015115022.0A DE102015115022A1 (de) | 2015-09-08 | 2015-09-08 | Verfahren zum Ändern der Konfiguration eines programmierbaren Logikbausteins |
EP15184169.9A EP3142032B1 (de) | 2015-09-08 | 2015-09-08 | Verfahren zum ändern der konfiguration eines programmierbaren logikbausteins |
EP15184169.9 | 2015-09-08 | ||
DE102015115022.0 | 2015-09-08 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017054511A true JP2017054511A (ja) | 2017-03-16 |
JP2017054511A5 JP2017054511A5 (ja) | 2018-12-13 |
JP6530358B2 JP6530358B2 (ja) | 2019-06-12 |
Family
ID=58190614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016175573A Active JP6530358B2 (ja) | 2015-09-08 | 2016-09-08 | プログラム可能な論理チップのコンフィギュレーションを変更する方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9929734B2 (ja) |
JP (1) | JP6530358B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020004068A (ja) * | 2018-06-28 | 2020-01-09 | 三菱電機株式会社 | 車載電子制御装置 |
JP2021536650A (ja) * | 2018-08-27 | 2021-12-27 | リキッド・インスツルメンツ・プロプライエタリー・リミテッドLiquid Instruments Pty. Ltd. | 部分的リコンフィギュレーションを使用したフィールドプログラマブルゲートアレイのプログラミングプロセスの改善 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10824786B1 (en) * | 2016-10-05 | 2020-11-03 | Xilinx, Inc. | Extend routing range for partial reconfiguration |
CN114994637B (zh) * | 2022-07-28 | 2022-11-15 | 北京一径科技有限公司 | 可编程逻辑器件配置以及可编程逻辑器件 |
CN116302851B (zh) * | 2023-05-24 | 2023-08-22 | 北京中科网威信息技术有限公司 | Fpga逻辑异常监测与恢复方法、装置、设备及介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000011010A (ja) * | 1998-06-18 | 2000-01-14 | Nec Saitama Ltd | 回路修正に伴う論理合成方法 |
JP2001504958A (ja) * | 1996-10-30 | 2001-04-10 | アトメル・コーポレイション | ロジックデバイスのアレイを構成するための方法およびシステム |
JP2006048677A (ja) * | 2004-07-29 | 2006-02-16 | Temento Systems | 電子回路をデバッグするデバイス及び方法 |
JP2009123129A (ja) * | 2007-11-19 | 2009-06-04 | Fujitsu Microelectronics Ltd | データ処理装置 |
US8786310B1 (en) * | 2012-08-17 | 2014-07-22 | Xilinx, Inc. | Partially programming an integrated circuit using control memory cells |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7902866B1 (en) | 2007-08-27 | 2011-03-08 | Virginia Tech Intellectual Properties, Inc. | Wires on demand: run-time communication synthesis for reconfigurable computing |
US7541833B1 (en) * | 2007-10-09 | 2009-06-02 | Xilinx, Inc. | Validating partial reconfiguration of an integrated circuit |
US7940082B1 (en) | 2007-12-28 | 2011-05-10 | Altera Corporation | Circuits and method for bypassing a static configuration in a programmable logic device to implement a dynamic multiplexer |
US7906984B1 (en) * | 2008-02-26 | 2011-03-15 | The United States Of America As Represented By The Secretary Of The Air Force | Relocatable field programmable gate array bitstreams for fault tolerance |
EP2869145B1 (de) | 2013-10-29 | 2016-04-27 | dSPACE digital signal processing and control engineering GmbH | Verfahren zur Beeinflussung eines Steuerprogramms eines Steuergerätes |
-
2016
- 2016-09-07 US US15/258,059 patent/US9929734B2/en active Active
- 2016-09-08 JP JP2016175573A patent/JP6530358B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001504958A (ja) * | 1996-10-30 | 2001-04-10 | アトメル・コーポレイション | ロジックデバイスのアレイを構成するための方法およびシステム |
JP2000011010A (ja) * | 1998-06-18 | 2000-01-14 | Nec Saitama Ltd | 回路修正に伴う論理合成方法 |
JP2006048677A (ja) * | 2004-07-29 | 2006-02-16 | Temento Systems | 電子回路をデバッグするデバイス及び方法 |
JP2009123129A (ja) * | 2007-11-19 | 2009-06-04 | Fujitsu Microelectronics Ltd | データ処理装置 |
US8786310B1 (en) * | 2012-08-17 | 2014-07-22 | Xilinx, Inc. | Partially programming an integrated circuit using control memory cells |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020004068A (ja) * | 2018-06-28 | 2020-01-09 | 三菱電機株式会社 | 車載電子制御装置 |
US11390290B2 (en) | 2018-06-28 | 2022-07-19 | Mitsubishi Electric Corporation | Vehicle electronic control apparatus |
JP2021536650A (ja) * | 2018-08-27 | 2021-12-27 | リキッド・インスツルメンツ・プロプライエタリー・リミテッドLiquid Instruments Pty. Ltd. | 部分的リコンフィギュレーションを使用したフィールドプログラマブルゲートアレイのプログラミングプロセスの改善 |
JP7411663B2 (ja) | 2018-08-27 | 2024-01-11 | リキッド・インスツルメンツ・プロプライエタリー・リミテッド | 部分的リコンフィギュレーションを使用したフィールドプログラマブルゲートアレイのプログラミングプロセスの改善 |
Also Published As
Publication number | Publication date |
---|---|
US9929734B2 (en) | 2018-03-27 |
JP6530358B2 (ja) | 2019-06-12 |
US20170070229A1 (en) | 2017-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6530358B2 (ja) | プログラム可能な論理チップのコンフィギュレーションを変更する方法 | |
US8415974B1 (en) | Methods and circuits enabling dynamic reconfiguration | |
US9494967B2 (en) | Trigger circuits and event counters for an IC | |
US7730353B2 (en) | Memory-based trigger generation scheme in an emulation environment | |
US8775986B1 (en) | Software debugging of synthesized hardware | |
US8533655B1 (en) | Method and apparatus for capturing data samples with test circuitry | |
US10061879B2 (en) | Circuit design instrumentation for state visualization | |
US10235485B1 (en) | Partial reconfiguration debugging using hybrid models | |
US7822909B2 (en) | Cross-bar switching in an emulation environment | |
CN107357948B (zh) | 用于建立fpga网表的方法 | |
US10318687B2 (en) | Implementing a constant in FPGA code | |
CN106560819B (zh) | 通过集成电路器件中的ip迁移来减小控制块尺寸 | |
Robertson et al. | Improved functional simulation of dynamically reconfigurable logic | |
McGregor et al. | Self controlling dynamic reconfiguration: A case study | |
KR20220027235A (ko) | 프로그래밍 가능 로직 디바이스들에서 패브릭들의 규칙성 | |
de Andrés et al. | Run-time reconfiguration for emulating transient faults in VLSI systems | |
de Andrés et al. | Fast emulation of permanent faults in VLSI systems | |
JP5658077B2 (ja) | 半導体集積回路の遅延解析方法、遅延解析プログラム、遅延解析装置 | |
Haar | Design Reconstruction for Partial Reconfigurable FPGA Systems | |
Kourfali et al. | Test set generation almost for free using a run-time FPGA reconfiguration technique | |
Zhang | Delay characterization in FPGA-based reconfigurable systems | |
JP2004127058A (ja) | テスト回路および半導体装置 | |
JP2008176485A (ja) | 再構成可能な論理デバイスおよびそのデバッグシステム | |
Sunwoo et al. | On embedded processor reconfiguration of logic BIST for FPGA cores in SoCs | |
US6978428B2 (en) | Mode register in an integrated circuit that stores test scripts and operating parameters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181102 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181102 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20181102 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20181109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190417 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190516 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6530358 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |