JP2017045706A

JP2017045706A - 漏電遮断器

Info

Publication number: JP2017045706A
Application number: JP2015217679A
Authority: JP
Inventors: 大上青木; Dai Kamiaoki; 龍幸塚本; Tatsuyuki Tsukamoto
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2015-08-25
Filing date: 2015-11-05
Publication date: 2017-03-02
Anticipated expiration: 2035-11-05
Also published as: JP6610173B2; CN106486961B; CN106486961A; KR20170024519A

Abstract

【課題】耐電圧試験など交流電路に過電圧が連続的に印加された場合でも、漏電遮断器を遮断させ、内蔵する電源回路の故障を防止することができる漏電遮断器を得る。
【解決手段】交流電路１を開閉する開閉接点２と、交流電路１の過電流を検出する過電流検出器３と、交流電路１の漏洩電流を検出する漏洩電流検出器４と、過電流検出器３の検出した信号に基づき開閉接点３を開放する過電流引き外し素子７と、漏洩電流検出器４の検出した信号に基づき開閉接点２を開放する漏電引き外し素子８とを有し、交流電路１からの過電圧を検出し、過電流引き外し素子７を駆動する監視回路２３ｍとを備えた。
【選択図】図２

Description

この発明は、電路の漏洩電流が所定値以上になったとき、この電路を開放する漏電遮断器に関し、特に過電流引外し方式が電子式である漏電遮断器に関するものである。

漏電遮断器に内蔵された電源回路は、交流電路から供給された交流電圧（例えばＡＣ１００Ｖ）を整流回路により直流電圧に変換した後、整流された直流電圧を降圧回路により、より低電圧の直流電圧（例えば、ＤＣ２４Ｖ）に変換して、漏電検出回路や引外し装置の駆動電源として供給するものである。
このような電源回路では、交流電路に落雷やアーク接地等によりサージ電圧が誘起された場合、このサージ電圧から漏電検出回路や引外し装置を保護する必要がある。
その保護手段としては、整流回路の出力電圧からサージ電圧を検出する電圧検出回路と、この電圧検出回路がサージ電圧を検出したとき降圧回路の出力電圧を昇圧させる昇圧回路と、降圧回路の出力側に設けられ、降圧回路の出力電圧が所定の値に達したときサージ電流を吸収する電流吸収回路を設けた電源回路がある（例えば、特許文献１参照）。

特開２００９−９５１２５号公報

従来の漏電遮断器の電源回路では、サージ電圧が誘起された場合、昇圧回路により降圧回路の出力電圧を昇圧させ、降圧回路の出力電圧が所定の値に達したときサージ電流を吸収する電流吸収回路に電流を通過させることで一定の電圧にクランプされ、漏電検出回路を構成する部品が過電圧により故障することを防止している。サージ電圧のパルス幅は、一般的に大きくても数ｍ秒であることが想定される。当然ながら降圧回路や電流吸収回路に通過させることができるエネルギーには限界があるため、過電圧が連続的に印加された場合には、限界を超え降圧回路や電流吸収回路の故障に至る。
このような過電圧が連続的に印加される可能性として、漏電遮断器が搭載される制御盤などでは、漏電遮断器を含めた交流電路の相間、および交流電路と大地（アース）間が絶縁されていることを確認するために、耐電圧試験（例えば、２０００Ｖ１分間）が実施される場合が考えられる。
通常、漏電遮断器のように電路に電子回路が接続される製品の場合、相間の耐電圧試験は禁止されており、交流電路と大地（アース）間にのみ耐電圧試験が実施される。そのため、相間に過電圧が印加されることはない。しかしながら、図６に示すように、漏電遮断器に負荷電路が接続されていると、大地間に接続された機器（例えば、サージ吸収用コンデンサやノイズフィルタなど）や電線の対地静電容量を介して、意図せずして相間に過電圧が連続的に印加されることとなり、その結果、漏電遮断器の電源回路が故障に至る場合がある。

この発明は、上述のような課題を解決するためになされたもので、連続的な過電圧の印可に対する保護機能を備えた、漏電遮断器を得ることを目的とするものである。

この発明は、電路を開閉する開閉接点と、電路の過電流を検出する過電流検出器と、電路の漏洩電流を検出する漏洩電流検出器と、過電流検出器の検出した信号に基づき開閉接点を開放する過電流引き外し装置と、漏洩電流検出器の検出した信号に基づき開閉接点を開放する漏電引き外し装置とを有し、電路からの過電圧を検出し、過電流引き外し装置を駆動する過電圧検出回路を備えたものである。

この発明は、電路の過電圧を検出時に過電流引外し素子を駆動する過電圧検出回路を備えたので、連続的な過電圧を検出した時に漏電遮断器が過電流トリップし、過電圧から漏電遮断器を保護するとともに、耐電圧試験時の過電圧によるトリップを漏電トリップと区別することができる。

この発明の実施の形態１における漏電遮断器の構成を示す全体構成図である。図１における電源回路の詳細を示す回路図である。図２におけるトリガ回路の詳細を示す回路図である。この発明の実施の形態２における漏電遮断器の電源回路を示す回路図である。図４に示す積分回路の詳細の一例を示す回路図である。従来の漏電遮断器を制御盤に組み込んだ場合の回路図でこの発明の課題を説明するための説明図ある。

実施の形態１．
図１は本発明の実施の形態１における電源回路を用いた漏電遮断器の構成を示す回路図、図２は図１における電源回路の詳細を示す回路図、図３は図２におけるトリガ回路の詳細を示す回路図である。

図１において、漏電遮断器１００は、交流電路１を開閉する開閉接点２と、交流電路１の過電流を検出する過電流検出器と３と、交流電路１中に挿入され、漏洩電流を検出する漏洩電流検出器４と、過電流検出器３および漏洩電流検出器４の検出信号に基づいて過電流もしくは漏電を検出する検出回路５と、交流電路１に接続され、検出回路５を駆動するためのスイッチングトランスを用いた電源回路６と、交流電路１に過電流が流れた際に検出回路５の出力信号により第１のスイッチング手段１０を介して付勢され開閉接点２を開放する過電流引外し素子７と、漏洩電流検出器４が所定値より大きい漏洩電流を検出した際に検出回路５の出力信号により第２のスイッチング手段１１を介して付勢され開閉接点２を開放する漏電引外し素子８と、漏電引外し素子８が動作した際に使用者へ漏電があったことを表示する漏電表示器９と、を有している。

漏電遮断器１００が投入され、開閉接点２が閉じると、漏電遮断器１００の負荷側に設けられた電源回路６へ交流電路１の電圧が印加され、電源回路６は検出回路５へ電源電圧を供給する。
ここで、交流電路１の電流は過電流検出器３を介して検出回路５で監視される。異常な電流を検知した場合、検出回路５は第１のスイッチング手段１０をオンして過電流引外し素子７を駆動させ、漏電遮断器１００をトリップさせる。

漏洩電流が流れた場合、漏洩電流検出器４が検出信号を出力して検出回路５へ入力する。規定以上の漏洩電流が流れたと判断した場合、検出回路５は第２のスイッチング手段１１をオンして漏電引外し素子８を駆動させ、漏電遮断器１００をトリップさせる。この時、漏電引外し素子８と連動している漏電表示器９も動作し、使用者へ漏電事故があったことを表示する。

電源回路６の構成を図２にて説明する。
電源回路６は、交流電路１に接続され、電流を制限する電流制限抵抗２０と、この電流制限抵抗２０を介して接続され、交流を直流に全波整流する整流回路２１（例えば、ダイオードブリッジによる整流回路）と、整流回路２１の出力側に接続され、電界効果トランジスタ２２ａ（以下ＦＥＴと記す）を含む降圧回路２２と、この降圧回路２２の後段に接続されるスイッチングトランス２３ａを含むスイッチング電源２３と、を有している。

降圧回路２２は、整流回路２１の出力正側にドレインを接続したＦＥＴ２２ａと、ＦＥＴ２２ａのゲートにカソードが接続された第１のツェナーダイオード２２ｂと、ＦＥＴ２２ａのドレインとゲートの間に接続された第１の抵抗２２ｃと、ＦＥＴ２２ａのゲートにアノードが接続され、第１の抵抗２２ｃに並列接続された第２のツェナーダイオード２２ｄと、第１のツェナーダイオード２２ｂのアノードと整流回路２１の出力負側との間に接続された第２の抵抗２２ｅと、カソードがＦＥＴ２２ａのソースに接続され、アノードが整流回路２１の出力負側に接続された第３のツェナーダイオード２２ｆと、を有している。

ここで、第１の抵抗２２ｃの抵抗値は数百ｋ〜数ＭΩ程度、第２の抵抗２２ｅの抵抗値は数十〜数百Ω程度とし、第２のツェナーダイオード２２ｄのツェナー電圧は整流回路２１の出力電圧より大きいものとする。

スイッチング電源２３は、スイッチングトランス２３ａ、スイッチング素子２３ｂ、スイッチングドライバ２３ｃ、トリガ回路２３ｄ等から構成される。
スイッチングトランス２３ａは、一端がＦＥＴ２２ａのドレインに接続され、他端がスイッチング素子２３ｂのドレインに接続された第１の巻線２３ａ１と、一端がダイオード２３ｅのアノードに接続され、他端が整流回路２１の出力負側に接続された第２の巻線２３ａ２と、一端がダイオード２３ｆのアノードに接続され、他端がスイッチング電源２３の２次側アースに接続された第３の巻線２３ａ３とを有している。

スイッチングドライバ２３ｃは、ダイオード２３ｅおよびダイオード２３ｇのカソードが接続された第一制御端子２３ｃ１と、整流回路２１の出力負側に接続された第二制御端子２３ｃ２と、ＦＥＴ２２ａのゲートに接続された出力端子２３ｃ３と、トリガ回路２３ｄに接続された監視端子２３ｃ４と、を備えている。
また、スイッチングドライバ２３ｃの第一制御端子２３ｃ１には、アノードが整流回路２１の出力負側に接続されたツェナーダイオード２３ｈのカソードが接続されており、ダイオード２３ｇのアノードは、ＦＥＴ２２ａのソースに接続されている。

トリガ回路２３ｄは、図３に示すように、第２の抵抗２２ｅと第１のツェナーダイオード２２ｂとの接続点にアノードが接続されたダイオード２３ｄ１と、ダイオード２３ｄ１カソードに一端が接続された抵抗２３ｄ２と、抵抗２３ｄ２の他端がベースに接続され、エミッタが整流回路２１の出力負側に接続されたトランジスタ２３ｄ３と、ダイオード２３ｄ１カソードおよび整流回路２１の出力負側間に接続されたコンデンサ２３ｄ４と、一端がトランジスタ２３ｄ３のコレクタに接続され、他端がスイッチングドライバ２３ｃの監視端子２３ｃ４に接続された抵抗２３ｄ５と、トランジスタ２３ｄ３のベースおよびエミッタ間に接続された抵抗２３ｄ６と、を備えている。

抵抗２３ｄ２とコンデンサ２３ｄ４で構成する積分回路は、過電圧検出回路が動作を開始してから所定の時間が経過した後にトランジスタ２３ｄ３をオンさせる役割を持つ。
また、第２の巻線２３ａ２の一端にアノードが接続されたダイオード２３ｉと、ダイオード２３ｉのカソードに一端が接続され、他端が監視端子２３ｃ４に接続された抵抗２３ｊと、抵抗２３ｊの他端および整流回路２１の出力負側間に接続された抵抗２３ｋも設けられている。

トリガ回路２３ｄのトランジスタ２３ｄ３がオンすると、スイッチングドライバ２３ｃの監視端子２３ｃ４への印加電圧が変化する。具体的には、トリガ回路２３ｄのトランジスタ２３ｄ３がオンしたときに、監視端子２３ｃ４と整流回路２１の出力負側間に接続された抵抗２３ｋと、トリガ回路２３ｄの抵抗２３ｄ５とが並列接続されるので、監視端子２３ｃ４への印加電圧を低減させるように回路定数が変化する。

スイッチングトランス２３ａの２次側のダイオード２３ｆのカソードには、過電流引外し素子７が、漏電引外し素子８が接続されており、過電流が発生した際には第１のスイッチング手段１０を介して過電流引外し素子７へ、漏電が発生した際には第２のスイッチング手段１１を介して漏電引外し素子８へ電力が供給され、漏電遮断器１００がトリップ動作するように構成されている。また、過電流や漏電の信号を検出する検出回路５を動作させるのに適切な電圧を生成する定電圧回路３３、およびスイッチングトランス２３ａの２次側の電圧を監視する監視回路２３ｍも、ダイオード２３ｆのカソードに接続されている。
なお、特許請求の範囲で述べている「電圧検出回路」とは、上述した第２のツェナーダイオード２２ｄのことであり、「過電圧検出回路」とは、上述した第２のツェナーダイオード２２ｄ、トリガ回路２３ｄ、および監視回路２３ｍのことである。

次に動作について説明する。
通常状態においては、交流電路１からＡＣ１００Ｖ〜４００Ｖ程度の交流電圧が供給されると、電流制限抵抗２０に交流の電流Ｉａが流れ、整流回路２１で直流電圧Ｖｂに変換される。整流回路２１から出力された電流Ｉｂにより、第１の抵抗２２ｃを介して第１のツェナーダイオード２２ｂ（例えば、ツェナー電圧２０Ｖ）および第２の抵抗２２ｅに電流Ｉｃが流れる。一方、第２のツェナーダイオード２２ｄのツェナー電圧（例えば、８００Ｖ）は、整流回路２１の直流電圧Ｖｂよりも高く設定されるので、第２のツェナーダイオード２２ｄはオンせず、第２のツェナーダイオード２２ｄを介して第１のツェナーダイオード２２ｂおよび第２の抵抗２２ｅには電流が流れない。

このとき、第１の抵抗２２ｃの抵抗値は、例えば、数百ｋ〜数ＭΩと大きいのに対し、第２の抵抗２２ｅの抵抗値は、例えば、数十〜数百Ωと小さいので、第２の抵抗２２ｅに流れる電流Ｉｃは、第１の抵抗２２ｃにより決定され、例えば、数十μＡ〜数百μＡの微小な電流となる。このため、第２の抵抗２２ｅの電圧降下はほとんど無視することができる。よって、第１のツェナーダイオード２２ｂと第２の抵抗２２ｅの直列体にかかる電圧、すなわち、ＦＥＴ２２ａのゲート電圧をＶｃとすると、Ｖｃ≒（第１のツェナーダイオード２２ｂのツェナー電圧）となる。

また、ＦＥＴ２２ａの出力電圧Ｖｄは、Ｖｄ＝Ｖｃ−（ＦＥＴ２２ａのオン電圧）となるが、前述のとおり、Ｖｃ≒（第１のツェナーダイオード２２ｂのツェナー電圧）なので、Ｖｄ≒（第１のツェナーダイオード２２ｂのツェナー電圧）−（ＦＥＴ２２ａのオン電圧）となり、これが、スイッチングドライバ２３ｃの電源電圧となる。
ＦＥＴ２２ａの出力電圧Ｖｄは、ＡＣ１００Ｖ〜４００Ｖ程度の交流電圧が供給されている状況において、第３のツェナーダイオード２２ｆのツェナー電圧を超えないように設定されており、よって第３のツェナーダイオード２２ｆはオンせず、電流Ｉｄが流れない。
また、トリガ回路２３ｄへは、第１のツェナーダイオード２２ｂと第２の抵抗２２ｅとの接続点の電圧が印加されるが、抵抗２２ｅの両端電圧は微小な電圧であることから、接続されたダイオード２３ｄ１の順方向電圧（０．７Ｖ程度）を超えることはなく、電流が流れないため、トランジスタ２３ｄ３がオンすることはない。

これにより、ＡＣ１００Ｖ〜４００Ｖ程度の交流電圧は、スイッチングドライバ２３ｃを駆動するのに適切な直流電圧へ変換され、スイッチングドライバ２３ｃを動作させる。スイッチングドライバ２３ｃの出力端子２３ｃ３はスイッチング素子２３ｂを駆動し、スイッチングトランス２３ａの第１の巻線２３ａ１の充放電を制御する。スイッチングドライバ２３ｃが動作したことにより、スイッチングトランス２３ａの第２の巻線２３ａ２および第３の巻線２３ａ３の出力電圧は徐々に上昇するが、第２の巻線２３ａ２の出力電圧はの監視端子２３ｃ４に接続されているため、既定の電圧を超えた出力を確認すると、スイッチングドライバ２３ｃはスイッチング素子２３ｂへの出力を止め、これにより第２の巻線２３ａ２および第３の巻線２３ａ３の出力電圧が減少する。

出力電圧の減少により、スイッチングドライバ２３ｃの監視端子２３ｃ４に印加される電圧が既定の電圧を下回ることで再びスイッチング素子２３ｂへの出力を開始し、第２の巻線２３ａ２および第３の巻線２３ａ３の出力電圧を上昇させる。
これの繰り返しにより、第２の巻線２３ａ２および第３の巻線２３ａ３出力電圧は一定の値（例えば、ＤＣ２０Ｖ）を保持するようになる。なお、監視端子２３ｃ４に印加される電圧は、抵抗分圧を利用することで詳細に設定することができる。

第３の巻線２３ａ３の出力電圧は、過電流引外し素子７や漏電引外し素子８の駆動電源として活用される。また、定電圧回路３３を介して過電流や漏電を検出する検出回路５の電源（例えば、ＤＣ５Ｖ）を供給する。この状態において、過電流検出器３や漏洩電流検出器４からの出力信号が所定の値を超えた場合、検出回路５は第１、第２のスイッチング手段１０、１１をオンし、過電流引外し素子７や漏電引外し素子８へ励磁電流が流れ、漏電遮断器１００の引外し機構１２を操作して開閉接点２を開離させる。

次に、交流電路１に連続的な過電圧が重畳された場合について説明する。
交流電路１に数ｋＶの過電圧が連続的に印加されると、第２のツェナーダイオード２２ｄと第１のツェナーダイオード２２ｂの直列回路に印加される印加電圧は、第２のツェナーダイオード２２ｄと第１のツェナーダイオード２２ｂとのツェナー電圧の合計値を超え、過電圧を検出することになるので、第２のツェナーダイオード２２ｄがオンとなる。

この時、第２の抵抗２２ｅを流れる電流Ｉｃは、通常時の数十μＡ〜数百μＡに比較して数十ｍＡと大きくなり、第２の抵抗２２ｅで電圧降下が発生し、第２の抵抗２２ｅと第１のツェナーダイオード２２ｂにかかる電圧Ｖｃは上昇する。例えば、第２の抵抗２２ｅの抵抗値が１００Ω程度で、電流Ｉｃが４０ｍＡ程度とすると、第２の抵抗２２ｅの電圧降下は４Ｖ程度となり、第２の抵抗２２ｅと第１のツェナーダイオード２２ｂにかかる電圧Ｖｃは通常の状態（例えば。２０Ｖ）に比べ４Ｖ程度高くなる。そうすると、ＦＥＴ２２ａの出力電圧も同様に４Ｖ程度高くなり、第３のツェナーダイオード２２ｆのツェナー電圧（例えば、２３Ｖ）を超えるため、第３のツェナーダイオード２２ｆがオンし、ＦＥＴ２２ａの出力電圧Ｖｄは第３のツェナーダイオード２２ｆのツェナー電圧に抑制される。

このとき、トリガ回路２３ｄへは前述の通り第２の抵抗２２ｅの両端電圧である４Ｖ程度が印加されるため、ダイオード２３ｄ１の順方向電圧を超え、電流が流れるため、トリガ回路２３ｄの積分回路を構成するコンデンサ２３ｄ４が充電される。連続的な過電圧が重畳されているため、コンデンサ２３ｄ４の電圧は所定値（例えば、３Ｖ）となるまで充電され、トランジスタ２３ｄ３がオンする。

トランジスタ２３ｄ３がオンすることにより、抵抗２３ｄ５が、抵抗２３ｋに並列接続されることとなるため、抵抗２３ｊと、抵抗２３ｄ５および抵抗２３ｋの並列体との分圧比が変わり、抵抗２３ｊと抵抗２３ｋとの接続点である監視端子２３ｃ４への印加電圧が低減される。
このため、通常状態であればスイッチング素子２３ｂの駆動を停止するはずのスイッチングトランス２３ａの出力電圧であったとしても、スイッチングドライバ２３ｃはスイッチング素子２３ｂの駆動を継続し、第３の巻線２３ａ３の出力電圧が通常の電圧より上昇することとなる。

以上説明したように、連続的な過電圧が重畳されると、スイッチングトランス２３ａの２次側の出力電圧は、通常状態に比べ高い電圧が出力される。そうすると、監視回路２３ｍが、スイッチングトランス２３ａの２次側の出力電圧の上昇を検知し、第１のスイッチング手段１０をオンさせるので、過電流引外し素子７を介して引外し機構１２が駆動され、開閉接点２、すわわち、漏電遮断器１００が過電流トリップする。そして、開閉接点２が開路することで、電源回路６への給電は停止する。

制御盤の耐電圧試験時は、制御盤へは負荷電流を通電しておらず、耐電圧試験機による電圧印加のみが行われる。そこで、絶縁不良等があれば、検出回路５が漏電を検出し、漏電遮断器１００は漏電トリップする。この時、漏電引外し素子８と連動している漏電表示器９も動作し、使用者へ漏電事故があったことを表示する。
もし、ここで、過電圧を検出し、漏電引外し素子８を動作させて漏電遮断器１００を漏電トリップさせると、漏電表示器９も動作するので、使用者は漏電によりトリップか、過電圧によるトリップか判別ができない。

一方、耐電圧試験機は、流せる電流に制限があり、漏電遮断器１００を過電流トリップさせるほどの電流は供給できない。したがって、耐電圧試験時は遮断器が過電流トリップすることはあり得ない。つまり、耐電圧試験時に漏電遮断器１００を漏電表示器９の動作がない過電流によるトリップにすることで、通常考えられない状態となる。これにより、使用者に対して、試験方法に間違いがないか注意喚起を促すことができるものである。

次に、交流電路１に瞬時のサージ電圧が重畳された場合について説明する。
交流電路１に数ｋＶのサージ電圧が重畳されると、第２のツェナーダイオード２２ｄと第１のツェナーダイオード２２ｂの直列回路に印加される印加電圧は、第２のツェナーダイオード２２ｄと第１のツェナーダイオード２２ｂのツェナー電圧の合計値を超え、過電圧を検出することになるので、第２のツェナーダイオード２２ｄもオンすることとなる。

この時、第２の抵抗２２ｅを流れる電流Ｉｃは通常時の数十μＡ〜数百μＡに比較して数十ｍＡと大きくなり、第２の抵抗２２ｅで電圧降下が発生し、第２の抵抗２２ｅと第１のツェナーダイオード２２ｂにかかる電圧Ｖｃは上昇する。例えば第２の抵抗２２ｅの抵抗値が１００Ω程度で、電流Ｉｃが４０ｍＡ程度とすると、第２の抵抗２２ｅの電圧降下は４Ｖ程度となり、第２の抵抗２２ｅと第１のツェナーダイオード２２ｂにかかる電圧Ｖｃは通常の状態に比べ４Ｖ程度高くなる。ＦＥＴ２２ａの出力電圧も同様に４Ｖ程度高くなり、第３のツェナーダイオード２２ｆのツェナー電圧を超えるため、第３のツェナーダイオード２２ｆがオンし、ＦＥＴ２２ａの出力電圧Ｖｄは第３のツェナーダイオード２２ｆのツェナー電圧に抑制される。

このとき、トリガ回路２３ｄへは、第２の抵抗２２ｅの両端電圧である４Ｖ程度が印加されるため、ダイオード２３ｄ１の順方向電圧を超え、電流が流れるため、トリガ回路２３ｄの積分回路を構成するコンデンサ２３ｄ４が充電される。コンデンサ２３ｄ４の電圧が十分に上昇し、トランジスタ２３ｄ３がオンすると、スイッチングドライバ２３ｃの監視端子２３ｃ４への印加電圧が変化した場合、後述する理由により漏電遮断器１００はトリップ動作を行うが、サージ電圧が重畳される時間は非常に短いため（例えば、１〜２ｍｓｅｃ）、コンデンサ２３ｄ４は十分に充電されず、したがってトランジスタ２３ｄ３はオンしない。
このように、漏電遮断器１００は遮断動作しないが、電源回路６の出力電圧は、第３のツェナーダイオード２２ｆのツェナー電圧に抑制されることになり、サージ電圧から検出回路５等は保護される。

本実施の形態によれば、交流電路１の過電圧を検出時に過電流引外し素子７を介して引外し機構１２を駆動する監視回路２３ｍを備えたので、過電圧が連続して印加された時に漏電遮断器１００が過電流トリップし、過電圧から漏電遮断器１００を保護することができる。

また、耐電圧試験時には、漏電遮断器１００を漏電表示器９の動作がない過電流トリップさせ、通常、耐電圧試験時には考えられない状態にすることで、過電圧によるトリップを漏電トリップと区別することができる。

なお、本実施の形態では、電路は交流電路として、説明したが、過電流検出器３として、ホール素子利用の直流も検出可能な電流検出を、漏洩電流検出器４として、フラックスゲートセンサのような直流の漏洩電流を検出可能なセンサをし使用すれば、直流電路に適用可能なことは明らかである。

実施の形態２．
図４は実施の形態２における漏電遮断器１０１の電源回路を示す回路図、図５は図４に示す積分回路の詳細の一例を示す回路図である。
実施の形態１では、スイッチングトランス２３ａを用いた絶縁型の電源回路６の例を示したが、本実施の形態では、絶縁型の電源回路６に代えて非絶縁型の電源回路６１としたものまである。その他の構成については、実施の形態１と同様であるので、説明を省略する。

電源回路６１は、交流電路１から入力される交流電圧を所定の直流電圧に変換して過電流引外し素子７及び漏電引外し素子８に励磁電流を供給するとともに、定電圧回路３３により電源回路６１の出力電圧より低い所定の電圧に変換し検出回路５へ電源を供給する。

以下、電源回路６１の詳細について説明する。
交流電路１に接続され、電流を制限する電流制限抵抗２０の後段にはフルダイオードブリッジからなる整流回路２１が接続されている。この整流回路２１の出力側には、その出力電圧を降圧する降圧回路５３が接続され、整流回路２１の出力正側にドレインが接続された電界効果トランジスタ（以下、ＦＥＴと記す）５３ａと、ＦＥＴ５３ａのゲートと整流回路２１の出力負側との間に接続された第４のツェナーダイオード５３ｂと、第４のツェナーダイオード５３ｂにツェナー電流を供給するＦＥＴ５３ａのドレインとゲート間に接続された抵抗５３ｃ（抵抗値は数百ｋ〜数ＭΩ程度）とで構成されている。

降圧回路５３の抵抗５３ｃには、第５のツェナーダイオード５４（ツェナー電圧＞整流回路２１の出力電圧）すなわち電圧検出回路が並列接続されており、この第５のツェナーダイオード５４により整流回路２１の出力電圧からサージ電圧を検出する。ＦＥＴ５３ａのゲートと整流回路２１の出力負側との間には、第４のツェナーダイオード５３ｂと直列に接続された抵抗５５（抵抗値は数十〜数百Ω程度）すなわち昇圧回路が接続されており、この抵抗５５により第５のツェナーダイオード５４がサージ電圧を検出したとき降圧回路５３の出力電圧を上昇させる。ＦＥＴ５３ａのソースと整流回路２１の出力負側との間には、第６のツェナーダイオード５６すなわち電流吸収回路が接続されており、降圧回路５３の出力電圧が第６のツェナーダイオード５６のツェナー電圧すなわち第１の所定値に達したとき第６のツェナーダイオード５６によりサージ電流を吸収する。

また、電源回路６１の出力端には、第６のツェナーダイオード５６に並列接続され、交流電路１より過電圧が所定時間に達するまで継続して入力されると、第１のスイッチング手段１０を介して過電流引外し素子７を駆動する過電圧検出回路５７が設けられている。
過電圧検出回路５７は、カソードが第６のツェナーダイオード５６のカソードに接続され降圧回路５３の出力電圧が第２の所定値を超えたときオンする第７のツェナーダイオード５７ａ（例えば、ツェナー電圧は２３Ｖ程度）と、この第７のツェナーダイオード５７ａのアノードおよび第６のツェナーダイオード５６のアノードが入力に接続された積分回路５７ｂと、この積分回路５７ｂの出力が所定値を超えたこと、すなわち、電源回路６１の出力電圧が第２の所定電圧に達し、かつ、電源回路６１の出力電圧が第２の所定電圧に達した時間が所定時間（例えば２０ｍｓｅｃ）を超えたことを検出し、第１のスイッチング手段１０を駆動する比較回路５７ｃと、から構成されている。

積分回路５７ｂは、図５に示すように、一端が第７のツェナーダイオード５７ａのアノードに接続された抵抗５７ｂ１（抵抗値は１ｋΩ〜１０ｋΩ程度）と、この抵抗５７ｂ１の他端に一端が接続され、第６のツェナーダイオード５６のアノードに他端が接続されたコンデンサ５７ｂ２（容量は０．１μＦ〜数μＦ程度）と、このコンデンサ５７ｂ２に並列に接続されるとともに、両端が比較回路５７ｃに接続された抵抗５７ｂ３（抵抗値は１ｋΩ〜１０ｋΩ程度）と、から構成されている。ここで、抵抗５７ｂ３は、コンデンサ５７ｂ２がオフしたときに、コンデンサ５７ｂ２の電荷を放電させるためのものである。

さらに、電源回路６１の出力端には、第１、第２のスイッチング手段１０、１１と定電圧回路３３も接続されている。
なお、第４のツェナーダイオード５３ｂがＦＥＴ５３ａのゲート側、抵抗５５が整流回路２１の出力負側に設けられているが、ＦＥＴ５３ａのゲート側に抵抗５５を、整流回路２１の出力負側に第４のツェナーダイオード５３ｂを設けてもよい。
なお、特許請求の範囲で述べている「過電圧検出回路」とは、上述した過電圧検出回路５７のことである。

次に動作について説明する。
通常状態においては、交流電路１からＡＣ１００Ｖ〜４００Ｖ程度の交流電圧が供給されると、電流制限抵抗２０に交流の電流Ｉａが流れ、整流回路２１で直流電圧Ｖｂに変換される。整流回路２１から出力された電流Ｉｂにより、抵抗５３ｃを介して第４のツェナーダイオード５３ｂおよび抵抗５５に電流Ｉｃが流れる。一方、第５のツェナーダイオード５４のツェナー電圧は、整流回路２１の直流電圧Ｖｂよりも高いので、第５のツェナーダイオード５４はオンせず、第５のツェナーダイオード５４を介して第４のツェナーダイオード５３ｂおよび抵抗５５には電流が流れない。

このとき、抵抗５３ｃの抵抗値は数百ｋ〜数ＭΩと大きいのに対し、抵抗５５の抵抗値は数十〜数百Ωと小さいので、抵抗５５に流れる電流Ｉｃが抵抗５３ｃによりほぼ決定され、例えば数十μＡ〜数百μＡと微小となる。このため、抵抗５５の電圧降下はほとんど無視することができる。よって、抵抗５５と第４のツェナーダイオード５３ｂにかかる電圧（ＦＥＴ５３ａのゲート電圧）をＶｃとすると、Ｖｃ≒（第４のツェナーダイオード５３ｂのツェナー電圧）となる。
また、降圧回路５３の出力電圧Ｖｄは、Ｖｄ＝Ｖｃ−（ＦＥＴ５３ａのＯＮ電圧）となるが、前述のとおり、Ｖｃ≒（第４のツェナーダイオード５３ｂのツェナー電圧）なので、Ｖｄ≒（第４のツェナーダイオード５３ｂのツェナー電圧）−（ＦＥＴ５３ａのＯＮ電圧）となり、これが、電源回路６１の定格電圧である。
ここで、ＦＥＴ５３ａのオン電圧を３Ｖ程度とし、第４のツェナーダイオード５３ｂのツェナー電圧を２４Ｖ程度とすると、降圧回路５３の出力電圧Ｖｄは、Ｖｄ≒２４Ｖ−３Ｖ＝２１Ｖ程度となる。

また、第６のツェナーダイオード５６のツェナー電圧を２４Ｖ程度とすると、第６のツェナーダイオード５６にかかる出力電圧Ｖｄは、２１Ｖ程度で第６のツェナーダイオード５６のツェナー電圧を超えない。よって、第６のツェナーダイオード５６はオンせず、電流Ｉｄが流れない。

また、第７のツェナーダイオード５７ａのツェナー電圧すなわち第２の所定値を２３Ｖ程度とすると、第７のツェナーダイオード５７ａにかかる出力電圧Ｖｄは、２１Ｖ程度なので第７のツェナーダイオード５７ａもオンしない。

その結果、電源回路６１の出力端からは過電流引外し素子７、漏電引外し素子８及び定電圧回路３３にＤＣ２１Ｖ程度が給電され、定電圧回路３３は電源回路６１の出力電圧を降圧して検出回路５に所定の一定電圧（例えばＤＣ５Ｖ）を給電する。

このような給電状態において、交流電路１に漏電が発生した場合には、漏洩電流検出器４の出力に信号が発生し、検出回路５により漏洩電流検出器４の出力信号レベルが所定の基準値を超えたことを判別し、漏電トリップ信号を第２のスイッチング手段１１に出力する。第２のスイッチング手段１１はその出力によりオンとなり電源回路６１から第２のスイッチング手段１１を介して漏電引外し素子８に励磁電流が流れ、引外し機構１２が動作することにより、開閉接点２が開路する。

なお、特許請求の範囲で述べている「第１の所定値」とは、上述した第６のツェナーダイオード５６のツェナー電圧のことであり、同じく特許請求の範囲で述べている「第２の所定値」とは、上述した第７のツェナーダイオード５７ａのツェナー電圧のことである。

次に、交流電路中の交流電圧に瞬時のサージ電圧が重畳された場合について説明する。
交流電圧に数ｋＶのサージ電圧が重畳されると、第５のツェナーダイオード５４と第４のツェナーダイオード５３ｂの直列回路に印加される印加電圧は、第５のツェナーダイオード５４と第４のツェナーダイオード５３ｂとの合計ツェナー電圧値を超えるので、第５のツェナーダイオード５４もオンとなる。

この時、抵抗５５を流れる電流Ｉｃは通常時の数十μＡ〜数百μＡに比較して数十ｍＡと大きくなり、抵抗５５で電圧降下が発生し、抵抗５５と第４のツェナーダイオード５３ｂにかかる電圧Ｖｃは上昇する。例えば抵抗５５の抵抗値が１００Ω程度で、電流Ｉｃが４０ｍＡ程度とすると、抵抗５５の電圧降下は４Ｖ程度となり、抵抗５５と第４のツェナーダイオード５３ｂにかかる電圧Ｖｃは、Ｖｃ＝２４Ｖ＋４Ｖ＝２８Ｖ程度となる。降圧回路５３の出力電圧Ｖｄは、通常時の電圧２１Ｖ程度に対して抵抗５５の電圧降下分である４Ｖ程度を加えて、２５Ｖ程度に上昇しようとする。しかし、第６のツェナーダイオード５６のツェナー電圧（２４Ｖ程度）を超えるため、第６のツェナーダイオード５６がオンし、降圧回路５３の出力電圧Ｖｄは第６のツェナーダイオード５６のツェナー電圧（２４Ｖ程度）に抑制される。

また、この時、第７のツェナーダイオード５７ａのツェナー電圧２３Ｖを超えるが、抵抗５７ｂ１が直列に接続されており、抵抗５７ｂ１が電圧を負担し電流を制限するので、電源回路６１の電圧は第６のツェナーダイオード５６のツェナー電圧（２４Ｖ）に維持される。その結果、第７のツェナーダイオード５７ａがオンのままとなり、積分回路５７ｂにおいて抵抗５７ｂ１を介してコンデンサ５７ｂ２の充電が開始される。しかしながら、瞬時のサージ電圧の場合には、交流電路１中の交流電圧にサージ電圧が重畳される時間が非常に短い（たとえば、１〜２ｍｓｅｃ程度）。そのため、コンデンサ５７ｂ２の電圧は十分に上昇しない、つまり、電源回路６１の出力電圧が第２の所定電圧を超えた時間が所定時間より短いので、比較回路５７ｃの出力はオンせず、漏電遮断器１０１は遮断動作しない。
このように、漏電遮断器１０１は遮断動作しないが、電源回路６１の出力電圧は、第６のツェナーダイオード５６のツェナー電圧に抑制されることになり、サージ電圧から検出回路５や第１、第２のスイッチング手段１０、１１は保護される。

次に、交流電路に連続的な過電圧が重畳された場合について説明する。
交流電路１に数ｋＶの過電圧が連続的に印加されると、第５のツェナーダイオード５４と第４のツェナーダイオード５３ｂの直列回路に印加される印加電圧は、第５のツェナーダイオード５４と第４のツェナーダイオード５３ｂとの合計ツェナー電圧値を超えるので、第５のツェナーダイオード５４もオンとなる。

この時、第７のツェナーダイオード５７ａのツェナー電圧２３Ｖを超えるため、第７のツェナーダイオード５７ａもオンし、積分回路５７ｂにおいて、抵抗５７ｂ１を介してコンデンサ５７ｂ２の充電が開始される。連続的な過電圧の場合には、コンデンサ５７ｂ２の電圧は十分に上昇することとなり、電源回路６１の出力電圧が第２の所定値を超えた時間が所定時間を超えることとなり、比較回路５７ｃの出力がオンし、第１のスイッチング手段１０に出力される。比較回路５７ｃの出力により第１のスイッチング手段１０もオンとなり電源回路６１から第１のスイッチング手段１０を介して過電流引外し素子７に励磁電流が流れ、引外し機構１２が動作することにより、開閉接点２が開路、すなわち、過電流トリップする。そして、開閉接点２が開路することで、電源回路６１への給電は停止する。

本実施の形態によれば、交流電路１から供給された電力を定電圧の電力に降圧する降圧回路５３、整流回路２１の出力電圧から過電圧を検出する第５のツェナーダイオード５４、この第５のツェナーダイオード５４が過電圧を検出したとき降圧回路５３の出力電圧を昇圧させる抵抗５５からなる電源回路６１と、この電源回路６１の出力側に設けられ、電源回路６１の出力電圧が第１の所定値に達したときサージ電流を吸収する第６のツェナーダイオード５６と、電源回路６１の出力側に設けられ、電源回路６１の出力電圧が電源回路６１の定格電圧より高く第１の所定値より低い第２の所定値を超えたときに第１のスイッチング手段１０を介して過電流引外し素子７を駆動する過電圧検出回路５７と、を備えたので、耐電圧試験など交流電路１に過電圧が連続的に印加された場合でも、漏電遮断器１０１を過電流トリップさせることによって、漏電遮断器１０１を保護することができる。

また、耐電圧試験時には、漏電遮断器１０１を漏電表示器９の動作がない過電流トリップさせ、通常、耐電圧試験時には考えられない状態にすることで、過電圧によるトリップを漏電トリップと区別することができる。

２開閉接点、３過電流検出器、４漏洩電流検出器、５検出回路、
６電源回路、７過電流引外し素子、８漏電引外し素子、９漏電表示器、
１０第１のスイッチング手段、１１第２のスイッチング手段、
１２引外し機構、２２ｄ第２のツェナーダイオード、２３ｍ監視回路、
２３ｄトリガー回路、１００漏電遮断器。

Claims

電路を開閉する開閉接点と、前記電路の過電流を検出する過電流検出器と、前記電路の漏洩電流を検出する漏洩電流検出器と、前記過電流検出器の検出した信号に基づき前記開閉接点を開放する過電流引き外し素子と、前記漏洩電流検出器の検出した信号に基づき前記開閉接点を開放する漏電引き外し素子と、を有し、
前記電路からの過電圧を検出し、前記過電流引き外し素子を駆動する過電圧検出回路を備えたことを特徴とする漏電遮断器。
前記電路に接続され、スイッチングトランスを有する絶縁型の電源回路と、
前記スイッチングトランスの２次側出力により駆動され、前記過電流検出器および前記漏洩電流検出器の検出信号に基づいて過電流および漏電を検出する検出回路と、を有し、
前記過電圧検出回路は、前記スイッチングトランスの１次側に設けられ、前記電路の電圧を検出する電圧検出回路と、この電圧検出回路が過電圧を検出時に前記２次側出力の電圧を上昇させるトリガ回路と、前記２次側出力の電圧を監視し、前記２次側出力の電圧が所定値を超えた時に前記過電流引き外し素子を駆動する監視回路と、を備えたことを特徴とする請求項１に記載の漏電遮断器。
前記漏電引き外し素子が前記開閉接点を開放した時、前記漏電引き外し素子に連動し、漏電トリップを表示する漏電表示器を備えたことを特徴する請求項１または請求項２に記載の漏電遮断器。