JP2017028619A - Distribution circuit, and frequency switching device - Google Patents
Distribution circuit, and frequency switching device Download PDFInfo
- Publication number
- JP2017028619A JP2017028619A JP2015147821A JP2015147821A JP2017028619A JP 2017028619 A JP2017028619 A JP 2017028619A JP 2015147821 A JP2015147821 A JP 2015147821A JP 2015147821 A JP2015147821 A JP 2015147821A JP 2017028619 A JP2017028619 A JP 2017028619A
- Authority
- JP
- Japan
- Prior art keywords
- output port
- resistor
- output
- impedance
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transmitters (AREA)
Abstract
Description
本発明は、入力ポートに入力された周波数信号を２つの出力ポートに分配する技術に関する。 The present invention relates to a technique for distributing a frequency signal input to an input port to two output ports.
信号発生装置で発生させた周波数信号や、外部から取得した周波数信号を、例えばＰＬＬ（Phase Locked Loop）回路の基準周波数信号などとして他の装置に供給する際に、共通の周波数信号を複数の出力先に分配して供給する場合がある。このような周波数信号の分配を行う分配回路として、抵抗分配回路３やウィルキンソンカプラ４が知られている。
例えば図１８（ａ）に示す抵抗分配回路３は、入力ポート２１と第１、第２の出力ポート２２、２３との間を繋ぐ線路上において、各ポート２１〜２３と線路の分岐点２４との間に各々抵抗Ｒを設けた構成となっている。
When a frequency signal generated by a signal generator or a frequency signal acquired from the outside is supplied to another device as a reference frequency signal of a PLL (Phase Locked Loop) circuit, for example, a plurality of common frequency signals are output. There is a case where it is distributed and supplied first. As a distribution circuit for distributing such frequency signals, a resistance distribution circuit 3 and a Wilkinson
For example, in the resistance distribution circuit 3 shown in FIG. 18A, on the line connecting the
またウィルキンソンカプラ４は、例えばプリント基板上に、設けられた入力ポート２１と、第１、第２の出力ポート２２、２３との間を、分岐点２４を介して線路で接続するにあたり、分岐点２４と第１、第２の出力ポート２２、２３との間を各々繋ぐ線路として、マイクロストリップ線路などからなる伝送線路を用いる。そして、この伝送線路の線路長を周波数信号のλ／４に調整すると共に、これらの伝送線路の出力側を、各出力ポート２２、２３に接続される負荷（例えばＺ＝５０Ω）の２倍のインピーダンスを持つ抵抗Ｒを介して接続する。これにより、図１８（ｂ）に示す等価回路を持つウィルキンソンカプラ４が形成される。
これらの分配回路は、各出力ポート２２、２３に周波数信号の出力先の負荷が接続された状態にて、入力ポート２１から入力された周波数信号を安定して分配することができる。
For example, the Wilkinson
These distribution circuits can stably distribute the frequency signal input from the
一方で、これらの分配回路を介して周波数信号を取得する出力先の装置においては、周波数の変更などのため、周波数信号の取得先を切り替える動作を行うことがある。分配回路側から見たとき、このような動作は、双方の出力ポート２２、２３に負荷が接続された状態から、一方側の負荷がなくなってしまう負荷変動に他ならない。通常、出力先の負荷から切り離された出力ポート２２、２３は、切替スイッチによってダミー負荷に接続され、分配回路側から見たとき、出力先の負荷の切り離し前後で大きな負荷変動を発生させない対策が採られる。
On the other hand, an output destination device that acquires a frequency signal via these distribution circuits may perform an operation of switching the acquisition destination of the frequency signal for changing the frequency. When viewed from the distribution circuit side, such an operation is nothing but a load fluctuation in which the load on one side disappears from the state in which the load is connected to both
しかしながら、切替スイッチによって負荷の切り替えが行われている期間中は、一方側の出力ポート２２、２３は開放状態となってしまうため、短時間ではあっても分配回路のインピーダンスバランスが崩れる。このとき、入力ポート２１に接続された入力元の装置から見ると、負荷変動が発生したように見えてしまい、瞬時の周波数変動などが引き起こされる要因ともなる。特に、近年における通信の高速化に伴い、このような変動の影響が長引くと、通信品質を劣化させる要因ともなる。
However, during the period when the load is switched by the changeover switch, the
ここで特許文献１には、入力端子に対し、９０度位相器である２つのローパスフィルタを並列に接続し、各ローパスフィルタの出力端側を、分離抵抗を介して互いに接続すると共に、これらローパスフィルタの後段にインピーダンス整合用のインピーダンス変換フィルタを設けた高周波用分配器が記載されている。
また特許文献２には、信号入力端子と、第１、第２の信号出力端子との間に、各々第１、第２の抵抗を設けると共に、これら第１、第２の抵抗の出力側を、第３の抵抗を介して互いに接続すると共に、第２の抵抗の出力側と、接地端子との間に第４の抵抗を設けた高周波信号分配器が記載されている。
しかしながらこれらいずれの特許文献にも出力ポートに接続された出力先の負荷の切り替えの影響を低減する技術は記載されていない。
Here, in
In
However, none of these patent documents describes a technique for reducing the effect of switching the load of the output destination connected to the output port.
本発明はこのような事情の下になされたものであり、その目的は、２つの出力ポートに接続された出力先の負荷のうちの一方側が切り離された場合であっても、周波数信号の入力側から見た負荷変動を抑えることが可能な分配回路、及びこの分配回路を備えた周波数切替装置を提供することにある。 The present invention has been made under such circumstances, and an object of the present invention is to input a frequency signal even when one of the output destination loads connected to the two output ports is disconnected. It is an object of the present invention to provide a distribution circuit capable of suppressing a load variation seen from the side, and a frequency switching device including the distribution circuit.
本発明に係る分配回路は、入力ポートに入力された周波数信号を、第１の出力ポート及び第２の出力ポートに分配する分配回路において、
前記入力ポートに接続された第１の抵抗と、
前記入力ポートから見て、第１の抵抗の他端側に設けられた分岐点と前記第１の出力ポートとの間、及び前記分岐点と第２の出力ポートとの間に各々設けられ、互いにインピーダンスが揃っている第２の抵抗及び第３の抵抗と、
前記第２の抵抗と第１の出力ポートとの間と、前記第３の抵抗と第２の出力ポートとの間と、を繋ぐブリッジ線路に設けられた第４の抵抗と、
前記入力ポートに対して、前記第１の抵抗と並列に接続され、他端側が接地された第５の抵抗と、を備え、
第１の出力ポート及び第２の出力ポートは、各々、周波数信号の出力先の負荷に接続された状態と、前記負荷から開放された状態との間で切り替えられることを特徴とする。
A distribution circuit according to the present invention is a distribution circuit that distributes a frequency signal input to an input port to a first output port and a second output port.
A first resistor connected to the input port;
As viewed from the input port, provided between the branch point provided on the other end of the first resistor and the first output port, and between the branch point and the second output port, respectively. A second resistor and a third resistor having impedances aligned with each other;
A fourth resistor provided on a bridge line connecting between the second resistor and the first output port, and between the third resistor and the second output port;
A fifth resistor connected in parallel with the first resistor and grounded at the other end with respect to the input port;
Each of the first output port and the second output port is switched between a state where the first output port and the second output port are connected to a load to which the frequency signal is output and a state where the first output port is released from the load.
上述の分配回路は、下記の特徴を備えていてもよい。
（ａ）前記第１の抵抗のインピーダンスは、当該第１の抵抗を設けない場合と比較して、前記入力ポートから見た負荷のインピーダンスを、前記入力ポートに接続される信号源のインピーダンス（「発明を実施するための形態」では一般的な高周波回路で用いられる５０Ωとしている）に近づける値に設定されていること。
（ｂ）前記第２の抵抗及び第３の抵抗のインピーダンスは、第１の出力ポート及び第２の出力ポートから見た前記各出力先の負荷のインピーダンスと揃う値に設定されていること。
（ｃ）前記第４の抵抗のインピーダンスは、第１の出力ポート及び第２の出力ポートの双方に前記出力先の負荷が接続されている場合と、これら第１の出力ポート及び第２の出力ポートのいずれか一方側の出力ポートが前記出力先の負荷から開放された場合とにおける、前記入力ポートから見た負荷のインピーダンスの変化幅が１５Ω以下となる値に設定されていること。
（ｄ）前記第４の抵抗のインピーダンスは、前記第１の出力ポート及び第２の出力ポートのいずれか一方側の出力ポートが前記出力先の負荷から開放された場合に、前記一方側の出力ポートとは異なる他方側の出力ポートの反射係数が−１０ｄＢ以下となり、且つ、前記一方側の出力ポートが前記出力先の負荷に接続された場合の反射係数が−１５ｄＢ以下となる値に設定されていること。
（ｅ）前記第５の抵抗のインピーダンスは、第１の出力ポート及び第２の出力ポートのいずれか一方側の出力ポートが前記出力先の負荷から開放されたとき、入力ポートから見て、前記第２の抵抗及び第３の抵抗と、前記一方側の出力ポートとは異なる他方側の出力ポートからの前記出力先の負荷との合成のインピーダンスと揃う値に設定されていること。
The distribution circuit described above may have the following features.
(A) Compared to the case where the first resistor is not provided, the impedance of the first resistor is the impedance of the load viewed from the input port, and the impedance of the signal source connected to the input port (" In the “form for carrying out the invention”, it is set to a value close to 50Ω used in a general high-frequency circuit).
(B) The impedances of the second resistor and the third resistor are set to values that match the impedances of the loads at the respective output destinations as viewed from the first output port and the second output port.
(C) The impedance of the fourth resistor is the same as when the output destination load is connected to both the first output port and the second output port, and when the first output port and the second output are connected. The change width of the load impedance viewed from the input port when the output port on either side of the port is released from the load of the output destination is set to a value that is 15Ω or less.
(D) The impedance of the fourth resistor is the output of the one side when the output port on either side of the first output port or the second output port is opened from the load of the output destination. The reflection coefficient of the other output port different from the port is set to -10 dB or less, and the reflection coefficient when the one output port is connected to the load of the output destination is set to a value that is -15 dB or less. That.
(E) The impedance of the fifth resistor is such that, when the output port on either one of the first output port and the second output port is released from the load of the output destination, as viewed from the input port, It is set to a value that matches the combined impedance of the second and third resistors and the output destination load from the other output port different from the one output port.
また、他の発明に係る周波数切替装置は、前記入力ポートに周波数信号を供給する信号源と、
上述の各分配回路と、
前記第１の出力ポート及び第２の出力ポートに各々接続され、これらの出力ポートを周波数信号の出力先の負荷に接続した状態と、前記負荷から開放された状態との間で切り替える切替スイッチと、を備えたことを特徴とする。
A frequency switching device according to another invention includes a signal source that supplies a frequency signal to the input port;
Each distribution circuit described above;
A changeover switch connected to each of the first output port and the second output port, for switching between a state in which these output ports are connected to a load to which a frequency signal is output and a state in which the frequency signal is released from the load; , Provided.
本発明によれば、ブリッジＴ型アッテネータの構成を利用することによって、第１、第２の出力ポートの一方側で実施された出力先の負荷の切り替えの影響が、周波数信号の出力を継続している他方側の出力ポートへ伝わることを抑えているので、前記切り替えの前後で、他方側の出力ポートから見た負荷のインピーダンスが安定するため、入力ポートのインピーダンスを安定させることができる。この結果、入力ポートに接続された周波数信号の供給を行う装置(信号源)から見て、負荷の安定した状態を維持し、安定した周波数信号の供給を行うことができる。 According to the present invention, by using the configuration of the bridge T-type attenuator, the influence of the switching of the output destination load performed on one side of the first and second output ports continues to output the frequency signal. Since the load impedance viewed from the other output port is stabilized before and after the switching, the impedance of the input port can be stabilized. As a result, when viewed from a device (signal source) that supplies a frequency signal connected to the input port, it is possible to maintain a stable load state and supply a stable frequency signal.
図１は、本発明の実施の形態に係る分配回路２を備えた周波数切替装置１ａ、１ｂのブロック図を示している。周波数切替装置１ａ、１ｂは、各々信号源１１から取得した２００ＭＨｚ、または２４０ＭＨｚの周波数信号を２つの出力ポート１６、１７に供給、停止する機能を備える。
これら周波数切替装置１ａ、１ｂは共通の構成を備えているので、図１中、共通の機能を持つ構成要素には、同じ符号を付してある。
FIG. 1 is a block diagram of frequency switching devices 1a and 1b including a
Since these frequency switching devices 1a and 1b have a common configuration, components having a common function in FIG.
信号源１１から取得する周波数信号としては、信号発生装置で発生させた周波数信号や、外部から取得した周波数信号が挙げられる。分配回路２は、前記信号源１１から取得した周波数信号を切替スイッチ１２、１３に分配して出力する。各切替スイッチ１２、１３は、分配回路２から取得した周波数信号の出力先を、後段側の切替スイッチ１４、１５と、接地端との間で切り替える。
Examples of the frequency signal acquired from the
上述の周波数切替装置１ａ、１ｂを利用すると、後段側の切替スイッチ１４、１５に対して、２００ＭＨｚ、あるいは２４０ＭＨｚの周波数信号を切り替えて供給することができる。この結果、分配回路２、切替スイッチ１２、１３、及び後段側の切替スイッチ１４、１５を介して、各出力ポート１６、１７がいずれかの信号源１に接続され、所望の周波数信号（２００ＭＨｚ／２４０ＭＨｚ）を切り替えて出力することができる。
When the frequency switching devices 1a and 1b described above are used, it is possible to switch and supply a frequency signal of 200 MHz or 240 MHz to the selector switches 14 and 15 on the rear stage side. As a result, each
上述のように、周波数切替装置１ａ、１ｂに設けられている切替スイッチ１２、１３は、出力ポート１６、１７から出力される周波数信号に応じて、後段の切替スイッチ１４、１５と、接地端との間で分配回路２の接続先を切り替える。各分配回路２は、これらの切り替え動作に伴って、（１）２つの出力ポート１６、１７へ向けて周波数信号を出力している状態、（２）いずれか一方の出力ポート１６、１７へ向けて周波数信号を出力している状態、（３）いずれの出力ポート１６、１７へも周波数信号を出力していない状態のいずれかの状態となる。
As described above, the change-over
ここで分配回路２側から見たとき、接地端には、出力ポート１６、１７側の負荷と同じインピーダンス（例えば５０Ω）の負荷抵抗（ダミー負荷）１８が接続されている。このため、例えば（１）の状態から（２）の状態へと切り替え動作が行われても、当該動作の前後で分配回路２の入力ポートから見た負荷の変化はない。
Here, when viewed from the
一方で、切替スイッチ１２、１３によって負荷の切り替えが行われている期間中は、当該切り替えが行われている切替スイッチ１２、１３は開放状態となってしまうため、分配回路２の入力ポートから見たインピーダンスバランスが崩れる。このとき、分配回路２に接続された信号源１１から見ると、負荷変動が発生したように見えてしまい、瞬時の周波数変動などが引き起こされて、出力を継続している他の出力ポート１７、１６から出力される周波数信号の品質を低下させる要因ともなる。
On the other hand, during the period when the load is switched by the change-over
そこで本例の分配回路２は、出力先の負荷のうちの一方側が切り離された場合であっても、信号源１１側から見た負荷変動を抑えることが可能な構成を備えている。
以下、図２〜図４を参照しながら、本例に係る分配回路２の構成、及びその設計手法について説明する。
Therefore, the
Hereinafter, the configuration of the
図２は、分配回路２の回路構成を示している。分配回路２は、入力ポート２１に入力された周波数信号を、第１の出力ポート２２及び第２の出力ポート２３に分配する構成となっている。図１との対応関係では、入力ポート２１に対して信号源１１からの周波数信号が入力され、第１の出力ポート２２、第２の出力ポート２３は、各々切替スイッチ１２、１３に接続される。
FIG. 2 shows a circuit configuration of the
分配回路２の回路構成を説明すると、入力ポート２１に対しては第１の抵抗Ｒ１が接続され、当該第１の抵抗Ｒ１の他端側には、分岐点２４が設けられる。この分岐点２４は、第１の出力ポート２２及び第２の出力ポート２３に接続され、分岐点２４と第１の出力ポート２２との間、及び分岐点２４と第２の出力ポート２３との間には、各々、第２の抵抗Ｒ２及び第３の抵抗Ｒ３が設けられる。
The circuit configuration of the
さらに、第２の抵抗Ｒ２と第１の出力ポート２２との間の線路と、第３の抵抗Ｒ３と第２の出力ポート２３との線路は、ブリッジ線路２５によって繋がれ、当該ブリッジ線路２５には第４の抵抗Ｒ４が設けられる。
これに加え、入力ポート２１に対しては、第１の抵抗Ｒ１と並列に、第５の抵抗Ｒ５が接続され、当該第５の抵抗Ｒ５の他端側は接地される。
Furthermore, the line between the second resistor R2 and the
In addition, a fifth resistor R5 is connected to the
上述の構成を備えた分配回路２の設計手法について、図３、図４を参照しながら説明する。
初めに図３（ａ）に示すように、例えば第２の出力ポート２３が開放されている状態（インピーダンスＺ＝∞）のとき、入力ポート２１と第１の出力ポート２２との間に第２の抵抗Ｒ２及び第３の抵抗Ｒ３が並列に接続されている原回路を考える。なお、入力ポート２１の入力元、及び第１の出力ポート２２、第２の出力ポート２３の出力先（負荷接続時）の負荷のインピーダンスは、Ｚ＝５０Ωとする。
A design method of the
First, as shown in FIG. 3A, for example, when the
さらに、第２の抵抗Ｒ２、及び第３の抵抗Ｒ３のインピーダンスについてもＺ２、Ｚ３＝５０Ωで揃っているものと仮定する（仮定の理由は後述）。
このとき、入力ポート２１から見た原回路、及び第１の出力ポート２２の出力側の負荷の合成の負荷を５０Ωに調節するためには、既述の原回路と、第１の出力ポート２２の負荷に対して、インピーダンスがＺ５＝１５０Ωの第５の抵抗Ｒ５を並列に接続すればよい（図３（ｂ））。
Furthermore, it is assumed that the impedances of the second resistor R2 and the third resistor R3 are also equal to Z 2 and Z 3 = 50Ω (the reason for the assumption will be described later).
At this time, in order to adjust the combined load of the original circuit viewed from the
しかる後、前記第５の抵抗Ｒ５を含む原回路の第１の出力ポート２２、第２の出力ポート２３に対して、各々、出力先の負荷（Ｚ＝５０Ω）が接続された状態を考える（図３（ｃ））。このとき、入力ポート２１から見た原回路の負荷、及び第１の出力ポート２２、第２の出力ポート２３の出力先の負荷のインピーダンスの合成値は、ＺＴＯＴＡＬ＝３７．５Ωとなる。従って、第２、第３の抵抗Ｒ２、Ｒ３の並列回路、及び第１、第２の出力ポート２２、２３の出力先の負荷と直列となるように、適当なインピーダンスを持つ第１の抵抗Ｒ１を挿入すると、前記インピーダンス合成値ＺＴＯＴＡＬを５０Ωに近づけることができる。
Thereafter, a state is considered in which an output destination load (Z = 50Ω) is connected to each of the
本例では、第１の抵抗Ｒ１のインピーダンスをＺ１’＝２２Ωとし、当該第１の抵抗Ｒ１を含む、入力ポート２１から見たインピーダンス合成値ＺＴＯＴＡＬを４８．６Ωとした（図４（ａ））。
後述の比較例１−２に示すように、図４（ａ）の原回路の特性を確認すると、第２の出力ポート２３への負荷接続時（図１３（ｂ））と開放時（図１５（ｂ））とで第１の出力ポート２２における出力インピーダンス（分配回路２側のインピーダンス）が比較的大きく変動し、５０Ωの前後で比較的大きく変化してしまう。
In this example, the impedance of the first resistor R1 is Z 1 ′ = 22Ω, and the combined impedance value Z TOTAL viewed from the
As shown in Comparative Example 1-2 described later, when the characteristics of the original circuit in FIG. 4A are confirmed, when the load is connected to the second output port 23 (FIG. 13B) and when it is opened (FIG. 15). In (b)), the output impedance at the first output port 22 (impedance on the
そこで、第１の出力ポート２２の出力インピーダンスの安定化を図るため、図４の（参考）に示す、ブリッジＴ型アッテネータの構成を利用する。ブリッジＴ型アッテネータは、Ｒ１、Ｒ２のインピーダンスが入力ポート、出力ポートの負荷のインピーダンスＺに等しい抵抗Ｒ１、Ｒ２を備えたＴ型アッテネータに対し、抵抗Ｒ１の入力側と、抵抗Ｒ２の出力側とを抵抗ｒ１を介してブリッジした構成となっている。図３（ａ）に示した原回路の構成において、第２の抵抗Ｒ２、及び第３の抵抗Ｒ３のインピーダンスＺ２、Ｚ３が、第１の出力ポート２２、第２の出力ポート２３の出力先の負荷のインピーダンスＺと揃っている理由は、このブリッジＴ型アッテネータの構成を利用するためである。
Therefore, in order to stabilize the output impedance of the
ブリッジＴ型アッテネータの入力ポート−出力ポート間の減衰量をＸ［ｄＢ］としたとき、抵抗ｒ１、ｒ２のインピーダンスＺｒ１、Ｚｒ２は、以下の（１）、（２）式ので示される値に設定される。
Ｚｒ１＝Ｚ（１０Ｘ／２０−１） …（１）
Ｚｒ２＝Ｚ／（１０Ｘ／２０−１） …（２）
When the attenuation amount between the input port and the output port of the bridge T-type attenuator is X [dB], the impedances Z r1 and Z r2 of the resistors r1 and r2 are values represented by the following expressions (1) and (2). Set to
Z r1 = Z (10 X / 20 −1) (1)
Z r2 = Z / (10 X / 20 −1) (2)
例えば、ブリッジＴ型アッテネータの減衰量をＸ＝５ｄＢとしたとき、抵抗ｒ１、ｒ２のインピーダンスは、各々、Ｚｒ１＝３９Ω、Ｚｒ２＝６４Ωとなる。
そこで、このブリッジＴ型アッテネータの構成を図４（ａ）の原回路に適用して、ブリッジ線路２５にインピーダンスＺ４’＝Ｚｒ１＝３９の第４の抵抗Ｒ４を設けたとする（図４（ｂ））。
For example, when the attenuation of the bridge T-type attenuator is X = 5 dB, the impedances of the resistors r1 and r2 are Z r1 = 39Ω and Z r2 = 64Ω, respectively.
Therefore, the configuration of the bridge T-type attenuator is applied to the original circuit of FIG. 4A, and the
しかしながら図４（ｂ）に記載の回路をブリッジＴ型アッテネータとしてみたとき、抵抗ｒ２に相当する第５の抵抗Ｒ５、第１の抵抗Ｒ１のインピーダンスの合計値はＺ５＋Ｚ１’＝１７２（＝１５０＋２２）Ω≫Ｚｒ２＝６４Ωである。これは、図４（ｂ）に示した回路をブリッジＴ型アッテネータとして作用させるには、アンバランスなインピーダンス配分である。 However, when the circuit illustrated in FIG. 4B is viewed as a bridge T-type attenuator, the total impedance of the fifth resistor R5 and the first resistor R1 corresponding to the resistor r2 is Z 5 + Z 1 ′ = 172 (= 150 + 22) Ω >> Z r2 = 64Ω. This is an unbalanced impedance distribution in order for the circuit shown in FIG. 4B to function as a bridge T-type attenuator.
ここで（１）、（２）の抵抗ｒ１、ｒ２のインピーダンス算出式によれば、減衰量Ｘを次第に小さくしてくと、抵抗ｒ１のインピーダンスＺｒ１は小さくなる。この観点では、第４の抵抗Ｒ４のインピーダンスＺｒ１を小さくして、減衰量Ｘを低下させる調整（抵抗ｒ２のインピーダンスＺｒ２を、第１、第５の抵抗Ｒ１、Ｒ５のインピーダンスの合計値（Ｚ５＋Ｚ１’）に近づける調整）を行うとよい。 Here (1), according to the impedance calculation formula of the resistor r1, r2 of (2), the attenuation X going to progressively smaller, the impedance Z r1 of the resistor r1 becomes small. From this viewpoint, the impedance Z r1 of the fourth resistor R4 is reduced to reduce the attenuation amount X (the impedance Z r2 of the resistor r2 is the sum of the impedances of the first and fifth resistors R1 and R5 ( Adjustment to bring it closer to Z 5 + Z 1 ′) may be performed.
一方で、抵抗ｒ１のインピーダンスＺｒ１が小さくなりすぎると、減衰量Ｘが小さくなり、第４の抵抗Ｒ４を設けていない図４（ａ）の原回路の状態に近づいてしまい、出力インピーダンスの変動の問題を解決できない。そこで、第４の抵抗Ｒ４のインピーダンスＺｒ１を小さくする調整に合わせて、第１、第５の抵抗Ｒ１、Ｒ５のインピーダンスの合計値自体も小さくする調整を行った方が、ブリッジＴ型アッテネータとしての作用は得られやすい。 On the other hand, when the impedance Z r1 of the resistor r1 is too small, the attenuation amount X is decreased, will close to the state of the original circuit of Figure 4 provided with no fourth resistor R4 (a), the variation of the output impedance Can't solve the problem. Therefore, in accordance with the adjustment to reduce the impedance Z r1 of the fourth resistor R4, a first, better performing the fifth resistor R1, R5 sum itself to reduce the adjustment of the impedance of the, as a bridge T-type attenuator The action of is easy to obtain.
これらのことから、抵抗ｒ１に相当する第４の抵抗のインピーダンスＺ４が小さくなりすぎないように配慮しつつ、抵抗ｒ２に相当する第１、第５の抵抗Ｒ１、Ｒ５のインピーダンスの合計値（Ｚ５＋Ｚ１’）を小さくする調整を行い、理論上のインピーダンスＺｒ２に近づける。 From these things, the total value of the impedances of the first and fifth resistors R1 and R5 (corresponding to the resistor r2) is taken into consideration so that the impedance Z4 of the fourth resistor corresponding to the resistor r1 does not become too small. Adjustment is performed to reduce Z 5 + Z 1 ′), and the value is brought close to the theoretical impedance Z r2 .
上述のように、図４（ｂ）に示した原回路をブリッジＴ型アッテネータとして作用させるためには、抵抗ｒ２に相当する第１、第５の抵抗Ｒ１、Ｒ５のインピーダンスの合計値（Ｚ５＋Ｚ１’）を小さくする調整が必要となる。一方で、図３（ａ）〜（ｃ）、図４（ａ）を用いて説明したインピーダンス調整の観点では、各抵抗Ｒ１〜Ｒ３、Ｒ５のインピーダンスは大きく変更しないことが好ましい。 As described above, in order for the original circuit shown in FIG. 4B to function as a bridge T-type attenuator, the total impedance value (Z 5) of the first and fifth resistors R1 and R5 corresponding to the resistor r2 is used. Adjustment to reduce + Z 1 ′) is required. On the other hand, from the viewpoint of impedance adjustment described with reference to FIGS. 3A to 3C and FIG. 4A, it is preferable that the impedances of the resistors R1 to R3 and R5 are not greatly changed.
そこで抵抗ｒ２を構成する第１、第５の抵抗Ｒ１、Ｒ５のうち、入力ポート２１から見たインピーダンス合成値ＺＴＯＴＡＬへの影響が小さいため微調整がしやすい、第１の抵抗のインピーダンスＺ１’を変更することとする。
Therefore, among the first and fifth resistors R1 and R5 constituting the resistor r2, the impedance Z 1 of the first resistor is easy to make fine adjustment because the influence on the impedance composite value Z TOTAL viewed from the
以上に検討した制約を考慮し、図４（ａ）の原回路の設計時に算出した第１の抵抗Ｒ１のインピーダンスＺ１’の７割程度のインピーダンスＺ１＝１５Ω（≒２２Ω×０．７）を確保することとする。この条件下で抵抗ｒ１に相当する第４の抵抗のインピーダンスＺ４を次第に小さくしていきながら、シミュレーションなどにより、第２の出力ポート２３の接続時、開放時における入力ポート２１での入力インピーダンスや第１の出力ポート２２での出力インピーダンスの変化幅、入力ポート２１や第１の出力ポート２２での反射係数などを求める。
In consideration of the constraints studied above, impedance Z 1 = 15Ω (≈22Ω × 0.7) which is about 70% of the impedance Z 1 ′ of the first resistor R1 calculated at the time of designing the original circuit of FIG. We will secure. Under this condition, while the impedance Z4 of the fourth resistor corresponding to the resistor r1 is gradually decreased, the input impedance at the
本発明の分配回路２では、第２の出力ポート２３の接続時、開放時における入力ポート２１での入力インピーダンス（入力ポート２１から見た分配回路２側の負荷のインピーダンス）の変化幅が１５Ω以下（入力ポート２１に接続される信号源１１の負荷変動に対して、当該変化幅も変動するが、一般的に１５Ω以下が好ましい）となり、また第２の出力ポート２３を開放したときの第１の出力ポート２２における反射係数が−１０ｄＢ以下となり、且つ、第２の出力ポート２３が出力先の負荷に接続された場合の反射係数が−１５ｄＢとなる値として、第４の抵抗Ｒ４のインピーダンスをＺ４＝２２Ωとした。
In the
（２）式によると、抵抗ｒ１のインピーダンスをＺｒ１＝２２ΩとしたときのブリッジＴ型アッテネータ抵抗ｒ２のインピーダンスの理論値は、Ｚｒ２＝１１５Ωであり、減衰量Ｘ＝３．１ｄＢである。従って、第４の抵抗Ｒ４のインピーダンスをＺ４’＝３９Ωに設定した場合（抵抗ｒ２のインピーダンスの理論値Ｚｒ２＝６４Ω）に比べて、第１、第５の抵抗Ｒ１、Ｒ５のインピーダンスの合計値（Ｚ５＋Ｚ１＝１５０＋１５＝１６５Ω）は、抵抗ｒ２のインピーダンスの理論値に近い値となっている（図４（ｂ））。 (2) According to the equation, the theoretical value of the impedance of the bridge T-type attenuator resistor r2 when the impedance of the resistor r1 and the Z r1 = 22 ohms is Z r2 = 115Ω, the attenuation amount X = 3.1 dB. Therefore, compared with the case where the impedance of the fourth resistor R4 is set to Z 4 ′ = 39Ω (theoretical value of impedance of the resistor r2 Z r2 = 64Ω), the sum of the impedances of the first and fifth resistors R1 and R5 The value (Z 5 + Z 1 = 150 + 15 = 165Ω) is close to the theoretical value of the impedance of the resistor r2 (FIG. 4B).
本実施に形態の分配回路２は、上述の考え方に基づいて設計されている。ここで図２、図４（ｂ）に示した分配回路２を別の表現で説明すると、ブリッジＴ型アッテネータの接地端側の抵抗ｒ２を第５の抵抗Ｒ５と第１の抵抗Ｒ１とに分割してこれらの抵抗Ｒ５、Ｒ１の間に入力ポート２１を接続し、当該ブリッジＴ型アッテネータの「入力ポート、出力ポート」に相当するポートを、各々第１の出力ポート２２、第２の出力ポート２３とした構成であると言える。
当該分配回路２は、例えば１ＭＨｚ３〜１０ＧＨｚの範囲の高周波の周波数信号の分配に好適である。この分配回路２の特性については、後述の実施例１（図５〜図８）に示してある。
The
The
本実施の形態に係る分配回路２よれば以下の効果がある。ブリッジＴ型アッテネータの構成を利用することによって、第１、第２の出力ポート２２、２３の一方側で実施された出力先の負荷の切り替えの影響が、周波数信号の出力を継続している他方側の出力ポート２３、２２へ伝わることを抑えているので、前記切り替えの前後で、他方側の出力ポート２３、２２から見た負荷のインピーダンスが安定するため、入力ポート２１のインピーダンスを安定させることができる。この結果、入力ポート２１に接続された周波数信号の供給を行う装置(信号源１１)から見て、負荷の安定した状態を維持し、安定した周波数信号の供給を行うことができる。
The
ここで、図３（ａ）〜（ｃ）、図４（ａ）、（ｂ）を用いて説明した各抵抗Ｒ１〜Ｒ５のインピーダンスＺ１〜Ｚ５の設定例は、分配回路２の設計の考え方を説明するため、理想に近い設定例を示した。但し、ブリッジＴ型アッテネータの構成を利用して、出力ポート２３、２２の一方が開放される前後での入力ポート２１から見た分配回路２の負荷のインピーダンスの変化幅（例えば目標値１５Ω以下）を小さくすることができれば、これらのインピーダンスＺ１〜Ｚ５は、理想的な設定値からずれていてもよい。
The setting example of FIG. 3 (a) ~ (c) , FIG. 4 (a), the
例えば、第２の抵抗Ｒ２、第３の抵抗Ｒ３のインピーダンスＺ２、Ｚ３が、第１の出力ポート２２、第２の出力ポート２３の出力先の負荷と厳密に一致していない場合や、これらインピーダンスＺ２、Ｚ３が厳密に揃っていない場合、第５の抵抗Ｒ５のインピーダンスＺ５が、第１の出力ポート２２及び第２の出力ポート２３のいずれか一方側が開放されたとき、入力ポート２１から見て、第２、第３の抵抗Ｒ２、Ｒ３と、残りの出力ポート２３、２２の出力先の負荷との合成のインピーダンスと厳密に揃っていない場合などが挙げられる。これらの場合であっても、理想的な設定値からのずれ量が±３０％程度の範囲であれば、これらの値は概ね一致している（揃っている）と評価することができ、出力ポート２３、２２の一方が開放される前後での入力ポート２１から見た分配回路２の負荷のインピーダンスを安定させるという、本発明の分配回路２の効果を発揮することができる。
For example, when the impedances Z 2 and Z 3 of the second resistor R 2 and the third resistor R 3 do not exactly match the load at the output destination of the
また、この分配回路２を備えた周波数切替装置１ａ、１ｂの使用法は、図１に示した２つの信号源１１から別々に取得した周波数信号を、２つの出力ポート１６、１７に切り替えて出力する例に限定されない。例えば、１つの信号源１１から取得した周波数信号を、２つの出力ポート１６、１７に出力する状態と、いずれか一方の出力ポート１６、１７に周波数信号を出力し、他方の出力ポート１７、１６への周波数信号の出力は停止する状態との切り替えを行う周波数切替装置１ａに対しても、本実施の形態の分配回路２は適用することができる。
The frequency switching devices 1a and 1b including the
（シミュレーション）
実施の形態に係る分配回路２、従来のウィルキンソンカプラ４、及び図４（ａ）に示す原回路について、第２の出力ポート２３を開放する前後での特性の変化を回路シミュレータによりシミュレーションした。
Ａ．シミュレーション条件
回路シミュレータにより、本例の分配回路２、ウィルキンソンカプラ４、及び第４の抵抗Ｒ４を設けていない図４（ａ）の原回路のシミュレーションモデルを作成し、各回路に入力する周波数信号を変化させて周波数特性をシミュレーションした。
（実施例１） 図４（ｂ）に示す分配回路２において、入力ポート２１、第１の出力ポート２２及び第２の出力ポート２３のインピーダンスをＺ＝５０Ω、第１抵抗Ｒ１〜第５抵抗Ｒ５のインピーダンスを各々、Ｚ１＝１５Ω、Ｚ２＝５１Ω、Ｚ３＝５１Ω、Ｚ４＝２２Ω、Ｚ５＝１５０Ωとした。第２の出力ポート２３を接続した状態と、開放した状態との２条件下にて、分配回路２に入力する周波数信号の周波数を０〜５００ＭＨｚの範囲で変化させ、入力ポート２１における入力インピーダンス、第１の出力ポート２２における出力インピーダンス、入力ポート２１における入力反射係数、第１の出力ポート２２における出力反射係数、入力ポート２１から第１の出力ポート２２への順方向伝達係数をシミュレーションした。
（比較例１−１） ウィルキンソンカプラ４において、伝送線路の線路長が２００ＭＨｚの周波数信号のλ／４となる場合に相当する図１８（ｂ）に示す等価回路について、各素子の設定値をＬ＝５６ｎＨ、Ｃ＝１１ｐＦ、２Ｚ＝１００Ω（入力ポート２１、第１の出力ポート２２及び第２の出力ポート２３のインピーダンスはＺ＝５０Ω）として、実施例１に係る分配回路２と同様のシミュレーションを行った。
（比較例１−２） 図４（ａ）に示す原回路において、第１の抵抗Ｒ１のインピーダンスをＺ１’＝２２Ωとした他は、実施例１に係る分配回路２と同様の条件でシミュレーションを行った。
(simulation)
Regarding the
A. Simulation conditions
A simulation model of the original circuit of FIG. 4A in which the
(Example 1) In the
(Comparative Example 1-1) In the
(Comparative Example 1-2) In the original circuit shown in FIG. 4A, the simulation is performed under the same conditions as those of the
Ｂ．シミュレーション結果
図５、図６に第２の出力ポート２３の接続時における実施例１のシミュレーション結果を示し、図７、図８に第２の出力ポート２３の開放時における結果を示す。図９、図１０に第２の出力ポート２３の接続時における比較例１−１のシミュレーションの結果を示し、図１１、図１２に第２の出力ポート２３の開放時における結果を示す。また、図１３、図１４に第２の出力ポート２３の接続時における比較例１−２のシミュレーションの結果を示し、図１５、図１６に第２の出力ポート２３の開放時における結果を示す。
B. simulation result
FIGS. 5 and 6 show simulation results of Example 1 when the
入力ポート２１における入力インピーダンス、第１の出力ポート２２における出力インピーダンスは、スミスチャートに示し、周波数信号の周波数が２００ＭＨｚに対応する位置に黒塗りの逆三角形のポインタを付してある（図５、７、９、１１、１３、１５）。また、入力ポート２１における入力反射係数、第１の出力ポート２２における出力反射係数、入力ポート２１から第１の出力ポート２２への順方向伝達係数は、横軸に周波数信号の周波数（ＭＨｚ）、縦軸に各係数の値をデシベル表示したグラフに示し、２００ＭＨｚに対応する位置に同様のポインタを付してある（図６、８、１０、１２、１４、１６）。
The input impedance at the
図５〜図８に示す分配回路２の周波数特性によれば、第２の出力ポート２３が接続状態であるときと、開放状態であるときとで入力ポート２１における入力インピーダンスの変化は１２．４Ω、第１の出力ポート２２における出力インピーダンスの変化は４０．７Ωであった。これは、後述の各比較例と比べて総合的にインピーダンス変化の小さい、安定した回路となっている。また、各反射係数や伝達係数についても、異常な値は観察されなかった。
According to the frequency characteristics of the
一方、図９〜図１２に示すウィルキンソンカプラ４の周波数特性によれば、第２の出力ポート２３の接続／開放に伴う入力ポート２１における入力インピーダンスの変化は−３２Ω、第１の出力ポート２２における出力インピーダンスの変化はほぼ０Ωであり、実施例と比べて、入力インピーダンスの変化が大きく、信号源１１側から見て負荷変動が発生したように見えてしまう。また、図１２（ａ）に示すように第２の出力ポート２３の開放時には入力反射係数が大きくなってしまう（Ｓ（１，１）＝−６ｄＢ）。
また、図１３〜図１６に周波数特性を示した、図４（ｂ）の原回路では、第２の出力ポート２３の接続／開放に伴う入力ポート２１における入力インピーダンスの変化は１０Ω、第１の出力ポート２２における出力インピーダンスの変化は５４Ωであり、実施例と比べて、出力インピーダンスの変化が大きくなった。また、図１４（ｂ）、図１６（ｂ）に示すように、第２の出力ポート２３の接続時、開放時のいずれにおいても、入力反射係数が大きくなった（接続時：Ｓ（１，１）＝−１２．９ｄＢ、開放時：Ｓ（１，１）＝−１１．７ｄＢ）。
On the other hand, according to the frequency characteristics of the
Further, in the original circuit of FIG. 4B whose frequency characteristics are shown in FIGS. 13 to 16, the change in the input impedance at the
ここで、上述の説明では第２の出力ポート２３を接続／開放する場合を例に挙げたが、入力ポート２１から見て第１、第２の出力ポート２２、２３は、対称に接続されている。従って、第１の出力ポート２２を接続／開放する場合も第２の出力ポート２３側の出力インピーダンスの変化などは、上述の例と同様の挙動を示す。
Here, in the above description, the case where the
（実験）
本実施の形態の分配回路２及び、ウィルキンソンカプラ４を周波数切替装置１ａに組み込んで、第２の出力ポート２３を開放した状態から接続した状態に切り替えたときの周波数の収束時間を測定した。
Ａ．実験条件
本例の分配回路２、及びウィルキンソンカプラ４を図１に示す周波数切替装置１ａに組み込み、第２の出力ポート２３を開放状態から接続状態に変化させたとき、出力ポート１７から出力される周波数信号が収束するまでの時間を測定した。
（実施例２）図１に記載の周波数切替装置１ａ対して、実施例１−１で用いたものと同様の分配回路２を組み込んだ。そして、切替スイッチ１２は出力ポート１６に接続した状態（第１の出力ポート２２を出力先の負荷に接続した状態）とする一方、切替スイッチ１３は接地端に接続した状態として入力ポート２１に２００ＭＨｚの周波数信号を供給した。次いで、切替スイッチ１３を出力ポート１７に接続した状態（第１の出力ポート２２を出力先の負荷に接続した状態）に切り替え、出力ポート１７から出力される周波数信号の周波数が、２００ＭＨｚの±１ｐｐｍ以内の周波数に収束するまでの時間を計測した。
（比較例２）周波数切替装置１ａに対して、比較例１−２に係るウィルキンソンカプラ４を組み込んだ点を除いて、実施例２と同様の条件で実験を行った。
(Experiment)
The
A. Experimental conditions
The frequency signal output from the
(Example 2) A
(Comparative Example 2) An experiment was performed under the same conditions as in Example 2 except that the
Ｂ．実験結果
実施例２、及び比較例２の結果を図１７に示す、各図の横軸は、切替スイッチ１３を出力ポート１７に接続する制御を開始してからの時間（μｓ）を示し、縦軸は出力ポート１７から出力される周波数信号の周波数を示している。
図１７（ａ）に示した実施例２の結果によれば、本例の分配回路２を用いた場合は、出力ポート１７からの出力が、２００ＭＨｚの±１ｐｐｍ以内の周波数に収束するまでの時間は９．４４μｓであった。これに対して、図１７（ｂ）に示す比較例２の結果では、同時間が４４．８μｓとなった。これらの結果から、本例の分配回路２を備えた周波数切替装置１ａは、従来のウィルキンソンカプラ４に比べて短い時間で出力の切り替えを行うことが可能であることが分かる。
B. Experimental result
The results of Example 2 and Comparative Example 2 are shown in FIG. 17. The horizontal axis in each figure indicates the time (μs) from the start of control for connecting the
According to the result of Example 2 shown in FIG. 17A, when the
Ｒ１〜Ｒ５ 第１の抵抗〜第５の抵抗
１ａ、１ｂ 周波数切替装置
１１ 信号源
１２〜１５ 切替スイッチ
１６、１７ 出力ポート
２ 分配回路
２１ 入力ポート
２２ 第１の出力ポート
２３ 第２の出力ポート
２４ 分岐点
２５ ブリッジ線路
３ 抵抗分配回路
４ ウィルキンソンカプラ
R1 to R5 First resistor to fifth resistor 1a, 1b
Claims (7)
前記入力ポートに接続された第１の抵抗と、
前記入力ポートから見て、第１の抵抗の他端側に設けられた分岐点と前記第１の出力ポートとの間、及び前記分岐点と第２の出力ポートとの間に各々設けられ、互いにインピーダンスが揃っている第２の抵抗及び第３の抵抗と、
前記第２の抵抗と第１の出力ポートとの間と、前記第３の抵抗と第２の出力ポートとの間と、を繋ぐブリッジ線路に設けられた第４の抵抗と、
前記入力ポートに対して、前記第１の抵抗と並列に接続され、他端側が接地された第５の抵抗と、を備え、
第１の出力ポート及び第２の出力ポートは、各々、周波数信号の出力先の負荷に接続された状態と、前記負荷から開放された状態との間で切り替えられることを特徴とする分配回路。 In a distribution circuit that distributes the frequency signal input to the input port to the first output port and the second output port,
A first resistor connected to the input port;
As viewed from the input port, provided between the branch point provided on the other end of the first resistor and the first output port, and between the branch point and the second output port, respectively. A second resistor and a third resistor having impedances aligned with each other;
A fourth resistor provided on a bridge line connecting between the second resistor and the first output port, and between the third resistor and the second output port;
A fifth resistor connected in parallel with the first resistor and grounded at the other end with respect to the input port;
The distribution circuit, wherein the first output port and the second output port are respectively switched between a state where the first output port and the second output port are connected to a load to which the frequency signal is output and a state where the first output port is released from the load.
請求項１ないし６のいずれか一つに記載の分配回路と、
前記第１の出力ポート及び第２の出力ポートに各々接続され、これらの出力ポートを周波数信号の出力先の負荷に接続した状態と、前記負荷から開放された状態との間で切り替える切替スイッチと、を備えたことを特徴とする周波数切替装置。 A signal source for supplying a frequency signal to the input port;
A distribution circuit according to any one of claims 1 to 6;
A changeover switch connected to each of the first output port and the second output port, for switching between a state in which these output ports are connected to a load to which a frequency signal is output and a state in which the frequency signal is released from the load; And a frequency switching device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015147821A JP2017028619A (en) | 2015-07-27 | 2015-07-27 | Distribution circuit, and frequency switching device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015147821A JP2017028619A (en) | 2015-07-27 | 2015-07-27 | Distribution circuit, and frequency switching device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017028619A true JP2017028619A (en) | 2017-02-02 |
Family
ID=57946773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015147821A Pending JP2017028619A (en) | 2015-07-27 | 2015-07-27 | Distribution circuit, and frequency switching device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017028619A (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6218811A (en) * | 1985-07-18 | 1987-01-27 | Toshiba Corp | Switch distributing device |
| JPS62213312A (en) * | 1986-03-13 | 1987-09-19 | Fujitsu Ltd | Impedance matching system |
| JPH0310618U (en) * | 1989-06-19 | 1991-01-31 | ||
| JP2003075488A (en) * | 2001-09-07 | 2003-03-12 | Murata Mfg Co Ltd | Network analyzer, measurement method by the same, and component-sorting apparatus having the network analyzer |
| US20110063045A1 (en) * | 2008-04-30 | 2011-03-17 | Rf Micro Devices, Inc. | Lumped cross-coupled wilkinson circuit |
-
2015
- 2015-07-27 JP JP2015147821A patent/JP2017028619A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6218811A (en) * | 1985-07-18 | 1987-01-27 | Toshiba Corp | Switch distributing device |
| JPS62213312A (en) * | 1986-03-13 | 1987-09-19 | Fujitsu Ltd | Impedance matching system |
| JPH0310618U (en) * | 1989-06-19 | 1991-01-31 | ||
| JP2003075488A (en) * | 2001-09-07 | 2003-03-12 | Murata Mfg Co Ltd | Network analyzer, measurement method by the same, and component-sorting apparatus having the network analyzer |
| US20110063045A1 (en) * | 2008-04-30 | 2011-03-17 | Rf Micro Devices, Inc. | Lumped cross-coupled wilkinson circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5083987B2 (en) | Unequal 3 distributor | |
| CN108259008A (en) | Doherty amplifier with passive phase compensation circuit | |
| CA2616285A1 (en) | Predistortion linearization device with adjustable amplitude and shape | |
| JP6513225B2 (en) | Doherty amplifier | |
| CN110462925B (en) | Bidirectional coupler | |
| JPH07147547A (en) | Feedforward type distortion compensation circuit | |
| EP1973227A2 (en) | Power divider/combiner and power dividing/combining method using the same | |
| US20150318828A1 (en) | A quasi-broadband amplifier according to the doherty principle | |
| JP2017028619A (en) | Distribution circuit, and frequency switching device | |
| US7646262B2 (en) | High speed wideband differential signal distribution | |
| US9437914B2 (en) | Power processing circuit and multiplex amplification circuit | |
| JPWO2016151726A1 (en) | Wilkinson synthesizer and Wilkinson distributor | |
| JP6467956B2 (en) | Doherty amplifier circuit with load impedance adjustment circuit | |
| EP3286913B1 (en) | Multi-port catv power splitter with increased bandwidth | |
| US9172563B2 (en) | Integrated combiner with common mode correction | |
| JP5065667B2 (en) | High frequency power amplifier | |
| JP4936128B2 (en) | Loss compensation circuit | |
| KR100970375B1 (en) | Power distribution module and power distributor using the same | |
| CN106415920A (en) | Phase-shift circuit | |
| JP4295696B2 (en) | 90 degree splitter | |
| JPH02168707A (en) | Radio power amplifier | |
| JPH1155012A (en) | High frequency circuit | |
| KR101260710B1 (en) | Power divider capable of selecting dividing rate | |
| JPH0483406A (en) | Feedforward amplifier | |
| JP3354130B2 (en) | High frequency hybrid circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20180130 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180629 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190402 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190903 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191105 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200310 |