JP6467956B2 - Doherty amplifier circuit with load impedance adjustment circuit - Google Patents
Doherty amplifier circuit with load impedance adjustment circuit Download PDFInfo
- Publication number
- JP6467956B2 JP6467956B2 JP2015018129A JP2015018129A JP6467956B2 JP 6467956 B2 JP6467956 B2 JP 6467956B2 JP 2015018129 A JP2015018129 A JP 2015018129A JP 2015018129 A JP2015018129 A JP 2015018129A JP 6467956 B2 JP6467956 B2 JP 6467956B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier
- circulator
- load impedance
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、ドハティ(Doherty)増幅回路に関し、特に負荷インピーダンス調整回路を備えたドハティ増幅回路に関する。 The present invention relates to a Doherty amplifier circuit, and more particularly to a Doherty amplifier circuit including a load impedance adjustment circuit.
ドハティ増幅回路は、メインアンプとピークアンプを有し、低出力時にはメインアンプだけを動作させ、高出力時にはメインアンプとピークアンプの両方を同時に動作させるものである。一般にドハティ増幅回路は、入力信号を電力分配器でメインアンプとピークアンプに分配し、この2個のアンプの出力を合成(以下ドハティ合成または電力合成と呼ぶことがある)し、インピーダンス変換器に入力して出力インピーダンスを調整し、そのあとアンテナ等の負荷に出力するものである。 The Doherty amplifier circuit has a main amplifier and a peak amplifier, and operates only the main amplifier when the output is low, and simultaneously operates both the main amplifier and the peak amplifier when the output is high. In general, a Doherty amplifier circuit distributes an input signal to a main amplifier and a peak amplifier with a power distributor, and synthesizes the outputs of these two amplifiers (hereinafter sometimes referred to as Doherty synthesis or power synthesis). The input impedance is adjusted and output impedance is then output to a load such as an antenna.
一般的にピークアンプがOFFでメインアンプだけが動作している状態では、負荷のインピーダンスが100Ωまたはその近傍のときに高効率に動作する。 In general, when the peak amplifier is OFF and only the main amplifier is operating, it operates with high efficiency when the impedance of the load is at or near 100Ω.
ピークアンプがOFFの状態で、メインアンプのみ動作時のメインアンプの出力から見た負荷インピーダンスは、スミスチャート上の中心の50Ωを中心に、25Ωと100Ωを通る円周上のインピーダンスが調整可能な範囲で、一般的には使用周波数帯域において100Ωの負荷インピーダンスのときに高効率動作するように調整されている。 The load impedance seen from the output of the main amplifier when only the main amplifier is operating when the peak amplifier is OFF can adjust the impedance on the circumference passing through 25Ω and 100Ω centered on 50Ω at the center on the Smith chart The range is generally adjusted to operate with high efficiency when the load impedance is 100Ω in the operating frequency band.
しかし、実際に動作するメインアンプ(FET: Field Effect transistor)の負荷インピーダンスの最適動作ポイントが、100Ωであるとは限らない。最適動作ポイントは、使用するアンプ(FET)や使用したい出力電力の大きさにも依存し、50Ω〜200Ωくらいの範囲内のどこかに最適な動作点があるものと考えられる。そのためドハティ増幅回路において負荷インピーダンスの値を任意に調整できることが望ましい。 However, the optimum operating point of the load impedance of a main amplifier (FET: Field Effect transistor) that actually operates is not necessarily 100Ω. The optimum operating point depends on the amplifier (FET) to be used and the output power to be used, and it is considered that there is an optimum operating point somewhere within the range of 50Ω to 200Ω. Therefore, it is desirable that the load impedance value can be arbitrarily adjusted in the Doherty amplifier circuit.
本発明の目的は、以上述べた問題点を解決し、メインアンプの出力から見た負荷インピーダンスを任意の値に調整できるドハティ増幅回路を提供することである。 An object of the present invention is to solve the above-described problems and provide a Doherty amplifier circuit capable of adjusting a load impedance viewed from the output of a main amplifier to an arbitrary value.
本発明は、電力分配器、前記電力分配器で分配された信号が入力されるメインアンプとピークアンプ、前記メインアンプと前記ピークアンプの出力を合成する合成器を備えたドハティ増幅回路であって、
前記ピークアンプの出力を第1のサーキュレータに接続し、前記第1のサーキュレータからの出力を前記合成器の入力ポートへ接続し、前記第1のサーキュレータの残る端子と、前記合成器のアイソレーションポート間を接続し、その接続点に第1のインピーダンス可変部を接続し、
さらに、前記メインアンプの出力と前記合成器の間に第2のインピーダンス可変部を接続し、前記第2のインピーダンス可変部を調整して前記メインアンプの出力から見た負荷インピーダンスを任意の値に設定する、負荷インピーダンス調整回路を備えたことを特徴とするドハティ増幅回路である。
The present invention is a Doherty amplifier circuit including a power distributor, a main amplifier and a peak amplifier to which a signal distributed by the power distributor is input, and a combiner that combines outputs of the main amplifier and the peak amplifier. ,
The output of the peak amplifier is connected to a first circulator, the output from the first circulator is connected to the input port of the synthesizer, the remaining terminal of the first circulator, and the isolation port of the synthesizer Connect the first impedance variable section to the connection point,
Further, a second impedance variable unit is connected between the output of the main amplifier and the combiner, and the load impedance viewed from the output of the main amplifier is adjusted to an arbitrary value by adjusting the second impedance variable unit. A Doherty amplifier circuit comprising a load impedance adjustment circuit to be set.
本発明によれば、メインアンプの出力から見た負荷インピーダンスを任意の値に調整できるドハティ増幅回路を提供することが可能になる。 According to the present invention, it is possible to provide a Doherty amplifier circuit that can adjust the load impedance viewed from the output of the main amplifier to an arbitrary value.
(第1の実施形態)
図1〜図3を用いて本発明の第1の実施形態を説明する。
(構成の説明)
図1は本発明の第1の実施形態のドハティ増幅回路10を示す回路図である。入力ポート201に入力された信号は二分配器20で0°位相と−90°位相で半々に分配される。二分配器20は90°3dBハイブリッドカプラである。アイソレーションポート202には信号は入力されない。分配された信号の一方は−90°位相ポート204に出力され、伝送線路L11を通ってメインアンプ30に入力する。一方分配された信号の他方は0°位相ポート203に出力され、伝送線路L12を通ってピークアンプ40に入力する。
(First embodiment)
A first embodiment of the present invention will be described with reference to FIGS.
(Description of configuration)
FIG. 1 is a circuit diagram showing a Doherty
メインアンプ30の出力は伝送線路L1の一端に接続される。伝送線路L1の他端は合成器50の0°位相入力ポート501に接続される。合成器50は90°3dBハイブリッドカプラであるが、二分配器20とは入出力を逆に接続したものである。
The output of the
ピークアンプ40の出力端はサーキュレータ60のポート601と接続している。ポート601に入力された信号はサーキュレータ60の隣のポート602に出力され、その後合成器50の−90°位相入力ポート502に入力される。さらに、サーキュレータ60の残りのポート603は合成器50のアイソレーションポート503と接続される。ポート603とアイソレーションポート503の接続点604は、ドハティ合成回路のインピーダンス調整のための伝送線路L23の一端に接続されている。伝送線路L23の他端は接地(GND)されている。
The output terminal of the
ここでドハティ合成回路とは、メインアンプ30から合成器50の0°位相入力ポート501間の伝送線路(L1含む)、合成器50、合成器50のアイソレーションポート503と伝送線路L23及びサーキュレータ60のポート603までの間を接続する信号経路、(動作OFFの)ピークアンプ40から合成器50の−90°位相入力ポート間の信号線路(ピークアンプ40とサーキュレータ60含む)、伝送線路L23、伝送線路L23とGNDの間の信号経路を総称したものである。ピークアンプ等、電力合成には直接寄与しない要素も含んでいるが、ここでは便宜上ドハティ合成回路と称する。
Here, the Doherty synthesis circuit is a transmission line (including L1) from the
合成器50において、メインアンプ30の出力とピークアンプ40の出力とが合成され、合成点である出力ポート504に出力される。その出力はドハティ増幅回路10全体の負荷であるアンテナ70に出力される。
In the
メインアンプとピークアンプの両方が動作する時には、ドハティ合成点で両出力の位相が合うようにする。そのために、メインアンプ30の出力側の伝送線路L1によるインピーダンスとピークアンプ40の出力側のサーキュレータ60を通過する信号の間の位相差を、電力分配器側の伝送線路L11及びL12のインピーダンスで調整している。例えばL11とL22の電気長で調整する。サーキュレータ60の通過位相とL1の通過位相が同じ場合、L11とL22も電気長を同じにする。メインアンプとピークアンプが両方動作した場合、出力点にて位相が揃っているので、電力合成される。
When both the main amplifier and peak amplifier operate, the phase of both outputs is matched at the Doherty synthesis point. For this purpose, the phase difference between the impedance of the transmission line L1 on the output side of the
この状態で、L23のインピーダンスを変更しても、L11,L12,L1の伝送線路の電気長を調整する必要はない。ただし実際には、サーキュレータ60での通過位相と伝送線路L1での通過位相が同じになる場合はあまりない。そのためメインアンプ側とピークアンプ側の間の位相差をL11,L12で調整し、電力合成できるようにしておく。
(動作の説明)
以下本実施形態のドハティ増幅回路の動作を説明するが、ピークアンプ40が動作OFFの状態とONの状態で分けて説明する。
[小電力信号入力増幅でピークアンプは動作OFFの状態]
本実施形態では、小電力信号入力増幅でピークアンプが動作していない時は、ピークアンプ40単体は出力側から見てオープン回路で全反射となるようにする。そのためには、メインアンプ30から見て、合成点(出力ポート504)からピークアンプ40の出力のオープン端までを含め、使用したい周波数帯域においてオープンで切り離された状態になるようにする。言い換えればドハティ増幅回路10の動作に影響が無くなっている状態にする。切り離された状態にするためには伝送線路L23のインピーダンスを調整する。「切り離された状態」をスミスチャート(インピーダンスチャート)で説明する。スミスチャートの円周は実軸と二カ所(実軸上の円周の中心から見て右側と左側)で交わるが、切り離された状態とは、負荷インピーダンスの値が右側の交点の値(例えば100Ω付近)になっている状態である。L23のインピーダンスを変えると、円周のサイズ(半径)を変えることができる。このように切り離された状態にした上で、L1のインピーダンス(リアクタンス)を調整して負荷インピーダンスを希望の値に調整する。スミスチャートでいえば、負荷インピーダンスチャートの中心(50Ω)を中心にした円周上の希望の位置に設定することである。
In this state, even if the impedance of L23 is changed, it is not necessary to adjust the electrical length of the transmission lines of L11, L12, and L1. However, actually, there are not many cases where the passing phase in the
(Description of operation)
Hereinafter, the operation of the Doherty amplifier circuit according to the present embodiment will be described. The description will be given separately for the
[Low power signal input amplification and peak amplifier operation is off]
In the present embodiment, when the peak amplifier is not operating by the low power signal input amplification, the
次にL23の調整方法について述べる。小電力信号が入力されている場合ではピークアンプ40が動作せず、メインアンプ30だけが動作しており、合成器50はアンバランス合成状態となっている。そのためアイソレーションポート503は入力側とアイソレート(絶縁)状態にはなっておらず、そのアンバランス分が出力されている。その出力された信号の経路は3ルートに分かれる。
Next, a method for adjusting L23 will be described. When a low power signal is input, the
3ルートとは、アイソレーションポート503と伝送線路L23の接続点604で反射してアイソレーションポート503に戻るもの、接続点604からサーキュレータ60側に行くもの、接続点604からL23を通過してGNDで反射するものの3ルートである。合成器50のアイソレーションポート503に戻る信号は、合成器50で二分配され、メインアンプ30へ戻ってくるものがあり、定在波が立っている状態となる。L23を変えることでこの定在波の立ち方を調整できる。定在波の立ち方を調整することにより、メインアンプ30から見た負荷インピーダンスを任意に調整できる。
The three routes are those that are reflected at the
具体的には、メインアンプ30の出力端から、動作がOFFとなっているピークアンプ40を含めたドハティ合成回路を見たときの負荷インピーダンスが、λ/2(λは使用周波数)の整数倍の長さとなるオープンスタブ回路の動作をする長さ(電気長)の伝送線路L23を選ぶ。言い換えると、合成点(出力ポート504)から見て、合成回路の電気長がλ/2の整数倍の長さとなるオープンスタブ回路に見えるように、L23の電気長を調整する。
Specifically, the load impedance when the Doherty synthesis circuit including the
信号の反射があるので、実際にどの部分の電気長をλ/2にすれば良いかを特定することは困難である。そこで実際の調整手法としては、スミスチャートを測定しながらL23の電気長を調整して、スミスチャート上の負荷インピーダンスの位置を、サークル上の実軸の右側の交点(100Ω付近)になるように調整する。その結果、ピークアンプが動作OFFの場合に合成点から見るとピークアンプ側がオープンに見える。その上でL1のインピーダンス(リアクタンス)を調整して負荷インピーダンスを希望の値に調整する。 Since there is signal reflection, it is difficult to specify which part of the electrical length should actually be λ / 2. Therefore, as an actual adjustment method, adjust the electrical length of L23 while measuring the Smith chart so that the position of the load impedance on the Smith chart is at the intersection (near 100Ω) on the right side of the real axis on the circle. adjust. As a result, when the peak amplifier is OFF, the peak amplifier side appears to be open when viewed from the synthesis point. Then, adjust the load impedance to the desired value by adjusting the impedance (reactance) of L1.
なおドハティ増幅回路10の使用周波数帯域を変えると当然λが変わるので、伝送線路L23の電気長の調整を行う。L1とL23を調整すればよいので、周波数帯域の変更に簡単に対応できる。
Note that if the frequency band used by the
特許文献1にマルチバンド高効率ドハティ増幅回路が開示されている。これは、メインアンプ110の出力に、サーキュレータ122と同調器121(コンデンサ)で構成されたインピーダンス・インバータ120を接続したものである。インピーダンス・インバータ120はコントローラ123に接続され、コンデンサの容量を調整してメインアンプ110の負荷インピーダンスを変調する。インピーダンス・インバータ120は、負荷インピーダンスを変調するために、インピーダンス反転を実行する。
特許文献1では、ピークアンプ115の出力が直接ドハティ合成の分岐点116につながっている。ピークアンプ115と分岐点116の間に存在する伝送線路のインピーダンスの影響が無視できれば、ピークアンプ115がOFFの時は、この分岐点116からはピークアンプ115が切れて見えなくなる。
In
しかし、実際にはこの伝送線路の影響は無視できず、また分岐点116からピークアンプ115の間にはマッチング回路も入る。そのためピークアンプ115がOFFとなっても、伝送線路やマッチング回路がオープンスタブに見える。特許文献1ではこの点が考慮されておらず、分岐点116から見ると、ピークアンプ115がOFFでもOPENには見えず、オープンスタブが接続されているように見えてしまう。
However, in reality, the influence of this transmission line cannot be ignored, and a matching circuit is also inserted between the branch point 116 and the peak amplifier 115. Therefore, even if the peak amplifier 115 is turned off, the transmission line and the matching circuit appear to be open stubs. In
図2は、図1の回路において周波数666MHzにて伝送線路L23の電気長80°で固定した状態で、伝送線路L1の電気長を変化させたときの、メインアンプ側から見た負荷インピーダンスの、スミスチャート上の軌跡である。また図3は、図1の回路において周波数666MHzにて伝送線路L23の電気長85°で固定した状態で、伝送線路L1の電気長を変化させたときのメインアンプ側から見た負荷インピーダンスのスミスチャート上の軌跡である。 FIG. 2 shows the load impedance as seen from the main amplifier side when the electrical length of the transmission line L1 is changed with the electrical length of the transmission line L23 fixed at 80 ° at the frequency of 666 MHz in the circuit of FIG. It is a locus on the Smith chart. FIG. 3 shows Smith of load impedance as seen from the main amplifier side when the electrical length of the transmission line L1 is changed in the state of FIG. 1 with the electrical length of the transmission line L23 being fixed at 85 ° at a frequency of 666 MHz. It is a trajectory on the chart.
この図2、図3のスミスチャートの円周上で実部2.0、虚部0のポイントが負荷インピーダンス100Ωとなる。また負荷インピーダンスを90Ωにするには、同じく図2、図3で実部1.8、虚部0のポイントになるように設定する。150Ωにするには、実部3.0、虚部0のポイントになるように設定する。
[大電力信号入力増幅でピークアンプとメインアンプが両方動作の状態]
ピークアンプとメインアンプが両方動作している状態のとき、ドハティ増幅回路10はメインアンプ30の出力電力とピークアンプ40の出力電力を合成する回路となる。ここで、各アンプ出力後の信号は、合成点でのメインアンプ30側のルートとピークアンプ40側のルートの位相は同相となるように分配器側の伝送線路で調整されているので、合成器50で電力合成される。
(効果の説明)
本実施形態によれば、伝送線路L23の電気長を調整することで、ピークアンプ40が動作OFFの場合に、合成点から見るとピークアンプ側がオープンに見えるようになる。その上で伝送線路L1のインピーダンスを調整することで、メインアンプの負荷インピーダンスを希望の値に調整可能になる。更に、ドハティ増幅回路の使用周波数帯域を変更した場合も対応が容易になる。
(第2の実施形態)
図4は本発明の第2の実施形態のドハティ増幅回路100を示す図である。この回路は、図1の回路でのメインアンプ30とピークアンプ40の、二分配器20及び合成器50への接続への接続を逆にしたものである。入力信号は二分配器20の入力ポート201に入力され、アイソレーションポート202には信号は入力されない。二分配器20の0°位相ポートは伝送線路L11に接続され、伝送線路L11はメインアンプ30に接続される。メインアンプ30の出力は伝送線路L1に接続され、L1の出力は合成器50の−90°位相入力ポート502に接続される。
The point of the real part 2.0 and the
[High-power signal input amplification with both peak amplifier and main amplifier operating]
When both the peak amplifier and the main amplifier are operating, the
(Explanation of effect)
According to the present embodiment, by adjusting the electrical length of the transmission line L23, when the operation of the
(Second Embodiment)
FIG. 4 is a diagram showing a
一方二分配器20の−90°位相ポート204は伝送線路L12に接続され、伝送線路L12はピークアンプ40に接続される。ピークアンプ40の出力はサーキュレータ60のポート601に接続され、隣のポート602に出力される。ポート602は合成器50の0°位相入力ポート501に接続される。サーキュレータの残るポート603は合成器50のアイソレーションポート503と接続され、その接続点604は伝送線路L23の一端に接続される。伝送線路L23の他端はGNDに接地される。このように図1とは接続関係を逆にしたドハティ増幅回路100も、図1と同様の効果がある。
(第3の実施形態)
図5は本発明の第3の実施形態のドハティ増幅回路を示す図である。図5(a)は、図1の回路において、分配器側で位相調整していた伝送線路L11を、サーキュレータ80に置き換えたものである。このサーキュレータ80はピークアンプ出力側に接続されているサーキュレータ60と同じ位相特性を有しており、空き端子を50Ω終端している。また、伝送線路L12は伝送線路L1と同じ位相特性を有している。つまり増幅段を挟んだ前後段の伝送線路同士とサーキュレータ同士で、タスキがけに同じ位相特性を持たせる。その理由は線路長を短くするためである。メインアンプ側の線路全体とピークアンプ側の線路全体とで同位相になれば良いので、増幅段の前段同士と後段同士つまりメインアンプ前段のサーキュレータとL12、及び、L1とピークアンプ後段のサーキュレータで、それぞれに位相特性を合わせても良い。しかしその場合は上述のタスキがけに比べれば線路長が長くなる。
On the other hand, the −90 °
(Third embodiment)
FIG. 5 is a diagram showing a Doherty amplifier circuit according to a third embodiment of the present invention. FIG. 5A is a circuit in which the transmission line L11 whose phase has been adjusted on the distributor side in the circuit of FIG. This
図5(b)は図1に対する図4の回路と同様に、メインアンプとピークアンプの、二分配器及び合成器への接続を、図5(a)とは逆にしたものである。この回路も同様の効果が得られる。
(第4の実施形態)
図6は本発明の第4の実施形態のドハティ増幅回路を示す図である。図6(a)は図5(a)の分配側のサーキュレータの空端子で50Ω終端していた箇所を、伝送線路L11を有するショートスタブに変えたものである。一般に、ハイパワー用途のFETでの入力ポートインピーダンスは全反射となるため、メインアンプ及びピークアンプの入力でそれぞれ反射される電力を分配器のアイソレーション抵抗側に電力合成して、吸収できる長さにショートスタブ長L11を調整してある。
FIG. 5B is similar to the circuit of FIG. 4 with respect to FIG. 1 except that the connection of the main amplifier and the peak amplifier to the two distributors and the combiner is reversed from that in FIG. This circuit can achieve the same effect.
(Fourth embodiment)
FIG. 6 is a diagram showing a Doherty amplifier circuit according to a fourth embodiment of the present invention. FIG. 6 (a) is obtained by replacing the portion terminated with 50Ω at the empty terminal of the distribution side circulator of FIG. 5 (a) with a short stub having a transmission line L11. In general, the input port impedance of FETs for high power applications is totally reflected, so that the power reflected at the input of the main amplifier and peak amplifier can be combined into the isolation resistance side of the distributor and absorbed. The short stub length L11 is adjusted.
図6(b)は図6(a)のメインアンプとピークアンプの、二分配器及び合成器への接続を逆にしたものであるが、図6(a)の回路と同様の効果がある。
(第5の実施形態)
図7は本発明の第5の実施形態のドハティ増幅回路を示す図である。図7(a)は、ピークアンプ出力に接続していたサーキュレータ及びショートスタブ回路を、同様にメインアンプ出力側にも設けたものである。本回路では、2つのサーキュレータ間の通過位相は同じなので、分配器側の位相調整は不要となる。さらに、2つのサーキュレータに接続されるL1、L23の長さを変えても、サーキュレータの通過位相は変わらないので、それらの長さは幾らであっても電力合成が出来ることになる。この図7(a)で示した伝送線路L1も、位相調整機能と共に、メインアンプ側から見た負荷インピーダンスの調整を行う機能も備えている。
Fig. 6 (b) shows the connection of the main amplifier and peak amplifier of Fig. 6 (a) to the two distributors and the combiner, but has the same effect as the circuit of Fig. 6 (a). .
(Fifth embodiment)
FIG. 7 is a diagram showing a Doherty amplifier circuit according to a fifth embodiment of the present invention. In FIG. 7A, the circulator and the short stub circuit connected to the peak amplifier output are similarly provided on the main amplifier output side. In this circuit, since the passing phase between the two circulators is the same, phase adjustment on the distributor side is not necessary. Furthermore, even if the lengths of L1 and L23 connected to the two circulators are changed, the passing phase of the circulator does not change, so that the power can be combined regardless of the length. The transmission line L1 shown in FIG. 7A also has a function of adjusting the load impedance as viewed from the main amplifier side, in addition to the phase adjustment function.
図7(b)は、図7(a)のメインアンプとピークアンプのドハティ合成回路への接続を逆にしたものであるが、図7(a)の回路と同様の効果がある。
(他の実施形態)
図8〜図11は本発明の他の実施形態を示す図である。図8はサーキュレータにショートスタブを接続するのに代えてオープンスタブを接続した回路である。同様に図9はショートスタブに代えて可変コンデンサを接続した回路、図10は可変インダクタを接続した回路である。図11は可変コンデンサと可変インダクタを並列接続したリアクタンス可変回路(図11)を接続した回路である。
FIG. 7 (b) is the one in which the connection of the main amplifier and the peak amplifier of FIG. 7 (a) to the Doherty synthesis circuit is reversed, but has the same effect as the circuit of FIG. 7 (a).
(Other embodiments)
8-11 is a figure which shows other embodiment of this invention. FIG. 8 shows a circuit in which an open stub is connected instead of connecting a short stub to the circulator. Similarly, FIG. 9 shows a circuit in which a variable capacitor is connected instead of the short stub, and FIG. 10 shows a circuit in which a variable inductor is connected. FIG. 11 shows a circuit in which a reactance variable circuit (FIG. 11) in which a variable capacitor and a variable inductor are connected in parallel is connected.
図1〜図7で示したドハティ増幅回路のショートスタブをこれらの回路に置き換えることが出来る。図7(a)、(b)のアンプ後段の伝送線路L1を置き換えた場合、L1と同様に負荷インピーダンスが調整できる。 The short stub of the Doherty amplifier circuit shown in FIGS. 1 to 7 can be replaced with these circuits. When the transmission line L1 at the rear stage of the amplifier shown in FIGS. 7A and 7B is replaced, the load impedance can be adjusted in the same manner as L1.
本発明は、テレビ送信機、電力増幅器、高周波回路等に用いることができる。 The present invention can be used for a television transmitter, a power amplifier, a high-frequency circuit, and the like.
10、100 ドハティ増幅回路
20 二分配器
201 入力ポート
202 アイソレーションポート
203 0°位相ポート
204 −90°位相ポート
L11、L12、L1、L23 伝送線路
50 合成器
501 0°位相入力ポート
502 −90°位相入力ポート
503 アイソレーションポート
504 出力ポート
60、80 サーキュレータ
601、602、603 ポート
604 接続点
70 アンテナ
10, 100
L11, L12, L1,
Claims (7)
前記ピークアンプの出力を第1のサーキュレータに接続し、前記第1のサーキュレータからの出力を前記合成器の入力ポートへ接続し、前記第1のサーキュレータの残る端子と、前記合成器のアイソレーションポート間を接続し、その接続点に第1のインピーダンス可変部を接続し、前記メインアンプの出力と前記合成器の間に第2のインピーダンス可変部を接続し、前記第2のインピーダンス可変部を調整して前記メインアンプの出力から見た負荷インピーダンスを任意の値に設定する、負荷インピーダンス調整回路を備えたことを特徴とするドハティ増幅回路。 A power distributor, a main amplifier and a peak amplifier to which a signal distributed by the power distributor is input, a Doherty amplifier circuit including a synthesizer that combines outputs of the main amplifier and the peak amplifier,
The output of the peak amplifier is connected to a first circulator, the output from the first circulator is connected to the input port of the synthesizer, the remaining terminal of the first circulator, and the isolation port of the synthesizer Connect the first impedance variable section to the connection point, connect the second impedance variable section between the output of the main amplifier and the combiner, and adjust the second impedance variable section A Doherty amplifier circuit comprising a load impedance adjustment circuit that sets an arbitrary value for the load impedance viewed from the output of the main amplifier.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015018129A JP6467956B2 (en) | 2015-02-02 | 2015-02-02 | Doherty amplifier circuit with load impedance adjustment circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015018129A JP6467956B2 (en) | 2015-02-02 | 2015-02-02 | Doherty amplifier circuit with load impedance adjustment circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016144015A JP2016144015A (en) | 2016-08-08 |
JP6467956B2 true JP6467956B2 (en) | 2019-02-13 |
Family
ID=56570835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015018129A Active JP6467956B2 (en) | 2015-02-02 | 2015-02-02 | Doherty amplifier circuit with load impedance adjustment circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6467956B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108123690B (en) * | 2016-11-30 | 2023-04-28 | 住友电工光电子器件创新株式会社 | Doherty amplifier |
US10389311B1 (en) * | 2018-01-31 | 2019-08-20 | Qorvo Us, Inc. | Load modulation amplifier |
CN112020826B (en) * | 2018-04-26 | 2023-08-15 | 三菱电机株式会社 | Amplifier |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3023039B2 (en) * | 1993-03-11 | 2000-03-21 | 三菱電機株式会社 | Filter circuit |
US6922102B2 (en) * | 2003-03-28 | 2005-07-26 | Andrew Corporation | High efficiency amplifier |
JP4793807B2 (en) * | 2005-05-24 | 2011-10-12 | 株式会社日立国際電気 | amplifier |
JP2014033404A (en) * | 2012-08-06 | 2014-02-20 | Toshiba Corp | Amplification device |
US9431969B2 (en) * | 2012-12-11 | 2016-08-30 | Rf Micro Devices, Inc. | Doherty power amplifier with tunable impedance load |
-
2015
- 2015-02-02 JP JP2015018129A patent/JP6467956B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016144015A (en) | 2016-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8896373B2 (en) | Wideband Doherty amplifier network | |
US20160065167A1 (en) | Reconfigurable directional coupler | |
CN109450484B (en) | Signal reflection eliminating circuit and method | |
KR101631690B1 (en) | Power Divider/Combiner for high power having an improved isolation characteristic | |
KR20140114644A (en) | Broadband butler matrix device | |
JP2014511626A (en) | Amplifier module | |
JP6467956B2 (en) | Doherty amplifier circuit with load impedance adjustment circuit | |
JP2006311300A (en) | High frequency amplifier | |
WO2015106349A1 (en) | Dual-band doherty combiner/impedance transformer circuit and doherty power amplifier including the same | |
CA2735026A1 (en) | Power combiner/distributor and transmitter using the power combiner/distributor | |
CN104201444B (en) | How orthogonal a kind of microwave and millimeter wave is active from load inverse filter | |
JP2017521012A (en) | Dual-band power amplifier circuit for microwave ablation | |
US10381706B2 (en) | Wilkinson combiner and wilkinson divider | |
CN109951166A (en) | A kind of microwave power amplification method and device | |
JP2008236105A (en) | Power dividing/combining system | |
TW201537822A (en) | A power processing circuit and a multiplex amplified circuit | |
US3516025A (en) | Wide band hybrid coupler having an open end transmission line section coupled to each part | |
US9503029B2 (en) | Transmitting amplifier and transmitter | |
US20170271742A1 (en) | Directional coupler and power splitter made therefrom | |
US10601375B2 (en) | Modified three-stage doherty amplifier | |
JP6795284B2 (en) | Doherty amplifier circuit with impedance adjustment circuit | |
US9160051B2 (en) | Radio frequency combiner/divider | |
JP2015119319A (en) | High frequency circuit | |
JP6645333B2 (en) | Doherty amplifier | |
JP6056515B2 (en) | Power amplifier module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181231 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6467956 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |