JP2017028521A - フレーム処理装置及びフレーム処理方法 - Google Patents
フレーム処理装置及びフレーム処理方法 Download PDFInfo
- Publication number
- JP2017028521A JP2017028521A JP2015145736A JP2015145736A JP2017028521A JP 2017028521 A JP2017028521 A JP 2017028521A JP 2015145736 A JP2015145736 A JP 2015145736A JP 2015145736 A JP2015145736 A JP 2015145736A JP 2017028521 A JP2017028521 A JP 2017028521A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- learned
- unlearned
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 116
- 238000003672 processing method Methods 0.000 title claims description 6
- 238000012546 transfer Methods 0.000 claims abstract description 91
- 238000000034 method Methods 0.000 description 40
- 230000008569 process Effects 0.000 description 38
- 238000010586 diagram Methods 0.000 description 13
- 230000006870 function Effects 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 101100534512 Homo sapiens STMN1 gene Proteins 0.000 description 3
- 102100024237 Stathmin Human genes 0.000 description 3
- 230000004087 circulation Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 235000013550 pizza Nutrition 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/35—Switches specially adapted for specific applications
- H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/54—Organization of routing tables
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/74—Address processing for routing
- H04L45/745—Address table lookup; Address filtering
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/74—Address processing for routing
- H04L45/745—Address table lookup; Address filtering
- H04L45/74591—Address table lookup; Address filtering using content-addressable memories [CAM]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/31—Flow control; Congestion control by tagging of packets, e.g. using discard eligibility [DE] bits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/32—Flow control; Congestion control by discarding or delaying data units, e.g. packets or frames
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
- H04L47/62—Queue scheduling characterised by scheduling criteria
- H04L47/624—Altering the ordering of packets in an individual queue
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9057—Arrangements for supporting packet reassembly or resequencing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/66—Layer 2 routing, e.g. in Ethernet based MAN's
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/34—Flow control; Congestion control ensuring sequence integrity, e.g. using sequence numbers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
、パケットの順序を修正する機能が備えられている。しかしながら、レイヤが上位になるほどソフトウェアによる処理になるため、処理に時間がかかるようになる。今後、ネットワークのデータ量が増えるとともに転送速度の向上が見込まれるため、上位レイヤでの対応では転送速度に追いつかなくなる可能性が高い。したがって、データ量の増大やフレーム転送の高速化に対応するためには、レイヤ2のレベルで、フレームの入力と出力とで順序逆転が発生しないように処理が行われることが望ましい。
図6は、比較例におけるフレームの入力及び出力の順序の一例を示す図である。図6では、図2の入力順番が1〜4番のフレームについて示されている。MAC学習の境界面は、入力順番が2番のフレームと3番のフレームとの間である。
図7は、第1実施形態に係るレイヤ2スイッチのフレーム転送処理の一例を示す図である。第1実施形態に係るレイヤ2スイッチは、学習判定部11、フレームコピー処理部12、バッファ13、ユニキャスト転送処理部14に加え、学習済フレーム通過情報15を備える。学習済フレーム通過情報15は、ユニキャスト転送処理部14を通過した学習済フレームの宛先MACアドレスを、学習済フレームのネットワークへの出力処理の履歴として、保持する。
図9は、フレーム処理装置100の構成の一例を示す図である。フレーム処理装置100は、例えば、レイヤ2スイッチ、レイヤ3スイッチ等の装置である。ただし、これに限られず、フレーム処理装置100は、レイヤ2スイッチ、レイヤ3スイッチ等に含まれるインタフェースカードであってもよい。第1実施形態では、フレーム処理装置100は、シャーシ型のレイヤ2スイッチであるとして説明する。フレーム処理装置100は、複数のIFカード1と、各IFカード1間でパケットを中継するSWカード2と、パケット処理装置100の各カードの制御を行う制御カード3とを含む。フレームコピー処理部12、バッファ13、ユニキャスト転送処理部14は、IFカード1に備えられる機能である。
ヤの終端処理とMACレイヤの終端処理とを行う。メモリ102は、例えば、SRAM(Static Random Access Memory)やDRAM(Dynamic Random Access Memory)等の揮発性の
メモリと、PROM(Programmable Read Only Memory)等の不揮発性のメモリと、が含ま
れる。メモリ102には、各種プログラムやデータが記憶されている。
るデータの処理を行うプロセッサ、又は、FPGA(Field-Programmable Gate Array)
等の回路である。フレーム処理部103は、PHY/MAC回路101によって符号化されたフレーム、SWカード2から転送されてきたフレームを処理する。
ることとなる。
いる場合には、該未学習フレームと同じ宛先MACアドレスを有する学習済フレームがユニキャスト転送処理部14を通過済みであることが示される。この場合には、同じ宛先アドレスを有するフレーム間で、フレーム処理装置100への入力順と出力順との不整合が発生していることが示される。また、すでに未学習フレームの宛先MACアドレスは学習されているので、該未学習フレームは、転送不要なポートに出力される可能性が高い。したがって、この場合には、廃棄判定部143は、入力された未学習フレームを廃棄する。廃棄判定部143は、「制御部」の一例である。
Mのメモリに格納される値が該閾値以上になると、経過時間管理メモリ142Mの該当のエントリに格納される値は0にリセットされる。また、経過時間管理メモリ142Mの該当のエントリに対応するCAM 106のエントリに登録される宛先MACアドレスは削除される。
は、それぞれ、学習済フレーム通過情報15の宛先アドレス0、1、2、...のエントリ
に対応している。
図14は、フレーム情報管理部142の学習済フレームの入力時の処理のフローチャートの一例である。図14に示される処理は、フレーム判定部141からフレーム情報管理部142に学習済フレームが入力された場合に開始される。
第1実施形態では、学習済フレームのネットワークへの出力処理の履歴を記録し、未学習フレームの転送の際に、同じ宛先MACアドレスのフレームの出力処理の履歴の有無を確認することによって、フレームの入力と出力との順序逆転が検出される。未学習フレームと同じ宛先MACアドレスの学習済フレームの出力処理の履歴がある場合には、該学習済フレームが該未学習フレームよりも先にネットワークに出力されていることが示され、入力と出力とで順序逆転が発生していることが示される。この場合には、該未学習フレームは廃棄される。これによって、フレームの入力順と逆転した順序でフレームをネットワークに出力することを抑制することができる。
可能性のあるフレームである。したがって、第1実施形態によれば、アドレス学習後に、不要なフレームのネットワークへの出力を抑制することができ、結果的に、ネットワークの帯域を無駄に消費させることを抑制することができる。
第1実施形態では、フレーム処理部101は、NPUやFPGAであるとして説明されたが、フレーム処理部101は、CPU(Central Processing Unit)であってもよい。
フレーム処理部101がCPUである場合には、該CPUに、ユニキャスト転送処理部14(フレーム判定部141、フレーム情報管理部142、廃棄判定部143、フレーム転送部144)の処理を実行させるためのプログラムがIFカード1に内蔵又は外付けの不揮発性メモリに格納される。
コンピュータその他の機械、装置(以下、コンピュータ等)に上記いずれかの機能を実現させるプログラムをコンピュータ等が読み取り可能な記録媒体に記録することができる。コンピュータ等に、この記録媒体のプログラムを読み込ませて実行させることにより、その機能を提供させることができる。
ンピュータ等に固定された記録媒体としても利用可能である。
上記実施形態は、さらに以下の付記を開示する。
(付記1)
宛先アドレスを有するフレームが出力される複数の出力ポートと、
前記宛先アドレスと前記出力ポートとの対応付けを記憶するテーブルに前記宛先アドレスが登録されていると判定された学習済フレームと、前記テーブルに前記宛先アドレスが登録されていないと判定された未学習フレームと、前記未学習フレームがコピーされたコピーフレームと、を格納するバッファと、
前記バッファから前記格納順にフレームを読み出し、所定の前記出力ポートに転送する転送部と、
前記学習済フレームのネットワークへの出力履歴として、前記学習済フレームの宛先アドレスに関する情報を記憶する記憶部と、
前記フレームが未学習フレームのとき、前記出力履歴に、前記未学習フレームの宛先アドレスと合致する情報が含まれている場合には、前記転送部による前記転送前に、前記未学習フレームを廃棄する制御部と、
を備えるフレーム処理装置。
(付記2)
前記制御部は、前記学習済フレームの宛先アドレスと合致する情報が前記出力履歴に含まれていない場合に、該学習済フレームの宛先アドレスに関する情報を前記出力履歴に登録し、該登録から所定時間経過後に、該学習済フレームの宛先アドレスに関する情報を前記出力履歴から削除する、
付記1に記載のフレーム処理装置。
(付記3)
前記記憶部は、CAM(Content Addressable Memory)である、
付記1又は2に記載のフレーム処理装置。
(付記4)
前記記憶部の容量は、前記バッファの容量と同じである、
付記3に記載のフレーム処理装置。
(付記5)
前記フレームが学習済フレームであるか、未学習フレームであるかを判定し、前記フレームが学習済フレームである場合に、前記バッファに格納する判定部と、
前記フレームが未学習フレームである場合に、前記未学習フレームのコピーフレームを生成し、該未学習フレームと、前記コピーフレームとを前記バッファに格納する複製部と、
をさらに備える付記1から4のいずれか1つに記載のフレーム処理装置。
(付記6)
宛先アドレスを有するフレームが出力される複数の出力ポートと、
前記宛先アドレスと前記出力ポートとの対応付けを記憶するテーブルに前記宛先アドレスが登録されていると判定された学習済フレームと、前記テーブルに前記宛先アドレスが登録されていないと判定された未学習フレームと、前記未学習フレームがコピーされたコピーフレームと、を格納するバッファと、を備えるフレーム処理装置が、
前記バッファから前記格納順にフレームを読み出し、所定の前記出力ポートに転送し、
前記学習済フレームのネットワークへの出力履歴として、前記学習済フレームの宛先アドレスに関する情報を記憶部に記憶し、
前記フレームが未学習フレームのとき、前記出力履歴に、前記未学習フレームの宛先アドレスと合致する情報が含まれている場合には、前記転送前に、前記未学習フレームを廃棄する、
フレーム処理方法。
11 学習判定部
12 フレームコピー処理部
13 バッファ
14 ユニキャスト転送処理部
15 学習済フレーム通過情報
16 MACアドレステーブル
17 出力ポート判定部
102 メモリ
103 フレーム処理部
106 CAM
141 フレーム判定部
142 フレーム情報管理部
143 廃棄判定部
144 フレーム転送部
Claims (4)
- 宛先アドレスを有するフレームが出力される複数の出力ポートと、
前記宛先アドレスと前記出力ポートとの対応付けを記憶するテーブルに前記宛先アドレスが登録されていると判定された学習済フレームと、前記テーブルに前記宛先アドレスが登録されていないと判定された未学習フレームと、前記未学習フレームがコピーされたコピーフレームと、を格納するバッファと、
前記バッファから前記格納順にフレームを読み出し、所定の前記出力ポートに転送する転送部と、
前記学習済フレームのネットワークへの出力履歴として、前記学習済フレームの宛先アドレスに関する情報を記憶する記憶部と、
前記フレームが未学習フレームのとき、前記出力履歴に、前記未学習フレームの宛先アドレスと合致する情報が含まれている場合には、前記転送部による前記転送前に、前記未学習フレームを廃棄する制御部と、
を備えるフレーム処理装置。 - 前記制御部は、前記学習済フレームの宛先アドレスに合致する情報が前記出力履歴に含まれていない場合に、該学習済フレームの宛先アドレスに関する情報を前記出力履歴に登録し、該登録から所定時間経過後に、該学習済フレームの宛先アドレスに関する情報を前記出力履歴から削除する、
請求項1に記載のフレーム処理装置。 - 前記記憶部は、CAM(Content Addressable Memory)である、
請求項1又は2に記載のフレーム処理装置。 - 宛先アドレスを有するフレームが出力される複数の出力ポートと、
前記宛先アドレスと前記出力ポートとの対応付けを記憶するテーブルに前記宛先アドレスが登録されていると判定された学習済フレームと、前記テーブルに前記宛先アドレスが登録されていないと判定された未学習フレームと、前記未学習フレームがコピーされたコピーフレームと、を格納するバッファと、を備えるフレーム処理装置が、
前記バッファから前記格納順にフレームを読み出し、所定の前記出力ポートに転送し、
前記学習済フレームのネットワークへの出力履歴として、前記学習済フレームの宛先アドレスに関する情報を記憶部に記憶し、
前記フレームが未学習フレームのとき、前記出力履歴に、前記未学習フレームの宛先アドレスと合致する情報が含まれている場合には、前記転送前に、前記未学習フレームを廃棄する、
フレーム処理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015145736A JP6493059B2 (ja) | 2015-07-23 | 2015-07-23 | フレーム処理装置及びフレーム処理方法 |
US15/198,002 US10057169B2 (en) | 2015-07-23 | 2016-06-30 | Frame processing device and frame processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015145736A JP6493059B2 (ja) | 2015-07-23 | 2015-07-23 | フレーム処理装置及びフレーム処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017028521A true JP2017028521A (ja) | 2017-02-02 |
JP6493059B2 JP6493059B2 (ja) | 2019-04-03 |
Family
ID=57837660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015145736A Expired - Fee Related JP6493059B2 (ja) | 2015-07-23 | 2015-07-23 | フレーム処理装置及びフレーム処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10057169B2 (ja) |
JP (1) | JP6493059B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10805222B2 (en) * | 2017-05-01 | 2020-10-13 | General Electric Company | Resilient network configuration for time sensitive traffic |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09205456A (ja) * | 1996-01-29 | 1997-08-05 | Sumitomo Electric Ind Ltd | Lan間接続装置 |
JP2004193821A (ja) * | 2002-12-10 | 2004-07-08 | Fujitsu Ltd | ブリッジ装置およびブリッジ装置のアドレス学習方法 |
JP2014017639A (ja) * | 2012-07-09 | 2014-01-30 | Hitachi Ltd | 通信装置及び通信装置においてデータユニットの転送を制御する方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3255596B2 (ja) | 1997-10-16 | 2002-02-12 | 日本電信電話株式会社 | Macブリッジング装置 |
JP3878014B2 (ja) * | 2001-12-28 | 2007-02-07 | 富士通株式会社 | Lan及びwanをインタフェースするパケットスイッチ |
JP2006279820A (ja) | 2005-03-30 | 2006-10-12 | Fujitsu Ltd | ブロードキャスト抑制機能を有するネットワークシステム |
JP5088162B2 (ja) * | 2008-02-15 | 2012-12-05 | 富士通株式会社 | フレーム伝送装置およびループ判定方法 |
JP2011015094A (ja) * | 2009-06-30 | 2011-01-20 | Fujitsu Ltd | フレーム中継装置、フレーム中継方法 |
-
2015
- 2015-07-23 JP JP2015145736A patent/JP6493059B2/ja not_active Expired - Fee Related
-
2016
- 2016-06-30 US US15/198,002 patent/US10057169B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09205456A (ja) * | 1996-01-29 | 1997-08-05 | Sumitomo Electric Ind Ltd | Lan間接続装置 |
JP2004193821A (ja) * | 2002-12-10 | 2004-07-08 | Fujitsu Ltd | ブリッジ装置およびブリッジ装置のアドレス学習方法 |
JP2014017639A (ja) * | 2012-07-09 | 2014-01-30 | Hitachi Ltd | 通信装置及び通信装置においてデータユニットの転送を制御する方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6493059B2 (ja) | 2019-04-03 |
US20170026290A1 (en) | 2017-01-26 |
US10057169B2 (en) | 2018-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11258710B2 (en) | Network traffic load balancing | |
EP2627047B1 (en) | Flow cache mechanism for performing packet flow lookups in a network device | |
US8799507B2 (en) | Longest prefix match searches with variable numbers of prefixes | |
US9832106B2 (en) | System and method for detecting network neighbor reachability | |
US9960994B2 (en) | Method, system, and apparatus for forwarding network traffic using minimal forwarding information bases | |
JP2005130489A (ja) | ルータ用の改良型アクセス制御リスティング機構 | |
KR102126592B1 (ko) | 멀티코어 프로세서들에 대한 내부 및 외부 액세스를 갖는 룩-어사이드 프로세서 유닛 | |
US11695710B2 (en) | Buffer management method and apparatus | |
JP5540954B2 (ja) | ブリッジ装置及びインタフェース装置、並びに通信方法 | |
US8509228B2 (en) | Method and apparatus for prioritizing source MAC address miss processing | |
EP3419229B1 (en) | Apparatus, system, and method for imposing label stack entries on mpls packets | |
JP6493059B2 (ja) | フレーム処理装置及びフレーム処理方法 | |
AU2013235609A1 (en) | Read-throttled input/output scheduler | |
US12019542B2 (en) | High performance cache eviction | |
US10228852B1 (en) | Multi-stage counters | |
US7855967B1 (en) | Method and apparatus for providing line rate netflow statistics gathering | |
US10862801B1 (en) | Selective media access control (MAC) learning and purging to reduce flooding and replication in a network | |
US10645000B1 (en) | Apparatus, system, and method for improving convergence across virtual control and forwarding planes within network devices | |
TWI572169B (zh) | 封包交換系統、方法及其非暫態電腦可讀取記錄媒體 | |
CN113347112B (zh) | 一种基于多级缓存的数据包转发方法及装置 | |
US11895005B1 (en) | Network devices with hardware accelerated table updates | |
RU2675148C1 (ru) | Способ организации автоматической балансировки потоков многопоточного соединения на коммутационных устройствах с использованием их самообучения | |
JP4400103B2 (ja) | ルーティング処理装置 | |
EP3373531A1 (en) | Apparatus, system, and method for sharing labels across label-switched paths within networks | |
WO2019050423A1 (ru) | Способ организации автоматической балансировки потоков многопоточного соединения на коммутационных устройствах с использованием их самообучения |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6493059 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |