JP2017028213A - Semiconductor relay element and semiconductor relay module - Google Patents
Semiconductor relay element and semiconductor relay module Download PDFInfo
- Publication number
- JP2017028213A JP2017028213A JP2015148231A JP2015148231A JP2017028213A JP 2017028213 A JP2017028213 A JP 2017028213A JP 2015148231 A JP2015148231 A JP 2015148231A JP 2015148231 A JP2015148231 A JP 2015148231A JP 2017028213 A JP2017028213 A JP 2017028213A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- switch region
- semiconductor switch
- gate electrode
- semiconductor relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
Description
本発明は、半導体リレー素子及び半導体リレーモジュールに関するものである。 The present invention relates to a semiconductor relay element and a semiconductor relay module.
バッテリから供給される電力によりモータを駆動する回路においては、通常、バッテリ部、リレー部、インバータ部及びモータ部により構成される。上記リレー部には、従来、機械式のリレースイッチが用いられてきたが、機械式のリレースイッチは、チャタリングによるサージノイズや接点の劣化といった課題だけでなく、小型化及び低コスト化が困難であるといった課題があり、近年では、機械式のリレースイッチを半導体スイッチに置換させたいといった要求が増えてきている。 A circuit that drives a motor with electric power supplied from a battery is usually configured by a battery unit, a relay unit, an inverter unit, and a motor unit. Conventionally, mechanical relay switches have been used for the relay section. However, mechanical relay switches are difficult not only for problems such as surge noise and contact deterioration due to chattering, but also for miniaturization and cost reduction. In recent years, there has been an increasing demand for replacing a mechanical relay switch with a semiconductor switch.
半導体スイッチを用いてリレー部を構成する場合においては、例えば、図9に示すような構成がある。この回路2においては、2つの半導体スイッチQ510,Q520が互いのソース端子S510,S520で接続されており、半導体スイッチQ510及びQ520においてゲート電位がソース電位よりも高い電位のバイアス電圧が印加されるように、半導体スイッチQ510及びQ520の駆動回路をバッテリ部に対して電気的にフローティングとなるように構成される。
When the relay unit is configured using a semiconductor switch, for example, there is a configuration as shown in FIG. In this
このような構成に用いられる半導体リレーとしては、例えば、特許文献1の図1に開示されているようなものを用いることも可能である。
As a semiconductor relay used in such a configuration, for example, a semiconductor relay disclosed in FIG. 1 of
しかしながら、数十〜数百Aの大電流を流すモータ等の用途における半導体リレーでは光信号駆動だけでは駆動能力が不足するため、確実な駆動が困難となる。そのため、数十〜数百Aの大電流を流すモータ等の用途においては、絶縁トランス及びバッファ回路を付加した駆動回路が必要となり、回路全体が大型化してしまうといった課題があった。 However, in semiconductor relays for applications such as motors that flow large currents of several tens to several hundreds A, driving capability is insufficient only by optical signal driving, so that reliable driving becomes difficult. For this reason, in applications such as a motor that flows a large current of several tens to several hundreds of A, a drive circuit to which an insulating transformer and a buffer circuit are added is necessary, and there is a problem that the entire circuit is increased in size.
本発明は、上記課題に鑑みてなされたものであり、数十〜数百Aの大電流を流すモータ等の用途においても、絶縁トランス等を用いずに確実な駆動が可能となると共に、回路全体を小型化できる半導体リレー素子及び半導体リレーモジュールを提供することを目的とする。 The present invention has been made in view of the above problems, and can be reliably driven without using an insulating transformer or the like in a motor or the like that flows a large current of several tens to several hundreds of A. An object of the present invention is to provide a semiconductor relay element and a semiconductor relay module that can be miniaturized as a whole.
本発明は、上記の課題を解決するために、以下の事項を提案している。 The present invention proposes the following matters in order to solve the above problems.
第1ゲート電極部、及び第1ソース電極部、を有する第1半導体スイッチ領域と、第2ゲート電極部、及び第2ソース電極部、を有する第2半導体スイッチ領域と、を備え、第1半導体スイッチ領域及び第2半導体スイッチ領域は、同一基板上に互いに隣接して形成され、第1半導体スイッチ領域及び第2半導体スイッチ領域は同一基板上に形成された共通ドレイン電極部を有することを特徴とする半導体リレー素子を提案している。 A first semiconductor switch region having a first gate electrode portion and a first source electrode portion; and a second semiconductor switch region having a second gate electrode portion and a second source electrode portion. The switch region and the second semiconductor switch region are formed adjacent to each other on the same substrate, and the first semiconductor switch region and the second semiconductor switch region have a common drain electrode portion formed on the same substrate. A semiconductor relay element is proposed.
第1ゲート電極部及び第2ゲート電極部は、金属部材により電気接続されていることを特徴とする半導体リレー素子を提案している。 A semiconductor relay element is proposed in which the first gate electrode portion and the second gate electrode portion are electrically connected by a metal member.
第1ゲート電極部及び第2ゲート電極部は、ワイヤボンディングにより電気接続されていることを特徴とする半導体リレー素子を提案している。 A semiconductor relay element is proposed in which the first gate electrode portion and the second gate electrode portion are electrically connected by wire bonding.
上記半導体リレー素子を備え、更に、入力端子と、出力端子と、を備え、第1ソース端子電極部は入力端子に電気接続され、第2ソース電極部は出力端子に電気接続されていることを特徴とする半導体リレーモジュールを提案している。 The semiconductor relay element includes an input terminal and an output terminal, the first source terminal electrode portion is electrically connected to the input terminal, and the second source electrode portion is electrically connected to the output terminal. We have proposed a semiconductor relay module.
更に、電気的基準電位である基準端子と、入力端子と基準端子との間の第1電圧を昇圧して第1電圧よりも高く、かつ、第1半導体スイッチ領域及び第2半導体スイッチ領域のゲート閾値電圧以上の第2電圧を生成し、第1ゲート電極部と基準端子との間、及び、第2ゲート電極部と基準端子との間に、第2電圧を印加する昇圧部と、を備えていることを特徴とする半導体リレーモジュールを提案している。 Furthermore, the first voltage between the reference terminal, which is an electrical reference potential, and the input terminal and the reference terminal is boosted to be higher than the first voltage, and the gates of the first semiconductor switch region and the second semiconductor switch region A booster that generates a second voltage that is equal to or higher than a threshold voltage and applies the second voltage between the first gate electrode and the reference terminal, and between the second gate electrode and the reference terminal; A semiconductor relay module characterized by the above is proposed.
本発明に係る半導体リレー素子によれば、第1半導体スイッチ領域及び第2半導体スイッチ領域のキャリアが半導体素子内部を相互に移動可能となり、別チップのMOSFETを直列接続した場合に比べ、導通損失を低減させることができる。 According to the semiconductor relay element according to the present invention, carriers in the first semiconductor switch region and the second semiconductor switch region can move relative to each other inside the semiconductor element, and the conduction loss is reduced as compared with the case where MOSFETs of different chips are connected in series. Can be reduced.
本発明に係る半導体リレー素子によれば、第1半導体スイッチ領域及び第2半導体スイッチ領域は、同一基板上に互いに隣接して形成されているため、製造上、第1半導体スイッチ領域及び第2半導体スイッチ領域のオン閾値分布が近似した値となり、安定した駆動が可能となる。 According to the semiconductor relay element of the present invention, the first semiconductor switch region and the second semiconductor switch region are formed adjacent to each other on the same substrate. The on-threshold distribution of the switch area becomes an approximate value, and stable driving is possible.
本発明に係る半導体リレー素子によれば、数十〜数百Aの大電流を流すモータ等の用途においても、確実な駆動が可能となると共に、回路全体を小型化できる。 According to the semiconductor relay element according to the present invention, it is possible to surely drive the motor and to reduce the size of the entire circuit even in applications such as a motor that flows a large current of several tens to several hundreds of A.
本発明に係る半導体リレー素子によれば、第1ゲート電極部及び第2ゲート電極部は、金属部材により電気接続されているため、共通の駆動回路を用いて、第1半導体スイッチ領域及び第2半導体スイッチ領域を駆動することが可能となり、回路全体を小型・簡素化することができる。 According to the semiconductor relay element of the present invention, since the first gate electrode portion and the second gate electrode portion are electrically connected by the metal member, the first semiconductor switch region and the second gate electrode are connected using a common drive circuit. The semiconductor switch region can be driven, and the entire circuit can be reduced in size and simplified.
本発明に係る半導体リレー素子においては、耐圧強化の目的で第1ゲート電極部と第2ゲート電極部とを離隔配置せざるを得ない場合や、基板上で金属部材配線パターンを容易に形成できない場合等は、第1ゲート電極部及び第2ゲート電極をワイヤボンディングによって電気接続すると好適である。第1ゲート電極部と第2ゲート電極部とをワイヤボンディングによって電気接続すると、第1ゲート電極部と第2ゲート電極部とを容易かつ確実に同電位にすることができる。 In the semiconductor relay element according to the present invention, when the first gate electrode portion and the second gate electrode portion must be separated from each other for the purpose of enhancing the breakdown voltage, or the metal member wiring pattern cannot be easily formed on the substrate. In some cases, it is preferable to electrically connect the first gate electrode portion and the second gate electrode by wire bonding. When the first gate electrode portion and the second gate electrode portion are electrically connected by wire bonding, the first gate electrode portion and the second gate electrode portion can be easily and reliably set to the same potential.
本発明に係る半導体リレーモジュールによれば、入力端子と、出力端子と、を備え、第1ソース端子電極部は入力端子に電気接続され、第2ソース電極部は出力端子に電気接続されているため、大電流を流す用途においても、確実な駆動が可能となると共に、回路全体を小型化・簡素化することができる。 The semiconductor relay module according to the present invention includes an input terminal and an output terminal, wherein the first source terminal electrode portion is electrically connected to the input terminal, and the second source electrode portion is electrically connected to the output terminal. Therefore, even in applications where a large current flows, reliable driving is possible, and the entire circuit can be reduced in size and simplified.
本発明に係る半導体リレーモジュールによれば、昇圧部は、入力端子と基準端子との間の第1電圧を昇圧して第1電圧よりも高く、かつ、第1半導体スイッチ領域及び第2半導体スイッチ領域のゲート閾値電圧以上の第2電圧を生成し、第1ゲート電極部と基準端子との間、及び、第2ゲート電極部と基準端子との間に、第2電圧を印加するため、大電流を流す用途においても、絶縁トランス等を用いずに確実な駆動が可能となると共に、回路全体を小型化・簡素化することができる。 According to the semiconductor relay module of the present invention, the booster boosts the first voltage between the input terminal and the reference terminal to be higher than the first voltage, and the first semiconductor switch region and the second semiconductor switch A second voltage equal to or higher than the gate threshold voltage of the region is generated, and the second voltage is applied between the first gate electrode portion and the reference terminal and between the second gate electrode portion and the reference terminal. Even in the application of current, reliable driving can be performed without using an insulating transformer or the like, and the entire circuit can be reduced in size and simplified.
以下、本発明の実施の形態について図面を参照して説明する。なお、本実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、また、他の既存の構成要素との組合せをする様々なバリエーションが可能である。したがって、本実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. It should be noted that the constituent elements in the present embodiment can be appropriately replaced with existing constituent elements and the like, and various variations in combination with other existing constituent elements are possible. Therefore, the description of the present embodiment does not limit the contents of the invention described in the claims.
(第1の実施形態)
図1は、本発明の第1の実施形態に係る半導体リレー素子の構造を表す上面図である。図2は、本発明の第1の実施形態に係る半導体リレー素子の構造を表す断面図である。図3は、本発明の第1の実施形態に係る半導体リレー素子の動作説明図である。
(First embodiment)
FIG. 1 is a top view showing the structure of the semiconductor relay element according to the first embodiment of the present invention. FIG. 2 is a cross-sectional view showing the structure of the semiconductor relay element according to the first embodiment of the present invention. FIG. 3 is an operation explanatory diagram of the semiconductor relay element according to the first embodiment of the present invention.
半導体リレー素子100は、第1ゲート電極部G110、及び第1ソース電極部S110、を有する第1半導体スイッチ領域Q110と、第2ゲート電極部G120、及び第2ソース電極部S120、を有する第2半導体スイッチ領域Q120と、を備えている。なお、第1半導体スイッチ領域Q110及び第2半導体スイッチ領域Q120においては、それぞれ、図2の断面図中の破線部に示したセルが複数個並列接続された構造となっている。
The
第1半導体スイッチ領域Q110及び第2半導体スイッチ領域Q120は、同一基板上に互いに隣接して形成されている。第1半導体スイッチ領域Q110及び第2半導体スイッチ領域Q120は、同一基板上に形成された共通ドレイン電極部D100を有している。 The first semiconductor switch region Q110 and the second semiconductor switch region Q120 are formed adjacent to each other on the same substrate. The first semiconductor switch region Q110 and the second semiconductor switch region Q120 have a common drain electrode portion D100 formed on the same substrate.
上記のように、半導体リレー素子100においては、第1半導体スイッチ領域Q110及び第2半導体スイッチ領域Q120は、同一基板上に互いに隣接して形成され、第1半導体スイッチ領域Q110及び第2半導体スイッチ領域Q120は同一基板上に形成された共通ドレイン電極部D100を有する構成としているため、半導体リレー素子を小型化できる。
As described above, in the
また、半導体リレー素子100においては、第1半導体スイッチ領域Q110及び第2半導体スイッチ領域Q120は、同一基板上に互いに隣接して形成されているため、製造上、第1半導体スイッチ領域Q110及び第2半導体スイッチ領域Q120のオン閾値分布が近似した値となり、安定した駆動が可能となる。
In the
なお、半導体リレー素子100において、耐圧強化の目的で第1ゲート電極部G110と第2ゲート電極部G120とを離隔配置せざるを得ない場合や、基板上で金属部材配線パターンを容易に形成できない場合等は、第1ゲート電極部G110と第2ゲート電極部G120とをワイヤボンディングによって電気接続すると好適である。第1ゲート電極部G110と第2ゲート電極部G120とをワイヤボンディングによって電気接続すると、第1ゲート電極部と第2ゲート電極部とを容易かつ確実に同電位にすることができる。
In the
この場合、第1半導体スイッチ領域Q110及び第2半導体スイッチ領域Q120は、共通の駆動回路を用いて、第1半導体スイッチ領域Q110及び第2半導体スイッチ領域Q120を駆動することが可能となり、回路全体を小型・簡素化することができる。 In this case, the first semiconductor switch region Q110 and the second semiconductor switch region Q120 can drive the first semiconductor switch region Q110 and the second semiconductor switch region Q120 by using a common drive circuit, and the entire circuit can be driven. Small and simple.
なお、第1ゲート電極部G110及び第2ゲート電極部G120は、メタルパターン層を基板上に形成し電気接続するようにしても良い。 The first gate electrode part G110 and the second gate electrode part G120 may be electrically connected by forming a metal pattern layer on the substrate.
半導体リレー素子100は、ドレイン電極部D100の上に、シリコン材料で構成されたN型半導体層(n++層)131及びN型半導体層(n−層)132が形成され、N型半導体層132の上部において、シリコン材料で構成されたP型半導体層(p層)113及びP型半導体層(p層)123が形成されている。
In the
また、P型半導体層113及びP型半導体層123の上部には、それぞれ、シリコン材料で構成されたN型半導体層(n+層)115及びN型半導体層(n+層)125が形成されている。
Further, an N-type semiconductor layer (n + layer) 115 and an N-type semiconductor layer (n + layer) 125 made of a silicon material are formed on the P-
N型半導体層132、P型半導体層113及びN型半導体層115の上部の一部には、二酸化ケイ素材料で構成された絶縁層117が形成されている。また、N型半導体層132、P型半導体層123及びN型半導体層125の上部の一部には、絶縁層127が接続されている。
An insulating
また、P型半導体層113及びN型半導体層115の上部の一部には、例えばアルミニウム材料などの金属部材で構成された第1ソース電極部S110が形成されている。また、P型半導体層123及びN型半導体層125の上部の一部には、金属部材で構成された第2ソース電極部S120が形成されている。
A first source electrode portion S110 made of a metal member such as an aluminum material is formed on part of the upper portion of the P-
絶縁層117の上部には、ポリシリコン材料で構成されたN型半導体層(n+層)118が形成されている。N型半導体層118の上部には、金属部材で構成された第1ゲート電極部G110が形成されている。また、絶縁層127の上部には、N型半導体層128が形成されている。N型半導体層128の上部には、金属部材で構成されたで構成された第21ゲート電極部G120が形成されている。
On the insulating
半導体リレー素子100においては、ドレイン電極部D100と第2ソース電極部S120との間に正の第1電圧V1を印加した状態で、第1ゲート電極部G110及び第2ゲート電極部G120と第2ソース電極部S120との間に第1電圧V1よりも高い第2電圧V2を印加すると、図3に示すようなキャリアが流れ、第1半導体スイッチ領域Q110及び第2半導体スイッチ領域Q120がオン状態となる。
In the
この状態において、同一基板上に互いに第1半導体スイッチ領域Q110及び第2半導体スイッチ領域Q120が隣接して形成された半導体リレー素子100では、第1半導体スイッチ領域Q110及び第2半導体スイッチ領域Q120のキャリアが半導体素子内部を相互に移動可能となる。そのため、別チップのMOSFETを直列接続した場合に比べ、導通損失を低減させることができる。
In this state, in the
第1の実施形態に係る半導体リレー素子100によれば、第1半導体スイッチ領域Q110及び第2半導体スイッチ領域Q120は、同一基板上に互いに隣接して形成され、第1半導体スイッチ領域Q110及び第2半導体スイッチ領域Q120は同一基板上に形成された共通ドレイン電極部D100を有する構成としている。
According to the
そのため、第1半導体スイッチ領域Q110及び第2半導体スイッチ領域Q120は、同一基板上に互いに隣接して形成されているため第1半導体スイッチ領域Q110及び第2半導体スイッチ領域Q120のキャリアが半導体素子内部を相互に移動可能となり、別チップのMOSFETを直列接続した場合に比べ、導通損失を低減させることができる。 Therefore, since the first semiconductor switch region Q110 and the second semiconductor switch region Q120 are formed adjacent to each other on the same substrate, the carriers of the first semiconductor switch region Q110 and the second semiconductor switch region Q120 are inside the semiconductor element. They can move to each other, and the conduction loss can be reduced as compared with the case where MOSFETs of different chips are connected in series.
また、第1の実施形態に係る半導体リレー素子100によれば、第1半導体スイッチ領域Q110及び第2半導体スイッチ領域Q120は、同一基板上に互いに隣接して形成されているため、製造上、第1半導体スイッチ領域Q110及び第2半導体スイッチ領域Q120のオン閾値分布が近似した値となり、安定した駆動が可能となる。
Further, according to the
また、第1の実施形態に係る半導体リレー素子100によれば、第1ゲート電極部G110及び第2ゲート電極部G120は、金属部材により電気接続する構成にすることにより、共通の駆動回路を用いて、第1半導体スイッチ領域Q110及び第2半導体スイッチ領域Q120を駆動することが可能となり、回路全体を小型・簡素化することができる。
Further, according to the
これらに加え、第1の実施形態に係る半導体リレー素子100によれば、第1ゲート電極部G110及び第2ゲート電極部G120は、ワイヤボンディングにより電気接続構成にすると、半導体リレー素子100の製造を容易化することができる。
In addition to these, according to the
(第2の実施形態)
図4は、本発明の第2の実施形態に係る半導体リレー素子の構造を表す上面図である。図5は、本発明の第2の実施形態に係る半導体リレー素子の構造を表す断面図である。図6は、本発明の第2の実施形態に係る半導体リレー素子の動作説明図である。
(Second Embodiment)
FIG. 4 is a top view showing the structure of the semiconductor relay element according to the second embodiment of the present invention. FIG. 5 is a sectional view showing the structure of a semiconductor relay element according to the second embodiment of the present invention. FIG. 6 is an operation explanatory diagram of the semiconductor relay element according to the second embodiment of the present invention.
第2の実施形態においては、第1の実施形態との共通部分の説明は省略し、第1の実施形態と相違する部分について説明する。なお、第2の実施形態においても、第1の実施形態と同様に、第1半導体スイッチ領域Q110及び第2半導体スイッチ領域Q120においては、それぞれ、図5の断面図中の破線部に示したセルが複数個並列接続された構造となっている。 In the second embodiment, description of common parts with the first embodiment is omitted, and only parts different from the first embodiment will be described. In the second embodiment, as in the first embodiment, in the first semiconductor switch region Q110 and the second semiconductor switch region Q120, the cells indicated by the broken line in the cross-sectional view of FIG. Are connected in parallel.
第2の実施形態においては、第1ゲート電極部G110及び第2ゲート電極部G120が隣接して形成されており、メタルパターン層を基板上に形成することにより、第1ゲート電極部G110及び第2ゲート電極部G120が電気接続された構造となっている。 In the second embodiment, the first gate electrode part G110 and the second gate electrode part G120 are formed adjacent to each other, and the first gate electrode part G110 and the second gate electrode part G120 are formed by forming a metal pattern layer on the substrate. The two gate electrode portions G120 are electrically connected.
第2の実施形態においては、図5に示したように、第1半導体スイッチ領域Q110と第2半導体スイッチ領域Q120との間に、シリコン材料で構成されたN型半導体層(n+層)150及びP型半導体層(p層)160を形成する。このような構造にすると、第1ゲート電極部G110及び第2ゲート電極部G120が隣接して形成されていても、耐圧を確保できる点で好適である。 In the second embodiment, as shown in FIG. 5, between the first semiconductor switch region Q110 and the second semiconductor switch region Q120, an N-type semiconductor layer (n + layer) 150 made of silicon material and A P-type semiconductor layer (p layer) 160 is formed. Such a structure is preferable in that a breakdown voltage can be secured even if the first gate electrode part G110 and the second gate electrode part G120 are formed adjacent to each other.
第2の実施形態において、第1の実施形態と同様に、半導体リレー素子100において、ドレイン電極部D100と第2ソース電極部S120との間に正の第1電圧V1を印加した状態で、第1ゲート電極部G110及び第2ゲート電極部G120と第2ソース電極部S120との間に第1電圧V1よりも高い第2電圧V2を印加すると、図6に示すようなキャリアが流れ、第1半導体スイッチ領域Q110及び第2半導体スイッチ領域Q120がオン状態となる。
In the second embodiment, as in the first embodiment, in the
この状態において、同一基板上に互いに第1半導体スイッチ領域Q110及び第2半導体スイッチ領域Q120が隣接して形成された半導体リレー素子100では、第1半導体スイッチ領域Q110及び第2半導体スイッチ領域Q120のキャリアが半導体素子内部を相互に移動可能となる。そのため、別チップのMOSFETを直列接続した場合に比べ、導通損失を低減させることができる。
In this state, in the
第2の実施形態に係る半導体リレー素子100においては、第1ゲート電極部G110及び第2ゲート電極部G120が隣接して形成されていても、耐圧確保を可能とし、第1の実施形態と同様の効果を奏することができる。
In the
また、第2の実施形態に係る半導体リレー素子100によれば、第1ゲート電極部G110及び第2ゲート電極部G120は、ワイヤボンディングではない金属部材(例えば、アルミニウム材料の金属部材配線層)で電気接続することが可能となり、半導体リレー素子100の製造を簡素化することができる。
Further, according to the
(第3の実施形態)
図7は、本発明の第3の実施形態に係る半導体リレーモジュール200を用いた回路1の構成を示す回路図である。
(Third embodiment)
FIG. 7 is a circuit diagram showing a configuration of the
回路1は、直流電源5と、負荷10と、半導体リレーモジュール200と、を備えている。半導体リレーモジュール200は、直流電源5と負荷10との間に設けられ、直流電源5と負荷10とを短絡又は開放する。
The
半導体リレーモジュール200は、第1の実施形態又は第2の実施形態に記載の半導体リレー素子100を備えた例である。半導体リレーモジュール200は、入力端子201と、出力端子202と、を備えている。第1ソース端子電極部S110は入力端子201に電気接続され、第2ソース電極部S120は出力端子202に電気接続されている。
The
なお、第1半導体スイッチ領域Q110のボディダイオードBD110は、直流電源5が逆接続された場合には逆流防止ダイオードとして機能する。 The body diode BD110 in the first semiconductor switch region Q110 functions as a backflow prevention diode when the DC power supply 5 is reversely connected.
更に、半導体リレーモジュール200は、第1ゲート電極部G110及び第2ゲート電極部G120に電気接続された制御端子203を備えている。
Furthermore, the
半導体リレーモジュール200においては、制御端子203と回路1のGNDとの間に、直流電源5の電圧よりも高く、かつ、第1半導体スイッチ領域Q110及び第2半導体スイッチ領域Q120のゲート閾値電圧Vth以上の正の駆動電圧を印加すると、第1半導体スイッチ領域Q110及び第2半導体スイッチ領域Q120がオン状態となる。
In the
第1半導体スイッチ領域Q110及び第2半導体スイッチ領域Q120がオン状態になると、直流電源5から負荷10へ電力が供給される。
When the first semiconductor switch region Q110 and the second semiconductor switch region Q120 are turned on, power is supplied from the DC power supply 5 to the
第3の実施形態に係る半導体リレー素子100によれば、入力端子201と、出力端子202と、を備え、第1ソース端子電極部S110は入力端子201に電気接続され、第2ソース電極部S120は出力端子202に電気接続されているため、大電流を流す用途においても、確実な駆動が可能となると共に、回路全体を小型化・簡素化することができる。
According to the
(第4の実施形態)
図8は、本発明の第4の実施形態に係る半導体リレーモジュール210を用いた回路2の構成を示す回路図である。
(Fourth embodiment)
FIG. 8 is a circuit diagram showing a configuration of the
回路2は、直流電源5と、負荷10と、半導体リレーモジュール210と、を備えている。半導体リレーモジュール210は、直流電源5と負荷10との間に設けられ、直流電源5と負荷10とを短絡又は開放する。
The
半導体リレーモジュール210は、第1の実施形態又は第2の実施形態に記載の半導体リレー素子100を備えた例である。
The
半導体リレーモジュール210は、第1ゲート電極部G110及び第2ゲート電極部G120に図8中のA点で電気接続され、後述する昇圧部250に接続されている。また、半導体リレーモジュール210は、電気的基準電位である基準端子205を備えている。
The
半導体リレーモジュール210は、昇圧部250を備えている。昇圧部250は、例えば、チャージポンプ回路の構成とする。昇圧部250にチャージポンプ回路を用いた構成と、簡易な構成でありながら、確実な駆動が可能となると共に、回路全体を小型化・簡素化することができる点、好適である。
The
昇圧部250は、入力端子201と基準端子205との間の第1電圧V1を昇圧して第1電圧V1よりも高く、かつ、第1半導体スイッチ領域Q110及び第2半導体スイッチ領域Q120のゲート閾値電圧Vth以上の第2電圧V2を生成する。
The
また、昇圧部250は、第1ゲート電極部G110と基準端子205との間、及び、第2ゲート電極部G120と基準端子205との間、すなわち、図8に示すA点と基準端子205との間に、第2電圧V2を印加する。
In addition, the boosting
昇圧部250が図8に示すA点と基準端子205との間に第2電圧V2を印加すると、半導体リレーモジュール210の半導体リレー素子100がオン状態となる。
When the
第1半導体スイッチ領域Q110及び第2半導体スイッチ領域Q120がオン状態になると、直流電源5から負荷10へ電力が供給される。
When the first semiconductor switch region Q110 and the second semiconductor switch region Q120 are turned on, power is supplied from the DC power supply 5 to the
第4の実施形態に係る半導体リレー素子100によれば、昇圧部250は、入力端子201と基準端子205との間の第1電圧V1を昇圧して第1電圧V1よりも高い第2電圧V2を生成する。
According to the
そして、昇圧部250は、第1ゲート電極部G110と基準端子205との間、及び、第2ゲート電極部G120と基準端子205との間に、第2電圧V2を印加する。
The
そのため、大電流を流す用途においても、絶縁トランス等を用いずに確実な駆動が可能となると共に、回路全体を小型化・簡素化することができる。 Therefore, even in applications where a large current flows, reliable driving is possible without using an insulating transformer or the like, and the entire circuit can be reduced in size and simplified.
以上、本発明の実施形態について説明したが、本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。 As mentioned above, although embodiment of this invention was described, this invention is not limited to embodiment mentioned above, A various deformation | transformation and application are possible within the range which does not deviate from the summary of this invention.
1:回路
5:直流電源
10:負荷
100:半導体リレー素子
Q110:第1半導体スイッチ領域
Q120:第2半導体スイッチ領域
D100:共通ドレイン電極部
G110:第1ゲート電極部
G120:第2ゲート電極部
S110:第1ソース電極部
S120:第2ソース電極部
200:半導体リレーモジュール
250:昇圧部
1: Circuit 5: DC power supply 10: Load 100: Semiconductor relay element Q110: First semiconductor switch region Q120: Second semiconductor switch region D100: Common drain electrode portion G110: First gate electrode portion G120: Second gate electrode portion S110 : 1st source electrode part S120: 2nd source electrode part 200: Semiconductor relay module 250: Boosting part
Claims (5)
第2ゲート電極部、及び第2ソース電極部、を有する第2半導体スイッチ領域と、
を備え、
前記第1半導体スイッチ領域及び前記第2半導体スイッチ領域は、同一基板上に互いに隣接して形成され、前記第1半導体スイッチ領域及び前記第2半導体スイッチ領域は同一基板上に形成された共通ドレイン電極部を有することを特徴とする半導体リレー素子。 A first semiconductor switch region having a first gate electrode portion and a first source electrode portion;
A second semiconductor switch region having a second gate electrode portion and a second source electrode portion;
With
The first semiconductor switch region and the second semiconductor switch region are formed adjacent to each other on the same substrate, and the first semiconductor switch region and the second semiconductor switch region are formed on the same substrate. A semiconductor relay element having a portion.
前記第1ソース端子電極部は前記入力端子に電気接続され、前記第2ソース電極部は前記出力端子に電気接続されていることを特徴とする半導体リレーモジュール。 A semiconductor relay element according to any one of claims 1 to 3, further comprising an input terminal and an output terminal,
The semiconductor relay module according to claim 1, wherein the first source terminal electrode portion is electrically connected to the input terminal, and the second source electrode portion is electrically connected to the output terminal.
前記入力端子と前記基準端子との間の第1電圧を昇圧して前記第1電圧よりも高く、かつ、第1半導体スイッチ領域及び第2半導体スイッチ領域のゲート閾値電圧以上の第2電圧を生成し、前記第1ゲート電極部と前記基準端子との間、及び、前記第2ゲート電極部と前記基準端子との間に、前記第2電圧を印加する昇圧部と、
を備えていることを特徴とする請求項4に記載の半導体リレーモジュール。 A reference terminal that is an electrical reference potential;
A first voltage between the input terminal and the reference terminal is boosted to generate a second voltage that is higher than the first voltage and equal to or higher than the gate threshold voltage of the first semiconductor switch region and the second semiconductor switch region. A boosting unit that applies the second voltage between the first gate electrode unit and the reference terminal and between the second gate electrode unit and the reference terminal;
The semiconductor relay module according to claim 4, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015148231A JP2017028213A (en) | 2015-07-28 | 2015-07-28 | Semiconductor relay element and semiconductor relay module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015148231A JP2017028213A (en) | 2015-07-28 | 2015-07-28 | Semiconductor relay element and semiconductor relay module |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017028213A true JP2017028213A (en) | 2017-02-02 |
Family
ID=57950698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015148231A Pending JP2017028213A (en) | 2015-07-28 | 2015-07-28 | Semiconductor relay element and semiconductor relay module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017028213A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019044657A1 (en) * | 2017-08-31 | 2019-03-07 | 株式会社オートネットワーク技術研究所 | Energization control device |
JP2020047705A (en) * | 2018-09-18 | 2020-03-26 | 富士電機株式会社 | Semiconductor device and control method thereof |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0463475A (en) * | 1990-07-03 | 1992-02-28 | Toshiba Corp | Semiconductor device |
JPH0832060A (en) * | 1994-07-13 | 1996-02-02 | Hitachi Ltd | Semiconductor integrated circuit device and manufacture thereof |
JP2000269354A (en) * | 1999-03-19 | 2000-09-29 | Toshiba Corp | Ac switching element and ac circuit |
JP2002368219A (en) * | 2001-06-08 | 2002-12-20 | Sanyo Electric Co Ltd | One-chip dual-insulated gate semiconductor device |
JP2004158817A (en) * | 2002-09-09 | 2004-06-03 | Toyota Central Res & Dev Lab Inc | Semiconductor device |
JP2004214632A (en) * | 2002-12-19 | 2004-07-29 | Matsushita Electric Ind Co Ltd | Semiconductor device and sustain circuit |
US20070127182A1 (en) * | 2005-12-07 | 2007-06-07 | Alpha & Omega Semiconductor, Ltd. | Current limited bilateral MOSFET switch with reduced switch resistance and lower manufacturing cost |
-
2015
- 2015-07-28 JP JP2015148231A patent/JP2017028213A/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0463475A (en) * | 1990-07-03 | 1992-02-28 | Toshiba Corp | Semiconductor device |
JPH0832060A (en) * | 1994-07-13 | 1996-02-02 | Hitachi Ltd | Semiconductor integrated circuit device and manufacture thereof |
JP2000269354A (en) * | 1999-03-19 | 2000-09-29 | Toshiba Corp | Ac switching element and ac circuit |
JP2002368219A (en) * | 2001-06-08 | 2002-12-20 | Sanyo Electric Co Ltd | One-chip dual-insulated gate semiconductor device |
JP2004158817A (en) * | 2002-09-09 | 2004-06-03 | Toyota Central Res & Dev Lab Inc | Semiconductor device |
JP2004214632A (en) * | 2002-12-19 | 2004-07-29 | Matsushita Electric Ind Co Ltd | Semiconductor device and sustain circuit |
US20070127182A1 (en) * | 2005-12-07 | 2007-06-07 | Alpha & Omega Semiconductor, Ltd. | Current limited bilateral MOSFET switch with reduced switch resistance and lower manufacturing cost |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019044657A1 (en) * | 2017-08-31 | 2019-03-07 | 株式会社オートネットワーク技術研究所 | Energization control device |
JP2019047301A (en) * | 2017-08-31 | 2019-03-22 | 株式会社オートネットワーク技術研究所 | Electrification control arrangement |
CN111034043A (en) * | 2017-08-31 | 2020-04-17 | 株式会社自动网络技术研究所 | Energization control device |
US11323113B2 (en) | 2017-08-31 | 2022-05-03 | Autonetworks Technologies, Ltd. | Current flow control device |
CN111034043B (en) * | 2017-08-31 | 2024-03-12 | 株式会社自动网络技术研究所 | Power-on control device |
JP2020047705A (en) * | 2018-09-18 | 2020-03-26 | 富士電機株式会社 | Semiconductor device and control method thereof |
JP7206728B2 (en) | 2018-09-18 | 2023-01-18 | 富士電機株式会社 | SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE CONTROL METHOD |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6486385B2 (en) | Integrated high-side gate driver structure and circuit to drive the high-side power transistor | |
TWI596879B (en) | Semiconductor device and system using the same | |
KR101708162B1 (en) | Semiconductor device | |
CN105391440B (en) | Semiconductor device, power control device and electronic system | |
KR100922681B1 (en) | Charge pump circuit | |
US20160211246A1 (en) | Semiconductor device and electronic apparatus | |
JP2012050065A (en) | Drive controller | |
JP5991435B2 (en) | Semiconductor device | |
US9831159B2 (en) | Semiconductor package with embedded output inductor | |
JP5824135B2 (en) | Semiconductor device | |
US6847512B2 (en) | Electrostatic breakdown prevention circuit for semiconductor device | |
JP5534076B2 (en) | Drive control device | |
JP6444647B2 (en) | Semiconductor device | |
JP2017028213A (en) | Semiconductor relay element and semiconductor relay module | |
JP2008109349A (en) | Reverse current prevention circuit | |
JP2017130520A (en) | Power module, three-phase inverter system, and inspection method of power module | |
JP2019092292A (en) | Power conversion device | |
US8742829B2 (en) | Low leakage digital buffer using bootstrap inter-stage | |
US20160043708A1 (en) | Semiconductor device | |
EP2618487A2 (en) | Switching circuit and power supply device | |
US9571086B1 (en) | Bi-directional switch | |
JP4525629B2 (en) | Level shifter | |
US20190115911A1 (en) | In-vehicle semiconductor switching device and in-vehicle power supply device | |
JP2009267015A (en) | Semiconductor device | |
JP2017028639A (en) | Semiconductor relay module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190116 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20190116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190618 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20191217 |