JP2017017864A - Dc/dc converter - Google Patents
Dc/dc converter Download PDFInfo
- Publication number
- JP2017017864A JP2017017864A JP2015132338A JP2015132338A JP2017017864A JP 2017017864 A JP2017017864 A JP 2017017864A JP 2015132338 A JP2015132338 A JP 2015132338A JP 2015132338 A JP2015132338 A JP 2015132338A JP 2017017864 A JP2017017864 A JP 2017017864A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switching
- switching element
- reflux
- transformer
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 139
- 238000009499 grossing Methods 0.000 claims abstract description 45
- 238000011084 recovery Methods 0.000 claims abstract description 20
- 239000003990 capacitor Substances 0.000 claims description 50
- 238000010992 reflux Methods 0.000 claims description 38
- 230000000903 blocking effect Effects 0.000 claims description 33
- 229910002601 GaN Inorganic materials 0.000 claims description 8
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical group [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical group [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 8
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 8
- 229910003460 diamond Inorganic materials 0.000 claims description 4
- 239000010432 diamond Substances 0.000 claims description 4
- 238000004804 winding Methods 0.000 description 35
- 238000010586 diagram Methods 0.000 description 14
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
この発明はDC/DCコンバータに関し、特に、トランスによって一次側と二次側とが絶縁されたDC/DCコンバータに関する。 The present invention relates to a DC / DC converter, and more particularly to a DC / DC converter in which a primary side and a secondary side are insulated by a transformer.
従来のDC/DCコンバータは、インバータと、高周波トランスと、整流部と、平滑リアクトルとを備えている。高周波トランスにより、一次側から二次側に正負の矩形波状パルス列を伝送する。整流部は、その矩形波状パルス列を整流して、同一極性の矩形波状パルス列を生成する。このとき、整流部を構成するダイオードがオフする際のリカバリ電流の影響で、トランスの二次側にサージ電圧が発生する。このサージ電圧を抑制するために、スナバ回路が設けられている。スナバ回路は、第1〜第3のダイオードと、コンデンサと抵抗との直列回路とを備える。第1〜第3のダイオードのアノードは、それぞれ、整流部に接続されている。また、第1〜第3のダイオードのカソードは1つの接続点で互いに接続されている。当該カソードの接続点は、コンデンサと抵抗との接続点に接続される。また、抵抗の他端は負荷の正極に接続される。また、コンデンサの他端と負荷の負極とが接続されている。コンデンサと負荷との接続点は、整流部の共通アノード端に接続される(例えば、特許文献1参照)。 A conventional DC / DC converter includes an inverter, a high-frequency transformer, a rectifier, and a smoothing reactor. A positive and negative rectangular wave pulse train is transmitted from the primary side to the secondary side by a high-frequency transformer. The rectifying unit rectifies the rectangular wave pulse train to generate a rectangular wave pulse train having the same polarity. At this time, a surge voltage is generated on the secondary side of the transformer due to the influence of the recovery current when the diode constituting the rectifying unit is turned off. In order to suppress this surge voltage, a snubber circuit is provided. The snubber circuit includes first to third diodes and a series circuit of a capacitor and a resistor. The anodes of the first to third diodes are each connected to the rectifying unit. The cathodes of the first to third diodes are connected to each other at one connection point. The connection point of the cathode is connected to the connection point of the capacitor and the resistor. The other end of the resistor is connected to the positive electrode of the load. The other end of the capacitor and the negative electrode of the load are connected. A connection point between the capacitor and the load is connected to a common anode end of the rectifying unit (see, for example, Patent Document 1).
特許文献1では、上記のように、スナバ回路が設けられている。スナバ回路の第1〜第3のダイオードにより、トランスの二次側に発生するサージ電圧は、コンデンサの電圧にクランプされて、コンデンサに蓄電される。そのため、整流部の各素子を過電圧から保護することができる。
In
サージを抑制するための別の方法として、整流部を構成するダイオードに流れる循環電流を低減し、リカバリ電流を削減する方法がある(例えば、特許文献2,3参照)。
As another method for suppressing the surge, there is a method of reducing the circulating current flowing in the diode constituting the rectifying unit and reducing the recovery current (see, for example,
特許文献2では、循環電流を低減するために、トランス二次側巻線の出力を、可飽和リアクトルを介して、整流部に接続している。また、その整流部に、二次側平滑フィルタが接続されている。二次側平滑フィルタは、平滑リアクトルとフライホイールダイオードとを備えている。平滑リアクトルのタップには、整流部の出力が供給される。平滑リアクトルの一端は、負荷の第一の出力端子に接続されている。従って、平滑リアクトルは、チョークコイルとして機能する。フライホイールダイオードは、平滑リアクトルの他端と負荷の第二の出力端子との間に設けられている。
In
特許文献3では、循環電流を低減するために、トランスの二次側巻線と整流部との間に、インダクタを配置している。特許文献3では、整流部の出力側に、コンデンサが並列接続されている。このコンデンサの一端と整流部の共通アノード端との間に、第一のダイオードが接続されている。また、コンデンサの他端と負荷との間には、平滑リアクトルが接続されている。コンデンサと第一のダイオードとの接続点と、平滑リアクトルの負荷側の一端との間に、第二のダイオードが接続されている。
In
特許文献1のDC/DCコンバータでは、スナバ回路における抵抗の一端が、ダイオードを介して、整流部の出力に接続されている。また、当該抵抗の他端が、負荷に接続されている。そのため、サージ電圧をクランプするコンデンサの電圧は、負荷の電圧とスナバ回路の抵抗値とに大きく依存する。すなわち、負荷の電圧が高いときには、クランプ電圧が高く、負荷の電圧が低い場合には、クランプ電圧が低くなる。さらに、スナバ回路の抵抗値が大きい場合には、クランプ電圧は高くなる。逆に、スナバ回路の抵抗値が小さい場合には、クランプ電圧は低くなる。したがって、負荷の電圧が高い場合に、サージ電圧を効率よく吸収するためには、クランプ電圧が高くならないように、スナバ回路の抵抗値を小さくしなければならない。一方で、スナバ回路の抵抗値を小さくすると、負荷の電圧が低い場合には、クランプ電圧は低くなる。その結果、サージ電圧を効率よく吸収することはできるが、スナバ回路の抵抗の損失が増大する。クランプ電圧は、スナバ回路のダイオードを介して整流部に接続されているので、トランスの二次側電圧よりも小さくなることはない。そのため、トランスの二次側電圧が大きく、かつ、負荷電圧が小さい場合に、特にスナバ回路の抵抗の損失が大きくなる。なお、トランスの二次側電圧は、負荷の電圧の最大値に依存する。
In the DC / DC converter of
すなわち、負荷電圧が大きく変動する用途において、負荷電圧が最大のときにサージ電圧を効率よく吸収する場合の問題点として、負荷電圧が低い場合にスナバ回路の抵抗による損失が大きくなるという問題がある。スナバ回路の抵抗による損失が大きくなれば、DC/DCコンバータの高効率化の妨げになる。また、抵抗の熱的問題から、DC/DCコンバータの体格を大きくする必要があり、DC/DCコンバータの小型化に限界があった。 That is, in applications where the load voltage fluctuates greatly, there is a problem that the loss due to the resistance of the snubber circuit increases when the load voltage is low, as a problem when efficiently absorbing the surge voltage when the load voltage is maximum. . If the loss due to the resistance of the snubber circuit becomes large, it will hinder high efficiency of the DC / DC converter. In addition, due to the thermal problem of resistance, it is necessary to increase the size of the DC / DC converter, and there is a limit to downsizing the DC / DC converter.
特許文献2及び特許文献3の電力変換装置では、整流部に流れる循環電流が低減すると、それと同時に、トランスの一次側に流れる循環電流も減少する。一次側に流れる循環電流が減少すると、一次側の半導体スイッチング素子に並列に接続しているコンデンサの電圧がゼロになりにくくなる。その結果、ZVS(Zero Volt Swiching)の成立性が確保できない。そのため、一次側の半導体スイッチング素子のスイッチング損失が大きくなってしまう。また、特許文献2では、可飽和リアクトルを用いていることから損失が増大するため、低損失な磁性材料を使用する必要があり、低価格化の妨げとなる。
In the power converters of
この発明は、上記のような課題を解決するためになされたものであり、インバータとトランス一次側との間に共振リアクトルを挿入した構成において、共振リアクトルに流れる還流電流をバイパスする半導体スイッチング素子を設けると共に、インバータを構成する複数の半導体スイッチング素子のうちの少なくとも1つに、負荷電流と逆向きに流れる電流を阻止する逆電流阻止半導体スイッチング素子を直列接続することにより、可飽和リアクトルを用いることなく、ソフトスイッチングによるZVS成立性を確保しながら、整流回路に流れる還流電流を減少させてサージの発生を抑制できるDC/DCコンバータを提供することを目的とする。 The present invention has been made in order to solve the above-described problems. In a configuration in which a resonant reactor is inserted between an inverter and a transformer primary side, a semiconductor switching element that bypasses the return current flowing through the resonant reactor is provided. A saturable reactor is provided by connecting in series a reverse current blocking semiconductor switching element that blocks current flowing in a direction opposite to the load current to at least one of the plurality of semiconductor switching elements constituting the inverter. An object of the present invention is to provide a DC / DC converter that can suppress the occurrence of surge by reducing the return current flowing in the rectifier circuit while ensuring ZVS establishment by soft switching.
この発明は、直流電源の直流電力をDC/DC変換して負荷に出力するDC/DCコンバータであって、複数の半導体スイッチング素子を有し、前記直流電源の直流電力を交流電力に変換するインバータと、前記インバータの各前記半導体スイッチング素子に並列に接続された共振コンデンサと、前記インバータの出力に共振リアクトルを介して一次側が接続されたトランスと、複数の半導体スイッチング素子を有し、前記トランスの二次側に接続され、前記トランスの二次側に誘起される電圧を整流する整流回路と、前記整流回路に接続され、前記整流回路の出力電流を平滑する平滑リアクトルと、前記共振リアクトルに接続され、前記共振リアクトルによる一次側還流電流をバイパスさせるバイパス半導体スイッチング素子と、前記インバータの前記複数の半導体スイッチング素子の少なくとも一つに直列接続され、前記半導体スイッチング素子に対して負荷電流と逆向きの方向に流れる電流を阻止する逆電流阻止半導体スイッチング素子とを備えたことを特徴とするDC/DCコンバータである。 The present invention is a DC / DC converter that converts DC power of a DC power source into DC / DC and outputs the DC power to a load, and has a plurality of semiconductor switching elements, and converts the DC power of the DC power source into AC power. A resonance capacitor connected in parallel to each of the semiconductor switching elements of the inverter, a transformer having a primary side connected to the output of the inverter via a resonance reactor, and a plurality of semiconductor switching elements, Connected to the secondary side and connected to the rectifier circuit for rectifying the voltage induced on the secondary side of the transformer, connected to the rectifier circuit and smoothing the output current of the rectifier circuit, and connected to the resonant reactor A bypass semiconductor switching element that bypasses a primary-side return current caused by the resonant reactor; A reverse current blocking semiconductor switching element that is connected in series to at least one of the plurality of semiconductor switching elements of the data line and blocks current flowing in a direction opposite to a load current with respect to the semiconductor switching element. The DC / DC converter is characterized.
この発明に係るDC/DCコンバータによると、共振リアクトルに流れる一次側還流電流をバイパスするバイパス半導体スイッチング素子と、負荷電流と逆向きに流れる電流を阻止する逆電流阻止半導体スイッチング素子とを設けることで、整流回路に流れる還流電流を減少させて、リカバリを低減することができ、サージの発生を抑制することができると同時に、一次側に流れる還流電流を維持することができ、ZVS成立性を維持することができる。これにより、スナバ回路等の二次側のサージ対策が不要となると共に、一次側の半導体スイッチング素子の損失を低減することができ、DC/DCコンバータの高効率化・小型化が実現できる。 According to the DC / DC converter according to the present invention, the bypass semiconductor switching element that bypasses the primary-side return current flowing through the resonant reactor and the reverse current blocking semiconductor switching element that blocks the current flowing in the opposite direction to the load current are provided. Reduces the return current flowing through the rectifier circuit to reduce recovery, suppresses the occurrence of surges, and at the same time maintains the return current flowing to the primary side, maintaining ZVS feasibility can do. This eliminates the need for secondary-side surge countermeasures such as a snubber circuit, reduces the loss of the primary-side semiconductor switching element, and realizes high efficiency and downsizing of the DC / DC converter.
実施の形態1.
以下、この発明の実施の形態1に係るDC/DCコンバータについて、図面を参照して説明する。
図1は、この発明の実施の形態1に係るDC/DCコンバータの回路構成を示した図である。図1に示すように、DC/DCコンバータは、一次側と二次側とがトランス4で絶縁されている。DC/DCコンバータは、一次側に接続された直流電源1からの入力電圧Vinを、二次側の直流電圧に変換して出力電圧Voutとして負荷8に出力する。負荷8は、例えばバッテリまたは電気機器である。
Hereinafter, a DC / DC converter according to
1 is a diagram showing a circuit configuration of a DC / DC converter according to
DC/DCコンバータは、トランス4と、単相インバータ2と、共振リアクトル3と、整流回路5と、平滑リアクトル6と、平滑コンデンサ7と、制御回路30とを備えている。制御回路30は、入力電圧Vinと出力電圧Voutとをモニタして、単相インバータ2の半導体スイッチング素子にゲート信号31を出力する。
The DC / DC converter includes a
本実施の形態に係るDC/DCコンバータの第1の特徴は、共振リアクトル3に流れる電流をバイパスするための一次側還流ダイオード9a及び9bを備えた点である。
本実施の形態に係るDC/DCコンバータの第2の特徴は、単相インバータ2を構成する複数の半導体スイッチング素子2のうちの少なくとも1つに、逆向きに流れる電流を阻止するための逆電流阻止ダイオード10を直列接続した点である。
The first feature of the DC / DC converter according to the present embodiment is that primary-side
The second feature of the DC / DC converter according to the present embodiment is that a reverse current for blocking a current flowing in the reverse direction in at least one of the plurality of
以下、DC/DCコンバータの構成について詳細に説明する。 Hereinafter, the configuration of the DC / DC converter will be described in detail.
トランス4は、DC/DCコンバータの一次側と二次側とを絶縁している。トランス4は、一次巻線4aと二次巻線4bとを有する。
The
単相インバータ2は、トランス4の一次巻線4aに接続されている。単相インバータ2は、直流電源1の直流電圧Vinを交流電圧に変換する。
単相インバータ2は、複数の半導体スイッチング素子2a〜2dを有している。半導体スイッチング素子2a〜2dは、例えば、ソース・ドレイン間にダイオードが内蔵されたMOSFET(Metal Oxide Semiconductor Field Effect Transistor)から構成される。また、半導体スイッチング素子2a〜2dは、MOSFETに限らず、ダイオードが逆並列接続されたIGBT(Insulated Gate Bipolar Transistor)等の自己消弧型半導体スイッチング素子から構成してもよい。
半導体スイッチング素子2a〜2dは、フルブリッジ回路を構成している。半導体スイッチング素子2a,2cが上アーム側、半導体スイッチング素子2b,2dが下アーム側に配置されている。上アーム側の半導体スイッチング素子と下アーム側の半導体スイッチング素子とは直列接続されている。具体的には、半導体スイッチング素子2aのソース端子と半導体スイッチング素子2bのドレイン端子とが直列接続され、直列回路を構成している。以下、半導体スイッチング素子2aと半導体スイッチング素子2bとの接続点を、接続点21aと呼ぶ。同様に、半導体スイッチング素子2cのソース端子と半導体スイッチング素子2dのドレイン端子とが直列接続されて、直列回路を構成している。以下、半導体スイッチング素子2cと半導体スイッチング素子2dとの接続点を、接続点21bと呼ぶ。接続点21aと接続点21bとの間には、トランス4の一次巻線4aが接続されている。
また、以下では、半導体スイッチング素子2a,2bの直列回路の上アーム側の一端を接続点22aと呼び、下アーム側の他端を接続点22bと呼ぶ。また、半導体スイッチング素子2c,2dの直列回路の上アーム側の一端を接続点22cと呼び、下アーム側の他端を接続点22dと呼ぶ。上アーム側の接続点22a,22cは、直流電源1の正側端子に接続されている。また、下アーム側の接続点22b,22dは、直流電源1の負側端子に接続されている。このように、直流電源1の両電極間には、半導体スイッチング素子2a,2bの直列回路と、半導体スイッチング素子2c,2dの直列回路とが、並列接続されている。
また、各半導体スイッチング素子2a〜2dに対して、それぞれ、スイッチング損失低減用の共振コンデンサ20a〜20dが並列接続されている。各半導体スイッチング素子2a〜2dのドレイン端子は、共振コンデンサ20a〜20dの正側端子にそれぞれ接続される。また、各半導体スイッチング素子2a〜2dのソース端子は、共振コンデンサ20a〜20dの負側端子にそれぞれ接続される。
The single-
The single-
The
Hereinafter, one end on the upper arm side of the series circuit of the
In addition,
共振リアクトル3は、単相インバータ2の交流出力とトランス4の一次巻線4aとの間に接続されている。具体的には、共振リアクトル3は、半導体スイッチング素子2aと2bとの接続点21aと、トランス4の一次巻線4aとの間に、直列接続されている。以下では、共振リアクトル3とトランス4との接続点を、接続点21cと呼ぶ。共振リアクトル3は、半導体スイッチング素子2a〜2dのスイッチング損失を低減するためのスイッチング損失低減用の共振リアクトルである。
The
整流回路5は、トランス4の二次巻線4bに接続されている。整流回路5は、トランス4の二次巻線4bに誘起される電圧を整流して、負荷8へ出力するための整流回路である。
整流回路5は、複数の整流素子(半導体素子)を有している。整流素子としては、例えばダイオードを用いる。以下では、これらの整流素子を、整流ダイオード5a〜5dと呼ぶ。
整流ダイオード5a〜5dは、フルブリッジ回路を構成している。整流ダイオード5a,5cが上アーム側、整流ダイオード5b,5dが下アーム側に配置されている。上アーム側の整流ダイオードと下アーム側の整流ダイオードとは直接接続されている。具体的には、整流ダイオード5aのアノードと整流ダイオード5bのカソードとが直列接続されて、直列回路を構成している。以下、整流ダイオード5aと整流ダイオード5bとの接続点を、接続点51aと呼ぶ。同様に、整流ダイオード5cのアノードと整流ダイオード5dのカソードとが直列接続されて、直列回路を構成している。以下、整流ダイオード5cと整流ダイオード5dとの接続点を、接続点51bと呼ぶ。接続点51aと接続点51bとの間には、トランス4の二次巻線4bが接続されている。
さらに、整流ダイオード5a,5cのカソード同士が接続されている。以下では、これらのカソード同士の接続点を共通カソード端50aと呼ぶ。なお、共通カソード端50aは、整流回路5の正側出力である。また、整流ダイオード5a,5cのアノード同士が接続されている。以下では、これらのアノード同士の接続点を共通アノード端50bと呼ぶ。なお、共通アノード端50bは、整流回路5の負側出力である。共通カソード端50aは負荷8の正極に接続され、共通アノード端50bは負荷8の負極に接続されている。
The
The
The
Furthermore, the cathodes of the
また、整流回路5の共通カソード端50aと負荷8との間には、出力平滑用の平滑リアクトル6が直列接続されている。また、負荷8には、平滑コンデンサ7が並列接続されている。平滑コンデンサ7は、平滑リアクトル6の負荷8側の一端と、共通アノード端50bとに接続されている。平滑リアクトル6は、整流回路5の出力電流を平滑する。平滑コンデンサ7は、平滑リアクトル6に流れる電流のリップル電圧波形を平滑して、出力電圧Voutとして負荷8に出力する。
A smoothing
逆電流阻止ダイオード10a,10bは、負荷電流と逆向きに流れる電流を阻止するための逆電流阻止半導体スイッチング素子である。ここでは、逆電流阻止半導体スイッチング素子として、ダイオードを用いているが、それに限定されることはなく、他の半導体スイッチング素子を用いるようにしてもよい。逆電流阻止ダイオード10は、単相インバータ2の半導体スイッチング素子2a〜2dのうちの少なくとも1つに対して設ける。図1の例では、半導体スイッチング素子2c,2dに対して、それぞれ、逆電流阻止ダイオード10a,10bが直列接続されている。逆電流阻止ダイオード10a,10bのアノードは、半導体スイッチング素子2c,2dのソース端子にそれぞれ接続され、逆電流阻止ダイオード10a,10bのカソードは、共振コンデンサ20c,20dの負側端子にそれぞれ接続される。このように、逆電流阻止ダイオード10a,10bは、負荷電流と逆向きに流れる電流を阻止する方向に設けられている。すなわち、逆電流阻止ダイオード10a,10bは、ダイオードの性質により、一方向にしか電流を流さない。そのため、図1では、負荷電流の方向と逆向きに流れようとする電流は、逆電流阻止ダイオード10a,10bによって阻まれ、流れることができない。従って、逆電流阻止ダイオード10a,10bを設けることで、負荷電流と逆向きに流れる電流を阻止することができる。
The reverse
一次側還流ダイオード9a及び9bは、共振リアクトル3による一次側還流電流をバイパスさせるためのバイパス半導体スイッチング素子である。ここでは、バイパス半導体スイッチング素子として、ダイオードを用いているが、それに限定されることはなく、他の半導体スイッチング素子を用いるようにしてもよい。
一次側還流ダイオード9aのアノードは、共振リアクトル3とトランス4との接続点21cに接続され、一次側還流ダイオード9aのカソードは、直流電源1の正側端子に接続されている。
また、一次側還流ダイオード9bのアノードは、直流電源1の負側端子に接続され、一次側還流ダイオード9bのカソードは、共振リアクトル3とトランス4との接続点21cに接続されている。
The primary
The anode of the primary
Further, the anode of the primary
DC/DCコンバータの主回路の外部には、制御回路30が配置されている。入力電圧Vinおよび出力電圧Voutはそれぞれモニタされて制御回路30へ入力される。制御回路30は、入力電圧Vinおよび出力電圧Voutに基づいて、出力電圧Voutが目標電圧になるように、単相インバータ2内の半導体スイッチング素子2a〜2dへのゲート信号31を出力し、半導体スイッチング素子2a〜2dのオンDuty(オン期間)を制御する。
A
上記のように構成されたDC/DCコンバータの動作について以下に説明する。
図2は、単相インバータ2の半導体スイッチング素子2a〜2dへのゲート信号31と、半導体スイッチング素子2a〜2dのドレイン−ソース間電圧Vdsと、トランス4に流れる電流と、逆電流阻止ダイオード10a,10bに流れる電流と、一次側還流ダイオード9a,9bに流れる電流と、整流回路5の整流ダイオード5a〜5dに流れる電流とを示したタイミングチャートである。図2の横軸は時間である。図2において、t0〜t12は、各タイミングを示す時刻である。なお、図2において、逆電流阻止ダイオード10b、一次側還流ダイオード9b、及び、整流回路5の整流ダイオード5b、5cに流れる電流は一点鎖線で表す。
単相インバータ2において、半導体スイッチング素子2a,2bはそれぞれデューティ50%に近く、どちらもオフする期間を設けて交互にオンする。半導体スイッチング素子2c,2dも、同様に、それぞれデューティ50%に近く、どちらもオフする期間を設けて交互にオンする。なお、半導体スイッチング素子2a,2bと半導体スイッチング素子2c,2dとの間の位相差を0°から180°の範囲で可変して出力制御が行われる。
The operation of the DC / DC converter configured as described above will be described below.
2 shows a
In the single-
各タイミングにおける回路動作を図2および図3から図9までを用いて説明する。 The circuit operation at each timing will be described with reference to FIGS. 2 and 3 to 9.
図2の時刻t0より前の期間では、半導体スイッチング素子2a,2dのゲート信号31がオン状態であり、図3に示すように、一次側では、直流電源1,半導体スイッチング素子2a,共振リアクトル3,トランス4の一次巻線4a,半導体スイッチング素子2d,逆電流阻止ダイオード10b,直流電源1の経路で電流が流れる。また、二次側では、トランス4の二次巻線4b,整流ダイオード5a,平滑リアクトル6,負荷8,整流ダイオード5d,トランス4の二次巻線4bの経路で電流が流れ、負荷8に直流電源1からの電流が供給される。
In the period before time t0 in FIG. 2, the gate signals 31 of the
時刻t0で半導体スイッチング素子2dのゲート信号31をオフにすると、時刻t0からt1の期間では、図4に示すように、半導体スイッチング素子2dに流れていた電流が、共振コンデンサ20dを充電する方向に流れるようになる。すなわち、一次側で、直流電源1,半導体スイッチング素子2a,共振リアクトル3,トランス4の一次巻線4a,共振コンデンサ20d,直流電源1の経路で電流が流れる。その結果、半導体スイッチング素子2dのドレイン−ソース間電圧Vdsは徐々に増加する。
同時に、共振リアクトル3,トランス4の一次巻線4a,共振コンデンサ20c,半導体スイッチング素子2a,共振リアクトル3の経路で、共振コンデンサ20cを放電する電流が流れる。その結果、半導体スイッチング素子2cのドレイン−ソース間電圧Vdsは徐々に減少する。
When the
At the same time, a current for discharging the
ここで、共振リアクトル3が持つエネルギーにより、半導体スイッチング素子2c,2dのドレイン−ソース間電圧Vdsが、直流電源1の電圧の半分(=Vin/2)となっても、図4に示した電流は流れ続ける。その結果、半導体スイッチング素子2cのドレイン−ソース間電圧Vdsはゼロとなり、半導体スイッチング素子2dのドレイン−ソース間電圧VdsはVinとなる(時刻t1)。
Here, even if the drain-source voltage Vds of the
このとき、時刻t1で、共振コンデンサ20cに電流が流れなくなる。また、逆電流阻止ダイオード10aがあるため、半導体スイッチング素子2cにも電流が流れない。そのため、図5に示すように、共振リアクトル3の電流は、トランス4の一次巻線4aには流れず、一次側還流ダイオード9aを流れる。すなわち、図5に示す通り、共振リアクトル3,一次側還流ダイオード9a,半導体スイッチング素子2a,共振リアクトル3の経路で電流が流れ続けることができる。
At this time, no current flows through the
このとき、二次側では、トランス4の二次巻線4bに電流が流れないので、二次側の電流は、平滑リアクトル6,負荷8,整流ダイオード5a,5bの直列回路と整流ダイオード5c,5dの直列回路との並列回路,平滑リアクトル6の経路で流れる。この二次側の電流経路は、時刻t5まで続き、整流ダイオード5a,5dに流れる電流が半減する(図5〜図7参照)。
At this time, since no current flows through the secondary winding 4b of the
時刻t1以降の、図5の経路で一次側還流ダイオード9aに電流が流れている状態で、半導体スイッチング素子2cのゲート信号をオンすることで、ZVS(Zero Voltage Switching)が成立する(時刻t2)。
ZVS (Zero Voltage Switching) is established by turning on the gate signal of the
時刻t3で、半導体スイッチング素子2aのゲート信号31をオフとすると、時刻t3からt4の期間では、図6に示す通り、半導体スイッチング素子2aに流れていた電流が共振コンデンサ20aを充電する方向に流れる。すなわち、共振リアクトル3,一次側還流ダイオード9a,共振コンデンサ20a,共振リアクトル3の経路で電流が流れる。その結果、半導体スイッチング素子2aのドレイン−ソース間電圧Vdsは徐々に増加する。
同時に、共振リアクトル3,一次側還流ダイオード9a,直流電源1,共振コンデンサ20b,共振リアクトル3の経路で、共振コンデンサ20bを放電する電流が流れる。その結果、半導体スイッチング素子2bのドレイン−ソース間電圧Vdsは徐々に減少する。
When the
At the same time, a current for discharging the
ここで、共振リアクトル3が持つエネルギーにより、半導体スイッチング素子2a,2bのドレイン−ソース間電圧が直流電源1の電圧の半分(=Vin/2)となっても、図6に示した電流は流れ続ける。その結果、半導体スイッチング素子2aのドレイン−ソース間電圧Vdsは、Vinとなり、半導体スイッチング素子2bのドレイン−ソース間電圧Vdsは、ゼロとなる(時刻t4)。
Here, the current shown in FIG. 6 flows even if the drain-source voltage of the
このとき、図7に示すように、一次側の電流は、共振リアクトル3,一次側還流ダイオード9a,直流電源1,半導体スイッチング素子2bのボディダイオード,共振リアクトル3の経路で電流が流れる(時刻t4〜t5)。
At this time, as shown in FIG. 7, the primary side current flows through the path of the
時刻t5で、半導体スイッチング素子2bのゲート信号31をオンとすると、ZVSが成立し、図8に示すように、一次側では、直流電源1,半導体スイッチング素子2c,逆電流阻止ダイオード10a,トランス4の一次巻線4a,共振リアクトル3,半導体スイッチング素子2b,直流電源1の経路で電流が流れる。一方、二次側では、トランス4の二次巻線4b,整流ダイオード5c,平滑リアクトル6,負荷8,整流ダイオード5b,トランス4の二次巻線4bの経路で電流が流れ、負荷8に直流電源1からの電流が供給される(時刻t5〜t6)。
When the
時刻t5で、整流ダイオード5a,5dがオフする際にリカバリが発生するが、図5から図7までに示した通り、トランス4の一次巻線4aに電流が流れないために、トランス4の二次巻線4bにも電流が流れない。そのため、整流ダイオード5a,5dに流れる電流が負荷電流の半分に抑圧されるため、リカバリ電流を低減することが可能であり、サージの発生を抑制することができる。
Although recovery occurs when the
以上説明した時刻t0からt6までが半周期であり、その中で、半導体スイッチング素子2a,2dがオフし、半導体スイッチング素子2b,2cがオンする。
また、時刻t6からt12までが、残りの半周期である。時刻t6〜t12までの動作は、時刻t0〜t6と同様であるが、但し、半導体スイッチング素子2b,2cがオフし、半導体スイッチング素子2a,2dがオンする点が異なる。
こうして、時刻t0〜t12を一周期として、同様の動作を繰り返すことにより負荷電流が継続する。
The period from time t0 to t6 described above is a half cycle, in which the
Further, the time from t6 to t12 is the remaining half cycle. The operation from time t6 to t12 is the same as that from time t0 to t6, except that the
In this way, the load current is continued by repeating the same operation with time t0 to t12 as one cycle.
以上のように、本実施の形態では、単相インバータ2の半導体スイッチング素子2c,2dに対して、直列に、逆電流阻止ダイオード10a,10bをそれぞれ接続している。これにより、トランス4に流れる電流を減少させる。それにより、整流回路5の整流ダイオード5a〜5dに流れる電流を低減させて、リカバリを低減することができる。その結果、サージの発生を抑制することができる。また、本実施の形態においては、一次側において、共振リアクトル3に流れる還流電流をバイパスする一次側還流ダイオード9a,9bを設けている。これにより、一次側に流れる還流電流を維持することができ、ZVS成立性を維持することができる。
As described above, in the present embodiment, the reverse
上記の説明においては、本実施の形態では、整流回路5の出力に、平滑リアクトル6と平滑コンデンサ7とが接続され、負荷8へ出力電圧Voutが出力される構成において、負荷電流が整流ダイオード5a,5bの直列回路と整流ダイオード5c,5dの直列回路との並列回路を流れることにより、整流ダイオード5a,5dに流れる電流が半減する例を示した。しかしながら、それに限定されずに、トランス4の一次巻線4aに直流電源1の電圧が印加されていない期間(図2の時刻t2からt3までに相当)に負荷電流を還流させる二次側還流回路を接続してもよい。具体的には、図9に示す通り、整流回路5の出力に対して、整流回路5と並列になるように、二次側還流ダイオード11を接続してもよい。すなわち、二次側還流ダイオード11のカソードを共通カソード端50aに接続し、二次側還流ダイオード11のアノードを共通アノード端50bに接続する。二次側還流ダイオード11として、例えば、整流回路5における電圧降下(つまり、整流ダイオード5a〜5dの二直列分の電圧降下)よりも電圧降下の小さいダイオードを用いれば、負荷電流は全て二次側還流ダイオード11を流れる。そのため、整流ダイオード5a及び5d(または5b及び5d)二つ分のダイオードのリカバリ発生を二次側還流ダイオード11の一つ分のダイオードのリカバリ発生に低減し、サージの発生を抑制することができる。
In the above description, in the present embodiment, in the configuration in which the smoothing
さらに、図9に示した二次側還流ダイオード11をリカバリの発生しないダイオード、例えばワイドギャップ半導体であるSiC(Silicon Carbide)やGaN(Gallium Nitride)、ダイヤモンド系のショットキーバリアダイオード、とすることでリカバリに起因するサージを無くすことができる。
Further, the secondary-
また、トランス4の一次巻線4aに直流電源1の電圧が印加されていない期間に負荷電流を還流させる二次側還流回路として、整流回路5の出力に正電圧を印加する構成を設けるようにしてもよい。具体的には、図10に示す通り、整流回路5の出力に対して、整流回路5と並列になるように、二次側還流ダイオード12と還流リアクトル13の直列回路を接続する。これにより、還流リアクトル13と平滑リアクトル6とが磁気的に結合する。この構成では、トランス4に直流電源1の電圧が印加されていない期間に、整流回路5の出力側には、互いに磁気的に結合された平滑リアクトル6と還流リアクトル13との巻数比に応じた電圧Vcが印加される。なお、電圧Vcは下式(1)に従って算出される。
Further, as a secondary-side return circuit for returning the load current during a period when the voltage of the
ここで、上式(1)において、N1は、平滑リアクトル6の巻数であり、N2は、還流リアクトル13の巻数であり、Voutは出力電圧であり、Vf12は二次側還流ダイオード12の順方向電圧である。また、Vc>0となるように、巻数N1及び巻数N2を設定すると、整流回路5に逆電圧が印加され、整流ダイオード5a〜5dがオフとなる。したがって、負荷電流は全て二次側還流ダイオード12と還流リアクトル13との直列回路を流れるため、整流ダイオード5a及び5d(または5b及び5d)二つ分のダイオードのリカバリ発生を二次側還流ダイオード12の一つ分のダイオードのリカバリ発生に低減し、サージの発生を抑制することができる。
Here, in the above formula (1), N1 is the number of turns of the smoothing
さらに、図10に示した二次側還流ダイオード12をリカバリの発生しないダイオード、例えばワイドギャップ半導体であるSiC(Silicon Carbide)やGaN(Gallium Nitride)、ダイヤモンド系のショットキーバリアダイオード、とすることでリカバリに起因するサージを無くすことができる。
Further, the secondary-
また、図11に示す通り、トランス4の一次巻線4aに直流電源1の電圧が印加されていない期間に、整流回路5の出力に正電圧を印加し、且つ、負荷電流を還流させる二次側還流回路として、還流コンデンサ15と二次側還流ダイオード14を直列接続した直列回路を設ける構成としても良い。すなわち、二次側還流ダイオード14のカソードと還流コンデンサ15の一端とを接続する。また、還流コンデンサ15の他端は、整流回路5の正側出力である共通カソード端50aに接続する。さらに、二次側還流ダイオード14のアノードは整流回路5の負側出力である共通アノード端50bに接続する。さらに、平滑リアクトル6をバイパスするダイオード16を備える。ダイオード16のアノード端子を二次側還流ダイオード14のカソードと還流コンデンサ15との接続点52aに接続し、ダイオード16のカソード端子を平滑リアクトル6と負荷8との接続点52bに接続する。
In addition, as shown in FIG. 11, a secondary that applies a positive voltage to the output of the
図12に、図11の構成においてトランス4の一次巻線4aに直流電源1の電圧Vinが印加されている期間(図2のt0以前に相当)の電流経路を示す。図12は、例として、半導体スイッチング素子2a,2dがオンしている場合の電流経路を示している。一次側では、直流電源1,半導体スイッチング素子2a,共振リアクトル3,トランス4の一次巻線4a,半導体スイッチング素子2d,逆電流阻止ダイオード10b,直流電源1の経路で電流が流れる。また、二次側では、トランス4の二次巻線4b,整流ダイオード5a,還流コンデンサ15,ダイオード16,負荷8,整流ダイオード5d,トランス4の二次巻線4bの経路で電流が流れ、負荷8に直流電源1からの電流が供給される。また、還流コンデンサ15およびダイオード16に対して並列接続の関係にある平滑リアクトル6にも電流が流れる。
FIG. 12 shows a current path during a period (corresponding to before t0 in FIG. 2) in which the voltage Vin of the
図13に、図11の構成においてトランス4の一次巻線4aに直流電源1の電圧Vinが印加されていない期間の電流経路を示す。二次側は、還流コンデンサ15が充電されているため、還流コンデンサ15,平滑リアクトル6,負荷8,二次側還流ダイオード14,還流コンデンサ15の経路で電流が流れて、整流回路5の出力には正電圧が印加される。そのため、整流ダイオード5a〜5dがオフとなる。したがって、負荷電流は全て二次側還流ダイオード14と還流コンデンサ15との直列回路を流れるため、整流ダイオード5a及び5d(または5b及び5d)二つ分のダイオードのリカバリ発生を二次側還流ダイオード12の一つ分のダイオードのリカバリ発生に低減し、サージの発生を抑制することができる。
FIG. 13 shows a current path during a period when the voltage Vin of the
さらに、図11に示した二次側還流ダイオード14をリカバリの発生しないダイオード、例えばワイドギャップ半導体であるSiC(Silicon Carbide)やGaN(Gallium Nitride)、ダイヤモンド系のショットキーバリアダイオード、とすることでリカバリに起因するサージを無くすことができる。
Further, the secondary-
また、図1及び図3〜図13に示した構成では、一次側回路として、フルブリッジ構成の単相インバータ2を例に説明したが、ハーフブリッジ構成としてもよい。また、二次側の整流回路として、フルブリッジ構成の整流回路5を例に説明したが、センタータップ型の整流回路を用いてもよい。
In the configurations shown in FIGS. 1 and 3 to 13, the single-
1 直流電源、2 単相インバータ、2a,2b,2c,2d 半導体スイッチング素子、3 共振リアクトル、4 トランス、4a 一次巻線、4b 二次巻線、5 整流回路、5a〜5d 整流ダイオード、6 平滑リアクトル、7 平滑コンデンサ、8 負荷、9a,9b 一次側還流ダイオード、10a,10b 逆電流阻止ダイオード、11,12,14 二次側還流ダイオード、13 還流リアクトル、15 還流コンデンサ、16 ダイオード、20a,20b,20c,20d 共振コンデンサ、30 制御回路、31 ゲート信号。
DESCRIPTION OF
この発明は、直流電源の直流電力をDC/DC変換して負荷に出力するDC/DCコンバータであって、ブリッジ回路を構成する複数の半導体スイッチング素子を有し、前記直流電源の直流電力を交流電力に変換するインバータと、前記インバータの前記ブリッジ回路を構成する前記複数の半導体スイッチング素子に対して設けられた共振コンデンサと、前記インバータの出力に共振リアクトルを介して一次側が接続されたトランスと、複数の半導体スイッチング素子を有し、前記トランスの二次側に接続され、前記トランスの二次側に誘起される電圧を整流する整流回路と、前記整流回路に接続され、前記整流回路の出力電流を平滑する平滑リアクトルと、ダイオードから構成され、前記トランスの一次巻線の一端と前記共振リアクトルとの接続点と、前記直流電源の各端子との間に設けられ、前記共振リアクトルによる一次側還流電流をバイパスさせるバイパス半導体スイッチング素子と、ダイオードから構成され、前記インバータの前記ブリッジ回路を構成する前記複数の半導体スイッチング素子のうちの前記トランスの前記一次巻線の他端に接続された半導体スイッチング素子に直列接続され、直列接続された当該半導体スイッチング素子に対して負荷電流と逆向きの方向に流れる電流を阻止する逆電流阻止半導体スイッチング素子と
を備え、前記共振コンデンサは、前記半導体スイッチング素子に前記逆電流阻止半導体スイッチング素子が接続されていない場合は、前記半導体スイッチング素子に並列に接続され、前記半導体スイッチング素子に前記逆電流阻止半導体スイッチング素子が直列接続されている場合は、前記半導体スイッチング素子と前記逆電流阻止半導体スイッチング素子との直列回路に、並列に接続される、DC/DCコンバータである。
The present invention is a DC / DC converter that DC / DC converts DC power of a DC power source and outputs the DC power to a load, and has a plurality of semiconductor switching elements constituting a bridge circuit, and the DC power of the DC power source is AC an inverter for converting the power, a resonant capacitor provided for the plurality of semiconductor switching elements constituting the bridge circuit of the inverter, a transformer primary side is connected through the resonance reactor to the output of said inverter, A rectifier circuit having a plurality of semiconductor switching elements, connected to the secondary side of the transformer, rectifying a voltage induced on the secondary side of the transformer, and connected to the rectifier circuit, and an output current of the rectifier circuit a smoothing reactor for smoothing, is a diode, and one end of the primary winding of the transformer the resonance reactor and A connection point provided between the terminals of the DC power supply, and bypass the semiconductor switching element for bypassing the primary reflux current by said resonant reactor, is a diode, said plurality constituting the bridge circuit of the inverter current of the series-connected to the semiconductor switching element connected to said other end of the transformer of the primary winding of the semiconductor switching elements, flows in the direction of the load current in the opposite direction to the series-connected the semiconductor switching elements A reverse current blocking semiconductor switching element for blocking the semiconductor capacitor, and the resonant capacitor is connected in parallel to the semiconductor switching element when the reverse current blocking semiconductor switching element is not connected to the semiconductor switching element. The reverse current blocking semiconductor transistor is connected to the switching element. If the switching element are connected in series, the series circuit and the semiconductor switching element and the reverse current blocking semiconductor switching elements are connected in parallel, a DC / DC converter.
Claims (13)
複数の半導体スイッチング素子を有し、前記直流電源の直流電力を交流電力に変換するインバータと、
前記インバータの各前記半導体スイッチング素子に並列に接続された共振コンデンサと、
前記インバータの出力に共振リアクトルを介して一次側が接続されたトランスと、
複数の半導体スイッチング素子を有し、前記トランスの二次側に接続され、前記トランスの二次側に誘起される電圧を整流する整流回路と、
前記整流回路に接続され、前記整流回路の出力電流を平滑する平滑リアクトルと、
前記共振リアクトルに接続され、前記共振リアクトルによる一次側還流電流をバイパスさせるバイパス半導体スイッチング素子と、
前記インバータの前記複数の半導体スイッチング素子の少なくとも一つに直列接続され、前記半導体スイッチング素子に対して負荷電流と逆向きの方向に流れる電流を阻止する逆電流阻止半導体スイッチング素子と
を備えたDC/DCコンバータ。 A DC / DC converter that converts DC power of a DC power source into DC / DC and outputs it to a load,
An inverter having a plurality of semiconductor switching elements and converting DC power of the DC power source into AC power;
A resonant capacitor connected in parallel to each of the semiconductor switching elements of the inverter;
A transformer whose primary side is connected to the output of the inverter via a resonant reactor;
A rectifier circuit having a plurality of semiconductor switching elements, connected to a secondary side of the transformer, and rectifying a voltage induced on the secondary side of the transformer;
A smoothing reactor connected to the rectifier circuit and smoothing an output current of the rectifier circuit;
A bypass semiconductor switching element connected to the resonant reactor and bypassing a primary-side return current by the resonant reactor;
A reverse current blocking semiconductor switching element connected in series with at least one of the plurality of semiconductor switching elements of the inverter and blocking a current flowing in a direction opposite to a load current with respect to the semiconductor switching element; DC converter.
第一の端子が前記共振リアクトルと前記トランスとの接続点に接続され、第二の端子が前記直流電源の第一の端子に接続された第一の半導体スイッチング素子と、
第一の端子が前記直流電源の第二の端子に接続され、第二の端子が前記共振リアクトルと前記トランスとの接続点に接続された第二の半導体スイッチング素子と
を有する請求項1に記載のDC/DCコンバータ。 The bypass semiconductor switching element is:
A first semiconductor switching element in which a first terminal is connected to a connection point between the resonant reactor and the transformer, and a second terminal is connected to a first terminal of the DC power supply;
The first terminal is connected to a second terminal of the DC power supply, and the second terminal has a second semiconductor switching element connected to a connection point between the resonant reactor and the transformer. DC / DC converter.
をさらに備えた
請求項1または2に記載のDC/DCコンバータ。 The secondary-side return circuit provided on the output side of the rectifier circuit and returning the load current during a period when the voltage of the DC power supply is not applied to the primary side of the transformer. DC / DC converter.
前記負荷電流を還流させる還流用半導体スイッチング素子を有する
請求項3に記載のDC/DCコンバータ。 The secondary reflux circuit is
The DC / DC converter according to claim 3, further comprising a semiconductor switching element for reflux that circulates the load current.
請求項4に記載のDC/DCコンバータ。 The DC / DC converter according to claim 4, wherein the semiconductor switching element for reflux has a voltage drop smaller than a voltage drop of the rectifier circuit.
請求項3に記載のDC/DCコンバータ。 The DC / DC converter according to claim 3, wherein the secondary-side return circuit applies a positive voltage to the output of the rectifier circuit during a period when the voltage of the DC power supply is not applied to the primary side of the transformer.
還流用半導体スイッチング素子と還流リアクトルとを直列接続した直列回路を有し、
前記還流リアクトルは、前記平滑リアクトルと磁気的に結合する
請求項6に記載のDC/DCコンバータ。 The secondary reflux circuit is
It has a series circuit in which a semiconductor switching element for reflux and a reflux reactor are connected in series,
The DC / DC converter according to claim 6, wherein the reflux reactor is magnetically coupled to the smoothing reactor.
還流コンデンサと還流用半導体スイッチング素子とを直列接続した直列回路と、
第一の端子を前記直列回路の前記還流コンデンサと前記還流用半導体スイッチング素子との接続点に接続し、第二の端子を前記平滑リアクトルと前記負荷との接続点に接続して、前記平滑リアクトルをバイパスする半導体スイッチング素子と
を有し、
前記直列回路の前記還流コンデンサ側の端子は前記整流回路の正側出力に接続され、前記直列回路の前記還流用半導体スイッチング素子側の端子は前記整流回路の負側出力に接続される
請求項6に記載のDC/DCコンバータ。 The secondary reflux circuit is
A series circuit in which a reflux condenser and a semiconductor switching element for reflux are connected in series;
A first terminal is connected to a connection point between the return capacitor and the return semiconductor switching element of the series circuit, a second terminal is connected to a connection point between the smoothing reactor and the load, and the smoothing reactor is connected. A semiconductor switching element that bypasses
The terminal on the reflux capacitor side of the series circuit is connected to the positive output of the rectifier circuit, and the terminal on the semiconductor switching element side for reflux of the series circuit is connected to the negative output of the rectifier circuit. The DC / DC converter described in 1.
前記整流回路の前記複数の半導体スイッチング素子よりもリカバリが小さい
請求項4から8までのいずれか1項に記載のDC/DCコンバータ。 The semiconductor switching element for reflux is
The DC / DC converter according to any one of claims 4 to 8, wherein recovery is smaller than that of the plurality of semiconductor switching elements of the rectifier circuit.
請求項9に記載のDC/DCコンバータ。 The DC / DC converter according to claim 9, wherein the reflux semiconductor switching element includes a transistor or a diode formed of a wide band gap semiconductor.
請求項10に記載のDC/DCコンバータ。 The DC / DC converter according to claim 10, wherein the semiconductor switching element for reflux is a SiC (Silicon Carbide) transistor or a diode.
請求項10に記載のDC/DCコンバータ。 The DC / DC converter according to claim 10, wherein the semiconductor switching element for reflux is a GaN (Gallium Nitride) transistor or diode.
請求項10に記載のDC/DCコンバータ。 The DC / DC converter according to claim 10, wherein the reflux semiconductor switching element is a diamond transistor or a diode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015132338A JP6129244B2 (en) | 2015-07-01 | 2015-07-01 | DC / DC converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015132338A JP6129244B2 (en) | 2015-07-01 | 2015-07-01 | DC / DC converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017017864A true JP2017017864A (en) | 2017-01-19 |
JP6129244B2 JP6129244B2 (en) | 2017-05-17 |
Family
ID=57831209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015132338A Active JP6129244B2 (en) | 2015-07-01 | 2015-07-01 | DC / DC converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6129244B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020255720A1 (en) * | 2019-06-18 | 2020-12-24 | 株式会社オートネットワーク技術研究所 | Isolated dc-dc converter |
CN114069246A (en) * | 2021-12-02 | 2022-02-18 | 四川大学 | Rectification surface for absorbing electromagnetic waves based on periodic structure |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03164065A (en) * | 1989-11-21 | 1991-07-16 | Fukushima Nippon Denki Kk | Resonance switching circuit |
US5235501A (en) * | 1991-07-19 | 1993-08-10 | The University Of Toledo | High efficiency voltage converter |
JP2004056971A (en) * | 2002-07-23 | 2004-02-19 | Sansha Electric Mfg Co Ltd | Dc-dc converter |
US20080055951A1 (en) * | 2006-08-25 | 2008-03-06 | Semikron Elektronik Gmbh & Co. Kg | Power converter circuit and method for feeding a system from a DC voltage source |
JP2008187801A (en) * | 2007-01-29 | 2008-08-14 | Tdk Corp | Switching power supply unit |
JP2013207950A (en) * | 2012-03-29 | 2013-10-07 | Denso Corp | Switching power supply |
JP2015076972A (en) * | 2013-10-09 | 2015-04-20 | 三菱電機株式会社 | On-vehicle charger |
-
2015
- 2015-07-01 JP JP2015132338A patent/JP6129244B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03164065A (en) * | 1989-11-21 | 1991-07-16 | Fukushima Nippon Denki Kk | Resonance switching circuit |
US5235501A (en) * | 1991-07-19 | 1993-08-10 | The University Of Toledo | High efficiency voltage converter |
JP2004056971A (en) * | 2002-07-23 | 2004-02-19 | Sansha Electric Mfg Co Ltd | Dc-dc converter |
US20080055951A1 (en) * | 2006-08-25 | 2008-03-06 | Semikron Elektronik Gmbh & Co. Kg | Power converter circuit and method for feeding a system from a DC voltage source |
JP2008187801A (en) * | 2007-01-29 | 2008-08-14 | Tdk Corp | Switching power supply unit |
JP2013207950A (en) * | 2012-03-29 | 2013-10-07 | Denso Corp | Switching power supply |
JP2015076972A (en) * | 2013-10-09 | 2015-04-20 | 三菱電機株式会社 | On-vehicle charger |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020255720A1 (en) * | 2019-06-18 | 2020-12-24 | 株式会社オートネットワーク技術研究所 | Isolated dc-dc converter |
JP2021002991A (en) * | 2019-06-18 | 2021-01-07 | 株式会社オートネットワーク技術研究所 | Insulation type dc-dc converter |
JP7409169B2 (en) | 2019-06-18 | 2024-01-09 | 株式会社オートネットワーク技術研究所 | Isolated DC/DC converter |
US11901825B2 (en) | 2019-06-18 | 2024-02-13 | Autonetworks Technologies, Ltd. | Isolated DC-DC converter |
CN114069246A (en) * | 2021-12-02 | 2022-02-18 | 四川大学 | Rectification surface for absorbing electromagnetic waves based on periodic structure |
CN114069246B (en) * | 2021-12-02 | 2023-04-07 | 四川大学 | Rectification surface for absorbing electromagnetic waves based on periodic structure |
Also Published As
Publication number | Publication date |
---|---|
JP6129244B2 (en) | 2017-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9065341B2 (en) | DC-DC converter | |
JP6009003B2 (en) | DC / DC converter | |
WO2010067629A1 (en) | Dc-dc converter circuit | |
JP6008185B2 (en) | Three-level power converter and control method thereof | |
JP6049861B2 (en) | DC / DC converter | |
US20150055374A1 (en) | Switching power supply apparatus corresponding to zero voltage switching system | |
CN110663165A (en) | DC/DC converter | |
US7196913B2 (en) | DC conversion apparatus | |
Das et al. | A novel load adaptive ZVS auxiliary circuit for PWM three-level DC–DC converters | |
JP6201586B2 (en) | DC / DC converter | |
JP5687373B1 (en) | DC / DC converter | |
US7505289B2 (en) | Flyback DC/DC converter using clamp diode | |
US6477064B1 (en) | High efficiency DC-DC power converter with turn-off snubber | |
US6487094B1 (en) | High efficiency DC-DC power converter | |
KR102122651B1 (en) | New Phase-Shifted Full-Bridge DC-DC Converter Using Center-Tapped Clamp Circuit | |
JP2013074767A (en) | Dc/dc converter | |
JP6129244B2 (en) | DC / DC converter | |
JP6607749B2 (en) | Dual active bridge circuit | |
JP2015042080A (en) | Switching power supply device | |
JP2017077096A (en) | Power conversion apparatus | |
JP5930978B2 (en) | DC / DC converter | |
WO2019135388A1 (en) | Isolated switching power supply | |
JP6945429B2 (en) | Insulated switching power supply | |
JP2022016663A (en) | Power conversion device | |
WO2024088530A1 (en) | Switching cell for an electric power converter, method of operating a switching cell, and electric power converters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170411 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6129244 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |