JP2017016020A - Optical modulator, and method for manufacturing optical modulator - Google Patents
Optical modulator, and method for manufacturing optical modulator Download PDFInfo
- Publication number
- JP2017016020A JP2017016020A JP2015134372A JP2015134372A JP2017016020A JP 2017016020 A JP2017016020 A JP 2017016020A JP 2015134372 A JP2015134372 A JP 2015134372A JP 2015134372 A JP2015134372 A JP 2015134372A JP 2017016020 A JP2017016020 A JP 2017016020A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- conductivity type
- upper cladding
- cladding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 248
- 238000000034 method Methods 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000010410 layer Substances 0.000 claims abstract description 769
- 239000004065 semiconductor Substances 0.000 claims abstract description 323
- 239000012792 core layer Substances 0.000 claims abstract description 48
- 238000005530 etching Methods 0.000 claims abstract description 21
- 238000005253 cladding Methods 0.000 claims description 218
- 230000005684 electric field Effects 0.000 description 68
- 230000004048 modification Effects 0.000 description 24
- 238000012986 modification Methods 0.000 description 24
- 239000000758 substrate Substances 0.000 description 23
- 230000015572 biosynthetic process Effects 0.000 description 18
- 238000009826 distribution Methods 0.000 description 14
- 239000012535 impurity Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000006866 deterioration Effects 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 7
- 238000002161 passivation Methods 0.000 description 7
- 210000001503 joint Anatomy 0.000 description 5
- 230000031700 light absorption Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005672 electromagnetic field Effects 0.000 description 2
- 238000002386 leaching Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 230000005701 quantum confined stark effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
Description
本発明は、光変調器および光変調器の製造方法に関する。 The present invention relates to an optical modulator and a method for manufacturing the optical modulator.
下部クラッド層とコア層と上部クラッド層とを有し、コア層の電界強度を変化させることで伝搬光の位相を変調する光変調器が知られている。この様な光変調器は例えば、マッハ・ツェンダ型光変調器等の半導体光装置に搭載される(例えば、特許文献1〜2および非特許文献1)。
An optical modulator that has a lower cladding layer, a core layer, and an upper cladding layer and modulates the phase of propagating light by changing the electric field strength of the core layer is known. Such an optical modulator is mounted on a semiconductor optical device such as a Mach-Zehnder optical modulator (for example,
光変調器の上部クラッド層の長手方向の両側に、半絶縁性の半導体層からなるクラッド層が設けられることがある。この様な半絶縁性の半導体クラッド層は、同一基板上に搭載された光変調器同士を電気的に分離するために用いられる(例えば、非特許文献1)。半絶縁性の半導体クラッド層は、光変調器同士を電気的に分離するだけでなく、光変調器の高周波数特性を改善する(例えば、特許文献1および非特許文献1)。
A clad layer made of a semi-insulating semiconductor layer may be provided on both longitudinal sides of the upper clad layer of the optical modulator. Such a semi-insulating semiconductor clad layer is used to electrically isolate optical modulators mounted on the same substrate (for example, Non-Patent Document 1). The semi-insulating semiconductor clad layer not only electrically isolates the optical modulators but also improves the high frequency characteristics of the optical modulators (for example,
上述したように、上部クラッド層の長手方向の両側に半絶縁性の半導体クラッド層を設けると、光変調器の高周波数特性が改善される。しかし、上部クラッド層の長手方向の両側に上部クラッド層とは材料、ドーピング濃度が異なる半導体クラッド層を成長すると、成長層の表面に段差が生じて電極の形成が困難になる等の種々の問題が生じる。従って、高周波数特性が優れた光変調器を形成することは容易ではない。 As described above, when a semi-insulating semiconductor clad layer is provided on both sides in the longitudinal direction of the upper clad layer, the high frequency characteristics of the optical modulator are improved. However, when a semiconductor clad layer with a different material and doping concentration from the upper clad layer is grown on both sides in the longitudinal direction of the upper clad layer, there are various problems such as formation of electrodes on the surface of the grown layer, which makes it difficult to form electrodes. Occurs. Therefore, it is not easy to form an optical modulator with excellent high frequency characteristics.
そこで本発明は、このような問題を解決することを課題とする。 Therefore, an object of the present invention is to solve such a problem.
上記の問題を解決するために、本装置の一観点によれば、第1導電型の半導体を有する下部クラッド層と、前記下部クラッド層上に配置されたコア層を含むノンドープ層あるいは前記コア層を含む半絶縁層と、前記ノンドープ層あるいは前記半絶縁層上に配置され、前記第1導電型と逆の第2導電型または前記第1導電型を有する第1上部クラッド層と、前記下部クラッド層に接続された第1電極と、前記第1上部クラッド層の上に配置された第2電極と、前記第2電極の長手方向の端付近から外側にかけての少なくとも一部において前記ノンドープ層あるいは前記半絶縁層と前記第1上部クラッド層の間に配置され前記第2電極側の第1側面が前記第1上部クラッド層で覆われると共に、下面に接する下層に対して選択的にエッチング可能な第1半導体層と、前記第1半導体層と前記第1上部クラッド層の間に配置され前記第2電極側の第2側面が前記第1上部クラッド層で覆われた第2半導体層または前記1半導体層であって、前記第1上部クラッド層より高い抵抗率または前記第1上部クラッド層の導電型とは逆の導電型を有するブロック層とを有する光変調器が提供される。 In order to solve the above problem, according to one aspect of the present apparatus, a non-doped layer or a core layer including a lower clad layer having a first conductivity type semiconductor and a core layer disposed on the lower clad layer. A semi-insulating layer including: a first upper cladding layer disposed on the non-doped layer or the semi-insulating layer and having a second conductivity type opposite to the first conductivity type or the first conductivity type; and the lower cladding A first electrode connected to a layer; a second electrode disposed on the first upper cladding layer; and at least part of the second electrode from the vicinity in the longitudinal direction to the outside thereof, the non-doped layer or the The first side surface on the second electrode side, which is disposed between the semi-insulating layer and the first upper clad layer, is covered with the first upper clad layer and can be selectively etched with respect to the lower layer in contact with the lower surface. A first semiconductor layer, a second semiconductor layer disposed between the first semiconductor layer and the first upper cladding layer, wherein the second side surface on the second electrode side is covered with the first upper cladding layer, or the first semiconductor layer There is provided an optical modulator having a semiconductor layer and a block layer having a higher resistivity than the first upper cladding layer or a conductivity type opposite to the conductivity type of the first upper cladding layer.
開示の光変調器によれば、周波数特性が優れる共に形成が容易な光変調器が提供される。 According to the disclosed optical modulator, an optical modulator having excellent frequency characteristics and easy to form is provided.
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the technical scope of the present invention is not limited to these embodiments, but extends to the matters described in the claims and equivalents thereof.
図面が異なっても同じ構造を有する部分等には同一の符号を付し、その説明を省略する。 Even if the drawings are different, parts having the same structure are denoted by the same reference numerals, and description thereof is omitted.
(実施の形態1)
(1)構造
図1は、実施の形態1の光変調器を説明する平面図である。図1には、実施の形態1の光位相変調器2a,2bを含む半導体光装置4が示されている。実施の形態1の半導体光装置4は、マッハ・ツェンダ型光変調器である。
(Embodiment 1)
(1) Structure FIG. 1 is a plan view for explaining an optical modulator according to the first embodiment. FIG. 1 shows a semiconductor
半導体光装置4は、入力導波路6と、入力端に入力導波路6が接続された1×2 MMIカプラ8a(multi-mode-interference coupler)とを有する。半導体光装置4は更に、1x2 MMIカプラ8aの出力端の一方に接続された光位相変調器2aと、1x2 MMIカプラ8aの出力端の他方に接続された光位相変調器2bとを有する。半導体光装置4は更に、入力端の一方に光位相変調器2aが接続され入力端の他方に光位相変調器2bが接続された2×1 MMIカプラ8bと、2×1 MMIカプラ8bの出力端に接続された出力導波路10とを有する。
The semiconductor
光変調器2aと光変調器2bの構造は、略同じである。図2は、図1のII−II線に沿った断面図である。図3は、図1のIII−III線に沿った断面図である。
The structures of the
光変調器2a,2b(図2参照)は、第1導電型(例えば、n型)の半導体(例えば、n型InP)を有する下部クラッド層12と、下部クラッド層12上に配置されたノンドープ層14とを有する。下部クラッド層12は、例えば半導体基板(例えば、n型InP基板)と半導体基板上に形成されたバッファ層(例えば、n型InP層)とを有する。ノンドープ層14は例えば、ノンドープ(すなわち、i型)のAlGaInAs/AlGaInAs多重量子井戸(以下、AlGaInAsMQWと呼ぶ)からなるコア層を含む半導体層である。ノンドープ層14には、コア層とは別に、i型AlGaInAs層やi型InP層が含まれてもよい。コア層は、i型のInGaAsP/InGaAsP多重量子井戸であってもよい(実施の形態2〜4においても同様)。
The
光位相変調器2a,2b(図2参照)は更に、ノンドープ層14上に配置され、第1導電型と逆の第2導電型(例えば、p型)を有する第1上部クラッド層16a(例えば、p型InP層)を有する。光位相変調器2a,2bは更に、ノンドープ層14上に設けられ第1上部クラッド層16aと同じ導電型(例えば、p型)を有し、第1上部クラッド層16a及び後述する第1半導体層18a(図3参照)により上面が覆われた第2上部クラッド層16bを有する。第2上部クラッド層16bは、例えばp型InP層である。コア層は、第1及び第2上部クラッド層16a,16bおよび下部クラッド層12より高い屈折率を有する半導体層である。
The
光位相変調器2a,2bは更に、後述する上部電極の長手方向の端付近から外側にかけての部分(以降、「端部」と呼ぶ)においてノンドープ層14(図3参照)と第1上部クラッド層16aの間に配置された第1半導体層18a(例えば、i型InGaAsP層)を有する。第1半導体層18aは、ノンドープ層14の中央部側(すなわち、後述する第2電極側)の第1側面20aが第1上部クラッド層16aで覆われると共に、下面に接する下層に対して選択的にエッチング可能な半導体層である。実施の形態1の下層は、第2上部クラッド層16bである。下層に対して選択的にエッチング可能とは、下層に対するエッチング速度より5倍以上(好ましくは、10倍以上)速いエッチング速度でエッチング可能なことを言う。この様なエッチングを可能にするエッチング液は、選択エッチング液と呼ばれる。
The
実施の形態1の第1半導体層18aは更に、第1及び第2上部クラッド層16a,16bより高い抵抗率を有する半導体層である。第1半導体層18aは、後述するように、ノンドープ層14の長手方向の端部に印加される電界を抑制する半導体層(以下、ブロック層と呼ぶ)である。
The
光位相変調器2a,2b(図2及び図3参照)は更に、第1上部クラッド層16aの中央部上に配置されたコンタクト層22a,22b(例えば、p型InGaAs層)と第2電極24ba,24bb(以下、上部電極と呼ぶ)とを有する。上部電極24ba,24bbは、コンタクト層22a,22bを介して、上部クラッド層16aの中央部上に配置される。光位相変調器2a,2bは更に、下部クラッド層12に接続された共通の第1電極24a(以下、下部電極と呼ぶ)を有する。
The
上部電極24ba,24bb(図2及び図3参照)は好ましくは、平面視においてブロック層(実施の形態1では、第1半導体層18a)に接する電極である。上部電極24ba,24bbは、平面視においてブロック層の端部を覆ってもよい。或いは上部電極24ba,24bbは、平面視においてブロック層から離隔してもよい。上部電極24ba,24bbとブロック層の重なりは、好ましくは5μm以内である。同様に上部電極24ba,24bbとブロック層の間隔は、好ましくは5μm以内である。
The upper electrodes 24ba and 24bb (see FIGS. 2 and 3) are preferably electrodes in contact with the block layer (in the first embodiment, the
第1上部クラッド層16a(図3参照)、第2上部クラッド層16bおよび下部クラッド層12は好ましく、1×1017cm−3以上1×1020cm−3以下の不純物濃度(あるいはキャリア濃度;以下、同様)を有する導電性の半導体層である。更に好ましくは、第1上部クラッド層16a、第2上部クラッド層16bおよび下部クラッド層12は、5×1017cm−3以上5×1019cm−3以下の不純物濃度を有する導電性の半導体層である。コンタクト層22a,22bは、第1上部クラッド層16aの不純物濃度より高い不純物濃度を有する導電性の半導体層である。
The first upper clad
ノンドープ層14は好ましくは、5×1016cm−3以下の不純物濃度を有する半導体層(すなわち、i型半導体層)である。更に好ましくはノンドープ層14は、2×1016cm−3以下の不純物濃度を有する半導体層である。ノンドープ層14は、1×105Ωcm以上(又は、5×105Ωcm以上)の抵抗率を有する半導体層(すなわち、半絶縁性の半導体層(以下、半絶縁層と呼ぶ))で置き換えてもよい。
The
光位相変調器2a,2b(図2及び図3参照)は例えば、ノンドープ層14を有し一方向に延在する突出部(即ち、ハイメサ)を持つ導波路構造からなる。光位相変調器2a,2bの側方には好ましくは、樹脂層26(例えば、ベンゾシクロブテン層)が設けられる。ノンドープ層14と樹脂層26の間には好ましくは、パッシベーション膜28a(例えば、SiO2膜)が設けられる。樹脂層26の表面には好ましくは、別のパッシベーション膜28b(例えば、SiO2膜)が設けられる。
The
図1〜3を参照して説明した例では、第1半導体層18aは、ノンドープ層14の一端側の領域および他端側の領域の両方の上に配置されている。しかし第1半導体層18aは、ノンドープ層14の一端側の領域の上に配置されてもよい。この場合、コンタクト層22a,22bおよび上部電極24ba,24bbは、第1上部クラッド層16aを介してノンドープ層14の他端側の領域の上方に配置される(後述する実施の形態2においても同様)。
In the example described with reference to FIGS. 1 to 3, the
(2)動作
(2−1)半導体光装置の動作
図4は、実施の形態1の半導体光装置4の動作の一例を説明する図である。
(2) Operation (2-1) Operation of Semiconductor Optical Device FIG. 4 is a diagram for explaining an example of the operation of the semiconductor
入力導波路6に入射した光30は、1×2MMIカプラ8aにより第1分岐光29aと第2分岐光29bに分割される。第1分岐光29aは一方の光位相変調器2aに供給され、位相が変調される。第2分岐光29bは、他方の光位相変調器2bに供給される。図4に示す例では、第2分岐光29bの位相は変調されない。その後、第1分岐光29aおよび第2分岐光29bは、2×1MMIカプラ8bにより合波されて出力光になる。出力光32は出力導波路10を伝搬し、半導体光装置4から出力される。
The light 30 incident on the
出力光の強度は、第1分岐光29aと第2分岐光29bの位相差に応じて変化する。例えば、第1分岐光29aと第2分岐光29bの位相差が0 radの場合、出力光の強度は最大になる。一方、第1分岐光29aと第2分岐光29bの位相差がπ radの場合、出力光の強度は最小になる。第1分岐光29aの位相は、一方の光位相変調器2aに供給される電気信号の電圧に応じて変化する。第2分岐光29bの位相は、他方の光変調器2bに供給される定電圧により、一定に保たれる。
The intensity of the output light changes according to the phase difference between the first
光位相変調器2a,2bの上部電極24ba,24bbと下部電極24aの間には、第1及び第2上部クラッド層16a,16bと下部クラッド層12とを含むPN接合の逆バイアス電圧が印加される。逆バイアス電圧は、例えば定電圧源34、35により供給される。
A reverse bias voltage of a PN junction including the first and second upper cladding layers 16a and 16b and the
逆バイアス電圧の印加によりコア層14には、電界(ビルドイン・ポテンシャルに対応する電界より強い電界)が発生する。すると、例えばQCSE効果(Quantum Confined Stark Effect)により、コア層14の屈折率が変化する。すなわちコア層14の屈折率が、コア層内の電界強度に応じて変化する。
By applying the reverse bias voltage, an electric field (an electric field stronger than the electric field corresponding to the build-in potential) is generated in the
光位相変調器2aには更に、逆バイアス電圧に重畳された10Gb/sを超える電気信号が供給される。電気信号は例えば、外部回路36により供給される。
The
上部電極24ba,24bbと下部電極24aの間に印加される電気信号に応答して、一方の光変調器2aに含まれるコア層14の屈折率(以下、コア屈折率と呼ぶ)が変化する。このコア屈折率の変化により、一方の光位相変調器2aを伝搬する第1分岐光29aの位相が変調される。すると、第1分岐光29aと第2分岐光29bの位相差が変化し、半導体光装置4の出力光の強度が変化する。
In response to an electrical signal applied between the upper electrodes 24ba, 24bb and the
(2−2)光変調器の周波数特性
図5〜図7は、光変調器2a,2bの周波数特性を説明する図である。図5(a)は、第1半導体層18a(ブロック層)を有さない光位相変調器37(以下、ブロック層無し光変調器と呼ぶ)の長手方向の断面図である。ブロック層無し光位相変調器37の構造は、第1半導体層18a(ブロック層)を有さないこと以外は、実施の形態1の光位相変調器2a,2bの構造と略同じである。
(2-2) Frequency Characteristics of Optical Modulator FIGS. 5 to 7 are diagrams for explaining the frequency characteristics of the
図5(a)には、ブロック層無し光位相変調器37に発生する電界38aが示されている。図5(b)には、実施の形態1の光位相変調器2a,2bに発生する電界38bが示されている。
FIG. 5A shows an
図5(a)の電界38aは、逆バイアス電圧に重畳された変調信号のビットレートに対して低周波の信号(例えば、50MHz以下の信号)が、ブロック層無し光位相変調器37に供給された場合に発生する電界である。同様に図5(b)の電界38bは、逆バイアス電圧に重畳された低周波信号(例えば、50MHz以下の電気信号)が、実施の形態1の光変調器2a,2bに供給された場合に発生する電界である。
In the
実線は、ノンドープ層14に発生する電界を示している(後述する図6についても同様)。 A solid line indicates an electric field generated in the non-doped layer 14 (the same applies to FIG. 6 described later).
破線は、下部クラッド層12および上部クラッド層16(又は、第1及び第2上部クラッド層16a,16b)に発生する微弱な電界を示している。
A broken line indicates a weak electric field generated in the
図5(a)に示すようにブロック層無し光変調器37の電界38aは、平面視において上部電極24bの外側に浸み出す。ノンドープ層14における電界強度は、上部電極24bの下側では略一定に保たれ、上部電極24bの外側では、上部電極24bから遠ざかるに従い徐々に弱くなる。
As shown in FIG. 5A, the
実施の形態1の光位相変調器2a,2bのノンドープ層14における電界強度も、上部電極24ba,24bbの下側では略一定に保たれる。上部電極24ba,24bbの外側では、実施の形態1のノンドープ層14における電界強度は、前述のブロック層無し光位相変調器37と比較して弱くなる。
The electric field strength in the
実施の形態1の光位相変調器2a,2bには、上部電極24ba,24bbの外側に第1半導体層18a(ブロック層)が設けられている。第1半導体層18aは、第1及び第2上部クラッド層16a,16b(以下、上部クラッド層16a,16bと呼ぶ)より高い抵抗率を有する半導体層である。従って第1半導体層18a(ブロック層)における電界強度は、ノンドープ層14における電界強度と同程度になる。従って、上部電極24ba,24bbに逆バイアス電圧が印加されると、上部電極24ba,24bbの外側では、逆バイアス電圧の一部が第1半導体層18a(ブロック層)に印加される。その結果、実施の形態1の光変調器2a,2bではノンドープ層14における電界強度が、上部電極24ba,24bbの外側では小さくなる。すなわち、ノンドープ層14の長手方向の端部に発生する電界の強度が、第1半導体層18a(ブロック層)により抑制される。
In the
図6(a)には、逆バイアス電圧に重畳された高周波信号(例えば、1GHz以上の電気信号)が供給されたブロック層無し光位相変調器37に発生する電界40aが示されている。図6(b)には、逆バイアス電圧に重畳された高周波信号(例えば、1GHz以上の電気信号)が供給された光変調器2a,2b(実施の形態1の光変調器)に発生する電界40bが示されている。
FIG. 6A shows an
図6(a)および図6(b)に示すように、第1半導体層18a(ブロック層)の有無に拘わらず、高周波信号に対する電界40a,40bは、上部電極24b,24ba,24bbの外側には殆ど浸み出さない。
As shown in FIGS. 6 (a) and 6 (b), the
InP等の半導体の誘電損失は、電気信号の周波数が増加すると増加する。上部電極24b,24ba,24bbの外側を通りノンドープ層14に至る経路は、上部電極24b,24ba,24bbの下側を通りノンドープ層14に至る経路より長い。従って、上部電極24b,24ba,24bbの外側の経路は、誘電損失の影響を受けやすい。その結果、高帯域(例えば、1GHz以上の周波数領域)では上部電極24b,24ba,24bbの外側には電界40a,40bは殆ど浸み出さない。
The dielectric loss of a semiconductor such as InP increases as the frequency of the electrical signal increases. The path that passes outside the
ブロック層無し光位相変調器37では、高周波信号(例えば、1GHz以上の電気信号)に対するコア層14の電界強度の分布と、低周波信号(例えば、50MHz以下の電気信号)に対するコア層14の電界強度分布とは大きく異なる。具体的には、低周波信号により発生する電界の浸み出しは、高周波信号に対しては殆ど生じない(図5(a)および図6(a)参照)。
In the
従ってブロック層無し光位相変調器37では、高周波信号によりコア屈折率が実質的に変化する領域は、上部電極24bの下側の領域に限定される。一方、低周波信号によりコア屈折率が実質的に変化する領域は、上部電極24bの外側と下側とを合わせた領域である。従ってブロック層無し光位相変調器37では、高周波信号に対する変調度は、低周波信号に対する変調度より小さくなる。具体的には例えば、ブロック層無し光位相変調器37の変調度は、50MHz〜1GHzの周波数領域(以下、低帯域と呼ぶ)で急激に低下する。
Therefore, in the
なお、図5の電界38a,38bに対応する低周波信号の周波数は、上記低帯域の下限周波数(50MHz)以下の周波数である。すなわち、図5の電界38a,38bに対応する低周波信号の周波数と図6の電界40a,40bに対応する高周波信号の周波数の間の帯域を、低帯域と呼ぶ。
Note that the frequency of the low frequency signal corresponding to the
一方、図5(b)に示すように、実施の形態1の光変調器2a,2bでは、低周波信号による電界の浸み出しによりノンドープ層に印加される電界は小さい。従って、低周波信号の印加によりコア屈折率が変化する量は微小である。従って実施の形態1の光変調器2a,2bでは、コア屈折率が変化する量が、電気信号の周波数に大きく依存しない従って実施の形態1によれば、光位相変調器2a,2bの低帯域における応答特性(変調度)の劣化が抑制される。
On the other hand, as shown in FIG. 5B, in the
図7は、ノンドープ層14における電界強度分布の一例を示す図である。縦軸は、ノンドープ層14における電界強度である。横軸は、ノンドープ層14の長手方向における座標である。横軸の原点は、上部電極24b,24ba,24bbの一端の座標が0.5mmになるように定められている。長手方向の座標が0〜0.5mmの領域は、上部電極24b,24ba,24bbの下側の領域である。長手方向の座標が0.5mmより大きい領域は、上部電極24b,24ba,24bbの外側の領域である。
FIG. 7 is a diagram illustrating an example of an electric field intensity distribution in the
図7のデータは、電磁界シミュレーションにより算出されたデータである。電磁界シミュレーションに用いた電気信号の周波数は、50MHzである。シミュレーションに用いたモデル(光変調器)のノンドープ層14は、厚さ900nmでありi型AlGaInAs MQW(Multiple Quantum Well)コア層およびi型InP層を含む層である。
The data in FIG. 7 is data calculated by electromagnetic field simulation. The frequency of the electric signal used for the electromagnetic field simulation is 50 MHz. The
第1電界分布42aは、ブロック層無し光位相変調器37のノンドープ層14における電界分布である。第2電界分布42bは、厚さ200 nmの第1半導体層18a(ブロック層)を有する光位相変調器2a,2bのノンドープ層14における電界分布である。第3電界分布42cは、厚さ500 nmの第1半導体層18a(ブロック層)を有する光位相変調器2a,2bのノンドープ層14における電界分布である。
The first
図7に示すように、ブロック層無し光位相変調器37(図5(a)参照)では、上部電極24bの外側の電界強度は、上部電極24bから遠ざかるに従って徐々に減少する(第1電界分布42a参照)。一方、第1半導体層18a(ブロック層)を有する光位相変調器2a,2b(図5(b)参照)では、上部電極24ba,24bbの外側の電界強度は、ブロック層無し光変調器37の場合と比較して小さい(第2及び第3電界分布42b,42c参照)。
As shown in FIG. 7, in the
すなわち実施の形態1の光変調器2a,2bによれば、低周波信号(50MHz以下の電気信号)の印加により上部電極24ba、24bbの外側で起こるコア屈折率の変化量は小さい。従って、実施の形態1の光変調器2a,2bによれば、低帯域(例えば、50MHz〜1GHz)における応答特性(変調度)の劣化を抑制することができる。
That is, according to the
尚、図7に示すように、上部電極24ba,24bbの外側の電界強度は、第1半導体層18a(ブロック層)が厚いほど小さい。従って、第1半導体層18a(ブロック層)は厚いほど好ましい。
As shown in FIG. 7, the electric field strength outside the upper electrodes 24ba and 24bb is smaller as the
(3)製造方法
図8及び図9は、実施の形態1の光変調器の製造方法を説明する工程断面図である。
(3) Manufacturing Method FIGS. 8 and 9 are process cross-sectional views illustrating a method of manufacturing the optical modulator of the first embodiment.
(3−1)コア層を含むノンドープ層の形成工程(図8(a)参照)
第1導電型の半導体を有する下部クラッド層12上に、コア層を含むノンドープ層14を成長する。ノンドープ層14は例えば、有機金属成長法または分子線エピタキシー成長法により成長する。後述する各半導体層についても、同様である。
(3-1) Step of forming a non-doped layer including a core layer (see FIG. 8A)
A
具体的には例えば、n型InP基板44の上に、n型InPバッファ層(図示せず)と、AlGaInAs MQWを含むi型半導体層(ノンドープ層14)とを成長する。n型InP基板44とn型InPバッファ層は、下部クラッド層12を形成する。
Specifically, for example, an n-type InP buffer layer (not shown) and an i-type semiconductor layer containing AlGaInAs MQW (non-doped layer 14) are grown on the n-type InP substrate 44. The n-type InP substrate 44 and the n-type InP buffer layer form the
(3−2)第2上部クラッドの形成工程(図8(b)参照)
ノンドープ層14上に、第1導電型とは異なる第2導電型の第2上部クラッド層16bを成長する。
(3-2) Step of forming second upper clad (see FIG. 8B)
A second
具体的には例えば、ノンドープ層14上に、第2p型InP層(第2上部クラッド層16b)を成長する。
Specifically, for example, a second p-type InP layer (second
(3−3)第1半導体膜の形成工程(図8(c)参照)
第2上部クラッド層16bの上に、下面に接する第1下層(実施の形態1では、第2上部クラッド層16b)に対して選択的にエッチング可能な第1半導体膜46aを成長する。第1半導体膜46aは、第2上部クラッド層16bおよび後述する第1上部クラッド層16aより高い抵抗率を有するブロック層である。
(3-3) First semiconductor film formation step (see FIG. 8C)
A
具体的には例えば、第2p型InP層(第2上部クラッド層16b)の上に、i型InGaAsP膜(第1半導体膜46a)を成長する。i型InGaAsP膜(第1半導体膜46a)は、第2p型InPクラッド層(第2上部クラッド層16b)に対して選択的にエッチング可能な半導体である。
Specifically, for example, an i-type InGaAsP film (
(3−4)選択エッチング工程(図9(a)参照)
第1半導体膜46a(図8(c)参照)の変調器形成領域48aの中央部(以下、第1中央部と呼ぶ)を、第1下層(具体的には、第2上部クラッド層16b)に対して選択的にエッチングする。この時、第1下層は殆どエッチングされない。変調器形成領域48aは、光位相変調器2a,2b(図1参照)に対応する領域である。
(3-4) Selective etching process (see FIG. 9A)
The central portion (hereinafter referred to as the first central portion) of the
第1半導体膜46aのエッチング速度は好ましくは、第1下層の5倍以上(好ましくは、10倍以上)である。このエッチングにより第1半導体膜46aは、図9(a)に示すように、第1半導体層18a(ブロック層)になる。
The etching rate of the
具体的には例えば、i型InGaAsP膜(第1半導体膜46a)のうち上部電極24ba,24bb(図3参照)に対応する領域を、例えばHClとH2O2とH2Oの混合液により、選択的にウェットエッチングする。第2上部クラッド層16bは殆どエッチングされず、該混合液に曝されても表面は平坦なままである。
Specifically, for example, the region corresponding to the upper electrodes 24ba and 24bb (see FIG. 3) in the i-type InGaAsP film (
(3−5)第1上部クラッド層およびコンタクト層の形成工程(図9(b)参照)
第1中央部がエッチングされた第1半導体膜46a(すなわち、第1半導体層18a)および第1下層(第2上部クラッド層16b)の上に第1導電型と逆の第2導電型(例えば、p型)の第1上部クラッド層16aを成長する(図9(b)参照)。その後、第1上部クラッド層16aの上に、第2導電型のコンタクト層22a,22b(図2参照)を形成する。
(3-5) First upper cladding layer and contact layer forming step (see FIG. 9B)
A second conductivity type opposite to the first conductivity type (for example, on the
例えば、選択的にエッチングしたi型InGaAsP膜(第1半導体膜46a)および第2p型InP層(第2上部クラッド層16b)の上に更に、第1p型InP層(第1上部クラッド層16a)を成長する。その後、第1p型InP層(第1上部クラッド層16a)の上に、p型InGaAs層(コンタクト層122)を成長する。
For example, the first p-type InP layer (first upper clad
第1p型InPクラッド層(第1上部クラッド層16a)およびp型InGaAs層(コンタクト層122)は、n型InP基板44全体を覆うように成長する。
The first p-type InP cladding layer (first
その後、上部電極24ba,24bbに対応する領域が残るようにp型InGaAs層をエッチングして、コンタクト層22a,22bを形成する。 Thereafter, the p-type InGaAs layer is etched so that regions corresponding to the upper electrodes 24ba and 24bb remain to form contact layers 22a and 22b.
(3−6)光導波路の形成(図2参照)
コンタクト層22a,22bの形成後、例えばドライエッチングにより成長層を下部クラッド層12の上面までエッチングして、ハイメサ構造の光導波路を形成する。
(3-6) Formation of optical waveguide (see FIG. 2)
After the contact layers 22a and 22b are formed, the growth layer is etched to the upper surface of the
その後、エッチング面をパッシベーション膜28a(図2参照)で覆う。更に形成した光導波路の側方に、樹脂層26を形成する。樹脂層26は、例えばベンゾシクロブテン層である。更に、樹脂層26を覆うパッシベーション膜28bを形成する。パッシベーション膜28a,28bは、例えばSiO2膜である。
Thereafter, the etched surface is covered with a
(3−7)電極の形成(図9(c)参照)
導波路の形成後、下部クラッド層12に接続された下部電極24aと、第1上部クラッド層16aの中央部上の上部電極24ba,24bbとを形成する。
(3-7) Formation of electrode (see FIG. 9C)
After the formation of the waveguide, the
具体的には例えば、n型InP基板44の裏面に下部電極24aを形成する。更に、コンタクト層22a,22b上に、上部電極24ba,24bbを形成する。その後、半導体基板44を劈開して、それぞれが光変調器2a,2bを含む複数の半導体装置に分割する。
Specifically, for example, the
以上の工程により、光変調器2a,2bが形成される。光位相変調器2a,2bは例えば、半導体光装置4の各構成要素(例えば、入力導波路6等)と一緒に形成される。
The
実施の形態1の製造方法によれば、電界の浸み出しを抑制する層構造(例えば、第1半導体層18+第1上部クラッド層16a)を、選択成長を用いずに形成することができる。従って、光変調器2a,2bの形成が容易になる。
According to the manufacturing method of the first embodiment, the layer structure (for example, the first semiconductor layer 18 + the first
図8〜9を参照して説明した製造方法では、変調器形成領域48aの中央部で第1半導体膜46aを選択的にエッチングする。しかし、変調器形成領域48aの一端側で第1半導体膜46aを選択的にエッチングしてもよい。この場合、コンタクト層22a,22bおよび上部電極24ba,24bbは、第1半導体層18aを選択的にエッチングした領域の上方に形成する。
In the manufacturing method described with reference to FIGS. 8 to 9, the
また図8〜9を参照して説明した製造方法では、下部クラッド層12上にコア層を含むノンドープ層14を成長する。このノンドープ層14の代わりに、コア層を含む半絶縁層を成長してもよい(実施の形態2においても同様)。
In the manufacturing method described with reference to FIGS. 8 to 9, the
(4)半絶縁性クラッド層を有する光変調器
図10は、上部クラッド層16の長手方向の両側に半絶縁性クラッド層52を有する光変調器54の断面図である。図10には、逆バイアス電圧に重畳された低周波信号(例えば、50MHz以下の電気信号)が供給された時に発生する電界38cが示されている。低周波信号は、コンタクト層22上に配置された上部電極24bに供給される。
(4) Optical Modulator Having Semi-Insulating Cladding Layer FIG. 10 is a cross-sectional view of an
半絶縁性クラッド層52は、図10に示すように、上部電極24bの外側に発生する電界(コア層14内の電界)を抑制する。従って図10に示す光変調器54によれば、光変調器の低帯域における応答特性(変調度)の劣化が抑制される。
As shown in FIG. 10, the
図11は、半絶縁性クラッド層52の問題点を説明する図である。半絶縁性クラッド層52を形成するためには先ず、上部クラッド層16(図5(a)参照)のうち上部電極24bの外側に対応する領域を除去する。その後、上部クラッド層16を除去した領域に半絶縁性クラッド層52(例えば、半絶縁性InP層)を、有機金属成長法により選択的に成長する。しかし、上部クラッド層16を除去した領域に半絶縁性クラッド層52を選択的に成長すると、上部クラッド層16と半絶縁性クラッド層52の境界に段差56(図11参照)が形成される。この様な段差56は、上部電極24bの形成を困難にする。
FIG. 11 is a diagram for explaining the problem of the semi-insulating clad
上述したように、実施の形態1の光位相変調器2a,2bは、選択成長によらずに形成可能な層構造(第1半導体層18a+第1上部クラッド層16a)により、電界の浸み出しを抑制する。従って実施の形態1によれば、上部電極24bの形成を困難にする突起56を発生させずに、光位相変調器の周波数特性を改善することができる。すなわち実施の形態1によれば、周波数特性に優れた光変調器の形成が容易になる。
As described above, the
なお、以上の例ではマッハ・ツェンダ型光変調器に用いられる光位相変調器の例を示したが、本発明の構造は逆バイアスを印加する光変調器すべてに適用可能であり、例えば電界吸収型変調器でも同様の効果が得られる。 In the above example, an example of an optical phase modulator used for a Mach-Zehnder type optical modulator has been shown. However, the structure of the present invention can be applied to all optical modulators to which a reverse bias is applied. A similar effect can be obtained with a type modulator.
(5)変形例
(5−1)変形例1
以上の例では第1半導体層18aは、第1上部クラッド層16aおよび第2上部クラッド層16bより高い抵抗率を有するブロック層である。しかし第1半導体層18aは、第1上部クラッド層16aの導電型(例えば、p型)とは逆の導電型(例えば、n型)を有するブロック層であってもよい。以下、第1半導体層18aの導電型が第1上部クラッド層16aの導電型と逆の光変調器を、変形例1の光変調器と呼ぶ。
(5) Modification (5-1)
In the above example, the
変形例1の上部電極24ba,24bbに逆バイアス電圧が印加されると、上部電極24ba,24bbの外側では逆バイアス電圧の一部が、第1上部クラッド層16aと第1半導体層18aとを含むpn接合の空乏層を広げるために使われる。その結果、上部電極24ba,24bbの外側のコア層14に印加される電圧が抑制される。従って変形例1によっても、低帯域における応答特性(変調度)の劣化が抑制される。
When a reverse bias voltage is applied to the upper electrodes 24ba and 24bb of
第1半導体層18aにおける不純物濃度が十分高ければ、第1半導体層18aが薄くても、第1上部クラッド層16aと第1半導体層18aとを含むpn接合には、大きな電圧の印加が発生し得る。従って、第1半導体層18aを薄層化しても、周波数特性の劣化は抑制できる。すなわち変形例1によれば、第1半導体層18aを薄層化できる。第1半導体層18aが薄層化されると、第1上部クラッド層16aの中央部と第1半導体層18aの境界で発生する導波光の反射が抑制される。
If the impurity concentration in the
変形例1の光変調器は、図8及び図9を参照して説明した製造方法と略同じ手順で製造できる。具体的には、第1半導体膜46a(図8(c)参照)の導電型が第1上部クラッド層16aの導電型とは逆導電型であること以外は、図8及び図9を参照して説明した製造方法と同じ手順により変形例1の光変調器を製造できる。従って変形例1の光変調器も、図3を参照して説明した光変調器と同様、容易に形成である。
The optical modulator of
(5−2)変形例2
また以上の例では、第1上部クラッド層16aおよび第2上部クラッド層16bは、下部クラッド層12の導電型(例えば、n型)と逆の第2導電型(例えば、p型)を有する半導体層である。しかし、第1上部クラッド層16aおよび第2上部クラッド層16bは、下部クラッド層12の導電型(例えば、n型)と同じ導電型を有する半導体層であっても良い(実施の形態2〜4に於いても同様)。以下、上部クラッド層と下部クラッド層の導電型が同じ光変調器を、変形例2の光変調器と呼ぶ。
(5-2) Modification 2
In the above example, the first
上部クラッド層と下部クラッド層が同じ導電型を有していてもコア層周辺の層14がi型または半絶縁性なので、コア層には大きな電界が印加される。従って、入射光の位相を変調することは可能である。更に変形例2の変調器は、第1半導体層18a(ブロック層)を有するので、低帯域における応答特性の劣化を抑制することができる。
Even if the upper cladding layer and the lower cladding layer have the same conductivity type, a large electric field is applied to the core layer because the
ところで、半導体の光吸収係数は導電型により異なることがある。従って、上部クラッド層と下部クラッド層の導電型を、光吸収係数が小さくなる導電型にすることで光変調器の光損失を低減することができる。例えば、n型InPの光吸収係数は、p型InPの光吸収形係数より小さい。従って、上部クラッド層および下部クラッド層をn型InPで形成することで、光変調器の光損失を低減することができる。 By the way, the light absorption coefficient of a semiconductor may differ with conductivity types. Therefore, the optical loss of the optical modulator can be reduced by changing the conductivity type of the upper clad layer and the lower clad layer to a conductivity type having a small light absorption coefficient. For example, the light absorption coefficient of n-type InP is smaller than the light absorption coefficient of p-type InP. Therefore, the optical loss of the optical modulator can be reduced by forming the upper cladding layer and the lower cladding layer with n-type InP.
同様に、高周波に対する半導体の損失は導電型により異なることがある。上部クラッド層と下部クラッド層の導電型を、高周波に対する損失が小さい導電型にすることで光変調器の高周波特性を改善することができる。例えば、n型InPの高周波に対する損失は、p型InPの高周波に対する損失より小さい。従って、上部クラッド層および下部クラッド層をn型InPで形成することで、光変調器の高周波特性を改善することができる。 Similarly, semiconductor losses for high frequencies may vary by conductivity type. The high frequency characteristics of the optical modulator can be improved by changing the conductivity type of the upper cladding layer and the lower cladding layer to a conductivity type having a small loss with respect to the high frequency. For example, the loss of n-type InP with respect to high frequency is smaller than the loss of p-type InP with respect to high frequency. Therefore, the high frequency characteristics of the optical modulator can be improved by forming the upper cladding layer and the lower cladding layer with n-type InP.
変形例2の光変調器は、図8及び図9を参照して説明した製造方法と略同じ手順で製造できる。具体的には、第1及び第2上部クラッド層16a,16bとして、下部クラッド層12の導電型と同じ導電型を有する半導体層を成長すること以外は、図8及び図9を参照して説明した製造方法と同じ手順により、変形例2の光変調器を製造できる。従って、変形例2の光変調器も、図3を参照して説明した光変調器と同様に容易に形成である。
The optical modulator of Modification 2 can be manufactured by substantially the same procedure as the manufacturing method described with reference to FIGS. Specifically, the first and second upper cladding layers 16a and 16b will be described with reference to FIGS. 8 and 9 except that a semiconductor layer having the same conductivity type as that of the
(5−3)変形例3
また以上の例では、光変調器2a,2bは、第1半導体層18aとノンドープ層14の間に、第2上部クラッド層16b(図3参照)を有する。しかし光位相変調器2a,2bは、第2上部クラッド層16bを有さなくても良い。以下、第2上部クラッド層16bを有さない光変調器を、変形例3の光変調器と呼ぶ。
(5-3) Modification 3
In the above example, the
図12は、変形例3の光変調器2cの長手方向の断面図である。第2上部クラッド層16bの有無に拘わらず、上部電極24ba,24bbに逆バイアス電圧が印加されると、第1半導体層18a(ブロック層)には、ノンドープ層14に発生する電界と同程度に強い電界が発生する。従って変形例3によれば、低帯域における応答特性(変調度)の劣化が抑制される。
FIG. 12 is a cross-sectional view in the longitudinal direction of the
変形例3の光変調器2cは、図8及び図9を参照して説明した製造方法と略同じ手順で形成できる。具体的には、第2上部クラッド層16b(図8(b)参照)を成長しないこと以外は図8及び図9を参照して説明した製造方法と同じ手順により、変形例3の光変調器3cを製造できる。従って変形例3の光変調器2cも、図3の光変調器2a,2bと同様に容易に形成である。更に第2上部クラッド層16bを成長しないので、製造工程が簡素化される(実施の形態2の光変調器202cについても同様)。
The
尚、コア層14がi型AlGaInAs MQWで第1半導体層18aがi型InGaAs層の場合、選択エッチング液は例えばAlGaAsAs層のエッチングレートが早くなるように組成比率を調整したHCl:CH3COOH:H2O2:H2Oである。
In the case where the
(5−4)変形例4
また以上の例では、第1半導体層18aはInGaAsP層である。しかし、第1半導体層18aは、InGaAsP層以外の半導体層であってもよい。例えば、第1半導体層18aは、AlGaInAs層であっても良い。AlGaInAs層は、InP層に対して選択エッチング可能な半導体層である。
(5-4)
In the above example, the
以上のように実施の形態1の光変調器は、高抵抗率(又は、第1上部クラッド層とは逆の導電型)を有すると共に選択エッチング可能な第1半導体層18a(ブロック層)を、コア層14の長手方向の端部の上に有する。従って、電界の浸み出しを抑制する層構造(第1半導体層18a+第1上部クラッド層16a)が、選択成長を用いずに形成できる。従って実施の形態1によれば、周波数特性に優れる共に形成が容易な光変調器が提供される。
As described above, the optical modulator of the first embodiment has the
なお以上の例では、図1に示す半導体光装置4に含まれる光位相変調器2a,2bを、実施の形態1の光変調器の一例として説明した。しかし、図1に示す半導体光装置4は、図3に示す構造を含むマッハ・ツェンダ型光変調器なので、実施の形態1の光変調器とも考えられる。
In the above example, the
(実施の形態2)
実施の形態2の光変調器は、実施の形態1の光位相変調器2a,2b(図3参照)において更に、第1半導体層18aと第1上部クラッド層16aの間に配置された第2半導体層を有する光位相変調器である。実施の形態2の光変調器は、第2半導体層を有すること以外は、実施の形態1の光変調器2a,2bと略同じ構造を有している。従って、実施の形態1と同じ部分については、説明を省略または簡単にする。
(Embodiment 2)
The optical modulator of the second embodiment further includes a second
(1)構造
図13は、実施の形態2の光変調器202aの長手方向に沿った断面図である。
(1) Structure FIG. 13 is a cross-sectional view along the longitudinal direction of the
実施の形態2の光変調器202aは、第1半導体層218aと第1上部クラッド層16aの間に配置された第2半導体層218bを有する。
The
図13に示すように、第2半導体層218bの上部電極側(第2電極側)の第2側面20bは、第1上部クラッド層16aで覆われる。第2半導体層218bは、第1上部クラッド層16aより高い抵抗率または第1上部クラッド層16aの導電型とは逆の導電型を有するブロック層である。
As shown in FIG. 13, the
第2半導体層218bは好ましくは、第1上部クラッド層16aの屈折率以上で第1半導体層218aの屈折率より小さい屈折率を有する半導体層である。更に好ましくは、第2半導体層218bは、第1上部クラッド層16aの屈折率を有する半導体層である。
The
具体的には例えば、第1上部クラッド層16aおよび第2上部クラッド層16bは、p型のInP層である。第1半導体層218aは例えば、i型(又は、n型)のInGaAsP層である。第2半導体層218bは例えば、i型(又は、n型)のInP層である。
Specifically, for example, the first
光変調器202aは、実施の形態1の光変調器2a,2bと同様、下層に対して選択エッチング可能な第1半導体層218aを有する。従って、実施の形態2の光変調器202aは、実施の形態1の光変調器2a,2bと同様、容易に形成することができる。
Similar to the
第1半導体層218aおよび第2半導体層218bは、高抵抗率(又は、上部クラッド層とは逆の導電型)を有するブロック層である。従って、実施の形態2によれば、実施の形態1と同様、上部電極24baの外側への電界の浸み出しを抑制することができる。従って、実施の形態2によれば、実施の形態1と同様、周波数特性に優れる共に形成が容易な光変調器を提供できる。
The
更に第2半導体層218bが電界の浸み出しを抑制するブロック層なので、第1半導体層218aを薄くしても、上部電極24baの外側への電界の浸み出しを抑制することができる。
Further, since the
ところで上述したように、第2半導体層218bは、第1上部クラッド層16a(例えば、p型InP層)の屈折率以上で第1半導体層218a(例えば、i型InGaAsP層)の屈折率より小さい屈折率を有する半導体層(例えば、i型InP層)である。従って、第1半導体層218aを薄くすることで、第1半導体層218aが配置された領域の導波モードと第1半導体層218aがない電極部の導波モードの差異を小さくすることができる。従って実施の形態2によれば、コア層端部とコア層中央部の境界で発生する光反射を抑制することができる。
As described above, the
(2)製造方法
図14は、実施の形態2の光変調器202aの製造方法を説明する工程断面図である。
(2) Manufacturing Method FIG. 14 is a process cross-sectional view illustrating a method for manufacturing the
(2−1)コア層および第2上部クラッドの形成工程(図8(a)〜図8(b)参照)
実施の形態1と略同じ手順により、第1導電型の半導体(例えば、n型InP)を有する下部クラッド層12上に、コア層を含むノンドープ層14(例えば、i型AlGaInAs MQWを含む半導体層)と第2上部クラッド層16b(例えば、n型InP層)を成長する。
(2-1) Core layer and second upper clad forming step (see FIGS. 8A to 8B)
By substantially the same procedure as in the first embodiment, a
(2−2)第2及び第3半導体膜の形成工程(図14(a)参照)
ノンドープ層14の上方に、下面に接する第2下層(例えば、第2上部クラッド層16b)に対して選択的にエッチング可能な第2半導体膜46bと第2半導体膜46b上の第3半導体膜46cとを含む積層膜58を成長する。第2半導体膜46bは例えば、i型InGaAsP膜である。第3半導体膜46cは、例えばi型InP層である。
(2-2) Second and third semiconductor film formation steps (see FIG. 14A)
Above the
第2半導体膜46bおよび第3半導体膜46cは、第2上部クラッド層16bおよび後述する第1上部クラッド層16aより高い抵抗率(又は、第1及び第2上部クラッド層16a,16bとは逆の導電型)を有する半導体層である。
The
(2−3)選択エッチング工程(図14(b)および図14(c)参照)
積層膜58の変調器形成領域48bの中央部(以下、第2中央部と呼ぶ)において、第3半導体膜46cを第2半導体膜46bに対して選択的にエッチングする(図14(b)参照)。その後、更に第2下層(具体的には、第2上部クラッド層16b)に対して第2半導体膜46bを選択的にエッチングする(図14(c)参照)。変調器形成領域48bは、光位相変調器に対応する領域である。上記エッチングにより、第3半導体膜46cは第2半導体層218bになる。第2半導体膜46bは、第1半導体層218aになる。
(2-3) Selective etching process (see FIGS. 14B and 14C)
The
具体的には例えば、i型InP層(第3半導体膜46c)のうち上部電極24ba(図13参照)に対応する第2中央部を、濃HClで選択的にエッチングする(図14(b)参照)。その後、i型InGaAsP層(第2半導体膜46b)のうち第2中央部を、HClとH2O2とH2Oの混合液により選択的にエッチングする図14(c)参照)。
Specifically, for example, the second central portion corresponding to the upper electrode 24ba (see FIG. 13) in the i-type InP layer (
(2−4)第1上部クラッドおよびコンタクト層の形成工程(図13参照)
その後、実施の形態1と略同じ手順により、第1上部クラッド層16a、コンタクト層22aを成長し、光導波路を形成し、下部電極24aおよび上部電極24baを形成する。
(2-4) First upper cladding and contact layer formation step (see FIG. 13)
Thereafter, the first
実施の形態2によれば、実施の形態1と同様、電界の浸み出しを抑制する層構造(第1半導体層18a+第2半導体層18b+第1上部クラッド層16a)を、選択成長を用いず形成することができる。従って実施の形態2によれば、周波数特性に優れた光変調器202aを容易に形成できる。
According to the second embodiment, as in the first embodiment, the layer structure (
図14〜15を参照して説明した製造方法では、変調器形成領域48bの中央部で第3半導体膜46cを選択的にエッチングする。しかし、変調器形成領域48bの一端側で第3半導体膜46cを選択的にエッチングしてもよい。この場合、コンタクト層22aおよび上部電極24baは、第3半導体膜46cを選択的にエッチングした領域の上方に形成する。
In the manufacturing method described with reference to FIGS. 14 to 15, the
(3)変形例
以上の例では、第2半導体層218bはInP層である。しかし、第2半導体層218bは、InP層以外の半導体層であってもよい。例えば第2半導体層218bは、InGaAsP層またはAlGaInAs層であっても良い。
(3) Modification In the above example, the
また以上の例では、第1半導体層218aはInGaAsP層である。しかし第1半導体層218aは、InGaAsP層以外の半導体層であっても良い。第1半導体層218aは例えば、AlGaInAs層またはInP層であってもよい。第1半導体層218aがInP層の場合、第2上部クラッド層16bの最上層は、InP層に対して選択エッチング可能なp型InGaAsP層(または、p型AlGaInAs層)であることが好ましい。
In the above example, the
以上の例では第1半導体層218aは、第1及び第2上部クラッド層16a,16bより高い抵抗率(または、第1及び第2上部クラッド層16a,16bの導電型とは逆の導電型)を有する半導体層(すなわち、ブロック層)である。しかし第1半導体層218aは、第1及び第2上部クラッド層16a,16b(例えば、p型InP層)と同じ導電型を有する半導体層(例えば、p型InGaAsP層)であっても良い。この様な構造でも、第2半導体層218bにより、上部電極24baの外側への電界の浸み出しを抑制することができる。
In the above example, the
この場合、第1半導体層218aに対応する第2半導体膜46b(図14(b)参照)は、第1及び第2上部クラッド層16a,16b(例えば、p型InP層)と同じ導電型を有する半導体層(例えば、p型InGaAsP膜)である。
In this case, the
また以上の例では、光位相変調器202aは、第2上部クラッド層16b(図13参照)を有する。しかし光位相変調器202aは、第2上部クラッド層16bを有さなくても良い。
In the above example, the
図15は、第2上部クラッド層16bを有さない光位相変調器202cの長手方向の断面図である。第2上部クラッド層16bの有無に拘わらず、上部電極24baに電圧が印加されると、少なくとも第2半導体層218b(ブロック層)には、ノンドープ層14に発生する電界と同程度の強い電界が発生する。従って第2上部クラッド層16bが存在しなくても、低帯域における応答特性(変調度)の劣化を抑制できる。
FIG. 15 is a longitudinal sectional view of an
第2上部クラッド層16bを有さない光変調器202cは、図14の製造方法と略同じ手順で形成できる。具体的には、第2上部クラッド層16b(図13参照)を成長しないこと以外は、図14を参照して説明した光変調器202cの製造方法と同じ手順により、図15の光変調器202cを製造することができる。
The
以上のように、実施の形態2によれば、実施の形態1と同様、周波数特性に優れる共に形成が容易な光変調器が提供される。更に実施の形態2によれば、下層に対して選択エッチング可能な第1半導体層218aを、第1上部クラッド層16aの屈折率と同一または略同じ屈折率を有する半導体層で形成できる。従って、端部と上部電極が形成された部分との境界における光反射を抑制することができる。
As described above, according to the second embodiment, as in the first embodiment, an optical modulator that is excellent in frequency characteristics and easy to form is provided. Furthermore, according to the second embodiment, the
(実施の形態3)
実施の形態3の光変調器は、コプレーナ型電極を有する光変調器である。実施の形態3の光変調器は、コプレーナ型電極を有すること以外は、実施の形態1の光変調器2a,2bと略同じ構造を有する。従って、実施の形態1と同じ部分については、説明を省略または簡単にする。
(Embodiment 3)
The optical modulator of Embodiment 3 is an optical modulator having a coplanar electrode. The optical modulator of the third embodiment has substantially the same structure as the
図16は、実施の形態3の光変調器302a,302bが搭載された半導体光装置304の平面図である。図17は、図16のXVII−XVII線に沿った断面図である。半導体光装置304は、コプレーナ型電極324a,324ba,324bbを有するマッハ・ツェンダ型光変調器である。
FIG. 16 is a plan view of the semiconductor
半導体光装置304の下部クラッド層312(第1クラッド層)は、半絶縁性の半導体基板344(例えば、SI InP基板)と、半導体基板344の上に配置された第1導電型の半導体層362(例えば、n型InP層)とを有する。更に半導体光装置304は、下部電極24aの代わりに、第1導電型の半導体層362の表面に配置された接地電極324a(第1電極)を有する。第1上部電極324ba、第2上部電極324bbおよび接地電極324aは、コプレーナ型電極を形成する。以上の点を除けば、光変調器302a,302bは、実施の形態1の光変調器2a,2bと略同じ構造を有する。
The lower cladding layer 312 (first cladding layer) of the semiconductor
実施の形態3の光位相変調器302a,302bは、実施の形態1の光位相変調器2a,2bと同様、下面に対して選択エッチング可能な第1半導体層18a(ブロック層)を有する。従って実施の形態3によれば、実施の形態1と同様、周波数特性に優れる共に形成が容易な光変調器が提供される。
Similar to the
ところで半絶縁性の半導体基板は、半導体光装置の周波数特性を改善する。従って実施の形態3に依れば、実施の形態1の光位相変調器2a,2bより更に優れた周波数特性を有する光変調器の提供が可能になる。
By the way, the semi-insulating semiconductor substrate improves the frequency characteristics of the semiconductor optical device. Therefore, according to the third embodiment, it is possible to provide an optical modulator having a frequency characteristic even better than the
(実施の形態4)
(1)構造
実施の形態4の光変調器は、半導体レーザと共に半導体光装置に集積される。しかかし実施の形態4の光変調器は、実施の形態1の光位相変調器2a,2bと略同じ構造を有する。従って、実施の形態1と同じ部分については、説明を省略または簡単にする。
(Embodiment 4)
(1) Structure The optical modulator of the fourth embodiment is integrated in a semiconductor optical device together with a semiconductor laser. However, the optical modulator of the fourth embodiment has substantially the same structure as the
図18は、実施の形態4の光位相変調器2a,2bが集積された半導体光装置404の平面図である。図19は、図18のXIX−XIX線に沿った断面図である。半導体光装置404は、実施の形態1の半導体光装置4において、更に入力導波路6に接続された半導体レーザ470を有する半導体装置である。以上の点を除けば、半導体光装置404は、実施の形態1の半導体光装置4と略同じ構造を有する。
FIG. 18 is a plan view of a semiconductor
半導体レーザ470は例えば、分布帰還型半導体レーザである。半導体レーザ470は例えば、第1導電型の下部クラッド層12(例えば、n型InPクラッド層)と、下部クラッド層12内に配置された回折格子472(例えば、InGaAsP回折格子)とを有する(図19参照)。半導体レーザ470は更に、活性層474(例えば、InGaAsP系MQW)と第2導電型の上部クラッド層416(例えば、p型InPクラッド層)とを有する。活性層474は例えば、1.55μm帯に利得を有する。半導体レーザ470は更に、コンタクト層422(例えば、p型InGaAs層)と上部電極424と、下部電極24aとを有する。
The
上部電極424と下部電極24aの間に順バイアス電圧を印加すると、活性層474に電流が注入される。図19に示すように、半導体レーザ470には、第1半導体層18a(ブロック層)は配置されない。従って、活性層474への電流注入が第1半導体層18a(ブロック層)により阻害されることはない。
When a forward bias voltage is applied between the
第1半導体層18a(ブロック層)は、実施の形態1と同様、光位相変調器2a,2bにおける電界の浸み出しを抑制する。第1半導体層18a(ブロック層)は更に、半導体レーザ470から光変調器2a,2bへの電流の漏れを抑制する。従って実施の形態4によれば、半導体レーザと光変調器2a,2bとを有する光半導体装置の電流漏れを抑制することができる。
As in the first embodiment, the
(2)製造方法
図20及び図21は、実施の形態4の半導体光装置404の製造方法の一例を説明する工程断面図である。
(2) Manufacturing Method FIGS. 20 and 21 are process cross-sectional views illustrating an example of a method of manufacturing the semiconductor
(2−1)回折格子の形成工程(図20(a)〜図20(b)参照)
第1導電型の半導体基板444(例えば、n型InP基板)の上に、半導体基板444とは異なる屈折率を有する半導体層480(例えば、InGaAsP層)を成長する(図20(a)参照)。
(2-1) Diffraction grating forming step (see FIGS. 20A to 20B)
A semiconductor layer 480 (for example, an InGaAsP layer) having a refractive index different from that of the
次にこの半導体層480を加工して、半導体レーザ470に対応する領域に回折格子472を形成する(図20(b)参照)。半導体層480の加工は例えば、電子ビーム描画法を用いて行う。
Next, the
(2−2)p型クラッド及び活性層の形成工程(図20(c)参照)
回折格子472が形成された半導体基板444の上に、第1導電型の半導体層484(例えば、n型InP層)を成長する。その後、半導体層484の上に、MQW486(例えば、InGaAsP系MQW)と第2導電型の半導体層488(例えば、p型InP層)を成長する。
(2-2) Step of forming p-type cladding and active layer (see FIG. 20C)
A first conductivity type semiconductor layer 484 (for example, an n-type InP layer) is grown on the
半導体基板444と半導体層484は、下部クラッド層12になる。MQW486は、活性層474に対応する半導体層である。半導体層488は、上部クラッド層416に対応する半導体層である。
The
(2−3)バットジョイントの形成工程(図20(d)〜図20(e)参照)
半導体レーザ470に対応する領域を除いて、半導体層488およびMQW486を除去する(図20(d)参照)。
(2-3) Step of forming butt joint (see FIGS. 20D to 20E)
Except for the region corresponding to the
半導体層488およびMQW486を除去した領域に、コア層14、第2上部クラッド層16b、および第1半導体膜46aを選択的に成長する。この選択成長により、バットジョイント(突合せ接合)が形成される(図20(e)参照)。
The
コア層14は例えば、i型AlGaInAs MQWを含む半導体層である。第2上部クラッド層16bは例えば、p型InP層である。第1半導体膜46aは例えば、i型InGaAsP膜である。
For example, the
(2−4)ブロック層および第1上部クラッド層の形成工程(図21(f)〜図21(g)参照)
第1半導体膜46aのうち上部電極24ba,24bb(図19及び図2参照)に対応する領域を選択的にエッチングして、第1半導体層18a(ブロック層)を形成する(図21(f)参照)。
(2-4) Block layer and first upper cladding layer forming step (see FIGS. 21 (f) to 21 (g))
A region corresponding to the upper electrodes 24ba and 24bb (see FIGS. 19 and 2) in the
その後、半導体基板444の全面に、第1上部クラッド層16aと、不純物濃度が第1上部クラッド層16aより高い半導体層446(例えば、p型InGaAs層)とを成長する。
Thereafter, a first
半導体層446のうち上部電極424,24ba,24bb(図19及び図2参照)に対応する領域以外の半導体層446をエッチングして、半導体レーザおよび光変調器のコンタクト層422,22a,22bを形成する(図21(g)参照)。
The
(2−5)導波路および電極の形成工程(図21(h)参照)
コンタクト層の成長後、例えばドライエッチングにより、下部クラッド層12の上面まで成長層をエッチングして、ハイメサ構造の光導波路を形成する。
(2-5) Waveguide and electrode formation process (see FIG. 21 (h))
After the growth of the contact layer, the growth layer is etched to the upper surface of the
その後、半導体レーザ470の側方に例えば、半絶縁性のInP層を形成する。光変調器2a,2bの側方には、パッシベーション膜(図示せず)および樹脂層(図示せず)を形成する。更に、樹脂層26(図2参照)および第1半導体層18aの上方を覆うパッシベーション膜28bを形成する。
Thereafter, for example, a semi-insulating InP layer is formed on the side of the
その後、コンタクト層422,22a,22b(図21(h)および図2参照)の上に、上部電極424,24ba,24bb(図21(h)および図2参照)を形成する。
Thereafter,
実施の形態4によれば、実施の形態1と同様、電界の浸み出しを抑制する層構造(第1半導体層18a+第1上部クラッド層16a)を、選択成長を用いず形成することができる。従って、光変調器2a,2bの形成が容易になる。
According to the fourth embodiment, as in the first embodiment, the layer structure (
ところで、バットジョイント(突合せ接合)の形成後に一旦、半導体層の成長を中断する。この中断は、選択成長に用いた絶縁膜を除去するためのものである。この中断の間に、第1半導体膜46aを選択的にエッチングすることができる。従って、成長中断の回数を増やさずに、第1半導体層18a(ブロック層)を形成することができる。
By the way, after the formation of the butt joint (butt joint), the growth of the semiconductor layer is temporarily interrupted. This interruption is for removing the insulating film used for the selective growth. During this interruption, the
なお半導体レーザ470の代わりに、半導体光増幅器や分波器を半導体光装置404に集積してもよい。
Instead of the
以上、本発明の実施形態について説明したが、実施の形態1〜4は、例示であって制限的なものではない。 As mentioned above, although embodiment of this invention was described, Embodiment 1-4 is illustration and is not restrictive.
例えば実施の形態の光変調器は、位相変調器である。しかし実施の形態の光変調器は、入力光の強度を変調する電界吸収型の光変調器であってもよい。 For example, the optical modulator of the embodiment is a phase modulator. However, the optical modulator of the embodiment may be an electroabsorption optical modulator that modulates the intensity of input light.
また実施の形態の光変調器は、半導体光装置の一部である。しかし、実施の形態1〜4の光変調器は、単独の光素子であってもよい。
The optical modulator of the embodiment is a part of a semiconductor optical device. However, the optical modulators of
また実施の形態では、半導体基板はInPである。しかし、半導体基板はInP基板以外の半導体であってもよい。例えば、半導体基板はGaAsであってもよい。この場合、コア層はGaAs/AlGaAs MQWにより形成できる。クラッド層は、AlGaAsにより形成できる。 In the embodiment, the semiconductor substrate is InP. However, the semiconductor substrate may be a semiconductor other than the InP substrate. For example, the semiconductor substrate may be GaAs. In this case, the core layer can be formed of GaAs / AlGaAs MQW. The clad layer can be formed of AlGaAs.
以上の実施の形態1〜4に関し、更に以下の付記を開示する。 The following additional notes are further disclosed with respect to the first to fourth embodiments.
(付記1)
第1導電型の半導体を有する下部クラッド層と、
前記下部クラッド層上に配置されたコア層を含むノンドープ層、あるいは、前記コア層を含む半絶縁層と、
前記ノンドープ層、あるいは、前記半絶縁層上に配置され、前記第1導電型と逆の第2導電型または前記第1導電型を有する第1上部クラッド層と、
前記下部クラッド層に接続された第1電極と、
前記第1上部クラッド層の上に配置された第2電極と、
前記第2電極の長手方向の端付近から外側にかけての少なくとも一部において前記ノンドープ層、あるいは、前記半絶縁層と前記第1上部クラッド層の間に配置され前記第2電極側の第1側面が前記第1上部クラッド層で覆われると共に、下面に接する下層に対して選択的にエッチング可能な第1半導体層と、
前記第1半導体層と前記第1上部クラッド層の間に配置され前記第2電極側の第2側面が前記第1上部クラッド層で覆われた第2半導体層または前記1半導体層であって、前記第1上部クラッド層より高い抵抗率または前記第1上部クラッド層の導電型とは逆の導電型を有するブロック層とを有する
光変調器。
(Appendix 1)
A lower clad layer having a first conductivity type semiconductor;
A non-doped layer including a core layer disposed on the lower cladding layer, or a semi-insulating layer including the core layer;
A first upper cladding layer disposed on the non-doped layer or the semi-insulating layer and having a second conductivity type opposite to the first conductivity type or the first conductivity type;
A first electrode connected to the lower cladding layer;
A second electrode disposed on the first upper cladding layer;
A first side surface on the second electrode side disposed between the non-doped layer or the semi-insulating layer and the first upper cladding layer in at least a part from the vicinity of the end in the longitudinal direction of the second electrode to the outside. A first semiconductor layer covered with the first upper cladding layer and selectively etchable with respect to a lower layer contacting the lower surface;
A second semiconductor layer or the first semiconductor layer disposed between the first semiconductor layer and the first upper clad layer and having a second side surface on the second electrode side covered with the first upper clad layer, An optical modulator comprising: a block layer having a higher resistivity than the first upper cladding layer or a conductivity type opposite to the conductivity type of the first upper cladding layer.
(付記2)
更に、前記ノンドープ層、あるいは、前記半絶縁層上に設けられ、前記第1上部クラッド層の導電型を有し、前記第1上部クラッド層および前記第1半導体層により上面が覆われた第2上部クラッド層を有し、
前記ブロック層が、前記第2上部クラッド層より高い抵抗率または前記第2上部クラッド層の導電型とは逆の導電型を有することを
特徴とする付記1に記載の光変調器。
(Appendix 2)
Further, a second layer is provided on the non-doped layer or the semi-insulating layer, has a conductivity type of the first upper cladding layer, and has an upper surface covered with the first upper cladding layer and the first semiconductor layer. Having an upper cladding layer,
The optical modulator according to
(付記3)
前記第2半導体層は、前記第1上部クラッド層の屈折率以上で前記第1半導体層の屈折率より小さい屈折率を有することを
特徴とする付記1又は2に記載の光変調器。
(Appendix 3)
The optical modulator according to
(付記4)
前記第1上部クラッド層、前記第2上部クラッド層および下部クラッド層は、1×1017cm−3以上の不純物濃度を有し、
前記ノンドープ層は、5×1016cm−3以下の不純物濃度(あるいはキャリア濃度)を有し、
前記半絶縁層は、1×105Ωcm以上の抵抗率を有し、
前記第1半導体層または前記第2半導体層は、5×1016cm−3以下の不純物濃度(あるいはキャリア濃度)または1×105Ωcm以上の抵抗率を有することを
特徴とする付記2に記載の光変調器。
(Appendix 4)
The first upper cladding layer, the second upper cladding layer, and the lower cladding layer have an impurity concentration of 1 × 10 17 cm −3 or more,
The non-doped layer has an impurity concentration (or carrier concentration) of 5 × 10 16 cm −3 or less,
The semi-insulating layer has a resistivity of 1 × 10 5 Ωcm or more,
The supplementary note 2, wherein the first semiconductor layer or the second semiconductor layer has an impurity concentration (or carrier concentration) of 5 × 10 16 cm −3 or less or a resistivity of 1 × 10 5 Ωcm or more. Light modulator.
(付記5)
前記第1上部クラッド層の導電型は、前記下部クラッド層が有する前記第1導電型とは逆の前記第2導電型であり、
前記第1電極と前記第2電極の間に、前記第1上部クラッド層と前記下部クラッド層とを含むPN接合の逆バイアス電圧と、前記逆バイアス電圧に重畳された1GHzを超える高周波信号とが供給されることを
特徴とする付記1乃至4のいずれか1項に記載の光変調器。
(Appendix 5)
The conductivity type of the first upper cladding layer is the second conductivity type opposite to the first conductivity type of the lower cladding layer,
Between the first electrode and the second electrode, there is a reverse bias voltage of a PN junction including the first upper clad layer and the lower clad layer, and a high frequency signal exceeding 1 GHz superimposed on the reverse bias voltage. The optical modulator according to any one of
(付記6)
第1導電型の下部クラッド層と、
前記下部クラッド層上に配置されたノンドープ層、あるいは、前記コア層を含む半絶縁層と、
前記ノンドープ層、あるいは、前記半絶縁層上に配置され、前記第1導電型と逆の第2導電型または前記第1導電型を有する第1上部クラッド層と、
前記下部クラッド層に接続された第1電極と、
前記第1上部クラッド層の上に配置された第2電極と、
前記ノンドープ層、あるいは、前記半絶縁層の前記第2電極の長手方向の端付近から外側にかけての少なくとも一部と前記第1上部クラッド層の間に配置され前記第2電極側の第1側面が前記第1上部クラッド層で覆われると共に、下面に接する下層に対して選択的にエッチング可能な第1半導体層と、
前記第1半導体層と前記第1上部クラッド層の間に配置され前記第2電極側の第2側面が前記第1上部クラッド層で覆われた第2半導体層または前記1半導体層であって、前記ノンドープ層、あるいは、前記半絶縁層の前記第2電極の長手方向の端付近から外側にかけての少なくとも一部に印加される電界を抑制するブロック層とを有する
光変調器。
(Appendix 6)
A lower cladding layer of a first conductivity type;
A non-doped layer disposed on the lower cladding layer, or a semi-insulating layer including the core layer;
A first upper cladding layer disposed on the non-doped layer or the semi-insulating layer and having a second conductivity type opposite to the first conductivity type or the first conductivity type;
A first electrode connected to the lower cladding layer;
A second electrode disposed on the first upper cladding layer;
A first side surface on the second electrode side disposed between the non-doped layer or at least part of the semi-insulating layer from the vicinity of the end in the longitudinal direction of the second electrode to the outside and the first upper cladding layer A first semiconductor layer covered with the first upper cladding layer and selectively etchable with respect to a lower layer contacting the lower surface;
A second semiconductor layer or the first semiconductor layer disposed between the first semiconductor layer and the first upper clad layer and having a second side surface on the second electrode side covered with the first upper clad layer, An optical modulator comprising: the non-doped layer, or a block layer that suppresses an electric field applied to at least part of the semi-insulating layer from the vicinity of the end in the longitudinal direction of the second electrode to the outside.
(付記7)
第1導電型の半導体を有する下部クラッド層上に、コア層を含むノンドープ層、あるいは、前記コア層を含む半絶縁層を成長する工程と、
下面に接する第1下層に対して選択的にエッチング可能な第1半導体膜を前記ノンドープ層、あるいは、前記半絶縁層上に成長する工程と、
前記第1半導体膜の一部を前記第1下層に対して選択的にエッチングする工程と、
前記エッチングする工程の後に、前記一部がエッチングされた前記第1半導体膜および前記第1下層の上に前記第1導電型と逆の第2導電型または前記第1導電型を有する第1上部クラッド層を成長する工程と、
前記下部クラッド層に接続された第1電極と、前記第1上部クラッド層を介して前記一部の上方に配置される第2電極とを形成する工程を有し、
前記第1半導体膜は、前記第1上部クラッド層より高い抵抗率または前記第1上部クラッド層の導電型とは逆の導電型を有する
光変調器の製造方法。
(Appendix 7)
Growing a non-doped layer including a core layer or a semi-insulating layer including the core layer on a lower clad layer having a first conductivity type semiconductor;
Growing a first semiconductor film that can be selectively etched on the first lower layer in contact with the lower surface on the non-doped layer or the semi-insulating layer;
Selectively etching a part of the first semiconductor film with respect to the first lower layer;
After the etching step, the first upper portion having the second conductivity type opposite to the first conductivity type or the first conductivity type on the first semiconductor film partially etched and the first lower layer. A step of growing a cladding layer;
Forming a first electrode connected to the lower cladding layer and a second electrode disposed above the part via the first upper cladding layer;
The method of manufacturing an optical modulator, wherein the first semiconductor film has a higher resistivity than the first upper cladding layer or a conductivity type opposite to a conductivity type of the first upper cladding layer.
(付記8)
更に、前記第1半導体膜を成長する工程の前に、前記ノンドープ層、あるいは、前記半絶縁層上に、前記第1上部クラッド層の導電型を有する第2上部クラッド層を成長する工程を有し、
前記第1半導体膜は、前記第2上部クラッド層より高い抵抗率または前記第2上部クラッド層の導電型とは逆の導電型を有することを
特徴とする付記7に記載の光変調器の製造方法。
(Appendix 8)
Furthermore, before the step of growing the first semiconductor film, there is a step of growing a second upper cladding layer having the conductivity type of the first upper cladding layer on the non-doped layer or the semi-insulating layer. And
8. The optical modulator according to claim 7, wherein the first semiconductor film has a higher resistivity than the second upper cladding layer or a conductivity type opposite to a conductivity type of the second upper cladding layer. Method.
(付記9)
第1導電型の半導体を有する下部クラッド層上に、コア層を含むノンドープ層、あるいは、前記コア層を含む半絶縁層を成長する工程と、
下面に接する第2下層に対して選択的にエッチング可能な第2半導体膜と前記第2半導体膜上の第3半導体膜とを含む積層膜を、前記ノンドープ層、あるいは、前記半絶縁層上に成長する工程と、
前記積層膜の一部で前記第3半導体膜をエッチングし更に前記第2下層に対して前記第2半導体膜を選択的にエッチングする工程と、
前記一部がエッチングされた前記積層膜および前記第2下層の上に前記第1導電型と逆の第2導電型または前記第1導電型を有する第1上部クラッド層を成長する工程と、
前記下部クラッド層に接続された第1電極と、前記第1上部クラッド層を介して前記一部の上方に配置される第2電極とを形成する工程を有し、
前記第3半導体膜は、前記第1上部クラッド層より高い抵抗率または前記第1上部クラッド層の導電型とは逆の導電型を有する
光変調器の製造方法。
(Appendix 9)
Growing a non-doped layer including a core layer or a semi-insulating layer including the core layer on a lower clad layer having a first conductivity type semiconductor;
A laminated film including a second semiconductor film that can be selectively etched with respect to the second lower layer in contact with the lower surface and a third semiconductor film on the second semiconductor film is formed on the non-doped layer or the semi-insulating layer. A growing process;
Etching the third semiconductor film in a part of the stacked film and further selectively etching the second semiconductor film with respect to the second lower layer;
Growing a first upper cladding layer having the second conductivity type opposite to the first conductivity type or the first conductivity type on the laminated film and the second lower layer partially etched;
Forming a first electrode connected to the lower cladding layer and a second electrode disposed above the part via the first upper cladding layer;
The method of manufacturing an optical modulator, wherein the third semiconductor film has a higher resistivity than the first upper cladding layer or a conductivity type opposite to a conductivity type of the first upper cladding layer.
(付記10)
更に、前記積層膜を成長する工程の前に、前記ノンドープ層、あるいは、前記半絶縁層上に、前記第1上部クラッド層の導電型を有する第2上部クラッド層を成長する工程を有し、
前記第3半導体膜は、前記第2上部クラッド層より高い抵抗率または前記第2上部クラッド層の導電型とは逆の導電型を有することを
特徴とする付記9に記載の光変調器の製造方法。
(Appendix 10)
Furthermore, before the step of growing the laminated film, the step of growing a second upper cladding layer having a conductivity type of the first upper cladding layer on the non-doped layer or the semi-insulating layer,
The optical modulator according to claim 9, wherein the third semiconductor film has a higher resistivity than the second upper cladding layer or a conductivity type opposite to that of the second upper cladding layer. Method.
2a,2a,2c・・・光位相変調器
12・・・下部クラッド層
14・・・ノンドープ層、あるいは、半絶縁層
16a・・・第1上部クラッド層 16b・・・第2上部クラッド層
18a,218a・・・第1半導体層
18b,218b・・・第2半導体層
20a・・・第1側面 20b・・・第2側面
24a・・・第1電極(下部電極)
24ba,24bb・・・第2電極(上部電極)
46a・・・第1半導体膜 46b・・・第2半導体膜
46c・・・第3半導体膜
48a,48b・・・変調器形成領域
58・・・積層膜
2a, 2a, 2c ...
24ba, 24bb ... second electrode (upper electrode)
46a:
46c:
58 ... Laminated film
Claims (7)
前記下部クラッド層上に配置されたコア層を含むノンドープ層、あるいは、前記コア層を含む半絶縁層と、
前記ノンドープ層、あるいは、前記半絶縁層上に配置され、前記第1導電型と逆の第2導電型または前記第1導電型を有する第1上部クラッド層と、
前記下部クラッド層に接続された第1電極と、
前記第1上部クラッド層の上に配置された第2電極と、
前記第2電極の長手方向の端付近から外側にかけての少なくとも一部において前記ノンドープ層、あるいは、前記半絶縁層と前記第1上部クラッド層の間に配置され前記第2電極側の第1側面が前記第1上部クラッド層で覆われると共に、下面に接する下層に対して選択的にエッチング可能な第1半導体層と、
前記第1半導体層と前記第1上部クラッド層の間に配置され前記第2電極側の第2側面が前記第1上部クラッド層で覆われた第2半導体層または前記1半導体層であって、前記第1上部クラッド層より高い抵抗率または前記第1上部クラッド層の導電型とは逆の導電型を有するブロック層とを有する
光変調器。 A lower clad layer having a first conductivity type semiconductor;
A non-doped layer including a core layer disposed on the lower cladding layer, or a semi-insulating layer including the core layer;
A first upper cladding layer disposed on the non-doped layer or the semi-insulating layer and having a second conductivity type opposite to the first conductivity type or the first conductivity type;
A first electrode connected to the lower cladding layer;
A second electrode disposed on the first upper cladding layer;
A first side surface on the second electrode side disposed between the non-doped layer or the semi-insulating layer and the first upper cladding layer in at least a part from the vicinity of the end in the longitudinal direction of the second electrode to the outside. A first semiconductor layer covered with the first upper cladding layer and selectively etchable with respect to a lower layer contacting the lower surface;
A second semiconductor layer or the first semiconductor layer disposed between the first semiconductor layer and the first upper clad layer and having a second side surface on the second electrode side covered with the first upper clad layer, An optical modulator comprising: a block layer having a higher resistivity than the first upper cladding layer or a conductivity type opposite to the conductivity type of the first upper cladding layer.
前記ブロック層が、前記第2上部クラッド層より高い抵抗率または前記第2上部クラッド層の導電型とは逆の導電型を有することを
特徴とする請求項1に記載の光変調器。 Further, a second layer is provided on the non-doped layer or the semi-insulating layer, has a conductivity type of the first upper cladding layer, and has an upper surface covered with the first upper cladding layer and the first semiconductor layer. Having an upper cladding layer,
2. The optical modulator according to claim 1, wherein the block layer has a higher resistivity than the second upper cladding layer or a conductivity type opposite to a conductivity type of the second upper cladding layer.
特徴とする請求項1又は2に記載の光変調器。 3. The optical modulator according to claim 1, wherein the second semiconductor layer has a refractive index that is greater than or equal to a refractive index of the first upper cladding layer and smaller than a refractive index of the first semiconductor layer.
下面に接する第1下層に対して選択的にエッチング可能な第1半導体膜を前記ノンドープ層、あるいは、前記半絶縁層上に成長する工程と、
前記第1半導体膜の一部を前記第1下層に対して選択的にエッチングする工程と、
前記エッチングする工程の後に、前記一部がエッチングされた前記第1半導体膜および前記第1下層の上に前記第1導電型と逆の第2導電型または前記第1導電型を有する第1上部クラッド層を成長する工程と、
前記下部クラッド層に接続された第1電極と、前記第1上部クラッド層を介して前記一部の上方に配置される第2電極とを形成する工程を有し、
前記第1半導体膜は、前記第1上部クラッド層より高い抵抗率または前記第1上部クラッド層の導電型とは逆の導電型を有する
光変調器の製造方法。 Growing a non-doped layer including a core layer or a semi-insulating layer including the core layer on a lower clad layer having a first conductivity type semiconductor;
Growing a first semiconductor film that can be selectively etched on the first lower layer in contact with the lower surface on the non-doped layer or the semi-insulating layer;
Selectively etching a part of the first semiconductor film with respect to the first lower layer;
After the etching step, the first upper portion having the second conductivity type opposite to the first conductivity type or the first conductivity type on the first semiconductor film partially etched and the first lower layer. A step of growing a cladding layer;
Forming a first electrode connected to the lower cladding layer and a second electrode disposed above the part via the first upper cladding layer;
The method of manufacturing an optical modulator, wherein the first semiconductor film has a higher resistivity than the first upper cladding layer or a conductivity type opposite to a conductivity type of the first upper cladding layer.
前記第1半導体膜は、前記第2上部クラッド層より高い抵抗率または前記第2上部クラッド層の導電型とは逆の導電型を有することを
特徴とする請求項4に記載の光変調器の製造方法。 Furthermore, before the step of growing the first semiconductor film, there is a step of growing a second upper cladding layer having the conductivity type of the first upper cladding layer on the non-doped layer or the semi-insulating layer. And
5. The optical modulator according to claim 4, wherein the first semiconductor film has a higher resistivity than the second upper cladding layer or a conductivity type opposite to a conductivity type of the second upper cladding layer. 6. Production method.
下面に接する第2下層に対して選択的にエッチング可能な第2半導体膜と前記第2半導体膜上の第3半導体膜とを含む積層膜を、前記ノンドープ層、あるいは、前記半絶縁層上に成長する工程と、
前記積層膜の一部で前記第3半導体膜をエッチングし更に前記第2下層に対して前記第2半導体膜を選択的にエッチングする工程と、
前記一部がエッチングされた前記積層膜および前記第2下層の上に前記第1導電型と逆の第2導電型または前記第1導電型を有する第1上部クラッド層を成長する工程と、
前記下部クラッド層に接続された第1電極と、前記第1上部クラッド層を介して前記一部の上方に配置される第2電極とを形成する工程を有し、
前記第3半導体膜は、前記第1上部クラッド層より高い抵抗率または前記第1上部クラッド層の導電型とは逆の導電型を有する
光変調器の製造方法。 Growing a non-doped layer including a core layer or a semi-insulating layer including the core layer on a lower clad layer having a semiconductor of the first conductivity type;
A laminated film including a second semiconductor film that can be selectively etched with respect to the second lower layer in contact with the lower surface and a third semiconductor film on the second semiconductor film is formed on the non-doped layer or the semi-insulating layer. A growing process;
Etching the third semiconductor film in a part of the stacked film and further selectively etching the second semiconductor film with respect to the second lower layer;
Growing a first upper cladding layer having the second conductivity type opposite to the first conductivity type or the first conductivity type on the laminated film and the second lower layer partially etched;
Forming a first electrode connected to the lower cladding layer and a second electrode disposed above the part via the first upper cladding layer;
The method of manufacturing an optical modulator, wherein the third semiconductor film has a higher resistivity than the first upper cladding layer or a conductivity type opposite to a conductivity type of the first upper cladding layer.
前記第3半導体膜は、前記第2上部クラッド層より高い抵抗率または前記第2上部クラッド層の導電型とは逆の導電型を有することを
特徴とする請求項6に記載の光変調器の製造方法。 Furthermore, before the step of growing the laminated film, the step of growing a second upper cladding layer having a conductivity type of the first upper cladding layer on the non-doped layer or the semi-insulating layer,
The optical modulator according to claim 6, wherein the third semiconductor film has a resistivity higher than that of the second upper cladding layer or a conductivity type opposite to a conductivity type of the second upper cladding layer. Production method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015134372A JP6531525B2 (en) | 2015-07-03 | 2015-07-03 | Optical modulator and method of manufacturing optical modulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015134372A JP6531525B2 (en) | 2015-07-03 | 2015-07-03 | Optical modulator and method of manufacturing optical modulator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017016020A true JP2017016020A (en) | 2017-01-19 |
JP6531525B2 JP6531525B2 (en) | 2019-06-19 |
Family
ID=57828470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015134372A Active JP6531525B2 (en) | 2015-07-03 | 2015-07-03 | Optical modulator and method of manufacturing optical modulator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6531525B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019239683A1 (en) * | 2018-06-14 | 2019-12-19 | 三菱電機株式会社 | Optical modulator and optical transmission module |
JPWO2021234911A1 (en) * | 2020-05-21 | 2021-11-25 | ||
WO2024029011A1 (en) * | 2022-08-03 | 2024-02-08 | 日本電信電話株式会社 | Optical modulator |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0667222A (en) * | 1992-08-19 | 1994-03-11 | Nippon Telegr & Teleph Corp <Ntt> | Waveguide type optical switch |
US5771257A (en) * | 1996-12-26 | 1998-06-23 | Mitsubishi Denki Kabushiki Kaisha | Light absorption modulator and integrated semiconductor laser and modulator |
JP2006276497A (en) * | 2005-03-29 | 2006-10-12 | Fujitsu Ltd | Method for manufacturing optical semiconductor device |
JP2011203662A (en) * | 2010-03-26 | 2011-10-13 | Mitsubishi Electric Corp | Optical modulator, and method of manufacturing the same |
-
2015
- 2015-07-03 JP JP2015134372A patent/JP6531525B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0667222A (en) * | 1992-08-19 | 1994-03-11 | Nippon Telegr & Teleph Corp <Ntt> | Waveguide type optical switch |
US5771257A (en) * | 1996-12-26 | 1998-06-23 | Mitsubishi Denki Kabushiki Kaisha | Light absorption modulator and integrated semiconductor laser and modulator |
JP2006276497A (en) * | 2005-03-29 | 2006-10-12 | Fujitsu Ltd | Method for manufacturing optical semiconductor device |
JP2011203662A (en) * | 2010-03-26 | 2011-10-13 | Mitsubishi Electric Corp | Optical modulator, and method of manufacturing the same |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019239683A1 (en) * | 2018-06-14 | 2019-12-19 | 三菱電機株式会社 | Optical modulator and optical transmission module |
JPWO2019239683A1 (en) * | 2018-06-14 | 2020-06-25 | 三菱電機株式会社 | Optical modulator and optical transmitter module |
CN112272790A (en) * | 2018-06-14 | 2021-01-26 | 三菱电机株式会社 | Optical modulator and optical transmission module |
US11256154B2 (en) | 2018-06-14 | 2022-02-22 | Mitsubishi Electric Corporation | Optical modulator and optical transmission module |
CN112272790B (en) * | 2018-06-14 | 2024-03-26 | 三菱电机株式会社 | Optical modulator and optical transmission module |
JPWO2021234911A1 (en) * | 2020-05-21 | 2021-11-25 | ||
WO2024029011A1 (en) * | 2022-08-03 | 2024-02-08 | 日本電信電話株式会社 | Optical modulator |
Also Published As
Publication number | Publication date |
---|---|
JP6531525B2 (en) | 2019-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6458143B2 (en) | Semiconductor light modulator | |
JP4933653B2 (en) | Semiconductor optical modulator | |
JP5104598B2 (en) | Mach-Zehnder optical modulator | |
JP5428987B2 (en) | Mach-Zehnder light modulator | |
JP5170236B2 (en) | Waveguide type semiconductor optical modulator and manufacturing method thereof | |
US8401344B2 (en) | Semiconductor optical modulator and optical modulating apparatus | |
US20130126941A1 (en) | Semiconductor optical device | |
JPH10173291A (en) | Semiconductor laser device | |
JP2019054107A (en) | Semiconductor optical element | |
JP6531525B2 (en) | Optical modulator and method of manufacturing optical modulator | |
JP6002066B2 (en) | Semiconductor light modulator | |
JP2019079993A (en) | Semiconductor optical element | |
WO2019211991A1 (en) | Semiconductor mach-zehnder optical modulator and iq optical modulator using same | |
JP6348880B2 (en) | Semiconductor Mach-Zehnder optical modulator | |
JP5497678B2 (en) | Semiconductor optical integrated device | |
US6215935B1 (en) | Optical component based on semi-conductor optical amplifiers having a reduced number of independent electrodes | |
JP5521678B2 (en) | Semiconductor optical waveform shaping device | |
JPS6373585A (en) | Frequency tunable distributed bragg reflection-type semiconductor laser | |
JPH1172759A (en) | Waveguide type optical device and its production | |
JP6006611B2 (en) | Semiconductor light modulator | |
JP4283079B2 (en) | Semiconductor optoelectronic waveguide | |
JP2019007997A (en) | Semiconductor optical element | |
JPH02170118A (en) | Semiconductor optical switch | |
JPH11295673A (en) | Optical modulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190506 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6531525 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |