JP5104598B2 - Mach-Zehnder optical modulator - Google Patents

Mach-Zehnder optical modulator Download PDF

Info

Publication number
JP5104598B2
JP5104598B2 JP2008170325A JP2008170325A JP5104598B2 JP 5104598 B2 JP5104598 B2 JP 5104598B2 JP 2008170325 A JP2008170325 A JP 2008170325A JP 2008170325 A JP2008170325 A JP 2008170325A JP 5104598 B2 JP5104598 B2 JP 5104598B2
Authority
JP
Japan
Prior art keywords
modulation waveguide
modulation
ground electrode
waveguide
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008170325A
Other languages
Japanese (ja)
Other versions
JP2010008869A (en
Inventor
有 田中
剛之 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008170325A priority Critical patent/JP5104598B2/en
Publication of JP2010008869A publication Critical patent/JP2010008869A/en
Application granted granted Critical
Publication of JP5104598B2 publication Critical patent/JP5104598B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Description

本発明は、半導体基板の上に形成されるマッハツェンダ型光変調器に関する。   The present invention relates to a Mach-Zehnder optical modulator formed on a semiconductor substrate.

InP系半導体を用いたマッハツェンダ型光変調器は、LiNbOを用いた光変調器に比べて小型化が可能である。このため、InP系半導体を用いたマッハツェンダ型光変調器は、高密度波長分割多重(DWDM)システム用の波長可変中継装置の小型化を図るために有望な技術である。また、プッシュプル駆動することにより、チャープ制御が可能である。このため、半導体レーザとモノリシック集積化した小型の光中継器の構成部品として期待される。 A Mach-Zehnder type optical modulator using an InP-based semiconductor can be reduced in size as compared with an optical modulator using LiNbO 3 . Therefore, a Mach-Zehnder type optical modulator using an InP-based semiconductor is a promising technique for reducing the size of a wavelength variable repeater for a high-density wavelength division multiplexing (DWDM) system. Also, chirp control is possible by push-pull driving. Therefore, it is expected as a component of a small optical repeater monolithically integrated with a semiconductor laser.

半導体基板上に形成されるマッハツェンダ変調器は、分波器、2本の変調導波路、合波器を含む(特許文献1、非特許文献1)。2本の変調導波路の各々の上に、導波路に沿って変調信号が印加される進行波電極が形成される。進行波電極の両側に接地電極が配置される。一方の接地電極は、2本の変調導波路の間に配置されることになる。変調導波路の間に配置された接地電極は、変調導波路と交差して外側の領域まで延在し、接地電位を印加するための端子に接続される。   A Mach-Zehnder modulator formed on a semiconductor substrate includes a duplexer, two modulation waveguides, and a multiplexer (Patent Document 1, Non-Patent Document 1). A traveling wave electrode to which a modulation signal is applied along the waveguide is formed on each of the two modulation waveguides. Ground electrodes are disposed on both sides of the traveling wave electrode. One ground electrode is disposed between the two modulation waveguides. The ground electrode disposed between the modulation waveguides extends to the outer region across the modulation waveguide and is connected to a terminal for applying a ground potential.

特開2005−300570号公報JP 2005-300570 A K. Tsuzuki et al., "A 40-Gb/s InGaAlAs-InAlAs MQW n-i-n Mach-Zehnder Modulator With a Drive Voltage of 2.3 V", IEEE Photonics Technology Letters, Vol. 17, No. 1, January 2005K. Tsuzuki et al., "A 40-Gb / s InGaAlAs-InAlAs MQW n-i-n Mach-Zehnder Modulator With a Drive Voltage of 2.3 V", IEEE Photonics Technology Letters, Vol. 17, No. 1, January 2005

従来のマッハツェンダ型光変調器においては、2本の変調導波路の間に配置された接地電極と、接地電位を印加するための端子とが接続される。両者を接続するための配線は、変調導波路と交差する。変調導波路は、通常、基板上に形成されたメサ形状を有する。配線と変調導波路との交差箇所において、導波光に悪影響を及ぼさないようにするために、変調信号が印加される進行波電極と変調導波路との重なり部分とは異なる作製手順を採用しなければならない。例えば、エアブリッジ等の作製手順を採用する必要がある。このため、製造工程が複雑になる。   In a conventional Mach-Zehnder type optical modulator, a ground electrode disposed between two modulation waveguides and a terminal for applying a ground potential are connected. The wiring for connecting the two intersects the modulation waveguide. The modulation waveguide usually has a mesa shape formed on a substrate. In order not to adversely affect the guided light at the intersection of the wiring and the modulation waveguide, a different manufacturing procedure must be adopted for the overlapping portion of the traveling wave electrode to which the modulation signal is applied and the modulation waveguide. I must. For example, it is necessary to adopt a manufacturing procedure such as an air bridge. This complicates the manufacturing process.

上記課題を解決するための光変調器は、
半導体基板の上に、相互に間隔を隔てて配置された第1及び第2の変調導波路と、
前記半導体基板の上に配置され、前記第1の変調導波路及び第2の変調導波路の入力端に接続された分波器と、
前記半導体基板の上に配置され、前記第1の変調導波路及び第2の変調導波路の出力端に接続された合波器と、
前記第1の変調導波路の上に、該第1の変調導波路に沿って配置された第1の信号電極と、
前記第2の変調導波路の上に、該第2の変調導波路に沿って配置された第2の信号電極と、
前記第1の信号電極の両側の基板表面のうち、前記第2の信号電極側に配置された第1の内側接地電極と、
前記第1の信号電極の両側の基板表面のうち、前記第2の信号電極とは反対側に配置された第1の外側接地電極と、
前記第2の信号電極の両側の基板表面のうち、前記第1の信号電極側に配置された第2の内側接地電極と、
前記第2の信号電極の両側の基板表面のうち、前記第1の信号電極とは反対側に配置された第2の外側接地電極と
を有し、
前記第1の内側接地電極及び前記第2の内側接地電極は、平面視において、前記第1の変調導波路、及び前記第2の変調導波路のいずれとも重ならならず、
さらに、前記半導体基板の表面に形成され、それぞれ前記第1の変調導波路及び前記第2の変調導波路に沿う平面形状を持つ第1のメサ構造及び第2のメサ構造を有し、
前記第1の変調導波路及び前記第2の変調導波路は、それぞれ前記第1のメサ構造及び第2のメサ構造内に配置されており、
前記第1の信号電極及び前記第2の信号電極は、それぞれ前記第1のメサ構造及び前記第2のメサ構造の上に配置されており、
さらに、前記第1のメサ構造及び第2のメサ構造の外側の前記半導体基板の上に配置され、前記第1のメサ構造及び前記第2のメサ構造を形成する材料よりも誘電率が低い材料で形成された埋込部材を有し、
前記第1及び第2の外側接地電極が前記埋込部材の上に形成されている。

An optical modulator for solving the above problems is as follows.
First and second modulation waveguides spaced apart from each other on a semiconductor substrate;
A duplexer disposed on the semiconductor substrate and connected to input ends of the first modulation waveguide and the second modulation waveguide;
A multiplexer disposed on the semiconductor substrate and connected to output ends of the first modulation waveguide and the second modulation waveguide;
A first signal electrode disposed on the first modulation waveguide along the first modulation waveguide;
A second signal electrode disposed on the second modulation waveguide and along the second modulation waveguide;
Of the substrate surfaces on both sides of the first signal electrode, a first inner ground electrode disposed on the second signal electrode side;
A first outer ground electrode disposed on the opposite side of the substrate surface on both sides of the first signal electrode from the second signal electrode;
Of the substrate surfaces on both sides of the second signal electrode, a second inner ground electrode disposed on the first signal electrode side;
A second outer ground electrode arranged on the opposite side of the substrate surface on both sides of the second signal electrode from the first signal electrode;
The first inner ground electrode and the second inner ground electrode do not overlap with any of the first modulation waveguide and the second modulation waveguide in plan view ,
And a first mesa structure and a second mesa structure formed on the surface of the semiconductor substrate and having a planar shape along the first modulation waveguide and the second modulation waveguide, respectively.
The first modulation waveguide and the second modulation waveguide are disposed in the first mesa structure and the second mesa structure, respectively;
The first signal electrode and the second signal electrode are disposed on the first mesa structure and the second mesa structure, respectively.
Furthermore, a material that is disposed on the semiconductor substrate outside the first mesa structure and the second mesa structure and has a lower dielectric constant than a material that forms the first mesa structure and the second mesa structure Having an embedding member formed of
The first and second outer ground electrodes are formed on the embedded member.

第1及び第2の内側接地電極が、前記第1の変調導波路、及び前記第2の変調導波路のいずれとも重ならないため、重なり部分を作製するための特殊な工程が不要である。   Since the first and second inner ground electrodes do not overlap any of the first modulation waveguide and the second modulation waveguide, a special process for producing an overlapping portion is not necessary.

図1に、第1の実施例によるマッハツェンダ型光変調器の平面図を示す。基板20の上に、分波器25及び合波器30が配置されている。分波器25及び合波器30には、例えばマルチモード干渉型(MMI)カプラが用いられる。分波器25及び合波器30の各々は、2つの入力ポートと2つの出力ポートとを有する。   FIG. 1 shows a plan view of a Mach-Zehnder type optical modulator according to the first embodiment. A duplexer 25 and a multiplexer 30 are disposed on the substrate 20. For example, a multimode interference (MMI) coupler is used for the duplexer 25 and the multiplexer 30. Each of the duplexer 25 and the multiplexer 30 has two input ports and two output ports.

第1の入力導波路21及び第2の入力導波路22が、それぞれ分波器25の2つの入力ポートに接続されている。第1の変調導波路28が、分波器25の一方の出力ポートと合波器30の一方の入力ポートとを接続する。第2の変調導波路29が、分波器25の他方の出力ポートと合波器30の他方の入力ポートとを接続する。第1の出力導波路31及び第2の出力導波路32が、それぞれ合波器30の2つの出力ポートに接続されている。   The first input waveguide 21 and the second input waveguide 22 are connected to the two input ports of the duplexer 25, respectively. The first modulation waveguide 28 connects one output port of the duplexer 25 and one input port of the multiplexer 30. The second modulation waveguide 29 connects the other output port of the duplexer 25 and the other input port of the multiplexer 30. The first output waveguide 31 and the second output waveguide 32 are connected to the two output ports of the multiplexer 30, respectively.

第1の変調導波路28及び第2の変調導波路29は、端部近傍以外において、相互に平行に配置される。端部近傍の領域においては、端部に向かって間隔が徐々に狭まった後、相互に平行に配置されて、分波器25または合波器30に接続される。これらの導波路は、コア層及びその上下のクラッド層をメサ構造にしたハイメサ型光導波路である。   The first modulation waveguide 28 and the second modulation waveguide 29 are arranged in parallel to each other except in the vicinity of the end portion. In the region in the vicinity of the end portion, the distance is gradually narrowed toward the end portion, and then arranged parallel to each other and connected to the duplexer 25 or the multiplexer 30. These waveguides are high-mesa optical waveguides in which a core layer and upper and lower cladding layers thereof have a mesa structure.

分波器25、第1の変調導波路28、合波器30、及び第2の変調導波路29により、閉じた領域45が画定される。   A closed region 45 is defined by the duplexer 25, the first modulation waveguide 28, the multiplexer 30, and the second modulation waveguide 29.

閉じた領域45の外側において第1の変調導波路28に隣接するように、第1の埋込部材41が配置されている。第1の埋込部材41は、第1の変調導波路28及び第2の変調導波路29を構成するコア層、及び上下のクラッド層のいずれよりも誘電率の低い低誘電率材料で形成される。第1の埋込部材41の厚さは、その上面が第1の変調導波路28の上面とほぼ同一の高さになるように調整される。   The first embedded member 41 is disposed outside the closed region 45 so as to be adjacent to the first modulation waveguide 28. The first embedded member 41 is formed of a low dielectric constant material having a lower dielectric constant than any of the core layer and the upper and lower cladding layers constituting the first modulation waveguide 28 and the second modulation waveguide 29. The The thickness of the first embedded member 41 is adjusted so that the upper surface thereof is substantially the same height as the upper surface of the first modulation waveguide 28.

第1の変調導波路28の、端部近傍以外の部分に重なるように、第1の信号電極35が配置されている。閉じた領域45の外側に、第1の入力端子35A、及び第1の出力端子35Bが配置されている。第1の信号電極35の、分波器25側の端部は、第1の入力端子35Aに接続され、合波器30側の端部は、第1の出力端子35Bに接続されている。第1の変調信号電極35、第1の入力端子35A、及び第1の出力端子35Bは、同一の導電膜により形成されている。   The first signal electrode 35 is disposed so as to overlap the portion other than the vicinity of the end portion of the first modulation waveguide 28. Outside the closed region 45, the first input terminal 35A and the first output terminal 35B are arranged. The end of the first signal electrode 35 on the demultiplexer 25 side is connected to the first input terminal 35A, and the end on the multiplexer 30 side is connected to the first output terminal 35B. The first modulation signal electrode 35, the first input terminal 35A, and the first output terminal 35B are formed of the same conductive film.

第1の信号電極35の両側に、第1の外側接地電極37及び内側接地電極39が配置されている。内側接地電極39は、閉じた領域45の内側に配置され、第1の外側接地電極37は、閉じた領域45の外側に配置されている。内側接地電極39は、平面視において、第1の変調導波路28及び第2の変調導波路29のいずれとも重ならない。また、閉じた領域45の外側に配置された接地電位が与えられる導電性領域に、基板上の配線を介して接続されない。   A first outer ground electrode 37 and an inner ground electrode 39 are disposed on both sides of the first signal electrode 35. The inner ground electrode 39 is disposed inside the closed region 45, and the first outer ground electrode 37 is disposed outside the closed region 45. The inner ground electrode 39 does not overlap with either the first modulation waveguide 28 or the second modulation waveguide 29 in plan view. Further, it is not connected via a wiring on the substrate to a conductive region provided outside the closed region 45 and to which a ground potential is applied.

第2の変調導波路29に対しても、第2の信号電極36、第2の入力端子36A、第2の出力端子36B、第2の外側接地電極38、第2の埋込部材42が配置されている。内側接地電極39は、第1の信号電極35及び第2の信号電極36に対応する接地電極として共用される。なお、第1の信号電極35に対応する内側接地電極と、第2の信号電極36に対応する内側接地電極とを、相互に分離してもよい。   Also for the second modulation waveguide 29, the second signal electrode 36, the second input terminal 36A, the second output terminal 36B, the second outer ground electrode 38, and the second embedded member 42 are arranged. Has been. The inner ground electrode 39 is shared as a ground electrode corresponding to the first signal electrode 35 and the second signal electrode 36. The inner ground electrode corresponding to the first signal electrode 35 and the inner ground electrode corresponding to the second signal electrode 36 may be separated from each other.

第2の信号電極36、第2の入力端子36A、第2の出力端子36B、第2の外側接地電極38、第2の埋込部材42は、それぞれ、第1の変調導波路28と第2の変調導波路29とが相互に平行に配置された部分の中間線に関して、第1の信号電極35、第1の入力端子35A、第1の出力端子35B、第1の外側接地電極37、第1の埋込部材41と対称な平面形状を有する。   The second signal electrode 36, the second input terminal 36A, the second output terminal 36B, the second outer ground electrode 38, and the second embedded member 42 are respectively formed of the first modulation waveguide 28 and the second modulation member 28. The first signal electrode 35, the first input terminal 35A, the first output terminal 35B, the first outer ground electrode 37, the first signal electrode 35, the first input terminal 35B, the first outer ground electrode 37, It has a plane shape that is symmetric with respect to one embedding member 41.

第1の入力端子35Aに第1の信号源51が接続され、第1の出力端子35Bに50Ωの終端抵抗53が接続される。第2の入力端子36Aに第2の信号源52が接続され、第2の出力端子36Bに50Ωの終端抵抗54が接続される。直流的に負にバイアスされた第1の入力端子35A及び第2の入力端子36Aに、変調信号が印加される。   A first signal source 51 is connected to the first input terminal 35A, and a 50Ω termination resistor 53 is connected to the first output terminal 35B. A second signal source 52 is connected to the second input terminal 36A, and a 50Ω termination resistor 54 is connected to the second output terminal 36B. The modulation signal is applied to the first input terminal 35A and the second input terminal 36A that are negatively biased in terms of DC.

図2に、図1の一点鎖線2A−2Aにおける断面図を示す。(001)面を主面とするn型InPからなる基板20の上に、半絶縁性埋込ヘテロ(SI−BH)構造の第1の変調導波路28及び第2の変調導波路29が形成されている。第1の変調導波路28及び第2の変調導波路29の各々は、下部クラッド層61、コア層62、及び上部クラッド層63がこの順番に形成された積層構造を有する。上部クラッド層63の上に、コンタクト層64が形成されている。下部クラッド層61は、基板20の全面に配置されており、第1及び第2の変調導波路28、29以外の領域の下部クラッド層61の上面は、第1及び第2の変調導波路28、29内の上面よりも低い。第1の変調導波路28及び第2の変調導波路29の各々の幅(メサ部の幅)は、例えば1.4〜1.8μmである。   2 is a cross-sectional view taken along one-dot chain line 2A-2A in FIG. A first modulation waveguide 28 and a second modulation waveguide 29 having a semi-insulating buried hetero (SI-BH) structure are formed on a substrate 20 made of n-type InP having a (001) plane as a main surface. Has been. Each of the first modulation waveguide 28 and the second modulation waveguide 29 has a laminated structure in which a lower cladding layer 61, a core layer 62, and an upper cladding layer 63 are formed in this order. A contact layer 64 is formed on the upper cladding layer 63. The lower cladding layer 61 is disposed on the entire surface of the substrate 20, and the upper surface of the lower cladding layer 61 in a region other than the first and second modulation waveguides 28 and 29 is the first and second modulation waveguides 28. , 29 lower than the upper surface. The width (mesa portion width) of each of the first modulation waveguide 28 and the second modulation waveguide 29 is, for example, 1.4 to 1.8 μm.

下部クラッド層61は、n型InPで形成され、その不純物濃度は5×1017cm−3であり、変調導波路28、29が形成されている部分の厚さは1.4μmである。上部クラッド層63は、p型InPで形成され、その厚さは1.3μmである。コア層62側の厚さ0.5μmの部分の不純物濃度は6.5×1017cm−3であり、コンタクト層64側の厚さ0.8μmの部分の不純物濃度は1.6×1018cm−3である。コンタクト層64は、厚さ0.1μm、不純物濃度2×1018cm−3のp型InGaAsP層と、その上の厚さ0.5μm、不純物濃度1.5×1019cm−3のp型InGaAs層とを含む。 The lower cladding layer 61 is made of n-type InP, and its impurity concentration is 5 × 10 17 cm −3 , and the thickness of the portion where the modulation waveguides 28 and 29 are formed is 1.4 μm. The upper cladding layer 63 is made of p-type InP and has a thickness of 1.3 μm. The impurity concentration of the 0.5 μm thick portion on the core layer 62 side is 6.5 × 10 17 cm −3 , and the impurity concentration of the 0.8 μm thick portion on the contact layer 64 side is 1.6 × 10 18. cm- 3 . The contact layer 64 has a p-type InGaAsP layer having a thickness of 0.1 μm and an impurity concentration of 2 × 10 18 cm −3, and a p-type layer having a thickness of 0.5 μm and an impurity concentration of 1.5 × 10 19 cm −3 thereon. And an InGaAs layer.

コア層62は、厚さ50nmのi型InP層、多重量子井戸層、及び厚さ100nmのi型InP層がこの順番に形成された積層構造を有する。例えば1.4μmの吸収端を持つ多重量子井戸層は、厚さ5nmのi型InPバリア層と厚さ10nmのi型InGaAsP井戸層とを交互に重ねた積層構造を有する。例えば、バリア層の数を34層とし、井戸層の数を33層とする。これにより、1.55μm帯の光導波路が形成される。   The core layer 62 has a stacked structure in which an i-type InP layer having a thickness of 50 nm, a multiple quantum well layer, and an i-type InP layer having a thickness of 100 nm are formed in this order. For example, a multiple quantum well layer having an absorption edge of 1.4 μm has a stacked structure in which i-type InP barrier layers having a thickness of 5 nm and i-type InGaAsP well layers having a thickness of 10 nm are alternately stacked. For example, the number of barrier layers is 34, and the number of well layers is 33. As a result, a 1.55 μm band optical waveguide is formed.

第1の変調導波路28及び第2の変調導波路29の側面に、半絶縁性のInPからなる半絶縁性高抵抗膜65が形成されている。半絶縁性高抵抗膜65の表面、及び下部クラッド層61の表面を酸化シリコンからなる保護膜67が覆う。なお、第1の変調導波路28と第2の変調導波路29との間の下部クラッド層61が露出するように、保護膜67に開口が形成されている。   A semi-insulating high resistance film 65 made of semi-insulating InP is formed on the side surfaces of the first modulation waveguide 28 and the second modulation waveguide 29. A protective film 67 made of silicon oxide covers the surface of the semi-insulating high resistance film 65 and the surface of the lower cladding layer 61. Note that an opening is formed in the protective film 67 so that the lower cladding layer 61 between the first modulation waveguide 28 and the second modulation waveguide 29 is exposed.

第1の変調導波路28よりも外側の基板上に、第1の埋込部材41が配置され、第2の変調導波路29よりも外側の基板上に、第2の埋込部材42が配置されている。第1の変調導波路28の内側(第2の変調導波路側)の側面に配置された保護膜67の側面に、埋込部材43が配置され、第2の変調導波路29の内側(第1の変調導波路側)の側面に配置された保護膜67の側面に、埋込部材44が配置されている。第1の埋込部材41、第2の埋込部材42、及び埋込部材43、44には、例えばベンゾシクロブテン(BCB)が用いられる。なお、ベンゾシクロブテンに代えて、他の低誘電率材料、例えばポリイミド系有機化合物、エポキシ系有機化合物、アクリル系有機化合物等を用いてもよい。   The first embedded member 41 is disposed on the substrate outside the first modulation waveguide 28, and the second embedded member 42 is disposed on the substrate outside the second modulation waveguide 29. Has been. The embedded member 43 is disposed on the side surface of the protective film 67 disposed on the side surface on the inner side (second modulation waveguide side) of the first modulation waveguide 28, and the inner side (second surface) of the second modulation waveguide 29. The embedding member 44 is disposed on the side surface of the protective film 67 disposed on the side surface on the first modulation waveguide side). For example, benzocyclobutene (BCB) is used for the first embedding member 41, the second embedding member 42, and the embedding members 43 and 44. In place of benzocyclobutene, other low dielectric constant materials such as polyimide organic compounds, epoxy organic compounds, acrylic organic compounds, and the like may be used.

第1の変調導波路28の上のコンタクト層64の上に、第1の信号電極35が形成されている。第2の変調導波路29の上のコンタクト層64の上に、第2の信号電極36が形成されている。第1の埋込部材41の上に、第1の外側接地電極37が形成され、第2の埋込部材42の上に、第2の外側接地電極38が形成されている。第1の変調導波路28と第2の変調導波路29との間の下部クラッド層61の上に、内側接地電極39が形成されている。内側接地電極39は、保護膜67に設けられた開口内に配置され、下部クラッド層61に接触している。基板20の背面に、背面電極70が形成されている。背面電極70には、接地電位が印加される。   A first signal electrode 35 is formed on the contact layer 64 on the first modulation waveguide 28. A second signal electrode 36 is formed on the contact layer 64 on the second modulation waveguide 29. A first outer ground electrode 37 is formed on the first embedded member 41, and a second outer ground electrode 38 is formed on the second embedded member 42. An inner ground electrode 39 is formed on the lower cladding layer 61 between the first modulation waveguide 28 and the second modulation waveguide 29. The inner ground electrode 39 is disposed in an opening provided in the protective film 67 and is in contact with the lower cladding layer 61. A back electrode 70 is formed on the back surface of the substrate 20. A ground potential is applied to the back electrode 70.

次に、図3A〜図3Kを参照して、第1の実施例による光変調器の製造方法について説明する。   Next, with reference to FIGS. 3A to 3K, a method of manufacturing the optical modulator according to the first embodiment will be described.

図3Aに示すように、基板20の上に、下部クラッド層61、コア層62、上部クラッド層63、及びコンタクト層64を順番に形成する。これらの膜は、分子線エピタキシ(MBE)や有機金属化学気相成長(MOCVD)によって化合物半導体をエピタキシャル結晶成長させることにより形成される。   As shown in FIG. 3A, a lower clad layer 61, a core layer 62, an upper clad layer 63, and a contact layer 64 are sequentially formed on the substrate 20. These films are formed by epitaxially growing a compound semiconductor by molecular beam epitaxy (MBE) or metal organic chemical vapor deposition (MOCVD).

コンタクト層64の上に、マスクパターン100を形成する。マスクパターン100は、図1に示した第1の入力導波路21、第2の入力導波路22、分波器25、第1の変調導波路28、第2の変調導波路29、合波器30、第1の出力導波路31、及び第2の出力導波路32の平面形状に対応する。マスクパターン100には、酸化シリコン、窒化シリコン、レジスト材等が用いられる。   A mask pattern 100 is formed on the contact layer 64. The mask pattern 100 includes the first input waveguide 21, the second input waveguide 22, the duplexer 25, the first modulation waveguide 28, the second modulation waveguide 29, and the multiplexer shown in FIG. 30, corresponding to the planar shapes of the first output waveguide 31 and the second output waveguide 32. For the mask pattern 100, silicon oxide, silicon nitride, resist material, or the like is used.

図3Bに示すように、マスクパターン100をエッチングマスクとして、コンタクト層64から、下部クラッド層61の表層部までエッチングする。このエッチングには、ドライエッチングまたはウェットエッチングを適用することができる。ドライエッチングには、SiClやCl等の塩素系ガスの誘導結合プラズマを用いることができる。ウェットエッチングには、塩酸等を用いることができる。このエッチングにより、第1の変調導波路28及び第2の変調導波路29を含むメサ構造が形成される。 As shown in FIG. 3B, etching is performed from the contact layer 64 to the surface layer portion of the lower cladding layer 61 using the mask pattern 100 as an etching mask. For this etching, dry etching or wet etching can be applied. In dry etching, inductively coupled plasma of chlorine-based gas such as SiCl 4 or Cl 2 can be used. For wet etching, hydrochloric acid or the like can be used. By this etching, a mesa structure including the first modulation waveguide 28 and the second modulation waveguide 29 is formed.

図3Cに示すように、マスクパターン100の上には成長しない条件で、下部クラッド層61の上に半絶縁性のInPからなる埋込層65aを選択成長させる。埋込層65aの成長には、例えばMOCVDが適用される。埋込層65aの形成後、マスクパターン100を除去する。   As shown in FIG. 3C, a buried layer 65a made of semi-insulating InP is selectively grown on the lower cladding layer 61 under the condition that it does not grow on the mask pattern 100. For example, MOCVD is applied to the growth of the buried layer 65a. After the formation of the buried layer 65a, the mask pattern 100 is removed.

図3Dに示すように、第1の変調導波路28及び第2の変調導波路29の上に、マスクパターン101を形成する。マスクパターン101の幅は、コア層62よりもやや広い。マスクパターン101には、酸化シリコン、窒化シリコン、レジスト材等が用いられる。   As shown in FIG. 3D, a mask pattern 101 is formed on the first modulation waveguide 28 and the second modulation waveguide 29. The width of the mask pattern 101 is slightly wider than the core layer 62. For the mask pattern 101, silicon oxide, silicon nitride, resist material, or the like is used.

図3Eに示すように、マスクパターン101をエッチングマスクとして、埋込層65a及び下部クラッド層61の上層部分をエッチングする。第1の変調導波路28及び第2の変調導波路29を構成するメサ構造の側面に、埋込層65aの一部(半絶縁性高抵抗膜)65が残る。埋込層65aのエッチング後、マスクパターン101を除去する。   As shown in FIG. 3E, the upper portions of the buried layer 65a and the lower cladding layer 61 are etched using the mask pattern 101 as an etching mask. A part (semi-insulating high-resistance film) 65 of the buried layer 65a remains on the side surface of the mesa structure constituting the first modulation waveguide 28 and the second modulation waveguide 29. After etching the buried layer 65a, the mask pattern 101 is removed.

コア層62の上下に、それぞれ上部クラッド層64及び下部クラッド層61が配置され、側方に埋込層65aが配置されたSI−BH構造が得られる。   An SI-BH structure is obtained in which an upper clad layer 64 and a lower clad layer 61 are respectively disposed above and below the core layer 62, and buried layers 65a are disposed laterally.

図3Fに示すように、基板全面を、保護膜67で覆う。保護膜67には、例えば酸化シリコン、窒化シリコン等が用いられる。保護膜67の形成には、電子ビーム蒸着等が用いられる。   As shown in FIG. 3F, the entire surface of the substrate is covered with a protective film 67. For the protective film 67, for example, silicon oxide, silicon nitride, or the like is used. For forming the protective film 67, electron beam evaporation or the like is used.

図3Gに示すように、保護膜67の表面に、低誘電率材料をスピンコート等により塗布し、キュアを行うことにより、低誘電率層46を形成する。低誘電率材料として、例えばベンゾシクロブテン(BCB)等が用いられる。低誘電率層46は、第1の変調導波路28及び第2の変調導波路29の両側の低い領域を埋め込むと共に、これらの導波路上にも堆積する。   As shown in FIG. 3G, a low dielectric constant material 46 is formed on the surface of the protective film 67 by applying a low dielectric constant material by spin coating or the like and performing curing. For example, benzocyclobutene (BCB) is used as the low dielectric constant material. The low dielectric constant layer 46 embeds low regions on both sides of the first modulation waveguide 28 and the second modulation waveguide 29 and is also deposited on these waveguides.

図3Hに示すように、第1の変調導波路28及び第2の変調導波路29の上に配置された保護膜67が露出するまで、低誘電率層46をエッチバックする。   As shown in FIG. 3H, the low dielectric constant layer 46 is etched back until the protective film 67 disposed on the first modulation waveguide 28 and the second modulation waveguide 29 is exposed.

図3Iに示すように、基板表面にマスクパターン102を形成する。マスクパターン102は、図1に示した第1の埋込部材41及び第2の埋込部材42の平面形状に対応する。マスクパターン102は、第1の変調導波路28及び第2の変調導波路29よりも外側の領域から、これらの導波路の内側の側面よりもやや内側まで広がる。   As shown in FIG. 3I, a mask pattern 102 is formed on the substrate surface. The mask pattern 102 corresponds to the planar shape of the first embedding member 41 and the second embedding member 42 shown in FIG. The mask pattern 102 extends from a region outside the first modulation waveguide 28 and the second modulation waveguide 29 to a slightly inner side than the inner side surface of these waveguides.

マスクパターン102をエッチングマスクとして、低誘電率層46をエッチングする。低誘電率層46のエッチングには、例えばエッチングガスとして酸素を用いた反応性イオンエッチングが用いられる。これにより、第1の変調導波路28よりも外側に第1の埋込部材41が残り、第2の変調導波路29よりも外側に第2の埋込部材42が残る。第1の変調導波路28及び第2の変調導波路29の内側の側面にも、それぞれ低誘電率材料からなる埋込部材43及び埋込部材44が残る。2つの埋込部材43及び44よりも内側に、保護膜67が露出する。低誘電率層46のエッチング後、マスクパターン102を除去する。マスクパターン102を除去すると、第1の変調導波路28及び第2の変調導波路29の上に形成されている保護膜67が露出する。   The low dielectric constant layer 46 is etched using the mask pattern 102 as an etching mask. For the etching of the low dielectric constant layer 46, for example, reactive ion etching using oxygen as an etching gas is used. As a result, the first embedded member 41 remains outside the first modulation waveguide 28 and the second embedded member 42 remains outside the second modulation waveguide 29. An embedded member 43 and an embedded member 44 made of a low dielectric constant material remain on the inner side surfaces of the first modulation waveguide 28 and the second modulation waveguide 29, respectively. The protective film 67 is exposed inside the two embedded members 43 and 44. After the low dielectric constant layer 46 is etched, the mask pattern 102 is removed. When the mask pattern 102 is removed, the protective film 67 formed on the first modulation waveguide 28 and the second modulation waveguide 29 is exposed.

図3Jに示すように、露出している保護膜67を、例えばフッ酸を用いて除去する。第1の変調導波路28及び第2の変調導波路29の上のコンタクト層64が露出し、第1の変調導波路28と第2の変調導波路29との間に、下部クラッド層61が露出する。   As shown in FIG. 3J, the exposed protective film 67 is removed using, for example, hydrofluoric acid. The contact layer 64 on the first modulation waveguide 28 and the second modulation waveguide 29 is exposed, and the lower cladding layer 61 is interposed between the first modulation waveguide 28 and the second modulation waveguide 29. Exposed.

図3Kに示すように、第1の信号電極35、第2の信号電極36、第1の外側接地電極37、第2の外側接地電極38、及び内側接地電極39を形成する。これらの電極は、基板側から順番にAu層、Zn層、及びAu層が順番に形成された積層構造を有する。これらの電極の形成には、蒸着及びリフトオフ法を用いることができる。なお、蒸着により形成されたAu層の上に、Auめっきを施してもよい。   As shown in FIG. 3K, a first signal electrode 35, a second signal electrode 36, a first outer ground electrode 37, a second outer ground electrode 38, and an inner ground electrode 39 are formed. These electrodes have a laminated structure in which an Au layer, a Zn layer, and an Au layer are sequentially formed from the substrate side. Vapor deposition and a lift-off method can be used for forming these electrodes. Note that Au plating may be performed on the Au layer formed by vapor deposition.

最後に、図2に示したように、基板70の背面に、背面電極70を形成する。背面電極70は、基板側から順番にAuGe層とAu層とが形成された積層構造を有する。   Finally, as shown in FIG. 2, the back electrode 70 is formed on the back surface of the substrate 70. The back electrode 70 has a laminated structure in which an AuGe layer and an Au layer are formed in order from the substrate side.

次に、第1の実施例による光変調器の動作原理について説明する。図1に示した第1の入力導波路21及び第2の入力導波路22の一方から光信号を入力する。分波器25は、入力された光信号を、第1の変調導波路28と第2の変調導波路29とに当分に分波する。   Next, the operation principle of the optical modulator according to the first embodiment will be described. An optical signal is input from one of the first input waveguide 21 and the second input waveguide 22 shown in FIG. The demultiplexer 25 demultiplexes the input optical signal into the first modulation waveguide 28 and the second modulation waveguide 29 for the time being.

第1の信号源51及び第2の信号源52から、それぞれ第1の信号電極35及び第2の信号電極36に変調信号を入力する。入力された変調信号は、第1の信号電極35及び第2の信号電極36内を伝搬する。終端抵抗とインピーダンスマッチングさせるために、第1の信号電極35及び第2の信号電極36の特性インピーダンスは約50Ωに設計される。特性インピーダンスは、第1の信号電極35、第2の信号電極36、第1の外側接地電極37、第2の外側接地電極38、及び内側接地電極39の幾何学的形状に依存する。   Modulation signals are input from the first signal source 51 and the second signal source 52 to the first signal electrode 35 and the second signal electrode 36, respectively. The input modulation signal propagates through the first signal electrode 35 and the second signal electrode 36. In order to perform impedance matching with the terminating resistance, the characteristic impedance of the first signal electrode 35 and the second signal electrode 36 is designed to be about 50Ω. The characteristic impedance depends on the geometric shapes of the first signal electrode 35, the second signal electrode 36, the first outer ground electrode 37, the second outer ground electrode 38, and the inner ground electrode 39.

図2において、下部クラッド層61と上部クラッド層63との間に、逆バイアス電圧が印加されると、コア層62内の多重量子井戸層の吸収端が変化する。吸収端が変化すると、クラマーズクロニッヒの関係から、導波路の屈折率が変化する。これにより、第1の変調導波路28及び第2の変調導波路29を伝搬する光信号の位相が変化する。   In FIG. 2, when a reverse bias voltage is applied between the lower cladding layer 61 and the upper cladding layer 63, the absorption edge of the multiple quantum well layer in the core layer 62 changes. When the absorption edge changes, the refractive index of the waveguide changes due to the Kramers-Kronig relationship. As a result, the phase of the optical signal propagating through the first modulation waveguide 28 and the second modulation waveguide 29 changes.

第1の信号電極35及び第2の信号電極36のいずれにも、変調信号を印加しない場合には、第1の変調導波路28及び第2の変調導波路29を伝搬する光信号は、位相変調を受けず、同相で合波器30に入力される。第1の信号電極35及び第2の信号電極36に、相互に逆位相の変調信号を印加すると、第1の変調導波路28及び第2の変調導波路29を伝搬する光信号は、相互に異なる位相変調を受ける。これにより、逆位相で合波器30に入力される。   When a modulation signal is not applied to either the first signal electrode 35 or the second signal electrode 36, the optical signal propagating through the first modulation waveguide 28 and the second modulation waveguide 29 is phase-shifted. The signal is not modulated and input to the multiplexer 30 in phase. When modulated signals having opposite phases are applied to the first signal electrode 35 and the second signal electrode 36, the optical signals propagating through the first modulation waveguide 28 and the second modulation waveguide 29 are mutually transmitted. Subject to different phase modulation. As a result, the signal is input to the multiplexer 30 with an opposite phase.

第1の変調導波路28及び第2の変調導波路29から、合波器30に同相で光信号が入力されると、第2の出力導波路32に光信号が出力される。合波器30に逆位相で光信号が入力されると、第1の出力導波路31に光信号が出力される。このように、変調信号の印加、無印加を切り替えることにより、第1の出力導波路31及び第2の出力導波路32のいずれか一方から光信号を取り出すことができる。   When an optical signal having the same phase is input from the first modulation waveguide 28 and the second modulation waveguide 29 to the multiplexer 30, the optical signal is output to the second output waveguide 32. When an optical signal is input to the multiplexer 30 with an opposite phase, the optical signal is output to the first output waveguide 31. As described above, the optical signal can be extracted from one of the first output waveguide 31 and the second output waveguide 32 by switching between application and non-application of the modulation signal.

第1の実施例では、内側接地電極38が、閉じた領域45内に配置されており、第1の変調導波路28及び第2の変調導波路29のいずれとも重なっていない。さらに、 内側接地電極39は、平面視において、閉じた領域の外側の接地電位が与えられる導電性領域に、基板上の配線を介して接続されない。このため、第1の変調導波路28や第2の変調導波路29を跨ぐエアブリッジの形成等の特殊な工程が不要になり、歩留まりの低下を抑制することができる。   In the first embodiment, the inner ground electrode 38 is disposed in the closed region 45 and does not overlap any of the first modulation waveguide 28 and the second modulation waveguide 29. Further, the inner ground electrode 39 is not connected via a wiring on the substrate to a conductive region to which a ground potential outside the closed region is applied in a plan view. For this reason, a special process such as formation of an air bridge straddling the first modulation waveguide 28 and the second modulation waveguide 29 is not necessary, and a decrease in yield can be suppressed.

内側接地電極39を、外側の第1の外側接地電極37及び第2の外側接地電極38よりも低い位置に配置することにより、第1の信号電極35及び第2の信号電極36の特性インピーダンスを50Ωに近づけることができる。   By disposing the inner ground electrode 39 at a position lower than the outer first outer ground electrode 37 and the second outer ground electrode 38, the characteristic impedance of the first signal electrode 35 and the second signal electrode 36 can be reduced. It can be close to 50Ω.

また、第1の実施例では、第1の変調導波路28及び第2の変調導波路29の外側に、それぞれ第1の埋込部材41及び第2の埋込部材42が配置されている。第1の信号電極35に連続する第1の入力端子35A及び第1の出力端子35Bは、第1の埋込部材41の上に配置されている。図2に示したように、第1の変調導波路28が形成されているメサ部の上面と、第1の埋込部材41の上面との間の段差は、メサ部の上面と、下部クラッド層61を覆っている保護膜67の上面との間の段差よりも低い。このため、第1の埋込部材41を配置しない場合に比べて、第1の信号電極35、第1の入力端子35A、及び第2の出力端子35Bの形成が容易である。同様に、第2の信号電極36、第2の入力端子36A、及び第2の出力端子35Bの形成が容易である。   In the first embodiment, the first embedded member 41 and the second embedded member 42 are disposed outside the first modulation waveguide 28 and the second modulation waveguide 29, respectively. The first input terminal 35 </ b> A and the first output terminal 35 </ b> B that are continuous with the first signal electrode 35 are disposed on the first embedded member 41. As shown in FIG. 2, the step between the upper surface of the mesa portion where the first modulation waveguide 28 is formed and the upper surface of the first embedded member 41 is different from the upper surface of the mesa portion and the lower cladding. It is lower than the step between the upper surface of the protective film 67 covering the layer 61. For this reason, compared with the case where the 1st embedding member 41 is not arrange | positioned, formation of the 1st signal electrode 35, 1st input terminal 35A, and 2nd output terminal 35B is easy. Similarly, it is easy to form the second signal electrode 36, the second input terminal 36A, and the second output terminal 35B.

図4に、基板上方の空間内の電界のシミュレーション結果を示す。図4中の矢印は電界の向きを表し、矢印の長さが電界の強さを表す。なお、図4では、第2の信号電極36に正電圧を印加した場合の電界を示している。内側接地電極39には、基板表面上の接地用端子から接地電圧が直接供給されることはないが、内側接地電極39に向かう電界が発生しており、接地電極として十分機能していることが分かる。   FIG. 4 shows a simulation result of the electric field in the space above the substrate. The arrow in FIG. 4 represents the direction of the electric field, and the length of the arrow represents the strength of the electric field. FIG. 4 shows an electric field when a positive voltage is applied to the second signal electrode 36. Although the ground voltage is not directly supplied to the inner ground electrode 39 from the ground terminal on the substrate surface, an electric field directed to the inner ground electrode 39 is generated, and the inner ground electrode 39 functions sufficiently as a ground electrode. I understand.

図5に、電磁界分布シミュレータと光小信号計算により求めた光応答特性を示す。横軸は変調導波路の長さを単位「mm」で表し、縦軸は最大変調帯域幅を単位「GHz」で表す。ここで、「最大変調帯域幅」は、出力導波路に出力される光信号の強度が3dB低下するときの周波数を意味する。   FIG. 5 shows the optical response characteristics obtained by the electromagnetic field distribution simulator and the small optical signal calculation. The horizontal axis represents the length of the modulation waveguide in the unit “mm”, and the vertical axis represents the maximum modulation bandwidth in the unit “GHz”. Here, the “maximum modulation bandwidth” means a frequency when the intensity of the optical signal output to the output waveguide decreases by 3 dB.

変調導波路の長さが1mm、及び1.5mmのとき、それぞれ13GHz及び9GHzの最大変調帯域幅が得られることがわかる。このように、内側接地電極39に接地電圧を直接印加しなくても、十分な高速変調が可能である。   It can be seen that when the length of the modulation waveguide is 1 mm and 1.5 mm, maximum modulation bandwidths of 13 GHz and 9 GHz are obtained, respectively. Thus, sufficient high-speed modulation is possible without directly applying a ground voltage to the inner ground electrode 39.

次に、図6〜図9を参照して、第2〜第5の実施例について説明する。以下、第1の実施例による光変調器との相違点に着目して説明を行い、共通部分については説明を省略する。   Next, the second to fifth embodiments will be described with reference to FIGS. Hereinafter, description will be made focusing on differences from the optical modulator according to the first embodiment, and description of common parts will be omitted.

図6に、第2の実施例による光変調器の断面図を示す。第1の実施例では、図2に示したように、第1の変調導波路28及び第2の変調導波路29を構成するメサ部の側面に、半絶縁性のInPからなる半絶縁性高抵抗膜65が配置されていたが、第2の実施例では、半絶縁性高抵抗膜が配置されていない。保護膜67が、メサ部の側壁に接する。   FIG. 6 is a sectional view of an optical modulator according to the second embodiment. In the first embodiment, as shown in FIG. 2, a semi-insulating high layer made of semi-insulating InP is formed on the side surfaces of the mesa portions constituting the first modulation waveguide 28 and the second modulation waveguide 29. Although the resistance film 65 is disposed, the semi-insulating high resistance film is not disposed in the second embodiment. The protective film 67 is in contact with the side wall of the mesa portion.

第2の実施例による光変調器の製造方法では、図3Bに示したマスクパターン100を除去した後、図3Cの埋込層65aを形成することなく、図3Fに示した保護膜67が形成される。   In the method of manufacturing the optical modulator according to the second embodiment, after removing the mask pattern 100 shown in FIG. 3B, the protective film 67 shown in FIG. 3F is formed without forming the buried layer 65a shown in FIG. 3C. Is done.

メサ部の両側に、保護膜67を介して低誘電率の埋込部材41〜44が配置されるため、低容量化を図ることができる。また、横方向に関する光閉じ込め効果が強くなるため、効果的な位相変調を行うことが可能になる。このため、第1の実施例の光変調器に比べて、最大変調帯域幅が広くなると期待される。   Since the low dielectric constant embedded members 41 to 44 are disposed on both sides of the mesa portion via the protective film 67, the capacity can be reduced. In addition, since the optical confinement effect in the lateral direction becomes strong, effective phase modulation can be performed. For this reason, the maximum modulation bandwidth is expected to be wider than that of the optical modulator of the first embodiment.

図7に、第3の実施例による光変調器の断面図を示す。第3の実施例では、図2に示した第1の実施例の光変調器の保護膜67、第1の埋込部材41、第2の埋込部材42、及び埋込部材43、44が形成されていない。第1の外側接地電極37及び第2の外側接地電極38が、下部クラッド層61の表面に形成される。   FIG. 7 shows a cross-sectional view of an optical modulator according to the third embodiment. In the third embodiment, the protective film 67, the first embedded member 41, the second embedded member 42, and the embedded members 43 and 44 of the optical modulator of the first embodiment shown in FIG. Not formed. A first outer ground electrode 37 and a second outer ground electrode 38 are formed on the surface of the lower cladding layer 61.

第3の実施例による光変調器の製造方法では、図3Eに示したマスクパターン101を除去した後、図3Kに示した第1の信号電極35、第2の信号電極36、第1の外側接地電極37、第2の外側接地電極38、及び内側接地電極39が形成される。図1に示した第1の入力端子35A、第1の出力端子35B、第2の入力端子36A、及び第2の出力端子は、半絶縁性高抵抗膜65の上に形成される。   In the method of manufacturing the optical modulator according to the third embodiment, after removing the mask pattern 101 shown in FIG. 3E, the first signal electrode 35, the second signal electrode 36, and the first outer side shown in FIG. 3K. A ground electrode 37, a second outer ground electrode 38, and an inner ground electrode 39 are formed. The first input terminal 35A, the first output terminal 35B, the second input terminal 36A, and the second output terminal shown in FIG. 1 are formed on the semi-insulating high resistance film 65.

第3の実施例においても、第1の変調導波路28及び第2の変調導波路29と交差する配線を形成する必要がない。   Also in the third embodiment, it is not necessary to form a wiring that intersects the first modulation waveguide 28 and the second modulation waveguide 29.

図8に、第4の実施例による光変調器の断面図を示す。第4の実施例では、図2に示した第1の実施例の光変調器の半絶縁性高抵抗膜65が配置されていない。さらに、第1の外側接地電極37が配置される領域において、保護膜67及び第1の埋込部材41が除去されており、第2の外側接地電極37が配置される領域において、保護膜67及び第2の埋込部材42が除去されている。このため、第1の外側接地電極37及び第2の外側接地電極38が、下部クラッド層61の表面に接触する。   FIG. 8 is a sectional view of an optical modulator according to the fourth embodiment. In the fourth embodiment, the semi-insulating high resistance film 65 of the optical modulator of the first embodiment shown in FIG. 2 is not disposed. Further, in the region where the first outer ground electrode 37 is disposed, the protective film 67 and the first embedded member 41 are removed, and in the region where the second outer ground electrode 37 is disposed, the protective film 67. And the 2nd embedding member 42 is removed. Therefore, the first outer ground electrode 37 and the second outer ground electrode 38 are in contact with the surface of the lower cladding layer 61.

第4の実施例による光変調器の製造方法では、図3Bに示したマスクパターン100を除去した後、図3Cに示した埋込層65aを形成することなく、図3Fに示した保護膜67が形成される。また、図3Iに示したマスクパターン102の、第1の外側接地電極37及び第2の外側接地電極38が配置される領域に開口が形成される。これにより、第1の外側接地電極37及び第2の外側接地電極38が配置される領域の第1の埋込部材41及び第2の埋込部材42が除去される。図3Jに示した保護膜67のエッチング工程で、第1の外側接地電極37及び第2の外側接地電極38が配置される領域の保護膜67が除去される。   In the method of manufacturing the optical modulator according to the fourth embodiment, after removing the mask pattern 100 shown in FIG. 3B, the buried layer 65a shown in FIG. 3C is not formed, and the protective film 67 shown in FIG. 3F is formed. Is formed. Further, an opening is formed in a region where the first outer ground electrode 37 and the second outer ground electrode 38 are arranged in the mask pattern 102 shown in FIG. 3I. As a result, the first embedded member 41 and the second embedded member 42 in the region where the first outer ground electrode 37 and the second outer ground electrode 38 are disposed are removed. In the etching process of the protective film 67 shown in FIG. 3J, the protective film 67 in the region where the first outer ground electrode 37 and the second outer ground electrode 38 are disposed is removed.

第4の実施例においても、第1の変調導波路28及び第2の変調導波路29と交差する配線を形成する必要がない。   Also in the fourth embodiment, it is not necessary to form a wiring that intersects the first modulation waveguide 28 and the second modulation waveguide 29.

図9に、第5の実施例による光変調器の平面図を示す。光変調器が形成された基板20と同一の基板上に、波長可変半導体レーザ素子80が形成されている。波長可変半導体レーザ素子80から出射されるレーザ光が、第1の入力導波路21に入力される。なお、第2の入力導波路22に入力される構成としてもよい。また、波長可変半導体レーザ素子に代えて、固定波長分布帰還型(DFB)レーザ素子としてもよい。   FIG. 9 is a plan view of an optical modulator according to the fifth embodiment. A wavelength tunable semiconductor laser element 80 is formed on the same substrate 20 on which the optical modulator is formed. Laser light emitted from the wavelength tunable semiconductor laser element 80 is input to the first input waveguide 21. Note that the second input waveguide 22 may be input. Further, instead of the wavelength tunable semiconductor laser element, a fixed wavelength distributed feedback (DFB) laser element may be used.

上記第1〜第5の実施例では、基板20にn型InPを用いたが、その他の化合物半導体を用いてもよいし、p型InPや半絶縁性のInPを用いてもよい。その場合、下部クラッド層61は、メサ構造の近傍にのみ形成することが望ましい。p型InPを用いる場合には、下部クラッド層61をp型にし、上部クラッド層63をn型にする。   In the first to fifth embodiments, n-type InP is used for the substrate 20. However, other compound semiconductors may be used, and p-type InP or semi-insulating InP may be used. In that case, it is desirable to form the lower cladding layer 61 only in the vicinity of the mesa structure. When p-type InP is used, the lower cladding layer 61 is p-type and the upper cladding layer 63 is n-type.

基板20に半絶縁性のInPを用いる場合には、背面電極70は形成されない。図7及び図8に示した第3及び第4の実施例の構成では、第1の外側接地電極37及び第2の外側接地電極38から、下部クラッド層61を介して、内側接地電極39に接地電位が印加される。   When semi-insulating InP is used for the substrate 20, the back electrode 70 is not formed. In the configuration of the third and fourth embodiments shown in FIGS. 7 and 8, the first outer ground electrode 37 and the second outer ground electrode 38 are connected to the inner ground electrode 39 via the lower cladding layer 61. A ground potential is applied.

また、上記第1〜第5の実施例では、コア層62を多重量子井戸構造としたが、量子細線構造、量子ドット構造、またはバルク構造としてもよい。   Moreover, in the said 1st-5th Example, although the core layer 62 was made into the multiple quantum well structure, it is good also as a quantum wire structure, a quantum dot structure, or a bulk structure.

また、上記第1の〜第5の実施例では、InP基板上に、InP系化合物半導体層を成長させて光導波路を形成したが、InP基板上に、InGaAsP系またはAlGaInAs系化合物半導体層を成長させて光導波路を形成してもよい。   In the first to fifth embodiments, an InP-based compound semiconductor layer is grown on an InP substrate to form an optical waveguide. However, an InGaAsP-based or AlGaInAs-based compound semiconductor layer is grown on the InP substrate. An optical waveguide may be formed.

また、上記第1〜第5の実施例で採用されている光変調器に、駆動電極以外に位相変調用電極を設けてもよい。   In addition to the drive electrodes, phase modulation electrodes may be provided in the optical modulators employed in the first to fifth embodiments.

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。   Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. It will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.

第1の実施例による光変調器の平面図である。It is a top view of the optical modulator by a 1st Example. 第1の実施例による光変調器の断面図である。It is sectional drawing of the optical modulator by a 1st Example. 第1の実施例による光変調器の、製造途中段階における断面図である。It is sectional drawing in the manufacture middle stage of the optical modulator by a 1st Example. 第1の実施例による光変調器の、製造途中段階における断面図である。It is sectional drawing in the manufacture middle stage of the optical modulator by a 1st Example. 第1の実施例による光変調器の、製造途中段階における断面図である。It is sectional drawing in the manufacture middle stage of the optical modulator by a 1st Example. 第1の実施例による光変調器の、製造途中段階における断面図である。It is sectional drawing in the manufacture middle stage of the optical modulator by a 1st Example. 第1の実施例による光変調器の基板上の空間の電界のシミュレーション結果を示す線図である。It is a diagram which shows the simulation result of the electric field of the space on the board | substrate of the optical modulator by a 1st Example. 第1の実施例による光変調器の最大変調帯域幅と変調導波路の長さとの関係を示すグラフである。It is a graph which shows the relationship between the maximum modulation bandwidth of the optical modulator by a 1st Example, and the length of a modulation waveguide. 第2の実施例による光変調器の断面図である。It is sectional drawing of the optical modulator by a 2nd Example. 第3の実施例による光変調器の断面図である。It is sectional drawing of the optical modulator by a 3rd Example. 第4の実施例による光変調器の断面図である。It is sectional drawing of the optical modulator by a 4th Example. 第5の実施例による光変調器の平面図である。It is a top view of the optical modulator by a 5th Example.

符号の説明Explanation of symbols

20 基板
21 第1の入力導波路
22 第2の入力導波路
25 分波器
28 第1の変調導波路
29 第2の変調導波路
30 合波器
35 第1の信号電極
36 第2の信号電極
37 第1の外側接地電極
38 第2の外側接地電極
39 内側接地電極
41 第1の埋込部材
42 第2の埋込部材
43、44 埋込部材
45 閉じた領域
46 低誘電率層
51 第1の信号源
52 第2の信号源
53 第1の終端抵抗
54 第2の終端抵抗
61 下部クラッド層
62 コア層
63 上部クラッド層
64 コンタクト層
65 半絶縁性高抵抗膜
65a 埋込層
67 保護膜
70 背面接地電極
80 波長可変半導体レーザ素子
100、101、102 マスクパターン
20 substrate 21 first input waveguide 22 second input waveguide 25 duplexer 28 first modulation waveguide 29 second modulation waveguide 30 multiplexer 35 first signal electrode 36 second signal electrode 37 first outer ground electrode 38 second outer ground electrode 39 inner ground electrode 41 first embedded member 42 second embedded member 43, 44 embedded member 45 closed region 46 low dielectric constant layer 51 first Signal source 52 second signal source 53 first termination resistor 54 second termination resistor 61 lower cladding layer 62 core layer 63 upper cladding layer 64 contact layer 65 semi-insulating high resistance film 65a buried layer 67 protective film 70 Back ground electrode 80 Wavelength variable semiconductor laser element 100, 101, 102 Mask pattern

Claims (5)

半導体基板の上に、相互に間隔を隔てて配置された第1及び第2の変調導波路と、
前記半導体基板の上に配置され、前記第1の変調導波路及び第2の変調導波路の入力端に接続された分波器と、
前記半導体基板の上に配置され、前記第1の変調導波路及び第2の変調導波路の出力端に接続された合波器と、
前記第1の変調導波路の上に、該第1の変調導波路に沿って配置された第1の信号電極と、
前記第2の変調導波路の上に、該第2の変調導波路に沿って配置された第2の信号電極と、
前記第1の信号電極の両側の基板表面のうち、前記第2の信号電極側に配置された第1の内側接地電極と、
前記第1の信号電極の両側の基板表面のうち、前記第2の信号電極とは反対側に配置された第1の外側接地電極と、
前記第2の信号電極の両側の基板表面のうち、前記第1の信号電極側に配置された第2の内側接地電極と、
前記第2の信号電極の両側の基板表面のうち、前記第1の信号電極とは反対側に配置された第2の外側接地電極と
を有し、
前記第1の内側接地電極及び前記第2の内側接地電極は、平面視において、前記第1の変調導波路、及び前記第2の変調導波路のいずれとも重ならならず、
さらに、前記半導体基板の表面に形成され、それぞれ前記第1の変調導波路及び前記第2の変調導波路に沿う平面形状を持つ第1のメサ構造及び第2のメサ構造を有し、
前記第1の変調導波路及び前記第2の変調導波路は、それぞれ前記第1のメサ構造及び第2のメサ構造内に配置されており、
前記第1の信号電極及び前記第2の信号電極は、それぞれ前記第1のメサ構造及び前記第2のメサ構造の上に配置されており、
さらに、前記第1のメサ構造及び第2のメサ構造の外側の前記半導体基板の上に配置され、前記第1のメサ構造及び前記第2のメサ構造を形成する材料よりも誘電率が低い材料で形成された埋込部材を有し、
前記第1及び第2の外側接地電極が前記埋込部材の上に形成されている光変調器。
First and second modulation waveguides spaced apart from each other on a semiconductor substrate;
A duplexer disposed on the semiconductor substrate and connected to input ends of the first modulation waveguide and the second modulation waveguide;
A multiplexer disposed on the semiconductor substrate and connected to output ends of the first modulation waveguide and the second modulation waveguide;
A first signal electrode disposed on the first modulation waveguide along the first modulation waveguide;
A second signal electrode disposed on the second modulation waveguide and along the second modulation waveguide;
Of the substrate surfaces on both sides of the first signal electrode, a first inner ground electrode disposed on the second signal electrode side;
A first outer ground electrode disposed on the opposite side of the substrate surface on both sides of the first signal electrode from the second signal electrode;
Of the substrate surfaces on both sides of the second signal electrode, a second inner ground electrode disposed on the first signal electrode side;
A second outer ground electrode arranged on the opposite side of the substrate surface on both sides of the second signal electrode from the first signal electrode;
The first inner ground electrode and the second inner ground electrode do not overlap with any of the first modulation waveguide and the second modulation waveguide in plan view ,
And a first mesa structure and a second mesa structure formed on the surface of the semiconductor substrate and having a planar shape along the first modulation waveguide and the second modulation waveguide, respectively.
The first modulation waveguide and the second modulation waveguide are disposed in the first mesa structure and the second mesa structure, respectively;
The first signal electrode and the second signal electrode are disposed on the first mesa structure and the second mesa structure, respectively.
Furthermore, a material that is disposed on the semiconductor substrate outside the first mesa structure and the second mesa structure and has a lower dielectric constant than a material that forms the first mesa structure and the second mesa structure Having an embedding member formed of
An optical modulator in which the first and second outer ground electrodes are formed on the embedded member .
前記第1の内側接地電極と前記第2の内側接地電極とが、1つの導電パターンを共有する請求項1に記載の光変調器。   The optical modulator according to claim 1, wherein the first inner ground electrode and the second inner ground electrode share one conductive pattern. 前記半導体基板が、その表層部に形成された導電性半導体材料からなる導電層を含み、前記第1及び第2の内側接地電極が、前記導電層に接している請求項1または2に記載の光変調器。 It said semiconductor substrate comprises a conductive layer made of a conductive semiconductor material formed on the surface portion, the first and second inner ground electrode, according to claim 1 or 2 in contact with the conductive layer Light modulator. 前記半導体基板が導電性半導体材料で形成されており、
さらに、該半導体基板の裏側の表面に形成された背面接地電極を有する請求項1乃至のいずれか1項に記載の光変調器。
The semiconductor substrate is formed of a conductive semiconductor material;
Further, the optical modulator according to any one of claims 1 to 3 having a back ground electrode formed on the back surface of the semiconductor substrate.
前記第1の内側接地電極及び第2の内側接地電極は、平面視において、前記第1の変調導波路、前記第2の変調導波路、前記分波器、及び前記合波器で囲まれた閉じた領域の外側の接地電位が与えられる導電性領域に、基板上の配線を介して接続されない請求項1乃至のいずれか1項に記載の光変調器。 The first inner ground electrode and the second inner ground electrode are surrounded by the first modulation waveguide, the second modulation waveguide, the duplexer, and the multiplexer in a plan view. It closed to the conductive regions ground potential is applied outside the region, the optical modulator according to any one of claims 1 to 4 are not connected through the wiring on the board.
JP2008170325A 2008-06-30 2008-06-30 Mach-Zehnder optical modulator Expired - Fee Related JP5104598B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008170325A JP5104598B2 (en) 2008-06-30 2008-06-30 Mach-Zehnder optical modulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008170325A JP5104598B2 (en) 2008-06-30 2008-06-30 Mach-Zehnder optical modulator

Publications (2)

Publication Number Publication Date
JP2010008869A JP2010008869A (en) 2010-01-14
JP5104598B2 true JP5104598B2 (en) 2012-12-19

Family

ID=41589423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008170325A Expired - Fee Related JP5104598B2 (en) 2008-06-30 2008-06-30 Mach-Zehnder optical modulator

Country Status (1)

Country Link
JP (1) JP5104598B2 (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5428987B2 (en) * 2010-03-24 2014-02-26 住友電気工業株式会社 Mach-Zehnder light modulator
JP5585174B2 (en) 2010-04-07 2014-09-10 日産自動車株式会社 Electrolyte injection method and electrolyte injection device
JP5801589B2 (en) * 2011-04-04 2015-10-28 三菱電機株式会社 Light modulation element
JP2013250527A (en) 2012-06-04 2013-12-12 Sumitomo Electric Ind Ltd Semiconductor mach-zehnder modulator and manufacturing method of semiconductor mach-zehnder modulator
US8986553B2 (en) * 2012-07-19 2015-03-24 Sumitomo Electric Industries, Ltd. Method for manufacturing optical semiconductor device
JP6136363B2 (en) 2013-02-27 2017-05-31 住友電気工業株式会社 Light modulation module
JP2015194629A (en) * 2014-03-31 2015-11-05 日本電信電話株式会社 semiconductor optical modulator
JP6330548B2 (en) * 2014-07-23 2018-05-30 住友電気工業株式会社 Modulator and manufacturing method thereof
JP6915706B2 (en) * 2016-07-27 2021-08-04 住友大阪セメント株式会社 Light modulator
JP6828519B2 (en) * 2017-03-03 2021-02-10 住友電気工業株式会社 Manufacturing method of semiconductor element
JP6862983B2 (en) * 2017-03-23 2021-04-21 住友電気工業株式会社 Semiconductor optical device and its manufacturing method
WO2023095261A1 (en) * 2021-11-25 2023-06-01 三菱電機株式会社 Mach-zehnder modulator
JP7504330B1 (en) 2024-01-17 2024-06-21 三菱電機株式会社 Method for manufacturing semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002122834A (en) * 2000-10-19 2002-04-26 Sumitomo Osaka Cement Co Ltd Optical waveguide element
JP4906185B2 (en) * 2000-12-04 2012-03-28 富士通株式会社 Optical semiconductor device and optical semiconductor device modulation method
JP3839710B2 (en) * 2001-12-11 2006-11-01 富士通株式会社 Semiconductor optical modulator, Mach-Zehnder optical modulator, and optical modulator integrated semiconductor laser
JP3823873B2 (en) * 2002-05-07 2006-09-20 富士通株式会社 Semiconductor Mach-Zehnder optical modulator
JP4141798B2 (en) * 2002-10-31 2008-08-27 富士通株式会社 Optical semiconductor device
GB2407644B (en) * 2003-10-28 2007-06-20 Filtronic Plc A coplanar waveguide line
JP2007101641A (en) * 2005-09-30 2007-04-19 Sumitomo Osaka Cement Co Ltd Optical modulator and method of manufacturing same
JP5256620B2 (en) * 2007-02-26 2013-08-07 富士通オプティカルコンポーネンツ株式会社 Optical transmitter and optical receiver

Also Published As

Publication number Publication date
JP2010008869A (en) 2010-01-14

Similar Documents

Publication Publication Date Title
JP5104598B2 (en) Mach-Zehnder optical modulator
US8412008B2 (en) Semiconductor optical device
JP4933653B2 (en) Semiconductor optical modulator
US6122414A (en) Semiconductor Mach-Zehnder modulator
US8412005B2 (en) Mach-Zehnder interferometer type optical modulator
US20100284019A1 (en) Semiconductor integrated optical device and method of making the same
JP5170236B2 (en) Waveguide type semiconductor optical modulator and manufacturing method thereof
JP2010226062A (en) Optical waveguide element, manufacturing method therefor, semiconductor device, laser module, and optical transmission system
US8600198B2 (en) Semiconductor optical modulator, semiconductor optical integrated device, and method of manufacturing the same
US8384980B2 (en) Semiconductor optical modulation device, Mach-Zehnder interferometer type semiconductor optical modulator, and method for producing semiconductor optical modulation device
US20030091287A1 (en) Multimode interference (MMI) device
JP2019054107A (en) Semiconductor optical element
JP2014002384A (en) Optical element
US10027088B2 (en) Integrated semiconductor optical element and manufacturing method for same
JP3981864B2 (en) Optical integrated device equipped with nitride semiconductor laser
US8818142B2 (en) Optical semiconductor device
JP6348880B2 (en) Semiconductor Mach-Zehnder optical modulator
JP5917645B2 (en) Optical switch element
JP6531525B2 (en) Optical modulator and method of manufacturing optical modulator
WO2019211991A1 (en) Semiconductor mach-zehnder optical modulator and iq optical modulator using same
JP5553151B2 (en) Semiconductor optical modulator and semiconductor optical transmitter using the same
JP6452451B2 (en) Optical integrated device and manufacturing method thereof
JP6530631B2 (en) Optical waveguide device
JP2011077329A (en) Semiconductor optical integrated element and method of manufacturing the same
JP2018022089A (en) Optical switch element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120917

R150 Certificate of patent or registration of utility model

Ref document number: 5104598

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees