JP2017011119A - Processing method for wafer - Google Patents
Processing method for wafer Download PDFInfo
- Publication number
- JP2017011119A JP2017011119A JP2015125640A JP2015125640A JP2017011119A JP 2017011119 A JP2017011119 A JP 2017011119A JP 2015125640 A JP2015125640 A JP 2015125640A JP 2015125640 A JP2015125640 A JP 2015125640A JP 2017011119 A JP2017011119 A JP 2017011119A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- modified layer
- along
- protective member
- processing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 19
- 230000001681 protective effect Effects 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 45
- 229910004298 SiO 2 Inorganic materials 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052681 coesite Inorganic materials 0.000 abstract description 8
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 8
- 239000000377 silicon dioxide Substances 0.000 abstract description 8
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 8
- 229910052682 stishovite Inorganic materials 0.000 abstract description 8
- 229910052905 tridymite Inorganic materials 0.000 abstract description 8
- 230000001678 irradiating effect Effects 0.000 abstract description 4
- 230000035699 permeability Effects 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 54
- 239000010410 layer Substances 0.000 description 40
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Abstract
Description
本発明は、表面に複数の分割予定ラインが格子状に形成されているとともに該複数の分割予定ラインによって区画された複数の領域にデバイスが形成されたウエーハを、分割予定ラインに沿って分割するウエーハの加工方法に関する。 The present invention divides a wafer in which a plurality of division lines are formed in a lattice shape on the surface and a device is formed in a plurality of regions partitioned by the plurality of division lines along the division lines. The present invention relates to a wafer processing method.
半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に配列された分割予定ラインによって複数の領域が区画され、この区画された領域にＩＣ、ＬＳＩ等のデバイスを形成する。このように形成された半導体ウエーハを分割予定ラインに沿って切断することにより、デバイスが形成された領域を分割して個々のデバイスを製造している。 In the semiconductor device manufacturing process, a plurality of regions are partitioned by division lines arranged in a lattice pattern on the surface of a substantially disc-shaped semiconductor wafer, and devices such as ICs and LSIs are formed in the partitioned regions. . By cutting the semiconductor wafer formed in this way along the planned dividing line, the region where the device is formed is divided to manufacture individual devices.
半導体ウエーハ等のウエーハを分割する方法として、ウエーハに対して透過性を有する波長のパルスレーザー光線の集光点をウエーハの内部に位置付けて分割予定ラインに沿って照射することにより、ウエーハの内部に分割予定ラインに沿って改質層を連続的に形成し、この改質層が形成されることによって強度が低下した分割予定ラインに沿って外力を加えることにより、ウエーハを個々のデバイスに分割する加工方法が実用化されている。 As a method of dividing a wafer such as a semiconductor wafer, the focused point of a pulse laser beam having a wavelength that is transparent to the wafer is positioned inside the wafer and irradiated along the planned dividing line to divide the wafer inside. Processing to divide the wafer into individual devices by forming a modified layer continuously along the planned line and applying external force along the planned dividing line whose strength has decreased due to the formation of the modified layer The method has been put into practical use.
上述したように分割予定ラインに沿って改質層が形成されたウエーハに外力を付与して個々のデバイスに分割する方法として、分割予定ラインに沿って改質層が形成されたウエーハを環状のフレームに装着されたダイシングテープに貼着し、ダイシングテープを拡張することによりウエーハに引っ張り力を付与し、ウエーハを改質層が形成され強度が低下せしめられた分割予定ラインに沿って個々のデバイスに分割する技術が下記特許文献１に開示されている。 As described above, as a method of dividing an individual device by applying an external force to the wafer on which the modified layer is formed along the planned division line, the wafer on which the modified layer is formed along the planned divided line is annular. Individual devices are attached along the line to be divided, which is attached to the dicing tape mounted on the frame, and stretches the dicing tape to give the wafer a tensile force. A technique for dividing the image into two is disclosed in Patent Document 1 below.
また、半導体ウエーハ等のウエーハを分割する方法として、ウエーハの表面に保護テープを貼着し、ウエーハの裏面側からウエーハに対して透過性を有する波長のパルスレーザー光線の集光点を内部に位置付けて分割予定ラインに沿って照射することにより、ウエーハの内部に分割予定ラインに沿って改質層を連続的に形成し、その後ウエーハの裏面を研削して所定の厚みに形成するとともにウエーハを個々のデバイスに分割する技術が下記特許文献２に開示されている。 In addition, as a method of dividing a wafer such as a semiconductor wafer, a protective tape is attached to the surface of the wafer, and a condensing point of a pulse laser beam having a wavelength that is transparent to the wafer from the back side of the wafer is positioned inside. By irradiating along the planned dividing line, a modified layer is continuously formed inside the wafer along the planned dividing line, and then the back surface of the wafer is ground to a predetermined thickness and the wafer is individually formed. A technique for dividing a device is disclosed in Patent Document 2 below.
しかるに、ウエーハの表面にデバイスを形成する過程でウエーハの裏面にSiO2膜、SiN膜が形成されたりエッチング処理が施されている場合には、ウエーハの裏面側からレーザー光線を照射してもウエーハの内部に分割予定ラインに沿って適正な改質層を形成できないことがあり、ウエーハを個々のデバイスに確実に分割することができないという問題がある。 However, if a SiO2 film or SiN film is formed on the back surface of the wafer during the process of forming a device on the wafer surface, or if an etching process is applied, the inside of the wafer can be However, there is a problem that an appropriate modified layer cannot be formed along the division line, and the wafer cannot be divided into individual devices.
本発明は上記事実に鑑みてなされたものであり、その主たる技術課題は、SiO2膜、SiN膜が形成されたりエッチング処理が施されている場合でも、ウエーハの内部に分割予定ラインに沿って適正な改質層を形成してウエーハを個々のデバイスに確実に分割することができるウエーハの加工方法を提供することである。 The present invention has been made in view of the above-mentioned facts, and its main technical problem is that the SiO2 film, the SiN film are formed or the etching process is performed, and the wafer is properly aligned along the planned division line. It is an object of the present invention to provide a method of processing a wafer that can form a modified layer and reliably divide the wafer into individual devices.
上記主たる技術課題を解決するため、本発明によれば、表面に複数の分割予定ラインが格子状に形成されているとともに該複数の分割予定ラインによって区画された複数の領域にデバイスが形成されたウエーハを、分割予定ラインに沿って個々のデバイスに分割するウエーハの加工方法であって、
ウエーハに対して透過性を有する波長のレーザー光線をウエーハの表面側から内部に集光点を位置付けて分割予定ラインに沿って照射し、ウエーハの内部に分割予定ラインに沿って改質層を形成する改質層形成工程と、
該改質層形成工程が実施されたウエーハの表面に保護部材を貼着する保護部材貼着工程と、
該保護部材貼着工程が実施されたウエーハの保護部材側をチャックテーブルに保持し、ウエーハの裏面を研削して所定の厚みに形成するとともに改質層が形成された分割予定ラインに沿って個々のデバイスに分割する裏面研削工程とを含む、
ことを特徴とするウエーハの加工方法が提供される。
In order to solve the main technical problem, according to the present invention, a plurality of division lines are formed in a lattice shape on the surface, and a device is formed in a plurality of regions partitioned by the plurality of division lines. A wafer processing method for dividing a wafer into individual devices along a division line.
A laser beam having a wavelength that is transmissive to the wafer is irradiated from the front surface side of the wafer along the planned dividing line, and a modified layer is formed inside the wafer along the planned dividing line. A modified layer forming step;
A protective member attaching step for attaching a protective member to the surface of the wafer on which the modified layer forming step has been carried out;
The protective member side of the wafer on which the protective member attaching step has been performed is held on a chuck table, and the back surface of the wafer is ground to a predetermined thickness, and individually along the scheduled dividing line on which the modified layer is formed. Including a back grinding process to divide the device into
A method for processing a wafer is provided.
ウエーハの裏面には、SiO2膜、SiN膜、エッチングのいずれかの処理が施されている。
また、上記裏面研削工程を実施した後、ウエーハの裏面にダイシングテープを貼着し該ダイシングテープの外周部を環状のフレームに装着するとともに、ウエーハの表面に貼着されている保護部材を剥離するウエーハ支持工程を実施する。
The back surface of the wafer is subjected to any of SiO2 film, SiN film, and etching.
In addition, after performing the back surface grinding step, a dicing tape is attached to the back surface of the wafer, the outer peripheral portion of the dicing tape is attached to the annular frame, and the protective member attached to the surface of the wafer is peeled off. Implement wafer support process.
本発明によるウエーハの加工方法は、ウエーハに対して透過性を有する波長のレーザー光線をウエーハの表面側から内部に集光点を位置付けて分割予定ラインに沿って照射し、ウエーハの内部に分割予定ラインに沿って改質層を形成する改質層形成工程と、該改質層形成工程が実施されたウエーハの表面に保護部材を貼着する保護部材貼着工程と、該保護部材貼着工程が実施されたウエーハの保護部材側をチャックテーブルに保持し、ウエーハの裏面を研削して所定の厚みに形成するとともに改質層が形成された分割予定ラインに沿って個々のデバイスに分割する裏面研削工程とを含んでおり、改質層形成工程は半導体ウエーハに対して透過性を有する波長のレーザー光線をウエーハの表面側から内部に集光点を位置付けて分割予定ラインに沿って照射するので、裏面にSiO2膜、SiN膜、エッチングのいずれかの処理が施されていてもウエーハの内部に分割予定ラインに沿って適正な改質層を形成することができる。そして、上記裏面研削工程を実施する際にウエーハには分割予定ラインに沿って適正な改質層が形成されているので、裏面研削工程を実施することによりウエーハは改質層が形成され強度が低下せしめられている分割予定ラインに沿って確実に個々のデバイスに分割される。 In the wafer processing method according to the present invention, a laser beam having a wavelength that is transmissive to the wafer is irradiated from the surface side of the wafer to the inside along the planned dividing line, and the divided dividing line is irradiated inside the wafer. A modified layer forming step for forming a modified layer along the protective layer, a protective member attaching step for attaching a protective member to the surface of the wafer on which the modified layer forming step is performed, and the protective member attaching step. Back surface grinding that holds the protective member side of the implemented wafer on the chuck table, grinds the back surface of the wafer to a predetermined thickness, and divides it into individual devices along the planned division line on which the modified layer is formed In the modified layer forming step, a laser beam having a wavelength that is transmissive to the semiconductor wafer is positioned from the front side of the wafer to the inside, and a condensing point is located on the planned division line. Since irradiation I can form a SiO2 film, SiN film, proper modified layer along the dividing line to the inside of any one of the processes is performed even if wafer etching on the rear surface. When the back grinding process is performed, an appropriate modified layer is formed on the wafer along the line to be divided. Therefore, by performing the back grinding process, the wafer is formed with a modified layer and the strength is increased. It is surely divided into individual devices along the planned dividing line which has been lowered.
以下、本発明によるウエーハの加工方法の好適な実施形態について、添付図面を参照して詳細に説明する。 DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of a wafer processing method according to the present invention will be described in detail with reference to the accompanying drawings.
図１には、本発明に従って加工されるウエーハとしての半導体ウエーハの斜視図が示されている。図１に示す半導体ウエーハ２は、厚みが例えば６００μmのシリコンウエーハからなっており、表面２ａに複数の分割予定ライン２１が格子状に形成されているとともに、該複数の分割予定ライン２１によって区画された複数の領域にＩＣ、ＬＳＩ等のデバイス２２が形成されている。なお、半導体ウエーハ２の裏面２bには、表面２ａにデバイス２２を形成する過程でSiO2膜、SiN膜、エッチング等の処理が施されている。以下、この半導体ウエーハ２を分割予定ライン２１に沿って個々のデバイス２２に分割するウエーハの加工方法について説明する。 FIG. 1 shows a perspective view of a semiconductor wafer as a wafer to be processed according to the present invention. The semiconductor wafer 2 shown in FIG. 1 is made of a silicon wafer having a thickness of, for example, 600 μm, and a plurality of division lines 21 are formed in a lattice shape on the surface 2 a and are partitioned by the plurality of division lines 21. In addition, devices 22 such as IC and LSI are formed in a plurality of regions. The back surface 2b of the semiconductor wafer 2 is subjected to a treatment such as a SiO2 film, a SiN film, and etching in the process of forming the device 22 on the front surface 2a. Hereinafter, a wafer processing method for dividing the semiconductor wafer 2 into the individual devices 22 along the planned division line 21 will be described.
先ず、半導体ウエーハ２に対して透過性を有する波長のレーザー光線を半導体ウエーハ２の表面２ａ側から内部に集光点を位置付けて分割予定ライン２１に沿って照射し、半導体ウエーハ２の内部に分割予定ライン２１に沿って改質層を形成する改質層形成工程を実施する。この改質層形成工程は、図２に示すレーザー加工装置３を用いて実施する。図２に示すレーザー加工装置３は、被加工物を保持するチャックテーブル３１と、該チャックテーブル３１上に保持された被加工物にレーザー光線を照射するレーザー光線照射手段３２と、チャックテーブル３１上に保持された被加工物を撮像する撮像手段３３を具備している。チャックテーブル３１は、被加工物を吸引保持するように構成されており、図示しない移動機構によって図２において矢印Ｘで示す加工送り方向および矢印Ｙで示す割り出し送り方向に移動せしめられるようになっている。 First, a laser beam having a wavelength that is transmissive to the semiconductor wafer 2 is irradiated from the surface 2 a side of the semiconductor wafer 2 to the inside along the planned dividing line 21 to be divided into the semiconductor wafer 2. A modified layer forming step of forming a modified layer along the line 21 is performed. This modified layer forming step is performed using a laser processing apparatus 3 shown in FIG. The laser processing apparatus 3 shown in FIG. 2 has a chuck table 31 that holds a workpiece, laser beam irradiation means 32 that irradiates the workpiece held on the chuck table 31 with a laser beam, and a chuck table 31 that holds the workpiece. An image pickup means 33 for picking up an image of the processed workpiece is provided. The chuck table 31 is configured to suck and hold a workpiece, and can be moved in a machining feed direction indicated by an arrow X and an index feed direction indicated by an arrow Y in FIG. Yes.
上記レーザー光線照射手段３２は、実質上水平に配置された円筒形状のケーシング３２１の先端に装着された集光器３２２からパルスレーザー光線を照射する。また、上記レーザー光線照射手段３２を構成するケーシング３２１の先端部に装着された撮像手段３３は、被加工物を照明する照明手段と、該照明手段によって照明された領域を捕らえる光学系と、該光学系によって捕らえられた像を撮像する撮像素子（ＣＣＤ）等を備え、撮像した画像信号を図示しない制御手段に送る。 The laser beam irradiation means 32 irradiates a pulsed laser beam from a condenser 322 mounted on the tip of a cylindrical casing 321 arranged substantially horizontally. The imaging means 33 attached to the tip of the casing 321 constituting the laser beam irradiation means 32 includes an illumination means for illuminating the workpiece, an optical system for capturing an area illuminated by the illumination means, and the optical An image pickup device (CCD) for picking up an image captured by the system is provided, and the picked-up image signal is sent to a control means (not shown).
上述したレーザー加工装置３を用いて実施する改質層形成工程について、図２および図３を参照して説明する。
この改質層形成工程は、先ず上述した図２に示すレーザー加工装置３のチャックテーブル３１上に半導体ウエーハ２の裏面２ｂ側を載置する。そして、図示しない吸引手段を作動することによってチャックテーブル３１上に半導体ウエーハ２を吸着保持する（ウエーハ保持工程）。従って、チャックテーブル３１上に保持された半導体ウエーハ２は、表面２ａが上側となる。このようにして、半導体ウエーハ２を吸引保持したチャックテーブル３１は、図示しない加工送り手段によって撮像手段３３の直下に位置付けられる。
The modified layer forming process performed using the laser processing apparatus 3 described above will be described with reference to FIGS.
In this modified layer forming step, first, the back surface 2b side of the semiconductor wafer 2 is placed on the chuck table 31 of the laser processing apparatus 3 shown in FIG. Then, the semiconductor wafer 2 is sucked and held on the chuck table 31 by operating a suction means (not shown) (wafer holding step). Therefore, the surface 2a of the semiconductor wafer 2 held on the chuck table 31 is on the upper side. In this manner, the chuck table 31 that sucks and holds the semiconductor wafer 2 is positioned directly below the imaging unit 33 by a processing feed unit (not shown).
チャックテーブル３１が撮像手段３３の直下に位置付けられると、撮像手段３３および図示しない制御手段によって半導体ウエーハ２のレーザー加工すべき加工領域を検出するアライメント作業を実行する。即ち、撮像手段３３および図示しない制御手段は、半導体ウエーハ２の所定方向に形成されている分割予定ライン２１と、分割予定ライン２１に沿ってレーザー光線を照射するレーザー光線照射手段３２の集光器３２２との位置合わせを行うためのパターンマッチング等の画像処理を実行し、レーザー光線照射位置のアライメントを遂行する(アライメント工程）。また、半導体ウエーハ２に形成されている上記所定方向に対して直交する方向に延びる分割予定ライン２１に対しても、同様にレーザー光線照射位置のアライメントを遂行する。 When the chuck table 31 is positioned immediately below the image pickup means 33, an alignment operation for detecting a processing region to be laser processed of the semiconductor wafer 2 is executed by the image pickup means 33 and a control means (not shown). That is, the image pickup means 33 and the control means (not shown) include the division line 21 formed in a predetermined direction of the semiconductor wafer 2, and the condenser 322 of the laser beam irradiation means 32 that irradiates the laser beam along the division line 21. Image processing such as pattern matching is performed to align the laser beam, and alignment of the laser beam irradiation position is performed (alignment process). In addition, alignment of the laser beam irradiation position is similarly performed on the division line 21 formed in the semiconductor wafer 2 and extending in a direction orthogonal to the predetermined direction.
以上のようにしてチャックテーブル３１上に保持されている半導体ウエーハ２に形成されている分割予定ライン２１を検出し、レーザー光線照射位置のアライメントが行われたならば、図３の（ａ）で示すようにチャックテーブル３１をレーザー光線を照射するレーザー光線照射手段３２の集光器３２２が位置するレーザー光線照射領域に移動し、所定の分割予定ライン２１の一端（図３の（ａ）において左端）をレーザー光線照射手段３２の集光器３２２の直下に位置付ける。次に、集光器３２２から照射されるパルスレーザー光線の集光点Ｐを半導体ウエーハ２の厚み方向中間部に位置付ける。そして、集光器３２２からシリコンウエーハに対して透過性を有する波長のパルスレーザー光線を照射しつつチャックテーブル３１を図３の（ａ）において矢印Ｘ１で示す方向に所定の送り速度で移動せしめる。そして、図３の（ｂ）で示すようにレーザー光線照射手段３２の集光器３２２の照射位置が分割予定ライン２１の他端の位置に達したら、パルスレーザー光線の照射を停止するとともにチャックテーブル３１の移動を停止する。この結果、半導体ウエーハ２の内部には、分割予定ライン２１に沿って分割起点となる改質層２１０が形成される。なお、上述した改質層形成工程は、半導体ウエーハ２に対して透過性を有する波長のレーザー光線を半導体ウエーハ２の表面２ａ側から内部に集光点を位置付けて分割予定ライン２１に沿って照射するので、裏面２ｂにSiO2膜、SiN膜、エッチング等のレーザー光線の透過の妨げとなる処理が施されていても半導体ウエーハ２の内部に分割予定ライン２１に沿って適正な改質層２１０を形成することができる。 If the division line 21 formed on the semiconductor wafer 2 held on the chuck table 31 is detected and the laser beam irradiation position is aligned as shown above, it is shown in FIG. In this way, the chuck table 31 is moved to the laser beam irradiation region where the condenser 322 of the laser beam irradiation means 32 for irradiating the laser beam is located, and one end (the left end in FIG. 3A) of the predetermined division line 21 is irradiated with the laser beam. Positioned directly below the light collector 322 of the means 32. Next, the condensing point P of the pulse laser beam irradiated from the concentrator 322 is positioned in the middle part in the thickness direction of the semiconductor wafer 2. The chuck table 31 is moved at a predetermined feed speed in the direction indicated by the arrow X1 in FIG. 3A while irradiating a pulsed laser beam having a wavelength that is transmissive to the silicon wafer from the condenser 322. Then, as shown in FIG. 3B, when the irradiation position of the condenser 322 of the laser beam irradiation means 32 reaches the position of the other end of the planned dividing line 21, the irradiation of the pulse laser beam is stopped and the chuck table 31 is stopped. Stop moving. As a result, a modified layer 210 serving as a division starting point is formed along the planned division line 21 inside the semiconductor wafer 2. In the modified layer forming step described above, a laser beam having a wavelength that is transmissive to the semiconductor wafer 2 is irradiated from the surface 2a side of the semiconductor wafer 2 to the inside along the planned division line 21 with a condensing point positioned inside. Therefore, an appropriate modified layer 210 is formed along the planned dividing line 21 inside the semiconductor wafer 2 even if the back surface 2b is subjected to a treatment that hinders the transmission of the laser beam such as a SiO2 film, a SiN film, and etching. be able to.
なお、上記改質層形成工程における加工条件は、例えば次のように設定されている。
波長 ：１３４２ｎｍのパルスレーザー
繰り返し周波数 ：９０ｋＨｚ
平均出力 ：２Ｗ
集光スポット径 ：φ１μｍ
加工送り速度 ：５００ｍｍ／秒
In addition, the processing conditions in the said modified layer formation process are set as follows, for example.
Wavelength: 1342 nm pulse laser Repetition frequency: 90 kHz
Average output: 2W
Condensing spot diameter: φ1μm
Processing feed rate: 500 mm / sec
上述したように所定の分割予定ライン２１に沿って上記改質層形成工程を実施したら、チャックテーブル３１を図２において矢印Ｙで示す方向に半導体ウエーハ２に形成された分割予定ライン２１の間隔だけ割り出し送りし（割り出し送り工程）、上記改質層形成工程を遂行する。このようにして所定方向に形成された全ての分割予定ライン２１に沿って上記改質層形成工程を実施したならば、チャックテーブル３１を９０度回動せしめて、上記所定方向に形成された分割予定ライン２１に対して直交する方向に延びる分割予定ライン２１に沿って上記改質層形成工程を実行する。 When the modified layer forming step is performed along the predetermined division line 21 as described above, the chuck table 31 is moved by the interval between the division lines 21 formed on the semiconductor wafer 2 in the direction indicated by the arrow Y in FIG. Index feeding (index feeding process) is performed to perform the modified layer forming process. If the modified layer forming process is performed along all the planned dividing lines 21 formed in the predetermined direction as described above, the chuck table 31 is rotated 90 degrees to form the divided layers formed in the predetermined direction. The modified layer forming step is performed along the planned division line 21 extending in a direction orthogonal to the planned line 21.
上記改質層形成工程を実施したならば、半導体ウエーハ２の表面２ａに形成されたデバイス２２を保護するために、半導体ウエーハ２の表面２ａに保護部材を貼着する保護部材貼着工程を実施する。即ち、図４に示すように半導体ウエーハ２の表面２ａに保護部材としての保護テープ４を貼着する。なお、保護テープ４は、図示の実施形態においては厚さが１００μｍのポリ塩化ビニル（ＰＶＣ）からなるシート状基材の表面にアクリル樹脂系の糊が厚さ５μｍ程度塗布されている。 If the modified layer forming step is performed, a protective member attaching step for attaching a protective member to the surface 2a of the semiconductor wafer 2 is performed in order to protect the device 22 formed on the surface 2a of the semiconductor wafer 2. To do. That is, as shown in FIG. 4, a protective tape 4 as a protective member is attached to the surface 2 a of the semiconductor wafer 2. In the illustrated embodiment, the protective tape 4 has an acrylic resin-based paste applied to the surface of a sheet-like substrate made of polyvinyl chloride (PVC) having a thickness of 100 μm to a thickness of about 5 μm.
上記保護部材貼着工程を実施したならば、半導体ウエーハ２の保護テープ４側をチャックテーブルに保持し、半導体ウエーハ２の裏面を研削して所定の厚みに形成するとともに分割起点となる改質層２１０が形成された分割予定ラインに沿って個々のデバイスに分割する裏面研削工程を実施する。この裏面研削工程は、図５の（ａ）に示す研削装置５を用いて実施する。図５の（ａ）に示す研削装置５は、被加工物を保持する保持手段としてのチャックテーブル５１と、該チャックテーブル５１に保持された被加工物を研削する研削手段５２を具備している。チャックテーブル５１は、上面に被加工物を吸引保持するように構成されており、図示しない回転駆動機構によって図５の（ａ）において矢印５１ａで示す方向に回転せしめられる。研削手段５２は、スピンドルハウジング５３と、該スピンドルハウジング５３に回転自在に支持され図示しない回転駆動機構によって回転せしめられる回転スピンドル５４と、該回転スピンドル５４の下端に装着されたマウンター５５と、該マウンター５５の下面に取り付けられた研削ホイール５６とを具備している。この研削ホイール５６は、円環状の基台５７と、該基台５７の下面に環状に装着された研削砥石５８とからなっており、基台５７がマウンター５５の下面に締結ボルト５９によって取り付けられている。 When the protective member attaching step is carried out, the protective tape 4 side of the semiconductor wafer 2 is held on the chuck table, the back surface of the semiconductor wafer 2 is ground to a predetermined thickness, and a modified layer serving as a division starting point A back surface grinding process is performed to divide the device into individual devices along the planned dividing line 210. This back grinding process is performed using a grinding apparatus 5 shown in FIG. A grinding apparatus 5 shown in FIG. 5A includes a chuck table 51 as a holding unit for holding a workpiece, and a grinding unit 52 for grinding the workpiece held on the chuck table 51. . The chuck table 51 is configured to suck and hold the workpiece on the upper surface, and is rotated in a direction indicated by an arrow 51a in FIG. 5A by a rotation driving mechanism (not shown). The grinding means 52 includes a spindle housing 53, a rotary spindle 54 that is rotatably supported by the spindle housing 53 and rotated by a rotary drive mechanism (not shown), a mounter 55 attached to the lower end of the rotary spindle 54, and the mounter And a grinding wheel 56 attached to the lower surface of 55. The grinding wheel 56 includes an annular base 57 and a grinding wheel 58 mounted in an annular shape on the lower surface of the base 57, and the base 57 is attached to the lower surface of the mounter 55 by fastening bolts 59. ing.
上述した研削装置５を用いて上記裏面研削工程を実施するには、図５の（ａ）に示すようにチャックテーブル５１の上面（保持面）に半導体ウエーハ２の表面に貼着されている保護テープ４側を載置する。そして、図示しない吸引手段を作動することによってチャックテーブル５１上に半導体ウエーハ２を保護テープ４を介して吸着保持する（ウエーハ保持工程）。従って、チャックテーブル５１上に保持された半導体ウエーハ２は、裏面２ｂが上側となる。このようにチャックテーブル５１上に半導体ウエーハ２を保護テープ４を介して吸引保持したならば、チャックテーブル５１を図５の（ａ）において矢印５１ａで示す方向に例えば３００ｒｐｍで回転しつつ、研削手段５２の研削ホイール５６を図５の（ａ）において矢印５６ａで示す方向に例えば６０００ｒｐｍで回転せしめて、図５の（ｂ）に示すように研削砥石５８を被加工面である半導体ウエーハ２の裏面２ｂに接触せしめ、研削ホイール５６を矢印５６ｂで示すように例えば１μm／秒の研削送り速度で下方（チャックテーブル５１の保持面に対し垂直な方向）に所定量研削送りする。この結果、半導体ウエーハ２の裏面２ｂがSiO2膜、SiN膜、エッチング等の処理面とともに研削されて、半導体ウエーハ２は所定の厚み（例えば１００μm）に形成されるとともに、改質層２１０が形成され強度が低下せしめられている分割予定ライン２１に沿ってクラック２１０ａが形成され個々のデバイス２２に分割される。なお、個々に分割された複数のデバイス２２は、その表面に保護テープ４が貼着されているので、バラバラにはならず半導体ウエーハ２の形態が維持されている。このようにして、裏面研削工程を実施する際に半導体ウエーハ２には分割予定ライン２１に沿って適正な改質層２１０が形成されているので、裏面研削工程を実施することにより半導体ウエーハ２は改質層２１０が形成され強度が低下せしめられている分割予定ライン２１に沿って確実にクラック２１０ａが形成され個々のデバイス２２に分割される。 In order to perform the back surface grinding process using the grinding apparatus 5 described above, as shown in FIG. 5 (a), the protection adhered to the surface of the semiconductor wafer 2 on the upper surface (holding surface) of the chuck table 51. Place the tape 4 side. Then, the semiconductor wafer 2 is sucked and held on the chuck table 51 via the protective tape 4 by operating a suction means (not shown) (wafer holding step). Therefore, the back surface 2b of the semiconductor wafer 2 held on the chuck table 51 is on the upper side. If the semiconductor wafer 2 is sucked and held on the chuck table 51 via the protective tape 4 as described above, the grinding means is rotated while rotating the chuck table 51 in the direction indicated by the arrow 51a in FIG. 52, the grinding wheel 56 is rotated in the direction indicated by the arrow 56a in FIG. 5A at, for example, 6000 rpm, and as shown in FIG. 5B, the grinding wheel 58 is the back surface of the semiconductor wafer 2 which is the work surface. 2b, and the grinding wheel 56 is ground and fed by a predetermined amount downward (in a direction perpendicular to the holding surface of the chuck table 51) at a grinding feed rate of 1 μm / second, for example, as indicated by an arrow 56b. As a result, the back surface 2b of the semiconductor wafer 2 is ground together with the processing surface such as SiO2 film, SiN film, etching, etc., so that the semiconductor wafer 2 is formed to a predetermined thickness (for example, 100 μm) and the modified layer 210 is formed. A crack 210a is formed along the planned dividing line 21 whose strength is lowered, and is divided into individual devices 22. In addition, since the protective tape 4 is affixed on the surface of the plurality of devices 22 divided individually, the form of the semiconductor wafer 2 is maintained without being separated. As described above, when the back surface grinding process is performed, the semiconductor wafer 2 is formed with the appropriate modified layer 210 along the scheduled division line 21. Cracks 210a are surely formed and divided into individual devices 22 along the planned dividing line 21 where the modified layer 210 is formed and the strength is lowered.
上述したように裏面研削工程を実施したならば、半導体ウエーハ２の裏面２ｂにダイシングテープを貼着し該ダイシングテープの外周部を環状のフレームに装着するとともに、半導体ウエーハ２の表面に貼着されている保護部材としての保護テープ４を剥離するウエーハ支持工程を実施する。即ち、図６に示すように、環状のフレームＦの内側開口部を覆うように外周部が装着されたダイシングテープＴの表面に上述した裏面研削工程が実施された半導体ウエーハ２の裏面２ｂを貼着する。そして、半導体ウエーハ２の表面２ａに貼着されている保護テープ４を剥離する。従って、ダイシングテープＴの表面に貼着された半導体ウエーハ２は、表面２ａが上側となる。 If the back surface grinding process is performed as described above, a dicing tape is attached to the back surface 2b of the semiconductor wafer 2, and the outer peripheral portion of the dicing tape is attached to the annular frame, and is attached to the surface of the semiconductor wafer 2. A wafer supporting step for peeling off the protective tape 4 as the protective member is performed. That is, as shown in FIG. 6, the back surface 2b of the semiconductor wafer 2 subjected to the back surface grinding process described above is pasted on the surface of the dicing tape T with the outer peripheral portion mounted so as to cover the inner opening of the annular frame F. To wear. Then, the protective tape 4 attached to the surface 2a of the semiconductor wafer 2 is peeled off. Therefore, the surface 2a of the semiconductor wafer 2 attached to the surface of the dicing tape T is on the upper side.
このようにして、ウエーハ支持工程を実施したならば、ダイシングテープＴに貼着されている半導体ウエーハ２の個々に分割されたデバイス２２をピックアップするピックアップ工程を実施する。このピックアップ工程は、図７に示すピックアップ装置６を用いて実施する。図７に示すピックアップ装置６は、上記環状のフレームＦを保持するフレーム保持手段６１と、該フレーム保持手段６１に保持された環状のフレームＦに装着されたダイシングテープＴを拡張するテープ拡張手段６２と、ピックアップコレット６３を具備している。フレーム保持手段６１は、環状のフレーム保持部材６１１と、該フレーム保持部材６１１の外周に配設された固定手段としての複数のクランプ６１２とからなっている。フレーム保持部材６１１の上面は環状のフレームFを載置する載置面６１１ａを形成しており、この載置面６１１ａ上に環状のフレームFが載置される。そして、載置面６１１ａ上に載置された環状のフレームFは、クランプ６１２によってフレーム保持部材６１１に固定される。このように構成されたフレーム保持手段６１は、テープ拡張手段６２によって上下方向に進退可能に支持されている。 When the wafer support process is performed in this way, a pickup process for picking up the individually divided devices 22 of the semiconductor wafer 2 attached to the dicing tape T is performed. This pickup process is performed using the pickup device 6 shown in FIG. The pickup device 6 shown in FIG. 7 includes a frame holding means 61 that holds the annular frame F, and a tape expansion means 62 that extends the dicing tape T attached to the annular frame F held by the frame holding means 61. And a pickup collet 63. The frame holding means 61 includes an annular frame holding member 611 and a plurality of clamps 612 as fixing means provided on the outer periphery of the frame holding member 611. An upper surface of the frame holding member 611 forms a mounting surface 611a on which the annular frame F is mounted, and the annular frame F is mounted on the mounting surface 611a. The annular frame F placed on the placement surface 611 a is fixed to the frame holding member 611 by the clamp 612. The frame holding means 61 configured in this manner is supported by the tape expanding means 62 so as to be able to advance and retract in the vertical direction.
テープ拡張手段６２は、上記環状のフレーム保持部材６１１の内側に配設される拡張ドラム６２１を具備している。この拡張ドラム６２１は、環状のフレームFの内径より小さく該環状のフレームFに装着されたダイシングテープＴに貼着されている半導体ウエーハ２の外径より大きい内径および外径を有している。また、拡張ドラム６２１は、下端に支持フランジ６２２を備えている。図示のテープ拡張手段６２は、上記環状のフレーム保持部材６１１を上下方向に進退可能な支持手段６２３を具備している。この支持手段６２３は、上記支持フランジ６２２上に配設された複数のエアシリンダ６２３ａからなっており、そのピストンロッド６２３ｂが上記環状のフレーム保持部材６１１の下面に連結される。このように複数のエアシリンダ６２３ａからなる支持手段６２３は、図８の（ａ）に示すように環状のフレーム保持部材６１１を載置面６１１ａが拡張ドラム６２１の上端と略同一高さとなる基準位置と、図８の（ｂ）に示すように拡張ドラム６２１の上端より所定量下方の拡張位置の間を上下方向に移動せしめる。 The tape expansion means 62 includes an expansion drum 621 disposed inside the annular frame holding member 611. The expansion drum 621 has an inner diameter and an outer diameter that are smaller than the inner diameter of the annular frame F and larger than the outer diameter of the semiconductor wafer 2 attached to the dicing tape T attached to the annular frame F. Further, the expansion drum 621 includes a support flange 622 at the lower end. The illustrated tape expansion means 62 includes support means 623 capable of moving the annular frame holding member 611 up and down in the vertical direction. The support means 623 includes a plurality of air cylinders 623 a disposed on the support flange 622, and the piston rod 623 b is connected to the lower surface of the annular frame holding member 611. As described above, the support means 623 including the plurality of air cylinders 623a is configured such that the annular frame holding member 611 has a reference position where the mounting surface 611a is substantially flush with the upper end of the expansion drum 621 as shown in FIG. Then, as shown in FIG. 8 (b), it is moved in the vertical direction between the extended positions below the upper end of the extended drum 621 by a predetermined amount.
以上のように構成されたピックアップ装置６を用いて実施するピックアップ工程について図８を参照して説明する。即ち、半導体ウエーハ２が貼着されているダイシングテープＴが装着された環状のフレームＦを、図８の（ａ）に示すようにフレーム保持手段６１を構成するフレーム保持部材６１１の載置面６１１ａ上に載置し、クランプ６１２によってフレーム保持部材６１１に固定する（フレーム保持工程）。このとき、フレーム保持部材６１１は図８（ａ）に示す基準位置に位置付けられている。次に、テープ拡張手段６２を構成する支持手段６２３としての複数のエアシリンダ６２３ａを作動して、環状のフレーム保持部材６１１を図８の（ｂ）に示す拡張位置に下降せしめる。従って、フレーム保持部材６１１の載置面６１１ａ上に固定されている環状のフレームＦも下降するため、図８の（ｂ）に示すように環状のフレームFに装着されたダイシングテープＴは拡張ドラム６２１の上端縁に接して拡張せしめられる（テープ拡張工程）。この結果、ダイシングテープＴに貼着されている半導体ウエーハ２には放射状に引張力が作用するため、上述したように、半導体ウエーハ２の個々に分割されたデバイス２２が分離されるとともに、デバイス２２間に間隔（ｓ）が形成される。 A pickup process performed using the pickup device 6 configured as described above will be described with reference to FIG. That is, the annular frame F on which the dicing tape T to which the semiconductor wafer 2 is attached is attached to the mounting surface 611a of the frame holding member 611 constituting the frame holding means 61 as shown in FIG. It is placed on and fixed to the frame holding member 611 by the clamp 612 (frame holding step). At this time, the frame holding member 611 is positioned at the reference position shown in FIG. Next, the plurality of air cylinders 623a as the supporting means 623 constituting the tape extending means 62 are operated to lower the annular frame holding member 611 to the extended position shown in FIG. Accordingly, since the annular frame F fixed on the mounting surface 611a of the frame holding member 611 is also lowered, the dicing tape T attached to the annular frame F is an expansion drum as shown in FIG. Expansion is performed in contact with the upper edge of 621 (tape expansion process). As a result, a radial force acts on the semiconductor wafer 2 adhered to the dicing tape T, so that the individually divided devices 22 of the semiconductor wafer 2 are separated and the devices 22 as described above. A space (s) is formed between them.
次に、図８の（ｃ）に示すようにピックアップコレット６３を作動してデバイス２２を吸着して、ダイシングテープＴから剥離してピックアップし、図示しないトレーまたはダイボンディング工程に搬送する。なお、ピックアップ工程においては、上述したようにダイシングテープＴに貼着されている個々のデバイス２２間の間隔（ｓ）が形成されているので、隣接するデバイス２２と接触することなく容易にピックアップすることができる。 Next, as shown in FIG. 8C, the pickup collet 63 is actuated to attract the device 22, peel off the dicing tape T, pick up, and transport to a tray or die bonding process (not shown). In the pick-up process, since the interval (s) between the individual devices 22 adhered to the dicing tape T is formed as described above, it is easily picked up without contacting the adjacent devices 22. be able to.
２：半導体ウエーハ
２１：分割予定ライン
２２：デバイス
３：レーザー加工装置
３１：レーザー加工装置のチャックテーブル
３２：レーザー光線照射手段
３２２：集光器
４：保護テープ
５：研削装置
５１：研削装置のチャックテーブル
５２：研削手段
５６：研削ホイール
６：ピックアップ装置
６１：フレーム保持手段
６２：テープ拡張手段
６３：ピックアップコレット
Ｆ：環状のフレーム
Ｔ：ダイシングテープ
2: Semiconductor wafer 21: Planned division line 22: Device 3: Laser processing device 31: Chuck table 32 of laser processing device 32: Laser beam irradiation means 322: Condenser 4: Protection tape 5: Grinding device 51: Chuck table of grinding device 52: Grinding means 56: Grinding wheel 6: Pickup device 61: Frame holding means 62: Tape expanding means 63: Pickup collet F: Ring frame T: Dicing tape
Claims (3)
ウエーハに対して透過性を有する波長のレーザー光線をウエーハの表面側から内部に集光点を位置付けて分割予定ラインに沿って照射し、ウエーハの内部に分割予定ラインに沿って改質層を形成する改質層形成工程と、
該改質層形成工程が実施されたウエーハの表面に保護部材を貼着する保護部材貼着工程と、
該保護部材貼着工程が実施されたウエーハの保護部材側をチャックテーブルに保持し、ウエーハの裏面を研削して所定の厚みに形成するとともに改質層が形成された分割予定ラインに沿って個々のデバイスに分割する裏面研削工程とを含む、
ことを特徴とするウエーハの加工方法。 A wafer in which a plurality of division lines are formed in a lattice shape on the surface and a device is formed in a plurality of areas partitioned by the plurality of division lines is divided into individual devices along the division lines. Wafer processing method,
A laser beam having a wavelength that is transmissive to the wafer is irradiated from the front surface side of the wafer along the planned dividing line, and a modified layer is formed inside the wafer along the planned dividing line. A modified layer forming step;
A protective member attaching step for attaching a protective member to the surface of the wafer on which the modified layer forming step has been carried out;
The protective member side of the wafer on which the protective member attaching step has been performed is held on a chuck table, and the back surface of the wafer is ground to a predetermined thickness, and individually along the scheduled dividing line on which the modified layer is formed. Including a back grinding process to divide the device into
A method for processing a wafer.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015125640A JP2017011119A (en) | 2015-06-23 | 2015-06-23 | Processing method for wafer |
| TW105114745A TW201709302A (en) | 2015-06-23 | 2016-05-12 | Method for machining wafer forming a proper modification layer inside the wafer along the predetermined dividing line even if one process of SiO2 film or SiN film forms, or etching processing is proceeded |
| KR1020160070165A KR20170000330A (en) | 2015-06-23 | 2016-06-07 | Method of machining wafer |
| CN201610443117.6A CN106298651A (en) | 2015-06-23 | 2016-06-20 | The processing method of wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015125640A JP2017011119A (en) | 2015-06-23 | 2015-06-23 | Processing method for wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017011119A true JP2017011119A (en) | 2017-01-12 |
Family
ID=57651365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015125640A Pending JP2017011119A (en) | 2015-06-23 | 2015-06-23 | Processing method for wafer |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2017011119A (en) |
| KR (1) | KR20170000330A (en) |
| CN (1) | CN106298651A (en) |
| TW (1) | TW201709302A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020021791A (en) * | 2018-07-31 | 2020-02-06 | 株式会社ディスコ | Wafer processing method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013132674A (en) * | 2011-12-27 | 2013-07-08 | Disco Corp | Processing method of wafer and laser beam machining apparatus |
| WO2014080918A1 (en) * | 2012-11-20 | 2014-05-30 | 古河電気工業株式会社 | Method for manufacturing semiconductor chips and surface protective tape for thin-film grinding used in same |
| JP2014116361A (en) * | 2012-12-06 | 2014-06-26 | Disco Abrasive Syst Ltd | Laser processing method and laser processing device for wafer |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4733934B2 (en) | 2004-06-22 | 2011-07-27 | 株式会社ディスコ | Wafer processing method |
| JP5992731B2 (en) | 2012-06-07 | 2016-09-14 | 株式会社ディスコ | Wafer processing method |
-
2015
- 2015-06-23 JP JP2015125640A patent/JP2017011119A/en active Pending
-
2016
- 2016-05-12 TW TW105114745A patent/TW201709302A/en unknown
- 2016-06-07 KR KR1020160070165A patent/KR20170000330A/en not_active Application Discontinuation
- 2016-06-20 CN CN201610443117.6A patent/CN106298651A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013132674A (en) * | 2011-12-27 | 2013-07-08 | Disco Corp | Processing method of wafer and laser beam machining apparatus |
| WO2014080918A1 (en) * | 2012-11-20 | 2014-05-30 | 古河電気工業株式会社 | Method for manufacturing semiconductor chips and surface protective tape for thin-film grinding used in same |
| JP2014116361A (en) * | 2012-12-06 | 2014-06-26 | Disco Abrasive Syst Ltd | Laser processing method and laser processing device for wafer |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020021791A (en) * | 2018-07-31 | 2020-02-06 | 株式会社ディスコ | Wafer processing method |
| JP7154860B2 (en) | 2018-07-31 | 2022-10-18 | 株式会社ディスコ | Wafer processing method |
| TWI798471B (en) * | 2018-07-31 | 2023-04-11 | 日商迪思科股份有限公司 | Wafer Processing Method |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201709302A (en) | 2017-03-01 |
| CN106298651A (en) | 2017-01-04 |
| KR20170000330A (en) | 2017-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6456766B2 (en) | Wafer processing method | |
| JP5307612B2 (en) | Processing method of optical device wafer | |
| JP6078272B2 (en) | Wafer processing method | |
| JP6208521B2 (en) | Wafer processing method | |
| JP6305853B2 (en) | Wafer processing method | |
| JP2016115800A (en) | Processing method for wafer | |
| JP2016001677A (en) | Wafer processing method | |
| JP2013008831A (en) | Processing method of wafer | |
| JP6608713B2 (en) | Wafer processing method | |
| JP2008294191A (en) | Wafer dividing method | |
| JP6034219B2 (en) | Wafer processing method | |
| JP2015230964A (en) | Wafer processing method | |
| JP6215544B2 (en) | Wafer processing method | |
| KR20170049397A (en) | Wafer processing method | |
| KR20180050225A (en) | Method for processing wafer | |
| JP2017103406A (en) | Wafer processing method | |
| JP5985880B2 (en) | Wafer division method | |
| JP2016086089A (en) | Wafer processing method | |
| JP6235396B2 (en) | Wafer processing method | |
| JP2014013807A (en) | Wafer processing method | |
| JP6401009B2 (en) | Wafer processing method | |
| JP2017011119A (en) | Processing method for wafer | |
| JP2014011381A (en) | Wafer processing method | |
| TWI625775B (en) | Wafer processing method (3) | |
| JP2015222756A (en) | Method of processing wafer and parting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180418 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190129 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190806 |