JP2017010943A - Method of manufacturing electronic apparatus - Google Patents
Method of manufacturing electronic apparatus Download PDFInfo
- Publication number
- JP2017010943A JP2017010943A JP2016195737A JP2016195737A JP2017010943A JP 2017010943 A JP2017010943 A JP 2017010943A JP 2016195737 A JP2016195737 A JP 2016195737A JP 2016195737 A JP2016195737 A JP 2016195737A JP 2017010943 A JP2017010943 A JP 2017010943A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- layer
- circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 240
- 238000000034 method Methods 0.000 claims abstract description 93
- 230000001678 irradiating effect Effects 0.000 claims abstract description 10
- 239000011347 resin Substances 0.000 abstract description 28
- 229920005989 resin Polymers 0.000 abstract description 28
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 10
- 239000010408 film Substances 0.000 description 194
- 239000010410 layer Substances 0.000 description 93
- 230000015572 biosynthetic process Effects 0.000 description 75
- 238000005401 electroluminescence Methods 0.000 description 71
- 239000012790 adhesive layer Substances 0.000 description 61
- 239000012535 impurity Substances 0.000 description 55
- 239000004065 semiconductor Substances 0.000 description 42
- 239000000463 material Substances 0.000 description 27
- 239000000872 buffer Substances 0.000 description 24
- 238000005530 etching Methods 0.000 description 24
- 238000004544 sputter deposition Methods 0.000 description 21
- 229910052581 Si3N4 Inorganic materials 0.000 description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 19
- 239000011229 interlayer Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 13
- 239000011521 glass Substances 0.000 description 13
- 239000001301 oxygen Substances 0.000 description 13
- 229910052760 oxygen Inorganic materials 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 11
- 238000000926 separation method Methods 0.000 description 11
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 10
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 8
- 229910052799 carbon Inorganic materials 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- 238000005984 hydrogenation reaction Methods 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 8
- 239000010935 stainless steel Substances 0.000 description 8
- 229910001220 stainless steel Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 238000005499 laser crystallization Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 239000004033 plastic Substances 0.000 description 6
- 229920003023 plastic Polymers 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 230000000737 periodic effect Effects 0.000 description 5
- 239000002985 plastic film Substances 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 239000003566 sealing material Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 229920002457 flexible plastic Polymers 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- -1 polyethylene Polymers 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229920006255 plastic film Polymers 0.000 description 2
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 238000001237 Raman spectrum Methods 0.000 description 1
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本願発明は、電極間に発光性材料を挟んだ素子(以下、発光素子という)を有する装置
(以下、発光装置という)の作製方法に関する。特に、EL(Electro Luminescence)が
得られる発光性材料(以下、EL材料という)を用いた発光装置、即ちEL表示パネルに
代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関
する。
The present invention relates to a method for manufacturing a device (hereinafter referred to as a light emitting device) having an element (hereinafter referred to as a light emitting element) in which a light emitting material is sandwiched between electrodes. In particular, a light-emitting device using a light-emitting material (hereinafter referred to as EL material) from which EL (Electro Luminescence) is obtained, that is, an electro-optical device typified by an EL display panel, and an electron in which such an electro-optical device is mounted as a component. Regarding equipment.
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
Note that in this specification, a semiconductor device refers to all devices that can function by utilizing semiconductor characteristics, and an electro-optical device, a semiconductor circuit, and an electronic device are all semiconductor devices.
近年、発光性材料のEL現象を利用した発光素子(以下、EL素子という)を用いた発
光装置(以下、EL表示装置という)の開発が進んでいる。EL表示装置は、陽極と陰極
との間にEL材料を挟んだ構造のEL素子を有した構造からなる。この陽極と陰極との間
に電圧を加えてEL材料中に電流を流すことによりキャリアを再結合させて発光させる。
即ち、EL表示装置は発光素子自体に発光能力があるため、液晶表示装置に用いるような
バックライトが不要である。さらに視野角が広く、軽量であり、且つ、低消費電力という
利点をもつ。
In recent years, a light emitting device (hereinafter referred to as an EL display device) using a light emitting element (hereinafter referred to as an EL element) using an EL phenomenon of a light emitting material has been developed. The EL display device has a structure having an EL element having an EL material sandwiched between an anode and a cathode. By applying a voltage between the anode and the cathode and passing a current through the EL material, carriers are recombined to emit light.
That is, since the EL display device has a light emission capability, the backlight used in the liquid crystal display device is unnecessary. Furthermore, it has the advantages of a wide viewing angle, light weight, and low power consumption.
このようなEL表示装置を利用したアプリケーションは様々なものが期待されているが
、特にEL表示装置の厚みが薄いこと、従って軽量化が可能であることにより携帯機器へ
の利用が注目されている。そのため、フレキシブルなプラスチックフィルムの上に発光素
子を形成することが試みられている。
Various applications using such an EL display device are expected. However, the use of the EL display device in a portable device is attracting attention because the thickness of the EL display device is thin, and thus the weight can be reduced. . Therefore, it has been attempted to form a light emitting element on a flexible plastic film.
しかしながら、プラスチックフィルムの耐熱性が低いためプロセスの最高温度を低くせ
ざるを得ず、結果的にガラス基板上に形成する時ほど良好な電気特性のTFTを形成でき
ないのが現状である。そのため、プラスチックフィルムを用いた高性能な発光装置は実現
されていない。
However, since the heat resistance of the plastic film is low, the maximum temperature of the process has to be lowered, and as a result, TFTs having better electrical characteristics cannot be formed than when formed on a glass substrate. For this reason, a high-performance light emitting device using a plastic film has not been realized.
また、特開平8−288522号公報では、ガラス基板上に薄膜トランジスタを形成し
、封止層を介して樹脂基板を接着した後、ガラス基板を剥離する技術が記載されている。
この技術を用いた場合、TFTの活性層が下地絶縁膜で保護されるのみとなっており、T
FTが劣化しやすいという問題が生じていた。
Japanese Patent Application Laid-Open No. 8-288522 describes a technique in which a thin film transistor is formed on a glass substrate, a resin substrate is bonded via a sealing layer, and then the glass substrate is peeled off.
When this technology is used, the active layer of the TFT is only protected by the base insulating film.
There has been a problem that FT tends to deteriorate.
また、特開平11−243209号公報では、分離層を設け、レーザー光によって分離
層において剥離を生じせしめた後、接着層を介して一次転写体に接合し、さらに接着層を
介して二次転写体を接合した後、一次転写体を除去する技術が記載されている。この技術
を用いた場合においても、TFTの活性層が下地絶縁膜のみで保護される状態が作製工程
中に存在するため、傷つきやすくなっており、TFTが劣化しやすいという問題が生じて
いた。
In JP-A-11-243209, a separation layer is provided, and after the separation layer is peeled off by laser light, it is bonded to the primary transfer body via the adhesive layer, and further transferred to the secondary transfer via the adhesive layer. A technique for removing the primary transfer body after joining the bodies is described. Even when this technique is used, there is a problem that the active layer of the TFT is protected only by the base insulating film during the manufacturing process, so that the TFT is easily damaged and the TFT is easily deteriorated.
本願発明はプラスチック支持体(可撓性のプラスチックフィルムもしくはプラスチック
基板を含む。)を用いて高性能な電気光学装置を作製するための技術を提供することを課
題とする。
It is an object of the present invention to provide a technique for manufacturing a high-performance electro-optical device using a plastic support (including a flexible plastic film or a plastic substrate).
本願発明は、プラスチックに比べて耐熱性のある第1固定基板の上にプラスチック支持
体からなる素子形成基板を第1接着層で接着した後、該素子形成基板上に必要な素子を形
成した後に第1固定基板を分離することを特徴とする。
In the present invention, after an element forming substrate made of a plastic support is bonded to a first fixed substrate having heat resistance compared to plastic with a first adhesive layer, necessary elements are formed on the element forming substrate. The first fixed substrate is separated.
また、第1固定基板の上に素子形成基板を第1接着層で貼り合わせた後、該素子形成基
板上に必要な素子を形成し、該素子上に第2固定基板を第2接着層で貼り合わせた後に第
1固定基板を分離してもよい。第2固定基板及び第2接着層を設けることによって、必要
な素子を保護するとともに外部からの水分や酸素等のEL層の酸化による劣化を促す物質
が侵入することを防ぐことができる。
In addition, after the element formation substrate is bonded to the first fixed substrate with the first adhesive layer, necessary elements are formed on the element formation substrate, and the second fixed substrate is formed on the element with the second adhesive layer. You may isolate | separate a 1st fixed board | substrate after bonding. By providing the second fixed substrate and the second adhesive layer, necessary elements can be protected and intrusion of substances that promote deterioration due to oxidation of the EL layer such as moisture and oxygen from the outside can be prevented.
なお、前記必要な素子とは、アクティブマトリクス型の電気光学装置ならば画素のスイ
ッチング素子として用いる半導体素子(典型的にはTFT)もしくはMIM素子並びに発
光素子を指す。また、パッシブ型の電気光学装置ならば発光素子を指す。
Note that the necessary elements refer to semiconductor elements (typically TFTs) or MIM elements and light-emitting elements used as pixel switching elements in an active matrix electro-optical device. A passive electro-optical device refers to a light emitting element.
また、第1固定基板と素子形成基板との貼り合わせ方法は、特に限定されないが、図1
に示したように、第1固定基板に第1接着層を形成した後で素子形成基板を貼り合わせる
方法、あるいは素子形成基板に第1接着層を形成した後で第1固定基板を貼り合わせる方
法を用いればよい。
Further, the method for bonding the first fixed substrate and the element formation substrate is not particularly limited.
As shown in the above, a method of bonding the element forming substrate after forming the first adhesive layer on the first fixed substrate, or a method of bonding the first fixed substrate after forming the first adhesive layer on the element forming substrate May be used.
また、プラスチック支持体からなる素子形成基板及び第2固定基板としては厚さ10μ
m以上の樹脂基板、例えばPES(ポリエチレンサルファイル)、PC(ポリカーボネー
ト)、PET(ポリエチレンテレフタレート)もしくはPEN(ポリエチレンナフタレー
ト)を用いることができる。なお、第1の固定基板上に接着層を形成した後、その上に有
機樹脂層(ポリイミド層、ポリアミド層、ポリイミドアミド層BCB(ベンゾシクロブテ
ン)層等)を成膜したものを素子形成基板と呼んでもよい。
Further, the element forming substrate made of a plastic support and the second fixed substrate have a thickness of 10 μm.
m or more resin substrates, for example, PES (polyethylene sulfide), PC (polycarbonate), PET (polyethylene terephthalate) or PEN (polyethylene naphthalate) can be used. In addition, after forming an adhesive layer on the first fixed substrate, an organic resin layer (polyimide layer, polyamide layer, polyimideamide layer BCB (benzocyclobutene) layer, etc.) formed thereon is used as an element formation substrate. You may call it.
また、素子形成基板としては、金属基板、例えばステンレス基板を用いることもできる
。その場合は金属基板上に下地絶縁膜を形成して必要な素子を形成すればよい。薄い金属
基板(厚さ10〜200μm)を用いることによって軽量化、薄型化が図れるとともに可
撓性を有する発光装置を得ることできる。
Further, as the element formation substrate, a metal substrate such as a stainless steel substrate can be used. In that case, a necessary element may be formed by forming a base insulating film on a metal substrate. By using a thin metal substrate (thickness of 10 to 200 μm), it is possible to reduce the weight and thickness, and to obtain a flexible light-emitting device.
また、第1固定基板を分離するのは、素子形成基板上に必要な素子を形成した後に行う
が、その代表的な手段としてレーザー光の照射により第1接着層の全部または一部を気化
させる方法を用いる。また、レーザー光の照射に代えて、例えば、特開平8−28852
2号公報に記載されたエッチングで第1固定基板を分離する方法や、第1接着層に対して
流体(圧力が加えられた液体もしくは気体)
を噴射することにより第1固定基板を分離する方法(代表的にはウォータージェット法)
を用いてもよいし、これらを組み合わせて用いてもよい。
The first fixed substrate is separated after the necessary elements are formed on the element formation substrate. As a typical means, the entire first adhesive layer is vaporized by laser irradiation. Use the method. Further, instead of laser light irradiation, for example, JP-A-8-28852
The method of separating the first fixed substrate by etching described in No. 2 and a fluid (liquid or gas under pressure) to the first adhesive layer
For separating the first fixed substrate by spraying water (typically water jet method)
May be used, or these may be used in combination.
レーザー光としては、パルス発振型または連続発光型のエキシマレーザーやYAGレー
ザー、YVO4レーザーを用いることができる。図3(D)に示すようにレーザー光を裏
面側から第1固定基板を通過させて第1接着層を照射して第1接着層のみを気化させて第
1固定基板を分離もしくは剥離する。従って、第1固定基板としては少なくとも照射する
レーザー光が通過する基板、代表的には透光性を有する基板、例えばガラス基板、石英基
板等を用い、さらに素子形成基板よりも厚さの厚いものが好ましい。
As the laser light, a pulse oscillation type or continuous light emission type excimer laser, YAG laser, or YVO 4 laser can be used. As shown in FIG. 3D, laser light is passed through the first fixed substrate from the back side, and the first adhesive layer is irradiated to vaporize only the first adhesive layer to separate or peel off the first fixed substrate. Therefore, as the first fixed substrate, a substrate through which at least the laser beam to be irradiated passes, typically a light-transmitting substrate, such as a glass substrate or a quartz substrate, is used, which is thicker than the element formation substrate. Is preferred.
本発明においては、レーザー光が第1固定基板を通過させるため、レーザー光の種類と
第1固定基板を適宜選択する必要がある。例えば、第1固定基板として石英基板を用いる
のであれば、YAGレーザー(基本波(1064nm)、第2高調波(532nm)、第
3高調波(355nm)、第4高調波(266nm)
あるいはエキシマレーザー(波長308nm)を用い、線状ビームを形成し、石英基板を
通過させればよい。なお、エキシマレーザーはガラス基板を通過しない。従って、第1固
定基板としてガラス基板を用いるのであればYAGレーザーの基本波、第2高調波、また
は第3高調波を用い、好ましくは第2高調波(波長532nm)を用いて線状ビームを形
成し、ガラス基板を通過させればよい。
In the present invention, since the laser light passes through the first fixed substrate, it is necessary to appropriately select the type of the laser light and the first fixed substrate. For example, if a quartz substrate is used as the first fixed substrate, a YAG laser (fundamental wave (1064 nm), second harmonic (532 nm), third harmonic (355 nm), fourth harmonic (266 nm)
Alternatively, an excimer laser (wavelength 308 nm) may be used to form a linear beam and pass through a quartz substrate. The excimer laser does not pass through the glass substrate. Therefore, if a glass substrate is used as the first fixed substrate, the fundamental wave, the second harmonic, or the third harmonic of the YAG laser is used, and preferably the second harmonic (wavelength 532 nm) is used to generate the linear beam. What is necessary is just to form and let a glass substrate pass.
また、第1接着層としては有機物を用い、好ましくは照射するレーザー光で全部または
一部が気化するものを用いる。また、効率よく第1接着層のみにレーザー光を吸収させる
ために、第1接着層がレーザー光を吸収する特性を有するもの、例えば、YAGレーザー
の第2高調波を用いる場合、有色、あるいは黒色(例えば、黒色着色剤を含む樹脂材料)
のものを用いることが望ましい。ただし、第1接着層は素子形成工程における熱処理によ
って気化しないものを用いる。また、第1接着層は単層であっても積層であってもよく、
図2に示したように第1接着層と素子形成基板の間にアモルファスシリコン膜またはDL
C膜を設ける構成としてもよい。
In addition, an organic material is used as the first adhesive layer, and preferably, the first adhesive layer is vaporized in whole or in part by the irradiated laser beam. Further, in order to efficiently absorb the laser beam only in the first adhesive layer, the first adhesive layer has a characteristic of absorbing the laser beam, for example, when using the second harmonic of the YAG laser, colored or black (For example, a resin material containing a black colorant)
It is desirable to use those. However, the first adhesive layer is a layer that is not vaporized by heat treatment in the element formation step. The first adhesive layer may be a single layer or a laminate,
As shown in FIG. 2, an amorphous silicon film or DL is formed between the first adhesive layer and the element formation substrate.
A C film may be provided.
このような構成とすることによって、素子形成基板の厚さが非常に薄い、具体的には5
0μm〜300μm、好ましくは150μm〜200μmの厚さの基板を用いても、信頼
性の高い発光装置を得ることができる。また、従来ある公知の製造装置を用いて、このよ
うに厚さの薄い基板上に素子形成を行うことは困難であったが、本発明は第1固定基板に
貼り合わせて素子形成を行うため、装置の改造を行うことなく厚さの厚い基板を用いた製
造装置を使用することができる。また、素子形成工程中において、素子形成基板を素子形
成基板上に形成される絶縁膜と、第1固定基板とで挟まれた状態とすることで素子形成基
板の耐熱性を向上させることができる。
By adopting such a configuration, the thickness of the element formation substrate is very thin, specifically 5
Even when a substrate having a thickness of 0 μm to 300 μm, preferably 150 μm to 200 μm is used, a highly reliable light-emitting device can be obtained. In addition, it has been difficult to form elements on such a thin substrate using a known manufacturing apparatus, but the present invention performs element formation by bonding to a first fixed substrate. A manufacturing apparatus using a thick substrate can be used without modifying the apparatus. In addition, the heat resistance of the element formation substrate can be improved by placing the element formation substrate between the insulating film formed on the element formation substrate and the first fixed substrate during the element formation step. .
本明細書で開示する発明の構成は、 第1固定基板と素子形成基板とを該素子形成基板に
設けられた第1接着層で貼り合わせ、該素子形成基板を貼り合わせた後に絶縁膜を形成し
、該絶縁膜の上に発光素子を形成し、該発光素子の上に第2接着層で第2固定基板を貼り
合わせた後、レーザー光の照射により前記第1接着層を除去して前記第1固定基板を分離
することを特徴とする半導体装置の作製方法である。
According to the configuration of the invention disclosed in this specification, the first fixed substrate and the element formation substrate are bonded together by the first adhesive layer provided on the element formation substrate, and the insulating film is formed after the element formation substrate is bonded. A light emitting element is formed on the insulating film, a second fixing substrate is bonded to the light emitting element with a second adhesive layer, and then the first adhesive layer is removed by irradiation with laser light. A method for manufacturing a semiconductor device, wherein the first fixed substrate is separated.
また、他の発明の構成は、 第1固定基板と素子形成基板とを前記固定基板に設けられ
た第1接着層で貼り合わせ、該素子形成基板を貼り合わせた後に絶縁膜を形成し、該絶縁
膜の上に発光素子を形成し、該発光素子の上に第2接着層で第2固定基板を貼り合わせた
後、レーザー光の照射により前記第1接着層を除去して前記第1固定基板を分離すること
を特徴とする半導体装置の作製方法である。
According to another aspect of the invention, the first fixed substrate and the element forming substrate are bonded together by a first adhesive layer provided on the fixed substrate, and the insulating film is formed after the element forming substrate is bonded, A light emitting element is formed on the insulating film, a second fixing substrate is bonded on the light emitting element with a second adhesive layer, and then the first adhesive layer is removed by irradiation with a laser beam, thereby the first fixing. A method for manufacturing a semiconductor device is characterized in that a substrate is separated.
上記各構成において、前記素子形成基板及び前記第2固定基板は有機樹脂からなる支持
体(可撓性のプラスチックフィルムもしくはプラスチック基板を含む)
であることを特徴としている。また、前記素子形成基板及び前記第2固定基板としては、
第1固定基板と比べて厚さの薄いものを用いる。
In each of the above configurations, the element formation substrate and the second fixed substrate are organic resin supports (including flexible plastic films or plastic substrates).
It is characterized by being. In addition, as the element formation substrate and the second fixed substrate,
A substrate having a thickness smaller than that of the first fixed substrate is used.
また、上記各構成において、前記素子形成基板と第1接着層の間には、非晶質シリコン
薄膜を形成してもよい。また、前記素子形成基板と第1接着層の間には、ダイヤモンド状
炭素薄膜を形成してもよい。
In each of the above structures, an amorphous silicon thin film may be formed between the element formation substrate and the first adhesive layer. A diamond-like carbon thin film may be formed between the element formation substrate and the first adhesive layer.
また、上記各構成において、前記第1接着層は、顔料や染料を用いて有色または黒色と
してレーザー光を吸収するようにしてもよい。
In each of the above configurations, the first adhesive layer may be colored or black using a pigment or dye to absorb laser light.
また、上記各構成において、前記レーザー光の照射は、線状ビームを形成して走査させ
て照射することを特徴としており、前記レーザー光は、パルス発振型または連続発光型の
エキシマレーザーや、YAGレーザーや、YVO4レーザーを用いることができる。
Further, in each of the above structures, the laser light is irradiated by forming a linear beam to be scanned, and the laser light is emitted by a pulse oscillation type or continuous light emission type excimer laser, YAG A laser or a YVO 4 laser can be used.
また、上記各構成において、前記レーザー光の照射は、前記第1固定基板の裏面側から
前記第1固定基板を通過させて、前記第1固定基板の表面側に設けられた前記第1接着層
に前記レーザー光を照射することを特徴としている。従って、前記第1固定基板は、使用
するレーザー光を透過することが好ましい。
Further, in each of the above-described configurations, the first adhesive layer provided on the front surface side of the first fixed substrate through the first fixed substrate passing through the first fixed substrate from the back surface side of the first fixed substrate. It is characterized by irradiating the laser beam. Therefore, it is preferable that the first fixed substrate transmits the laser beam to be used.
本発明により樹脂基板である素子形成基板と樹脂基板である第2固定基板とで素子形成
層(EL素子含む)を挟んだ発光装置は、多少の応力が発生しても破損しない柔軟性(フ
レキシビリティ)を有している。
According to the present invention, a light emitting device in which an element forming layer (including an EL element) is sandwiched between an element forming substrate that is a resin substrate and a second fixed substrate that is a resin substrate is flexible (flexible) even if some stress occurs. Ability).
また、素子形成基板の厚さが非常に薄い、具体的には50μm〜300μm、好ましくは
150μm〜200μmの厚さの基板を用いても、信頼性の高い発光装置を得ることがで
きる。
In addition, a highly reliable light-emitting device can be obtained even when a substrate with a thickness of the element formation substrate is extremely thin, specifically, a substrate with a thickness of 50 μm to 300 μm, preferably 150 μm to 200 μm.
本願発明の実施形態について、以下に説明する。 Embodiments of the present invention will be described below.
まず、第1固定基板101と素子形成基板103とを貼り合わせるが、図1に示したよ
うに2通りの貼り合わせ方法がある。
First, the first fixed substrate 101 and the element formation substrate 103 are bonded together, and there are two bonding methods as shown in FIG.
一つ目の方法は、第1固定基板101上に第1接着層102を設けた後、第1固定基板
101と素子形成基板103とを貼り合わせる方法である。(図1(A1))なお、貼り
合わせ後の状態を図1(B1)に示した。
The first method is a method of bonding the first fixed substrate 101 and the element formation substrate 103 after providing the first adhesive layer 102 on the first fixed substrate 101. (FIG. 1 (A1)) The state after bonding is shown in FIG. 1 (B1).
また、二つ目の方法は、素子形成基板103に第1接着層102を設けた後、第1固定
基板101と素子形成基板103とを貼り合わせる方法である。(図1(A2))なお、
貼り合わせ後の状態を図1(B2)に示した。
The second method is a method in which after the first adhesive layer 102 is provided on the element formation substrate 103, the first fixed substrate 101 and the element formation substrate 103 are bonded together. (Fig. 1 (A2))
The state after bonding is shown in FIG.
また、ここでは図示しないが、第1固定基板上に第1接着層を形成した後、その上に有
機樹脂層(ポリイミド層、ポリアミド層、ポリイミドアミド層等)を成膜したものを素子
形成基板と同等なものとしてもよい。
Although not shown here, an element-forming substrate is formed by forming a first adhesive layer on a first fixed substrate and then forming an organic resin layer (polyimide layer, polyamide layer, polyimide amide layer, etc.) thereon. It may be equivalent to
また、図2(A)に示したように、第1接着層202Bと素子形成基板203の間にa
―Si(アモルファスシリコン)層202Aを設ける構成としてもよい。後の工程で、こ
のa―Si層にレーザー光を照射することにより第1固定基板201を剥離させてもよい
。第1固定基板201が分離または剥離しやすいようにするため水素を多く含むa―Si
層を用いることが好ましい。レーザー光を照射することによりa―Si層に含まれる水素
を気化させて第1固定基板を分離または剥離する。
Further, as shown in FIG. 2A, a between the first adhesive layer 202B and the element formation substrate 203
A structure may be provided in which a Si (amorphous silicon) layer 202A is provided. In a later step, the first fixed substrate 201 may be peeled off by irradiating the a-Si layer with laser light. A-Si containing a large amount of hydrogen so that the first fixed substrate 201 can be easily separated or separated.
It is preferable to use a layer. By irradiating laser light, hydrogen contained in the a-Si layer is vaporized to separate or peel off the first fixed substrate.
また、図2(B)に示したように、第1接着層205Bと素子形成基板206の間に、
素子形成基板206を保護するためのDLC膜(具体的にはダイヤモンドライクカーボン
膜)を設けてもよい。なお、第1固定基板204は、図1中に示した第1固定基板101
と同一である。
Further, as shown in FIG. 2B, between the first adhesive layer 205B and the element formation substrate 206,
A DLC film (specifically, a diamond-like carbon film) for protecting the element formation substrate 206 may be provided. The first fixed substrate 204 is the first fixed substrate 101 shown in FIG.
Is the same.
この場合、素子形成基板の片面もしくは両面に保護膜としてDLC膜を膜厚2〜50n
mでコーティングしたものを用いてもよい。なお、DLC膜の成膜はスパッタ法もしくは
ECRプラズマCVD法を用いればよい。DLC膜の特徴としては、1550cm-1くら
いに非対称のピークを有し、1300cm-1くらいに肩をもつラマンスペクトル分布を有
する。また、微小硬度計で測定した時に15〜25GPaの硬度を示すという特徴をもつ
。このような炭素膜は、酸素および水の侵入を防ぐとともに樹脂基板の表面を保護する役
割を持つ。こうして、外部からの水分や酸素等のEL層の酸化による劣化を促す物質が侵
入することを防ぐことができる。従って、信頼性の高いEL発光装置が得られる。
In this case, a DLC film having a thickness of 2 to 50 n as a protective film on one side or both sides of the element formation substrate.
You may use what was coated with m. Note that the DLC film may be formed by sputtering or ECR plasma CVD. The characteristics of the DLC film has a peak of asymmetric about 1550 cm -1, a Raman spectrum distribution with a shoulder around 1300 cm -1. Moreover, it has the characteristic of showing a hardness of 15 to 25 GPa when measured with a micro hardness meter. Such a carbon film has a role of preventing the entry of oxygen and water and protecting the surface of the resin substrate. In this manner, it is possible to prevent the entry of substances that promote deterioration due to oxidation of the EL layer, such as moisture and oxygen, from the outside. Therefore, a highly reliable EL light emitting device can be obtained.
また、図2(C)に示したように、第1接着層208Cと素子形成基板209の間に、
素子形成基板を保護するための第1DLC膜208Aと、第1固定基板207が分離また
は剥離しやすいようにするための第2DLC膜208Bを設けてもよい。このような第1
DLC膜208Aとしては水素を含まない成膜条件で成膜したものを用い、第2DLC膜
208Bとしては水素を含む成膜条件で成膜したものを用いればよい。また、第2DLC
膜208Bにレーザー光を照射することにより膜中に含まれる水素を気化させて第1固定
基板207を分離または剥離させてもよい。
Further, as shown in FIG. 2C, between the first adhesive layer 208C and the element formation substrate 209,
A first DLC film 208A for protecting the element formation substrate and a second DLC film 208B for facilitating separation or separation of the first fixed substrate 207 may be provided. Such first
What is necessary is just to use what was formed on the film-forming conditions which do not contain hydrogen as the DLC film 208A, and what was formed on the film-forming conditions containing hydrogen as the 2nd DLC film 208B. Second DLC
The first fixed substrate 207 may be separated or peeled off by irradiating the film 208B with laser light to vaporize hydrogen contained in the film.
上記各方法によって得られる貼り合わせ後の状態を図3(A)に示した。ここでは、図
1(B1)及び図1(B2)と同一のものを例示する。なお、符号は図1(B1)及び図
1(B2)と同じ符号を用いた。
The state after bonding obtained by the above methods is shown in FIG. Here, the same thing as FIG. 1 (B1) and FIG. 1 (B2) is illustrated. Note that the same reference numerals as those in FIGS. 1B1 and 1B2 are used.
次いで、素子形成基板103上に下地絶縁膜を形成した後、その下地絶縁膜上に必要な
素子を形成する。ここでは、駆動回路104とEL素子を有する画素部105を形成した
例を示す。(図3(B))
Next, after forming a base insulating film over the element formation substrate 103, necessary elements are formed over the base insulating film. Here, an example in which the pixel portion 105 including the driver circuit 104 and the EL element is formed is shown. (Fig. 3 (B))
次いで、第2固定基板106を第2接着層107で貼り合わせる。(図3(C))なお
、ここではEL素子を外部からの水分や酸素等の侵入から保護するために第2固定基板1
06を用いたが、特に必要がなければ用いなくともよい。第2固定基板106としては、
樹脂基板を用いればよく、片面もしくは両面に保護膜としてDLC膜を設けたものを用い
てもよい。
Next, the second
06 was used, but it is not necessary to use it if it is not particularly necessary. As the second
A resin substrate may be used, and one having a DLC film as a protective film on one side or both sides may be used.
次いで、裏面側からレーザー光を照射して第1接着層102の全部または一部を気化さ
せて第1固定基板101を分離する。(図3(D))従って、第1接着層102はレーザ
ー光によって層内または界面において剥離現象が生じる物質を用いる。また、レーザー光
は第1固定基板101を通過して第1接着層で吸収するものを適宜選択する。例えば、第
1固定基板として石英基板を用いるのであれば、YAGレーザー(基本波(1064nm
)、第2高調波(532nm)、第3高調波(355nm)、第4高調波(266nm)
あるいはエキシマレーザー(波長308nm)を用い、線状ビームを形成し、石英基板を
通過させればよい。なお、エキシマレーザーはガラス基板を通過しない。従って、第1固
定基板としてガラス基板を用いるのであればYAGレーザーの基本波、第2高調波、第3
高調波を用いることができ、好ましくは第2高調波(波長532nm)を用いて線状ビー
ムを形成し、ガラス基板を通過させればよい。
Next, the first fixed substrate 101 is separated by irradiating a laser beam from the back side to vaporize all or part of the first adhesive layer 102. Accordingly, the first adhesive layer 102 is made of a substance that causes a peeling phenomenon in the layer or at the interface by the laser light. Further, a laser beam that passes through the first fixed substrate 101 and is absorbed by the first adhesive layer is appropriately selected. For example, if a quartz substrate is used as the first fixed substrate, a YAG laser (fundamental wave (1064 nm
), Second harmonic (532 nm), third harmonic (355 nm), fourth harmonic (266 nm)
Alternatively, an excimer laser (wavelength 308 nm) may be used to form a linear beam and pass through a quartz substrate. The excimer laser does not pass through the glass substrate. Therefore, if a glass substrate is used as the first fixed substrate, the fundamental wave, the second harmonic, and the third of the YAG laser.
Harmonics can be used. Preferably, a linear beam is formed using the second harmonic (wavelength of 532 nm) and passed through the glass substrate.
そして、最終的には、樹脂基板である素子形成基板と樹脂基板である第2固定基板とで
挟まれた発光装置が完成する。
Finally, a light emitting device sandwiched between an element formation substrate that is a resin substrate and a second fixed substrate that is a resin substrate is completed.
また、図23に示したように、樹脂基板である素子形成基板103と樹脂基板である第
2固定基板106とで素子形成層(EL素子含む)を挟んだ発光装置は、多少の応力が発
生しても破損しない柔軟性(フレキシビリティ)を有している。図23(A)は曲率を与
えていないときの状態を示し、図23(B)は曲率を与えたときの状態を示す。図23(
B)において、素子形成基板には圧縮応力が働き、第2固定基板には引張応力が働くが、
素子形成層においては、応力がほとんど働かず、中央部における伸び縮みを±1μm以下
とすることができる。なお、曲率半径が10cmまでの曲率を与えても問題ない。
Further, as shown in FIG. 23, the light emitting device in which the element formation layer (including the EL element) is sandwiched between the element formation substrate 103 which is a resin substrate and the second
In B), compressive stress acts on the element forming substrate, and tensile stress acts on the second fixed substrate.
In the element formation layer, almost no stress acts, and the expansion / contraction at the central portion can be ± 1 μm or less. It should be noted that there is no problem even if a curvature with a radius of curvature of up to 10 cm is given.
以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行
うこととする。
The present invention having the above-described configuration will be described in more detail with the following examples.
本実施例は、樹脂基板である素子形成基板と樹脂基板である第2固定基板とで挟まれた
発光装置の作製方法の一例を図3を用いて示す。なお、ここでは、全ての工程を350℃
以下、好ましくは200℃以下で行うこととする。ただし、本発明が本実施例に限定され
ないことはいうまでもない。
In this embodiment, an example of a method for manufacturing a light-emitting device sandwiched between an element formation substrate which is a resin substrate and a second fixed substrate which is a resin substrate is shown with reference to FIGS. Here, all processes are performed at 350 ° C.
Hereinafter, it is preferably performed at 200 ° C. or lower. However, it goes without saying that the present invention is not limited to this embodiment.
まず、第1固定基板101としてガラス基板を用いる。そして、実施の形態に示したい
ずれかの方法を用いて、第1固定基板101と樹脂基板である素子形成基板103とを第
1接着層102で貼り合わせた。(図3(A))
First, a glass substrate is used as the first fixed substrate 101. Then, the first fixed substrate 101 and the element formation substrate 103 which is a resin substrate were bonded to each other with the first adhesive layer 102 using any of the methods described in the embodiment. (Fig. 3 (A))
次いで、素子形成基板103上に下地絶縁膜を形成した後、その下地絶縁膜上に必要な
素子を形成する。ここでは、駆動回路104とEL素子を有する画素部105を形成した
例を示す。(図3(B))
Next, after forming a base insulating film over the element formation substrate 103, necessary elements are formed over the base insulating film. Here, an example in which the pixel portion 105 including the driver circuit 104 and the EL element is formed is shown. (Fig. 3 (B))
下地絶縁膜としては、低温で成膜が可能なスパッタ法を用いて、膜組成において酸素元
素より窒素元素を多く含む酸化窒化シリコン膜と、膜組成において窒素元素より酸素元素
を多く含む酸化窒化シリコン膜を積層形成した。
As the base insulating film, a silicon oxynitride film containing more nitrogen elements than oxygen elements in the film composition and silicon oxynitride containing oxygen elements more than nitrogen elements in the film composition by using a sputtering method that can be formed at a low temperature A film was laminated.
次いで、下地絶縁膜上に半導体層を形成する。半導体層の材料に限定はないが、好まし
くはシリコンまたはシリコンゲルマニウム(SiXGe1-X(0<X<1))合金などで形
成すると良い。本実施例では、低温で成膜が可能なスパッタ法を用いて非晶質シリコン膜
を形成し、レーザー結晶化法により結晶質シリコン膜を形成した。レーザー結晶化法で結
晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーや
YAGレーザー、YVO4レーザーを用いることができる。
Next, a semiconductor layer is formed over the base insulating film. The material of the semiconductor layer is not limited, but it is preferably formed of silicon or silicon germanium (Si x Ge 1-x (0 <X <1)) alloy. In this embodiment, an amorphous silicon film is formed by a sputtering method that can be formed at a low temperature, and a crystalline silicon film is formed by a laser crystallization method. When a crystalline semiconductor film is formed by a laser crystallization method, a pulse oscillation type or continuous emission type excimer laser, YAG laser, or YVO 4 laser can be used.
次いで、半導体層を覆うゲート絶縁膜を形成する。本実施例では、低温で成膜が可能な
スパッタ法を用いて酸化シリコン膜を形成した。
Next, a gate insulating film covering the semiconductor layer is formed. In this embodiment, the silicon oxide film is formed by a sputtering method that can be formed at a low temperature.
次いで、ゲート絶縁膜上に導電層を形成する。導電層は、導電膜を公知の手段(熱CVD
法、プラズマCVD法、減圧熱CVD法、蒸着法、またはスパッタ法等)により成膜した
後、マスクを用いて所望の形状にパターニングして形成する。
Next, a conductive layer is formed over the gate insulating film. For the conductive layer, a conductive film is formed by a known means (thermal CVD.
Film forming method, plasma CVD method, low pressure thermal CVD method, vapor deposition method, sputtering method, or the like), and then patterning to a desired shape using a mask.
次いで、イオン注入法またはイオンドーピング法を用い、半導体層にn型を付与する不
純物元素またはp型を付与する不純物元素を適宜、添加してLDD領域やソース領域やド
レイン領域を形成する不純物領域を形成する。
Next, an impurity region for forming an LDD region, a source region, or a drain region is formed by appropriately adding an impurity element imparting n-type conductivity or an impurity element imparting p-type conductivity to the semiconductor layer by an ion implantation method or an ion doping method. Form.
その後、スパッタ法により作製される窒化シリコン膜、窒化酸化シリコン膜、または酸
化シリコン膜により層間絶縁膜を形成する。また、添加された不純物元素は活性化処理を
行う。ここでは、レーザー光の照射を行った。レーザー光の照射に代えて、350℃以下
の加熱処理で活性化を行ってもよい。
After that, an interlayer insulating film is formed using a silicon nitride film, a silicon nitride oxide film, or a silicon oxide film manufactured by a sputtering method. The added impurity element is activated. Here, laser light irradiation was performed. Instead of laser light irradiation, activation may be performed by heat treatment at 350 ° C. or lower.
次いで、公知の技術を用いてソース領域またはドレイン領域に達するコンタクトホール
を形成した後、ソース電極またはドレイン電極を形成しTFTを得る。
Next, a contact hole reaching the source region or the drain region is formed using a known technique, and then a source electrode or a drain electrode is formed to obtain a TFT.
次いで、公知の技術を用いて水素化処理を行い、全体を水素化してnチャネル型TFT
またはpチャネル型TFTが完成する。本実施例では比較的低温で行うことが可能な水素
プラズマを用いて水素化処理を行った。
Next, hydrogenation is performed using a known technique, and the whole is hydrogenated to form an n-channel TFT.
Alternatively, a p-channel TFT is completed. In this embodiment, the hydrogenation treatment was performed using hydrogen plasma that can be performed at a relatively low temperature.
次いで、スパッタ法により作製される窒化シリコン膜、窒化酸化シリコン膜、または酸
化シリコン膜により層間絶縁膜を形成する。次いで、公知の技術を用いて画素部のドレイ
ン電極に達するコンタクトホールを形成した後、画素電極を形成する。次いで、画素電極
の両端にバンクを形成し、画素電極上にEL層およびEL素子の陽極(あるいは陰極)を
形成する。
Next, an interlayer insulating film is formed using a silicon nitride film, a silicon nitride oxide film, or a silicon oxide film manufactured by a sputtering method. Next, a contact hole reaching the drain electrode of the pixel portion is formed using a known technique, and then the pixel electrode is formed. Next, banks are formed at both ends of the pixel electrode, and an EL layer and an anode (or cathode) of the EL element are formed on the pixel electrode.
次いで、画素部及び駆動回路に含まれる素子は全て絶縁膜で覆う。 Next, all elements included in the pixel portion and the driver circuit are covered with an insulating film.
次いで、素子形成基板に形成された素子を全て覆う絶縁膜と第2固定基板106とを第
2接着層107で貼り合わせる。(図3(C))なお、ここではEL素子を外部からの水
分や酸素等の侵入から保護するために第2固定基板106を用いたが、特に必要がなけれ
ば用いなくともよい。第2固定基板106としては、樹脂基板を用いればよく、片面もし
くは両面に保護膜としてDLC膜を設けたものを用いてもよい。
Next, an insulating film that covers all the elements formed on the element formation substrate and the second
次いで、裏面側からレーザー光を照射して第1接着層102の全部または一部を気化さ
せて第1固定基板101を分離する。(図3(D))本実施例では、第1固定基板として
ガラス基板を用いるため、YAGレーザーの基本波、第2高調波、第3高調波を用いる。
ここでは第2高調波(波長532nm)を用いて線状ビームを形成し、第1固定基板10
1であるガラス基板を通過させて第1接着層を照射した。
Next, the first fixed substrate 101 is separated by irradiating a laser beam from the back side to vaporize all or part of the first adhesive layer 102. (FIG. 3D) In this embodiment, since a glass substrate is used as the first fixed substrate, the fundamental wave, the second harmonic wave, and the third harmonic wave of the YAG laser are used.
Here, a linear beam is formed using the second harmonic (wavelength 532 nm), and the first fixed substrate 10 is formed.
The first adhesive layer was irradiated through a
そして、最終的には、樹脂基板である素子形成基板と樹脂基板である第2固定基板とで
挟まれた発光装置が完成した。スパッタ法を用いて各膜(絶縁膜、半導体膜、導電膜等)
を形成し、全てのプロセスを350℃以下、好ましくは200℃以下で行うことができる
。
Finally, a light emitting device sandwiched between an element formation substrate that is a resin substrate and a second fixed substrate that is a resin substrate is completed. Each film (insulating film, semiconductor film, conductive film, etc.) using sputtering method
All processes can be performed at 350 ° C. or lower, preferably 200 ° C. or lower.
本実施例は、pチャネル型TFTを作製する例であり、図4を用いて説明する。 This embodiment is an example of manufacturing a p-channel TFT and will be described with reference to FIGS.
まず、第1固定基板401と第1接着層402(分離層)で貼りつけた素子形成基板4
03上に下地絶縁膜404を形成する。下地絶縁膜404としては、酸化シリコン膜、窒
化シリコン膜、窒化酸化シリコン膜(SiOx Ny )、またはこれらの積層膜等を100
〜500nmの膜厚範囲で用いることができ、形成手段としては熱CVD法、プラズマC
VD法、蒸着法、スパッタ法、減圧熱CVD法等の形成方法を用いることができる。
First, the element formation substrate 4 bonded with the first
A
It can be used in a film thickness range of ˜500 nm, and the formation means is a thermal CVD method, plasma C
A forming method such as a VD method, a vapor deposition method, a sputtering method, or a low pressure thermal CVD method can be used.
本実施例では、低温で成膜が可能なスパッタ法を用いて、膜組成において酸素元素より
窒素元素を多く含む酸化窒化シリコン膜と、膜組成において窒素元素より酸素元素を多く
含む酸化窒化シリコン膜を積層形成した。
In this embodiment, a silicon oxynitride film containing a nitrogen element more than an oxygen element in a film composition and a silicon oxynitride film containing an oxygen element more than a nitrogen element in a film composition by using a sputtering method capable of film formation at a low temperature Were laminated.
なお、第1固定基板401と第1接着層402(分離層)で貼りつけた素子形成基板4
03は上記実施形態で示した方法により作製されるいずれのものも適用可能である。
The element forming substrate 4 bonded with the first
Any of 03 manufactured by the method shown in the above embodiment can be applied.
次いで、下地絶縁膜上に半導体層405を形成する。半導体層405は、非晶質構造を
有する半導体膜を公知の手段(熱CVD法、プラズマCVD法、減圧熱CVD法、蒸着法
、またはスパッタ法等)により成膜した後、公知の結晶化処理(レーザー結晶化法、熱結
晶化法、またはニッケルなどの触媒を用いた熱結晶化法等)を行って得られた結晶質半導
体膜を所望の形状にパターニングして形成する。この半導体層405の厚さは20〜10
0nm(好ましくは30〜60nm)の厚さで形成する。結晶質半導体膜の材料に限定は
ないが、好ましくはシリコンまたはシリコンゲルマニウム(SiXGe1-X(0<X<1)
)合金などで形成すると良い。本実施例では、低温で成膜が可能なスパッタ法を用いて非
晶質シリコン膜を形成し、レーザー結晶化法により結晶質シリコン膜を形成した。レーザ
ー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキ
シマレーザーやYAGレーザー、YVO4レーザーを用いることができる。
Next, a
It is formed with a thickness of 0 nm (preferably 30 to 60 nm). The material of the crystalline semiconductor film is not limited, but is preferably silicon or silicon germanium (Si X Ge 1-X (0 <X <1)
) It is good to form with an alloy. In this embodiment, an amorphous silicon film is formed by a sputtering method that can be formed at a low temperature, and a crystalline silicon film is formed by a laser crystallization method. When a crystalline semiconductor film is formed by a laser crystallization method, a pulse oscillation type or continuous emission type excimer laser, YAG laser, or YVO 4 laser can be used.
また、半導体層405を形成した後、TFTのしきい値を制御するために微量な不純物
元素(ボロンまたはリン)のドーピングを行ってもよい。
Further, after the
次いで、半導体層405を覆うゲート絶縁膜406を形成する。ゲート絶縁膜406は
プラズマCVD法またはスパッタ法を用い、厚さを40〜150nmとしてシリコンを含
む絶縁膜で形成する。本実施例では、低温で成膜が可能なスパッタ法を用いて酸化シリコ
ン膜を形成した。(図4(A))
Next, a
次いで、ゲート絶縁膜406上に導電層408を形成する。導電層408は、導電膜を公
知の手段(熱CVD法、プラズマCVD法、減圧熱CVD法、蒸着法、またはスパッタ法
等)により成膜した後、マスク407を用いて所望の形状にパターニングして形成する。
導電層408の材料としては、Ta、W、Ti、Mo、Al、Cu、Cr、Ndから選ば
れた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい
。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を
用いてもよい。また、AgPdCu合金を用いてもよい。本実施例では、低温で成膜が可
能なスパッタ法を用いてW膜を成膜し、パターニングした。導電層408の端部はテーパ
ー状に形成する。エッチング条件は適宣決定すれば良いが、例えば、Wの場合にはCF4
とCl2の混合ガスを用い、基板を負にバイアスすることにより良好にエッチングするこ
とができる。
Next, a
As a material of the
Etching can be carried out satisfactorily by using a mixed gas of Al 2 and Cl 2 and biasing the substrate negatively.
次いで、図4(B)に示すように、自己整合的にソース及びドレイン領域を形成する不
純物領域(p+領域)409を形成する。この不純物領域(p+領域)
409はイオンドープ法により形成し、ボロンに代表される周期律表第13族の元素をド
ーピングする。不純物領域(p+領域)409の不純物濃度は、1×1020〜2×1021
/cm3の範囲となるようにする。
Next, as shown in FIG. 4B, impurity regions (p + regions) 409 that form source and drain regions in a self-aligning manner are formed. This impurity region (p + region)
409 is formed by ion doping and is doped with an element belonging to Group 13 of the periodic table represented by boron. The impurity concentration of the impurity region (p + region) 409 is 1 × 10 20 to 2 × 10 21.
/ Cm 3 range.
次に、図4(C)に示すように導電層408の端部が後退するようにエッチングして導
電層410を形成する。本実施例の構造ではこれをゲート電極とする。
ゲート電極の形成には2回のエッチング工程を用いるが、そのエッチング条件は適宣決定
されるものである。例えば、Wの場合にはCF4とCl2の混合ガスを用い、基板を負にバ
イアスすることにより良好に端部がテーパー形状に加工することができる。また、CF4
とCl2に酸素を混合させることにより、下地と選択性良く、Wの異方性エッチングエッ
チングをすることができる。
Next, as illustrated in FIG. 4C, the
The formation of the gate electrode uses two etching steps, and the etching conditions are appropriately determined. For example, in the case of W, a mixed gas of CF 4 and Cl 2 is used, and the end can be satisfactorily processed into a tapered shape by negatively biasing the substrate. CF 4
By mixing oxygen with Cl 2 , anisotropic etching of W can be performed with good selectivity with respect to the base.
その後、図4(D)に示すように、導電層410をマスクとしてp型の不純物(アクセプ
タ)をドーピングし、自己整合的に不純物領域(p−領域)411を形成する。不純物領
域(p−領域)411の不純物濃度は、1×1017〜2×1019/cm3の範囲となるよ
うにする。
Thereafter, as shown in FIG. 4D, a p-type impurity (acceptor) is doped using the
その後、スパッタ法またはプラズマCVD法により作製される窒化シリコン膜、窒化酸
化シリコン膜により層間絶縁膜413を形成する。また、添加された不純物元素は活性化
のために350〜500℃の加熱処理またはレーザー光の照射を行う。さらに、公知の技
術を用いて不純物領域(p+領域)に達するコンタクトホールを形成した後、ソース電極
またはドレイン電極414を形成しTFTを得る。
After that, an
最後に公知の技術を用いて水素化処理を行い、全体を水素化してpチャネル型TFTが
完成する。(図4(E))
Finally, hydrogenation is performed using a known technique, and the whole is hydrogenated to complete a p-channel TFT. (Fig. 4 (E))
半導体層にはチャネル形成領域412、不純物領域(p−領域)で形成されるLDD(
Lightly Doped Drain)領域411、不純物領域(p+領域)で形成されるソースまたは
ドレイン領域409が形成されている。ここでは、pチャネル型TFTをLDD構造で示
したが、勿論シングルドレインや、或いはLDDがゲート電極とオーバーラップした構造
で作製することもできる。本実施例で示すpチャネル型TFTを用いて基本論理回路を構
成したり、さらに複雑なロジック回路(信号分割回路、D/Aコンバータ、オペアンプ、
γ補正回路など)をも構成することができ、さらにはメモリやマイクロプロセッサをも形
成しうる。例えば、EL表示装置の駆動回路を全てpチャネル型TFTで構成することも
可能である。
The semiconductor layer includes a
A lightly doped drain)
(gamma correction circuit etc.) can also be constructed, and further, a memory and a microprocessor can be formed. For example, the driving circuit of the EL display device can be entirely composed of p-channel TFTs.
また、本実施例は実施例1と組み合わせることが可能である。 This embodiment can be combined with the first embodiment.
本実施例は、nチャネル型TFTを作製する例であり、図5を用いて説明する。なお、
図4(A)と図5(A)は同一であるため、同じ符号を用い、ここでは作製工程の説明を
省略する。
This embodiment is an example of manufacturing an n-channel TFT and will be described with reference to FIGS. In addition,
Since FIGS. 4A and 5A are the same, the same reference numerals are used and description of the manufacturing steps is omitted here.
実施例2に従って図5(A)の状態を得た後、光露光プロセスによりレジストによるマ
スク415を形成し、半導体膜405にイオン注入またはイオンドープ法によりn型の不
純物(ドナー)をドーピングする。(図5(B))作製される不純物領域(n−領域)4
16において、ドーピングされる濃度は1×1017〜2×1019/cm3の範囲となるよ
うにする。
After obtaining the state of FIG. 5A according to Embodiment 2, a resist
16, the doping concentration is in the range of 1 × 10 17 to 2 × 10 19 / cm 3 .
次いで、絶縁膜406上には、タンタル、タングステン、チタン、アルミニウム、モリ
ブデンから選ばれた一種または複数種の元素を成分とする導電性材料でゲート電極417
を形成する。(図5(C))ゲート電極417の一部は不純物領域(n−領域)416と
ゲート絶縁膜を介して一部が重なるように形成する。
Next, the
Form. (FIG. 5C) A part of the
その後、図5(D)に示すように、ゲート電極417をマスクとしてn型の不純物(ド
ナー)をドーピングし、自己整合的に不純物領域(n+領域)418を形成する。不純物
領域(n+領域)418の不純物濃度は、1×1017〜2×1019/cm3の範囲となる
ようにする。
After that, as shown in FIG. 5D, an n-type impurity (donor) is doped using the
その後、プラズマCVD法により作製される窒化シリコン膜、窒化酸化シリコン膜によ
り層間絶縁膜419を形成する。また、添加された不純物元素は活性化のために350〜
500℃の加熱処理またはレーザー光の照射を行う。さらに、公知の技術を用いて不純物
領域(n+領域)に達するコンタクトホールを形成した後、ソース電極またはドレイン電
極420を形成しTFTを得る。
After that, an
Heat treatment at 500 ° C. or laser light irradiation is performed. Further, a contact hole reaching the impurity region (n + region) is formed using a known technique, and then a source or
最後に公知の技術を用いて水素化処理を行い、全体を水素化してnチャネル型TFTが
完成する。(図5(E))
Finally, hydrogenation is performed using a known technique, and the whole is hydrogenated to complete an n-channel TFT. (Fig. 5 (E))
半導体層にはチャネル形成領域419、不純物領域(n−領域)で形成されるLDD(
Lightly Doped Drain)領域416、不純物領域(n+領域)で形成されるソースまたは
ドレイン領域418が形成されている。また、LDD領域416はゲート電極417とオ
ーバーラップして形成され、ドレイン端における電界の集中を緩和して、ホットキャリア
による劣化を防いでいる。勿論シングルドレインや、LDD構造でnチャネル型TFTを
作製することもできる。本実施例で示すnチャネル型TFTを用いて基本論理回路を構成
したり、さらに複雑なロジック回路(信号分割回路、D/Aコンバータ、オペアンプ、γ
補正回路など)をも構成することができ、さらにはメモリやマイクロプロセッサをも形成
しうる。
例えば、EL表示装置の駆動回路を全てnチャネル型TFTで構成することも可能である
。
In the semiconductor layer, a
A lightly doped drain)
Correction circuit, etc.) can also be configured, and a memory and a microprocessor can also be formed.
For example, the driving circuit of the EL display device can all be composed of n-channel TFTs.
また、本実施例は実施例1と組み合わせることが可能である。 This embodiment can be combined with the first embodiment.
本実施例は、nチャネル型TFTとpチャネル型TFTとを相補的に組み合わせたCM
OS回路を作製する例であり、図6、図7を用いて説明する。
This embodiment is a CM in which an n-channel TFT and a p-channel TFT are combined in a complementary manner.
This is an example of manufacturing an OS circuit, which will be described with reference to FIGS.
実施例2に従って、第1固定基板と第1接着層(分離層)で貼りつけた素子形成基板上
に下地絶縁膜を形成した後、半導体層501、502を形成する。(図6(A))
In accordance with the second embodiment, a base insulating film is formed on the element formation substrate bonded with the first fixed substrate and the first adhesive layer (separation layer), and then the semiconductor layers 501 and 502 are formed. (Fig. 6 (A))
次いで、スパッタ法によりゲート絶縁膜503と第1導電膜504と第2導電膜505
を形成する。(図6(B))本実施例では、第1導電膜504を窒化タンタルまたはチタ
ンで50〜100nmの厚さに形成し、第2導電膜505をタングステンで100〜30
0nmの厚さに形成する。
Next, the
Form. (FIG. 6B) In this embodiment, the first
It is formed to a thickness of 0 nm.
次に図6(C)に示すように、レジストによるマスク506を形成し、ゲート電極を形
成するための第1のエッチング処理を行う。エッチング方法に限定はないが、好適にはI
CP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用いる。エッ
チング用ガスにCF4とCl2を混合し、0.5〜2Pa、好ましくは1Paの圧力でコイ
ル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して行
う。基板側(試料ステージ)にも100WのRF(13.56MHz)電力を投入し、実
質的に負の自己バイアス電圧を印加する。CF4とCl2を混合した場合にはタングステン
膜、窒化タンタル膜及びチタン膜の場合でも、それぞれ同程度の速度でエッチングするこ
とができる。
Next, as shown in FIG. 6C, a resist
A CP (Inductively Coupled Plasma) etching method is used. CF 4 and Cl 2 are mixed in an etching gas, and 500 W of RF (13.56 MHz) power is applied to a coil-type electrode at a pressure of 0.5 to 2 Pa, preferably 1 Pa, to generate plasma. 100 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. When CF 4 and Cl 2 are mixed, etching can be performed at a similar rate even in the case of a tungsten film, a tantalum nitride film, and a titanium film.
上記エッチング条件では、レジストによるマスクの形状と、基板側に印加するバイアス電
圧の効果により端部をテーパー形状とすることができる。テーパー部の角度は15〜45
°となるようにする。また、ゲート絶縁膜上に残渣を残すことなくエッチングするために
は、10〜20%程度の割合でエッチング時間を増加させると良い。W膜に対する酸化窒
化シリコン膜の選択比は2〜4(代表的には3)であるので、オーバーエッチング処理に
より、酸化窒化シリコン膜が露出した面は20〜50nm程度エッチングされる。こうし
て、第1のエッチング処理により第1導電膜と第2導電膜から成る第1形状の導電層50
7、508(第1の導電層507a、508aと第2導電層507b、508b)を形成
する。509はゲート絶縁膜であり、第1の形状の導電層で覆われない領域は20〜50
nm程度エッチングされ薄くなる。
Under the above etching conditions, the end portion can be tapered by the shape of the resist mask and the effect of the bias voltage applied to the substrate side. The angle of the taper part is 15 to 45
To be °. In order to etch without leaving a residue on the gate insulating film, it is preferable to increase the etching time at a rate of about 10 to 20%. Since the selection ratio of the silicon oxynitride film to the W film is 2 to 4 (typically 3), the surface where the silicon oxynitride film is exposed is etched by about 20 to 50 nm by the over-etching process. Thus, the first shape conductive layer 50 composed of the first conductive film and the second conductive film is formed by the first etching process.
7, 508 (first conductive layers 507a and 508a and second conductive layers 507b and 508b) are formed.
It is etched and thinned by about nm.
そして、第1のドーピング処理を行いn型の不純物(ドナー)をドーピングする。(図6
(D))その方法はイオンドープ法若しくはイオン注入法で行う。イオンドープ法の条件
はドーズ量を1×1013〜5×1014/cm2として行う。n型を付与する不純物元素と
して15族に属する元素、典型的にはリン(P)または砒素(As)を用いる。この場合
、第1形状の導電層507、508はドーピングする元素に対してマスクとなり、加速電
圧を適宣調節(例えば、20〜60keV)して、ゲート絶縁膜509を通過した不純物
元素により不純物領域(n+領域)520、521を形成する。例えば、不純物領域(n
+領域)におけるリン(P)濃度は1×1020〜1×1021/cm3の範囲となるように
する。
Then, a first doping process is performed to dope n-type impurities (donors). (Fig. 6
(D)) The method is performed by ion doping or ion implantation. The ion doping method is performed at a dose of 1 × 10 13 to 5 × 10 14 / cm 2 . As the impurity element imparting n-type, an element belonging to Group 15, typically phosphorus (P) or arsenic (As) is used. In this case, the first shape
The phosphorus (P) concentration in the (+ region) is in the range of 1 × 10 20 to 1 × 10 21 / cm 3 .
さらに図7(A)に示すように第2のエッチング処理を行う。エッチングはICPエッチ
ング法を用い、エッチングガスにCF4とCl2とO2を混合して、1Paの圧力でコイル
型の電極に500WのRF電力(13.56MHz)を供給してプラズマを生成する。基板
側(試料ステージ)には50WのRF(13.56MHz)電力を投入し、第1のエッチ
ング処理に比べ低い自己バイアス電圧を印加する。このような条件によりタングステン膜
を異方性エッチングし、第1の導電層である窒化タンタル膜またはチタン膜を残存させる
ようにする。こうして、第2形状の導電層512、513(第1の導電膜512a、51
3aと第2の導電膜512b、513b)を形成する。516はゲート絶縁膜であり、第
2の形状の導電層512、513で覆われない領域はさらに20〜50nm程度エッチン
グされて膜厚が薄くなる。
Further, a second etching process is performed as shown in FIG. The etching uses an ICP etching method, and CF 4 , Cl 2, and O 2 are mixed in an etching gas, and plasma is generated by supplying 500 W of RF power (13.56 MHz) to a coil-type electrode at a pressure of 1 Pa. . 50 W RF (13.56 MHz) power is applied to the substrate side (sample stage), and a lower self-bias voltage is applied than in the first etching process. Under such conditions, the tungsten film is anisotropically etched to leave the tantalum nitride film or titanium film as the first conductive layer. Thus, the second shape conductive layers 512 and 513 (first
3a and second
そして、図7(B)に示すように第2のドーピング処理を行う。第1のドーピング処理
よりもドーズ量を下げ高加速電圧の条件でn型の不純物(ドナー)をドーピングする。例
えば、加速電圧を70〜120keVとし、1×1013/cm2のドーズ量で行い、図6
(D)で島状半導体膜に形成された第1の不純物領域の内側に不純物領域を形成する。ド
ーピングは、第2の導電膜512b、513bを不純物元素に対するマスクとして用い、
第1の導電膜512a、512aの下側の領域に不純物元素が添加されるようにドーピン
グする。こうして、第1の導電膜512a、513aと重なる不純物領域(n−領域)5
14、515が形成される。この不純物領域は、第2の導電層512a、513aがほぼ
同じ膜厚で残存していることから、第2の導電層に沿った方向における濃度差は小さく、
1×1017〜1×1019/cm3の濃度で形成する。
Then, a second doping process is performed as shown in FIG. The n-type impurity (donor) is doped under a condition of a high acceleration voltage with a lower dose than in the first doping process. For example, the acceleration voltage is set to 70 to 120 keV, and the dose is 1 × 10 13 / cm 2 .
In (D), an impurity region is formed inside the first impurity region formed in the island-shaped semiconductor film. Doping is performed using the second
Doping is performed so that an impurity element is added to a lower region of the first
14, 515 are formed. In this impurity region, since the second
The film is formed at a concentration of 1 × 10 17 to 1 × 10 19 / cm 3 .
そして、図7(B)に示すように、第3のエッチング処理を行い、ゲート絶縁膜346
のエッチング処理を行う。その結果、第2の導電膜もエッチングされ、端部が後退して小
さくなり、第3形状の導電層517、518が形成される。図中で519は残存するゲー
ト絶縁膜である。
Then, as shown in FIG. 7B, a third etching process is performed to form the gate insulating film 346.
Etching process is performed. As a result, the second conductive film is also etched, and the end portions recede and become small, and third shape
そして、図7(C)に示すように、レジストによるマスク520を形成し、pチャネル
型TFTを形成する島状半導体層501にp型の不純物(アクセプタ)
をドーピングする。典型的にはボロン(B)を用いる。不純物領域(p+領域)
521、522の不純物濃度は2×1020〜2×1021/cm3となるようにし、含有す
るリン濃度の1.5〜3倍のボロンを添加して導電型を反転させる。
Then, as shown in FIG. 7C, a resist
Doping. Typically, boron (B) is used. Impurity region (p + region)
The impurity concentrations of 521 and 522 are set to 2 × 10 20 to 2 × 10 21 / cm 3, and boron is added 1.5 to 3 times the concentration of phosphorus contained to invert the conductivity type.
以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。第3形状の導電層
517、518はゲート電極となる。その後、図7(D)に示すように、窒化シリコン膜
または酸化窒化シリコン膜から成る保護絶縁膜523をプラズマCVD法で形成する。そ
して導電型の制御を目的としてそれぞれの島状半導体層に添加された不純物元素を活性化
する工程を行う。
Through the above steps, impurity regions are formed in each island-like semiconductor layer. The third shape
さらに、窒化シリコン膜524を形成し、水素化処理を行う。その結果、窒化シリコン膜
524中の水素が島状半導体層中に拡散させることで水素化を達成することができる。
Further, a
層間絶縁膜525は、ポリイミド、アクリルなどの有機絶縁物材料で形成する。勿論、
プラズマCVD法でTEOS(Tetraethyl Ortho silicate)を用いて形成される酸化シ
リコン膜を適用しても良いが、平坦性を高める観点からは前記有機物材料を用いることが
望ましい。
The
Although a silicon oxide film formed using TEOS (Tetraethyl Ortho silicate) by plasma CVD may be applied, it is preferable to use the organic material from the viewpoint of improving flatness.
次いで、コンタクトホールを形成し、アルミニウム(Al)、チタン(Ti)
、タンタル(Ta)などを用いて、ソース配線またはドレイン配線526〜528を形成
する。
Next, contact holes are formed, aluminum (Al), titanium (Ti)
Source wiring or
以上の工程で、nチャネル型TFTとpチャネル型TFTとを相補的に組み合わせたC
MOS回路を得ることができる。
Through the above process, C is a complementary combination of an n-channel TFT and a p-channel TFT.
A MOS circuit can be obtained.
pチャネル型TFTにはチャネル形成領域530、ソース領域またはドレイン領域とし
て機能する不純物領域521、522を有している。
The p-channel TFT includes a
nチャネル型TFTにはチャネル形成領域531、第3形状の導電層から成るゲート電
極518と重なる不純物領域515a(Gate Overlapped Drain:GOLD領域)、ゲー
ト電極の外側に形成される不純物領域515b(LDD領域)
とソース領域またはドレイン領域として機能する不純物領域516を有している。
The n-channel TFT includes a
And an
このようなCMOS回路は、アクティブマトリクス型のEL表示装置の駆動回路を形成
することを可能とする。それ以外にも、このようなnチャネル型TFTまたはpチャネル
型TFTは、画素部を形成するトランジスタに応用することができる。
Such a CMOS circuit makes it possible to form a drive circuit for an active matrix EL display device. In addition, such an n-channel TFT or a p-channel TFT can be applied to a transistor forming the pixel portion.
このようなCMOS回路を組み合わせることで基本論理回路を構成したり、さらに複雑
なロジック回路(信号分割回路、D/Aコンバータ、オペアンプ、γ補正回路など)をも
構成することができ、さらにはメモリやマイクロプロセッサをも形成することが可能であ
る。
By combining such CMOS circuits, basic logic circuits can be configured, and more complex logic circuits (signal division circuits, D / A converters, operational amplifiers, γ correction circuits, etc.) can be configured, and memory It is also possible to form a microprocessor.
また、本実施例は実施例1と組み合わせることが可能である。 This embodiment can be combined with the first embodiment.
実施例3に示すnチャネル型TFTは、チャネル形成領域となる半導体に周期表の15
族に属する元素(好ましくはリン)もしくは周期表の13族に属する元素(好ましくはボ
ロン)を添加することによりエンハンスメント型とデプレッション型とを作り分けること
ができる。
The n-channel TFT shown in Example 3 has a periodic table of 15 in a semiconductor to be a channel formation region.
By adding an element belonging to the group (preferably phosphorus) or an element belonging to the
また、nチャネル型TFTを組み合わせてNMOS回路を形成する場合、エンハンスメ
ント型TFT同士で形成する場合(以下、EEMOS回路という)と、エンハンスメント
型とデプレッション型とを組み合わせて形成する場合(以下、EDMOS回路という)が
ある。
When an NMOS circuit is formed by combining n-channel TFTs, an enhancement type TFT is formed (hereinafter referred to as an EEMOS circuit), or an enhancement type and a depression type are combined (hereinafter referred to as an EDMOS circuit). Called).
ここでEEMOS回路の例を図8(A)に、EDMOS回路の例を図8(B)に示す。図
8(A)において、31、32はどちらもエンハンスメント型のnチャネル型TFT(以
下、E型NTFTという)である。また、図8(B)において、33はE型NTFT、3
4はデプレッション型のnチャネル型TFT(以下、D型NTFTという)である。
Here, FIG. 8A shows an example of an EEMOS circuit, and FIG. 8B shows an example of an EDMOS circuit. In FIG. 8A, reference numerals 31 and 32 denote enhancement-type n-channel TFTs (hereinafter referred to as E-type NTFTs). In FIG. 8B, 33 is an E-type NTFT, 3
Reference numeral 4 denotes a depletion type n-channel TFT (hereinafter referred to as a D-type NTFT).
なお、図8(A)、(B)において、VDHは正の電圧が印加される電源線(正電源線)
であり、VDLは負の電圧が印加される電源線(負電源線)である。負電源線は接地電位の
電源線(接地電源線)としても良い。
8A and 8B, VDH is a power supply line to which a positive voltage is applied (positive power supply line).
VDL is a power supply line (negative power supply line) to which a negative voltage is applied. The negative power source line may be a ground potential power source line (ground power source line).
さらに、図8(A)に示したEEMOS回路もしくは図8(B)に示したEDMOS回
路を用いてシフトレジスタを作製した例を図9に示す。図9において、40、41はフリ
ップフロップ回路である。また、42、43はE型NTFTであり、E型NTFT42の
ゲートにはクロック信号(CL)が入力され、E型NTFT43のゲートには極性の反転
したクロック信号(CLバー)が入力される。また、44で示される記号はインバータ回
路であり、図9(B)に示すように、図8(A)に示したEEMOS回路もしくは図8(
B)に示したEDMOS回路が用いられる。従って、EL表示装置の駆動回路を全てnチ
ャネル型TFTで構成することも可能である。
Further, FIG. 9 shows an example in which a shift register is manufactured using the EEMOS circuit shown in FIG. 8A or the EDMOS circuit shown in FIG. In FIG. 9,
The EDMOS circuit shown in B) is used. Therefore, it is possible to configure all the drive circuits of the EL display device with n-channel TFTs.
また、本実施例は実施例1または実施例3と組み合わせることが可能である。
In addition, this embodiment can be combined with
ここでは、上記実施例2〜5で得られるTFTを用いてEL(エレクトロルミネセンス
)表示装置を作製した例について図10〜図13を用い、以下に説明する。
Here, an example in which an EL (electroluminescence) display device is manufactured using the TFTs obtained in Examples 2 to 5 will be described with reference to FIGS.
同一の絶縁体上に画素部とそれを駆動する駆動回路を有した発光装置の例(但し封止前
の状態)を図10に示す。なお、駆動回路には基本単位となるCMOS回路を示し、画素
部には一つの画素を示す。このCMOS回路は実施例4に従えば得ることができる。
FIG. 10 shows an example of a light-emitting device having a pixel portion and a driving circuit for driving the pixel portion on the same insulator (but a state before sealing). Note that a CMOS circuit serving as a basic unit is shown in the driver circuit, and one pixel is shown in the pixel portion. This CMOS circuit can be obtained according to the fourth embodiment.
図10において、601は第1固定基板、602は第1接着層、603は素子形成基板
であり、その上にはnチャネル型TFTとpチャネル型TFTからなる駆動回路604、
pチャネル型TFTからなるスイッチングTFTおよびnチャネル型TFTからなる電流
制御TFTとが形成されている。また、本実施例では、TFTはすべてトップゲート型T
FTで形成されている。
In FIG. 10, 601 is a first fixed substrate, 602 is a first adhesive layer, 603 is an element formation substrate, on which a drive circuit 604 composed of an n-channel TFT and a p-channel TFT,
A switching TFT made of a p-channel TFT and a current control TFT made of an n-channel TFT are formed. In this embodiment, all TFTs are top gate type Ts.
It is formed of FT.
nチャネル型TFTおよびpチャネル型TFTの説明は実施例4を参照すれば良いので
省略する。また、スイッチングTFTはソース領域およびドレイン領域の間に二つのチャ
ネル形成領域を有した構造(ダブルゲート構造)となっているが、実施例2でのpチャネ
ル型TFTの構造の説明を参照すれば容易に理解できるので説明は省略する。なお、本実
施例はダブルゲート構造に限定されることなく、チャネル形成領域が一つ形成されるシン
グルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
Description of the n-channel TFT and the p-channel TFT will be omitted because it can be referred to the fourth embodiment. The switching TFT has a structure (double gate structure) having two channel formation regions between the source region and the drain region. See the description of the structure of the p-channel TFT in Example 2. Since it can be easily understood, the description is omitted. Note that this embodiment is not limited to the double gate structure, and may be a single gate structure in which one channel formation region is formed or a triple gate structure in which three channel formation regions are formed.
また、電流制御TFTのドレイン領域606の上には第2層間絶縁膜608が設けられる
前に、第1層間絶縁膜607にコンタクトホールが設けられている。これは第2層間絶縁
膜608にコンタクトホールを形成する際に、エッチング工程を簡単にするためである。
第2層間絶縁膜608にはドレイン領域606に到達するようにコンタクトホールが形成
され、ドレイン領域606に接続された画素電極609が設けられている。画素電極60
9はEL素子の陰極として機能する電極であり、周期表の1族もしくは2族に属する元素
を含む導電膜を用いて形成されている。本実施例では、リチウムとアルミニウムとの化合
物からなる導電膜を用いる。
In addition, a contact hole is provided in the first
A contact hole is formed in the second
An electrode 9 functions as a cathode of the EL element, and is formed using a conductive film containing an element belonging to
次に、613は画素電極609の端部を覆うように設けられた絶縁膜であり、本明細書
中ではバンクと呼ぶ。バンク613は珪素を含む絶縁膜もしくは樹脂膜で形成すれば良い
。樹脂膜を用いる場合、樹脂膜の比抵抗が1×106〜1×1012Ωm(好ましくは1×
108〜1×1010Ωm)となるようにカーボン粒子もしくは金属粒子を添加すると、成
膜時の絶縁破壊を抑えることができる。
Next,
When carbon particles or metal particles are added so as to be 10 8 to 1 × 10 10 Ωm), dielectric breakdown during film formation can be suppressed.
また、EL素子610は画素電極(陰極)609、EL層611および陽極612から
なる。陽極612は、仕事関数の大きい導電膜、代表的には酸化物導電膜が用いられる。
酸化物導電膜としては、酸化インジウム、酸化スズ、酸化亜鉛もしくはそれらの化合物を
用いれば良い。
The EL element 610 includes a pixel electrode (cathode) 609, an
As the oxide conductive film, indium oxide, tin oxide, zinc oxide, or a compound thereof may be used.
なお、本明細書中では発光層に対して正孔注入層、正孔輸送層、正孔阻止層、電子輸送層
、電子注入層もしくは電子阻止層を組み合わせた積層体をEL層と定義する。
Note that in this specification, a stacked body in which a hole injection layer, a hole transport layer, a hole blocking layer, an electron transport layer, an electron injection layer, or an electron blocking layer is combined with the light-emitting layer is defined as an EL layer.
なお、ここでは図示しないが陽極612を形成した後、EL素子610を完全に覆うよう
にしてパッシベーション膜を設けることは有効である。パッシベーション膜としては、炭
素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしく
は組み合わせた積層で用いる。
Although not shown here, it is effective to provide a passivation film so as to completely cover the EL element 610 after the
次いで、EL素子を保護するための封止(または封入)工程まで行った後、実施の形態
および実施例1に示したようにレーザー照射により第1固定基板601を分離した。その
後のEL表示装置について図11(A)、(B)を用いて説明する。
Next, after performing the sealing (or sealing) process for protecting the EL element, the first
図11(A)は、EL素子の封止までを行った状態を示す上面図、図11(B)は図1
1(A)をA−A’で切断した断面図である。点線で示された701は画素部、702は
ソース側駆動回路、703はゲート側駆動回路である。また、704はカバー材、705
は第1シール材、706は第2シール材である。
FIG. 11A is a top view showing a state in which the EL element is sealed, and FIG.
It is sectional drawing which cut | disconnected 1 (A) by AA '. 701 indicated by a dotted line is a pixel portion, 702 is a source side driver circuit, and 703 is a gate side driver circuit.
Is a first sealing material, and 706 is a second sealing material.
なお、708はソース側駆動回路702及びゲート側駆動回路703に入力される信号を
伝送するための配線であり、外部入力端子となるFPC(フレキシブルプリントサーキッ
ト)708からビデオ信号やクロック信号を受け取る。なお、ここではFPCしか図示さ
れていないが、このFPCにはプリント配線基盤(PWB)が取り付けられていても良い
。
次に、断面構造について図11(B)を用いて説明する。絶縁体700(素子形成基板6
03に相当)の上方には画素部、ソース側駆動回路709が形成されており、画素部は電
流制御TFT710とそのドレインに電気的に接続された画素電極711を含む複数の画
素により形成される。また、ソース側駆動回路709はnチャネル型TFTとpチャネル
型TFTとを組み合わせたCMOS回路を用いて形成される。なお、絶縁体700には偏
光板(代表的には円偏光板)を貼り付けても良い。
Next, a cross-sectional structure is described with reference to FIG. Insulator 700 (element forming substrate 6
A pixel portion and a source
また、画素電極711の両端にはバンク712が形成され、画素電極711上にはEL層
713およびEL素子の陽極714が形成される。陽極714は全画素に共通の配線とし
ても機能し、接続配線715を経由してFPC716に電気的に接続されている。さらに
、画素部及びソース側駆動回路709に含まれる素子は全てパッシベーション膜(図示し
ない)で覆われている。
A
また、第1シール材705によりカバー材704が貼り合わされている。なお、カバー材
704とEL素子との間隔を確保するためにスペーサを設けても良い。
そして、第1シール材705の内側には空隙717が形成されている。なお、第1シール
材705は水分や酸素を透過しない材料であることが望ましい。さらに、空隙717の内
部に吸湿効果をもつ物質や酸化防止効果をもつ物質を設けることは有効である。
Further, a
A
なお、カバー材704の表面および裏面には保護膜として炭素膜(具体的にはダイヤモン
ドライクカーボン膜)を2〜30nmの厚さに設けると良い。このような炭素膜(ここで
は図示しない)は、酸素および水の侵入を防ぐとともにカバー材704の表面を機械的に
保護する役割をもつ。
Note that a carbon film (specifically, a diamond-like carbon film) is preferably provided as a protective film on the front and back surfaces of the
また、カバー材704を接着した後、第1シール材705の露呈面を覆うように第2シー
ル材706を設けている。第2シール材706は第1シール材705と同じ材料を用いる
ことができる。
Further, after the
以上のような構造でEL素子を封入することにより、EL素子を外部から完全に遮断す
ることができ、外部から水分や酸素等のEL層の酸化による劣化を促す物質が侵入するこ
とを防ぐことができる。従って、信頼性の高いEL表示装置が得られる。
By encapsulating the EL element with the structure as described above, the EL element can be completely shut off from the outside, and a substance that promotes deterioration due to oxidation of the EL layer such as moisture and oxygen can be prevented from entering from the outside. Can do. Therefore, an EL display device with high reliability can be obtained.
また、本実施例は実施例1と組み合わせることが可能である。 This embodiment can be combined with the first embodiment.
本実施例では、実施例6で得られるEL表示装置において、画素部のさらに詳細な上面
構造を図12(A)に、回路図を図12(B)に示す。図12(A)及び図12(B)で
は共通の符号を用いるので互いに参照すれば良い。
In this example, in the EL display device obtained in Example 6, FIG. 12A shows a more detailed top surface structure of the pixel portion, and FIG. 12B shows a circuit diagram. In FIG. 12A and FIG. 12B, common reference numerals are used so that they may be referred to each other.
スイッチング用TFT802のソースはソース配線815に接続され、ドレインはドレイ
ン配線805に接続される。また、ドレイン配線805は電流制御用TFT806のゲー
ト電極807に電気的に接続される。また、電流制御用TFT806のソースは電流供給
線816に電気的に接続され、ドレインはドレイン配線817に電気的に接続される。ま
た、ドレイン配線817は点線で示される画素電極(陰極)818に電気的に接続される
。
The source of the switching
このとき、819で示される領域には保持容量が形成される。保持容量819は、電流供
給線816と電気的に接続された半導体膜820、ゲート絶縁膜と同一層の絶縁膜(図示
せず)及びゲート電極807との間で形成される。また、ゲート電極807、第1層間絶
縁膜と同一の層(図示せず)及び電流供給線816で形成される容量も保持容量として用
いることが可能である。
At this time, a storage capacitor is formed in the region indicated by 819. The
また、本実施例は実施例1または実施例6と組み合わせることが可能である。
Further, this embodiment can be combined with
本実施例では実施例6または実施例7に示したEL表示装置の回路構成例を図13に示
す。なお、本実施例ではデジタル駆動を行うための回路構成を示す。本実施例では、ソー
ス側駆動回路901、画素部906及びゲート側駆動回路907を有している。なお、本
明細書中において、駆動回路とはソース側処理回路およびゲート側駆動回路を含めた総称
である。
In this embodiment, FIG. 13 shows a circuit configuration example of the EL display device shown in Embodiment 6 or Embodiment 7. In this embodiment, a circuit configuration for performing digital driving is shown. In this embodiment, a source side driver circuit 901, a pixel portion 906, and a gate
ソース側駆動回路901は、シフトレジスタ902、ラッチ(A)903、ラッチ(B)
904、バッファ905を設けている。なお、アナログ駆動の場合はラッチ(A)、(B
)の代わりにサンプリング回路(トランスファゲート)を設ければ良い。また、ゲート側
駆動回路907は、シフトレジスタ908、バッファ909を設けている。
The source side driver circuit 901 includes a shift register 902, a latch (A) 903, and a latch (B).
904 and a buffer 905 are provided. In the case of analog driving, latches (A) and (B
) May be provided instead of a sampling circuit (transfer gate). The gate
また、本実施例において、画素部906は複数の画素を含み、その複数の画素にEL素子
が設けられている。このとき、EL素子の陰極は電流制御TFTのドレインに電気的に接
続されていることが好ましい。
In this embodiment, the pixel portion 906 includes a plurality of pixels, and EL elements are provided in the plurality of pixels. At this time, it is preferable that the cathode of the EL element is electrically connected to the drain of the current control TFT.
これらソース側駆動回路901およびゲート側駆動回路907は実施例2〜4で得られる
nチャネル型TFTまたはpチャネル型TFTで形成されている。
The source side driver circuit 901 and the gate
なお、図示していないが、画素部906を挟んでゲート側駆動回路907の反対側にさら
にゲート側駆動回路を設けても良い。この場合、双方は同じ構造でゲート配線を共有して
おり、片方が壊れても残った方からゲート信号を送って画素部を正常に動作させるような
構成とする。
Although not illustrated, a gate side driver circuit may be further provided on the opposite side of the gate
また、本実施例は実施例1、実施例6または実施例7と組み合わせることが可能である
。
In addition, this embodiment can be combined with
本実施例では、画素部及び駆動回路に使用するTFTを全て逆スタガ型TFTで構成し
たEL表示装置の例を図14に示す。
In this embodiment, FIG. 14 shows an example of an EL display device in which all TFTs used in the pixel portion and the drive circuit are composed of inverted staggered TFTs.
図14において、1001は第1固定基板、1002は第1接着層、1003は素子形
成基板であり、まず、実施の形態に従い、第1固定基板1001と第1接着層1002(
分離層)で貼りつけた素子形成基板1003を用意する。なお、必要があれば素子形成基
板上に下地絶縁膜を形成してもよい。
In FIG. 14,
An
次いで、素子形成基板1003上に単層構造または積層構造を有するゲート配線(ゲー
ト電極含む)1004を形成する。ゲート配線12の形成手段としては熱CVD法、プラ
ズマCVD法、減圧熱CVD法、蒸着法、スパッタ法等を用いて10〜1000nm、好
ましくは30〜300nmの膜厚範囲の導電膜を形成した後、公知のパターニング技術で
形成する。また、ゲート配線12の材料としては、導電性材料または半導体材料を主成分
とする材料、例えばTa(タンタル)、Mo(モリブデン)、Ti(チタン)、W(タン
グステン)、クロム(Cr)等の高融点金属材料、これら金属材料とシリコンとの化合物
であるシリサイド、N型又はP型の導電性を有するポリシリコン等の材料、低抵抗金属材
料Cu(銅)、Al(アルミニウム)等を主成分とする材料層を少なくとも一層有する構
造であれば特に限定されることなく用いることができる。
Next, a gate wiring (including a gate electrode) 1004 having a single layer structure or a stacked structure is formed over the
次いで、ゲート絶縁膜1005を形成する。
Next, a
次いで、非晶質半導体膜を成膜する。次いで、非晶質半導体膜のレーザー結晶化処理を
行い、結晶質半導体膜を形成した後、得られた結晶質半導体膜を所望の形状にパターニン
グして半導体層を形成する。次いで、半導体層上に絶縁層1006を形成する。この絶縁
層1006は不純物元素の添加工程時にチャネル形成領域を保護する。
Next, an amorphous semiconductor film is formed. Next, laser crystallization treatment of the amorphous semiconductor film is performed to form a crystalline semiconductor film, and then the obtained crystalline semiconductor film is patterned into a desired shape to form a semiconductor layer. Next, an insulating
次いで、イオン注入法またはイオンドーピング法を用い、半導体層にn型を付与する不
純物元素またはp型を付与する不純物元素を適宜、添加してLDD領域やソース領域やド
レイン領域を形成する不純物領域を形成する。
Next, an impurity region for forming an LDD region, a source region, or a drain region is formed by appropriately adding an impurity element imparting n-type conductivity or an impurity element imparting p-type conductivity to the semiconductor layer by an ion implantation method or an ion doping method. Form.
その後、スパッタ法により作製される窒化シリコン膜、窒化酸化シリコン膜、または酸
化シリコン膜により層間絶縁膜を形成する。また、添加された不純物元素は活性化処理を
行う。ここでは、レーザー光の照射を行った。レーザー光の照射に代えて、350℃以下
の加熱処理で活性化を行ってもよい。
After that, an interlayer insulating film is formed using a silicon nitride film, a silicon nitride oxide film, or a silicon oxide film manufactured by a sputtering method. The added impurity element is activated. Here, laser light irradiation was performed. Instead of laser light irradiation, activation may be performed by heat treatment at 350 ° C. or lower.
次いで、公知の技術を用いてソース領域またはドレイン領域に達するコンタクトホール
を形成した後、ソース電極またはドレイン電極を形成して逆スタガ型のTFTを得る。
Next, a contact hole reaching the source region or the drain region is formed using a known technique, and then a source electrode or a drain electrode is formed to obtain an inverted staggered TFT.
次いで、公知の技術を用いて水素化処理を行い、全体を水素化してnチャネル型TFT
及びpチャネル型TFTが完成する。本実施例では比較的低温で行うことが可能な水素プ
ラズマを用いて水素化処理を行った。
Next, hydrogenation is performed using a known technique, and the whole is hydrogenated to form an n-channel TFT.
And a p-channel TFT is completed. In this embodiment, the hydrogenation treatment was performed using hydrogen plasma that can be performed at a relatively low temperature.
次いで、スパッタ法により作製される窒化シリコン膜、窒化酸化シリコン膜、または酸
化シリコン膜により第1層間絶縁膜1007を形成する。次いで、公知の技術を用いて画
素部のドレイン領域1000に達するコンタクトホールを形成した後、第2層間絶縁膜1
008を形成する。次いで、公知の技術を用いて画素部のドレイン領域1000に達する
コンタクトホールを形成した後、画素電極1009を形成する。次いで、画素電極の両端
にバンク1010を形成し、画素電極上にEL層1011およびEL素子1012の陽極
1013を形成する。
Next, a first
008 is formed. Next, a contact hole reaching the drain region 1000 of the pixel portion is formed using a known technique, and then a
図14において、素子形成基板上にはNチャネル型TFT1014、Pチャネル型TF
T1015からなる駆動回路、Pチャネル型TFTからなるスイッチングTFT1016
およびNチャネル型TFTからなる電流制御TFT1017が形成されている。また、本
実施例では、TFTはすべて逆スタガ型TFTで形成されている。
In FIG. 14, an N-channel TFT 1014 and a P-channel TF are formed on the element formation substrate.
Driving circuit made of T1015, switching TFT 1016 made of P-channel TFT
In addition, a current control TFT 1017 made of an N-channel TFT is formed. In this embodiment, all TFTs are formed of inverted staggered TFTs.
また、スイッチングTFT1016はソース領域およびドレイン領域の間に二つのチャ
ネル形成領域を有した構造(ダブルゲート構造)となっているが、実施例2でのPチャネ
ル型TFTの構造の説明を参照すれば容易に理解できるので説明は省略する。なお、本実
施例はダブルゲート構造に限定されることなく、チャネル形成領域が一つ形成されるシン
グルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
The switching TFT 1016 has a structure (double gate structure) having two channel formation regions between the source region and the drain region. Refer to the description of the structure of the P-channel TFT in Example 2. Since it can be easily understood, the description is omitted. Note that this embodiment is not limited to the double gate structure, and may be a single gate structure in which one channel formation region is formed or a triple gate structure in which three channel formation regions are formed.
さらに、画素部及び駆動回路に含まれる素子は全てパッシベーション膜(図示しない)
で覆うことが好ましい。
Further, all elements included in the pixel portion and the drive circuit are passivation films (not shown).
It is preferable to cover with.
以降の工程は、実施例6の工程に従って、第2接着層で第2固定基板を貼り合わせた後
、第1接着層1002にレーザーを照射して第1固定基板1001を分離して、発光装置
が完成する。
In the subsequent steps, the second fixed substrate is bonded to the second adhesive layer in accordance with the steps of Example 6, and then the first
なお、本実施例は、実施例1、実施例7、または実施例8と自由に組み合わせることが
可能である。
Note that this embodiment can be freely combined with
本実施例では、画素部及び駆動回路に使用するTFTを全てNチャネル型TFTで構成
したEL表示装置の例を図15に示す。
In this embodiment, FIG. 15 shows an example of an EL display device in which all TFTs used in the pixel portion and the driver circuit are N-channel TFTs.
図15において、1101は第1固定基板、1102は第1接着層、1103は素子形
成基板であり、まず、実施の形態に従い、第1固定基板1101と第1接着層1102(
分離層)で貼りつけた素子形成基板1103上に下地絶縁膜を形成する。
In FIG. 15,
A base insulating film is formed over the
下地絶縁膜上にはNチャネル型TFT1104、Nチャネル型TFT1105からなる
駆動回路、Nチャネル型TFTからなるスイッチングTFT1106およびNチャネル型
TFTからなる電流制御TFT1107が形成されている。なお、Nチャネル型TFTの
説明は実施例3を参照すれば良いので省略する。また、EL素子1108の説明は実施例
6を参照すれば良いので省略する。
On the base insulating film, an N-channel TFT 1104, a drive circuit composed of an N-channel TFT 1105, a switching TFT 1106 composed of an N-channel TFT, and a current control TFT 1107 composed of an N-channel TFT are formed. Note that description of the N-channel TFT is omitted because it is sufficient to refer to the third embodiment. The description of the EL element 1108 is omitted because it is sufficient to refer to the sixth embodiment.
さらに、画素部及び駆動回路に含まれる素子は全てパッシベーション膜(図示しない)
で覆うことが好ましい。
Further, all elements included in the pixel portion and the drive circuit are passivation films (not shown).
It is preferable to cover with.
また、図15の状態を得た後、実施例6の工程に従って、第2接着層で第2固定基板を
貼り合わせた後、第1接着層1102にレーザーを照射して第1固定基板1101を分離
して、発光装置が完成すればよい。
In addition, after obtaining the state of FIG. 15, the second fixed substrate is bonded with the second adhesive layer according to the process of Example 6, and then the first
Nチャネル型TFTのみでゲート側駆動回路およびソース側駆動回路を形成することに
より画素部および駆動回路をすべてNチャネル型TFTで形成することが可能となる。従
って、アクティブマトリクス型の電気光学装置を作製する上でTFT工程の歩留まりおよ
びスループットを大幅に向上させることができ、製造コストを低減することが可能となる
。
By forming the gate side driver circuit and the source side driver circuit with only the N-channel TFT, the pixel portion and the driver circuit can all be formed with the N-channel TFT. Accordingly, the yield and throughput of the TFT process can be significantly improved in manufacturing an active matrix electro-optical device, and the manufacturing cost can be reduced.
なお、ソース側駆動回路もしくはゲート側駆動回路のいずれか片方を外付けのICチッ
プとする場合にも本実施例は実施できる。
Note that this embodiment can also be implemented when one of the source side driver circuit and the gate side driver circuit is an external IC chip.
また、本実施例では、E型NTFTのみを用いて駆動回路を構成したがE型NTFTお
よびD型NTFTを組み合わせて形成してもよい。
In this embodiment, the drive circuit is configured using only the E-type NTFT, but it may be formed by combining the E-type NTFT and the D-type NTFT.
なお、本実施例は、実施例1、実施例3、実施例5、実施例7、または実施例8と自由
に組み合わせることが可能である。また、本実施例ではトップゲート型TFTを用いたが
特に限定されず、実施例9に示したような逆スタガ型TFTを用いることもできる。
Note that this embodiment can be freely combined with
本実施例では、画素部及び駆動回路に使用するTFTを全てPチャネル型TFTで構成
したEL表示装置の例を図16に示す。
In this embodiment, FIG. 16 shows an example of an EL display device in which all TFTs used for the pixel portion and the driver circuit are P-channel TFTs.
図16において、1201は第1固定基板、1202は第1接着層、1203は素子形成
基板であり、まず、実施の形態に従い、第1固定基板1201と第1接着層1202(分
離層)で貼りつけた素子形成基板1203上に下地絶縁膜を形成する。
In FIG. 16,
その上にはNチャネル型TFT1204、Nチャネル型TFT1205からなる駆動回
路、Nチャネル型TFTからなるスイッチングTFT1206およびNチャネル型TFT
からなる電流制御TFT1207が形成されている。なお、Nチャネル型TFTの説明は
実施例2を参照すれば良いので省略する。
On top of that, a driving circuit composed of an N-channel TFT 1204, an N-channel TFT 1205, a switching TFT 1206 composed of an N-channel TFT, and an N-channel TFT
A current control TFT 1207 is formed. Note that description of the N-channel TFT is omitted because it is only necessary to refer to the second embodiment.
本実施例では、電流制御TFT1207の上には層間絶縁膜1208、1209が形成
され、その上に電流制御TFT1207のドレインと電気的に接続する画素電極1210
が形成される。本実施例では、仕事関数の大きい透明導電膜からなる画素電極1210が
EL素子の陽極として機能する。
In this embodiment,
Is formed. In this embodiment, the
そして、実施例6と同様に画素電極1210の上にはバンク1211が形成される。
Similarly to the sixth embodiment, a bank 1211 is formed on the
次ぎに、画素電極1210の上にはEL層1212が形成される。そのEL層1212
の上には周期表の1族または2族に属する元素を含む導電膜からなる陰極1213が設け
られる。こうして、画素電極(陽極)1210、EL層1212及び陰極1213からな
るEL素子1214が形成される。
Next, an
A
さらに、画素部及び駆動回路に含まれる素子は全てパッシベーション膜(図示しない)
で覆うことが好ましい。
Further, all elements included in the pixel portion and the drive circuit are passivation films (not shown).
It is preferable to cover with.
但し、本実施例は実施例6、実施例9及び実施例10とはEL素子からの光の放射方向
が異なり、素子形成基板は透明でなければならない。
However, this embodiment differs from the sixth, ninth, and tenth embodiments in the direction of light emission from the EL element, and the element formation substrate must be transparent.
以降の工程は、実施例6の工程に従って、第2接着層で第2固定基板を貼り合わせた後
、第1接着層1202にレーザーを照射して第1固定基板1201を分離して、発光装置
が完成する。
In the subsequent steps, the second fixed substrate is bonded to the second adhesive layer in accordance with the steps of Example 6, and then the first
なお、本実施例は、実施例1、実施例2、実施例6、実施例7、または実施例8と自由
に組み合わせることが可能である。また、本実施例ではトップゲート型TFTを用いたが
特に限定されず、実施例9に示したような逆スタガ型TFTを用いることもできる。
Note that this embodiment can be freely combined with
本実施例では、一般的なシフトレジスタの代わりに図4に示すようなPチャネル型TF
Tを用いたデコーダを用いて駆動回路を形成した例を示す。なお、図17はゲート側駆動
回路の例である。
In this embodiment, a P-channel type TF as shown in FIG. 4 is used instead of a general shift register.
An example in which a drive circuit is formed using a decoder using T will be described. FIG. 17 shows an example of a gate side driving circuit.
図17において、1300がゲート側駆動回路のデコーダ、1301がゲート側駆動回
路のバッファ部である。
In FIG. 17, 1300 is a decoder of the gate side driving circuit, and 1301 is a buffer section of the gate side driving circuit.
まずゲート側デコーダ1300を説明する。まず1302はデコーダ1300の入力信
号線(以下、選択線という)であり、ここではA1、A1バー(A1の極性が反転した信
号)、A2、A2バー(A2の極性が反転した信号)、…An、Anバー(Anの極性が
反転した信号)を示している。
First, the
選択線1302は図18のタイミングチャートに示す信号を伝送する。図18に示すよ
うに、A1の周波数を1とすると、A2の周波数は2-1倍、A3の周波数は2-2倍、An
の周波数は2-(n-1)倍となる。
The
The frequency of is 2 − (n−1) times.
また、1303aは第1段のNAND回路(NANDセルともいう)、1303bは第2
段のNAND回路、1303cは第n段のNANDである。
1303a is a first-stage NAND circuit (also referred to as a NAND cell), and 1303b is a second NAND circuit.
The
また、NAND回路1303a〜1303cは、Pチャネル型TFT1304〜1309
が組み合わされてNAND回路を形成している。
The
Are combined to form a NAND circuit.
また、NAND回路1303aにおいて、A1、A2…An(これらを正の選択線と呼
ぶ)のいずれかに接続されたゲートを有するPチャネル型TFT1304〜1306は、
互いに並列に接続されており、共通のソースとして正電源線(VDH)1310に接続され
、共通のドレインとして出力線1311に接続されている。
In the
They are connected in parallel to each other, connected to a positive power supply line (V DH ) 1310 as a common source, and connected to an
次に、バッファ1301はNAND回路1303a〜1303cの各々に対応して複数の
バッファ1313a〜1313cにより形成されている。但しバッファ1313a〜131
3cはいずれも同一構造で良い。また、バッファ1313a〜1313cは一導電型TFT
としてPチャネル型TFT1314〜1316を用いて形成される。
Next, the
All 3c may have the same structure. The
Are formed using P-channel TFTs 1314-1316.
また、Pチャネル型TFT1316はリセット信号線(Reset)をゲートとし、正電源
線1319をソースとし、ゲート配線1318をドレインとする。なお、接地電源線13
17は負電源線(但し画素のスイッチング素子として用いるPチャネル型TFTがオン状
態になるような電圧を与える電源線)としても構わない。
The P-
Reference numeral 17 may be a negative power supply line (however, a power supply line for applying a voltage that turns on a P-channel TFT used as a pixel switching element).
次に、ソース側駆動回路の構成を図19に示す。図19に示すソース側駆動回路はデコ
ーダ1401、ラッチ1402およびバッファ1403を含む。なお、デコーダ1401
およびバッファ1403の構成はゲート側駆動回路と同様であるので、ここでの説明は省
略する。
Next, FIG. 19 shows the configuration of the source side driver circuit. The source side driver circuit shown in FIG. 19 includes a
Since the configuration of the
図19に示すソース側駆動回路の場合、ラッチ1402は第1段目のラッチ1404お
よび第2段目のラッチ1405からなる。また、第1段目のラッチ1404および第2段
目のラッチ1405は、各々m個のPチャネル型TFT1406a〜1406cで形成され
る複数の単位ユニット1407を有する。
In the case of the source side driver circuit shown in FIG. 19, the
そして、Pチャネル型TFT1406a〜1406cのソースは各々ビデオ信号線(V1
、V2…Vk)1409に接続される。出力線1408に負電圧が加えられると一斉にP
チャネル型TFT1406a〜1406cがオン状態となり、各々に対応するビデオ信号が
取り込まれる。また、こうして取り込まれたビデオ信号は、Pチャネル型TFT1406
a〜1406cの各々に接続されたコンデンサ1410a〜1410cに保持される。
The sources of the P-
, V2... Vk) 1409. When a negative voltage is applied to the
The
It hold | maintains at the capacitor | condenser 1410a-1410c connected to each of a-1406c.
また、第2段目のラッチ1405も複数の単位ユニット1407bを有し、単位ユニッ
ト1407bはm個のPチャネル型TFT1411a〜1411cで形成される。Pチャネ
ル型TFT1411a〜1411cのゲートはすべてラッチ信号線1412に接続され、ラ
ッチ信号線1412に負電圧が加えられると一斉にPチャネル型TFT1411a〜14
11cがオン状態となる。
The second-
11c is turned on.
その結果、コンデンサ1410a〜1410cに保持されていた信号が、Pチャネル型T
FT1411a〜1411cの各々に接続されたコンデンサ1413a〜1413cに保持さ
れると同時にバッファ303へと出力される。そして、バッファを介してソース配線14
14に出力される。以上のような動作のソース側駆動回路によりソース配線が順番に選択
されることになる。
As a result, the signals held in the
It is held in
14 is output. The source lines are selected in order by the source side driving circuit operating as described above.
以上のように、Pチャネル型TFTのみでゲート側駆動回路およびソース側駆動回路を
形成することにより画素部および駆動回路をすべてPチャネル型TFTで形成することが
可能となる。従って、アクティブマトリクス型の電気光学装置を作製する上でTFT工程
の歩留まりおよびスループットを大幅に向上させることができ、製造コストを低減するこ
とが可能となる。
As described above, by forming the gate side driver circuit and the source side driver circuit with only the P-channel TFT, the pixel portion and the driver circuit can be all formed with the P-channel TFT. Accordingly, the yield and throughput of the TFT process can be significantly improved in manufacturing an active matrix electro-optical device, and the manufacturing cost can be reduced.
なお、本実施例は、実施例1、実施例2、実施例6、実施例7、または実施例8、実施
例11と自由に組み合わせることが可能である。また、本実施例ではトップゲート型TF
Tを用いたが特に限定されず、実施例9に示したような逆スタガ型TFTを用いることも
できる。
Note that this embodiment can be freely combined with
Although T is used, there is no particular limitation, and an inverted staggered TFT as shown in Embodiment 9 can also be used.
本実施例では、一般的なシフトレジスタの代わりに図5に示すようなNチャネル型TF
Tを用いたデコーダを用いて駆動回路を形成した例を示す。なお、図20はゲート側駆動
回路の例である。
In this embodiment, instead of a general shift register, an N channel type TF as shown in FIG.
An example in which a drive circuit is formed using a decoder using T will be described. FIG. 20 shows an example of a gate side driving circuit.
図20において、1500がゲート側駆動回路のデコーダ、1501がゲート側駆動回
路のバッファ部である。なお、バッファ部とは複数のバッファ(緩衝増幅器)が集積化さ
れた部分を指す。また、バッファとは後段の影響を前段に与えずに駆動を行う回路を指す
。
In FIG. 20,
まずゲート側デコーダ1500を説明する。まず1502はデコーダ1500の入力信
号線(以下、選択線という)であり、ここではA1、A1バー(A1の極性が反転した信
号)、A2、A2バー(A2の極性が反転した信号)、…An、Anバー(Anの極性が
反転した信号)を示している。即ち、2n本の選択線が並んでいると考えれば良い。
First, the
選択線1502は図21のタイミングチャートに示す信号を伝送する。図21に示すよ
うに、A1の周波数を1とすると、A2の周波数は2-1倍、A3の周波数は2-2倍、An
の周波数は2-(n-1)倍となる。
The
The frequency of is 2 − (n−1) times.
また、1503aは第1段のNAND回路(NANDセルともいう)、1503bは第2
段のNAND回路、1503cは第n段のNANDである。NAND回路はゲート配線の
本数分が必要であり、ここではn個が必要となる。即ち、本実施例ではデコーダ1500
が複数のNAND回路からなる。
1503a is a first-stage NAND circuit (also called a NAND cell), and 1503b is a second-stage NAND circuit.
The
Consists of a plurality of NAND circuits.
また、NAND回路1503a〜1503cは、Nチャネル型TFT1504〜1509
が組み合わされてNAND回路を形成している。また、Nチャネル型TFT1504〜1
509の各々のゲートは選択線1502(A1、A1バー、A2、A2バー…An、An
バー)のいずれかに接続されている。
The
Are combined to form a NAND circuit. N-channel TFTs 1504-1
Each gate of 509 has a select line 1502 (A1, A1 bar, A2, A2 bar ... An, An
Connected to one of the bars).
また、NAND回路1503aにおいて、A1、A2…An(これらを正の選択線と呼
ぶ)のいずれかに接続されたゲートを有するNチャネル型TFT1504〜1506は、
互いに並列に接続されており、共通のソースとして負電源線(VDL)1510に接続され
、共通のドレインとして出力線1511に接続されている。
In the
They are connected in parallel to each other, connected to a negative power supply line (V DL ) 1510 as a common source, and connected to an
本実施例において、NAND回路は直列に接続されたn個のNチャネル型TFTおよび
並列に接続されたn個のNチャネル型TFTを含む。
In this embodiment, the NAND circuit includes n N-channel TFTs connected in series and n N-channel TFTs connected in parallel.
次に、バッファ部1501はNAND回路1503a〜1503cの各々に対応して複数
のバッファ1513a〜1513cにより形成されている。但しバッファ1513a〜15
13cはいずれも同一構造で良い。
Next, the
13c may have the same structure.
また、バッファ1513a〜1513cはNチャネル型TFT1514〜1516を用い
て形成される。
The
本実施例において、バッファ1513a〜1513cは第1のNチャネル型TFT(Nチ
ャネル型TFT1514)および第1のNチャネル型TFTに直列に接続され、且つ、第
1のNチャネル型TFTのドレインをゲートとする第2のNチャネル型TFT(Nチャネ
ル型TFT1515)を含む。
In this embodiment, the
また、Nチャネル型TFT1516(第3のNチャネル型TFT)はリセット信号線(
Reset)をゲートとし、負電源線(VDL)1519をソースとし、ゲート配線1518を
ドレインとする。なお、負電源線(VDL)1519は接地電源線(GND)としても構わ
ない。
The N-channel TFT 1516 (third N-channel TFT) is connected to a reset signal line (
Reset) is a gate, a negative power supply line (V DL ) 1519 is a source, and a
なお、Nチャネル型TFT1516は正電圧が加えられたゲート配線1518を強制的
に負電圧に引き下げるリセットスイッチとして用いられる。即ち、ゲート配線1518の
選択期間が終了したら。リセット信号を入力してゲート配線1518に負電圧を加える。
但しNチャネル型TFT1516は省略することもできる。
Note that the N-
However, the N-
次に、ソース側駆動回路の構成を図22に示す。図22に示すソース側駆動回路はデコ
ーダ1521、ラッチ1522およびバッファ部1523を含む。
Next, FIG. 22 shows a configuration of the source side driver circuit. The source side driver circuit shown in FIG. 22 includes a
図22に示すソース側駆動回路の場合、ラッチ1522は第1段目のラッチ1524お
よび第2段目のラッチ1525からなる。また、第1段目のラッチ1524および第2段
目のラッチ1525は、各々m個のNチャネル型TFT1526a〜1526cで形成され
る複数の単位ユニット1527を有する。デコーダ1521からの出力線1528は単位
ユニット1527を形成するm個のNチャネル型TFT1526a〜1526cのゲートに
入力される。なお、mは任意の整数である。
In the case of the source side driver circuit shown in FIG. 22, the
そして、Nチャネル型TFT1526a〜1526cのソースは各々ビデオ信号線(V1
、V2…Vk)1529に接続される。即ち、出力線1528に正電圧が加えられると一
斉にNチャネル型TFT1526a〜1526cがオン状態となり、各々に対応するビデオ
信号が取り込まれる。また、こうして取り込まれたビデオ信号は、Nチャネル型TFT1
526a〜1526cの各々に接続されたコンデンサ1530a〜1530cに保持される。
The sources of the N-
, V2... Vk) 1529. That is, when a positive voltage is applied to the
The
また、第2段目のラッチ1525も複数の単位ユニット1527bを有し、単位ユニッ
ト1527bはm個のNチャネル型TFT1531a〜1531cで形成される。Nチャネ
ル型TFT1531a〜1531cのゲートはすべてラッチ信号線1532に接続され、ラ
ッチ信号線1532に負電圧が加えられると一斉にNチャネル型TFT1531a〜15
31cがオン状態となる。
The second-stage latch 1525 also includes a plurality of
31c is turned on.
その結果、コンデンサ1530a〜1530cに保持されていた信号が、Nチャネル型T
FT1531a〜1531cの各々に接続されたコンデンサ1533a〜1533cに保持さ
れると同時にバッファ1523へと出力される。そして、バッファを介してソース配線1
534に出力される。以上のような動作のソース側駆動回路によりソース配線が順番に選
択されることになる。
As a result, the signals held in the
It is held in
It is output to 534. The source lines are selected in order by the source side driving circuit operating as described above.
以上のように、Nチャネル型TFTのみでゲート側駆動回路およびソース側駆動回路を
形成することにより画素部および駆動回路をすべてNチャネル型TFTで形成することが
可能となる。従って、アクティブマトリクス型の電気光学装置を作製する上でTFT工程
の歩留まりおよびスループットを大幅に向上させることができ、製造コストを低減するこ
とが可能となる。
As described above, by forming the gate side driver circuit and the source side driver circuit with only the N-channel TFT, the pixel portion and the driver circuit can be all formed with the N-channel TFT. Accordingly, the yield and throughput of the TFT process can be significantly improved in manufacturing an active matrix electro-optical device, and the manufacturing cost can be reduced.
なお、ソース側駆動回路もしくはゲート側駆動回路のいずれか片方を外付けのICチッ
プとする場合にも本実施例は実施できる。
Note that this embodiment can also be implemented when one of the source side driver circuit and the gate side driver circuit is an external IC chip.
また、本実施例では、E型NTFTのみを用いて駆動回路を構成したがE型NTFTお
よびD型NTFTを組み合わせて形成してもよい。
In this embodiment, the drive circuit is configured using only the E-type NTFT, but it may be formed by combining the E-type NTFT and the D-type NTFT.
なお、本実施例は、実施例1、実施例3、実施例5、実施例7、または実施例8と自由
に組み合わせることが可能である。また、本実施例ではトップゲート型TFTを用いたが
特に限定されず、実施例9に示したような逆スタガ型TFTを用いることもできる。
Note that this embodiment can be freely combined with
素子形成基板としては、金属基板、例えばステンレス基板を用いることもできる。本実
施例は、その場合の例を以下に示す。
As the element formation substrate, a metal substrate, for example, a stainless steel substrate can also be used. In this embodiment, an example in that case is shown below.
本実施例では、実施例1の素子形成基板として、ステンレス基板(厚さ10〜200μ
m)を用いる。まず、実施の形態に従って第1固定基板とステンレス基板とを第1接着層
で貼り合わせる。
In this example, as the element formation substrate of Example 1, a stainless steel substrate (thickness 10 to 200 μm) was used.
m). First, according to the embodiment, the first fixed substrate and the stainless steel substrate are bonded together with the first adhesive layer.
以降は、実施例1に従って、ステンレス基板からなる素子形成基板上に下地絶縁膜を形
成して必要な素子を形成すればよい。なお、実施例1とは異なり、耐熱性が高いステンレ
ス基板を用いているため、実施例1よりも高い温度(約500℃以下)でのプロセスを使
用してTFTを作製することができる。
Thereafter, according to the first embodiment, a necessary element may be formed by forming a base insulating film on an element formation substrate made of a stainless steel substrate. Note that unlike the first embodiment, a stainless steel substrate having high heat resistance is used, so that a TFT can be manufactured using a process at a higher temperature (about 500 ° C. or lower) than that of the first embodiment.
そして、第1固定基板を分離する際、ステンレス基板を用いているため、レーザー光を
照射しても素子形成基板上に形成された素子に全く影響を与えることなく第1固定基板分
離することができる。
Since the stainless steel substrate is used when separating the first fixed substrate, the first fixed substrate can be separated without affecting the elements formed on the element forming substrate even if the laser beam is irradiated. it can.
また、ステンレス基板は遮光性を有しているため、本実施例の発光装置は、上方出射の発
光装置となる。
Further, since the stainless steel substrate has a light shielding property, the light emitting device of this embodiment is an upward emitting light emitting device.
薄い金属基板(厚さ10〜200μm)を用いることによって軽量化、薄型化が図れる
とともに可撓性を有する発光装置を得ることができる。また、金属基板を用いているため
、素子基板上に形成されたTFT素子の放熱効果が得られる。
By using a thin metal substrate (thickness of 10 to 200 μm), it is possible to obtain a light-emitting device that can be reduced in weight and thickness and has flexibility. Moreover, since the metal substrate is used, the heat radiation effect of the TFT element formed on the element substrate can be obtained.
また、本実施例は、実施例1乃至13のいずれか一と自由に組み合わせることが可能で
ある。
In addition, this embodiment can be freely combined with any one of
本願発明を実施して形成された駆動回路や画素部は様々な電気光学装置(アクティブマ
トリクス型液晶ディスプレイ、アクティブマトリクス型ELディスプレイ、アクティブマ
トリクス型ECディスプレイ)に用いることができる。即ち、それら電気光学装置を表示
部に組み込んだ電子機器全てに本願発明を実施できる。
The driving circuit and the pixel portion formed by implementing the present invention can be used in various electro-optical devices (active matrix liquid crystal display, active matrix EL display, active matrix EC display). That is, the present invention can be implemented in all electronic devices in which these electro-optical devices are incorporated in the display unit.
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレ
イ(ゴーグル型ディスプレイ)、カーナビゲーション、カーステレオ、パーソナルコンピ
ュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げ
られる。それらの一例を図24及び図25に示す。
Such electronic devices include video cameras, digital cameras, head mounted displays (goggles type displays), car navigation systems, car stereos, personal computers, personal digital assistants (mobile computers, mobile phones, electronic books, etc.) and the like. . Examples of these are shown in FIGS.
図24(A)はパーソナルコンピュータであり、本体2001、画像入力部2002、表
示部2003、キーボード2004等を含む。本発明を画像入力部2002、表示部20
03やその他の駆動回路に適用することができる。
FIG. 24A illustrates a personal computer, which includes a main body 2001, an image input portion 2002, a display portion 2003, a
03 and other driving circuits.
図24(B)はビデオカメラであり、本体2101、表示部2102、音声入力部210
3、操作スイッチ2104、バッテリー2105、受像部2106等を含む。本発明を表
示部2102やその他の駆動回路に適用することができる。
FIG. 24B illustrates a video camera, which includes a main body 2101, a display portion 2102, and an audio input portion 210.
3, an
図24(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、
カメラ部2202、受像部2203、操作スイッチ2204、表示部2205等を含む。
本発明は表示部2205やその他の駆動回路に適用できる。
FIG. 24C illustrates a mobile computer, which is a main body 2201.
A camera unit 2202, an
The present invention can be applied to the display portion 2205 and other driving circuits.
図24(D)はゴーグル型ディスプレイであり、本体2301、表示部2302、アーム
部2303等を含む。本発明は表示部2302やその他の駆動回路に適用することができ
る。
FIG. 24D illustrates a goggle type display including a
図24(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレー
ヤーであり、本体2401、表示部2402、スピーカ部2403、記録媒体2404、
操作スイッチ2405等を含む。なお、このプレーヤーは記録媒体としてDVD(Dig
tial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲー
ムやインターネットを行うことができる。本発明は表示部2402やその他の駆動回路に
適用することができる。
FIG. 24E shows a player that uses a recording medium (hereinafter referred to as a recording medium) on which a program is recorded, and includes a main body 2401, a
(tial Versatile Disc), CD, etc. can be used for music appreciation, movie appreciation, games and the Internet. The present invention can be applied to the
図24(F)はデジタルカメラであり、本体2501、表示部2502、接眼部2503
、操作スイッチ2504、受像部(図示しない)等を含む。本願発明を表示部2502や
その他の駆動回路に適用することができる。
FIG. 24F illustrates a digital camera, which includes a main body 2501, a
, An operation switch 2504, an image receiving unit (not shown), and the like. The present invention can be applied to the
図25(A)は携帯電話であり、本体2901、音声出力部2902、音声入力部29
03、表示部2904、操作スイッチ2905、アンテナ2906等を含む。本願発明を
音声出力部2902、音声入力部2903、表示部2904やその他の駆動回路に適用す
ることができる。
FIG. 25A shows a mobile phone, which includes a
03, a
図25(B)は携帯書籍(電子書籍)であり、本体3001、表示部3002、300
3、記憶媒体3004、操作スイッチ3005、アンテナ3006等を含む。本発明は表
示部3002、3003やその他の駆動回路に適用することができる。
FIG. 25B illustrates a portable book (electronic book), which includes a
3, a
図25(C)はディスプレイであり、本体3101、支持台3102、表示部3103
等を含む。本発明は表示部3103に適用することができる。本発明のディスプレイは特
に大画面化した場合において有利であり、対角10インチ以上(特に30インチ以上)の
ディスプレイには有利である。
FIG. 25C illustrates a display, which includes a
Etc. The present invention can be applied to the
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用するこ
とが可能である。また、本実施例の電子機器は実施例1〜14のどのような組み合わせか
らなる構成を用いても実現することができる。
As described above, the application range of the present invention is extremely wide and can be applied to electronic devices in various fields. Moreover, the electronic device of a present Example is realizable even if it uses the structure which consists of what combination of Examples 1-14.
Claims (1)
前記第2の基板上にトランジスタを形成する工程と、
前記第1の基板と前記第2の基板との界面にレーザー光の照射し、前記第1の基板と前記第2の基板とを分離する工程と、を有することを特徴とする電子機器の作製方法。 Forming a second substrate on the first substrate;
Forming a transistor on the second substrate;
A step of irradiating a laser beam on an interface between the first substrate and the second substrate to separate the first substrate from the second substrate. Method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016195737A JP6395786B2 (en) | 2016-10-03 | 2016-10-03 | Manufacturing method of electronic equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016195737A JP6395786B2 (en) | 2016-10-03 | 2016-10-03 | Manufacturing method of electronic equipment |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015189151A Division JP6085015B2 (en) | 2015-09-28 | 2015-09-28 | Method for manufacturing display device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017216379A Division JP6457615B2 (en) | 2017-11-09 | 2017-11-09 | Method for manufacturing light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017010943A true JP2017010943A (en) | 2017-01-12 |
JP6395786B2 JP6395786B2 (en) | 2018-09-26 |
Family
ID=57761786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016195737A Expired - Lifetime JP6395786B2 (en) | 2016-10-03 | 2016-10-03 | Manufacturing method of electronic equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6395786B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018175331A (en) * | 2017-04-12 | 2018-11-15 | 株式会社三共 | Game machine |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10239675A (en) * | 1997-02-27 | 1998-09-11 | Seiko Epson Corp | Production of liquid crystal display device |
JPH1174533A (en) * | 1996-08-27 | 1999-03-16 | Seiko Epson Corp | Method of transcribing thin film device, thin film device, thin film integrated circuit device, active matrix substrate, and liquid crystal display |
JP2001267578A (en) * | 2000-03-17 | 2001-09-28 | Sony Corp | Thin-film semiconductor device, and method for manufacturing the same |
JP6085015B2 (en) * | 2015-09-28 | 2017-02-22 | 株式会社半導体エネルギー研究所 | Method for manufacturing display device |
JP6100950B2 (en) * | 2016-04-25 | 2017-03-22 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
JP6280969B2 (en) * | 2016-10-14 | 2018-02-14 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
-
2016
- 2016-10-03 JP JP2016195737A patent/JP6395786B2/en not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1174533A (en) * | 1996-08-27 | 1999-03-16 | Seiko Epson Corp | Method of transcribing thin film device, thin film device, thin film integrated circuit device, active matrix substrate, and liquid crystal display |
JPH10239675A (en) * | 1997-02-27 | 1998-09-11 | Seiko Epson Corp | Production of liquid crystal display device |
JP2001267578A (en) * | 2000-03-17 | 2001-09-28 | Sony Corp | Thin-film semiconductor device, and method for manufacturing the same |
JP6085015B2 (en) * | 2015-09-28 | 2017-02-22 | 株式会社半導体エネルギー研究所 | Method for manufacturing display device |
JP6100950B2 (en) * | 2016-04-25 | 2017-03-22 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
JP6280969B2 (en) * | 2016-10-14 | 2018-02-14 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018175331A (en) * | 2017-04-12 | 2018-11-15 | 株式会社三共 | Game machine |
Also Published As
Publication number | Publication date |
---|---|
JP6395786B2 (en) | 2018-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4869471B2 (en) | Method for manufacturing semiconductor device | |
JP5147794B2 (en) | Display device manufacturing method and electronic book manufacturing method | |
JP4727024B2 (en) | Method for manufacturing semiconductor device | |
JP5292217B2 (en) | Method for manufacturing semiconductor device and method for manufacturing electronic book | |
WO2006030937A1 (en) | Semiconductor device | |
JP4993826B2 (en) | Method for manufacturing semiconductor device | |
JP6291015B2 (en) | Semiconductor device | |
JP5764616B2 (en) | Method for manufacturing semiconductor device | |
JP6100950B2 (en) | Method for manufacturing semiconductor device | |
JP6395786B2 (en) | Manufacturing method of electronic equipment | |
JP6085015B2 (en) | Method for manufacturing display device | |
JP5955914B2 (en) | Method for manufacturing light emitting device | |
JP6457615B2 (en) | Method for manufacturing light emitting device | |
JP5143272B2 (en) | Method for manufacturing EL display device | |
JP6378372B2 (en) | Method for manufacturing semiconductor device | |
JP6280969B2 (en) | Method for manufacturing semiconductor device | |
JP2013051430A (en) | Method for manufacturing device | |
JP2019035986A (en) | Method of manufacturing electronic apparatus | |
JP6166761B2 (en) | Method for manufacturing semiconductor device | |
JP2014211638A (en) | Method for manufacturing semiconductor device | |
JP2014135286A (en) | Light-emitting device and manufacturing method thereof | |
JP2020079944A (en) | Method for manufacturing electronic apparatus | |
JP2018142721A (en) | Method for manufacturing semiconductor device | |
JP2020074368A (en) | Method for manufacturing semiconductor device | |
JP5608694B2 (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180821 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180828 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6395786 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
EXPY | Cancellation because of completion of term |