JP5292217B2 - Method for manufacturing semiconductor device and method for manufacturing electronic book - Google Patents

Method for manufacturing semiconductor device and method for manufacturing electronic book Download PDF

Info

Publication number
JP5292217B2
JP5292217B2 JP2009181178A JP2009181178A JP5292217B2 JP 5292217 B2 JP5292217 B2 JP 5292217B2 JP 2009181178 A JP2009181178 A JP 2009181178A JP 2009181178 A JP2009181178 A JP 2009181178A JP 5292217 B2 JP5292217 B2 JP 5292217B2
Authority
JP
Japan
Prior art keywords
layer
substrate
separation layer
fixed substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2009181178A
Other languages
Japanese (ja)
Other versions
JP2009258758A (en
Inventor
舜平 山崎
徹 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009181178A priority Critical patent/JP5292217B2/en
Publication of JP2009258758A publication Critical patent/JP2009258758A/en
Application granted granted Critical
Publication of JP5292217B2 publication Critical patent/JP5292217B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a technique for manufacturing a flexible semiconductor device by using a flexible substrate, such as, a resin substrate. <P>SOLUTION: The method for manufacturing a flexible display device, by using a resin substrate comprises the steps of forming the resin substrate on a fixed substrate, having a separation layer; forming at least a TFT element on the resin substrate; and peeling the resin substrate from the fixed substrate within the separation layer at an interface thereof, by irradiating the separation layer with a laser beam. <P>COPYRIGHT: (C)2010,JPO&amp;INPIT

Description

本願発明は薄膜トランジスタ(以下、TFTという)で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。   The present invention relates to a semiconductor device having a circuit formed of a thin film transistor (hereinafter referred to as TFT) and a method for manufacturing the semiconductor device. For example, the present invention relates to an electro-optical device typified by a liquid crystal display panel and an electronic apparatus in which such an electro-optical device is mounted as a component.

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。   Note that in this specification, a semiconductor device refers to all devices that can function by utilizing semiconductor characteristics, and an electro-optical device, a semiconductor circuit, and an electronic device are all semiconductor devices.

近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数〜数百nm程度)を用いて薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタはICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。   In recent years, a technique for forming a thin film transistor (TFT) using a semiconductor thin film (having a thickness of about several to several hundred nm) formed on a substrate having an insulating surface has attracted attention. Thin film transistors are widely applied to electronic devices such as ICs and electro-optical devices, and development of switching devices for image display devices is urgently required.

このような画像表示装置を利用したアプリケーションは様々なものが期待されているが、特に携帯機器への利用が注目されている。そのため、フレキシブルなプラスチックフィルムの上にTFT素子を形成することが試みられている。   Various applications using such an image display device are expected, but the use for portable devices is attracting attention. Therefore, it has been attempted to form a TFT element on a flexible plastic film.

しかしながら、プラスチックフィルムの耐熱性が低いためプロセスの最高温度を低くせざるを得ず、結果的にガラス基板上に形成する時ほど良好な電気特性のTFTを形成できないのが現状である。そのため、プラスチックフィルムを用いた高性能な液晶表示装置は実現されていない。   However, since the heat resistance of the plastic film is low, the maximum temperature of the process has to be lowered, and as a result, TFTs having better electrical characteristics cannot be formed than when formed on a glass substrate. Therefore, a high-performance liquid crystal display device using a plastic film has not been realized.

また、特開平8−288522号公報では、ガラス基板上に薄膜トランジスタを形成し、封止層を介して樹脂基板を接着した後、ガラス基板を剥離する技術が記載されている。この技術を用いた場合、TFTの活性層が下地絶縁膜で保護されるのみとなっており、TFTが劣化しやすいという問題が生じていた。   Japanese Patent Application Laid-Open No. 8-288522 describes a technique in which a thin film transistor is formed on a glass substrate, a resin substrate is bonded via a sealing layer, and then the glass substrate is peeled off. When this technique is used, the active layer of the TFT is only protected by the base insulating film, which causes a problem that the TFT is likely to deteriorate.

また、特開平11−243209号公報では、分離層を設け、レーザー光によって分離層において剥離を生じせしめた後、接着層を介して一次転写体に接合し、さらに接着層を介して二次転写体を接合した後、一次転写体を除去する技術が記載されている。この技術を用いた場合においても、TFTの活性層が下地絶縁膜のみで保護される状態が作製工程中に存在するため、傷つきやすくなっており、TFTが劣化しやすいという問題が生じていた。   In JP-A-11-243209, a separation layer is provided, and after the separation layer is peeled off by laser light, it is bonded to the primary transfer body via the adhesive layer, and further transferred to the secondary transfer via the adhesive layer. A technique for removing the primary transfer body after joining the bodies is described. Even when this technique is used, there is a problem that the active layer of the TFT is protected only by the base insulating film during the manufacturing process, so that the TFT is easily damaged and the TFT is easily deteriorated.

本願発明はプラスチック支持体(可撓性のプラスチックフィルムもしくはプラスチック基板を含む。)を用いて高性能な電気光学装置を作製するための技術を提供することを課題とする。   It is an object of the present invention to provide a technique for manufacturing a high-performance electro-optical device using a plastic support (including a flexible plastic film or a plastic substrate).

本願発明は、プラスチックに比べて耐熱性のある第1固定基板の上にプラスチック支持体からなる素子形成基板を第1接着層で接着した後、該素子形成基板上に必要な素子を形成し、該素子上に第2固定基板を第2接着層で貼り合わせた後に液晶材料を封止保持した後、第1固定基板を分離することを特徴とする。   In the present invention, after bonding an element forming substrate made of a plastic support on a first fixing substrate having heat resistance compared to plastic with a first adhesive layer, necessary elements are formed on the element forming substrate, The liquid crystal material is sealed and held after the second fixed substrate is bonded to the element with the second adhesive layer, and then the first fixed substrate is separated.

なお、前記必要な素子とは、アクティブマトリクス型の電気光学装置ならば画素のスイッチング素子として用いる半導体素子(典型的にはTFT)もしくはMIM素子を指す。   Note that the necessary elements refer to semiconductor elements (typically TFTs) or MIM elements used as pixel switching elements in the case of an active matrix type electro-optical device.

また、第1固定基板と素子形成基板との貼り合わせ方法は、特に限定されないが、図1に示したように、第1固定基板に第1接着層を形成した後で素子形成基板を貼り合わせる方法、あるいは素子形成基板に第1接着層を形成した後で第1固定基板を貼り合わせる方法を用いればよい。   Further, the method for bonding the first fixed substrate and the element formation substrate is not particularly limited. As shown in FIG. 1, the element formation substrate is bonded after the first adhesive layer is formed on the first fixed substrate. A method or a method of bonding the first fixed substrate after forming the first adhesive layer on the element formation substrate may be used.

また、プラスチック支持体からなる素子形成基板及び第2固定基板としては厚さ10μm以上の樹脂基板、例えばPES(ポリエチレンサルファイル)、PC(ポリカーボネート)、PET(ポリエチレンテレフタレート)もしくはPEN(ポリエチレンナフタレート)を用いることができる。なお、第1の固定基板上に接着層を形成した後、その上に有機樹脂層(ポリイミド層、ポリアミド層、ポリイミドアミド層、BCB(ベンゾシクロブテン)層等)を成膜したものを素子形成基板と呼んでもよい。   In addition, as an element forming substrate made of a plastic support and a second fixed substrate, a resin substrate having a thickness of 10 μm or more, for example, PES (polyethylene sulfide), PC (polycarbonate), PET (polyethylene terephthalate) or PEN (polyethylene naphthalate) Can be used. In addition, after forming an adhesive layer on the first fixed substrate, an organic resin layer (polyimide layer, polyamide layer, polyimideamide layer, BCB (benzocyclobutene) layer, etc.) is formed thereon to form an element It may be called a substrate.

また、素子形成基板としては、金属基板、例えばステンレス基板を用いることもできる。その場合は金属基板上に下地絶縁膜を形成して必要な素子を形成すればよい。薄い金属基板(厚さ10〜200μm)を用いることによって軽量化、薄型化が図れるとともに可撓性を有する反射型の液晶表示装置を得ることできる。   Further, as the element formation substrate, a metal substrate such as a stainless steel substrate can be used. In that case, a necessary element may be formed by forming a base insulating film on a metal substrate. By using a thin metal substrate (thickness of 10 to 200 μm), it is possible to obtain a reflective liquid crystal display device that can be reduced in weight and thickness and has flexibility.

また、第1固定基板を分離するのは、素子形成基板上に必要な素子を形成し、第2固定基板を貼り合わせた後に行うが、その手段としてレーザー光の照射により第1接着層の全部または一部を気化させる方法を用いる。また、レーザー光の照射に代えて、例えば、特開平8−288522号公報に記載されたエッチングにより第1固定基板を分離する方法や、第1接着層に対して流体(圧力が加えられた液体もしくは気体)を噴射することにより第1固定基板を分離する方法(代表的にはウォータージェット法)を用いてもよいし、これらを組み合わせて用いてもよい。   The first fixed substrate is separated after the necessary elements are formed on the element forming substrate and the second fixed substrate is bonded together. As a means for this, the entire first adhesive layer is irradiated by laser light irradiation. Alternatively, a method of partially vaporizing is used. Further, instead of laser light irradiation, for example, a method of separating the first fixed substrate by etching described in JP-A-8-288522, or a fluid (a liquid to which pressure is applied) is applied to the first adhesive layer. Alternatively, a method (typically a water jet method) for separating the first fixed substrate by spraying a gas may be used, or a combination of these may be used.

レーザー光としては、パルス発振型または連続発光型のエキシマレーザーやYAGレーザー、YVO4レーザーを用いることができる。図3(D)に示すようにレーザー光を裏面側から第1固定基板を通過させて第1接着層を照射して第1接着層のみを気化させて第1固定基板を分離もしくは剥離する。従って、第1固定基板としては少なくとも照射するレーザー光が通過する基板、代表的には透光性を有する基板、例えばガラス基板、石英基板等を用い、さらに素子形成基板よりも厚さの厚いものが好ましい。 As the laser light, a pulse oscillation type or continuous light emission type excimer laser, YAG laser, or YVO 4 laser can be used. As shown in FIG. 3D, laser light is passed through the first fixed substrate from the back side, and the first adhesive layer is irradiated to vaporize only the first adhesive layer to separate or peel off the first fixed substrate. Therefore, as the first fixed substrate, a substrate through which at least the laser beam to be irradiated passes, typically a light-transmitting substrate, such as a glass substrate or a quartz substrate, is used, which is thicker than the element formation substrate. Is preferred.

本発明においては、レーザー光が第1固定基板を通過させるため、レーザー光の種類と第1固定基板を適宜選択する必要がある。例えば、第1固定基板として石英基板を用いるのであれば、YAGレーザー(基本波(1064nm)、第2高調波(532nm)、第3高調波(355nm)、第4高調波(266nm)
あるいはエキシマレーザー(波長308nm)を用い、線状ビームを形成し、石英基板を通過させればよい。なお、エキシマレーザーはガラス基板を通過しない。従って、第1固定基板としてガラス基板を用いるのであればYAGレーザーの基本波、第2高調波、または第3高調波を用い、好ましくは第2高調波(波長532nm)を用いて線状ビームを形成し、ガラス基板を通過させればよい。
In the present invention, since the laser light passes through the first fixed substrate, it is necessary to appropriately select the type of the laser light and the first fixed substrate. For example, if a quartz substrate is used as the first fixed substrate, a YAG laser (fundamental wave (1064 nm), second harmonic (532 nm), third harmonic (355 nm), fourth harmonic (266 nm)
Alternatively, an excimer laser (wavelength 308 nm) may be used to form a linear beam and pass through a quartz substrate. The excimer laser does not pass through the glass substrate. Therefore, if a glass substrate is used as the first fixed substrate, the fundamental wave, the second harmonic, or the third harmonic of the YAG laser is used, and preferably the second harmonic (wavelength 532 nm) is used to generate the linear beam. What is necessary is just to form and let a glass substrate pass.

また、第1接着層としては有機物を用い、好ましくは照射するレーザー光で全部または一部が気化するものを用いる。また、効率よく第1接着層のみにレーザー光を吸収させるために、第1接着層がレーザー光を吸収する特性を有するもの、例えば、YAGレーザーの第2高調波を用いる場合、有色、あるいは黒色(例えば、黒色着色剤を含む樹脂材料)のものを用いることが望ましい。ただし、第1接着層は素子形成工程における熱処理によって気化しないものを用いる。また、第1接着層は単層であっても積層であってもよく、図2に示したように第1接着層と素子形成基板の間にアモルファスシリコン膜またはDLC膜を設ける構成としてもよい。   In addition, an organic material is used as the first adhesive layer, and preferably, the first adhesive layer is vaporized in whole or in part by the irradiated laser beam. Further, in order to efficiently absorb the laser beam only in the first adhesive layer, the first adhesive layer has a characteristic of absorbing the laser beam, for example, when using the second harmonic of the YAG laser, colored or black It is desirable to use a material (for example, a resin material containing a black colorant). However, the first adhesive layer is a layer that is not vaporized by heat treatment in the element formation step. The first adhesive layer may be a single layer or a laminated layer, and an amorphous silicon film or a DLC film may be provided between the first adhesive layer and the element formation substrate as shown in FIG. .

このような構成とすることによって、素子形成基板の厚さが非常に薄い、具体的には50μm〜300μm、好ましくは150μm〜200μmの厚さの基板を用いても、信頼性の高い液晶表示装置を得ることができる。また、従来ある公知の製造装置を用いて、このように厚さの薄い基板上に素子形成を行うことは困難であったが、本発明は第1固定基板に貼り合わせて素子形成を行うため、装置の改造を行うことなく厚さの厚い基板を用いた製造装置を使用することができる。また、素子形成工程中において、素子形成基板を素子形成基板上に形成される絶縁膜と、第1固定基板とで挟まれた状態とすることで素子形成基板の耐熱性を向上させることができる。   With such a structure, a highly reliable liquid crystal display device can be used even when an element formation substrate is very thin, specifically, a substrate having a thickness of 50 μm to 300 μm, preferably 150 μm to 200 μm. Can be obtained. In addition, it has been difficult to form elements on such a thin substrate using a known manufacturing apparatus, but the present invention performs element formation by bonding to a first fixed substrate. A manufacturing apparatus using a thick substrate can be used without modifying the apparatus. In addition, the heat resistance of the element formation substrate can be improved by placing the element formation substrate between the insulating film formed on the element formation substrate and the first fixed substrate during the element formation step. .

本明細書で開示する発明の構成は、第1固定基板と素子形成基板とを該素子形成基板に設けられた第1接着層で貼り合わせ、該素子形成基板を貼り合わせた後に絶縁膜を形成し、該絶縁膜の上にTFT素子及び画素電極を形成し、該画素電極の上に第2接着層で第2固定基板を貼り合わせた後、レーザー光の照射により前記第1接着層を除去して前記第1固定基板を分離することを特徴とする半導体装置の作製方法である。 In the configuration of the invention disclosed in this specification, the first fixed substrate and the element formation substrate are bonded together by the first adhesive layer provided on the element formation substrate, and the insulating film is formed after the element formation substrate is bonded. Then, a TFT element and a pixel electrode are formed on the insulating film, a second adhesive substrate is bonded onto the pixel electrode with a second adhesive layer, and then the first adhesive layer is removed by laser light irradiation. Then, the method for manufacturing a semiconductor device is characterized in that the first fixed substrate is separated.

また、他の発明の構成は、 第1固定基板と素子形成基板とを前記固定基板に設けられた第1接着層で貼り合わせ、該素子形成基板を貼り合わせた後に絶縁膜を形成し、該絶縁膜の上にTFT素子及び画素電極を形成し、該画素電極の上に第2接着層で第2固定基板を貼り合わせた後、レーザー光の照射により前記第1接着層を除去して前記第1固定基板を分離することを特徴とする半導体装置の作製方法である。   According to another aspect of the invention, the first fixed substrate and the element forming substrate are bonded together by a first adhesive layer provided on the fixed substrate, and the insulating film is formed after the element forming substrate is bonded, A TFT element and a pixel electrode are formed on the insulating film, and a second fixing substrate is bonded to the pixel electrode with a second adhesive layer, and then the first adhesive layer is removed by laser light irradiation. A method for manufacturing a semiconductor device, wherein the first fixed substrate is separated.

上記各構成において、前記画素電極と前記第2固定基板との間に液晶材料を備え、前記液晶材料は、前記素子形成基板と前記第2固定基板とを貼り合わせる前記第2接着層(シール材等)で保持することを特徴とする半導体装置の作製方法。   In each of the above configurations, a liquid crystal material is provided between the pixel electrode and the second fixed substrate, and the liquid crystal material is the second adhesive layer (sealing material) that bonds the element formation substrate and the second fixed substrate together. Etc.), and a method for manufacturing a semiconductor device.

また、上記各構成において、前記素子形成基板と第1接着層の間には、非晶質シリコン薄膜を形成してもよい。また、前記素子形成基板と第1接着層の間には、ダイヤモンド状炭素薄膜を形成してもよい。   In each of the above structures, an amorphous silicon thin film may be formed between the element formation substrate and the first adhesive layer. A diamond-like carbon thin film may be formed between the element formation substrate and the first adhesive layer.

また、上記各構成において、前記第1接着層は、顔料や染料を用いて有色または黒色としてレーザー光を吸収するようにしてもよい。   In each of the above configurations, the first adhesive layer may be colored or black using a pigment or dye to absorb laser light.

上記各構成において、前記素子形成基板及び前記第2固定基板は有機樹脂からなる支持体(可撓性のプラスチックフィルムもしくはプラスチック基板を含む)
であることを特徴としている。また、前記素子形成基板及び前記第2固定基板としては、第1固定基板と比べて厚さの薄いものを用いる。
In each of the above configurations, the element formation substrate and the second fixed substrate are organic resin supports (including flexible plastic films or plastic substrates).
It is characterized by being. The element forming substrate and the second fixed substrate are thinner than the first fixed substrate.

また、上記各構成において、前記レーザー光の照射は、線状ビームを形成して走査させて照射することを特徴としており、前記レーザー光は、パルス発振型または連続発光型のエキシマレーザーや、YAGレーザーや、YVO4レーザーを用いることができる。 Further, in each of the above structures, the laser light is irradiated by forming a linear beam to be scanned, and the laser light is emitted by a pulse oscillation type or continuous light emission type excimer laser, YAG A laser or a YVO 4 laser can be used.

また、上記各構成において、前記レーザー光の照射は、前記第1固定基板の裏面側から前記第1固定基板を通過させて、前記第1固定基板の表面側に設けられた前記第1接着層に前記レーザー光を照射することを特徴としている。従って、前記第1固定基板は、使用するレーザー光を透過することが好ましい。   Further, in each of the above-described configurations, the first adhesive layer provided on the front surface side of the first fixed substrate through the first fixed substrate passing through the first fixed substrate from the back surface side of the first fixed substrate. It is characterized by irradiating the laser beam. Therefore, it is preferable that the first fixed substrate transmits the laser beam to be used.

また、上記各構成に記載された半導体装置とは、透過型の液晶表示装置または反射型の液晶表示装置であることを特徴としている。   The semiconductor device described in each of the above structures is a transmissive liquid crystal display device or a reflective liquid crystal display device.

本発明により樹脂基板である素子形成基板と樹脂基板である第2固定基板とで素子形成層(液晶材料、画素電極、およびTFT素子含む)を挟んだ表示装置は、多少の応力が発生しても破損しない柔軟性(フレキシビリティ)を有している。 According to the present invention, a display device in which an element forming layer (including a liquid crystal material, a pixel electrode, and a TFT element) is sandwiched between an element forming substrate that is a resin substrate and a second fixed substrate that is a resin substrate is subject to some stress. It has the flexibility that does not break.

また、素子形成基板の厚さが非常に薄い、具体的には50μm〜300μm、好ましくは150μm〜200μmの厚さの基板を用いても、信頼性の高い液晶表示装置を得ることができる。 Further, a highly reliable liquid crystal display device can be obtained even when an element formation substrate is very thin, specifically, a substrate having a thickness of 50 μm to 300 μm, preferably 150 μm to 200 μm.

基板貼り合わせ工程を示す図。The figure which shows a board | substrate bonding process. 貼り合わせた基板の状態を示す図。The figure which shows the state of the board | substrate bonded together. 作製工程を示す図。The figure which shows a manufacturing process. pチャネル型TFTの作製工程を示す図。10A and 10B illustrate a manufacturing process of a p-channel TFT. nチャネル型TFTの作製工程を示す図。10A and 10B illustrate a manufacturing process of an n-channel TFT. CMOS回路を作製する工程を説明する図。8A and 8B illustrate a process for manufacturing a CMOS circuit. CMOS回路を作製する工程を説明する図。8A and 8B illustrate a process for manufacturing a CMOS circuit. NMOS回路の構成を示す図。The figure which shows the structure of an NMOS circuit. シフトレジスタの構成を示す図。FIG. 6 illustrates a structure of a shift register. 液晶表示装置の駆動回路及び画素部の断面構造図。FIG. 6 is a cross-sectional structure diagram of a driver circuit and a pixel portion of a liquid crystal display device. 液晶表示装置の上面図。The top view of a liquid crystal display device. 液晶表示装置の画素の上面図。FIG. 6 is a top view of a pixel of a liquid crystal display device. 液晶表示装置の回路ブロック図。The circuit block diagram of a liquid crystal display device. 液晶表示装置の画素部の上面図および断面構造図。FIG. 6 is a top view and a cross-sectional structure diagram of a pixel portion of a liquid crystal display device. 液晶表示装置の駆動回路及び画素部の断面構造図。FIG. 6 is a cross-sectional structure diagram of a driver circuit and a pixel portion of a liquid crystal display device. 液晶表示装置の駆動回路及び画素部の断面構造図。FIG. 6 is a cross-sectional structure diagram of a driver circuit and a pixel portion of a liquid crystal display device. 曲率を与えた状態を示す図。The figure which shows the state which gave the curvature. 電子機器の一例を示す図。FIG. 14 illustrates an example of an electronic device. 電子機器の一例を示す図。FIG. 14 illustrates an example of an electronic device.

本願発明の実施形態について、以下に説明する。   Embodiments of the present invention will be described below.

まず、第1固定基板101と素子形成基板103とを貼り合わせるが、図1に示したように2通りの貼り合わせ方法がある。 First, the first fixed substrate 101 and the element formation substrate 103 are bonded together, and there are two bonding methods as shown in FIG.

一つ目の方法は、第1固定基板101上に第1接着層102を設けた後、第1固定基板101と素子形成基板103とを貼り合わせる方法である。(図1(A1))なお、貼り合わせ後の状態を図1(B1)に示した。   The first method is a method of bonding the first fixed substrate 101 and the element formation substrate 103 after providing the first adhesive layer 102 on the first fixed substrate 101. (FIG. 1 (A1)) The state after bonding is shown in FIG. 1 (B1).

また、二つ目の方法は、素子形成基板103に第1接着層102を設けた後、第1固定基板101と素子形成基板103とを貼り合わせる方法である。(図1(A2))なお、貼り合わせ後の状態を図1(B2)に示した。   The second method is a method in which after the first adhesive layer 102 is provided on the element formation substrate 103, the first fixed substrate 101 and the element formation substrate 103 are bonded together. (FIG. 1 (A2)) The state after bonding is shown in FIG. 1 (B2).

また、ここでは図示しないが、第1固定基板上に第1接着層を形成した後、その上に有機樹脂層(ポリイミド層、ポリアミド層、ポリイミドアミド層等)を成膜したものを素子形成基板と同等なものとしてもよい。   Although not shown here, an element-forming substrate is formed by forming a first adhesive layer on a first fixed substrate and then forming an organic resin layer (polyimide layer, polyamide layer, polyimide amide layer, etc.) thereon. It may be equivalent to

また、図2(A)に示したように、第1接着層202Bと素子形成基板203の間にa―Si(アモルファスシリコン)層202Aを設ける構成としてもよい。後の工程で、このa―Si層にレーザー光を照射することにより第1固定基板201を剥離させてもよい。第1固定基板201が分離または剥離しやすいようにするため水素を多く含むa―Si層を用いることが好ましい。レーザー光を照射することによりa―Si層に含まれる水素を気化させて第1固定基板を分離または剥離する。   Further, as shown in FIG. 2A, an a-Si (amorphous silicon) layer 202A may be provided between the first adhesive layer 202B and the element formation substrate 203. In a later step, the first fixed substrate 201 may be peeled off by irradiating the a-Si layer with laser light. It is preferable to use an a-Si layer containing a large amount of hydrogen so that the first fixed substrate 201 can be easily separated or separated. By irradiating laser light, hydrogen contained in the a-Si layer is vaporized to separate or peel off the first fixed substrate.

また、図2(B)に示したように、第1接着層205Bと素子形成基板206の間に、素子形成基板206を保護するためのDLC膜(具体的にはダイヤモンドライクカーボン膜)を設けてもよい。なお、第1固定基板204は、図1中に示した第1固定基板101と同一である。   Further, as shown in FIG. 2B, a DLC film (specifically, a diamond-like carbon film) for protecting the element formation substrate 206 is provided between the first adhesive layer 205B and the element formation substrate 206. May be. The first fixed substrate 204 is the same as the first fixed substrate 101 shown in FIG.

この場合、素子形成基板の片面もしくは両面に保護膜としてDLC膜を膜厚2〜50nmでコーティングしたものを用いてもよい。なお、DLC膜の成膜はスパッタ法もしくはECRプラズマCVD法を用いればよい。DLC膜の特徴としては、1550cm-1くらいに非対称のピークを有し、1300cm-1くらいに肩をもつラマンスペクトル分布を有する。また、微小硬度計で測定した時に15〜25GPaの硬度を示すという特徴をもつ。このような炭素膜は、酸素および水の侵入を防ぐとともに樹脂基板の表面を保護する役割を持つ。こうして、外部からの水分や酸素等のによる劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い液晶表示装置が得られる。 In this case, what coated the DLC film with the film thickness of 2-50 nm as a protective film on the single side | surface or both surfaces of an element formation board | substrate may be used. Note that the DLC film may be formed by sputtering or ECR plasma CVD. The characteristics of the DLC film has a peak of asymmetric about 1550 cm -1, a Raman spectrum distribution with a shoulder around 1300 cm -1. Moreover, it has the characteristic of showing a hardness of 15 to 25 GPa when measured with a micro hardness meter. Such a carbon film has a role of preventing the entry of oxygen and water and protecting the surface of the resin substrate. In this way, it is possible to prevent the entry of substances that promote deterioration due to moisture, oxygen, and the like from the outside. Therefore, a highly reliable liquid crystal display device can be obtained.

また、図2(C)に示したように、第1接着層208Cと素子形成基板209の間に、素子形成基板を保護するための第1DLC膜208Aと、第1固定基板207が分離または剥離しやすいようにするための第2DLC膜208Bを設けてもよい。このような第1DLC膜208Aとしては水素を含まない成膜条件で成膜したものを用い、第2DLC膜208Bとしては水素を含む成膜条件で成膜したものを用いればよい。また、第2DLC膜208Bにレーザー光を照射することにより膜中に含まれる水素を気化させて第1固定基板207を分離または剥離させてもよい。   In addition, as shown in FIG. 2C, the first DLC film 208A for protecting the element formation substrate and the first fixed substrate 207 are separated or separated between the first adhesive layer 208C and the element formation substrate 209. A second DLC film 208B may be provided to facilitate the process. As such a first DLC film 208A, a film formed under film formation conditions not containing hydrogen may be used, and as a second DLC film 208B, a film formed under film formation conditions containing hydrogen may be used. Alternatively, the first fixed substrate 207 may be separated or separated by irradiating the second DLC film 208B with laser light to vaporize hydrogen contained in the film.

上記各方法によって得られる貼り合わせ後の状態を図3(A)に示した。ここでは、図1(B1)及び図1(B2)と同一のものを例示する。なお、符号は図1(B1)及び図1(B2)と同じ符号を用いた。   The state after bonding obtained by the above methods is shown in FIG. Here, the same thing as FIG. 1 (B1) and FIG. 1 (B2) is illustrated. Note that the same reference numerals as those in FIGS. 1B1 and 1B2 are used.

次いで、素子形成基板103上に下地絶縁膜を形成した後、その下地絶縁膜上に必要な素子を形成する。ここでは、駆動回路104とTFT素子及び画素電極を有する画素部105を形成した例を示す。(図3(B))   Next, after forming a base insulating film over the element formation substrate 103, necessary elements are formed over the base insulating film. Here, an example in which the pixel portion 105 including the driving circuit 104, the TFT element, and the pixel electrode is formed is shown. (Fig. 3 (B))

次いで、第2固定基板(対向基板)106を第2接着層(シール材)107で貼り合わせる。(図3(C))次ぎに液晶材料108を封止保持する。第2固定基板106としては、樹脂基板を用いればよく、片面もしくは両面に保護膜としてDLC膜を設けたものを用いてもよい。   Next, the second fixed substrate (counter substrate) 106 is bonded with the second adhesive layer (sealing material) 107. (FIG. 3C) Next, the liquid crystal material 108 is sealed and held. As the second fixed substrate 106, a resin substrate may be used, and a substrate provided with a DLC film as a protective film on one side or both sides may be used.

次いで、裏面側からレーザー光を照射して第1接着層102の全部または一部を気化させて第1固定基板101を分離する。(図3(D))従って、第1接着層102はレーザー光によって層内または界面において剥離現象が生じる物質を用いる。また、レーザー光は第1固定基板101を通過して第1接着層で吸収するものを適宜選択する。例えば、第1固定基板として石英基板を用いるのであれば、YAGレーザー(基本波(1064nm)、第2高調波(532nm)、第3高調波(355nm)、第4高調波(266nm)あるいはエキシマレーザー(波長308nm)を用い、線状ビームを形成し、石英基板を通過させればよい。なお、エキシマレーザーはガラス基板を通過しない。従って、第1固定基板としてガラス基板を用いるのであればYAGレーザーの基本波、第2高調波、第3高調波を用いることができ、好ましくは第2高調波(波長532nm)を用いて線状ビームを形成し、ガラス基板を通過させればよい。   Next, the first fixed substrate 101 is separated by irradiating a laser beam from the back side to vaporize all or part of the first adhesive layer 102. Accordingly, the first adhesive layer 102 is made of a substance that causes a peeling phenomenon in the layer or at the interface by the laser light. Further, a laser beam that passes through the first fixed substrate 101 and is absorbed by the first adhesive layer is appropriately selected. For example, if a quartz substrate is used as the first fixed substrate, a YAG laser (fundamental wave (1064 nm), second harmonic (532 nm), third harmonic (355 nm), fourth harmonic (266 nm) or excimer laser is used. (Wavelength 308 nm) may be used to form a linear beam and pass through a quartz substrate.Excimer laser does not pass through a glass substrate, so if a glass substrate is used as the first fixed substrate, a YAG laser is used. The fundamental wave, the second harmonic, and the third harmonic can be used. Preferably, a linear beam is formed using the second harmonic (wavelength of 532 nm) and allowed to pass through the glass substrate.

なお、レーザー照射して第1固定基板を分離する工程は、第2固定基板を貼り合わせた後に行えばよく、液晶の注入、封止の前に行ってもよい。   The step of separating the first fixed substrate by laser irradiation may be performed after the second fixed substrate is bonded, or may be performed before liquid crystal injection and sealing.

そして、最終的には、樹脂基板である素子形成基板と樹脂基板である第2固定基板とで液晶材料が挟まれた液晶表示装置が完成する。   Finally, a liquid crystal display device in which a liquid crystal material is sandwiched between an element formation substrate that is a resin substrate and a second fixed substrate that is a resin substrate is completed.

また、図17に示したように、樹脂基板である素子形成基板103と樹脂基板である第2固定基板106とで素子形成層(液晶材料、画素電極、及びTFT素子を含む)を挟んだ液晶表示装置は、多少の応力が発生しても破損しない柔軟性(フレキシビリティ)を有している。図17(A)は曲率を与えていないときの状態を示し、図17(B)は曲率を与えたときの状態を示す。図17(B)において、素子形成基板には圧縮応力が働き、第2固定基板には引張応力が働くが、素子形成層においては、応力がほとんど働かず、中央部における伸び縮みを±1μm以下とすることができる。なお、曲率半径が10cmまでの曲率を与えても問題ない。   In addition, as shown in FIG. 17, liquid crystal in which an element formation layer (including a liquid crystal material, a pixel electrode, and a TFT element) is sandwiched between an element formation substrate 103 that is a resin substrate and a second fixed substrate 106 that is a resin substrate. The display device has flexibility that does not break even if some stress is generated. FIG. 17A shows a state when no curvature is given, and FIG. 17B shows a state when a curvature is given. In FIG. 17B, compressive stress acts on the element formation substrate and tensile stress acts on the second fixed substrate, but almost no stress acts on the element formation layer, and the expansion and contraction in the central portion is ± 1 μm or less. It can be. It should be noted that there is no problem even if a curvature with a radius of curvature of up to 10 cm is given.

以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。   The present invention having the above-described configuration will be described in more detail with the following examples.

本実施例は、樹脂基板である素子形成基板と樹脂基板である第2固定基板とで液晶材料が挟まれた液晶表示装置の作製方法の一例を図3を用いて示す。なお、ここでは、全ての工程を350℃以下、好ましくは200℃以下で行うこととする。ただし、本発明が本実施例に限定されないことはいうまでもない。   In this embodiment, an example of a method for manufacturing a liquid crystal display device in which a liquid crystal material is sandwiched between an element formation substrate which is a resin substrate and a second fixed substrate which is a resin substrate will be described with reference to FIGS. Here, all the steps are performed at 350 ° C. or lower, preferably 200 ° C. or lower. However, it goes without saying that the present invention is not limited to this embodiment.

まず、第1固定基板101としてガラス基板を用いる。そして、実施の形態に示したいずれかの方法を用いて、第1固定基板101と樹脂基板である素子形成基板103とを第1接着層102で貼り合わせた。(図3(A))   First, a glass substrate is used as the first fixed substrate 101. Then, the first fixed substrate 101 and the element formation substrate 103 which is a resin substrate were bonded to each other with the first adhesive layer 102 using any of the methods described in the embodiment. (Fig. 3 (A))

次いで、素子形成基板103上に下地絶縁膜を形成した後、その下地絶縁膜上に必要な素子を形成する。ここでは、駆動回路104とTFT素子及び画素電極を有する画素部105を形成した例を示す。(図3(B))   Next, after forming a base insulating film over the element formation substrate 103, necessary elements are formed over the base insulating film. Here, an example in which the pixel portion 105 including the driving circuit 104, the TFT element, and the pixel electrode is formed is shown. (Fig. 3 (B))

下地絶縁膜としては、低温で成膜が可能なスパッタ法を用いて、膜組成において酸素元素より窒素元素を多く含む酸化窒化シリコン膜と、膜組成において窒素元素より酸素元素を多く含む酸化窒化シリコン膜を積層形成した。   As the base insulating film, a silicon oxynitride film containing more nitrogen elements than oxygen elements in the film composition and silicon oxynitride containing oxygen elements more than nitrogen elements in the film composition by using a sputtering method that can be formed at a low temperature A film was laminated.

次いで、下地絶縁膜上に半導体層を形成する。半導体層の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム(SiXGe1-X(0<X<1))合金などで形成すると良い。本実施例では、低温で成膜が可能なスパッタ法を用いて非晶質シリコン膜を形成し、レーザー結晶化法により結晶質シリコン膜を形成した。レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやYAGレーザー、YVO4レーザーを用いることができる。 Next, a semiconductor layer is formed over the base insulating film. The material of the semiconductor layer is not limited, but it is preferably formed of silicon or silicon germanium (Si x Ge 1-x (0 <X <1)) alloy. In this embodiment, an amorphous silicon film is formed by a sputtering method that can be formed at a low temperature, and a crystalline silicon film is formed by a laser crystallization method. When a crystalline semiconductor film is formed by a laser crystallization method, a pulse oscillation type or continuous emission type excimer laser, YAG laser, or YVO 4 laser can be used.

次いで、半導体層を覆うゲート絶縁膜を形成する。本実施例では、低温で成膜が可能なスパッタ法を用いて酸化シリコン膜を形成した。   Next, a gate insulating film covering the semiconductor layer is formed. In this embodiment, the silicon oxide film is formed by a sputtering method that can be formed at a low temperature.

次いで、ゲート絶縁膜上に導電層を形成する。導電層は、導電膜を公知の手段(熱CVD法、プラズマCVD法、減圧熱CVD法、蒸着法、またはスパッタ法等)により成膜した後、マスクを用いて所望の形状にパターニングして形成する。 Next, a conductive layer is formed over the gate insulating film. The conductive layer is formed by forming a conductive film by a known means (thermal CVD method, plasma CVD method, reduced pressure thermal CVD method, vapor deposition method, sputtering method, etc.) and then patterning it into a desired shape using a mask. To do.

次いで、イオン注入法またはイオンドーピング法を用い、半導体層にn型を付与する不純物元素またはp型を付与する不純物元素を適宜、添加してLDD領域やソース領域やドレイン領域を形成する不純物領域を形成する。   Next, an impurity region for forming an LDD region, a source region, or a drain region is formed by appropriately adding an impurity element imparting n-type conductivity or an impurity element imparting p-type conductivity to the semiconductor layer by an ion implantation method or an ion doping method. Form.

その後、スパッタ法により作製される窒化シリコン膜、窒化酸化シリコン膜、または酸化シリコン膜により層間絶縁膜を形成する。また、添加された不純物元素は活性化処理を行う。ここでは、レーザー光の照射を行った。レーザー光の照射に代えて、350℃以下の加熱処理で活性化を行ってもよい。   After that, an interlayer insulating film is formed using a silicon nitride film, a silicon nitride oxide film, or a silicon oxide film manufactured by a sputtering method. The added impurity element is activated. Here, laser light irradiation was performed. Instead of laser light irradiation, activation may be performed by heat treatment at 350 ° C. or lower.

次いで、公知の技術を用いてソース領域またはドレイン領域に達するコンタクトホールを形成した後、ソース電極またはドレイン電極を形成しTFTを得る。   Next, a contact hole reaching the source region or the drain region is formed using a known technique, and then a source electrode or a drain electrode is formed to obtain a TFT.

次いで、公知の技術を用いて水素化処理を行い、全体を水素化してnチャネル型TFTまたはpチャネル型TFTが完成する。本実施例では比較的低温で行うことが可能な水素プラズマを用いて水素化処理を行った。   Next, hydrogenation is performed using a known technique, and the whole is hydrogenated to complete an n-channel TFT or a p-channel TFT. In this embodiment, the hydrogenation treatment was performed using hydrogen plasma that can be performed at a relatively low temperature.

次いで、スパッタ法により作製される窒化シリコン膜、窒化酸化シリコン膜、または酸化シリコン膜により層間絶縁膜を形成する。次いで、公知の技術を用いて画素部のドレイン電極に達するコンタクトホールを形成した後、ITO、SnO2等の透明導電膜からなる画素電極を形成する。本実施例では一例として透過型の液晶表示装置の例を示したが特に限定されない。例えば、画素電極の材料として反射性を有する金属材料を用い、画素電極のパターニングの変更、または幾つかの工程の追加/削除を適宜行えば反射型の液晶表示装置を作製することが可能である。 Next, an interlayer insulating film is formed using a silicon nitride film, a silicon nitride oxide film, or a silicon oxide film manufactured by a sputtering method. Next, after forming a contact hole reaching the drain electrode of the pixel portion using a known technique, a pixel electrode made of a transparent conductive film such as ITO or SnO 2 is formed. In this embodiment, an example of a transmissive liquid crystal display device is shown as an example, but the embodiment is not particularly limited. For example, it is possible to manufacture a reflective liquid crystal display device by using a reflective metal material as the pixel electrode material and appropriately changing the patterning of the pixel electrode or adding / deleting some processes as appropriate. .

次いで、画素部及び駆動回路に含まれる素子を全て絶縁膜(配向膜等)で覆う。   Next, all elements included in the pixel portion and the driver circuit are covered with an insulating film (alignment film or the like).

次いで、素子形成基板に形成された素子を全て覆う絶縁膜と第2固定基板106とを第2接着層(シール材)107で貼り合わせる。この後、液晶材料を注入して封止する。(図3(C))第2固定基板106としては、樹脂基板を用いればよく、片面もしくは両面に保護膜としてDLC膜を設けたものを用い、対向電極と、液晶を配向させるための配向膜を備えている。   Next, the insulating film that covers all the elements formed on the element formation substrate and the second fixed substrate 106 are bonded together by the second adhesive layer (sealing material) 107. Thereafter, a liquid crystal material is injected and sealed. (FIG. 3C) As the second fixed substrate 106, a resin substrate may be used. A substrate provided with a DLC film as a protective film on one side or both sides is used, and a counter electrode and an alignment film for aligning liquid crystals are used. It has.

次いで、裏面側からレーザー光を照射して第1接着層102の全部または一部を気化させて第1固定基板101を分離する。(図3(D))本実施例では、第1固定基板としてガラス基板を用いるため、YAGレーザーの基本波、第2高調波、第3高調波を用いる。ここでは第2高調波(波長532nm)を用いて線状ビームを形成し、第1固定基板101であるガラス基板を通過させて第1接着層を照射した。   Next, the first fixed substrate 101 is separated by irradiating a laser beam from the back side to vaporize all or part of the first adhesive layer 102. (FIG. 3D) In this embodiment, since a glass substrate is used as the first fixed substrate, the fundamental wave, the second harmonic wave, and the third harmonic wave of the YAG laser are used. Here, a linear beam was formed using the second harmonic (wavelength 532 nm), and the first adhesive layer was irradiated through the glass substrate which is the first fixed substrate 101.

そして、最終的には、樹脂基板である素子形成基板と樹脂基板である第2固定基板とで液晶材料を保持した液晶表示装置が完成した。スパッタ法を用いて各膜(絶縁膜、半導体膜、導電膜等)を形成し、全てのプロセスを350℃以下、好ましくは200℃以下で行うことができる。   Finally, a liquid crystal display device in which a liquid crystal material is held by an element formation substrate that is a resin substrate and a second fixed substrate that is a resin substrate is completed. Each film (insulating film, semiconductor film, conductive film, etc.) is formed by sputtering, and all processes can be performed at 350 ° C. or lower, preferably 200 ° C. or lower.

本実施例は、pチャネル型TFTを作製する例であり、図4を用いて説明する。   This embodiment is an example of manufacturing a p-channel TFT and will be described with reference to FIGS.

まず、第1固定基板401と第1接着層402(分離層)で貼りつけた素子形成基板403上に下地絶縁膜404を形成する。下地絶縁膜404としては、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜(SiOx Ny )、またはこれらの積層膜等を100〜500nmの膜厚範囲で用いることができ、形成手段としては熱CVD法、プラズマCVD法、蒸着法、スパッタ法、減圧熱CVD法等の形成方法を用いることができる。   First, the base insulating film 404 is formed over the element formation substrate 403 bonded with the first fixed substrate 401 and the first adhesive layer 402 (separation layer). As the base insulating film 404, a silicon oxide film, a silicon nitride film, a silicon nitride oxide film (SiOx Ny), or a laminated film of these can be used in a film thickness range of 100 to 500 nm. A forming method such as a plasma CVD method, a vapor deposition method, a sputtering method, or a low pressure thermal CVD method can be used.

本実施例では、低温で成膜が可能なスパッタ法を用いて、膜組成において酸素元素より窒素元素を多く含む酸化窒化シリコン膜と、膜組成において窒素元素より酸素元素を多く含む酸化窒化シリコン膜を積層形成した。   In this embodiment, a silicon oxynitride film containing a nitrogen element more than an oxygen element in a film composition and a silicon oxynitride film containing an oxygen element more than a nitrogen element in a film composition by using a sputtering method capable of film formation at a low temperature Were laminated.

なお、第1固定基板401と第1接着層402(分離層)で貼りつけた素子形成基板403は上記実施形態で示した方法により作製されるいずれのものも適用可能である。   Note that any of the element formation substrates 403 attached by the first fixed substrate 401 and the first adhesive layer 402 (separation layer) manufactured by the method described in the above embodiment can be applied.

次いで、下地絶縁膜上に半導体層405を形成する。半導体層405は、非晶質構造を有する半導体膜を公知の手段(熱CVD法、プラズマCVD法、減圧熱CVD法、蒸着法、またはスパッタ法等)により成膜した後、公知の結晶化処理(レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等)を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層405の厚さは20〜100nm(好ましくは30〜60nm)の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム(SiXGe1-X(0<X<1))合金などで形成すると良い。本実施例では、低温で成膜が可能なスパッタ法を用いて非晶質シリコン膜を形成し、レーザー結晶化法により結晶質シリコン膜を形成した。レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやYAGレーザー、YVO4レーザーを用いることができる。 Next, a semiconductor layer 405 is formed over the base insulating film. The semiconductor layer 405 is formed by forming a semiconductor film having an amorphous structure by a known means (thermal CVD method, plasma CVD method, reduced pressure thermal CVD method, vapor deposition method, sputtering method, or the like), and then known crystallization treatment. A crystalline semiconductor film obtained by performing (a laser crystallization method, a thermal crystallization method, or a thermal crystallization method using a catalyst such as nickel) is formed by patterning into a desired shape. The thickness of the semiconductor layer 405 is 20 to 100 nm (preferably 30 to 60 nm). There is no limitation on the material of the crystalline semiconductor film, but it is preferably formed of silicon or a silicon germanium (Si X Ge 1-X (0 <X <1)) alloy. In this embodiment, an amorphous silicon film is formed by a sputtering method that can be formed at a low temperature, and a crystalline silicon film is formed by a laser crystallization method. When a crystalline semiconductor film is formed by a laser crystallization method, a pulse oscillation type or continuous emission type excimer laser, YAG laser, or YVO 4 laser can be used.

また、半導体層405を形成した後、TFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを行ってもよい。   Further, after the semiconductor layer 405 is formed, a small amount of impurity element (boron or phosphorus) may be doped in order to control the threshold value of the TFT.

次いで、半導体層405を覆うゲート絶縁膜406を形成する。ゲート絶縁膜406はプラズマCVD法またはスパッタ法を用い、厚さを40〜150nmとしてシリコンを含む絶縁膜で形成する。本実施例では、低温で成膜が可能なスパッタ法を用いて酸化シリコン膜を形成した。(図4(A))   Next, a gate insulating film 406 that covers the semiconductor layer 405 is formed. The gate insulating film 406 is formed of an insulating film containing silicon with a thickness of 40 to 150 nm by a plasma CVD method or a sputtering method. In this embodiment, the silicon oxide film is formed by a sputtering method that can be formed at a low temperature. (Fig. 4 (A))

次いで、ゲート絶縁膜406上に導電層408を形成する。導電層408は、導電膜を公知の手段(熱CVD法、プラズマCVD法、減圧熱CVD法、蒸着法、またはスパッタ法等)により成膜した後、マスク407を用いて所望の形状にパターニングして形成する。導電層408の材料としては、Ta、W、Ti、Mo、Al、Cu、Cr、Ndから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また、AgPdCu合金を用いてもよい。本実施例では、低温で成膜が可能なスパッタ法を用いてW膜を成膜し、パターニングした。導電層408の端部はテーパー状に形成する。エッチング条件は適宣決定すれば良いが、例えば、Wの場合にはCF4とCl2の混合ガスを用い、基板を負にバイアスすることにより良好にエッチングすることができる。 Next, a conductive layer 408 is formed over the gate insulating film 406. The conductive layer 408 is formed by forming a conductive film by a known means (thermal CVD method, plasma CVD method, reduced pressure thermal CVD method, vapor deposition method, sputtering method, or the like), and then patterning the conductive film into a desired shape using a mask 407. Form. As a material of the conductive layer 408, an element selected from Ta, W, Ti, Mo, Al, Cu, Cr, and Nd, or an alloy material or a compound material containing the element as a main component may be used. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus may be used. Further, an AgPdCu alloy may be used. In this embodiment, a W film is formed by patterning using a sputtering method that can be formed at a low temperature and patterned. The end portion of the conductive layer 408 is formed in a tapered shape. For example, in the case of W, a mixed gas of CF 4 and Cl 2 is used, and the substrate can be etched favorably by negatively biasing the substrate.

次いで、図4(B)に示すように、自己整合的にソース及びドレイン領域を形成する不純物領域(p+領域)409を形成する。この不純物領域(p+領域)
409はイオンドープ法により形成し、ボロンに代表される周期律表第13族の元素をドーピングする。不純物領域(p+領域)409の不純物濃度は、1×1020〜2×1021/cm3の範囲となるようにする。
Next, as shown in FIG. 4B, impurity regions (p + regions) 409 that form source and drain regions in a self-aligning manner are formed. This impurity region (p + region)
409 is formed by ion doping and is doped with an element belonging to Group 13 of the periodic table represented by boron. The impurity concentration of the impurity region (p + region) 409 is set to be in the range of 1 × 10 20 to 2 × 10 21 / cm 3 .

次に、図4(C)に示すように導電層408の端部が後退するようにエッチングして導電層410を形成する。本実施例の構造ではこれをゲート電極とする。
ゲート電極の形成には2回のエッチング工程を用いるが、そのエッチング条件は適宣決定されるものである。例えば、Wの場合にはCF4とCl2の混合ガスを用い、基板を負にバイアスすることにより良好に端部がテーパー形状に加工することができる。また、CF4とCl2に酸素を混合させることにより、下地と選択性良く、Wの異方性エッチングエッチングをすることができる。
Next, as illustrated in FIG. 4C, the conductive layer 410 is formed by etching so that the end portion of the conductive layer 408 recedes. In the structure of this embodiment, this is used as a gate electrode.
The formation of the gate electrode uses two etching steps, and the etching conditions are appropriately determined. For example, in the case of W, a mixed gas of CF 4 and Cl 2 is used, and the end can be satisfactorily processed into a tapered shape by negatively biasing the substrate. Further, by mixing oxygen with CF 4 and Cl 2 , anisotropic etching of W can be performed with good selectivity from the base.

その後、図4(D)に示すように、導電層410をマスクとしてp型の不純物(アクセプタ)をドーピングし、自己整合的に不純物領域(p−領域)411を形成する。不純物領域(p−領域)411の不純物濃度は、1×1017〜2×1019/cm3の範囲となるようにする。 Thereafter, as shown in FIG. 4D, a p-type impurity (acceptor) is doped using the conductive layer 410 as a mask to form an impurity region (p− region) 411 in a self-aligning manner. The impurity concentration of the impurity region (p− region) 411 is set to be in the range of 1 × 10 17 to 2 × 10 19 / cm 3 .

その後、スパッタ法またはプラズマCVD法により作製される窒化シリコン膜、窒化酸化シリコン膜により層間絶縁膜413を形成する。また、添加された不純物元素は活性化のために350〜500℃の加熱処理またはレーザー光の照射を行う。さらに、公知の技術を用いて不純物領域(p+領域)に達するコンタクトホールを形成した後、ソース電極またはドレイン電極414を形成しTFTを得る。   After that, an interlayer insulating film 413 is formed using a silicon nitride film or a silicon nitride oxide film manufactured by a sputtering method or a plasma CVD method. The added impurity element is subjected to heat treatment at 350 to 500 ° C. or laser light irradiation for activation. Further, after forming a contact hole reaching the impurity region (p + region) using a known technique, a source electrode or a drain electrode 414 is formed to obtain a TFT.

最後に公知の技術を用いて水素化処理を行い、全体を水素化してpチャネル型TFTが完成する。(図4(E))本実施例では比較的低温で行うことが可能な水素プラズマを用いて水素化処理を行った。   Finally, hydrogenation is performed using a known technique, and the whole is hydrogenated to complete a p-channel TFT. (FIG. 4E) In this example, hydrogenation treatment was performed using hydrogen plasma that can be performed at a relatively low temperature.

半導体層にはチャネル形成領域412、不純物領域(p−領域)で形成されるLDD(Lightly Doped Drain)領域411、不純物領域(p+領域)で形成されるソースまたはドレイン領域409が形成されている。ここでは、pチャネル型TFTをLDD構造で示したが、勿論シングルドレインや、或いはLDDがゲート電極とオーバーラップした構造で作製することもできる。本実施例で示すpチャネル型TFTを用いて基本論理回路を構成したり、さらに複雑なロジック回路(信号分割回路、D/Aコンバータ、オペアンプ、γ補正回路など)をも構成することができ、さらにはメモリやマイクロプロセッサをも形成しうる。例えば、液晶表示装置の駆動回路を全てpチャネル型TFTで構成することも可能である。   In the semiconductor layer, a channel formation region 412, an LDD (Lightly Doped Drain) region 411 formed by an impurity region (p− region), and a source or drain region 409 formed by an impurity region (p + region) are formed. Here, the p-channel TFT is shown with the LDD structure, but it is of course possible to manufacture it with a single drain or a structure in which the LDD overlaps with the gate electrode. A basic logic circuit can be configured by using the p-channel TFT shown in this embodiment, and more complicated logic circuits (signal division circuit, D / A converter, operational amplifier, γ correction circuit, etc.) can be configured. Furthermore, a memory or a microprocessor can be formed. For example, the drive circuit of the liquid crystal display device can be entirely composed of p-channel TFTs.

また、本実施例は実施例1と組み合わせることが可能である。   This embodiment can be combined with the first embodiment.

本実施例は、nチャネル型TFTを作製する例であり、図5を用いて説明する。なお、図4(A)と図5(A)は同一であるため、同じ符号を用い、ここでは作製工程の説明を省略する。   This embodiment is an example of manufacturing an n-channel TFT and will be described with reference to FIGS. 4A and 5A are the same, the same reference numerals are used, and description of manufacturing steps is omitted here.

実施例2に従って図5(A)の状態を得た後、光露光プロセスによりレジストによるマスク415を形成し、半導体膜405にイオン注入またはイオンドープ法によりn型の不純物(ドナー)をドーピングする。(図5(B))作製される不純物領域(n−領域)416において、ドーピングされる濃度は1×1017〜2×1019/cm3の範囲となるようにする。 After obtaining the state of FIG. 5A according to Embodiment 2, a resist mask 415 is formed by a light exposure process, and the semiconductor film 405 is doped with an n-type impurity (donor) by ion implantation or ion doping. (FIG. 5 (B)) In the impurity region (n−region) 416 to be manufactured, the doping concentration is in the range of 1 × 10 17 to 2 × 10 19 / cm 3 .

次いで、絶縁膜406上には、タンタル、タングステン、チタン、アルミニウム、モリブデンから選ばれた一種または複数種の元素を成分とする導電性材料でゲート電極417を形成する。(図5(C))ゲート電極417の一部は不純物領域(n−領域)416とゲート絶縁膜を介して一部が重なるように形成する。   Next, a gate electrode 417 is formed over the insulating film 406 using a conductive material containing one or more elements selected from tantalum, tungsten, titanium, aluminum, and molybdenum as components. (FIG. 5C) A part of the gate electrode 417 is formed so as to partially overlap with the impurity region (n− region) 416 with the gate insulating film interposed therebetween.

その後、図5(D)に示すように、ゲート電極417をマスクとしてn型の不純物(ドナー)をドーピングし、自己整合的に不純物領域(n+領域)418を形成する。不純物領域(n+領域)418の不純物濃度は、1×1017〜2×1019/cm3の範囲となるようにする。 After that, as shown in FIG. 5D, an n-type impurity (donor) is doped using the gate electrode 417 as a mask to form an impurity region (n + region) 418 in a self-aligning manner. The impurity concentration of the impurity region (n + region) 418 is set to be in the range of 1 × 10 17 to 2 × 10 19 / cm 3 .

その後、プラズマCVD法により作製される窒化シリコン膜、窒化酸化シリコン膜により層間絶縁膜419を形成する。また、添加された不純物元素は活性化のために350〜500℃の加熱処理またはレーザー光の照射を行う。さらに、公知の技術を用いて不純物領域(n+領域)に達するコンタクトホールを形成した後、ソース電極またはドレイン電極420を形成しTFTを得る。   After that, an interlayer insulating film 419 is formed using a silicon nitride film or a silicon nitride oxide film manufactured by a plasma CVD method. The added impurity element is subjected to heat treatment at 350 to 500 ° C. or laser light irradiation for activation. Further, a contact hole reaching the impurity region (n + region) is formed using a known technique, and then a source or drain electrode 420 is formed to obtain a TFT.

最後に公知の技術を用いて水素化処理を行い、全体を水素化してnチャネル型TFTが完成する。(図5(E))本実施例では比較的低温で行うことが可能な水素プラズマを用いて水素化処理を行った。   Finally, hydrogenation is performed using a known technique, and the whole is hydrogenated to complete an n-channel TFT. (FIG. 5E) In this example, hydrogenation treatment was performed using hydrogen plasma that can be performed at a relatively low temperature.

半導体層にはチャネル形成領域419、不純物領域(n−領域)で形成されるLDD(Lightly Doped Drain)領域416、不純物領域(n+領域)で形成されるソースまたはドレイン領域418が形成されている。また、LDD領域416はゲート電極417とオーバーラップして形成され、ドレイン端における電界の集中を緩和して、ホットキャリアによる劣化を防いでいる。勿論シングルドレインや、LDD構造でnチャネル型TFTを作製することもできる。本実施例で示すnチャネル型TFTを用いて基本論理回路を構成したり、さらに複雑なロジック回路(信号分割回路、D/Aコンバータ、オペアンプ、γ補正回路など)をも構成することができ、さらにはメモリやマイクロプロセッサをも形成しうる。
例えば、液晶表示装置の駆動回路を全てnチャネル型TFTで構成することも可能である。
In the semiconductor layer, a channel formation region 419, an LDD (Lightly Doped Drain) region 416 formed by an impurity region (n− region), and a source or drain region 418 formed by an impurity region (n + region) are formed. Further, the LDD region 416 is formed so as to overlap with the gate electrode 417, and the concentration of the electric field at the drain end is relaxed to prevent deterioration due to hot carriers. Of course, an n-channel TFT with a single drain or LDD structure can also be manufactured. A basic logic circuit can be configured using the n-channel TFT shown in this embodiment, and more complicated logic circuits (signal division circuit, D / A converter, operational amplifier, γ correction circuit, etc.) can be configured. Furthermore, a memory or a microprocessor can be formed.
For example, the driving circuit of the liquid crystal display device can be entirely composed of n-channel TFTs.

また、本実施例は実施例1と組み合わせることが可能である。   This embodiment can be combined with the first embodiment.

本実施例は、nチャネル型TFTとpチャネル型TFTとを相補的に組み合わせたCMOS回路を作製する例であり、図6、図7を用いて説明する。   This embodiment is an example of manufacturing a CMOS circuit in which an n-channel TFT and a p-channel TFT are complementarily combined, and will be described with reference to FIGS.

実施例2に従って、第1固定基板と第1接着層(分離層)で貼りつけた素子形成基板上に下地絶縁膜を形成した後、半導体層501、502を形成する。(図6(A))   In accordance with the second embodiment, a base insulating film is formed on the element formation substrate bonded with the first fixed substrate and the first adhesive layer (separation layer), and then the semiconductor layers 501 and 502 are formed. (Fig. 6 (A))

次いで、スパッタ法によりゲート絶縁膜503と第1導電膜504と第2導電膜505を形成する。(図6(B))本実施例では、第1導電膜504を窒化タンタルまたはチタンで50〜100nmの厚さに形成し、第2導電膜505をタングステンで100〜300nmの厚さに形成する。   Next, a gate insulating film 503, a first conductive film 504, and a second conductive film 505 are formed by sputtering. (FIG. 6B) In this embodiment, the first conductive film 504 is formed of tantalum nitride or titanium to a thickness of 50 to 100 nm, and the second conductive film 505 is formed of tungsten to a thickness of 100 to 300 nm. .

次に図6(C)に示すように、レジストによるマスク506を形成し、ゲート電極を形成するための第1のエッチング処理を行う。エッチング方法に限定はないが、好適にはICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用いる。エッチング用ガスにCF4とCl2を混合し、0.5〜2Pa、好ましくは1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して行う。基板側(試料ステージ)にも100WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。CF4とCl2を混合した場合にはタングステン膜、窒化タンタル膜及びチタン膜の場合でも、それぞれ同程度の速度でエッチングすることができる。 Next, as shown in FIG. 6C, a resist mask 506 is formed, and a first etching process for forming a gate electrode is performed. Although there is no limitation on the etching method, an ICP (Inductively Coupled Plasma) etching method is preferably used. CF 4 and Cl 2 are mixed in an etching gas, and 500 W of RF (13.56 MHz) power is applied to a coil-type electrode at a pressure of 0.5 to 2 Pa, preferably 1 Pa, to generate plasma. 100 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. When CF 4 and Cl 2 are mixed, etching can be performed at a similar rate even in the case of a tungsten film, a tantalum nitride film, and a titanium film.

上記エッチング条件では、レジストによるマスクの形状と、基板側に印加するバイアス電圧の効果により端部をテーパー形状とすることができる。テーパー部の角度は15〜45°となるようにする。また、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させると良い。W膜に対する酸化窒化シリコン膜の選択比は2〜4(代表的には3)であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は20〜50nm程度エッチングされる。こうして、第1のエッチング処理により第1導電膜と第2導電膜から成る第1形状の導電層507、508(第1の導電層507a、508aと第2導電層507b、508b)を形成する。509はゲート絶縁膜であり、第1の形状の導電層で覆われない領域は20〜50nm程度エッチングされ薄くなる。 Under the above etching conditions, the end portion can be tapered by the shape of the resist mask and the effect of the bias voltage applied to the substrate side. The angle of the tapered portion is set to 15 to 45 °. In order to etch without leaving a residue on the gate insulating film, it is preferable to increase the etching time at a rate of about 10 to 20%. Since the selection ratio of the silicon oxynitride film to the W film is 2 to 4 (typically 3), the surface where the silicon oxynitride film is exposed is etched by about 20 to 50 nm by the over-etching process. Thus, first-shaped conductive layers 507 and 508 (first conductive layers 507a and 508a and second conductive layers 507b and 508b) made of the first conductive film and the second conductive film are formed by the first etching process. Reference numeral 509 denotes a gate insulating film, and a region not covered with the first shape conductive layer is etched and thinned by about 20 to 50 nm.

次いで、レジストマスクをそのままの状態としたまま、図6(D)に示すように第2のエッチング処理を行う。エッチングはICPエッチング法を用い、エッチングガスにCF4とCl2とO2を混合して、1Paの圧力でコイル型の電極に500WのRF電力(13.56MHz)を供給してプラズマを生成する。基板側(試料ステージ)には50WのRF(13.56MHz)電力を投入し、第1のエッチング処理に比べ低い自己バイアス電圧を印加する。このような条件によりタングステン膜を異方性エッチングし、第1の導電層である窒化タンタル膜またはチタン膜を残存させるようにする。こうして、第2形状の導電層509、510(第1の導電膜509a、510aと第2の導電膜509b、510b)を形成する。511はゲート絶縁膜であり、第2の形状の導電層509、510で覆われない領域は除去された。なお、ここでは除去した例を示したが絶縁膜を薄く残してもよい。 Next, a second etching process is performed as shown in FIG. 6D while the resist mask is left as it is. The etching uses an ICP etching method, and CF 4 , Cl 2, and O 2 are mixed in an etching gas, and plasma is generated by supplying 500 W of RF power (13.56 MHz) to a coil-type electrode at a pressure of 1 Pa. . 50 W RF (13.56 MHz) power is applied to the substrate side (sample stage), and a lower self-bias voltage is applied than in the first etching process. Under such conditions, the tungsten film is anisotropically etched to leave the tantalum nitride film or titanium film as the first conductive layer. Thus, second shape conductive layers 509 and 510 (first conductive films 509a and 510a and second conductive films 509b and 510b) are formed. Reference numeral 511 denotes a gate insulating film, and regions not covered with the second shape conductive layers 509 and 510 are removed. Although the removed example is shown here, the insulating film may be left thin.

そして、第1のドーピング処理を行いn型の不純物(ドナー)をドーピングする。(図7(A))その方法はイオンドープ法若しくはイオン注入法で行う。n型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(As)を用いる。この場合、第2形状の導電層509b、510bはドーピングする元素に対してマスクとなり、加速電圧を適宣調節(例えば、70〜120keV)して、ゲート絶縁膜511及び第2の導電膜509a、510aのテーパ部を通過した不純物元素により不純物領域(n−領域)512を形成する。例えば、不純物領域(n−領域)におけるリン(P)濃度は1×1017〜1×1019/cm3の範囲となるようにする。 Then, a first doping process is performed to dope n-type impurities (donors). (FIG. 7A) The method is performed by ion doping or ion implantation. As the impurity element imparting n-type, an element belonging to Group 15, typically phosphorus (P) or arsenic (As) is used. In this case, the second shape conductive layers 509b and 510b serve as a mask with respect to an element to be doped, and an acceleration voltage is appropriately adjusted (for example, 70 to 120 keV), so that the gate insulating film 511 and the second conductive film 509a, An impurity region (n− region) 512 is formed by the impurity element that has passed through the taper portion 510a. For example, the phosphorus (P) concentration in the impurity region (n− region) is set in the range of 1 × 10 17 to 1 × 10 19 / cm 3 .

次いで、マスクを除去した後、マスク513を形成して図7(B)に示すように第2のドーピング処理を行う。第1のドーピング処理よりもドーズ量を上げ低加速電圧の条件でn型の不純物(ドナー)をドーピングする。例えば、加速電圧を20〜60keVとし、1×1013〜5×1014/cm2のドーズ量で行い、不純物領域(n+領域)514を形成する。例えば、不純物領域(n+領域)におけるリン(P)濃度は1×1020〜1×1021/cm3の範囲となるようにする。 Next, after removing the mask, a mask 513 is formed, and a second doping process is performed as shown in FIG. The n-type impurity (donor) is doped under the condition of a higher acceleration voltage and lower acceleration voltage than in the first doping process. For example, the acceleration voltage is set to 20 to 60 keV, and the impurity region (n + region) 514 is formed by performing a dose of 1 × 10 13 to 5 × 10 14 / cm 2 . For example, the phosphorus (P) concentration in the impurity region (n + region) is set in the range of 1 × 10 20 to 1 × 10 21 / cm 3 .

そして、レジストを除去した後、図7(C)に示すように、レジストによるマスク515を形成し、pチャネル型TFTを形成する島状半導体層501にp型の不純物(アクセプタ)をドーピングする。典型的にはボロン(B)を用いる。
不純物領域(p+領域)516、517の不純物濃度は2×1020〜2×1021/cm3となるようにし、含有するリン濃度の1.5〜3倍のボロンを添加して導電型を反転させる。
Then, after removing the resist, as shown in FIG. 7C, a resist mask 515 is formed, and a p-type impurity (acceptor) is doped into the island-shaped semiconductor layer 501 forming the p-channel TFT. Typically, boron (B) is used.
Impurity regions (p + regions) 516 and 517 have an impurity concentration of 2 × 10 20 to 2 × 10 21 / cm 3, and boron is added in an amount of 1.5 to 3 times the concentration of phosphorus contained to increase the conductivity type. Invert.

以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。第2形状の導電層509、510はゲート電極となる。その後、図7(D)に示すように、窒化シリコン膜または酸化窒化シリコン膜から成る保護絶縁膜518をプラズマCVD法で形成する。そして導電型の制御を目的としてそれぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。 Through the above steps, impurity regions are formed in each island-like semiconductor layer. The second shape conductive layers 509 and 510 serve as gate electrodes. After that, as shown in FIG. 7D, a protective insulating film 518 made of a silicon nitride film or a silicon oxynitride film is formed by a plasma CVD method. Then, a process of activating the impurity element added to each island-like semiconductor layer is performed for the purpose of controlling the conductivity type.

さらに、窒化シリコン膜519を形成し、水素化処理を行う。本実施例では比較的低温で行うことが可能な水素プラズマを用いて水素化処理を行った。 Further, a silicon nitride film 519 is formed and hydrogenation is performed. In this embodiment, the hydrogenation treatment was performed using hydrogen plasma that can be performed at a relatively low temperature.

層間絶縁膜520は、ポリイミド、アクリルなどの有機絶縁物材料で形成する。勿論、プラズマCVD法でTEOS(Tetraethyl Ortho silicate)を用いて形成される酸化シリコン膜を適用しても良いが、平坦性を高める観点からは前記有機物材料を用いることが望ましい。   The interlayer insulating film 520 is formed of an organic insulating material such as polyimide or acrylic. Of course, a silicon oxide film formed using TEOS (Tetraethyl Ortho silicate) by a plasma CVD method may be applied, but from the viewpoint of improving flatness, it is desirable to use the organic material.

次いで、コンタクトホールを形成し、アルミニウム(Al)、チタン(Ti)
、タンタル(Ta)などを用いて、ソース配線またはドレイン配線521〜523を形成する。
Next, contact holes are formed, aluminum (Al), titanium (Ti)
Source wirings or drain wirings 521 to 523 are formed using tantalum (Ta) or the like.

以上の工程で、nチャネル型TFTとpチャネル型TFTとを相補的に組み合わせたCMOS回路を得ることができる。   Through the above steps, a CMOS circuit in which an n-channel TFT and a p-channel TFT are combined in a complementary manner can be obtained.

pチャネル型TFTにはチャネル形成領域524、ソース領域またはドレイン領域として機能する不純物領域516、517を有している。   The p-channel TFT has a channel formation region 524 and impurity regions 516 and 517 functioning as a source region or a drain region.

nチャネル型TFTにはチャネル形成領域525、ゲート電極510と重なる不純物領域512a(Gate Overlapped Drain:GOLD領域)、ゲート電極の外側に形成される不純物領域512b(LDD領域)とソース領域またはドレイン領域として機能する不純物領域514を有している。   The n-channel TFT includes a channel formation region 525, an impurity region 512a (Gate Overlapped Drain) that overlaps with the gate electrode 510, an impurity region 512b (LDD region) formed outside the gate electrode, and a source region or a drain region. A functioning impurity region 514 is provided.

このようなCMOS回路は、アクティブマトリクス型の液晶表示装置の駆動回路を形成することを可能とする。それ以外にも、このようなnチャネル型TFTまたはpチャネル型TFTは、画素部を形成するトランジスタに応用することができる。   Such a CMOS circuit makes it possible to form a drive circuit for an active matrix liquid crystal display device. In addition, such an n-channel TFT or a p-channel TFT can be applied to a transistor forming the pixel portion.

このようなCMOS回路を組み合わせることで基本論理回路を構成したり、さらに複雑なロジック回路(信号分割回路、D/Aコンバータ、オペアンプ、γ補正回路など)をも構成することができ、さらにはメモリやマイクロプロセッサをも形成することが可能である。   By combining such CMOS circuits, basic logic circuits can be configured, and more complex logic circuits (signal division circuits, D / A converters, operational amplifiers, γ correction circuits, etc.) can be configured, and memory It is also possible to form a microprocessor.

また、本実施例は実施例1と組み合わせることが可能である。   This embodiment can be combined with the first embodiment.

実施例3に示すnチャネル型TFTは、チャネル形成領域となる半導体に周期表の15族に属する元素(好ましくはリン)もしくは周期表の13族に属する元素(好ましくはボロン)を添加することによりエンハンスメント型とデプレッション型とを作り分けることができる。   The n-channel TFT shown in Example 3 is obtained by adding an element belonging to Group 15 of the periodic table (preferably phosphorus) or an element belonging to Group 13 of the periodic table (preferably boron) to a semiconductor serving as a channel formation region. The enhancement type and the depression type can be created separately.

また、nチャネル型TFTを組み合わせてNMOS回路を形成する場合、エンハンスメント型TFT同士で形成する場合(以下、EEMOS回路という)と、エンハンスメント型とデプレッション型とを組み合わせて形成する場合(以下、EDMOS回路という)がある。   When an NMOS circuit is formed by combining n-channel TFTs, an enhancement type TFT is formed (hereinafter referred to as an EEMOS circuit), or an enhancement type and a depression type are combined (hereinafter referred to as an EDMOS circuit). Called).

ここでEEMOS回路の例を図8(A)に、EDMOS回路の例を図8(B)に示す。図8(A)において、31、32はどちらもエンハンスメント型のnチャネル型TFT(以下、E型NTFTという)である。また、図8(B)において、33はE型NTFT、34はデプレッション型のnチャネル型TFT(以下、D型NTFTという)である。 Here, FIG. 8A shows an example of an EEMOS circuit, and FIG. 8B shows an example of an EDMOS circuit. In FIG. 8A, reference numerals 31 and 32 denote enhancement-type n-channel TFTs (hereinafter referred to as E-type NTFTs). 8B, 33 is an E-type NTFT, and 34 is a depletion-type n-channel TFT (hereinafter referred to as a D-type NTFT).

なお、図8(A)、(B)において、VDHは正の電圧が印加される電源線(正電源線)であり、VDLは負の電圧が印加される電源線(負電源線)である。負電源線は接地電位の電源線(接地電源線)としても良い。   8A and 8B, VDH is a power supply line (positive power supply line) to which a positive voltage is applied, and VDL is a power supply line (negative power supply line) to which a negative voltage is applied. . The negative power source line may be a ground potential power source line (ground power source line).

さらに、図8(A)に示したEEMOS回路もしくは図8(B)に示したEDMOS回路を用いてシフトレジスタを作製した例を図9に示す。図9において、40、41はフリップフロップ回路である。また、42、43はE型NTFTであり、E型NTFT42のゲートにはクロック信号(CL)が入力され、E型NTFT43のゲートには極性の反転したクロック信号(CLバー)が入力される。また、44で示される記号はインバータ回路であり、図9(B)に示すように、図8(A)に示したEEMOS回路もしくは図8(B)に示したEDMOS回路が用いられる。従って、液晶表示装置の駆動回路を全てnチャネル型TFTで構成することも可能である。   Further, FIG. 9 shows an example in which a shift register is manufactured using the EEMOS circuit shown in FIG. 8A or the EDMOS circuit shown in FIG. In FIG. 9, reference numerals 40 and 41 denote flip-flop circuits. Reference numerals 42 and 43 denote E-type NTFTs. A clock signal (CL) is input to the gate of the E-type NTFT 42, and a clock signal (CL bar) having an inverted polarity is input to the gate of the E-type NTFT 43. Reference numeral 44 denotes an inverter circuit. As shown in FIG. 9B, the EEMOS circuit shown in FIG. 8A or the EDMOS circuit shown in FIG. 8B is used. Therefore, it is possible to configure all the drive circuits of the liquid crystal display device with n-channel TFTs.

また、本実施例は実施例1または実施例3と組み合わせることが可能である。   In addition, this embodiment can be combined with Embodiment 1 or Embodiment 3.

ここでは、上記実施例2〜5で得られるTFTを用いて液晶表示装置を作製した例について図10〜図13を用い、以下に説明する。   Here, an example in which a liquid crystal display device is manufactured using the TFTs obtained in Examples 2 to 5 will be described below with reference to FIGS.

同一の絶縁体上に画素部とそれを駆動する駆動回路を有した液晶表示装置の例(但し液晶材料封止前の状態)を図10に示す。なお、駆動回路には基本単位となるCMOS回路を示し、画素部には一つの画素を示す。このCMOS回路及び画素部のTFTは実施例4に従えば得ることができる。   FIG. 10 shows an example of a liquid crystal display device having a pixel portion and a driving circuit for driving the pixel portion on the same insulator (but before the liquid crystal material is sealed). Note that a CMOS circuit serving as a basic unit is shown in the driver circuit, and one pixel is shown in the pixel portion. The TFT of the CMOS circuit and the pixel portion can be obtained according to the fourth embodiment.

図10において、601は第1固定基板、602は第1接着層、603は素子形成基板であり、その上にはnチャネル型TFT605とpチャネル型TFT604からなる駆動回路608、nチャネル型TFTからなる画素TFT606および保持容量607とが形成されている。また、本実施例では、TFTはすべてトップゲート型TFTで形成されている。   In FIG. 10, reference numeral 601 denotes a first fixed substrate, 602 denotes a first adhesive layer, 603 denotes an element formation substrate, on which a driving circuit 608 including an n-channel TFT 605 and a p-channel TFT 604, and an n-channel TFT. A pixel TFT 606 and a storage capacitor 607 are formed. In this embodiment, all TFTs are formed by top gate type TFTs.

pチャネル型TFT604とnチャネル型TFT605の説明は実施例4を参照すれば良いので省略する。また、nチャネル型TFTからなる画素TFT606の説明は実施例1または実施例3を参照すればよいので省略する。また、画素TFT606はソース領域およびドレイン領域の間に二つのチャネル形成領域を有した構造(ダブルゲート構造)となっているが、実施例3でのnチャネル型TFTの構造の説明を参照すれば容易に理解できるので説明は省略する。なお、本実施例はダブルゲート構造に限定されることなく、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。   The description of the p-channel TFT 604 and the n-channel TFT 605 is omitted because it is only necessary to refer to the fourth embodiment. The description of the pixel TFT 606 formed of an n-channel TFT is omitted here because the first or third embodiment may be referred to. The pixel TFT 606 has a structure (double gate structure) having two channel formation regions between the source region and the drain region. Refer to the description of the structure of the n-channel TFT in Example 3. Since it can be easily understood, the description is omitted. Note that this embodiment is not limited to the double gate structure, and may be a single gate structure in which one channel formation region is formed or a triple gate structure in which three channel formation regions are formed.

また、本実施例では、画素TFTのドレイン領域と接続する画素電極610を反射電極とした。その画素電極610の材料としては、AlまたはAgを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。また、画素電極610を形成した後、公知のサンドブラスト法やエッチング法等の工程を追加して表面を凹凸化させて、鏡面反射を防ぎ、反射光を散乱させることによって白色度を増加させることが好ましい。   In this embodiment, the pixel electrode 610 connected to the drain region of the pixel TFT is a reflective electrode. As a material of the pixel electrode 610, it is desirable to use a material having excellent reflectivity such as a film containing Al or Ag as a main component or a laminated film thereof. In addition, after the pixel electrode 610 is formed, a process such as a known sandblasting method or an etching method is added to make the surface uneven, thereby preventing specular reflection and scattering the reflected light, thereby increasing whiteness. preferable.

また、図10は、図12中の点線A−A’で切断した断面図である。ゲート電極として機能する導電層712は隣接する画素の保持容量の一方の電極を兼ね、画素電極752と接続する半導体層753と重なる部分で容量を形成している。また、ソース配線707と画素電極724及び隣接する画素電極751との配置関係は、画素電極724、751の端部をソース配線707上に設け、重なり部を形成することにより、迷光を遮り遮光性を高めている。 Further, FIG. 10 is a sectional view taken along a dotted line A-A 'in FIG 12. The conductive layer 712 functioning as a gate electrode also serves as one electrode of a storage capacitor of an adjacent pixel, and forms a capacitor in a portion overlapping with the semiconductor layer 753 connected to the pixel electrode 752. In addition, the arrangement relationship between the source wiring 707, the pixel electrode 724, and the adjacent pixel electrode 751 is such that end portions of the pixel electrodes 724 and 751 are provided on the source wiring 707 and an overlapping portion is formed, thereby blocking stray light and blocking light. Is increasing.

図10の状態を得た後、画素電極610上に配向膜を形成しラビング処理を行う。なお、本実施例では配向膜を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ(図示しない)を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。   After obtaining the state of FIG. 10, an alignment film is formed on the pixel electrode 610 and a rubbing process is performed. In this embodiment, before forming the alignment film, a columnar spacer (not shown) for holding the substrate interval is formed at a desired position by patterning an organic resin film such as an acrylic resin film. Further, instead of the columnar spacers, spherical spacers may be scattered over the entire surface of the substrate.

次いで、第2固定基板(対向基板)を用意する。次いで、対向基板第2固定基板上に着色層、遮光層を形成した後、平坦化膜を形成する。次いで、平坦化膜上に透明導電膜からなる対向電極を少なくとも画素部に形成し、対向基板の全面に配向膜を形成し、ラビング処理を施した。   Next, a second fixed substrate (counter substrate) is prepared. Next, after forming a colored layer and a light-shielding layer on the counter substrate second fixed substrate, a planarizing film is formed. Next, a counter electrode made of a transparent conductive film was formed on the planarization film at least in the pixel portion, an alignment film was formed on the entire surface of the counter substrate, and a rubbing process was performed.

そして、画素部と駆動回路が形成された素子形成基板と第2固定基板とを第2接着層(本実施例ではシール材)で貼り合わせる。第2接着層にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って2枚の基板が貼り合わせられる。その後、両基板の間に液晶材料を注入し、封止剤(図示せず)によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。   Then, the element formation substrate on which the pixel portion and the drive circuit are formed and the second fixed substrate are bonded together with a second adhesive layer (a sealing material in this embodiment). A filler is mixed in the second adhesive layer, and two substrates are bonded to each other with a uniform interval by the filler and the columnar spacer. Thereafter, a liquid crystal material is injected between both substrates and completely sealed with a sealant (not shown). A known liquid crystal material may be used as the liquid crystal material.

次いで、液晶の封止(または封入)工程まで行った後、実施の形態および実施例1に示したようにレーザー照射により第1固定基板を分離した。その後の液晶表示装置の状態について図11を用いて説明する。   Next, after the liquid crystal sealing (or sealing) step was performed, the first fixed substrate was separated by laser irradiation as described in the embodiment and Example 1. The state of the liquid crystal display device thereafter will be described with reference to FIG.

図11に示す上面図は、画素部、駆動回路、FPC(フレキシブルプリント配線板:Flexible Printed Circuit)を貼り付ける外部入力端子、外部入力端子と各回路の入力部までを接続する配線81などが形成された素子形成基板と、カラーフィルタなどが設けられた対向基板82とがシール材83を介して貼り合わされている。   The top view shown in FIG. 11 includes a pixel portion, a drive circuit, an external input terminal to which an FPC (Flexible Printed Circuit Board: Flexible Printed Circuit) is pasted, wiring 81 for connecting the external input terminal to the input portion of each circuit, and the like. The formed element formation substrate and the counter substrate 82 provided with a color filter or the like are bonded to each other with a sealant 83 interposed therebetween.

ゲート側駆動回路84と重なるように第2固定基板側に遮光層86aが設けられ、ソース側駆動回路85と重なるように第2固定基板側に遮光層86bが形成されている。また、画素部87上の第2固定基板側に設けられたカラーフィルタ88は遮光層と、赤色(R)、緑色(G)、青色(B)の各色の着色層とが各画素に対応して設けられている。実際に表示する際には、赤色(R)の着色層、緑色(G)の着色層、青色(B)の着色層の3色でカラー表示を形成するが、これら各色の着色層の配列は任意なものとする。   A light shielding layer 86 a is provided on the second fixed substrate side so as to overlap with the gate side driving circuit 84, and a light shielding layer 86 b is formed on the second fixed substrate side so as to overlap with the source side driving circuit 85. The color filter 88 provided on the second fixed substrate side on the pixel portion 87 has a light shielding layer and colored layers of red (R), green (G), and blue (B) corresponding to each pixel. Is provided. When actually displaying, a color display is formed with three colors of a red (R) colored layer, a green (G) colored layer, and a blue (B) colored layer. It shall be arbitrary.

ここでは、カラー化を図るためにカラーフィルタ88を第2固定基板に設けているが特に限定されず、素子形成基板上に素子を作製する際、素子形成基板上にカラーフィルタを形成してもよい。   Here, the color filter 88 is provided on the second fixed substrate for the purpose of colorization, but there is no particular limitation. When an element is formed on the element formation substrate, the color filter may be formed on the element formation substrate. Good.

また、カラーフィルタにおいて隣り合う画素の間には遮光層が設けられており、表示領域以外の箇所を遮光している。また、ここでは、駆動回路を覆う領域にも遮光層86a、86bを設けているが、駆動回路を覆う領域は、後に液晶表示装置を電子機器の表示部として組み込む際、カバーで覆うため、特に遮光層を設けない構成としてもよい。また、素子形成基板上に必要な素子を作製する際、素子形成基板に遮光層を形成してもよい。   In addition, a light-shielding layer is provided between adjacent pixels in the color filter to shield light other than the display area. Here, the light shielding layers 86a and 86b are also provided in the region covering the drive circuit. However, the region covering the drive circuit is covered with a cover when the liquid crystal display device is incorporated later as a display portion of an electronic device. It is good also as a structure which does not provide a light shielding layer. Further, when a necessary element is manufactured on the element formation substrate, a light shielding layer may be formed on the element formation substrate.

また、上記遮光層を設けずに、第2固定基板と対向電極の間に、カラーフィルタを構成する着色層を複数層重ねた積層で遮光するように適宜配置し、表示領域以外の箇所(各画素電極の間隙)や、駆動回路を遮光してもよい。   Further, without providing the light-shielding layer, between the second fixed substrate and the counter electrode, the colored layers constituting the color filter are appropriately disposed so as to be shielded from light by laminating a plurality of layers. The gap between the pixel electrodes) and the drive circuit may be shielded from light.

また、外部入力端子にはベースフィルムと配線から成るFPC89が異方性導電性樹脂で貼り合わされている。さらに補強板で機械的強度を高めている。   An FPC 89 made of a base film and wiring is bonded to the external input terminal with an anisotropic conductive resin. Furthermore, the mechanical strength is increased by the reinforcing plate.

また、第2固定基板のみに偏光板(図示しない)を貼りつける。   A polarizing plate (not shown) is attached only to the second fixed substrate.

以上のようにして作製される液晶表示装置は各種電子機器の表示部として用いることができる。   The liquid crystal display device manufactured as described above can be used as a display portion of various electronic devices.

また、本実施例は実施例1と組み合わせることが可能である。   This embodiment can be combined with the first embodiment.

本実施例では実施例6に示した液晶表示装置の回路構成例を図13に示す。   In this embodiment, a circuit configuration example of the liquid crystal display device shown in Embodiment 6 is shown in FIG.

なお、図13(A)はアナログ駆動を行うための回路構成である。本実施例では、ソース側駆動回路90、画素部91及びゲート側駆動回路92を有している。
なお、本明細書中において、駆動回路とはソース側処理回路およびゲート側駆動回路を含めた総称である。
Note that FIG. 13A illustrates a circuit configuration for performing analog driving. In this embodiment, a source side driver circuit 90, a pixel portion 91, and a gate side driver circuit 92 are provided.
Note that in this specification, the drive circuit is a generic name including a source side processing circuit and a gate side drive circuit.

ソース側駆動回路90は、シフトレジスタ90a、バッファ90b、サンプリング回路(トランスファゲート)90cを設けている。また、ゲート側駆動回路92は、シフトレジスタ92a、レベルシフタ92b、バッファ92cを設けている。なお、シフトレジスタ90a、92aとしては図16に示したシフトレジスタを用いれば良い。また、必要であればサンプリング回路とシフトレジスタとの間にレベルシフタ回路を設けてもよい。   The source side driver circuit 90 includes a shift register 90a, a buffer 90b, and a sampling circuit (transfer gate) 90c. The gate side driving circuit 92 includes a shift register 92a, a level shifter 92b, and a buffer 92c. Note that the shift registers shown in FIG. 16 may be used as the shift registers 90a and 92a. Further, if necessary, a level shifter circuit may be provided between the sampling circuit and the shift register.

また、本実施例において、画素部91は複数の画素を含み、その複数の画素に各々TFT素子が設けられている。 In this embodiment, the pixel portion 91 includes a plurality of pixels, and each of the plurality of pixels is provided with a TFT element.

これらソース側駆動回路90およびゲート側駆動回路92を全てNチャネル型TFTで形成することができる。この場合、全ての回路は図8(A)に示したEEMOS回路を基本単位として形成されている。ただし、従来のCMOS回路に比べると消費電力は若干上がってしまう。   These source side driver circuit 90 and gate side driver circuit 92 can all be formed of N-channel TFTs. In this case, all the circuits are formed with the EEMOS circuit shown in FIG. 8A as a basic unit. However, the power consumption is slightly increased as compared with the conventional CMOS circuit.

また、これらソース側駆動回路90およびゲート側駆動回路92を全てpチャネル型TFTで形成することもできる。   Further, the source side driver circuit 90 and the gate side driver circuit 92 can all be formed of p-channel TFTs.

なお、図示していないが、画素部91を挟んでゲート側駆動回路92の反対側にさらにゲート側駆動回路を設けても良い。   Although not shown, a gate side drive circuit may be further provided on the opposite side of the gate side drive circuit 92 with the pixel portion 91 interposed therebetween.

また、デジタル駆動させる場合は、図13(B)に示すように、サンプリング回路の代わりにラッチ(A)93b、ラッチ(B)93cを設ければよい。ソース側駆動回路93は、シフトレジスタ93a、ラッチ(A)93b、ラッチ(B)93c、D/Aコンバータ93d、バッファ93eを設けている。また、ゲート側駆動回路95は、シフトレジスタ95a、レベルシフタ95b、バッファ95cを設けている。なお、シフトレジスタ93a、95aとしては図9に示したシフトレジスタを用いれば良い。また、必要であればラッチ(B)93cとD/Aコンバータ93dとの間にレベルシフタ回路を設けてもよい。 Also, the case of digital driving, as shown in FIG. 13 (B), instead of the latch (A) 93 b of the sampling circuit may be provided a latch (B) 93c. The source side driving circuit 93 includes a shift register 93a, a latch (A) 93b, a latch (B) 93c, a D / A converter 93d, and a buffer 93e. The gate side driving circuit 95 includes a shift register 95a, a level shifter 95b, and a buffer 95c. Note that the shift registers shown in FIG. 9 may be used as the shift registers 93a and 95a. If necessary, a level shifter circuit may be provided between the latch (B) 93c and the D / A converter 93d.

また、これらソース側駆動回路93およびゲート側駆動回路95を全てNチャネル型TFTで形成することができる。   Further, the source side driver circuit 93 and the gate side driver circuit 95 can all be formed of N-channel TFTs.

また、これらソース側駆動回路93およびゲート側駆動回路95を全てpチャネル型TFTで形成することもできる。   Further, the source side driver circuit 93 and the gate side driver circuit 95 can all be formed of p-channel TFTs.

なお、上記構成は、上記実施例2、3、または4に示した製造工程に従って実現することができる。また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の製造工程に従えば、メモリやマイクロプロセッサをも形成しうる。   In addition, the said structure can be implement | achieved according to the manufacturing process shown in the said Example 2, 3, or 4. Further, although only the configuration of the pixel portion and the drive circuit is shown in this embodiment, a memory or a microprocessor can be formed according to the manufacturing process of this embodiment.

本実施例では、画素部及び駆動回路に使用するTFTを逆スタガ型TFTで構成した液晶表示装置の例を図14に示す。図14(A)は、画素部の画素の一つを拡大した上面図であり、図14(A)において、点線A−A'で切断した部分が、図14(B)の画素部の断面構造に相当する。   In this embodiment, an example of a liquid crystal display device in which TFTs used for a pixel portion and a driver circuit are formed of inverted staggered TFTs is shown in FIG. 14A is an enlarged top view of one of the pixels in the pixel portion. In FIG. 14A, a portion cut along a dotted line AA ′ is a cross section of the pixel portion in FIG. Corresponds to the structure.

図14(B)において、50aは第1固定基板、51は第1接着層、50bは素子形成基板であり、まず、実施の形態に従い、第1固定基板50aと第1接着層51(分離層)で貼りつけた素子形成基板50bを用意する。なお、必要があれば素子形成基板上に下地絶縁膜を形成してもよい。   In FIG. 14B, reference numeral 50a denotes a first fixed substrate, 51 denotes a first adhesive layer, and 50b denotes an element formation substrate. First, according to the embodiment, the first fixed substrate 50a and the first adhesive layer 51 (separation layer) The element formation substrate 50b pasted in step 1) is prepared. Note that a base insulating film may be formed over the element formation substrate if necessary.

画素部において、画素TFT部はNチャネル型TFTで形成されている。基板上51にゲート電極52が形成され、その上に窒化珪素からなる第1絶縁膜53a、酸化珪素からなる第2絶縁膜53bが設けられている。また、第2絶縁膜上には、活性層としてn+ 領域54〜56と、チャネル形成領域57、58と、前記n+ 型領域とチャネル形成領域の間にn- 型領域59、60が形成される。また、チャネル形成領域57、58は絶縁層61、62で保護される。絶縁層61、62及び活性層を覆う第1の層間絶縁膜63にコンタクトホールを形成した後、n+ 領域54に接続する配線64が形成され、n+ 領域56に配線65が接続され、さらにその上にパッシベーション膜66が形成される。そして、その上に第2の層間絶縁膜67が形成される。さらに、その上に第3の層間絶縁膜68が形成され、ITO、SnO2等の透明導電膜からなる画素電極69が配線65と接続される。また、70は画素電極69と隣接する画素電極である。 In the pixel portion, the pixel TFT portion is formed of an N-channel TFT. A gate electrode 52 is formed on a substrate 51, and a first insulating film 53a made of silicon nitride and a second insulating film 53b made of silicon oxide are provided thereon. On the second insulating film, n @ + regions 54 to 56, channel forming regions 57 and 58 as active layers, and n @-type regions 59 and 60 are formed between the n @ + type region and the channel forming region. Is done. The channel formation regions 57 and 58 are protected by insulating layers 61 and 62. After a contact hole is formed in the first interlayer insulating film 63 covering the insulating layers 61 and 62 and the active layer, a wiring 64 connected to the n + region 54 is formed, a wiring 65 is connected to the n + region 56, and A passivation film 66 is formed thereon. Then, a second interlayer insulating film 67 is formed thereon. Further, a third interlayer insulating film 68 is formed thereon, and a pixel electrode 69 made of a transparent conductive film such as ITO or SnO 2 is connected to the wiring 65. Reference numeral 70 denotes a pixel electrode adjacent to the pixel electrode 69.

本実施例では一例として透過型の液晶表示装置の例を示したが特に限定されない。例えば、画素電極の材料として反射性を有する金属材料を用い、画素電極のパターニングの変更、または幾つかの工程の追加/削除を適宜行えば反射型の液晶表示装置を作製することが可能である。   In this embodiment, an example of a transmissive liquid crystal display device is shown as an example, but the embodiment is not particularly limited. For example, it is possible to manufacture a reflective liquid crystal display device by using a reflective metal material as the pixel electrode material and appropriately changing the patterning of the pixel electrode or adding / deleting some processes as appropriate. .

なお、本実施例では、画素部の画素TFTのゲート配線をダブルゲート構造としているが、オフ電流のバラツキを低減するために、トリプルゲート構造等のマルチゲート構造としても構わない。また、開口率を向上させるためにシングルゲート構造としてもよい。   In this embodiment, the gate wiring of the pixel TFT in the pixel portion has a double gate structure. However, a multi-gate structure such as a triple gate structure may be used in order to reduce variation in off current. Further, a single gate structure may be used in order to improve the aperture ratio.

また、画素部の容量部は、第1絶縁膜及び第2絶縁膜を誘電体として、容量配線71と、n+ 領域56とで形成されている。   The capacitor portion of the pixel portion is formed by the capacitor wiring 71 and the n + region 56 using the first insulating film and the second insulating film as dielectrics.

なお、図14で示した画素部はあくまで一例に過ぎず、特に上記構成に限定されないことはいうまでもない。   Note that the pixel portion illustrated in FIG. 14 is merely an example, and it is needless to say that the pixel portion is not particularly limited to the above configuration.

また、素子形成基板上の全てのTFTをNチャネル型TFTとすることができる。素子形成基板上の全てのTFTをNチャネル型TFTで構成すれば、Pチャネル型TFTを形成する工程を省略できるため、液晶表示装置の製造工程を簡略化することができる。また、それに伴って製造工程の歩留まりが向上し、液晶表示装置の製造コストを下げることができる。   Further, all TFTs on the element formation substrate can be N-channel TFTs. If all TFTs on the element formation substrate are N-channel TFTs, the process of forming P-channel TFTs can be omitted, and the manufacturing process of the liquid crystal display device can be simplified. As a result, the yield of the manufacturing process is improved, and the manufacturing cost of the liquid crystal display device can be reduced.

本実施例では、画素部及び駆動回路に使用するTFTを全てNチャネル型TFTで構成した液晶表示装置の例を図15に示す。なお、実施例6の図10と同一である箇所に相当するところは同じ符号を用いた。   In this embodiment, FIG. 15 shows an example of a liquid crystal display device in which all TFTs used in the pixel portion and the driving circuit are N-channel TFTs. In addition, the same code | symbol was used for the part corresponded to the location same as FIG. 10 of Example 6. FIG.

図15において、601は第1固定基板、602は第1接着層、603は素子形成基板であり、まず、実施の形態に従い、第1固定基板601と第1接着層602(分離層)で貼りつけた素子形成基板603上に下地絶縁膜を形成する。   In FIG. 15, reference numeral 601 denotes a first fixed substrate, 602 denotes a first adhesive layer, and 603 denotes an element formation substrate. First, the first fixed substrate 601 and the first adhesive layer 602 (separation layer) are attached according to the embodiment. A base insulating film is formed over the attached element formation substrate 603.

下地絶縁膜上にはNチャネル型TFT1101、Nチャネル型TFT1102からなる駆動回路、Nチャネル型TFTからなる画素TFT1103および保持容量1104が形成されている。なお、Nチャネル型TFTの説明は実施例3を参照すれば良いので省略する。   On the base insulating film, a driver circuit including an N-channel TFT 1101 and an N-channel TFT 1102, a pixel TFT 1103 including an N-channel TFT, and a storage capacitor 1104 are formed. Note that description of the N-channel TFT is omitted because it is sufficient to refer to the third embodiment.

ここでは、実施例6とは異なり、透過型の液晶表示装置の例である。層間絶縁膜を形成した後、透明導電膜からなる画素電極1107をパターニングにより形成した後、コンタクトホールを形成して画素電極1107と画素TFT1103のドレイン領域とを接続する接続電極1108を形成した。また、同様にして画素電極1107と保持容量1104における半導体領域とを接続する接続電極1109を形成した。   Here, unlike the sixth embodiment, it is an example of a transmissive liquid crystal display device. After forming the interlayer insulating film, a pixel electrode 1107 made of a transparent conductive film was formed by patterning, and then a contact hole was formed to form a connection electrode 1108 that connects the pixel electrode 1107 and the drain region of the pixel TFT 1103. Similarly, a connection electrode 1109 for connecting the pixel electrode 1107 and the semiconductor region in the storage capacitor 1104 was formed.

また、図15の状態を得た後、実施例6の工程に従って、第2接着層で第2固定基板を貼り合わせた後、第1接着層602にレーザーを照射して第1固定基板601を分離して、液晶表示装置を完成させればよい。   In addition, after obtaining the state of FIG. 15, the second fixed substrate is bonded with the second adhesive layer according to the process of Example 6, and then the first fixed substrate 601 is attached by irradiating the first adhesive layer 602 with a laser. The liquid crystal display device may be completed by separation.

Nチャネル型TFTのみでゲート側駆動回路およびソース側駆動回路を形成することにより画素部および駆動回路をすべてNチャネル型TFTで形成することが可能となる。従って、アクティブマトリクス型の電気光学装置を作製する上でTFT工程の歩留まりおよびスループットを大幅に向上させることができ、製造コストを低減することが可能となる。   By forming the gate side driver circuit and the source side driver circuit with only the N-channel TFT, the pixel portion and the driver circuit can all be formed with the N-channel TFT. Accordingly, the yield and throughput of the TFT process can be significantly improved in manufacturing an active matrix electro-optical device, and the manufacturing cost can be reduced.

なお、ソース側駆動回路もしくはゲート側駆動回路のいずれか片方を外付けのICチップとする場合にも本実施例は実施できる。   Note that this embodiment can also be implemented when one of the source side driver circuit and the gate side driver circuit is an external IC chip.

また、本実施例では、E型NTFTのみを用いて駆動回路を構成したがE型NTFTおよびD型NTFTを組み合わせて形成してもよい。   In this embodiment, the drive circuit is configured using only the E-type NTFT, but it may be formed by combining the E-type NTFT and the D-type NTFT.

本実施例では、画素部及び駆動回路に使用するTFTを全てPチャネル型TFTで構成した液晶表示装置の例を図16に示す。なお、実施例6の図10と同一である箇所に相当するところは同じ符号を用いた。   In this embodiment, FIG. 16 shows an example of a liquid crystal display device in which all TFTs used for the pixel portion and the driver circuit are P-channel TFTs. In addition, the same code | symbol was used for the part corresponded to the location same as FIG. 10 of Example 6. FIG.

図16において、601は第1固定基板、602は第1接着層、603は素子形成基板であり、まず、実施の形態に従い、第1固定基板601と第1接着層602(分離層)で貼りつけた素子形成基板603上に下地絶縁膜を形成する。   In FIG. 16, reference numeral 601 denotes a first fixed substrate, 602 denotes a first adhesive layer, and 603 denotes an element formation substrate. First, the first fixed substrate 601 and the first adhesive layer 602 (separation layer) are attached according to the embodiment. A base insulating film is formed over the attached element formation substrate 603.

下地絶縁膜上にはPチャネル型TFT1201、Pチャネル型TFT1202からなる駆動回路、Pチャネル型TFTからなる画素TFT1203および保持容量1204が形成されている。なお、Pチャネル型TFTの説明は実施例2を参照すれば良いので省略する。   On the base insulating film, a driver circuit including a P-channel TFT 1201 and a P-channel TFT 1202, a pixel TFT 1203 including a P-channel TFT, and a storage capacitor 1204 are formed. Note that description of the P-channel TFT is omitted because it is only necessary to refer to the second embodiment.

ここでは、実施例6とは異なり、透過型の液晶表示装置の例である。層間絶縁膜を形成した後、透明導電膜からなる画素電極1207をパターニングにより形成した後、コンタクトホールを形成して画素電極1207と画素TFT1203のドレイン領域とを接続する接続電極1208を形成した。また、同様にして画素電極1207と保持容量1204における半導体領域とを接続する接続電極1209を形成した。   Here, unlike the sixth embodiment, it is an example of a transmissive liquid crystal display device. After forming the interlayer insulating film, a pixel electrode 1207 made of a transparent conductive film was formed by patterning, and then a contact hole was formed to form a connection electrode 1208 that connects the pixel electrode 1207 and the drain region of the pixel TFT 1203. Similarly, a connection electrode 1209 that connects the pixel electrode 1207 and the semiconductor region in the storage capacitor 1204 was formed.

また、図16の状態を得た後、実施例6の工程に従って、第2接着層で第2固定基板を貼り合わせた後、第1接着層602にレーザーを照射して第1固定基板601を分離して、液晶表示装置を完成させればよい。   In addition, after obtaining the state of FIG. 16, the second fixed substrate is bonded to the second adhesive layer in accordance with the process of Example 6, and then the first adhesive layer 602 is irradiated with a laser to attach the first fixed substrate 601. The liquid crystal display device may be completed by separation.

Pチャネル型TFTのみでゲート側駆動回路およびソース側駆動回路を形成することにより画素部および駆動回路をすべてPチャネル型TFTで形成することが可能となる。従って、アクティブマトリクス型の電気光学装置を作製する上でTFT工程の歩留まりおよびスループットを大幅に向上させることができ、製造コストを低減することが可能となる。   By forming the gate side drive circuit and the source side drive circuit with only the P-channel TFT, the pixel portion and the drive circuit can all be formed with the P-channel TFT. Accordingly, the yield and throughput of the TFT process can be significantly improved in manufacturing an active matrix electro-optical device, and the manufacturing cost can be reduced.

なお、ソース側駆動回路もしくはゲート側駆動回路のいずれか片方を外付けのICチップとする場合にも本実施例は実施できる。   Note that this embodiment can also be implemented when one of the source side driver circuit and the gate side driver circuit is an external IC chip.

素子形成基板としては、金属基板、例えばステンレス基板を用いることもできる。本実施例は、その場合の例を以下に示す。   As the element formation substrate, a metal substrate, for example, a stainless steel substrate can also be used. In this embodiment, an example in that case is shown below.

本実施例では、実施例1の素子形成基板として、ステンレス基板(厚さ10〜200μm)を用いる。まず、実施の形態に従って第1固定基板とステンレス基板とを第1接着層で貼り合わせる。   In this example, a stainless steel substrate (thickness 10 to 200 μm) is used as the element formation substrate of Example 1. First, according to the embodiment, the first fixed substrate and the stainless steel substrate are bonded together with the first adhesive layer.

以降は、実施例1に従って、ステンレス基板からなる素子形成基板上に下地絶縁膜を形成して必要な素子を形成すればよい。なお、実施例1とは異なり、耐熱性が高いステンレス基板を用いているため、実施例1よりも高い温度(約500℃以下)でのプロセスを使用してTFTを作製することができる。   Thereafter, according to the first embodiment, a necessary element may be formed by forming a base insulating film on an element formation substrate made of a stainless steel substrate. Note that unlike the first embodiment, a stainless steel substrate having high heat resistance is used, so that a TFT can be manufactured using a process at a higher temperature (about 500 ° C. or lower) than that of the first embodiment.

そして、第1固定基板を分離する際、ステンレス基板を用いているため、レーザー光を照射しても素子形成基板上に形成された素子に全く影響を与えることなく第1固定基板を分離することができる。   Since the stainless steel substrate is used when separating the first fixed substrate, the first fixed substrate is separated without affecting the elements formed on the element forming substrate even if the laser beam is irradiated. Can do.

また、ステンレス基板は遮光性を有しているため、本実施例の表示装置は、反射型の液晶表示装置となる。 In addition, since the stainless steel substrate has light shielding properties, the display device of this embodiment is a reflective liquid crystal display device.

薄い金属基板(厚さ10〜200μm)を用いることによって軽量化、薄型化が図れるとともに可撓性を有する発光装置を得ることができる。また、金属基板を用いているため、素子基板上に形成されたTFT素子の放熱効果が得られる。   By using a thin metal substrate (thickness of 10 to 200 μm), it is possible to obtain a light-emitting device that can be reduced in weight and thickness and has flexibility. Moreover, since the metal substrate is used, the heat radiation effect of the TFT element formed on the element substrate can be obtained.

また、本実施例は、実施例1乃至9のいずれか一と自由に組み合わせることが可能である。   In addition, this embodiment can be freely combined with any one of Embodiments 1 to 9.

本願発明を実施して形成された駆動回路や画素部は様々な電気光学装置(アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ELディスプレイ、アクティブマトリクス型ECディスプレイ)に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明を実施できる。   The driving circuit and the pixel portion formed by implementing the present invention can be used in various electro-optical devices (active matrix liquid crystal display, active matrix EL display, active matrix EC display). That is, the present invention can be implemented in all electronic devices in which these electro-optical devices are incorporated in the display unit.

その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図18及び図19に示す。 Such electronic devices include video cameras, digital cameras, head mounted displays (goggles type displays), car navigation systems, car stereos, personal computers, personal digital assistants (mobile computers, mobile phones, electronic books, etc.) and the like. . Examples of these are shown in FIGS.

図18(A)はパーソナルコンピュータであり、本体2001、画像入力部2002、表示部2003、キーボード2004等を含む。本発明を画像入力部2002、表示部2003やその他の駆動回路に適用することができる。 FIG. 18A illustrates a personal computer, which includes a main body 2001, an image input portion 2002, a display portion 2003, a keyboard 2004, and the like. The present invention can be applied to the image input unit 2002, the display unit 2003, and other driving circuits.

図18(B)はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106等を含む。本発明を表示部2102やその他の駆動回路に適用することができる。 FIG. 18B shows a video camera, which includes a main body 2101, a display portion 2102, an audio input portion 2103, operation switches 2104, a battery 2105, an image receiving portion 2106, and the like. The present invention can be applied to the display portion 2102 and other driver circuits.

図18(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、カメラ部2202、受像部2203、操作スイッチ2204、表示部2205等を含む。本発明は表示部2205やその他の駆動回路に適用できる。 FIG. 18C illustrates a mobile computer, which includes a main body 2201, a camera unit 2202, an image receiving unit 2203, operation switches 2204, a display unit 2205, and the like. The present invention can be applied to the display portion 2205 and other driving circuits.

図18(D)はゴーグル型ディスプレイであり、本体2301、表示部2302、アーム部2303等を含む。本発明は表示部2302やその他の駆動回路に適用することができる。 FIG. 18D shows a goggle type display, which includes a main body 2301, a display portion 2302, an arm portion 2303, and the like. The present invention can be applied to the display portion 2302 and other driving circuits.

図18(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体2401、表示部2402、スピーカ部2403、記録媒体2404、操作スイッチ2405等を含む。なお、このプレーヤーは記録媒体としてDVD(Digtial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部2402やその他の駆動回路に適用することができる。 FIG. 18E shows a player using a recording medium (hereinafter referred to as a recording medium) on which a program is recorded, and includes a main body 2401, a display portion 2402, a speaker portion 2403, a recording medium 2404, an operation switch 2405, and the like. This player uses a DVD (Digital Versatile Disc), CD, or the like as a recording medium, and can perform music appreciation, movie appreciation, games, and the Internet. The present invention can be applied to the display portion 2402 and other driving circuits.

図18(F)はデジタルカメラであり、本体2501、表示部2502、接眼部2503、操作スイッチ2504、受像部(図示しない)等を含む。本願発明を表示部2502やその他の駆動回路に適用することができる。 FIG. 18F illustrates a digital camera, which includes a main body 2501, a display portion 2502, an eyepiece portion 2503, an operation switch 2504, an image receiving portion (not shown), and the like. The present invention can be applied to the display portion 2502 and other driving circuits.

図19(A)は携帯電話であり、本体2901、音声出力部2902、音声入力部2903、表示部2904、操作スイッチ2905、アンテナ2906等を含む。本願発明を音声出力部2902、音声入力部2903、表示部2904やその他の駆動回路に適用することができる。   FIG. 19A shows a cellular phone, which includes a main body 2901, an audio output portion 2902, an audio input portion 2903, a display portion 2904, operation switches 2905, an antenna 2906, and the like. The present invention can be applied to the audio output unit 2902, the audio input unit 2903, the display unit 2904, and other driving circuits.

図19(B)は携帯書籍(電子書籍)であり、本体3001、表示部3002、3003、記憶媒体3004、操作スイッチ3005、アンテナ3006等を含む。本発明は表示部3002、3003やその他の駆動回路に適用することができる。   FIG. 19B illustrates a portable book (electronic book), which includes a main body 3001, display portions 3002 and 3003, a storage medium 3004, operation switches 3005, an antenna 3006, and the like. The present invention can be applied to the display portions 3002 and 3003 and other driving circuits.

図19(C)はディスプレイであり、本体3101、支持台3102、表示部3103等を含む。本発明は表示部3103に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角10インチ以上(特に30インチ以上)のディスプレイには有利である。   FIG. 19C illustrates a display, which includes a main body 3101, a support base 3102, a display portion 3103, and the like. The present invention can be applied to the display portion 3103. The display of the present invention is particularly advantageous when the screen is enlarged, and is advantageous for displays having a diagonal of 10 inches or more (particularly 30 inches or more).

以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例1〜10のどのような組み合わせからなる構成を用いても実現することができる。   As described above, the application range of the present invention is extremely wide and can be applied to electronic devices in various fields. Moreover, the electronic apparatus of a present Example is realizable even if it uses the structure which consists of what combination of Examples 1-10.

Claims (24)

分離層を有する固定基板上に樹脂基板を形成する工程と、
前記樹脂基板上に少なくともTFT素子を形成する工程と、
前記分離層にレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記樹脂基板を剥離する工程とを有することを特徴とする半導体装置の作製方法。
Forming a resin substrate on a fixed substrate having a separation layer;
Forming at least a TFT element on the resin substrate;
By vaporizing some or all of the separation layer is irradiated with a laser beam to the separating layer, that a step of peeling away the resin substrate from the fixed substrate in a layer or in an interface of the separation layer A method for manufacturing a semiconductor device.
固定基板上に、分離層を有する樹脂基板を形成する工程と、
前記樹脂基板上に少なくともTFT素子を形成する工程と、
前記分離層にレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記樹脂基板を剥離する工程とを有することを特徴とする半導体装置の作製方法。
Forming a resin substrate having a separation layer on a fixed substrate;
Forming at least a TFT element on the resin substrate;
By vaporizing some or all of the separation layer is irradiated with a laser beam to the separating layer, that a step of peeling away the resin substrate from the fixed substrate in a layer or in an interface of the separation layer A method for manufacturing a semiconductor device.
分離層を有する固定基板上に有機樹脂層を形成する工程と、
前記有機樹脂層上に少なくともTFT素子を形成する工程と、
前記分離層にレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記有機樹脂層を剥離する工程とを有することを特徴とする半導体装置の作製方法。
Forming an organic resin layer on a fixed substrate having a separation layer;
Forming at least a TFT element on the organic resin layer;
Wherein the the separation layer is irradiated with a laser beam to vaporize part or all of the separation layer, and a step of peeling away the organic resin layer from the fixed substrate in a layer or in an interface of the separation layer A method for manufacturing a semiconductor device.
固定基板上に、分離層を有する有機樹脂層を形成する工程と、
前記有機樹脂層上に少なくともTFT素子を形成する工程と、
前記分離層にレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記有機樹脂層を剥離する工程とを有することを特徴とする半導体装置の作製方法。
Forming an organic resin layer having a separation layer on a fixed substrate;
Forming at least a TFT element on the organic resin layer;
Wherein the the separation layer is irradiated with a laser beam to vaporize part or all of the separation layer, and a step of peeling away the organic resin layer from the fixed substrate in a layer or in an interface of the separation layer A method for manufacturing a semiconductor device.
分離層を有する固定基板上に樹脂基板を形成する工程と、
前記樹脂基板上に少なくともTFT素子を形成する工程と、
前記分離層に対し、前記固定基板を通してレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記樹脂基板を剥離する工程とを有することを特徴とする半導体装置の作製方法。
Forming a resin substrate on a fixed substrate having a separation layer;
Forming at least a TFT element on the resin substrate;
The relative separation layer, by vaporizing a part or all of the separation layer is irradiated with laser light through the fixed substrate and exfoliation of the resin substrate from the fixed substrate in a layer or in an interface of the separation layer A method for manufacturing a semiconductor device.
固定基板上に、分離層を有する樹脂基板を形成する工程と、
前記樹脂基板上に少なくともTFT素子を形成する工程と、
前記分離層に対し、前記固定基板を通してレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記樹脂基板を剥離する工程とを有することを特徴とする半導体装置の作製方法。
Forming a resin substrate having a separation layer on a fixed substrate;
Forming at least a TFT element on the resin substrate;
The relative separation layer, by vaporizing a part or all of the separation layer is irradiated with laser light through the fixed substrate and exfoliation of the resin substrate from the fixed substrate in a layer or in an interface of the separation layer A method for manufacturing a semiconductor device.
分離層を有する固定基板上に有機樹脂層を形成する工程と、
前記有機樹脂層上に少なくともTFT素子を形成する工程と、
前記分離層に対し、前記固定基板を通してレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記有機樹脂層を剥離する工程とを有することを特徴とする半導体装置の作製方法。
Forming an organic resin layer on a fixed substrate having a separation layer;
Forming at least a TFT element on the organic resin layer;
The relative separation layer, by vaporizing a part or all of the separation layer is irradiated with laser light through the fixed substrate, the peeling of the organic resin layer from the fixed substrate in a layer or in the interface between the separation layer away A method for manufacturing a semiconductor device.
固定基板上に、分離層を有する有機樹脂層を形成する工程と、
前記有機樹脂層上に少なくともTFT素子を形成する工程と、
前記分離層に対し、前記固定基板を通してレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記有機樹脂層を剥離する工程とを有することを特徴とする半導体装置の作製方法。
Forming an organic resin layer having a separation layer on a fixed substrate;
Forming at least a TFT element on the organic resin layer;
The relative separation layer, by vaporizing a part or all of the separation layer is irradiated with laser light through the fixed substrate, the peeling of the organic resin layer from the fixed substrate in a layer or in the interface between the separation layer away A method for manufacturing a semiconductor device.
請求項1、請求項2、請求項5、または請求項6において、
前記樹脂基板は、ポリイミド層、ポリアミド層、ポリイミドアミド層、又はBCB層であることを特徴とする半導体装置の作製方法。
In claim 1, claim 2, claim 5, or claim 6,
The method for manufacturing a semiconductor device, wherein the resin substrate is a polyimide layer, a polyamide layer, a polyimideamide layer, or a BCB layer.
請求項3、請求項4、請求項7、または請求項8において、
前記有機樹脂層は、ポリイミド層、ポリアミド層、ポリイミドアミド層、又はBCB層であることを特徴とする半導体装置の作製方法。
In claim 3, claim 4, claim 7, or claim 8,
The method for manufacturing a semiconductor device, wherein the organic resin layer is a polyimide layer, a polyamide layer, a polyimide amide layer, or a BCB layer.
請求項1乃至10のいずれか一において、
前記TFT素子は、逆スタガ型TFTであることを特徴とする半導体装置の作製方法。
In any one of Claims 1 thru | or 10,
The method for manufacturing a semiconductor device, wherein the TFT element is an inverted staggered TFT.
請求項1乃至11のいずれか一において、
前記固定基板は、ガラス基板又は石英基板であることを特徴とする半導体装置の作製方法。
In any one of Claims 1 thru | or 11,
The method for manufacturing a semiconductor device, wherein the fixed substrate is a glass substrate or a quartz substrate.
分離層を有する固定基板上に樹脂基板を形成する工程と、
前記樹脂基板上に少なくともTFT素子を形成する工程と、
前記分離層にレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記樹脂基板を剥離する工程とを有することを特徴とする電子書籍の作製方法。
Forming a resin substrate on a fixed substrate having a separation layer;
Forming at least a TFT element on the resin substrate;
By vaporizing some or all of the separation layer is irradiated with a laser beam to the separating layer, that a step of peeling away the resin substrate from the fixed substrate in a layer or in an interface of the separation layer A method for manufacturing an electronic book.
固定基板上に、分離層を有する樹脂基板を形成する工程と、
前記樹脂基板上に少なくともTFT素子を形成する工程と、
前記分離層にレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記樹脂基板を剥離する工程とを有することを特徴とする電子書籍の作製方法。
Forming a resin substrate having a separation layer on a fixed substrate;
Forming at least a TFT element on the resin substrate;
By vaporizing some or all of the separation layer is irradiated with a laser beam to the separating layer, that a step of peeling away the resin substrate from the fixed substrate in a layer or in an interface of the separation layer A method for manufacturing an electronic book.
分離層を有する固定基板上に有機樹脂層を形成する工程と、
前記有機樹脂層上に少なくともTFT素子を形成する工程と、
前記分離層にレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記有機樹脂層を剥離する工程とを有することを特徴とする電子書籍の作製方法。
Forming an organic resin layer on a fixed substrate having a separation layer;
Forming at least a TFT element on the organic resin layer;
Wherein the the separation layer is irradiated with a laser beam to vaporize part or all of the separation layer, and a step of peeling away the organic resin layer from the fixed substrate in a layer or in an interface of the separation layer A manufacturing method of an electronic book characterized by the above.
固定基板上に、分離層を有する有機樹脂層を形成する工程と、
前記有機樹脂層上に少なくともTFT素子を形成する工程と、
前記分離層にレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記有機樹脂層を剥離する工程とを有することを特徴とする電子書籍の作製方法。
Forming an organic resin layer having a separation layer on a fixed substrate;
Forming at least a TFT element on the organic resin layer;
Wherein the the separation layer is irradiated with a laser beam to vaporize part or all of the separation layer, and a step of peeling away the organic resin layer from the fixed substrate in a layer or in an interface of the separation layer A manufacturing method of an electronic book characterized by the above.
分離層を有する固定基板上に樹脂基板を形成する工程と、
前記樹脂基板上に少なくともTFT素子を形成する工程と、
前記分離層に対し、前記固定基板を通してレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記樹脂基板を剥離する工程とを有することを特徴とする電子書籍の作製方法。
Forming a resin substrate on a fixed substrate having a separation layer;
Forming at least a TFT element on the resin substrate;
The relative separation layer, by vaporizing a part or all of the separation layer is irradiated with laser light through the fixed substrate and exfoliation of the resin substrate from the fixed substrate in a layer or in an interface of the separation layer And a method for manufacturing an electronic book.
固定基板上に、分離層を有する樹脂基板を形成する工程と、
前記樹脂基板上に少なくともTFT素子を形成する工程と、
前記分離層に対し、前記固定基板を通してレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記樹脂基板を剥離する工程とを有することを特徴とする電子書籍の作製方法。
Forming a resin substrate having a separation layer on a fixed substrate;
Forming at least a TFT element on the resin substrate;
The relative separation layer, by vaporizing a part or all of the separation layer is irradiated with laser light through the fixed substrate and exfoliation of the resin substrate from the fixed substrate in a layer or in an interface of the separation layer And a method for manufacturing an electronic book.
分離層を有する固定基板上に有機樹脂層を形成する工程と、
前記有機樹脂層上に少なくともTFT素子を形成する工程と、
前記分離層に対し、前記固定基板を通してレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記有機樹脂層を剥離する工程とを有することを特徴とする電子書籍の作製方法。
Forming an organic resin layer on a fixed substrate having a separation layer;
Forming at least a TFT element on the organic resin layer;
The relative separation layer, by vaporizing a part or all of the separation layer is irradiated with laser light through the fixed substrate, the peeling of the organic resin layer from the fixed substrate in a layer or in the interface between the separation layer away And a method for manufacturing an electronic book.
固定基板上に、分離層を有する有機樹脂層を形成する工程と、
前記有機樹脂層上に少なくともTFT素子を形成する工程と、
前記分離層に対し、前記固定基板を通してレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記有機樹脂層を剥離する工程とを有することを特徴とする電子書籍の作製方法。
Forming an organic resin layer having a separation layer on a fixed substrate;
Forming at least a TFT element on the organic resin layer;
The relative separation layer, by vaporizing a part or all of the separation layer is irradiated with laser light through the fixed substrate, the peeling of the organic resin layer from the fixed substrate in a layer or in the interface between the separation layer away And a method for manufacturing an electronic book.
請求項13、請求項14、請求項17、または請求項18において、
前記樹脂基板は、ポリイミド層、ポリアミド層、ポリイミドアミド層、又はBCB層であることを特徴とする電子書籍の作製方法。
Claim 13, claim 14, claim 17, or claim 18,
The method for manufacturing an electronic book, wherein the resin substrate is a polyimide layer, a polyamide layer, a polyimideamide layer, or a BCB layer.
請求項15、請求項16、請求項19、または請求項20において、
前記有機樹脂層は、ポリイミド層、ポリアミド層、ポリイミドアミド層、又はBCB層であることを特徴とする電子書籍の作製方法。
In claim 15, claim 16, claim 19, or claim 20,
The method for manufacturing an electronic book, wherein the organic resin layer is a polyimide layer, a polyamide layer, a polyimideamide layer, or a BCB layer.
請求項13乃至22のいずれか一において、
前記TFT素子は、逆スタガ型TFTであることを特徴とする電子書籍の作製方法。
In any one of Claims 13 thru | or 22,
The method for manufacturing an electronic book, wherein the TFT element is an inverted staggered TFT.
請求項13乃至23のいずれか一において、
前記固定基板は、ガラス基板又は石英基板であることを特徴とする電子書籍の作製方法。
In any one of claims 13乃Itaru 2 3,
The method for manufacturing an electronic book, wherein the fixed substrate is a glass substrate or a quartz substrate.
JP2009181178A 2009-08-04 2009-08-04 Method for manufacturing semiconductor device and method for manufacturing electronic book Expired - Lifetime JP5292217B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009181178A JP5292217B2 (en) 2009-08-04 2009-08-04 Method for manufacturing semiconductor device and method for manufacturing electronic book

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009181178A JP5292217B2 (en) 2009-08-04 2009-08-04 Method for manufacturing semiconductor device and method for manufacturing electronic book

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000216697A Division JP4727024B2 (en) 2000-07-17 2000-07-17 Method for manufacturing semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012046222A Division JP5608694B2 (en) 2012-03-02 2012-03-02 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2009258758A JP2009258758A (en) 2009-11-05
JP5292217B2 true JP5292217B2 (en) 2013-09-18

Family

ID=41386136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009181178A Expired - Lifetime JP5292217B2 (en) 2009-08-04 2009-08-04 Method for manufacturing semiconductor device and method for manufacturing electronic book

Country Status (1)

Country Link
JP (1) JP5292217B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101147988B1 (en) * 2010-07-13 2012-05-24 포항공과대학교 산학협력단 Method of manufacturing flexible electronic device using physical peel-off method, flexible electronic device and flexible substrate
EP2624326A4 (en) * 2010-09-29 2017-05-10 Posco Method for manufacturing a flexible electronic device using a roll-shaped motherboard, flexible electronic device, and flexible substrate
KR101262464B1 (en) * 2010-11-24 2013-05-08 주식회사 포스코 Method of manufacturing flexible electronic device using a laser beam
WO2012147672A1 (en) 2011-04-28 2012-11-01 シャープ株式会社 Display module and display device
KR101799937B1 (en) * 2011-05-12 2017-11-22 엘지디스플레이 주식회사 Method of fabricating lightweight and thin liquid crystal display device
KR101888158B1 (en) * 2011-12-02 2018-08-14 엘지디스플레이 주식회사 Method of fabrciation line for attaching thin glass substrate for flat display device
JP2013135181A (en) * 2011-12-27 2013-07-08 Panasonic Corp Flexible device manufacturing method
JP5909468B2 (en) 2012-08-31 2016-04-26 富士フイルム株式会社 Dispersion composition, curable composition using the same, transparent film, microlens, and solid-state imaging device
JP5894943B2 (en) 2012-08-31 2016-03-30 富士フイルム株式会社 Dispersion composition, curable composition using the same, transparent film, microlens, method for producing microlens, and solid-state imaging device
JP5934682B2 (en) 2012-08-31 2016-06-15 富士フイルム株式会社 Curable composition for forming microlenses or undercoat film for color filter, transparent film, microlens, solid-state imaging device, and method for producing curable composition

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267578A (en) * 2000-03-17 2001-09-28 Sony Corp Thin-film semiconductor device, and method for manufacturing the same

Also Published As

Publication number Publication date
JP2009258758A (en) 2009-11-05

Similar Documents

Publication Publication Date Title
JP4727024B2 (en) Method for manufacturing semiconductor device
JP5292217B2 (en) Method for manufacturing semiconductor device and method for manufacturing electronic book
JP4869471B2 (en) Method for manufacturing semiconductor device
US9666601B2 (en) Semiconductor device, and manufacturing method thereof
JP4118485B2 (en) Method for manufacturing semiconductor device
US7161179B2 (en) Semiconductor device and method of manufacturing the same
JP5147794B2 (en) Display device manufacturing method and electronic book manufacturing method
JP5764616B2 (en) Method for manufacturing semiconductor device
JP4118706B2 (en) Method for manufacturing liquid crystal display device
JP4916620B2 (en) Liquid crystal display device and electro-optical device
JP6378372B2 (en) Method for manufacturing semiconductor device
JP6280969B2 (en) Method for manufacturing semiconductor device
JP6166761B2 (en) Method for manufacturing semiconductor device
JP6100950B2 (en) Method for manufacturing semiconductor device
JP2014211638A (en) Method for manufacturing semiconductor device
JP2020074368A (en) Method for manufacturing semiconductor device
JP2018142721A (en) Method for manufacturing semiconductor device
JP5608694B2 (en) Method for manufacturing semiconductor device
JP5143272B2 (en) Method for manufacturing EL display device
JP6395786B2 (en) Manufacturing method of electronic equipment
JP6085015B2 (en) Method for manufacturing display device
JP5955914B2 (en) Method for manufacturing light emitting device
JP6457615B2 (en) Method for manufacturing light emitting device
JP2020079944A (en) Method for manufacturing electronic apparatus
JP2013051430A (en) Method for manufacturing device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120302

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130212

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130610

R150 Certificate of patent or registration of utility model

Ref document number: 5292217

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term