JP2016533608A5 - - Google Patents

Download PDF

Info

Publication number
JP2016533608A5
JP2016533608A5 JP2016546907A JP2016546907A JP2016533608A5 JP 2016533608 A5 JP2016533608 A5 JP 2016533608A5 JP 2016546907 A JP2016546907 A JP 2016546907A JP 2016546907 A JP2016546907 A JP 2016546907A JP 2016533608 A5 JP2016533608 A5 JP 2016533608A5
Authority
JP
Japan
Prior art keywords
slave device
slave
request
control data
data bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016546907A
Other languages
English (en)
Other versions
JP2016533608A (ja
Filing date
Publication date
Priority claimed from US14/507,179 external-priority patent/US9892077B2/en
Application filed filed Critical
Publication of JP2016533608A publication Critical patent/JP2016533608A/ja
Publication of JP2016533608A5 publication Critical patent/JP2016533608A5/ja
Pending legal-status Critical Current

Links

Claims (15)

  1. マスタデバイスであって、
    複数のスレーブデバイスで共有される制御データバスに結合するためのバスインターフェース回路と、
    前記バスインターフェース回路に結合され、
    前記複数のスレーブデバイスによる前記制御データバスへのアクセスを制御し、
    前記制御データバスへのアクセスを要求するスレーブデバイスからスレーブデバイス間通信要求を受信する
    ように構成された処理回路であって、
    前記スレーブデバイス間通信要求が、前記マスタデバイスを迂回しながら、前記スレーブデバイスと、前記複数のスレーブデバイスのうちの別のスレーブデバイスとの間の直接的データ転送のためのものである処理回路と
    を備えるマスタデバイス。
  2. 前記スレーブデバイス間通信要求が、前記要求スレーブデバイスによって別のスレーブデバイスに転送されるべき、要求されるワード数を含む請求項1に記載のマスタデバイス。
  3. 前記スレーブデバイス間通信要求が、前記制御データバスを介して前記要求スレーブデバイスから別のスレーブデバイスに転送されるべき、要求される最大ワード数を含み、前記処理回路が、
    前記要求スレーブデバイスに、前記要求を許可する応答を送る
    ようにさらに構成され
    前記応答が、前記要求において指定された最大ワード数以上であるワード限度数を前記応答内に含めることによって前記要求を許可し、および/または、
    前記処理回路が、
    前記制御データバスを監視して、スレーブデバイス間通信の終了を検出し、
    スレーブデバイス間通信の終了が検出された後、前記制御データバスの制御を回復する
    ようにさらに構成される請求項1に記載のマスタデバイス。
  4. 前記スレーブデバイス間通信要求が、前記制御データバスを介して前記要求スレーブデバイスから別のスレーブデバイスに転送されるべき、要求される最大ワード数を含み、前記処理回路が、
    前記要求スレーブデバイスに、前記要求を拒否する応答を送る
    ようにさらに構成される請求項1に記載のマスタデバイス。
  5. 前記要求される最大ワード数が前記マスタデバイスの現在のワード限度よりも大きい場合、前記スレーブデバイス間通信要求が拒否され、および/または、
    前記処理回路が、
    前記要求スレーブデバイスによって与えられる、要求される最大ワード数が現在のワード限度よりも大きいとき、前記要求スレーブデバイスに、受け入れられるワード数を送ることによって前記要求を拒否する応答を送る
    ようにさらに構成され、および/または、
    前記マスタデバイスがスレーブデバイス間通信をサポートしない場合、前記マスタデバイスが、前記要求を拒否する前記応答を送る請求項4に記載のマスタデバイス。
  6. マスタデバイスによって動作可能な方法であって、
    複数のスレーブデバイスで共有される制御データバスへのアクセスを制御するステップと、
    前記制御データバスへのアクセスを要求するスレーブデバイスから、スレーブデバイス間通信要求を受信するステップであって、前記スレーブデバイス間通信要求が、前記マスタデバイスを迂回しながら、前記スレーブデバイスと、前記複数のスレーブデバイスのうちの別のスレーブデバイスとの間の直接的データ転送のためのものであるステップと
    を含む、方法。
  7. 前記スレーブデバイス間通信要求が、前記制御データバスを介して前記要求スレーブデバイスから別のスレーブデバイスに転送されるべき、要求される最大ワード数を含む請求項6に記載の方法。
  8. 前記要求スレーブデバイスに、前記要求を許可する応答を送るステップ
    をさらに含み、
    前記制御データバスを監視して、スレーブデバイス間通信の終了を検出するステップと、
    スレーブデバイス間通信の終了が検出された後、前記制御データバスの制御を回復するステップと
    をさらに含む請求項7に記載の方法。
  9. 前記要求スレーブデバイスに、前記要求を拒否する応答を送るステップ
    をさらに含み、
    前記要求スレーブデバイスと前記別のスレーブデバイスとの間で一定の量の情報を前記マスタデバイスに転送させるための要求を前記要求スレーブデバイスから受信するステップと、
    前記要求スレーブデバイスと前記別のスレーブデバイスとの間で、要求された情報間のデータを転送するステップと
    をさらに含み、および/または、
    前記要求を拒否する前記応答が、前記要求される最大ワード数未満である、受け入れられるワード数を含む請求項7に記載の方法。
  10. 複数のスレーブデバイスおよび少なくとも1つのマスタデバイスで共有される制御データバスに結合するためのバスインターフェース回路と、
    前記バスインターフェース回路に結合され、
    前記制御データバスを介して前記スレーブデバイスから前記マスタデバイスにスレーブデバイス間通信要求を送る
    ように構成された処理回路であって、前記スレーブデバイス間通信要求が、前記マスタデバイスを迂回しながら、前記スレーブデバイスと、前記複数のスレーブデバイスのうちの別のスレーブデバイスとの間の直接的データ転送のためのものである処理回路と
    を備えるスレーブデバイス。
  11. 前記通信要求が、前記スレーブデバイスによって前記制御データバスを介して別のスレーブデバイスに送信されるべき、要求される最大ワード数を含み、
    前記処理回路が、
    前記マスタデバイスから前記要求を拒否する応答を受信する
    ようにさらに構成される請求項10に記載のスレーブデバイス。
  12. 前記応答が、前記マスタデバイスから普通なら受け入れられるワード数を含み、
    前記処理回路が、
    前記マスタデバイスに新しいスレーブデバイス間通信要求を送る
    ようにさらに構成され、前記新しいスレーブデバイス間通信要求が、受信された受け入れられるワード数以下である、新しい要求される最大ワード数を含み、および/または、
    前記処理回路が、
    前記要求スレーブデバイスと前記別のスレーブデバイスとの間で一定の量の情報を前記マスタデバイスに転送させるための新しい要求を送る
    ようにさらに構成され、および/または、
    前記処理回路が、
    後で、同一の最大ワード数を有する、同一のスレーブデバイス間通信要求を前記マスタデバイスに再送し、または
    要求された前の最大ワード限度未満であるが、初期要求の拒否において前記マスタデバイスによって識別される、受け入れられるワード数よりも大きい第2のワード限度を有する、新しいスレーブデバイス間通信要求を送る
    ようにさらに構成され、および/または、
    前記処理回路が、
    前記要求スレーブデバイスに前記制御データバスの制御を移転するために前記マスタデバイスにマスタ要求を送り、
    前記マスタ要求が前記マスタデバイスによって許可される場合、前記制御データバスの新しいマスタとして動作し、
    所望のデータワード量を別のスレーブデバイスに送る
    ようにさらに構成される請求項11に記載のスレーブデバイス。
  13. 前記処理回路が、
    前記要求を許可する応答を受信し、
    前記制御データバスにスレーブデバイス間通信を送る
    ようにさらに構成され
    前記スレーブデバイス間通信が、前記マスタデバイスによって承認される、受け入れられるワード数に限定される請求項10に記載のスレーブデバイス。
  14. スレーブデバイス上で動作可能な方法であって、
    複数のスレーブデバイスおよび少なくとも1つのマスタデバイスで共有される制御データバスに前記スレーブデバイスを結合するステップと、
    前記制御データバスを介して前記スレーブデバイスから前記マスタデバイスにスレーブデバイス間通信要求を送るステップであって、前記スレーブデバイス間通信要求が、前記マスタデバイスを迂回しながら、前記スレーブデバイスと、前記複数のスレーブデバイスのうちの別のスレーブデバイスとの間の直接的データ転送のためのものであるステップと
    を含む方法。
  15. 前記スレーブデバイス間通信要求が、前記スレーブデバイスによって前記制御データバスを介して別のスレーブデバイスに転送されるべき、要求されるワード数を含み、および/または、
    前記要求を許可する応答を受信するステップと、
    前記制御データバスにスレーブデバイス間通信を送るステップと
    をさらに含み、
    前記スレーブデバイス間通信が、前記マスタデバイスによって承認される、受け入れられるワード数に限定される請求項14に記載の方法。
JP2016546907A 2013-10-07 2014-10-07 カメラ制御インターフェースのスレーブデバイス間通信 Pending JP2016533608A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361887895P 2013-10-07 2013-10-07
US61/887,895 2013-10-07
US14/507,179 US9892077B2 (en) 2013-10-07 2014-10-06 Camera control interface slave device to slave device communication
US14/507,179 2014-10-06
PCT/US2014/059477 WO2015054238A1 (en) 2013-10-07 2014-10-07 Camera control interface slave device to slave device communication

Publications (2)

Publication Number Publication Date
JP2016533608A JP2016533608A (ja) 2016-10-27
JP2016533608A5 true JP2016533608A5 (ja) 2017-10-26

Family

ID=52777895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016546907A Pending JP2016533608A (ja) 2013-10-07 2014-10-07 カメラ制御インターフェースのスレーブデバイス間通信

Country Status (6)

Country Link
US (2) US9892077B2 (ja)
EP (1) EP3055776A1 (ja)
JP (1) JP2016533608A (ja)
KR (1) KR20160065206A (ja)
CN (2) CN105683933B (ja)
WO (1) WO2015054238A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9921981B2 (en) * 2013-08-24 2018-03-20 Qualcomm Incorporated Method to minimize the number of IRQ lines from peripherals to one wire
US9519603B2 (en) * 2013-09-09 2016-12-13 Qualcomm Incorporated Method and apparatus to enable multiple masters to operate in a single master bus architecture
DE102014203072A1 (de) * 2014-02-20 2015-08-20 Robert Bosch Gmbh Energiesparender Betrieb eines Kommunikationssystems
US10454495B2 (en) * 2014-09-18 2019-10-22 Intel Corporation Apparatus and method for mapping binary to ternary and its reverse
US20180054216A1 (en) * 2016-08-22 2018-02-22 Qualcomm Incorporated Flipped bits for error detection and correction for symbol transition clocking transcoding
US20180357199A1 (en) * 2017-06-12 2018-12-13 Qualcomm Incorporated Slave-to-slave communication in i3c bus topology
TWI827561B (zh) * 2017-11-03 2024-01-01 美商高通公司 具有遮罩寫入之無線電頻率前端裝置及其方法
JP6981290B2 (ja) * 2018-02-14 2021-12-15 オムロン株式会社 スレーブ装置、制御システム、レスポンスデータの通信方法、および、レスポンスデータの通信プログラム
US10725949B2 (en) * 2018-08-28 2020-07-28 Qualcomm Incorporated Slave-to-slave direct communication
TWI733399B (zh) * 2019-04-07 2021-07-11 新唐科技股份有限公司 安全裝置、安全方法、安全系統以及安全設備
US10936234B2 (en) * 2019-05-22 2021-03-02 Macronix International Co., Ltd. Data transfer between memory devices on shared bus
US11334511B2 (en) * 2019-10-17 2022-05-17 Intel Corporation System, apparatus and method for peer-to-peer communication on a multi-drop interconnect
CN111835610B (zh) * 2020-05-29 2022-05-03 中车株洲电力机车研究所有限公司 数据共享方法、系统、存储介质及电子设备
US11847087B2 (en) * 2021-09-16 2023-12-19 Qualcomm Incorporated Systems and methods for chip operation using serial peripheral interface (SPI) with reduced pin options

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09185580A (ja) * 1995-12-28 1997-07-15 Hitachi Ltd バスシステム
US6047336A (en) 1998-03-16 2000-04-04 International Business Machines Corporation Speculative direct memory access transfer between slave devices and memory
AU7039398A (en) * 1998-03-20 1999-10-18 Raymond Horn Addressing scheme for doubling the transmission capacity of a master-controlled slave-to-slave communication in any kind of bus system
JP2000231539A (ja) * 1999-02-12 2000-08-22 Ricoh Co Ltd データ転送システムおよびデータ転送方法
JP4056832B2 (ja) * 2002-09-04 2008-03-05 富士通テン株式会社 データ通信方法
US7568034B1 (en) * 2003-07-03 2009-07-28 Google Inc. System and method for data distribution
JP4458873B2 (ja) * 2004-02-16 2010-04-28 株式会社リコー シリアルデータ転送方法とその装置
JP4668645B2 (ja) 2005-02-24 2011-04-13 パナソニック株式会社 Dmaコントローラ及びデータ転送制御方法
JP4881140B2 (ja) * 2006-12-07 2012-02-22 キヤノン株式会社 データ転送装置、データ転送制御方法、およびデータ転送制御プログラム
JP2009080609A (ja) * 2007-09-26 2009-04-16 Fujitsu Microelectronics Ltd 半導体装置、バスインターコネクトおよびバスインターコネクトのデータ転送方法
US7809873B2 (en) * 2008-04-11 2010-10-05 Sandisk Il Ltd. Direct data transfer between slave devices
US8156274B2 (en) * 2009-02-02 2012-04-10 Standard Microsystems Corporation Direct slave-to-slave data transfer on a master-slave bus
JP2012128816A (ja) * 2010-12-17 2012-07-05 Toshiba Corp メモリシステム

Similar Documents

Publication Publication Date Title
JP2016533608A5 (ja)
JP2015526776A5 (ja)
WO2018125518A3 (en) Computer program product, system, and method to allow a host and a storage device to communicate using different fabric, transport, and direct memory access protocols
WO2015191647A3 (en) Dynamic filtering and precision alteration of query responses responsive to request load
RU2016136184A (ru) Процедура запроса планирования для d2d-связи
US20160261561A1 (en) One-way gateway, and vehicle network system and method for protecting network within vehicle using one-way gateway
JP2017500631A5 (ja)
JP2012104049A5 (ja)
JP2009260966A5 (ja)
JP2016076744A5 (ja)
JP2016076257A5 (ja)
JP2013226037A5 (ja)
WO2017106677A8 (en) Systems and methods for resolving data discrepancy
US9596225B2 (en) Out-of-vehicle device interface apparatus and method for protecting in-vehicle network
JP2017510169A5 (ja)
EP4246892A3 (en) Method and system for controlling the exchange of privacy-sensitive information
JP2015150706A5 (ja)
JP2015041298A5 (ja) 情報処理装置、その制御方法及びプログラム
RU2017133752A (ru) Конфигурирование соединенной с сетью осветительной системы
JP2015162762A5 (ja)
JP2015177298A5 (ja)
JP2016532967A5 (ja)
JP2016539400A5 (ja)
JP2017523522A5 (ja)
JP2016218923A5 (ja)