JP2016532950A - I/oプロトコルまたはターゲットデバイスによってサポートされないときにキューバリアを設けること - Google Patents
I/oプロトコルまたはターゲットデバイスによってサポートされないときにキューバリアを設けること Download PDFInfo
- Publication number
- JP2016532950A JP2016532950A JP2016529873A JP2016529873A JP2016532950A JP 2016532950 A JP2016532950 A JP 2016532950A JP 2016529873 A JP2016529873 A JP 2016529873A JP 2016529873 A JP2016529873 A JP 2016529873A JP 2016532950 A JP2016532950 A JP 2016532950A
- Authority
- JP
- Japan
- Prior art keywords
- task
- target device
- host controller
- queue
- tasks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
- G06F9/522—Barrier synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Advance Control (AREA)
- Information Transfer Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
Description
本特許出願は、本出願の譲受人に譲渡され、参照により本明細書に明確に組み込まれる、2013年7月23日に出願された「Providing Queue Barriers When Unsupported By An I/O Protocol or Target Device」と題する米国仮出願第61/857,570号の優先権を主張する。
本開示の種々の特徴および態様は、受信側ターゲットデバイスまたはインターフェースプロトコルが、キュー順序付けに関するサポートを提供しない場合であっても、タスクが特定の順序付けにおいて実行されることを保証することに関連する。ホストデバイス上で動作するホストソフトウェアが、特定のタスクに、キューバリア(QBR)インジケータ(たとえば、タグまたはマーカ)を付けることができる。しかしながら、ホストデバイスが通信するターゲットI/Oデバイス、および/または用いられるI/O通信プロトコルが、そのようなQBRインジケータをサポートしない場合がある。そのため、ホストI/Oコントローラが、QBRインジケータでタグ付けされるか、またはQBRインジケータを付けられたタスクを処理するとき、先行して(ターゲットI/Oデバイスにおいて)キューに入れられたすべてのタスクが実行されるまで、ホストI/OコントローラはそのタスクをターゲットI/Oデバイスに送らない。ターゲットI/Oデバイスは、各タスクが実行または処理されるのに応じて、ホストI/Oコントローラに実行確認応答を送ることができる。ホストデバイスにおけるホストI/Oコントローラは、QBR付きのタスク後にキューに入れられたすべてのタスクを引き延ばす/保留することもでき、QBR付きのタスクが実行された後にのみ、それらのタスクをターゲットI/Oデバイスに渡すことができる。このようにして、ホストデバイスのホストI/Oコントローラにおいて、I/Oインターフェースの一部としてキューバリアを実施することができる。たとえば、ホストI/Oコントローラにおけるそのようなキューバリアは、I/O通信プロトコルおよび/またはターゲットI/Oデバイスによってキューバリアがネイティブにサポートされない場合に有用な場合がある。他の例では、ホストI/Oコントローラにおけるそのようなキューバリアは、I/O通信プロトコルがキューバリアをサポートする場合であっても有用な場合がある。たとえば、I/O通信プロトコルがキューバリアをサポートする場合であっても、たとえば、他のキューバリアが依然として進行中である間にI/O通信プロトコルがキューバリアコマンドを送ることを許されない場合があるので、依然としてホストI/Oコントローラがキューバリアも実施できるようにすることが望ましい場合がある。こ
の概念は、1つまたは複数のQBRを付けられた/QBRでタグ付けされたタスクが、キュー内で任意の一時点で(すなわち、同時に)用いられることを企図している。
図1は、バス106を介してターゲットI/Oデバイス104に結合され、キューバリア機能を実施するように構成されるホストデバイス102を備えるシステムのブロック図である。ホストデバイス102は、ホストソフトウェア108と、タスクキュー109と、ホストコントローラ110とを含むことができる。ターゲットI/Oデバイス104は、コントローラ112と、タスクキューと、記憶デバイス116とを含むことができる。ホストタスクキュー109は、ターゲットI/Oデバイス104に送られるタスクを保留することができる。たとえば、そのようなホストタスクキュー109は、ホストコントローラ110にタスクを与えるためにホストソフトウェア108によって用いられる場合があり、タスクがターゲットI/Oデバイス104に送られるまでタスクを保留するために用いられる場合がある。
図5は、ホスト制御によるキューバリア機能を実施するホストデバイスの一例を示すブロック図である。ホストデバイス502は、処理回路504と、ホストコントローラ506と、プロセッサ可読記憶媒体/デバイス508と、メモリデバイス530と、トランシーバ回路512と、バス510とを含むことができる。
図7は、キューバリア機能を支援にするように構成される例示的なホストコントローラを示すブロック図である。この例では、ホストコントローラ702は、1つまたは複数のレジスタ708および/または入力/出力通信インターフェースもしくは回路710に結合されるコントローラ処理回路704を含むことができる。コントローラ処理回路704は、タスク処理モジュール/回路711、キューバリアインジケータ検出モジュール/回路712、タスク休止モジュール/回路714、および/またはタスク再開モジュール/回路716を含むことができる。
104 ターゲットI/Oデバイス
106 バス
108 ホストソフトウェア
109 ホストタスクキュー
110 ホストコントローラ
112 ターゲットコントローラ
116 記憶デバイス
302 第1のタスクキュー
304 第2のタスクキュー
502 ホストデバイス
504 処理回路
506 ホストコントローラ
508 プロセッサ可読記憶媒体/デバイス
510 バス
512 トランシーバ回路
514 タスク発生器モジュール/回路
516 キューバリアマーキングモジュール/回路
520 キューバリアインジケータチェッカ
522 タスクキュー
524 タスク発生器命令
526 キューバリアマーキング命令
530 メモリデバイス
702 ホストコントローラ
704 コントローラ処理回路
706 記憶デバイス
708 レジスタ
710 入力/出力通信インターフェースまたは回路
711 タスク処理モジュール/回路
712 キューバリアインジケータ検出モジュール/回路
714 タスク休止モジュール/回路
716 タスク再開モジュール/回路
719 タスク処理命令
720 キューバリアインジケータ検出命令
722 タスク休止命令
724 タスク再開命令
726 タスクキュー
Claims (23)
- ホストコントローラであって、
ターゲットデバイスと通信するための通信インターフェースと、
前記通信インターフェースに結合された処理回路とを備え、前記処理回路は、
キューバリアインジケータ付きの第1のタスクを入手し、
前記ターゲットデバイスへの前記第1のタスクの送信を引き延ばし、
前記ターゲットデバイスから、先行して送られたすべてのタスクが処理されたという指示が受信されると、前記第1のタスクを前記ターゲットデバイスに送るように構成される、ホストコントローラ。 - 前記処理回路はさらに、
タスクキューから複数のタスクを順次に入手し、前記第1のタスクは前記複数のタスクの中の1つであり、
各タスクがキューバリアインジケータを付けられているか否かを確認し、
前記第1のタスクが前記キューバリアインジケータを付けられていると判断するように構成される、請求項1に記載のホストコントローラ。 - 前記処理回路はさらに、
前記ターゲットデバイスから、先行して送られたすべてのタスクが処理されたという指示が受信されるまで、前記第1のタスク後に生じる任意のタスクの前記ターゲットデバイスへの送信を引き延ばすように構成される、請求項1に記載のホストコントローラ。 - 前記処理回路はさらに、
前記ターゲットデバイスから、前記第1のタスクが処理されたという指示が受信されると、前記第1のタスク後に生じる任意のタスクを前記ターゲットデバイスに送るように構成される、請求項3に記載のホストコントローラ。 - 前記ホストコントローラおよび前記ターゲットデバイスは、キューバリアインジケータ機能がサポートされないプロトコルを用いて通信する、請求項1に記載のホストコントローラ。
- 前記ターゲットデバイスにおいて、個別のキューバリアインジケータ機能がサポートされない、請求項1に記載のホストコントローラ。
- 前記キューバリアインジケータは、前記ターゲットデバイスにおいてサポートされるか、または前記ホストコントローラと前記ターゲットデバイスとの間の入力/出力通信プロトコルにおいてサポートされる個別のキューバリア機能とは異なる、請求項1に記載のホストコントローラ。
- 前記ホストコントローラは前記ターゲットデバイスとは個別のデバイスである、請求項1に記載のホストコントローラ。
- 前記ホストコントローラは、単一の半導体デバイスにおいて前記ターゲットデバイスと一体に構成される、請求項1に記載のホストコントローラ。
- 前記ターゲットデバイスは記憶デバイスであり、前記タスクは読出し動作および/または書込み動作を含む、請求項1に記載のホストコントローラ。
- 前記第1のタスクは、前記キューバリアインジケータを伴うことなく前記ターゲットデバイスに送られる、請求項1に記載のホストコントローラ。
- 前記第1のタスクおよび他のタスクは、前記処理回路によってタスクキューから入手され、前記第1のタスクおよび他のタスクの各々は、各タスクがキューバリアインジケータを付けられた他のタスクに対して前記タスクキューに入れられた前記順序において前記処理回路によって処理される、請求項1に記載のホストコントローラ。
- ターゲットデバイスと通信するためにホストコントローラ上で使用できる方法であって、
キューバリアインジケータ付きの第1のタスクを入手するステップと、
前記ターゲットデバイスへの前記第1のタスクの送信を引き延ばすステップと、
前記ターゲットデバイスから、先行して送られたすべてのタスクが処理されたという指示が受信されると、前記第1のタスクを前記ターゲットデバイスに送るステップとを含む、ターゲットデバイスと通信するためにホストコントローラ上で使用できる方法。 - タスクキューから複数のタスクを順次に入手するステップであって、前記第1のタスクは前記複数のタスクの中の1つである、入手するステップと、
各タスクがキューバリアインジケータを付けられているか否かを確認するステップと、
前記第1のタスクが前記キューバリアインジケータを付けられていると判断するステップとをさらに含む、請求項13に記載の方法。 - 前記ターゲットデバイスから、先行して送られたすべてのタスクが処理されたという指示が受信されるまで、前記第1のタスク後に生じる任意のタスクの前記ターゲットデバイスへの送信を引き延ばすステップをさらに含む、請求項14に記載の方法。
- 前記ターゲットデバイスから、前記第1のタスクが処理されたという指示が受信されると、前記第1のタスク後に生じる任意のタスクを前記ターゲットデバイスに送るステップをさらに含む、請求項15に記載の方法。
- 前記ホストコントローラおよび前記ターゲットデバイスは、キューバリアインジケータ機能がサポートされないプロトコルを用いて通信する、請求項13に記載の方法。
- 前記キューバリアインジケータは、前記ターゲットデバイスにおいてサポートされるか、または前記ホストコントローラと前記ターゲットデバイスとの間の入力/出力通信プロトコルにおいてサポートされる個別のキューバリア機能とは異なる、請求項13に記載の方法。
- 前記キューバリアインジケータ機能は前記ターゲットデバイスにおいてサポートされない、請求項13に記載の方法。
- 1つまたは複数の命令を有する非一時的プロセッサ可読記憶媒体であって、前記1つまたは複数の命令は、少なくとも1つの処理回路によって実行されたときに、前記少なくとも1つの処理回路に、
キューバリアインジケータ付きの第1のタスクを入手させ、
前記ターゲットデバイスへの前記第1のタスクの送信を引き延ばさせ、
前記ターゲットデバイスから、先行して送られたすべてのタスクが処理されたという指示が受信されると、前記第1のタスクを前記ターゲットデバイスに送らせる、1つまたは複数の命令を有する非一時的プロセッサ可読記憶媒体。 - 1つまたは複数の命令をさらに有し、前記1つまたは複数の命令は、少なくとも1つの処理回路によって実行されたときに、前記少なくとも1つの処理回路に、
タスクキューから複数のタスクを順次に入手させ、前記第1のタスクは前記複数のタスクの中の1つであり、
各タスクがキューバリアインジケータを付けられているか否かを確認させ、
前記第1のタスクが前記キューバリアインジケータを付けられていると判断させる、請求項20に記載の非一時的プロセッサ可読記憶媒体。 - 1つまたは複数の命令をさらに有し、前記1つまたは複数の命令は、少なくとも1つの処理回路によって実行されたときに、前記少なくとも1つの処理回路に、
前記ターゲットデバイスから、先行して送られたすべてのタスクが処理されたという指示が受信されるまで、前記第1のタスク後に生じる任意のタスクの前記ターゲットデバイスへの送信を引き延ばさせる、請求項20に記載の非一時的プロセッサ可読記憶媒体。 - 1つまたは複数の命令をさらに有し、前記1つまたは複数の命令は、少なくとも1つの処理回路によって実行されたときに、前記少なくとも1つの処理回路に、
前記ターゲットデバイスから、前記第1のタスクが処理されたという指示が受信されると、前記第1のタスク後に生じる任意のタスクを前記ターゲットデバイスに送らせる、請求項20に記載の非一時的プロセッサ可読記憶媒体。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361857570P | 2013-07-23 | 2013-07-23 | |
US61/857,570 | 2013-07-23 | ||
US14/338,235 | 2014-07-22 | ||
US14/338,235 US20150033234A1 (en) | 2013-07-23 | 2014-07-22 | Providing queue barriers when unsupported by an i/o protocol or target device |
PCT/US2014/047906 WO2015013458A1 (en) | 2013-07-23 | 2014-07-23 | Providing queue barriers when unsupported by an i/o protocol or target device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016532950A true JP2016532950A (ja) | 2016-10-20 |
Family
ID=52391622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016529873A Ceased JP2016532950A (ja) | 2013-07-23 | 2014-07-23 | I/oプロトコルまたはターゲットデバイスによってサポートされないときにキューバリアを設けること |
Country Status (7)
Country | Link |
---|---|
US (1) | US20150033234A1 (ja) |
EP (1) | EP3025231A1 (ja) |
JP (1) | JP2016532950A (ja) |
CN (1) | CN105453043B (ja) |
AR (1) | AR099258A1 (ja) |
TW (1) | TWI619078B (ja) |
WO (1) | WO2015013458A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190051416A (ko) * | 2017-11-07 | 2019-05-15 | 삼성전자주식회사 | 반도체 장치 및 반도체 시스템 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9824004B2 (en) | 2013-10-04 | 2017-11-21 | Micron Technology, Inc. | Methods and apparatuses for requesting ready status information from a memory |
US10108372B2 (en) * | 2014-01-27 | 2018-10-23 | Micron Technology, Inc. | Methods and apparatuses for executing a plurality of queued tasks in a memory |
JP6356624B2 (ja) * | 2015-03-23 | 2018-07-11 | 東芝メモリ株式会社 | メモリデバイスおよび情報処理装置 |
TWI629638B (zh) * | 2015-11-10 | 2018-07-11 | 慧榮科技股份有限公司 | 儲存裝置及其任務執行方法、對應於儲存裝置的主機及其任務執行方法、以及應用於儲存裝置的控制單元 |
US10534540B2 (en) * | 2016-06-06 | 2020-01-14 | Micron Technology, Inc. | Memory protocol |
CN110501511B (zh) * | 2019-08-13 | 2023-08-08 | 迈克医疗电子有限公司 | 在线试剂调整方法、装置及分析检测系统 |
CN116339944B (zh) * | 2023-03-14 | 2024-05-17 | 海光信息技术股份有限公司 | 任务处理方法、芯片、多芯片模块、电子设备和存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6079012A (en) * | 1994-04-28 | 2000-06-20 | Hewlett-Packard Company | Computer that selectively forces ordered execution of store and load operations between a CPU and a shared memory |
JP2005293066A (ja) * | 2004-03-31 | 2005-10-20 | Nec Corp | 完了待ち合わせシステム及び完了待ち合わせプログラム |
JP2008508586A (ja) * | 2004-07-29 | 2008-03-21 | 株式会社ソニー・コンピュータエンタテインメント | 非対称型異種混合マルチプロセッサ環境(asymmetricheterogeneousmultiprocessorenvironment)におけるメモリバリア要素(Primitive) |
US20110093636A1 (en) * | 2009-10-20 | 2011-04-21 | Johan Matterne | Data processing apparatus and method for connection to interconnect circuitry |
JP2012528399A (ja) * | 2009-05-26 | 2012-11-12 | クアルコム,インコーポレイテッド | 弱く順序付けられたストレージシステムにおいてメモリバリアコマンドを発行するための方法および装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6643718B1 (en) * | 2000-07-21 | 2003-11-04 | Silicon Integrated Systems Corporation | Method and apparatus for controlling order dependency of items in a multiple FIFO queue structure |
TW515960B (en) * | 2000-08-11 | 2003-01-01 | Via Tech Inc | Architecture and method of extended bus and bridge thereof |
US7180862B2 (en) * | 2002-07-18 | 2007-02-20 | Intel Corporation | Apparatus and method for virtual output queue feedback |
US6901463B2 (en) * | 2003-03-05 | 2005-05-31 | Sun Microsystems, Inc. | Method and device for linking work requests with completion queue entries |
WO2004104838A1 (ja) * | 2003-05-21 | 2004-12-02 | Fujitsu Limited | データアクセス応答システム、ストレージシステム、クライアント装置、キャッシュ装置、およびデータアクセス応答システムへのアクセス方法 |
US8645959B2 (en) * | 2005-03-30 | 2014-02-04 | Intel Corporaiton | Method and apparatus for communication between two or more processing elements |
CN100407171C (zh) * | 2005-09-13 | 2008-07-30 | 威盛电子股份有限公司 | 设置高速缓存线填充总线存取优先级的微处理器和方法 |
CN101165655A (zh) * | 2006-10-20 | 2008-04-23 | 国际商业机器公司 | 多处理器计算系统及其任务分配方法 |
US7743191B1 (en) * | 2007-12-20 | 2010-06-22 | Pmc-Sierra, Inc. | On-chip shared memory based device architecture |
US8214604B2 (en) * | 2008-02-01 | 2012-07-03 | International Business Machines Corporation | Mechanisms to order global shared memory operations |
FR2939922B1 (fr) * | 2008-12-16 | 2011-03-04 | Bull Sas | Gestionnaire physique de barriere de synchronisation entre processus multiples |
US8607234B2 (en) * | 2009-07-22 | 2013-12-10 | Empire Technology Development, Llc | Batch scheduling with thread segregation and per thread type marking caps |
US8250576B2 (en) * | 2009-09-30 | 2012-08-21 | Microsoft Corporation | Structured task hierarchy for a parallel runtime |
GB2489278B (en) * | 2011-03-24 | 2019-12-25 | Advanced Risc Mach Ltd | Improving the scheduling of tasks to be performed by a non-coherent device |
-
2014
- 2014-07-22 US US14/338,235 patent/US20150033234A1/en not_active Abandoned
- 2014-07-23 AR ARP140102736A patent/AR099258A1/es unknown
- 2014-07-23 EP EP14755734.2A patent/EP3025231A1/en not_active Ceased
- 2014-07-23 WO PCT/US2014/047906 patent/WO2015013458A1/en active Application Filing
- 2014-07-23 JP JP2016529873A patent/JP2016532950A/ja not_active Ceased
- 2014-07-23 CN CN201480041360.4A patent/CN105453043B/zh active Active
- 2014-07-24 TW TW103125378A patent/TWI619078B/zh not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6079012A (en) * | 1994-04-28 | 2000-06-20 | Hewlett-Packard Company | Computer that selectively forces ordered execution of store and load operations between a CPU and a shared memory |
JP2005293066A (ja) * | 2004-03-31 | 2005-10-20 | Nec Corp | 完了待ち合わせシステム及び完了待ち合わせプログラム |
JP2008508586A (ja) * | 2004-07-29 | 2008-03-21 | 株式会社ソニー・コンピュータエンタテインメント | 非対称型異種混合マルチプロセッサ環境(asymmetricheterogeneousmultiprocessorenvironment)におけるメモリバリア要素(Primitive) |
JP2012528399A (ja) * | 2009-05-26 | 2012-11-12 | クアルコム,インコーポレイテッド | 弱く順序付けられたストレージシステムにおいてメモリバリアコマンドを発行するための方法および装置 |
US20110093636A1 (en) * | 2009-10-20 | 2011-04-21 | Johan Matterne | Data processing apparatus and method for connection to interconnect circuitry |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190051416A (ko) * | 2017-11-07 | 2019-05-15 | 삼성전자주식회사 | 반도체 장치 및 반도체 시스템 |
KR102327878B1 (ko) | 2017-11-07 | 2021-11-17 | 삼성전자주식회사 | 반도체 장치 및 반도체 시스템 |
US11500800B2 (en) | 2017-11-07 | 2022-11-15 | Samsung Electronics Co., Ltd. | Semiconductor devices including command priority policy management and related systems |
Also Published As
Publication number | Publication date |
---|---|
US20150033234A1 (en) | 2015-01-29 |
AR099258A1 (es) | 2016-07-13 |
EP3025231A1 (en) | 2016-06-01 |
TW201516875A (zh) | 2015-05-01 |
CN105453043A (zh) | 2016-03-30 |
WO2015013458A1 (en) | 2015-01-29 |
CN105453043B (zh) | 2019-12-13 |
TWI619078B (zh) | 2018-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016532950A (ja) | I/oプロトコルまたはターゲットデバイスによってサポートされないときにキューバリアを設けること | |
US10338846B2 (en) | Method for reducing read buffer size requirements in NVMe based solid state drives | |
US9152474B2 (en) | Context aware synchronization using context and input parameter objects associated with a mutual exclusion lock | |
US9442793B2 (en) | Robust hardware/software error recovery system | |
DE602005009494D1 (de) | Bildung einer befehlsreihenfolge in einer nicht sequentiell dma-befehlswarteschlange | |
US10102159B2 (en) | Method of achieving low write latency in a data storage system | |
EP3230861B1 (en) | Technologies for fast synchronization barriers for many-core processing | |
CN100416496C (zh) | 更新指令错误状态寄存器 | |
US9304711B2 (en) | Latency reduction in read operations from data storage in a host device | |
KR102055228B1 (ko) | 상수 캐시를 이용하여 리터럴 생성 데이터를 의존 명령들로 보다 효율적으로 포워딩하기 위한 방법 및 장치 | |
US9477458B2 (en) | Dynamic timeout determination for microcontroller management of firmware updates | |
US20140331021A1 (en) | Memory control apparatus and method | |
TWI650703B (zh) | 在記憶體內之資料的非同步複製 | |
US20140340974A1 (en) | Apparatus and method for writing data into storage of electronic device | |
CN112130886B (zh) | 一种交通信号控制机的主控程序升级方法及装置 | |
KR101530479B1 (ko) | Ic 카드 및 휴대 가능 전자 장치 | |
US9418038B2 (en) | Method and system for accessing data | |
KR100966999B1 (ko) | 플래시 메모리 업데이트 장치 및 방법 | |
JP6138482B2 (ja) | 組み込みシステム | |
CN108509013B (zh) | 一种处理指令的方法及装置 | |
CN115903558A (zh) | 集成电路、控制方法和电子设备 | |
JP2017049705A5 (ja) | ||
JP2008293078A (ja) | ホストコントローラ、電子機器、及び、ホスト制御方法 | |
KR20150041733A (ko) | 저장 명령을 효율적으로 처리하는 방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180618 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180816 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190128 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20190527 |