JP2016529626A - サーバ／ラックシステムのブート時ピーク消費電力の最適化 - Google Patents

Abstract

サーバ及び／又はラックシステムのブート時ピーク消費電力の最適化に関する方法と装置を説明する。一実施形態では、コンピューティングデバイスのブートプロセスにおけるモジュール実行シーケンスを示す、コンピューティングデバイスのモジュール実行シーケンスを決定する。モジュール実行シーケンスは、コンピューティングデバイスのブートプロセスにおけるコンピューティングデバイスの各モジュールの消費電力とタイムラインとに少なくとも部分的に基づいて決定される。他の実施形態も特許請求の範囲に記載し、かつ記載した。

Description

本開示は、概してコンピューティングの分野に関する。具体的には、一実施形態は概してサーバ及び／又はラックシステムのブート時ピーク消費電力（ｂｏｏｔ−ｔｉｍｅ ｐｅａｋ ｐｏｗｅｒ ｃｏｎｓｕｍｐｔｉｏｎ）の最適化に関する。

ラックシステムの電源に対する電力割り当て（ｐｏｗｅｒ ｂｕｄｇｅｔ）を設計する際、設計者は可能性のある最大限の電力消費を考慮し、これは通常サーバのブート時に起こる。ワーストケースは、ラックにマウントされたすべてのサーバの電源が同時に入れられた時、またはすべてのサーバが同時にリブートされた時である。サーバのピーク電力消費は、ブートプロセス中の一定の時にのみ生じ、数十秒は続くが、数分は続かないことがある。そのため、ラックの電源は、このピーク電力時に電源供給できなければならず、これが頻繁ではなく比較的短時間であってもそうである。これにより電源コストが上がり、滅多に使われないヘッドルームキャパシティ（ｈｅａｄｒｏｏｍ ｃａｐａｃｉｔｙ）が資源の無駄となる。

詳細な説明は、添付した図面を参照して行う。図中、参照数字の最も左の桁は、その参照数字が最初に現れる図面を指す。異なる図面で同じ参照番号を用いて、同様の又は同一のアイテムを示す。
幾つかの実施形態による、２つのサーバの消費電力の変動（ｐｏｗｅｒ ｂｅｈａｖｉｏｒ）例を示すグラフである。 幾つかの実施形態による、２つのサーバの消費電力の変動例を示すグラフである。 幾つかの実施形態による、様々なコンピューティングシステムのブート時ピーク消費電力を最適化する方法を示すフロー図である。 幾つかの実施形態による、様々なコンピューティングシステムのブート時ピーク消費電力を最適化する方法を示すフロー図である。 幾つかの実施形態による、様々なコンピューティングシステムのブート時ピーク消費電力を最適化する方法を示すフロー図である。 ここに説明する様々な実施形態を実装するのに利用可能なコンピューティングシステムの実施形態を示すブロック図である。 ここに説明する様々な実施形態を実装するのに利用可能なコンピューティングシステムの実施形態を示すブロック図である。 ここに説明する様々な実施形態を実装するのに利用可能なコンピューティングシステムの実施形態を示すブロック図である。

以下の説明では、様々な実施形態をよく理解してもらうために、具体的な詳細事項を多数記載する。しかし、さまざまな実施形態はこれらの具体的な詳細事項がなくても実施することができる。他の場合には、具体的な実施形態を分かりにくくしないように、周知の方法、手順、コンポーネント、回路は詳細には説明していない。さらに、実施形態の様々な態様は、集積半導体回路（「ハードウェア」）、一又は複数のプログラムに組織化されたコンピュータ読み取り可能命令（「ソフトウェア」）、又はハードウェアとソフトウェアの組合せなどの様々な手段を用いて実行できる。本開示の目的において、「ロジック」とはハードウェア、ソフトウェア、ファームウェア（ＦＭ）またはこれらの組み合わせのどれかを意味するものとする。

幾つかの実施形態では、サーバ及び／又はラックシステムのブート時ピーク消費電力を最適化する手法を提供する。さらに、ここで「ラック（ｒａｃｋ）」システムを参照して説明する手法は、他のタイプのサーバ構成に適用してもよい。また、上記の通り、ラックシステムの電源（ＰＳＵまたは電源ユニットとも言う）に対するパワーバジェット（ｐｏｗｅｒ ｂｕｄｇｅｔ）を設計する際、設計者は可能性のある最大消費電力を考慮する。これにより、サーバの所有者が支払わなければならない電気料金とラックＰＳＵコストとが高くなり、ほとんど使われないヘッドルームキャパシティ（ｈｅａｄｒｏｏｍ ｃａｐａｃｉｔｙ）が資源の無駄となる。このため、一実施形態では、各サーバのブート性能を犠牲にせずに、ラックのピーク消費電力を下げる方法を提供する。これにより、最大容量がより小さく、より安価なラックＰＳＵの使用が可能となる。さらにまた、消費電力の削減によりＰＳＵのコストを削減でき、ラックスペースのコストを削減でき得る（特に、何万台というラックが展開されている現代のデータセンターにおいていくら節約できるか考えるときにそうである）。

幾つかの実施形態では、各サーバにおいて、何時、どのＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ）モジュールがどのくらい電力を消費するかに関する情報が特定され、ログ／格納される。この情報に基づいて、各サーバにおけるモジュール実行シーケンスを調節し、結果として、すべてのターゲットサーバのそのブートプロセスにおけるピーク消費電力を全体的に削減するため、すべてのターゲットサーバをどう調整するか判断する。例えば、ブートデータは自動的に収集され、その情報を用いて、ターゲットサーバにおけるブートシーケンスを最適化する結果を計算し提供する。かかるアプローチは非常に生産的であり、どんなスケールのサーバにも、どんなハードウェア構成であっても、ブート性能を低下させることなく適用できるだろう。

さらに、ブートプロセス中の一定の初期化順序は、例えば正しい動作をいじするため、維持しなければならないかも知れない。例えば、メモリコントローラは、メモリへのアクセスを可能とするため、メモリの前に初期化されなければならない。

ここに説明するように、ＢＩＯＳモジュールは、ブート時に実行シーケンスを（例えば、ＢＩＯＳを介して）設定可能なコンポーネント（図４ないし図６のコンピューティングシステムを含む様々なコンピューティングシステムを参照してここに説明するソフトウェアコンポーネント／ロジックなど）を言う。さらに、幾つかの実施形態では、ＵＥＦＩ（Ｕｎｉｆｉｅｄ Ｅｘｔｅｎｓｉｂｌｅ Ｆｉｒｍｗａｒｅ Ｉｎｔｅｒｆａｃｅ）を利用して、ハードウェアモジュールを構成し、異なる消費電力レベルとしてもよい。また、一以上のセンサ（図示せず）が、モジュールに熱的に近くまたは熱的に結合しており、これを用いて消費電力と、消費電力データを検出するここに説明するタイムラインデータと、ブートプロセス中のタイムラインデータとを検出してもよい。

さらにまた、幾つかの実施形態はサーバ／ラックシステムを参照して説明するが、実施形態は、かかる大規模アーキテクチャに限定されず、実行時よりもブート時により多くの電力を消費する、より小規模のシステム（例えば、複数のプロセッサその他のコンポーネントを有するもの）に適用してもよい。

様々な実施形態を詳細に説明するため、２つのサーバ（図１ないし図２に示したサーバ１とサーバ２）がマウントされた単純化されたラックシステムを考える。図１は、幾つかの実装による、最適化していないラックに対して２つのサーバの電力変動（ｐｏｗｅｒ ｂｅｈａｖｉｏｒ）を示すグラフ例である。図１は、両方のサーバが同時にブートされる時の電力変動を示し、個々の消費電力と合計の消費電力とを示している。

図１を参照して、Ａ、Ｂ及びＣはサーバ１のＢＩＯＳモジュールであり、Ｘ、Ｙ及びＺはサーバ２のＢＩＯＳモジュールである。モジュールＡ、Ｂ及びＣの開始及び終了時間はそれぞれ｛［０，１０］，［１０，１６］，［１６，２５］｝である。モジュールＡ、Ｂ及びＣの消費電力は｛５，１０，１８｝である。モジュールＸ、Ｙ、Ｚの開始／終了時間はそれぞれ｛［０，７］，［７，１８］，［１８，２６］｝であり、モジュールＸ、Ｙ、Ｚの消費電力は｛１５，８，１７｝である。

各サーバにおける各モジュールの開始／終了時間と消費電力は、ブートログ（ｂｏｏｔ ｌｏｇ）からすべて決定することができる。ラック消費電力はサーバ１とサーバ２の消費電力の和である。そのため、両方のサーバが電源を入れられると、ラックのピーク消費電力は［１８，２５］に起こり、ピーク値は１８＋１７＝３５である。これはサーバ１でモジュールＣが実行され、サーバ２でモジュールＺが実行される時である。

これらを受けて、一実施形態では、各サーバにおけるモジュール実行シーケンスを最適化する。 例えば、図１の場合に、サーバ２のモジュール実行シーケンスをＸ→Ｙ→ＺからＸ→Ｚ→Ｙに変更すると、図１のグラフは図２のグラフに変わる。これは、一実施形態による、最適化されたラックに対する２つのサーバの電力変動を示すグラフ例を示している。

図２から分かるように、ラックピーク電力は、サーバ１でモジュールＢが実行され、サーバ２でモジュールＺが実行されている［１０，１５］で起こり、ピーク値は１０＋１７＝２７であり、図１の元の実行シーケンスにおける３５から低下している。さらに、ラックレベルでは、［０，７］、［７，１０］、［１０，１５］などの新しい時間（ｔｉｍｅ ｐｅｒｉｏｄ）があり、これらはここでは、元のモジュール実行時間と区別するため、「時間量子（ｔｉｍｅ ｑｕａｎｔｕｍ）」と呼ぶことがある。

図１ないし図２の例は単純な場合のみを扱っているが、より実際的なシナリオでは数十のサーバを有し、各サーバが異なるハードウェアコンポーネント（時間と消費電力が様々な異なるＢＩＯＳを備えたもの）を有するラックが係わってくる。このため、本書面ではこの後、より一般的な場合を扱うより一般的なアプローチを説明する。

図３Ａないし３Ｃは、幾つかの実施形態による、様々なコンピューティングシステム（サーバ及び／又はラックシステムなど）のブート時ピーク消費電力を最適化する方法を示すフロー図である。図４ないし図６を参照して説明する一以上のコンポーネント（プロセッサ、ロジック、及び／又はメモリなど）を用いて図３Ａないし図３Ｃを参照して説明する一以上の動作を実行してもよい。

図３Ａを参照して、最初のシステムのインストール後に、またはサーバ及び／又は一以上のコンポーネントの変更／交換時に、動作３０２中に、サーバの電源が入れられ、ブートログ（図１ないし図２を参照して説明した情報など）が格納される。動作３０４において、ブートログが中心部（ｃｅｎｔｒａｌ ｐｌａｃｅ）に送られる。これは任意の専用サーバまたはノードマネージャロジック（またはその他のロジック）であり得る。動作３０６において、図３Ｂを参照してさらに説明するように、計算が実行される。

動作３０８において、関係するすべてのサーバに対して、（例えば、動作３０６の計算／判断に基づき）新しいモジュールディスパッチシーケンスが決定される。動作３１０において、動作３０８のディスパッチシーケンスの各々が対応するサーバに送り返される（ディスパッチシーケンス情報はストレージユニットに格納される。ストレージユニットは、対応するサーバローカルのものであるか、対応するサーバがそのブートプロセス中にアクセス可能なものである（例えば、フラッシュやその他のタイプの不揮発性メモリ））。動作３１２において、次に、動作３１０のサーバのどれかがブートまたはリブートし、動作３０８の新しいモジュールディスパッチシーケンスが使われる。

図３Ｂを参照して、動作３２０において、関係するすべてのサーバの各ＢＩＯＳモジュールの開始／終了時間情報及び消費電力情報（図１ないし図２を参照して説明した情報など）が格納される。ここに説明するように、＃Ｎ個のモジュールの開始／終了時間は、｛［ｈｌｘ，ｔｌｘ］，［ｈ２ｘ，ａｘ］…［ｈＮｘ，ｔＮｘ］｝と表される。

動作３２２において、すべてのサーバから２つのサーバＡとＢが選ばれる。サーバＡは＃Ｊ個のモジュールを有し、サーバＢは＃Ｋ個のモジュールを有する。動作３２４において、ＡとＢとについて、ピーク消費電力がより低くなる最適化された実行シーケンスが計算される。生成された新しいタイムラインＱは図示した時間量子を有する。動作３２６において、関係するすべてのサーバが処理されたか判断する。

動作３２６においてすべてのサーバが処理されていない限り、動作３２８において、残りのサーバ（サーバＡとＢ以外のすべてのサーバ）からサーバＲが選択される。次に、この新しいＲサーバが、図３Ｂの動作３２８に示したように、前出の動作３２４においてサーバＡとして扱われる。動作３３０において、図３Ｂに示したように、Ｑは前出の場合のサーバＢとして扱われる。動作３３２において、次の繰り返しに対する新しいＡとＢが準備され、方法３０６が動作３２４から再開する。

すべてのサーバが処理されたと、動作３２６で判断されると、動作３３４で、すべてのサーバの最適なモジュールディスパッチシーケンスが見つかり、動作３３６で、それが各サーバに送られる。

（一実施形態による図３Ｂの動作３２４の詳細を示す）図３Ｃを参照して、動作３５０において、図３Ｃのボックス３５０に示したタイムラインが決定される。動作３５２において、ＡとＢのタイムラインが構成され、現在のピーク電力が決定され、合成ピーク電力（ｃｏｍｂｉｎｅｄ ｐｅａｋ ｐｏｗｅｒ）になった時に、サーバＢのどのモジュール（モジュールＨと呼ぶ）が実行されているかを示す。動作３５４の後、サーバＢの時間ラインから、モジュールＨの次の推測的開始点が選択される。動作３５６において、モジュールＨの開始時間が現在の推測的開始点に配置され、サーバＢの他のすべてのモジュールはＨの後に置かれる（その他の変更は何もない）。動作３５８において、サーバＡとサーバＢの現在のピーク電力が計算され、格納される。また、動作３５８において、現在のＢのモジュール実行シーケンスが格納される。

現在のピーク電力がモジュールＨに対してそれまでに決定された（例えば、動作３６０で決定された）どのピーク電力よりも低いとき、動作３６２において、サーバＢの現在の実行シーケンスがサーバＢの最適シーケンスとして記録される。そうでなければ、動作３６４において、Ｈモジュールのすべての推測的開始点が考慮されたか判断する。Ｈモジュールに対して他の推測的開始点が残っていれば、動作３５４において、方法３２４が再開される。そうでなければ、動作３６６において、サーバＢの最良のモジュール実行シーケンスが、新しい実行シーケンスとして用いられる（この時点で、サーバＡとサーバＢは最適なモジュール実行シーケンスを有する）。動作３６８において、サーバＡとＢに対して生成された新しいタイムラインが、図３Ｃのボックス３６８に示したように、記録される。動作３７０において、サーバＡとサーバＢの最適化をする（フローは図２Ｂの動作３２６に移る）。

図４は、一実施形態によるコンピューティングシステム４００を示すブロック図である。コンピューティングシステム４００は、相互接続ネットワーク（すなわちバス）４０４を介して通信する一又は複数の中央処理ユニット（ＣＰＵ）４０２又はプロセッサを含む。プロセッサ４０２は、汎用プロセッサ、（コンピュータネットワーク４０３により通信されるデータを処理する）ネットワークプロセッサ、（ＲＩＳＣ（ｒｅｄｕｃｅｄ ｉｎｓｔｒｕｃｔｉｏｎ ｓｅｔ ｃｏｍｐｕｔｅｒ）又はＣＩＳＣ（ｃｏｍｐｌｅｘ ｉｎｓｔｒｕｃｔｉｏｎ ｓｅｔ ｃｏｍｐｕｔｅｒ）を含む）その他のタイプのプロセッサを含む。

さらに、プロセッサ４０２はシングルコアデザインでもマルチコアデザインでもよい。マルチコアデザインのプロセッサ４０２は、同じ集積回路（ＩＣ）ダイ上に異なるタイプのプロセッサコアを集積したものであってもよい。また、マルチコアデザインのプロセッサ４０２は、対称又は非対称のマルチプロセッサとして実装されてもよい。また、図１ないし図３を参照して説明した動作は、システム４００の一以上のコンポーネントにより実行されてもよい。また、図１ないし図３Ｃを参照して説明した様々なデバイス（例えば、デスクトップ、スマートフォン、タブレット、ＵＭＰＣ（Ｕｌｔｒａ−Ｍｏｂｉｌｅ Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）、ラップトップコンピュータ、ウルトラブックコンピューティングデバイス、スマートウォッチ、スマートメガネ、サーバ、ラックなど）は、図４のコンポーネントの内の一以上のコンポーネントを含んでいてもよい。

例えば、メモリ４１２は、図１ないし図３Ｃを参照して説明した情報を格納してもよく、図１ないし図３Ｃを参照して説明した動作の内の一以上の動作はプロセッサ４０２で実行されてもよい。また、システム４００は画像キャプチャデバイスも含む。さらに、シーン、画像、またはフレーム（例えば、様々な実施形態においてグラフィックスロジックにより処理されるもの）は、画像キャプチャデバイス（例えば、デジタルカメラ（スマートフォン、タブレット、ラップトップ、スタンドアロンカメラなどの他のデバイスに組み込まれていてもよい）、またはキャプチャした画像がその後デジタル形式に変換されるアナログデバイス）によりキャプチャされてもよい。さらに、一実施形態では、画像キャプチャデバイスは複数のフレームをキャプチャできてもよい。さらに、幾つかの実施形態では、シーン中のフレームのうちの一以上のフレームは、コンピュータ上で設計／生成される。また、シーンのフレームのうちの一以上のフレームは、ディスプレイ（例えば、フラットパネルディスプレイデバイスなどを含むディスプレイ４１６）を介して表示されてもよい。

チップセット４０６も相互接続４０４で通信できる。チップセット４０６は、グラフィックス・メモリ・コントロール・ハブ（Ｇｒａｐｈｉｃｓ ａｎｄ Ｍｅｍｏｒｙ Ｃｏｎｔｒｏｌ Ｈｕｂ、ＧＭＣＨ）４０８を含む。ＧＭＣＨ４０８は、メモリ４１０と通信するメモリコントローラ４１２を含む。メモリ４１２は、ＣＰＵ４０２またはコンピューティングシステム４００に含まれるその他の任意のデバイスにより実行される命令シーケンスを含むデータを記憶する。一実施形態では、メモリ４１２は、ランダムアクセスメモリ（ＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、スタティックＲＡＭ（ＳＲＡＭ）、又はその他のタイプの記憶デバイスなどの一又は複数の揮発性ストレージ（すなわちメモリ）を含む。ハードディスクなどの不揮発性メモリも利用できる。複数のＣＰＵ及び／又は複数のシステムメモリなど別のデバイスも、相互接続ネットワーク４０４を介して通信できる。

ＧＭＣＨ４０８は、ディスプレイ装置４１６と通信するグラフィックスインタフェース４１４も含み得る。一実施形態では、グラフィックスインタフェース４１４は、ＡＧＰ（ａｃｃｅｌｅｒａｔｅｄ ｇｒａｐｈｉｃｓ ｐｏｒｔ）またはＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）（またはＰＣＩエクスプレス（ＰＣＩｅ）インタフェース）を介してディスプレイ装置４１６と通信できる。一実施形態では、（フラットパネルディスプレイなどである）ディスプレイ４１６は、例えば信号変換器によりグラフィックスインタフェース４１４と通信する。信号変換器は、ビデオメモリやシステムメモリなどのストレージデバイスに記憶された画像のデジタル表現をディスプレイ信号に変換する。ディスプレイ信号はディスプレイ４１６により解釈され表示される。ディスプレイデバイスにより生成されたディスプレイ信号は、ディスプレイ４１６により解釈されそれに表示される前に、様々な制御デバイスを通して送られる。

ハブインタフェース４１８により、ＧＭＣＨ４０８と入出力コントロールハブ（ＩＣＨ）４２０が通信できる。ＩＣＨ４２０は、コンピューティングシステム４００と通信するＩ／Ｏデバイスにインタフェースを提供する。ＩＣＨ４２０は、ペリフェラルコンポーネント相互接続（ＰＣＩ）ブリッジ、ユニバーサルシリアルバス（ＵＳＢ）コントローラ、又はその他のタイプのペリフェラルブリッジやコントローラなどのペリフェラルブリッジ（又はコントローラ）４２４を通してバス４２２と通信できる。ブリッジ４２４は、ＣＰＵ４０２とペリフェラルデバイスとの間にデータパスを提供する。他のタイプのトポロジーも利用できる。また、複数のバスが、例えば複数のブリッジ又はコントローラにより、ＩＣＨ４２０と通信できる。さらに、ＩＣＨ４２０と通信する他のペリフェラルには、様々な実施形態において、ＩＤＥ（ｉｎｔｅｇｒａｔｅｄ ｄｒｉｖｅ ｅｌｅｃｔｒｏｎｉｃｓ）又はＳＣＳＩ（ｓｍａｌｌ ｃｏｍｐｕｔｅｒ ｓｙｓｔｅｍ ｉｎｔｅｒｆａｃｅ）ハードディスクドライブ、ＵＳＢポート、キーボード、マウス、パラレルポート、シリアルポート、フロッピィ（登録商標）ディスクドライブ、デジタル出力サポート（ＤＶＩ（ｄｉｇｉｔａｌ ｖｉｄｅｏ ｉｎｔｅｒｆａｃｅ）など）、その他のデバイスが含まれる。

バス４２２は、オーディオデバイス４２６、一又は複数のディスクドライブ４２８、及びネットワークインタフェースデバイス４３０と通信できる（これらはコンピュータネットワーク４０３と通信できる）。他のデバイスはバス４２２を介して通信できる。また、幾つかの実施形態では、（ネットワークインタフェースデバイス４３０などの）様々なコンポーネントがＧＭＣＨ４０８と通信してもよい。また、プロセッサ４０２とＧＭＣＨ４０８が結合された単一チップを形成してもよいし、及び／またはＧＭＣＨ４０８の一部または全部が、（例えば、チップセット４０６のＧＭＣＨ４０８に含まれるのではなく）プロセッサ４０２に含まれてもよい。さらに、他の実施形態では、グラフィックアクセラレータ４１６はＧＭＣＨ４０８内に含まれてもよい。

さらに、コンピューティングシステム４００は揮発性及び／又は不揮発性のメモリ（又はストレージ）を含んでいてもよい。例えば、不揮発性メモリは、次のうち一又は複数を含む：リードオンリメモリ（ＲＯＭ）、プログラマブルＲＯＭ（ＰＲＯＭ）、消去可能ＰＲＯＭ（ＥＰＲＯＭ）、電気的ＥＰＲＯＭ（ＥＥＰＲＯＭ）、ディスクドライブ（例えば、アイテム４２８）、フロッピィ（登録商標）ディスク、コンパクトディスクＲＯＭ（ＣＤ−ＲＯＭ）、デジタルバーサタイルディスク（ＤＶＤ）、フラッシュメモリ、光磁気ディスク、又は（例えば命令を含む）電子的データを記憶することができる他のタイプの不揮発性機械読み取り可能媒体を含む。

他の一実施形態では、システム４００のコンポーネントは、図５を参照して説明するポイント・ツー・ポイント（ＰｔＰ）構成で構成できる。例えば、プロセッサ、メモリ、及び／又は入出力デバイスは、複数のポイント・ツー・ポイントインタフェースにより相互接続される。

より具体的には、図５は、一実施形態による、ポイント・ツー・ポイント（ＰｔＰ）構成で構成されたコンピューティングシステム５００を示す図である。具体的に、図５は、プロセッサ、メモリ、及び／または入出力装置が複数のポイント・ツー・ポイントインタフェースにより相互接続されているシステムを示す。図１−４を参照して説明した動作は、システム５００の一又は複数のコンポーネントにより実行してもよい。

図５に示したように、システム５００は複数のプロセッサを含んでいてもよく、明確性のため、そのうち２つのプロセッサ５０２、５０４のみを示した。プロセッサ５０２と５０４は、それぞれ、メモリ５１０と５１２との通信を可能とするローカルメモリコントローラハブ（ＭＣＨ）５０６、５０８を含んでいてもよい。メモリ５１０及び／または５１２は、図４のメモリ４１２を参照して説明したような様々なデータを格納し得る。

一実施形態では、プロセッサ５０２と５０４は、図４を参照して説明した複数のプロセッサ４０２のうちのものであってもよい。プロセッサ５０２と５０４は、それぞれＰｔＰインタフェース回路５１６と５１８を用いて、ポイント・ツー・ポイント（ＰｔＰ）インタフェース５１４を介してデータを交換できる。また、プロセッサ５０２と５０４は、それぞれ、ポイント・ツー・ポイントインタフェース回路５２６、５２８、５３０及び５３２を用いて、個々のＰｔＰインタフェース５２２と５２４を介してチップセット５２０とデータを交換できる。チップセット５２０は、さらに、例えば、ＰｔＰインタフェース回路５３７を用いて、グラフィックスインタフェース５３６を介してグラフィックス回路５３４とデータを交換できる。

少なくとも一実施形態は、プロセッサ５０２と５０４に設けることができる。また、図１−４を参照して説明した動作は、システム５００の一又は複数のコンポーネントにより実行できる。 例えば、メモリ５１０／５１２は、図１ないし図３Ｃを参照して説明した情報を格納してもよく、図１ないし図３Ｃを参照して説明した動作のうちの一以上の動作はプロセッサ５０２／５０４で実行されてもよい。また、図１ないし図４を参照して説明した様々なデバイス（例えば、デスクトップ、スマートフォン、タブレット、ＵＭＰＣ（Ｕｌｔｒａ−Ｍｏｂｉｌｅ Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）、ラップトップコンピュータ、ウルトラブックコンピューティングデバイス、スマートウォッチ、スマートメガネ、サーバ、ラックなど）は、図５のコンポーネントのうちの一以上のコンポーネントを含んでいてもよい。

しかし、他の実施形態は、図５のシステム５００内の他の回路、ロジックユニット、またはデバイスにあってもよい。さらにまた、他の実施形態は、図５に示した複数の回路、ロジックユニット、またはデバイスに分散していてもよい。

チップセット５２０は、ＰｔＰインタフェース回路５４０を用いてバス５４１を介して通信できる。バス５４０は、バスブリッジ５４２とＩ／Ｏデバイス５４３などの一または複数のデバイスと通信できる。バスブリッジ５４２は、バス５４４を介して、キーボード／マウス５４５、通信デバイス５４６（例えば、モデム、ネットワークインタフェースデバイス、またはコンピュータネットワーク４０３と通信できるその他の通信デバイス）、オーディオＩ／Ｏデバイス５４７、及び／またはデータストレージデバイス５４８などのその他のデバイスと通信できる。データストレージデバイス５４８は、プロセッサ５０２及び／または５０４により実行できるコード５４９を格納できる。

幾つかの実施形態では、ここに説明したコンポーネントのうち一または複数は、システムオンチップ（ＳＯＣ）デバイスとして実施できる。

図６は、一実施形態によるＳＯＣパッケージを示すブロック図である。図６に示したように、ＳＯＣ６０２は、一以上の中央処理装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ （ＣＰＵ））コア６３０、一以上のグラフィックスプロセッサユニット（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｏｒ Ｕｎｉｔ （ＧＰＵ））コア６３０、入出力（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ （Ｉ／Ｏ））インタフェース６４０、及びメモリコントローラ６４２を含む。ＳＯＣパッケージ６０２のさまざまなコンポーネントは、他の図を参照してここに説明したように、相互接続またはバスに結合され得る。また、ＳＯＣパッケージ６０２は、他の図を参照してここに説明したように、一以上のコンポーネントを含んでいてもよい。さらに、ＳＯＣパッケージ６２０の各コンポーネントは、例えば他の図を参照してここに説明したように、他の一以上のコンポーネントを含んでいてもよい。一実施形態では、ＳＯＣパッケージ６２０（及びそのコンポーネント）は、一以上の集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ （ＩＣ））ダイ上に設けられ、パッケージされて単一の半導体デバイスとされてもよい。

図６に示したように、ＳＯＣパッケージ６０２は、メモリコントローラ６４２を介してメモリ６６０（他の図を参照してここに説明したメモリと同様のまたは同じものであってもよい）に結合されている。一実施形態では、メモリ６６０（またはその一部）は、ＳＯＣパッケージ６０２上に集積できる。

Ｉ／Ｏインタフェース６４０は、例えば、他の図を参照してここに説明したような相互接続及び／またはバスを介して、一以上のＩ／Ｏデバイス６７０に結合されていてもよい。Ｉ／Ｏデバイス６７０は、キーボード、マウス、タッチパッド、ディスプレイ（例えば、ディスプレイ４１６）、（カメラやカムコーダ／ビデオレコーダなどの）画像／ビデオ収集デバイス、タッチスクリーン、スピーカなどのうち一または複数を含んでいてもよい。

以下の例はさらに別の実施形態に関する。実施例１は装置を含み、該装置は、 コンピューティングデバイスのブートプロセスにおけるモジュール実行のシーケンスを示す、コンピューティングデバイスのモジュール実行シーケンス決定ロジックを有し、モジュール実行シーケンス決定ロジックは、前記コンピューティングデバイスのブートプロセスにおける前記コンピューティングデバイスの各モジュールの消費電力とタイムラインとに少なくとも部分的に基づいて、前記モジュール実行シーケンスを決定する。
実施例２は実施例１の装置を含み、前記モジュール実行シーケンス決定ロジックは、複数のコンピューティングデバイスのブートプロセスにおいて、前記複数のコンピューティングデバイスの各々の各モジュールの消費電力とタイムラインデータとに基づき、前記複数のコンピューティングデバイスの複数のモジュール実行シーケンスを決定する。
実施例３は実施例２の装置を含み、前記複数のコンピューティングデバイスはラックシステムにより結合される。
実施例４は実施例１の装置を含み、前記モジュールは前記ブートプロセス中に修正された実行シーケンスを有し得る。
実施例５は実施例１の装置を含み、前記コンピューティングデバイスのモジュール実行シーケンス決定ロジックは、前記コンピューティングデバイスの各モジュールの一以上の推測的開始点に基づき前記モジュール実行シーケンスを決定する。
実施例６は実施例１の装置を含み、前記ブートプロセス中に前記消費電力データとタイムラインデータとを検出する一以上のセンサをさらに有する。
実施例７は実施例１の装置を含み、前記モジュールはＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ）を介して前記ブートプロセス中に修正された実行シーケンスを有し得る。
実施例８は実施例１の装置を含み、前記モジュールはＵｎｉｆｉｅｄ Ｅｘｔｅｎｓｉｂｌｅ Ｆｉｒｍｗａｒｅ Ｉｎｔｅｒｆａｃｅを介して前記ブートプロセス中に修正された実行シーケンスを有し得る。
実施例９は実施例１ないし８いずれかの装置を含み、前記ロジック、メモリ、及び一以上のプロセッサコアは単一の集積回路デバイス上にある。

実施例１０は方法を含み、該方法は、コンピューティングデバイスのブートプロセスにおけるモジュール実行シーケンスを示す、コンピューティングデバイスのモジュール実行シーケンスを決定するステップを有し、モジュール実行シーケンスを決定するステップは、前記コンピューティングデバイスのブートプロセスにおける前記コンピューティングデバイスの各モジュールの消費電力とタイムラインとに少なくとも部分的に基づいて、前記モジュール実行シーケンスを決定する。
実施例１１は実施例１０の方法を含み、複数のコンピューティングデバイスのブートプロセスにおいて、前記複数のコンピューティングデバイスの各々の各モジュールの消費電力とタイムラインデータとに基づき、前記複数のコンピューティングデバイスの複数のモジュール実行シーケンスを決定するステップをさらに有する。
実施例１２は実施例１１の方法を含み、前記複数のコンピューティングデバイスはラックシステムにより結合される。
実施例１３は実施例１０の方法を含み、前記モジュールは前記ブートプロセス中に修正された実行シーケンスを有し得る。
実施例１４は実施例１０の方法を含み、前記コンピューティングデバイスの各モジュールの一以上の推測的開始点に基づいて前記モジュール実行シーケンスを決定するステップをさらに有する。
実施例１５は実施例１０の方法を含み、一以上のセンサが、前記ブートプロセス中に前記消費電力データとタイムラインデータとを検出するステップをさらに有する。
実施例１６は実施例１０の方法を含み、前記モジュールが、ＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ）を介して前記ブートプロセス中に実行シーケンス修正させるステップをさらに有する。
実施例１７は実施例１０の方法を含み、前記モジュールが、Ｕｎｉｆｉｅｄ Ｅｘｔｅｎｓｉｂｌｅ Ｆｉｒｍｗａｒｅ Ｉｎｔｅｒｆａｃｅを介して前記ブートプロセス中に実行シーケンス修正させるステップをさらに有する。

実施例１８はコンピューティングシステムを含み、該コンピューティングシステムは、一以上の中央処理ユニット（ＣＰＵ）コアと、一以上のグラフィックスプロセッサユニット（ＧＰＵ）コアであって、一以上のＣＰＵまたはＧＰＵコアは電源ユニットから電力を供給される、一以上のグラフィックスプロセッサユニット（ＧＰＵ）コアと、前記コンピューティングデバイスのブートプロセス中にモジュール実行シーケンスを示す、前記コンピューティングデバイスのモジュール実行シーケンス決定ロジックであって、前記電源ユニットは前記コンピューティングデバイスのブートプロセス中に前記コンピューティングデバイスの各モジュールに電力を供給する、ロジックとを有し、モジュール実行シーケンス決定ロジックは、前記コンピューティングデバイスのブートプロセスにおける前記コンピューティングデバイスの各モジュールの消費電力とタイムラインとに少なくとも部分的に基づいて、前記モジュール実行シーケンスを決定する。
実施例１９は実施例１８のシステムを含み、前記モジュール実行シーケンス決定ロジックは、複数のコンピューティングデバイスのブートプロセスにおいて、前記複数のコンピューティングデバイスの各々の各モジュールの消費電力とタイムラインデータとに基づき、前記複数のコンピューティングデバイスの複数のモジュール実行シーケンスを決定する。
実施例２０は実施例１８のシステムを含み、前記モジュールは前記ブートプロセス中に修正された実行シーケンスを有し得る。
実施例２１は実施例１８のシステムを含み、前記コンピューティングデバイスのモジュール実行シーケンス決定ロジックは、前記コンピューティングデバイスの各モジュールの一以上の推測的開始点に基づき前記モジュール実行シーケンスを決定する。
実施例２２は実施例１８のシステムを含み、前記ブートプロセス中に前記消費電力データとタイムラインデータとを検出する一以上のセンサをさらに有する。
実施例２３は実施例１８のシステムを含み、前記モジュールはＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ）を介して前記ブートプロセス中に修正された実行シーケンスを有し得る。

実施例２４は、実施例１０ないし１７いずれかに示した方法を実行する手段を有する装置を含む。

実施例２５は、実行されたとき、実施例１０ないし１７いずれかに示した方法を実装する機械読み取り可能命令を含む機械読み取り可能記憶媒体を含む。

実施例２６は、プロセッサで実行されたとき、一以上の動作を実行するよう前記プロセッサを設定する一以上の命令を含むコンピュータ読み取り可能媒体を含み、該一以上の動作は、コンピューティングデバイスのブートプロセスにおけるモジュール実行シーケンスを示す、コンピューティングデバイスのモジュール実行シーケンスを決定し、モジュール実行シーケンスを決定することは、前記コンピューティングデバイスのブートプロセスにおける前記コンピューティングデバイスの各モジュールの消費電力とタイムラインとに少なくとも部分的に基づいて、前記モジュール実行シーケンスを決定する。
実施例２７は実施例２６に記載のコンピュータ読み取り可能媒体を含み、前記プロセッサで実行されたとき、前記プロセッサが一以上の動作をして、複数のコンピューティングデバイスのブートプロセスにおいて、前記複数のコンピューティングデバイスの各々の各モジュールの消費電力とタイムラインデータとに基づき、前記複数のコンピューティングデバイスの複数のモジュール実行シーケンスを決定するようにする一以上の命令をさらに有する。
実施例２８は実施例２６に記載のコンピュータ読み取り可能媒体を含み、前記モジュールは前記ブートプロセス中に修正された実行シーケンスを有し得る。
実施例２９は実施例２６に記載のコンピュータ読み取り可能媒体を含み、前記プロセッサで実行されたとき、前記プロセッサが一以上の動作をして、前記コンピューティングデバイスの各モジュールの一以上の推測的開始点に基づいて前記モジュール実行シーケンスを決定するようにする一以上の命令をさらに有する。
実施例３０は実施例２６に記載のコンピュータ読み取り可能媒体を含み、前記プロセッサで実行されたとき、前記プロセッサが一以上の動作をして、一以上のセンサが、前記ブートプロセス中に前記消費電力データとタイムラインデータとを検出するようにする一以上の命令をさらに有する。
実施例３１は実施例２６に記載のコンピュータ読み取り可能媒体を含み、前記プロセッサで実行されたとき、前記プロセッサが一以上の動作をして、前記モジュールが、ＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ）を介して前記ブートプロセス中に実行シーケンス修正させるようにする一以上の命令をさらに有する。
実施例３２は実施例２６に記載のコンピュータ読み取り可能媒体を含み、前記プロセッサで実行されたとき、前記プロセッサが一以上の動作をして、前記モジュールが、Ｕｎｉｆｉｅｄ Ｅｘｔｅｎｓｉｂｌｅ Ｆｉｒｍｗａｒｅ Ｉｎｔｅｒｆａｃｅを介して前記ブートプロセス中に実行シーケンス修正させるようにする一以上の命令をさらに有する。
実施例３３は実施例１ないし６または８いずれかの装置を含み、前記モジュールはＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ）を介して前記ブートプロセス中に修正された実行シーケンスを有し得る。

様々な実施形態において、例えば図１−６を参照してここに説明した動作は、ハードウェア（例えば、ロジック回路）、ソフトウェア、ファームウェア、またはこれらの組み合わせとして実装でき、コンピュータプログラム製品として提供することもでき、これには、ここで説明した方法を実行するようにコンピュータをプログラムするのに使われる命令（またはソフトウェア手順）を格納した、有体の（例えば、一時的でない）機械読み取り可能またはコンピュータ読み取り可能な媒体を含む。機械読み取り可能媒体は、図１−６を参照して説明したような（例えば、ＲＯＭ、ＲＡＭ、フラッシュメモリ、ハードドライブ、固体ドライブなどを含む）記憶デバイスを含み得る。
また、かかるコンピュータ読み取り可能媒体は、コンピュータプログラム製品としてダウンロード可能であってもよい。この場合、プログラムは、通信リンク（例えば、バス、モデム、又はネットワーク接続）を介して、リモートコンピュータ（例えば、サーバ）から要求コンピュータ（例えば、クライアント）に、搬送はその他の伝搬媒体に化体されたデータ信号により転送できる。
本明細書において「一実施形態」とは、その実施形態に関して説明する機能、構造、及び／又は特徴が少なくとも１つの実施形態に含まれることを意味している。本明細書ではいろいろな箇所で「一実施形態とは」と記載するが、同じ実施形態を指すものであってもなくてもよい。
また、以下の説明及び請求項において、「ｃｏｕｐｌｅｄ」と「ｃｏｎｎｅｃｔｅｄ」との用語及びその変化形を用いることがある。幾つかの実施形態では、「接続された」という用語を用いて、２以上の要素が互いに物理的または電気的に直接的に接触していることを示している。「結合された（ｃｏｕｐｌｅｄ）」という用語は、２つ以上の要素が物理的または電気的に直接的に接触していることを示している。しかし、「結合された」という用語は、複数の要素が互いに直接的には接触してないが、互いに協働または相互作用することを示している。

よって、実施形態を構造的特徴及び／又は方法動作の具体的な言葉で説明したが、言うまでもなく、本発明は説明した具体的な特徴や動作に限定されない。むしろ、具体的な特徴や動作は、請求した主題を実施する形式例として開示したものである。

Claims (26)

1. コンピューティングデバイスのブートプロセスにおけるモジュール実行シーケンスを示す、コンピューティングデバイスのモジュール実行シーケンス決定ロジックを有し、
   モジュール実行シーケンス決定ロジックは、前記コンピューティングデバイスのブートプロセスにおける前記コンピューティングデバイスの各モジュールの消費電力とタイムラインとに少なくとも部分的に基づいて、前記モジュール実行シーケンスを決定する、
   装置。
2. 前記モジュール実行シーケンス決定ロジックは、複数のコンピューティングデバイスのブートプロセスにおいて、前記複数のコンピューティングデバイスの各々の各モジュールの消費電力とタイムラインデータとに基づき、前記複数のコンピューティングデバイスの複数のモジュール実行シーケンスを決定する、
   請求項１に記載の装置。
3. 前記複数のコンピューティングデバイスはラックシステムにより結合される、
   請求項２に記載の装置。
4. 前記モジュールは前記ブートプロセス中に修正された実行シーケンスを有し得る、
   請求項１に記載の装置。
5. 前記コンピューティングデバイスのモジュール実行シーケンス決定ロジックは、前記コンピューティングデバイスの各モジュールの一以上の推測的開始点に基づき前記モジュール実行シーケンスを決定する、
   請求項１に記載の装置。
6. 前記ブートプロセス中に前記消費電力データとタイムラインデータとを検出する一以上のセンサをさらに有する、請求項１に記載の装置。
7. 前記モジュールはＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ）を介して前記ブートプロセス中に修正された実行シーケンスを有し得る、
   請求項１に記載の装置。
8. 前記モジュールはＵｎｉｆｉｅｄ Ｅｘｔｅｎｓｉｂｌｅ Ｆｉｒｍｗａｒｅ Ｉｎｔｅｒｆａｃｅを介して前記ブートプロセス中に修正された実行シーケンスを有し得る、
   請求項１に記載の装置。
9. 前記ロジック、メモリ、及び一以上のプロセッサコアは単一の集積回路デバイス上にある、請求項１ないし８いずれか一項に記載の装置。
10. コンピューティングデバイスのブートプロセスにおけるモジュール実行シーケンスを示す、コンピューティングデバイスのモジュール実行シーケンスを決定するステップを有し、
    モジュール実行シーケンスを決定するステップは、前記コンピューティングデバイスのブートプロセスにおける前記コンピューティングデバイスの各モジュールの消費電力とタイムラインとに少なくとも部分的に基づいて、前記モジュール実行シーケンスを決定する、
    方法。
11. 複数のコンピューティングデバイスのブートプロセスにおいて、前記複数のコンピューティングデバイスの各々の各モジュールの消費電力とタイムラインデータとに基づき、前記複数のコンピューティングデバイスの複数のモジュール実行シーケンスを決定するステップをさらに有する、
    請求項１０に記載の方法。
12. 前記複数のコンピューティングデバイスはラックシステムにより結合される、
    請求項１１に記載の方法。
13. 前記モジュールは前記ブートプロセス中に修正された実行シーケンスを有し得る、
    請求項１０に記載の方法。
14. 前記コンピューティングデバイスの各モジュールの一以上の推測的開始点に基づいて前記モジュール実行シーケンスを決定するステップをさらに有する、
    請求項１０に記載の方法。
15. 一以上のセンサが、前記ブートプロセス中に前記消費電力データとタイムラインデータとを検出するステップをさらに有する、請求項１０に記載の方法。
16. 前記モジュールが、ＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ）を介して前記ブートプロセス中に実行シーケンス修正させるステップをさらに有する、請求項１０に記載の方法。
17. 前記モジュールが、Ｕｎｉｆｉｅｄ Ｅｘｔｅｎｓｉｂｌｅ Ｆｉｒｍｗａｒｅ Ｉｎｔｅｒｆａｃｅを介して前記ブートプロセス中に実行シーケンス修正させるステップをさらに有する、
    請求項１０に記載の方法。
18. コンピューティングシステムであって、
    一以上の中央処理ユニット（ＣＰＵ）コアと、
    一以上のグラフィックスプロセッサユニット（ＧＰＵ）コアであって、一以上のＣＰＵまたはＧＰＵコアは電源ユニットから電力を供給される、一以上のグラフィックスプロセッサユニット（ＧＰＵ）コアと、
    前記コンピューティングデバイスのブートプロセス中にモジュール実行シーケンスを示す、前記コンピューティングデバイスのモジュール実行シーケンス決定ロジックであって、前記電源ユニットは前記コンピューティングデバイスのブートプロセス中に前記コンピューティングデバイスの各モジュールに電力を供給する、ロジックとを有し、
    モジュール実行シーケンス決定ロジックは、前記コンピューティングデバイスのブートプロセスにおける前記コンピューティングデバイスの各モジュールの消費電力とタイムラインとに少なくとも部分的に基づいて、前記モジュール実行シーケンスを決定する、
    コンピューティングシステム。
19. 前記モジュール実行シーケンス決定ロジックは、複数のコンピューティングデバイスのブートプロセスにおいて、前記複数のコンピューティングデバイスの各々の各モジュールの消費電力とタイムラインデータとに基づき、前記複数のコンピューティングデバイスの複数のモジュール実行シーケンスを決定する、
    請求項１８に記載のシステム。
20. 前記モジュールは前記ブートプロセス中に修正された実行シーケンスを有し得る、
    請求項１８に記載のシステム。
21. 前記コンピューティングデバイスのモジュール実行シーケンス決定ロジックは、前記コンピューティングデバイスの各モジュールの一以上の推測的開始点に基づき前記モジュール実行シーケンスを決定する、
    請求項１８に記載のシステム。
22. 前記ブートプロセス中に前記消費電力データとタイムラインデータとを検出する一以上のセンサをさらに有する、請求項１８に記載のシステム。
23. 前記モジュールはＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ）を介して前記ブートプロセス中に修正された実行シーケンスを有し得る、
    請求項１８に記載のシステム。
24. 請求項１０ないし１７いずれか一項に記載の方法を実行する手段を有する装置。
25. コンピュータに、請求項１０ないし１７いずれか一項に記載の方法を実行させるコンピュータプログラム。
26. 請求項２５に記載のコンピュータプログラムを記憶した機械読み取り可能記憶媒体。

Images