JP2016504692A - マイクロコントローラ分析ツール - Google Patents

マイクロコントローラ分析ツール Download PDF

Info

Publication number
JP2016504692A
JP2016504692A JP2015552019A JP2015552019A JP2016504692A JP 2016504692 A JP2016504692 A JP 2016504692A JP 2015552019 A JP2015552019 A JP 2015552019A JP 2015552019 A JP2015552019 A JP 2015552019A JP 2016504692 A JP2016504692 A JP 2016504692A
Authority
JP
Japan
Prior art keywords
integrated circuit
analyzer
microcontroller integrated
generator
microcontroller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015552019A
Other languages
English (en)
Inventor
オライ ルステン、ヨール
オライ ルステン、ヨール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nordic Semiconductor ASA
Original Assignee
Nordic Semiconductor ASA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nordic Semiconductor ASA filed Critical Nordic Semiconductor ASA
Publication of JP2016504692A publication Critical patent/JP2016504692A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/67Testing the correctness of wire connections in electric apparatus or circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2894Aspects of quality control [QC]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/263Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/273Tester hardware, i.e. output processing circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/3003Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907Modular tester, e.g. controlling and coordinating instruments in a bus based architecture

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Software Systems (AREA)

Abstract

マイクロコントローラの動作を分析するための装置は、マイクロコントローラ集積回路(2)と、アナライザ(12)および発生機(14)からなるグループから選択される少なくとも一つの機器と、前記マイクロコントローラ集積回路(2)と前記機器(12、14)との設定可能な相互接続を包含する相互接続モジュール(8)と、を備える。前記装置は、また、前記相互接続モジュール(8)を制御して、ユーザが選択した機能と、前記マイクロコントローラ集積回路(2)の定められた機能および接続とに基づいて前記相互接続を決定するように構成されたソフトウェア(16)を含み、前記装置自体が、前記マイクロコントローラ集積回路(2)の少なくとも一部の機能および接続を決定するように設定される。【選択図】図1

Description

本発明は、アプリケーション開発者、製品開発者、試験者などのような、デジタル・マイクロコントローラの機能を確認したりテストしたりしたい人々が使用するツールに関する。
マイクロコントローラ・ユニット集積回路(「MCUチップ」)の製造業者にとって、チップを購入する人々がチップを利用するソフトウェア・アプリケーションを開発することのできるソフトウェア開発キットを提供することが一般的である。これらの開発キットは、通常、チップが製品に採用される環境をシミュレートすることができる、電源やユーザ・インターフェースのような周辺構成要素を含むであろう。ある製品、特にバッテリ駆動の製品に使用するMCU用のアプリケーションを開発するに際して重要な側面は、電力使用を最適化しようとすることである。したがって、開発キットを使用する目的の一つは、様々な動作モードでのチップの電流消費を測定することである。
適合するデバッガツールに接続可能な専用ピンを介してチップから詳細な動作情報が提供されるデバッガ機能を持ったMCUチップを提供することも一般的である。一部の製造業者は、このようなデバッガ・ツールを開発キットと一体化している。
出願人は、開発者がMCUチップの機能を探求してテストすることができる容易性と信頼性を高めたいと考え、第一の側面から見ると、本発明は、マイクロコントローラの動作を分析する装置を提供するものであって、前記装置は、
マイクロコントローラ集積回路と、
アナライザと発生機とを含むグループから選択される少なくとも一つの機器と、
前記マイクロコントローラ集積回路と前記機器との設定可能な相互接続を包含する相互接続モジュールと、
ユーザが選択した機能と、前記マイクロコントローラ集積回路の定められた機能および接続とに基づいて前記相互接続を決定するために、前記相互接続モジュールを制御するように作成されたソフトウェアと、を備える。
したがって、本発明によれば、少なくともその好適な実施形態において、ユーザが、MCUの詳細構成、特にピン配置も、さらに機器の詳細構成も知ったり覚えたりする必要なしに、標準的な機器を用いてMCUチップの動作を分析することができるツールが提供されることを、当業者は理解するであろう。
アナライザは、ロジック・アナライザと、オシロスコープと、スペクトラム・アナライザと、電流測定装置と、パターン・バスデコーダおよびパターン・バスアナライザと、を含むグループから選択することができる。発生器は、信号発生器と、パターン発生器と、を含むグループから選択することができる。これらのグループは非限定的であって、他の任意のアナライザまたは発生器を使用することができると考えてもよい。本発明の装置は、一つ以上の器具を備えることができる。二つ以上が提供される場合、それらは、少なくとも一つの発生器と少なくとも一つのアナライザを含むことになるが、これが必須というわけではない。
上記に例示した機器は、どちらかといえば、種々のMCUチップの分析のために使用することができる標準的な器具である。ただし、所定の動作のための適切な接続を確実に実行するためにユーザが機器の詳細な動作およびMCUチップのピン配置を知る必要がある従来技術と対照的に、本発明によれば、それらの間の接続は、相互接続モジュールによって処理される。ユーザがMCUのピン配置および器具プローブの構成を熟知している場合であっても、本発明の実施形態によれば、実験の準備をより迅速にそして間違いを犯すリスクも少なく実施することができる。
マイクロコントローラ集積回路の機能および接続は、適切な構成データを含むファイルを受信することによって決定することができる。追加としてまたは代わりとして、一部または全ての機能および接続は、装置自体によって決定することができる。例えば、装置は、内部のリソースがどのように設定されているのか、および/または、リソースがどの入/出力アドレスにマッピングされているのかを見つけるために、マイクロコントローラ集積回路に信号を送信して調べるように構成されたソフトウェアを含んでもよい。こうすれば、リソースがアナライザ/発生器にどのように接続されているかに関する選択肢とともに、リソースをユーザに提示することができる。
マイクロコントローラ集積回路は、装置に一体化したものとして提供することもできるし、取外し可能であってもよい。取り外し可能である場合、装置を他のMCUチップと使用することができる。したがって、本発明は、第二の態様から見ると、マイクロコントローラ集積回路を収納するように設定された、マイクロコントローラの動作を分析するための装置を提供するものであって、前記装置は、
アナライザと発生機とを含むグループから選択される少なくとも一つの機器と、
使用中である、前記マイクロコントローラ集積回路と前記機器との設定可能な相互接続を包含する相互接続モジュールと、
ユーザが選択した機能と、前記マイクロコントローラ集積回路の定められた機能および接続とに基づいて前記相互接続を決定するために、前記相互接続モジュールを制御するように構成されたソフトウェアと、を備えることを理解するであろう。
前記機器は一つだけのマイクロコントローラ集積回路に接続する必要はなく、例えば、時間多重化装置のような多重化装置を介して、複数のマイクロコントローラ集積回路に接続することもできる。こうすれば、所定の機器をより効率的に利用することができるであろう。また、同様であるか名目上同一であるMCUチップ間の比較テストを行なうことができる。
一組の実施形態では、相互接続モジュールは、フィールド・プログラマブル・ゲート・アレイ(FPGA)を備える。
前記装置は、それを前にしたユーザがその場でソフトウェアを操作できるようにするユーザインタフェースを備えることができる。しかし、これは必須ではない。また、開発者がMCUチップを物理的に手にする必要がないように、リモート・ユーザが適切なデータ・ネットワーク・リンクを介して前記ソフトウェアを操作できることも想定される。こうすれば、共同作業を容易にすることもできる。
前記装置は、マイクロコントローラ集積回路と機器との相互接続を設定するとともに、前記機器または一つ以上の前記機器の動作を設定するように構成することもできる。したがって、例えば、前記マイクロコントローラ集積回路に対して特定の動作モードまたはリソースが決定された場合、前記機器は、そのリソースを探索するために適切に接続されてもよいし、そのような動作のために適切に設定されてもよい。前記装置の設定は、マイクロコントローラ集積回路の機能に基づいて自動的に実施することができる。例えば、マイクロコントローラ集積回路のシリアル周辺機器インターフェース(SPI)がSPIパターン発生器に接続されている場合、前記SPIパターン発生器は、このインターフェースのために的確なデータ速度および動作モードに自動的に設定される。
一組の実施形態では、前記装置は、前記相互接続モジュールおよび/または前記機器の設定に関するデータを、後日または他の装置などに再利用できるようにするため格納するように構成される。
第三の態様から見ると、本発明は、母体装置に提供されることもあればされないこともあり、適切なデータ・プロセッサ上で実行すると、マイクロコントローラ集積回路とアナライザおよび発生機を含むグループから選択される少なくとも一つの機器との設定可能な相互接続を有する相互接続モジュールを制御して、ユーザが選択した機能と、前記マイクロコントローラ集積回路の定められた機能および接続とに基づいて前記相互接続を決定するように設定されるコンピュータ・ソフトウェア製品を提供する。
本発明の実施形態について、付随する図面を参照しながら、ほんの一例として説明することにする。
本発明を具体化する装置の概略図である。 該装置のハードウェアのより詳細な概略図である。 装置のユーザ・インターフェースの例示的な画面コピーである。
図1は、本発明を具体化する、マイクロプロセッサ集積回路(MCU)2の機能を解析するための装置の概略図である。この装置は、MCUを含むハードウェア側4と、ソフトウェア側6と、を備えることが分かるであろう。このMCU2は、以後「セレクタ」と呼ぶ、選択的に設定可能な相互接続モジュール8に接続されている。 MCU2とセレクタ8は、制御ユニット10にも接続されている。MCU2の分析に使用する二つの例示的な機器、すなわち、アナライザ12と発生機14が設けられている。アナライザ12は、MCU2の出力を調べて記録するために使用されるので、これらの出力をセレクタ8を介して受信する。発生機14は、MCU2へ入力するための適切な信号やパターンを生成するために使用されるので、これらの入力をセレクタ8に提供する。
ソフトウェア側6には、制御ユニット10、アナライザ12、発生機14と、それぞれのアプリケーション周辺機器インタフェース18、20、22を用いて通信する全体的なソフトウェア・アプリケーション16が提供されている。
ハードウェア構成要素は、図2にもう少し詳細に示されている。図の右側には、MCU2が、もちろん他の任意の適切なMCUを使用することができるものの、ここでは出願人のnRF51というチップのラインアップの一つとして例示されている。このMCU2は、三十二個の汎用入/出力接続26を用いてフィールド・プログラマブル・ゲート・アレイ(FPGA)24に接続されている。
MCU2の電源は、FPGA24によって、任意の所与の瞬間にMCU2に流れる電流を測定することを可能にする電流シャント・モニタ28を用いて提供される。FPGA24と電流シャント・モニター28がまとまって図1のセレクタ8を構成する。
前述したように、MCU2は、その動作の制御を受けるために制御ユニット10にも接続されている。例示的な一実施形態では、制御ユニット10は、ドイツのヒルデンにあるSEGGERマイクロコントローラ社(GmbH&Co.KG)から入手可能なJ−Linkエミュレータ・ツールによって提供される。この制御ユニットは、FPGA24の制御も行なう。
この特定の詳細例では、発生機は、出力32を多くのチャンネルを用いてFPGA24に提供する、例えば、Cypress EZ−USB FX3のような信号・パターン発生機30として例示されている。ここで例示したアナライザは、やはりCypress EZ−USB FX3によって提供され、FPGA24に接続される多くの入力チャネル36を有するロジック・アナライザ34である。
信号・パターン発生機30、ロジック・アナライザ34、および制御ユニット10は、装置を操作するソフトウェア・アプリケーション16に共通に接続できるようにするUSBハブ38に接続されている。
使用中に、ソフトウェア・アプリケーション16は、制御ユニット10を介してMCU2をアクセスすることによって、どのような種類のマイクロコントローラが当該装置(例えば、nRF51822)に存在するのかを検出する。この情報は、図3に示されている画面コピーの下半分にあるボックスに「nRF51822を検出しました」という内容で示してあるように、ソフトウェア・アプリケーション16が提供するユーザ・インタフェース上に表示することができる。マイクロコントローラの種類を検出すると、ソフトウェア・アプリケーション16は、装置の設定を行なうことができる。これは、例えば、ライブラリ内にある、またはサーバからダウンロードした情報を使用して行なうことができる。しかし、その代わりに、ソフトウェア・アプリケーション16は、制御ユニット10とやりとりして、MCU2内の別々のリソースがどのように設定され、これらのリソースがどの入/出力26にマッピングされているのかを見つけるためにMCU2を照会することによって、当該装置を設定することもできる。いずれの方法であれ、ソフトウェア・アプリケーション16は、ユーザにMCUのリソースを、それらがどのようにロジック・アナライザ34および信号・パターン発生機30に接続され得るかの選択肢付きで提示するために、FPGA24が適切な相互接続を設定するよう制御ユニット10に命令することができる。図3は、下側のウィンドウにあるチェックボックスによって選択することができる接続を示している。
ユーザがこのような接続を指定すると、ソフトウェア・アプリケーション16は、ユーザの選好にしたがってこれらのリソースをMCU2の正しい入/出力26に、接続するためにFPGA24を適切に設定する。このインフラによって、ソフトウェア・アプリケーション16は、アナライザ34と発生機30とのプローブ相互接続の詳細、およびこれらがどのようにMCU2に接続されているのかについてはユーザの目に触れさせることなく排除し完全に抽象化することができる。
その代わりに、ソフトウェア・アプリケーション16は、図3に示すように、アナライザと発生機がどのようにMCU2の適切なリソースに接続することができるのかを示すことで、非常にシンプルなインターフェイスをユーザに提供することができる。MCU2がどのように設定されているのかについての詳細な情報がソフトウェア・アプリケーション16には利用可能なので、ソフトウェア・アプリケーション16がアナライザ34と発生機30のセットアップを簡素化することも可能である。機器30、34のそのようなセットアップは、USBハブ38が提供するデータ接続を使用して行われる。例えば、MCUのシリアル周辺機器インターフェース(SPI)がパターン発生機30に接続されている場合、後者は、適切なデータ速度および動作モードなどが自動的に設定される。
上述した実施形態によって提供される利点は、従来技術でワークベンチをセットアップする典型的なシナリオと比較することによって理解することができる。従来技術では、発生機のプローブ番号Xをアナライザのプローブ番号Yに接続し、次にこれをMCUのピン番号Zに接続することを手動でおこなう必要があるだろう。ユーザは、次に、発生機とアナライザをMCU上でプローブするリソースの設定と一致するようにセットアップし、MCU上の特定のリソースが正常に動作し正しいピンとプローブなどに接続されていることを確認する必要がある。
これとは対照的に、上記の実施形態によれば、装置内の別々のコンポーネントがどのように相互接続され設定されているのかをソフトウェア・アプリケーションが知っているので、このようなワークベンチのセットアップは大幅に簡略化される。アナライザと発生機のプローブのMCUとの相互接続は、MCUから抽出した情報に基づいて、およびソフトウェア・アプリケーションを介してユーザが提供した情報から、自動的にセットアップすることができる。アナライザと発生機も、同じ情報に基づいて自動的に設定することができる。
説明した実施形態では、手動で処理する相互接続を何も必要とせず、ソフトウェアによって制御されるので、従来のワークベンチのセットアップを使用する場合と比較していくつかの利点が得られる。第一に、エラーになる可能性が低い。第二に、新しいワークベンチをセットアップするのに少ない作業で済む。また、一度完了すると、セットアップを行なった作業は、セットアップの設定を設定ファイルに保存しあとでそれを再適用することによって、再利用することができる。これは、セットアップ設定ファイルを使用して、ハードウェアにアクセスすることなく当該セットアップを分析することができることも意味している。また、セットアップを仮想ポータルに接続し、遠隔地の係員がアクセスすることもできる、つまり、一台の機器(発生機またはアナライザ)を、時間多重化を使用して、複数の場所で同時に用いることができる。
なお、上記した実施形態は単に例示に過ぎず、本発明の範囲内で多くの詳細部分を変更することができることを、当業者であれば理解するであろう。例えば、追加のまたは別の機器を用いてもよいし、もちろん、それを別のマイクロコントローラと共に使用することもできる。

Claims (17)

  1. マイクロコントローラの動作を分析する装置であって、前記装置は、
    マイクロコントローラ集積回路と、
    アナライザと発生機とを含むグループから選択される少なくとも一つの機器と、
    前記マイクロコントローラ集積回路と前記機器との設定可能な相互接続を包含する相互接続モジュールと、
    ユーザが選択した機能と、前記マイクロコントローラ集積回路の定められた機能および接続とに基づいて前記相互接続を決定するために、前記相互接続モジュールを制御するように作成されたソフトウェアと、を備え、
    前記装置は、それ自身が、前記マイクロコントローラ集積回路の少なくとも一部の機能および接続を決定するように設定される
    ことを特徴とする装置。
  2. 前記アナライザは、ロジック・アナライザと、オシロスコープと、スペクトラム・アナライザと、電流測定装置と、パターン・バスデコーダおよびパターン・バスアナライザと、を含むグループから選択される
    ことを特徴とする、請求項1に記載の装置。
  3. 前記発生器は、信号発生器と、パターン発生器と、を含むグループから選択される
    ことを特徴とする、請求項1または2に記載の装置。
  4. 内部のリソースがどのように設定されているのか、および/または、前記リソースがどの入/出力アドレスにマッピングされているのかを見つけるために、前記マイクロコントローラ集積回路に信号を送信して調べるように構成される
    ことを特徴とする、請求項1乃至請求項3のいずれかに記載の装置。
  5. マイクロコントローラ集積回路を収納するように設定された、マイクロコントローラの動作を分析するための装置であって、前記装置は、
    アナライザと発生機とを含むグループから選択される少なくとも一つの機器と、
    使用中である、前記マイクロコントローラ集積回路と前記機器との設定可能な相互接続を包含する相互接続モジュールと、
    ユーザが選択した機能と、前記マイクロコントローラ集積回路の定められた機能および接続とに基づいて前記相互接続を決定するために、前記相互接続モジュールを制御するように構成されたソフトウェアと、を備え、
    前記装置は、それ自身が、前記マイクロコントローラ集積回路の少なくとも一部の機能および接続を決定するように設定される
    ことを特徴とする装置。
  6. 前記相互接続モジュールは、フィールド・プログラマブル・ゲート・アレイ(FPGA)を備える
    ことを特徴とする、請求項1乃至請求項5のいずれかに記載の装置。
  7. 前記機器または一つ以上の前記機器の動作を設定するように構成される
    ことを特徴とする、請求項1乃至請求項6のいずれかに記載の装置。
  8. 前記マイクロコントローラ集積回路の前記機能に基づいて、前記設定を自動的に実施するように構成される
    ことを特徴とする、請求項1乃至請求項7のいずれかに記載の装置。
  9. 前記相互接続モジュールおよび/または前記機器の設定に関するデータを格納するように構成される
    ことを特徴とする、請求項1乃至請求項8のいずれかに記載の装置。
  10. データ・プロセッサ上で実行すると、マイクロコントローラ集積回路と、アナライザおよび発生機を含むグループから選択される少なくとも一つの機器との設定可能な相互接続を有する相互接続モジュールを制御して、ユーザが選択した機能と、前記マイクロコントローラ集積回路の定められた機能および接続とに基づいて前記相互接続を決定するように設定されるコンピュータ・ソフトウェア製品であって、さらに、前記マイクロコントローラ集積回路の少なくとも一部の機能および接続を決定するように設定される
    ことを特徴とするソフトウェア製品。
  11. 前記アナライザは、ロジック・アナライザと、オシロスコープと、スペクトラム・アナライザと、電流測定装置と、パターン・バスデコーダおよびパターン・バスアナライザと、を含むグループから選択される
    ことを特徴とする、請求項10に記載のソフトウェア製品。
  12. 前記発生器は、信号発生器と、パターン発生器と、を含むグループから選択される
    ことを特徴とする、請求項10または請求項11に記載のソフトウェア製品。
  13. 内部のリソースがどのように設定されているのか、および/または、前記リソースがどの入/出力アドレスにマッピングされているのかを見つけるために、前記マイクロコントローラ集積回路に信号を送信して調べるように構成される
    ことを特徴とする、請求項10乃至請求項12のいずれかに記載のソフトウェア製品。
  14. 前記機器または一つ以上の前記機器の動作を設定するように構成されるロジックを含む
    ことを特徴とする、請求項10乃至請求項13のいずれかに記載のソフトウェア製品。
  15. 前記マイクロコントローラ集積回路の前記機能に基づいて、前記設定を自動的に実施するように構成されるロジックを含む
    ことを特徴とする、請求項10乃至請求項14のいずれかに記載のソフトウェア製品。
  16. 前記相互接続モジュールおよび/または前記機器の設定に関するデータを格納するように設定される
    ことを特徴とする、請求項10乃至請求項15のいずれかに記載のソフトウェア製品。
  17. マイクロコントローラ集積回路と、アナライザおよび発生機を含むグループから選択される少なくとも一つの機器との設定可能な相互接続を有する相互接続モジュールを制御することと、
    ユーザが選択した機能と、前記マイクロコントローラ集積回路の定められた機能および接続とに基づいて前記相互接続を決定することと、
    前記マイクロコントローラ集積回路の少なくとも一部の機能および接続を決定することと、を行なう命令を有するコンピュータ・ソフトウェアを記憶する
    ことを特徴とする持続性コンピュータ可読媒体
JP2015552019A 2013-01-09 2013-12-17 マイクロコントローラ分析ツール Pending JP2016504692A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1300366.0 2013-01-09
GB1300366.0A GB2509715A (en) 2013-01-09 2013-01-09 Tester for microcontroller integrated circuit
PCT/EP2013/076854 WO2014108279A1 (en) 2013-01-09 2013-12-17 Microcontroller analysis tools

Publications (1)

Publication Number Publication Date
JP2016504692A true JP2016504692A (ja) 2016-02-12

Family

ID=47748166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015552019A Pending JP2016504692A (ja) 2013-01-09 2013-12-17 マイクロコントローラ分析ツール

Country Status (8)

Country Link
US (1) US20150338452A1 (ja)
EP (1) EP2943803B1 (ja)
JP (1) JP2016504692A (ja)
KR (1) KR20150105968A (ja)
CN (1) CN104903737A (ja)
GB (1) GB2509715A (ja)
TW (1) TW201428490A (ja)
WO (1) WO2014108279A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60253885A (ja) * 1984-05-30 1985-12-14 Advantest Corp 回路試験装置
US5909450A (en) * 1996-11-15 1999-06-01 Altera Corporation Tool to reconfigure pin connections between a dut and a tester
JPH11282717A (ja) * 1998-03-31 1999-10-15 Fujitsu Ltd テストデータスキャン装置およびスキャン方法
JP2001134460A (ja) * 1999-11-08 2001-05-18 Matsushita Electric Ind Co Ltd 電子回路解析装置および解析方法
JP2008134838A (ja) * 2006-11-28 2008-06-12 Toshiba Corp バスデバイス
JP2010112947A (ja) * 2008-11-05 2010-05-20 Tektronix Inc 試験測定機器、測定システム及び方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4760330A (en) * 1986-06-06 1988-07-26 Northern Telecom Limited Test system with shared test instruments
US5025205A (en) * 1989-06-22 1991-06-18 Texas Instruments Incorporated Reconfigurable architecture for logic test system
US6311149B1 (en) * 1997-08-18 2001-10-30 National Instruments Corporation Reconfigurable test system
US8176296B2 (en) * 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US7526422B1 (en) * 2001-11-13 2009-04-28 Cypress Semiconductor Corporation System and a method for checking lock-step consistency between an in circuit emulation and a microcontroller
US7150002B1 (en) * 2002-03-29 2006-12-12 Cypress Semiconductor Corp. Graphical user interface with logic unifying functions
US6799133B2 (en) * 2002-09-24 2004-09-28 Analog Devices, Inc. Test mode control circuit for reconfiguring a device pin of an integrated circuit chip
CN100351638C (zh) * 2003-05-01 2007-11-28 中兴通讯股份有限公司 一种集成电路边界扫描测试装置
US7316009B2 (en) * 2003-08-06 2008-01-01 National Instruments Corporation Emulation of a programmable hardware element
US7552370B2 (en) * 2006-03-31 2009-06-23 Robert Pochowski Application specific distributed test engine architecture system and method
JP2008299632A (ja) * 2007-05-31 2008-12-11 Ricoh Co Ltd 半導体集積回路、半導体集積回路を備えた画像処理装置、及び半導体集積回路の通信制御方法
US8136001B2 (en) * 2009-06-05 2012-03-13 Freescale Semiconductor, Inc. Technique for initializing data and instructions for core functional pattern generation in multi-core processor
US9152520B2 (en) * 2013-09-26 2015-10-06 Texas Instruments Incorporated Programmable interface-based validation and debug
US20150168482A1 (en) * 2013-12-12 2015-06-18 Todd M. Flynn Configurable test equipment

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60253885A (ja) * 1984-05-30 1985-12-14 Advantest Corp 回路試験装置
US5909450A (en) * 1996-11-15 1999-06-01 Altera Corporation Tool to reconfigure pin connections between a dut and a tester
JPH11282717A (ja) * 1998-03-31 1999-10-15 Fujitsu Ltd テストデータスキャン装置およびスキャン方法
JP2001134460A (ja) * 1999-11-08 2001-05-18 Matsushita Electric Ind Co Ltd 電子回路解析装置および解析方法
JP2008134838A (ja) * 2006-11-28 2008-06-12 Toshiba Corp バスデバイス
JP2010112947A (ja) * 2008-11-05 2010-05-20 Tektronix Inc 試験測定機器、測定システム及び方法

Also Published As

Publication number Publication date
US20150338452A1 (en) 2015-11-26
GB201300366D0 (en) 2013-02-20
EP2943803B1 (en) 2017-06-07
EP2943803A1 (en) 2015-11-18
TW201428490A (zh) 2014-07-16
CN104903737A (zh) 2015-09-09
WO2014108279A1 (en) 2014-07-17
KR20150105968A (ko) 2015-09-18
GB2509715A (en) 2014-07-16

Similar Documents

Publication Publication Date Title
JP5816144B2 (ja) テストプログラムおよび試験システム
JP5833500B2 (ja) 試験システム
JP5833501B2 (ja) 試験システム
JP2007172599A (ja) プログラム実行を追跡する方法及びシステム
TW201433802A (zh) 在中央控制器電腦系統上用以支援協定獨立元件測試之圖形使用者介面實施態樣技術
US8131529B2 (en) Method and system for simulating test instruments and instrument functions
US20120290993A1 (en) Logic verification module apparatus to serve as a hyper prototype for debugging an electronic design that exceeds the capacity of a single fpga
TWI481885B (zh) 電腦測試程式產品
JP2013250250A (ja) テスターハードウェアおよびそれを用いた試験システム
CN106649101A (zh) 一种ice自动化测试系统及测试方法
US8666690B2 (en) Heterogeneous multi-core integrated circuit and method for debugging same
US11782809B2 (en) Test and measurement system for analyzing devices under test
JPWO2005036402A1 (ja) テストプログラムデバッグ装置、半導体試験装置、テストプログラムデバッグ方法、及び試験方法
JP6765374B2 (ja) 情報処理装置及び情報処理方法
JP2016504692A (ja) マイクロコントローラ分析ツール
CN104133174A (zh) 一种基于SignaltapⅡ的FPGA开发板测试方法
RU2777449C1 (ru) Тестер-верификатор заказных сбис
TWI484203B (zh) 電腦測試程式產品
JPWO2002063473A1 (ja) データ処理システムの開発方法及び評価ボード
Kirkland et al. Techniques to Solve TPS Performance Weaknesses
CN116990675A (zh) 一种直流控制保护平台的板卡测试系统
Haney et al. An integrated graphical development and debug environment supporting a multi-function parallel analog test instrument
Dias et al. Remote Boundary-Scan Testbench with Extended SFV Commands
Yazma et al. IEEE-1445 (DTIF) based digital test solution

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180619