JP2016502278A - 温度安定性に優れる金属酸化物薄膜トランジスタ - Google Patents
温度安定性に優れる金属酸化物薄膜トランジスタ Download PDFInfo
- Publication number
- JP2016502278A JP2016502278A JP2015547529A JP2015547529A JP2016502278A JP 2016502278 A JP2016502278 A JP 2016502278A JP 2015547529 A JP2015547529 A JP 2015547529A JP 2015547529 A JP2015547529 A JP 2015547529A JP 2016502278 A JP2016502278 A JP 2016502278A
- Authority
- JP
- Japan
- Prior art keywords
- metal oxide
- layer
- passivation material
- passivation
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 68
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 68
- 239000010409 thin film Substances 0.000 title claims abstract description 19
- 238000002161 passivation Methods 0.000 claims abstract description 77
- 239000000463 material Substances 0.000 claims abstract description 54
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 10
- 239000010408 film Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 6
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 5
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 229910021193 La 2 O 3 Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000005118 spray pyrolysis Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 3
- 238000001771 vacuum deposition Methods 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 238000005286 illumination Methods 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- 238000011946 reduction process Methods 0.000 description 5
- 230000001154 acute effect Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical group [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】薄膜トランジスタ（ＴＦＴ）において、負バイアス温度ストレスに対する安定性を改善する。【解決手段】第１のエネルギーレベルの伝導帯を有する金属酸化物半導体１８のチャネルと、前記金属酸化物半導体１８のチャネルの少なくとも一部をカバーしているパッシベーション材料２０の層とを有し、前記パッシベーション材料２０は、第２のエネルギーレベルの伝導帯を有し、前記第２のエネルギーレベルは、前記第１のエネルギーレベルと等しいか、もしくは０．５ｅＶ未満だけ前記第１のエネルギーレベルより高い、金属酸化物薄膜トランジスタ。【選択図】図１
Description
本発明は、一般に、薄膜トランジスタ（ＴＦＴ）における金属酸化物半導体フィルムに関し、より詳しくは、負バイアス温度ストレスに対する安定性に関するものである。
アクティブチャンネル層として金属酸化物半導体の層を備えた薄膜トランジスタ（ＭＯＴＦＴ）は、その高いキャリア移動度と、次世代ディスプレイおよび薄膜電子工学に向けたその高い可能性のため、大きな注目を浴びている。
しかしながら、解決されないままになっている当面の課題の一つとして、この種のトランジスタの暗環境および照明下における電流−電圧特性の動作安定性がある。これらの課題は、関連した高移動度を有するデバイスにおいて、より深刻である。広帯域イオン性半導体と狭帯域共有結合性半導体との違いに基づき、ＭＯＴＦＴの不安定性のメカニズムは、ａ−ＳｉのＴＦＴで観察されるそれと、基本的に異なる。
負バイアス温度ストレスの下にある金属酸化物ＴＦＴにとって、金属酸化物は、電子および水の存在下で還元され（すなわち酸素を失い）、閾値電圧（Ｖｔｈ）が負の側にシフトする。
ｅ−＋ＭＯ＋Ｈ２Ｏ → Ｍ＋＋２ＯＨ−
Ｍ＋酸素の損失 Ｖｔｈ → 負にシフト
ＴＦＴが照明下で多くの電子およびホールが発生しているときに、この問題は特に深刻である。
Ｍ＋酸素の損失 Ｖｔｈ → 負にシフト
ＴＦＴが照明下で多くの電子およびホールが発生しているときに、この問題は特に深刻である。
負バイアス温度ストレスを減らす１つの対策は水の存在を制限することであり、それは今日では、主にＴＦＴの周辺に良好なパッシベーションを持たせることによって達成される。
しかしながら、水に対する完全なバリア（パッシベーション）を提供することは困難であり、高コストとなる。さらにまた、金属酸化物半導体チャンネル層により吸収され得るいかなる短波長の光も、当該チャンネル層の中に光学的に誘起される電子を減少させるために遮断されなければならない。また、アクティブマトリックス表示装置のアプリケーションにおいて、光がチャンネル層にまで達しないように光を完全に遮断することも、困難である。若干のわずかな光は、散乱および導波によって金属酸化物層の中に入射する。ＴＦＴに入る水分量およびＴＦＴに入射する光量を小さくすることを考慮する一方、これらの効果はＴＦＴの全寿命を通じて発生していると理解しなければならない。
従って、金属酸化物に入射する迷光に基づく負バイアス温度ストレスの下でのＶｔｈシフトから受ける影響を減らす追加的な方法を考慮することが望ましい。
そこで、前述したおよび他の、従来技術にみられる欠点を改善することが望まれている。
本発明の前記の目的を達成するために、第１のエネルギーレベルの伝導帯を有する金属酸化物半導体のチャネルと、前記金属酸化物半導体のチャネルの少なくとも一部を覆っているパッシベーション材料の層とを含み、前記パッシベーション材料は、第２のエネルギーレベルの伝導帯を有し、前記第２のエネルギーは、前記第１のエネルギーレベルと等しいか、もしくは０．５ｅＶ未満だけ前記第１のエネルギーレベルより高い、金属酸化物薄膜トランジスタが提供される。
本発明の前記の目的は、温度安定度が改善された金属酸化物薄膜トランジスタを製作する方法であって、以下の各工程を含む方法によっても達成される。すなわち、基板を用意し、ゲートを形成し、前記ゲートの少なくとも一部をゲート誘電体の層で覆う工程、前記ゲート誘電体上であって前記ゲートの両側に第１のエネルギーレベルの伝導帯を有する金属酸化物半導体層を堆積する工程、金属酸化物半導体層上に、ソースおよびドレイン接合を前記ゲートの両側に隔離させて配置して、前記ゲートと基本的に整合配列した前記金属酸化物半導体層の中の前記ソースおよびドレイン接合間のチャネル領域を定める工程、ならびに第１のエネルギーレベルと等しいか、もしくは第１のエネルギーレベルより０．５ｅＶ未満だけ高い第２のエネルギーレベルの伝導帯を有するパッシベーション材料の層を前記金属酸化物半導体のチャネル領域に配置する工程を含む方法である。
本発明の前述したおよび更なる目的および利点は、図面に関連してなされる本発明の好ましい実施例についての以下の詳細な説明から、当業者にとって明らかになる。
図１を参照して、パッシベーション層およびオーミックなソース−ドレイン接合を有する典型的なＭＯＴＦＴ１０の簡略化されたレイヤー図が示される。
この具体例において、ＭＯＴＦＴ１０は、底面にゲートおよび上側にソース／ドレインを有する金属酸化物ＴＦＴである。本発明は、多数のＭＯＴＦＴのうちのいずれにもあてはめることができ、そして、図示されたＭＯＴＦＴ１０は単に説明の便宜上示されたものであることが理解されよう。
ＭＯＴＦＴ１０は、適当なパッシベーション・コーティングを有する典型的なガラスまたはプラスチックシートの基板１２を含む。ある応用において基板１２上に、番号１３で示すように、付加的なパッシベーション層および／またはバッファ層を追加してもよい。本明細書の開示において例えばパッシベーション層、バッファ層などの全ての例は、「基板」という用語に含まれるものとする。
ＭＯＴＦＴ１０には、基板１２の上にゲート金属１４がパターン形成されている。さらにゲート誘電層１６がゲート金属１４の上に堆積され、金属酸化物半導体活性層１８が、ゲート誘電層１６の上に堆積され、活性層１８はゲート金属１４から絶縁される。パッシベーション層２０が活性層１８上にパターン形成され、そして、ソース／ドレイン接合２２が、活性層１８の露出した上面のパッシベーション層２０の両側に形成される。ソース・ドレイン間の空間は、２４で示されるＭＯＴＦＴ１０の伝導チャネルを定める。
ソース／ドレイン層を設ける前にパッシベーション層２０を堆積させてパターニングすることに代えて（図１に示すように、層２０はソース／ドレイン層作製工程の間、エッチ−ストッパーとして機能する）、Ｓ／Ｄ層を完成した後に、パッシベーション層２０を、チャネル上において処理することもできる。この種の処理手順は、ａ−ＳｉのＴＦＴの分野でバック−チャネル−エッチング構造としてよく参照される。
ＭＯＴＦＴ１０のより詳細な記述および製造の方法は、“Double Self-Aligned Metal Oxide TFT”と題する特許文献１およびそこから派生するいくつかの文献、例えば特許文献２において記載されている。さまざまな考えられるＭＯＴＦＴの構成が本開示の方法に適用できる。例えばボトムゲート、ボトムソース／ドレインタイプの装置、トップゲート、トップソース／ドレインタイプの装置その他であり、これらの多くは上記にあげられた特許文献において開示され説明されている。
ＭＯＴＦＴ１０の基板１２は通常、デバイスの基板側からのいかなる水浸透も効果的に防ぐことができることを理解すべきである。また、重金属のソース／ドレイン接合２２は、いかなる水分も、装置のそれらの領域に入るのを効果的に防止するものと理解される。水の成分は、チャネル２４の上の、ソースおよびドレイン接合２２の間のパッシベーション層（例えばパッシベーション層２０）から装置に侵入する。前述したように、パッシベーションを完璧に水密に作ることは極めて困難であり高コストであり、従って、デバイスの寿命期間において、若干の水分は入る。
図２も参照して、負バイアスの下での簡略なバンド図が、典型的なパッシベーションを有するＭＯＴＦＴのために例示されている。図１の例から理解されるように、金属酸化物１８はゲート誘電体１６とパッシベーション材料２０との間に挟まれている。
シリコンベースのＭＯＴＦＴに使用される従来のパッシベーション材料の例は、ＳｉＯ２、Ａｌ２Ｏ３、ＳｉＮ、などであった。高温でまたは照明によって発生した電子は、図２に３０で示される金属酸化物−パッシベーション界面で蓄積される。温度がより高くなり、または照明がより強くなると、より多くの電子が発生し界面３０で蓄積される。チャネル材料として金属酸化物半導体を有するＴＦＴにおいて、酸化物が還元されるプロセスは、水分が最も豊富であり、そして、電子濃度が負のバイアスストレスの下で最も高い界面３０で、最も容易に発生する。この還元プロセスは、正のフィードバックプロセスでもある点に留意する必要がある。すなわち、酸素の減少は、Ｖｔｈをより負にして還元プロセスに使われる電子の数を増加させる。この正のフィードバックプロセスにより、Ｖｔｈのシフトは（１）湿度、（２） 光の照明、そして（３） 酸化物−パッシベーション界面の酸素空格子点（oxygen vacancy）に非常に影響される（sensitive）ようになる。
正のフィードバックループを壊す方法は、界面がまず極めて少ない酸素空格子点を有することを確認することである。しかしながら、酸素空格子点は、第Ｖｔｈにより拘束され、自由に調整することができない。
本発明の対策は、チャネル−パッシベーション界面のバンドアライメントの慎重な設定によって、金属酸化物チャンネル層の電子がパッシベーション材料へ移動されるようにするということである。バンドアライメントに加えて、電子および水分の存在下においてさえ還元プロセスに影響されにくいパッシベーション材料を選択することである。パッシベーション材料は、電流を切換えるために用いられないので、材料選択のためのより多くの選択肢がある。この対策は、照明下でＭＯＴＦＴに多くの電子およびホールが発生する状況で、水分子の存在下での還元プロセスを回避するために電子を金属酸化物から移動させなければならないときに、特に効果的である。
図３は、本発明に従って最適化されたパッシベーション層を有する番号５０で示されるＭＯＴＦＴの負バイアスの下での簡略なエネルギーバンド図である。図２から分かるように、パッシベーション材料２０の伝導帯が半導体酸化物材料１８の伝導帯より高い（すなわちエネルギー障壁が高い）ときに、金属酸化物半導体１８からパッシベーション材料２０への電子の移送は効果的でなく、電子は界面３０で蓄積する。図３のエネルギーバンド図にて示すように、パッシベーション材料５２の伝導帯のエネルギーレベルが金属酸化物５４（特に５６と称される領域を参照）の伝導帯のエネルギーレベルに近いように、最適化されたパッシベーション層５２が選択される。この開示の目的上、「近い」とは、パッシベーション材料５２の伝導帯レベルが金属酸化物５４の伝導帯レベルに等しいか、または０．５ｅＶ以内の範囲で、金属酸化物５４の伝導帯レベルより高いことを意味する。
金属酸化物半導体材料の伝導帯に接近した伝導帯を有するパッシベーション材料を選択することは、図３に示したバイアス場によって、金属酸化物半導体からパッシベーション材料への電子の移動を容易にする。電子を拡散しパッシベーション層５２に電子を移すことによって、金属酸化物半導体のチャンネル層内の酸素還元にかかわる電子数が減少する。したがって、バイアス温度ストレスに対する安定性は改善され、ＭＯＴＦＴは電子が存在していても水分を介した還元プロセスの影響を受けにくくなる。
パッシベーション材料として採用可能な典型的な金属酸化物半導体の例は、Ｔａ２Ｏ５、ＴｉＯ２、Ｖ２Ｏ５、Ｎｂ２Ｏ５、Ｗ２Ｏ３、ＺｒＯ２、ＨｆＯ２、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、Ｇａ２Ｏ３、ＭｇＯのいずれかまたはそれらの組み合わせを含む。パッシベーション層は、前述した金属酸化物の少なくとも１つと、絶縁化合物の一部（fraction of insulating compounds）との混合酸化物の形態で作製することもできる。これらの材料は、真空成膜法の１つ、例えば熱付着もしくはスパッタリング法のような物理成膜法、ＣＶＤ法、噴霧熱分解法などを用いて成膜することができる。パターニングが必要である場合（例えば図１に示される場合）、この分野の専門家に知られているリソグラフィプロセスの１つを用いて、この層はパターニングされることができる。ある特例において、混合酸化物パッシベーションフィルムは、直接フォトパターニング可能である前駆体の形で作ることができて、それから前述した最終形態に変換することができる。
典型的なＭＯＴＦＴにおいて現在利用できる深いバイアス条件で、電流スイッチング比率を保持するために、電気伝導度の低いチャンネル層であっても、パッシベーション材料は、チャネル層より実質的に絶縁性が高いことが望まれる。すなわち、パッシベーション材料としては、金属酸化物より実質的により絶縁性がより高く電気伝導度の小さいもの、好ましくは１０−１０Ｓ／ｃｍより小さなものを選ぶことが好ましい。パッシベーション層はチャンネル層より電気伝導度が小さいだけでなく、チャンネル層とパッシベーション層の電気伝導度の比は、相対的に一定のままでなければならない。更に、パッシベーション材料の絶縁値（insulating value）は、金属酸化物チャンネル層から電子の移動後も保持されなければならない。これは、例えば、適当な金属酸化物パッシベーション材料（前述した例を参照）を選択することによって、達成することができる。すなわちパッシベーション材料を構成する金属が可変原子価を有し、パッシベーション材料が異なる酸化／還元段階で所望の絶縁性を保持することである。１つの具体例として酸化タンタルをあげることができる。酸化タンタルは金属酸化チャンネル層から電子が移った後に、絶縁性を有するＴａ２Ｏ５が還元されて同じく絶縁性を有するＴａＯ２およびＴａ２Ｏ３になる。
金属酸化物半導体チャンネル層に近いエネルギーレベルを有するパッシベーション材料を選択することに加えて、前記パッシベーション材料が金属酸化物半導体チャンネル層の光学ギャップより大きい光学ギャップを有することが好ましい。
本発明は、迷光の入射による負バイアス温度ストレスの下でのＶｔｈのシフトに対して影響を受けにくい（reduced sensitivity）新規なおよび改良されたＭＯＴＦＴを提供する。さらに本発明は、ＭＯＴＦＴに照射される迷光による負バイアス温度ストレスの下でのＶｔｈのシフトに対して影響を受けにくい、新規なおよび改良型の方法と装置を開示する。第一義的には本発明は、最適化されたパッシベーション層を有する負バイアスの下でのＭＯＴＦＴを開示する。
本願明細書において、当業者は説明のために選択された実施例に対するさまざまな改変と変更を想起することができる。かかる改変と変更は、本発明の精神から逸脱しない限りにおいて本発明の範囲に含まれ、添付した請求の範囲の公正な解釈によってのみ評価される。
本発明は、当業者が本発明を理解しかつ実施できるように、明確かつ簡潔な用記で完全に記述された。
Claims (19)
- 第１のエネルギーレベルの伝導帯を有する金属酸化物半導体のチャネルと、
前記金属酸化物半導体のチャネルの少なくとも一部を覆っているパッシベーション材料の層とを含み、前記パッシベーション材料は、第２のエネルギーレベルの伝導帯を有し、前記第２のエネルギーは、前記第１のエネルギーレベルと等しいか、もしくは０．５ｅＶ未満だけ前記第１のエネルギーレベルより高い、金属酸化物薄膜トランジスタ。 - 前記パッシベーション材料がＴａ２Ｏ５、ＴｉＯ２、Ｖ２Ｏ５、Ｎｂ２Ｏ５、Ｗ２Ｏ３、ＺｒＯ２、ＨｆＯ２、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、Ｇａ２Ｏ３、ＭｇＯから選ばれる１種またはそれらの組み合わせを含む、請求項１に記載の金属酸化物薄膜トランジスタ。
- 前記パッシベーション層が、前記金属酸化物の１種と一部の絶縁化合物との混合酸化物によって形成される、請求項２に記載の金属酸化物薄膜トランジスタ。
- 前記パッシベーション材料が、実質的に前記金属酸化物半導体より絶縁性が高いかまたは電気伝導度の小さな材料であり、１０−１０Ｓ／ｃｍ未満の導電率を有する、請求項１に記載の金属酸化物薄膜トランジスタ。
- 前記パッシベーション層の電気伝導度に対するチャンネル層の電気伝導度の比率が相対的に一定であり、それによってトランジスタの電流スイッチング比率は比較的一定に保たれる、請求項４に記載の金属酸化物薄膜トランジスタ。
- 基板と、
前記基板によって支持されるゲートと、
前記ゲートの少なくとも一部を覆っているゲート誘電体の層と、
前記ゲート誘電体の層の上側に配置され、第１のエネルギーレベルの伝導帯を有する金属酸化物半導体のチャンネルと、
前記金属酸化物半導体のチャネル上の、前記ゲートの両側の位置に配置された金属ソース／ドレイン接合と、
前記ソース／ドレイン接合間の、前記金属酸化物半導体のチャネルの少なくとも一部を覆っているパッシベーション材料の層とを備え、
前記パッシベーション材料は、第２のエネルギーレベルの伝導帯を有し、前記第２のエネルギーレベルは、前記第１のエネルギーレベルと等しいかもしくは前記第１のエネルギーレベルより０．５ｅＶ未満だけ高くなっている、金属酸化物薄膜トランジスタ。 - 前記パッシベーション材料が、Ｔａ２Ｏ５、ＴｉＯ２、Ｖ２Ｏ５、Ｎｂ２Ｏ５、Ｗ２Ｏ３、ＺｒＯ２、ＨｆＯ２、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、Ｇａ２Ｏ３、ＭｇＯから選ばれる１種またはそれらの組み合わせを含む、請求項６に記載の金属酸化物薄膜トランジスタ。
- 前記パッシベーション層が、前記挙げられた金属酸化物の少なくとも１種と、一部の絶縁化合物との混合酸化物により形成される、請求項７に記載の金属酸化物薄膜トランジスタ。
- 前記パッシベーション材料が、前記金属酸化物半導体よりも基本的により絶縁性が高いか、もしくはより電気伝導度が小さく、かつ１０−１０Ｓ／ｃｍ未満の導電率を有する、請求項７に記載の金属酸化物薄膜トランジスタ。
- 前記パッシベーション層の電気伝導度に対するチャンネル層の電気伝導度の比は相対的に一定であり、このためトランジスタの電流スイッチング比率は相対的に一定に保たれる、請求項９に記載の金属酸化物薄膜トランジスタ。
- 温度安定度が改善された金属酸化物薄膜トランジスタを製作する方法であって、必ずしも順番に従って実施されるわけではない次の各工程を含む方法。
・基板を用意し、ゲートを形成し、前記ゲートの少なくとも一部をゲート誘電体の層で覆う工程、
・前記ゲート誘電体上であって前記ゲートの両側に第１のエネルギーレベルの伝導帯を有する金属酸化物半導体層を堆積する工程、
・金属酸化物半導体層上に、ソースおよびドレイン接合を前記ゲートの両側に隔離させて配置して、前記ゲートと基本的に整合配列した前記金属酸化物半導体層の中の前記ソースおよびドレイン接合間のチャネル領域を定める工程、ならびに
・第１のエネルギーレベルと等しいか、もしくは第１のエネルギーレベルより０．５ｅＶ未満だけ高い第２のエネルギーレベルの伝導帯を有するパッシベーション材料の層を前記金属酸化物半導体のチャネル領域に配置する工程。 - 前記パッシベーション材料の層を配置する工程において、真空成膜法を用いる、請求項１１に記載の方法。
- 前記真空成膜法によりパッシベーション材料の層を配置する工程は、熱成膜法、スパッタリング成膜法、ＣＶＤ法、および噴霧熱分解法から選ばれる１つを用いる、請求項１２に記載の方法。
- 前記パッシベーション材料の層を配置する工程は、リソグラフィプロセスの１つを用いてパターニングする工程を含む、請求項１１に記載の方法。
- 前記パッシベーション材料の層を配置する工程は、Ｔａ２Ｏ５、ＴｉＯ２、Ｖ２Ｏ５、Ｎｂ２Ｏ５、Ｗ２Ｏ３、ＺｒＯ２、ＨｆＯ２、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、Ｇａ２Ｏ３、ＭｇＯの中から選ばれる１種またはそれらの組み合わせをパッシベーション材料として選択する工程を含む、請求項１１に記載の方法。
- 混合酸化物の形態で前記パッシベーション材料の層を配置する工程は、前記金属酸化物の少なくとも１種および前記一部の絶縁化合物からなる混合酸化物を用いる、請求項１５に記載の方法。
- 前記パッシベーション材料の層を配置する工程は、基本的に前記金属酸化物半導体より絶縁性の高いあるいは導電率の小さなパッシベーション材料を選択する工程を含み、当該材料は１０−１０Ｓ／ｃｍ未満の導電率を有する、請求項１１に記載の方法。
- 前記金属酸化物半導体層を堆積させる工程および前記パッシベーション材料の層を配置する工程は、前記金属酸化物半導体の導電率と前記パッシベーション材料の導電率との比率が相対的に一定のままである、前記金属酸化物と前記パッシベーション材料とを選択して、それによってトランジスタの電流スイッチング比率を相対的に一定に保つ、請求項１７に記載の方法。
- 前記パッシベーション材料の層を配置する工程は、ソースおよびドレイン接合を隔離させて配置するステップの前、またはソースおよびドレイン接合を隔離させて配置するステップの後のいずれかにおいて実施される、請求項１１に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/718,183 | 2012-12-18 | ||
| US13/718,183 US9070779B2 (en) | 2012-12-18 | 2012-12-18 | Metal oxide TFT with improved temperature stability |
| PCT/US2013/074607 WO2014099590A1 (en) | 2012-12-18 | 2013-12-12 | Metal oxide tft with improved temperature stability |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016502278A true JP2016502278A (ja) | 2016-01-21 |
Family
ID=50929895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015547529A Pending JP2016502278A (ja) | 2012-12-18 | 2013-12-12 | 温度安定性に優れる金属酸化物薄膜トランジスタ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9070779B2 (ja) |
| EP (1) | EP2936547A4 (ja) |
| JP (1) | JP2016502278A (ja) |
| KR (1) | KR20150097642A (ja) |
| CN (1) | CN104885189A (ja) |
| WO (1) | WO2014099590A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150070967A1 (en) * | 2013-09-10 | 2015-03-12 | Kabushiki Kaisha Toshiba | Memory system and method of manufacturing memory system |
| US11158711B2 (en) | 2017-12-27 | 2021-10-26 | Intel Corporation | Air gap for thin film transistors |
| CN110491771A (zh) * | 2019-07-11 | 2019-11-22 | 华南理工大学 | 金属氧化物薄膜晶体管及其制备方法和钝化层的制备方法 |
| CN116666236B (zh) * | 2023-08-02 | 2023-11-21 | 深圳市鲁光电子科技有限公司 | 一种半导体材料的表面钝化方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101547325B1 (ko) * | 2008-10-27 | 2015-08-26 | 삼성전자주식회사 | 트랜지스터 및 이를 포함하는 반도체 소자 |
| US7977151B2 (en) * | 2009-04-21 | 2011-07-12 | Cbrite Inc. | Double self-aligned metal oxide TFT |
| US9401431B2 (en) * | 2009-04-21 | 2016-07-26 | Cbrite Inc. | Double self-aligned metal oxide TFT |
| US8187929B2 (en) * | 2009-11-04 | 2012-05-29 | Cbrite, Inc. | Mask level reduction for MOSFET |
| KR20110074354A (ko) * | 2009-12-24 | 2011-06-30 | 삼성전자주식회사 | 메모리소자 및 그 동작방법 |
| CN106057907B (zh) * | 2010-04-23 | 2019-10-22 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| TWI455322B (zh) * | 2011-04-22 | 2014-10-01 | Au Optronics Corp | 薄膜電晶體及其製造方法 |
| US8679905B2 (en) * | 2011-06-08 | 2014-03-25 | Cbrite Inc. | Metal oxide TFT with improved source/drain contacts |
-
2012
- 2012-12-18 US US13/718,183 patent/US9070779B2/en not_active Expired - Fee Related
-
2013
- 2013-12-12 WO PCT/US2013/074607 patent/WO2014099590A1/en active Application Filing
- 2013-12-12 EP EP13864157.6A patent/EP2936547A4/en not_active Withdrawn
- 2013-12-12 JP JP2015547529A patent/JP2016502278A/ja active Pending
- 2013-12-12 CN CN201380066569.1A patent/CN104885189A/zh active Pending
- 2013-12-12 KR KR1020157018933A patent/KR20150097642A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| EP2936547A1 (en) | 2015-10-28 |
| US20140167047A1 (en) | 2014-06-19 |
| WO2014099590A1 (en) | 2014-06-26 |
| EP2936547A4 (en) | 2016-04-13 |
| KR20150097642A (ko) | 2015-08-26 |
| US9070779B2 (en) | 2015-06-30 |
| CN104885189A (zh) | 2015-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kwon et al. | The impact of gate dielectric materials on the light-induced bias instability in Hf–In–Zn–O thin film transistor | |
| JP5626978B2 (ja) | 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置 | |
| Thomas et al. | High electron mobility thin-film transistors based on Ga2O3 grown by atmospheric ultrasonic spray pyrolysis at low temperatures | |
| KR101976133B1 (ko) | 표시 장치 | |
| JP6012720B2 (ja) | 改善されたソース／ドレイン接点を有する金属酸化物薄膜トランジスタ | |
| Yin et al. | Fully transparent nonvolatile memory employing amorphous oxides as charge trap and transistor’s channel layer | |
| KR102418493B1 (ko) | 이차원 반도체를 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치 | |
| JP5679933B2 (ja) | 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置 | |
| US20150084035A1 (en) | Thin film transistor and method of manufacturing the same | |
| US9773918B2 (en) | Metal oxide TFT with improved stability and mobility | |
| TWI577029B (zh) | 用以形成一半導體氮氧化合物之方法及使用其之用以製造一薄膜電晶體之方法 | |
| Perez-Tomas et al. | Giant bulk photovoltaic effect in solar cell architectures with ultra-wide bandgap Ga2O3 transparent conducting electrodes | |
| García Núñez et al. | Thin film transistors based on zinc nitride as a channel layer for optoelectronic devices | |
| JP2008252097A (ja) | 酸化チタニウムを活性層として有する薄膜トランジスタの製造方法およびその構造 | |
| Liu et al. | Suppression of photo-bias induced instability for amorphous indium tungsten oxide thin film transistors with bi-layer structure | |
| Cai et al. | Large photoelectric-gating effect of two-dimensional van-der-Waals organic/tungsten diselenide heterointerface | |
| CN107331698B (zh) | 一种薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| JP2013239521A (ja) | 電界効果型トランジスタの製造方法 | |
| JP2016502278A (ja) | 温度安定性に優れる金属酸化物薄膜トランジスタ | |
| KR101423907B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| WO2014131258A1 (zh) | 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| Li et al. | Dual-gate MoS2 phototransistor with atomic-layer-deposited HfO2 as top-gate dielectric for ultrahigh photoresponsivity | |
| KR101849268B1 (ko) | 빛과 전압 스트레스에 강한 산화물 박막 트랜지스터 및 그의 제조 방법 | |
| KR20110080118A (ko) | 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법 | |
| Seo et al. | Fully Deep‐UV Transparent Thin Film Transistors Based on SrSnO3 |