JP2016501417A - リードライトメモリデバイスのデータ画像中の仮想境界コード - Google Patents
リードライトメモリデバイスのデータ画像中の仮想境界コード Download PDFInfo
- Publication number
- JP2016501417A JP2016501417A JP2015549390A JP2015549390A JP2016501417A JP 2016501417 A JP2016501417 A JP 2016501417A JP 2015549390 A JP2015549390 A JP 2015549390A JP 2015549390 A JP2015549390 A JP 2015549390A JP 2016501417 A JP2016501417 A JP 2016501417A
- Authority
- JP
- Japan
- Prior art keywords
- virtual
- block
- read
- data
- write memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0688—Non-volatile semiconductor memory arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7202—Allocation control and policies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
- G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Security & Cryptography (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Abstract
Description
・64ページであって、各々が2,048バイト(約2KB)と64バイトの予備領域とを有し、これは128KB(ページデータ用)および4KB(たとえば、誤り訂正コード、不良ブロック情報、メタデータなどの予備データ用)のブロックサイズを意味する。
・64ページであって、各々が、4,096バイト(約4KB)と128バイトの予備領域とを有し、これは、ページデータ用の256KBのブロックサイズを意味する。
・128ページであって、各々が2,048バイト(約2KB)と128バイトの予備領域とを有し、これは、ページデータ用の256KBのブロックサイズを意味する。
・SRAMサイズ=256KB
・予約済み/使われるSRAM=約16KB
・仮想ブロックサイズ=128KB
・プリアンブル(5)サイズ(プリアンブルメモリコード10を含む)=10KB
・ブートローダ画像ヘッダ(12)サイズ=80B
・署名および証明書(16)にパディング(18)を加えたもの=6KB
・仮想境界コード(VBC)サイズ=12B
使われる上記バイトの合計を、SRAMサイズから減算すると、2つの128KB仮想ブロック中に記憶することができる、NANDメモリ中のブートローダ用のほぼ223KBが残る。
5' 新規プリアンブル
10 メモリコード
10' 新規プリアンブルメモリコード
12 画像ヘッダ
12' 新規画像ヘッダ
14 仮想境界コード
14' 新規VBC
15 ブートローダ、BL
15a ブートローダの第1の部分、第1のブートローダ部分
15a' ブートローダ部分
15b ブートローダの第2の部分、第2のブートローダ部分
15b' ブートローダ部分
15c BLの第3の部分
16 証明書
18 パディング
100 NANDデバイス
900 モバイルコンピューティングデバイス
901 プロセッサ
902 内部メモリ
903 ディスプレイ
904 抵抗検知タッチスクリーン
906 無線/アンテナ
908 物理ボタン
920 ワイヤレスデータリンク、携帯電話送受信機
1000 ワイヤレスデバイス
1002 プロセッサ
1004 内部メモリ
1006 内部メモリ
1016 タッチスクリーンディスプレイ
1018 アンテナ
1012a 物理ボタン
1012b 物理ボタン
1100 ラップトップコンピュータ
1101 プロセッサ
1102 フラッシュメモリデバイス
1107 タッチ面
1108 キーボード
1109 ディスプレイ
Claims (68)
- リードライトメモリデバイス上でデータ画像を記憶する方法であって、
第1のリードライトメモリデバイスによって指定された、一連の仮想ブロックの仮想ブロックサイズに基づいて、データ画像の配置を判断するステップであって、前記第1のリードライトメモリデバイスが一連の実ブロックを含むステップと、
データ画像の第1部分に仮想境界コードを付加するステップであって、前記仮想境界コードが、前記データ画像の第1部分を位置特定するためのマーカを表すステップと、
前記仮想境界コードが付加された前記データ画像の第1部分を、前記第1のリードライトメモリデバイス上の、前記一連の仮想ブロックのうちのある仮想ブロック中に記憶するステップとを含む方法。 - 前記仮想境界コードが、前記データ画像の第1部分の始端において付加される、請求項1に記載の方法。
- 前記一連の実ブロックの各々のサイズが、剰余なしで、前記仮想ブロックサイズで割り切れる、請求項1に記載の方法。
- 前記第1のリードライトメモリデバイス上の前記一連の仮想ブロックのうちの別の仮想ブロック中にデータ画像の第2部分を記憶するステップであって、前記データ画像が、前記データ画像の第1部分および前記データ画像の第2部分を含む複数の部分に分割されるステップをさらに含む、請求項1に記載の方法。
- 前記第1のリードライトメモリデバイス内の不良ブロックが、前記データ画像の第1部分と前記データ画像の第2部分との間で位置特定される、請求項4に記載の方法。
- 前記データ画像の第1部分および前記データ画像の第2部分が、前記第1のリードライトメモリデバイス上の前記一連の実ブロックのうちの共有実ブロック中に記憶される、請求項4に記載の方法。
- 前記データ画像の第2部分が、前記第1のリードライトメモリデバイスのブロック0を占有する、請求項4に記載の方法。
- 前記データ画像の第2部分が、前記第1のリードライトメモリデバイス上の前記仮想境界コードの位置、および前記データ画像のサイズのうちの少なくとも1つに関する情報を有する画像ヘッダを含む、請求項4に記載の方法。
- データ画像の第3部分に前記仮想境界コードを付加するステップと、
前記仮想境界コードが付加された前記データ画像の第3部分を、前記一連の仮想ブロックのうちの第3の仮想ブロック中に記憶するステップとをさらに含む、請求項4に記載の方法。 - 前記仮想境界コードが付加された前記データ画像の第1部分を、第2のリードライトメモリデバイス上の仮想ブロック中に記憶するステップであって、ページ、ブロックおよびデバイス固有の不良ブロックアルゴリズム特性のうちの少なくとも1つが、前記第1のリードライトメモリデバイスと前記第2のリードライトメモリデバイスとの間で異なるステップをさらに含む、請求項1に記載の方法。
- リードライトメモリデバイス上にデータ画像を記憶するためのコンピューティングデバイスであって、
メモリと、
前記メモリに結合され、動作を実施するためのプロセッサ実行可能命令によって構成されたプロセッサとを備え、前記動作が、
第1のリードライトメモリデバイスによって指定された、一連の仮想ブロックの仮想ブロックサイズに基づいて、データ画像の配置を判断することであって、前記第1のリードライトメモリデバイスが一連の実ブロックを含むこと、
データ画像の第1部分に仮想境界コードを付加することであって、前記仮想境界コードが、前記データ画像の第1部分を位置特定するためのマーカを表すこと、および
前記仮想境界コードが付加された前記データ画像の第1部分を、前記第1のリードライトメモリデバイス上の、前記一連の仮想ブロックのうちのある仮想ブロック中に記憶することを含む、コンピューティングデバイス。 - 前記プロセッサが、前記仮想境界コードが前記データ画像の第1部分の始端において付加されるような動作を実施するためのプロセッサ実行可能命令によって構成される、請求項11に記載のコンピューティングデバイス。
- 前記プロセッサが、前記一連の実ブロックの各々のサイズが、剰余なしで、前記仮想ブロックサイズで割り切れるような動作を実施するためのプロセッサ実行可能命令によって構成される、請求項11に記載のコンピューティングデバイス。
- 前記プロセッサが、
前記第1のリードライトメモリデバイス上の前記一連の仮想ブロックのうちの別の仮想ブロック中にデータ画像の第2部分を記憶することであって、前記データ画像が、前記データ画像の第1部分および前記データ画像の第2部分を含む複数の部分に分割されることをさらに含む動作を実施するためのプロセッサ実行可能命令によって構成される、請求項11に記載のコンピューティングデバイス。 - 前記プロセッサが、前記第1のリードライトメモリデバイス内の不良ブロックが前記データ画像の第1部分と前記データ画像の第2部分との間に位置特定されるような動作を実施するためのプロセッサ実行可能命令によって構成される、請求項14に記載のコンピューティングデバイス。
- 前記プロセッサが、前記データ画像の第1部分および前記データ画像の第2部分が、前記第1のリードライトメモリデバイス上の前記一連の実ブロックのうちの共有実ブロック中に記憶されるような動作を実施するためのプロセッサ実行可能命令によって構成される、請求項14に記載のコンピューティングデバイス。
- 前記プロセッサが、前記データ画像の第2部分が前記第1のリードライトメモリデバイスのブロック0を占有するような動作を実施するためのプロセッサ実行可能命令によって構成される、請求項14に記載のコンピューティングデバイス。
- 前記プロセッサが、前記データ画像の第2部分が前記第1のリードライトメモリデバイス上の前記仮想境界コードの位置、および前記データ画像のサイズのうちの少なくとも1つに関する情報を有する画像ヘッダを含むような動作を実施するためのプロセッサ実行可能命令によって構成される、請求項14に記載のコンピューティングデバイス。
- 前記プロセッサが、
データ画像の第3部分に前記仮想境界コードを付加すること、
前記仮想境界コードが付加された前記データ画像の第3部分を、前記一連の仮想ブロックのうちの第3の仮想ブロック中に記憶することをさらに含む動作を実施するためのプロセッサ実行可能命令によって構成される、請求項14に記載のコンピューティングデバイス。 - 前記プロセッサが、
前記仮想境界コードが付加された前記データ画像の第1部分を、第2のリードライトメモリデバイス上の仮想ブロック中に記憶することであって、ページ、ブロックおよびデバイス固有の不良ブロックアルゴリズム特性のうちの少なくとも1つが、前記第1のリードライトメモリデバイスと前記第2のリードライトメモリデバイスとの間で異なることをさらに含む動作を実施するためのプロセッサ実行可能命令によって構成される、請求項11に記載のコンピューティングデバイス。 - リードライトメモリデバイス上にデータ画像を記憶するためのコンピューティングデバイスであって、
第1のリードライトメモリデバイスによって指定された、一連の仮想ブロックの仮想ブロックサイズに基づいて、データ画像の配置を判断するための手段であって、前記第1のリードライトメモリデバイスが一連の実ブロックを含む、手段と、
データ画像の第1部分に仮想境界コードを付加するための手段であって、前記仮想境界コードが、前記データ画像の第1部分を位置特定するためのマーカを表す、手段と、
前記仮想境界コードが付加された前記データ画像の第1部分を、前記第1のリードライトメモリデバイス上の、前記一連の仮想ブロックのうちのある仮想ブロック中に記憶するための手段とを備えるコンピューティングデバイス。 - 前記仮想境界コードが、前記データ画像の第1部分の始端において付加される、請求項21に記載のコンピューティングデバイス。
- 前記一連の実ブロックの各々のサイズが、剰余なしで、前記仮想ブロックサイズで割り切れる、請求項21に記載のコンピューティングデバイス。
- 前記第1のリードライトメモリデバイス上の前記一連の仮想ブロックのうちの別の仮想ブロック中にデータ画像の第2部分を記憶するための手段であって、前記データ画像が、前記データ画像の第1部分および前記データ画像の第2部分を含む複数の部分に分割される手段をさらに備える、請求項21に記載のコンピューティングデバイス。
- 前記第1のリードライトメモリデバイス内の不良ブロックが、前記データ画像の第1部分と前記データ画像の第2部分との間で位置特定される、請求項24に記載のコンピューティングデバイス。
- 前記データ画像の第1部分および前記データ画像の第2部分が、前記第1のリードライトメモリデバイス上の前記一連の実ブロックのうちの共有実ブロック中に記憶される、請求項24に記載のコンピューティングデバイス。
- 前記データ画像の第2部分が、前記第1のリードライトメモリデバイスのブロック0を占有する、請求項24に記載のコンピューティングデバイス。
- 前記データ画像の第2部分が、前記第1のリードライトメモリデバイス上の前記仮想境界コードの位置、および前記データ画像のサイズのうちの少なくとも1つに関する情報を有する画像ヘッダを含む、請求項24に記載のコンピューティングデバイス。
- データ画像の第3部分に前記仮想境界コードを付加するための手段と、
前記仮想境界コードが付加された前記データ画像の第3部分を、前記一連の仮想ブロックのうちの第3の仮想ブロック中に記憶するための手段とをさらに備える、請求項24に記載のコンピューティングデバイス。 - 前記仮想境界コードが付加された前記データ画像の第1部分を、第2のリードライトメモリデバイス上の仮想ブロック中に記憶するための手段であって、ページ、ブロックおよびデバイス固有の不良ブロックアルゴリズム特性のうちの少なくとも1つが、前記第1のリードライトメモリデバイスと前記第2のリードライトメモリデバイスとの間で異なる手段をさらに備える、請求項21に記載のコンピューティングデバイス。
- メモリを有するコンピューティングデバイス上のメモリを管理するための動作をプロセッサに実施させるように構成されたプロセッサ実行可能ソフトウェア命令を記憶した非一時的コンピュータ可読記憶媒体であって、前記動作が、
第1のリードライトメモリデバイスによって指定された、一連の仮想ブロックの仮想ブロックサイズに基づいて、データ画像の配置を判断することであって、前記第1のリードライトメモリデバイスが一連の実ブロックを含むこと、
データ画像の第1部分に仮想境界コードを付加することであって、前記仮想境界コードが、前記データ画像の第1部分を位置特定するためのマーカを表すこと、および
前記仮想境界コードが付加された前記データ画像の第1部分を、前記第1のリードライトメモリデバイス上の、前記一連の仮想ブロックのうちのある仮想ブロック中に記憶することを含む、非一時的コンピュータ可読記憶媒体。 - 前記記憶されたプロセッサ実行可能命令が、前記仮想境界コードが、前記データ画像の第1部分の始端において付加されるような動作をプロセッサに実施させるように構成される、請求項31に記載の非一時的コンピュータ可読記憶媒体。
- 前記記憶されたプロセッサ実行可能命令が、前記一連の実ブロックの各々のサイズが、剰余なしで、前記仮想ブロックサイズで割り切れるような動作をプロセッサに実施させるように構成される、請求項31に記載の非一時的コンピュータ可読記憶媒体。
- 前記記憶されたプロセッサ実行可能ソフトウェア命令が、
前記第1のリードライトメモリデバイス上の前記一連の仮想ブロックのうちの別の仮想ブロック中にデータ画像の第2部分を記憶することであって、データ画像が、前記データ画像の第1部分および前記データ画像の第2部分を含む複数の部分に分割されることをさらに含む動作をプロセッサに実施させるように構成される、請求項31に記載の非一時的コンピュータ可読記憶媒体。 - 前記記憶されたプロセッサ実行可能命令が、前記第1のリードライトメモリデバイス内の不良ブロックが前記データ画像の第1部分と前記データ画像の第2部分との間に位置特定されるような動作をプロセッサに実施させるように構成される、請求項34に記載の非一時的コンピュータ可読記憶媒体。
- 前記記憶されたプロセッサ実行可能命令が、前記データ画像の第1部分および前記データ画像の第2部分が、前記第1のリードライトメモリデバイス上の前記一連の実ブロックのうちの共有実ブロック中に記憶されるような動作をプロセッサに実施させるように構成される、請求項34に記載の非一時的コンピュータ可読記憶媒体。
- 前記記憶されたプロセッサ実行可能命令が、前記データ画像の第2部分が前記第1のリードライトメモリデバイスのブロック0を占有するような動作をプロセッサに実施させるように構成される、請求項34に記載の非一時的コンピュータ可読記憶媒体。
- 前記記憶されたプロセッサ実行可能命令が、前記データ画像の第2部分が、前記第1のリードライトメモリデバイス上の前記仮想境界コードの位置、および前記データ画像のサイズのうちの少なくとも1つに関する情報を有する画像ヘッダを含むような動作をプロセッサに実施させるように構成される、請求項34に記載の非一時的コンピュータ可読記憶媒体。
- 前記記憶されたプロセッサ実行可能ソフトウェア命令が、
データ画像の第3部分に前記仮想境界コードを付加すること、および
前記仮想境界コードが付加された前記データ画像の第3部分を、前記一連の仮想ブロックのうちの第3の仮想ブロック中に記憶することをさらに含む動作をプロセッサに実施させるように構成される、請求項34に記載の非一時的コンピュータ可読記憶媒体。 - 前記記憶されたプロセッサ実行可能ソフトウェア命令が、
前記仮想境界コードが付加された前記データ画像の第1部分を、第2のリードライトメモリデバイス上の仮想ブロック中に記憶することであって、ページ、ブロックおよびデバイス固有の不良ブロックアルゴリズム特性のうちの少なくとも1つが、前記第1のリードライトメモリデバイスと前記第2のリードライトメモリデバイスとの間で異なることをさらに含む動作をプロセッサに実施させるように構成される、請求項31に記載の非一時的コンピュータ可読記憶媒体。 - リードライトメモリデバイスからデータ画像を読み取る方法であって、
第1のリードライトメモリデバイスの第1の仮想ブロック内の第1のデータにアクセスするステップであって、前記第1のリードライトメモリデバイスの実ブロックサイズが、剰余なしで、仮想ブロックサイズで割り切れる、ステップと、
前記第1の仮想ブロックに続く第2の仮想ブロックの第2の仮想ブロック境界を指定する仮想境界コードを求めて、前記第1のリードライトメモリデバイスを走査するステップと、
前記第2の仮想ブロック中の前記仮想境界コードを認識したことに応答して、前記第2の仮想ブロック内の第2のデータにアクセスするステップと、
前記第1のデータおよび前記第2のデータに基づいて、第1のデバイスのデータ画像を読み取るステップとを含む方法。 - 前記第1のデータおよび前記第2のデータが前記データ画像の完全な画像を含まないと判断したことに応答して、前記第2の仮想ブロックに続く第3の仮想ブロックの第3の仮想ブロック境界を指定する前記仮想境界コードを求めて、前記第1のリードライトメモリデバイスを走査するステップと、
前記第3の仮想ブロック中の前記仮想境界コードを認識したことに応答して、前記第3の仮想ブロック内の第3のデータにアクセスするステップと、
前記第3のデータにさらに基づいて、前記データ画像を読み取るステップとをさらに含む、請求項41に記載の方法。 - 前記第1のデータおよび前記第2のデータに基づいてブートローダを実行するステップをさらに含む、請求項41に記載の方法。
- 前記仮想境界コードが前記実ブロック中で検出されないことに応答して、前記第1の仮想ブロックに続く、前記第1のリードライトメモリデバイスの実ブロックをスキップするステップをさらに含む、請求項41に記載の方法。
- 前記仮想境界コードが中間距離において検出されないことに応答して、前記第1の仮想ブロックのサイズに対応する、前記第1のリードライトメモリデバイス上の前記中間距離をスキップするステップをさらに含む、請求項41に記載の方法。
- 前記第1の仮想ブロック内の前記第1のデータ中に含まれるヘッダ情報を走査するステップと、
前記ヘッダ情報に基づいて、前記データ画像のサイズおよび前記仮想ブロックのサイズのうち少なくとも1つを判断するステップとをさらに含む、請求項45に記載の方法。 - 第2のリードライトメモリデバイスの第3の仮想ブロック内の第3のデータにアクセスするステップであって、ページ、ブロックおよびデバイス固有の不良ブロックアルゴリズム特性のうちの少なくとも1つが、前記第1のリードライトメモリデバイスと前記第2のリードライトメモリデバイスとの間で異なる、ステップと、
前記仮想境界コードを求めて、前記第2のリードライトメモリデバイスを走査するステップと、
前記仮想境界コードを認識したことに応答して、前記第2のリードライトメモリデバイスの第4の仮想ブロック内の第4のデータにアクセスするステップと、
前記第3のデータおよび前記第4のデータに基づいて、第2のデバイスのデータ画像を読み取るステップとをさらに含む、請求項41に記載の方法。 - コンピューティングデバイスであって、
メモリと、
前記メモリに結合され、動作を実施するためのプロセッサ実行可能命令によって構成されたプロセッサとを備え、前記動作が、
第1のリードライトメモリデバイスの第1の仮想ブロック内の第1のデータにアクセスすることであって、前記第1のリードライトメモリデバイスの実ブロックサイズが、剰余なしで、仮想ブロックサイズで割り切れること、
前記第1の仮想ブロックに続く第2の仮想ブロックの第2の仮想ブロック境界を指定する仮想境界コードを求めて、前記第1のリードライトメモリデバイスを走査すること、
前記第2の仮想ブロック中の前記仮想境界コードを認識したことに応答して、前記第2の仮想ブロック内の第2のデータにアクセスすること、ならびに
前記第1のデータおよび前記第2のデータに基づいて、第1のデバイスのデータ画像を読み取ることを含む、コンピューティングデバイス。 - 前記プロセッサが、
前記第1のデータおよび前記第2のデータがデータ画像の完全な画像を含まないと判断したことに応答して、前記第2の仮想ブロックに続く第3の仮想ブロックの第3の仮想ブロック境界を指定する前記仮想境界コードを求めて、前記第1のリードライトメモリデバイスを走査すること、
前記第3の仮想ブロック中の前記仮想境界コードを認識したことに応答して、前記第3の仮想ブロック内の第3のデータにアクセスすること、ならびに
前記第3のデータにさらに基づいて、前記データ画像を読み取ることをさらに含む動作を実施するためのプロセッサ実行可能命令によって構成される、請求項48に記載のコンピューティングデバイス。 - 前記プロセッサが、前記第1のデータおよび前記第2のデータに基づいてブートローダを実行することをさらに含む動作を実施するためのプロセッサ実行可能命令によって構成される、請求項48に記載のコンピューティングデバイス。
- 前記プロセッサが、
前記仮想境界コードが前記実ブロック中で検出されないことに応答して、前記第1の仮想ブロックに続く、前記第1のリードライトメモリデバイスの実ブロックをスキップすることをさらに含む動作を実施するためのプロセッサ実行可能命令によって構成される、請求項48に記載のコンピューティングデバイス。 - 前記プロセッサが、
前記仮想境界コードが中間距離において検出されないことに応答して、前記第1の仮想ブロックのサイズに対応する、前記第1のリードライトメモリデバイス上の前記中間距離をスキップすることをさらに含む動作を実施するためのプロセッサ実行可能命令によって構成される、請求項48に記載のコンピューティングデバイス。 - 前記プロセッサが、
前記第1の仮想ブロック内の前記第1のデータ中に含まれるヘッダ情報を走査すること、ならびに
前記ヘッダ情報に基づいて、前記データ画像のサイズおよび前記仮想ブロックのサイズのうち少なくとも1つを判断することをさらに含む動作を実施するためのプロセッサ実行可能命令によって構成される、請求項52に記載のコンピューティングデバイス。 - 前記プロセッサが、
第2のリードライトメモリデバイスの第3の仮想ブロック内の第3のデータにアクセスすることであって、ページ、ブロックおよびデバイス固有の不良ブロックアルゴリズム特性のうちの少なくとも1つが、前記第1のリードライトメモリデバイスと前記第2のリードライトメモリデバイスとの間で異なること、
前記仮想境界コードを求めて、前記第2のリードライトメモリデバイスを走査すること、
前記仮想境界コードを認識したことに応答して、前記第2のリードライトメモリデバイスの第4の仮想ブロック内の第4のデータにアクセスすること、ならびに
前記第3のデータおよび前記第4のデータに基づいて、第2のデバイスのデータ画像を読み取ることをさらに含む動作を実施するためのプロセッサ実行可能命令によって構成される、請求項48に記載のコンピューティングデバイス。 - リードライトメモリデバイスからデータ画像を読み取るためのコンピューティングデバイスであって、
第1のリードライトメモリデバイスの第1の仮想ブロック内の第1のデータにアクセスするための手段であって、前記第1のリードライトメモリデバイスの実ブロックサイズが、剰余なしで、仮想ブロックサイズで割り切れる、手段と、
前記第1の仮想ブロックに続く第2の仮想ブロックの第2の仮想ブロック境界を指定する仮想境界コードを求めて、前記第1のリードライトメモリデバイスを走査するための手段と、
前記第2の仮想ブロック中の前記仮想境界コードを認識したことに応答して、前記第2の仮想ブロック内の第2のデータにアクセスするための手段と、
前記第1のデータおよび前記第2のデータに基づいて、第1のデバイスのデータ画像を読み取るための手段とを備えるコンピューティングデバイス。 - 前記第1のデータおよび前記第2のデータが前記データ画像の完全な画像を含まないと判断したことに応答して、前記第2の仮想ブロックに続く第3の仮想ブロックの第3の仮想ブロック境界を指定する前記仮想境界コードを求めて、前記第1のリードライトメモリデバイスを走査するための手段と、
前記第3の仮想ブロック中の前記仮想境界コードを認識したことに応答して、前記第3の仮想ブロック内の第3のデータにアクセスするための手段と、
前記第3のデータにさらに基づいて、前記データ画像を読み取るための手段とをさらに備える、請求項55に記載のコンピューティングデバイス。 - 前記第1のデータおよび前記第2のデータに基づいてブートローダを実行するための手段をさらに備える、請求項55に記載のコンピューティングデバイス。
- 前記仮想境界コードが前記実ブロック中で検出されないことに応答して、前記第1の仮想ブロックに続く、前記第1のリードライトメモリデバイスの実ブロックをスキップするための手段をさらに備える、請求項55に記載のコンピューティングデバイス。
- 前記仮想境界コードが中間距離において検出されないことに応答して、前記第1の仮想ブロックのサイズに対応する、前記第1のリードライトメモリデバイス上の前記中間距離をスキップするための手段をさらに備える、請求項55に記載のコンピューティングデバイス。
- 前記第1の仮想ブロック内の前記第1のデータ中に含まれるヘッダ情報を走査するための手段と、
前記ヘッダ情報に基づいて、前記データ画像のサイズおよび前記仮想ブロックのサイズのうち少なくとも1つを判断するための手段とをさらに備える、請求項59に記載のコンピューティングデバイス。 - 第2のリードライトメモリデバイスの第3の仮想ブロック内の第3のデータにアクセスするための手段であって、ページ、ブロックおよびデバイス固有の不良ブロックアルゴリズム特性のうちの少なくとも1つが、前記第1のリードライトメモリデバイスと前記第2のリードライトメモリデバイスとの間で異なる、手段と、
前記仮想境界コードを求めて、前記第2のリードライトメモリデバイスを走査するための手段と、
前記仮想境界コードを認識したことに応答して、前記第2のリードライトメモリデバイスの第4の仮想ブロック内の第4のデータにアクセスするための手段と、
前記第3のデータおよび前記第4のデータに基づいて、第2のデバイスのデータ画像を読み取るための手段とをさらに備える、請求項55に記載のコンピューティングデバイス。 - メモリを有するコンピューティングデバイス上のメモリを読み取るための動作をプロセッサに実施させるように構成されたプロセッサ実行可能ソフトウェア命令を記憶した非一時的コンピュータ可読記憶媒体であって、前記動作が、
第1のリードライトメモリデバイスの第1の仮想ブロック内の第1のデータにアクセスすることであって、前記第1のリードライトメモリデバイスの実ブロックサイズが、剰余なしで、仮想ブロックサイズで割り切れること、
前記第1の仮想ブロックに続く第2の仮想ブロックの第2の仮想ブロック境界を指定する仮想境界コードを求めて、前記第1のリードライトメモリデバイスを走査すること、
前記第2の仮想ブロック中の前記仮想境界コードを認識したことに応答して、前記第2の仮想ブロック内の第2のデータにアクセスすること、ならびに
前記第1のデータおよび前記第2のデータに基づいて、第1のデバイスのデータ画像を読み取ることを含む、非一時的コンピュータ可読記憶媒体。 - 前記記憶されたプロセッサ実行可能ソフトウェア命令が、
前記第1のデータおよび前記第2のデータがデータ画像の完全な画像を含まないと判断したことに応答して、前記第2の仮想ブロックに続く第3の仮想ブロックの第3の仮想ブロック境界を指定する前記仮想境界コードを求めて、前記第1のリードライトメモリデバイスを走査すること、
前記第3の仮想ブロック中の前記仮想境界コードを認識したことに応答して、前記第3の仮想ブロック内の第3のデータにアクセスすること、ならびに
前記第3のデータにさらに基づいて、前記データ画像を読み取ることをさらに含む動作をプロセッサに実施させるように構成される、請求項62に記載の非一時的コンピュータ可読記憶媒体。 - 前記記憶されたプロセッサ実行可能ソフトウェア命令が、前記第1のデータおよび前記第2のデータに基づいてブートローダを実行することをさらに含む動作をプロセッサに実施させるように構成される、請求項62に記載の非一時的コンピュータ可読記憶媒体。
- 前記記憶されたプロセッサ実行可能ソフトウェア命令が、
前記仮想境界コードが前記実ブロック中で検出されないことに応答して、前記第1の仮想ブロックに続く、前記第1のリードライトメモリデバイスの実ブロックをスキップすることをさらに含む動作をプロセッサに実施させるように構成される、請求項62に記載の非一時的コンピュータ可読記憶媒体。 - 前記記憶されたプロセッサ実行可能ソフトウェア命令が、
前記仮想境界コードが中間距離において検出されないことに応答して、前記第1の仮想ブロックのサイズに対応する、前記第1のリードライトメモリデバイス上の前記中間距離をスキップすることをさらに含む動作をプロセッサに実施させるように構成される、請求項62に記載の非一時的コンピュータ可読記憶媒体。 - 前記記憶されたプロセッサ実行可能ソフトウェア命令が、
前記第1の仮想ブロック内の前記第1のデータ中に含まれるヘッダ情報を走査すること、ならびに
前記ヘッダ情報に基づいて、データ画像のサイズおよび前記仮想ブロックのサイズのうち少なくとも1つを判断することをさらに含む動作をプロセッサに実施させるように構成される、請求項66に記載の非一時的コンピュータ可読記憶媒体。 - 前記記憶されたプロセッサ実行可能ソフトウェア命令が、
第2のリードライトメモリデバイスの第3の仮想ブロック内の第3のデータにアクセスすることであって、ページ、ブロックおよびデバイス固有の不良ブロックアルゴリズム特性のうちの少なくとも1つが、前記第1のリードライトメモリデバイスと前記第2のリードライトメモリデバイスとの間で異なること、
前記仮想境界コードを求めて、前記第2のリードライトメモリデバイスを走査すること、
前記仮想境界コードを認識したことに応答して、前記第2のリードライトメモリデバイスの第4の仮想ブロック内の第4のデータにアクセスすること、ならびに
前記第3のデータおよび前記第4のデータに基づいて、第2のデバイスのデータ画像を読み取ることをさらに含む動作をプロセッサに実施させるように構成される、請求項62に記載の非一時的コンピュータ可読記憶媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/720,532 | 2012-12-19 | ||
US13/720,532 US9442840B2 (en) | 2012-12-19 | 2012-12-19 | Virtual boundary codes in a data image of a read-write memory device |
PCT/US2013/068939 WO2014099169A1 (en) | 2012-12-19 | 2013-11-07 | Virtual boundary codes in a data image of a read-write memory device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016501417A true JP2016501417A (ja) | 2016-01-18 |
JP2016501417A5 JP2016501417A5 (ja) | 2016-12-22 |
JP6157637B2 JP6157637B2 (ja) | 2017-07-05 |
Family
ID=49759531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015549390A Expired - Fee Related JP6157637B2 (ja) | 2012-12-19 | 2013-11-07 | リードライトメモリデバイスのデータイメージ中の仮想境界コード |
Country Status (6)
Country | Link |
---|---|
US (1) | US9442840B2 (ja) |
EP (1) | EP2936295A1 (ja) |
JP (1) | JP6157637B2 (ja) |
KR (1) | KR20150096782A (ja) |
CN (1) | CN104885052B (ja) |
WO (1) | WO2014099169A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015220485A1 (de) * | 2015-10-21 | 2017-04-27 | Robert Bosch Gmbh | Verfahren zum Schreiben und Lesen eines Datensatzes |
US10223018B2 (en) * | 2017-04-19 | 2019-03-05 | Sandisk Technologies Llc | Bad page and bad block management in memory |
US10515701B1 (en) * | 2017-10-31 | 2019-12-24 | Pure Storage, Inc. | Overlapping raid groups |
CN109992197B (zh) * | 2017-12-29 | 2022-08-26 | 苏州迈瑞微电子有限公司 | 一种数据读写方法、装置、电子设备和存储介质 |
EP3791306B1 (en) * | 2018-05-11 | 2023-08-30 | Lattice Semiconductor Corporation | Asset management systems and methods for programmable logic devices |
WO2020083108A1 (en) | 2018-10-23 | 2020-04-30 | Mediatek Inc. | Method and apparatus for reduction of in-loop filter buffer |
CN111275657A (zh) * | 2018-11-20 | 2020-06-12 | 华为技术有限公司 | 虚焦检测方法、设备及计算机可读介质 |
WO2020256467A1 (ko) * | 2019-06-19 | 2020-12-24 | 한국전자통신연구원 | 비디오 영상 부/복호화를 위한 가상 경계 시그널링 방법 및 장치 |
US11222120B2 (en) * | 2019-11-19 | 2022-01-11 | Dell Products L.P. | Storage device firmware bootloader recovery system and method therefor |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09265427A (ja) * | 1996-03-29 | 1997-10-07 | Sanyo Electric Co Ltd | 書換え可能romの記憶方法及び記憶装置 |
JP2004094628A (ja) * | 2002-08-30 | 2004-03-25 | Seiko Epson Corp | フラッシュメモリのメモリ書き換え制御システム、メモリ書き換え制御方法及びメモリ書き換え制御方法の各工程を実行させるプログラム |
JP2004118407A (ja) * | 2002-09-25 | 2004-04-15 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
JP2005339438A (ja) * | 2004-05-31 | 2005-12-08 | Tdk Corp | メモリンコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
JP2006039772A (ja) * | 2004-07-23 | 2006-02-09 | Toshiba Corp | メモリカード、不揮発性半導体メモリ、及び半導体メモリの制御方法 |
JP2007299249A (ja) * | 2006-05-01 | 2007-11-15 | Hagiwara Sys-Com:Kk | Nand型フラッシュメモリデバイス及びこれを利用したコンピューティングシステムの起動方法 |
WO2008026466A1 (fr) * | 2006-08-31 | 2008-03-06 | Sharp Kabushiki Kaisha | Système de fichiers |
JP2010517131A (ja) * | 2007-01-18 | 2010-05-20 | サンディスク アイエル リミテッド | フラッシュメモリシステムの高速起動を容易にする方法およびシステム |
US20120030691A1 (en) * | 2010-07-27 | 2012-02-02 | Qualcomm Innovation Center, Inc. | Method and Apparatus for Supporting Diverse Memory Access Schemes |
JP2012173778A (ja) * | 2011-02-17 | 2012-09-10 | Sony Corp | 管理装置、および管理方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4611272A (en) | 1983-02-03 | 1986-09-09 | International Business Machines Corporation | Key-accessed file organization |
US8296467B2 (en) | 2000-01-06 | 2012-10-23 | Super Talent Electronics Inc. | Single-chip flash device with boot code transfer capability |
US7136982B2 (en) * | 2001-11-09 | 2006-11-14 | Danger, Inc. | Apparatus and method for allocating memory blocks |
KR100622349B1 (ko) | 2004-08-04 | 2006-09-14 | 삼성전자주식회사 | 불량 블록 관리 기능을 가지는 플레시 메모리 장치 및플레시 메모리 장치의 불량 블록 관리 방법. |
KR20060014320A (ko) | 2004-08-10 | 2006-02-15 | 삼성전자주식회사 | 다중 부트 로더 코드를 갖는 nand 플래시 메모리를이용한 부트 처리 장치 및 방법 |
US7313648B2 (en) * | 2004-09-30 | 2007-12-25 | Rockwell Automation Technologies, Inc. | Corruption tolerant method and system for deploying and modifying data in flash memory |
US7454673B2 (en) | 2005-07-15 | 2008-11-18 | Kyocera Wireless Corp. | Apparatus, system, and method for accessing persistent files in non-execute-in-place flash memory |
US20070050675A1 (en) | 2005-08-29 | 2007-03-01 | Moxa Technologies Co., Ltd. | [method for restoring a booted system] |
US7900032B2 (en) | 2006-10-06 | 2011-03-01 | Broadcom Corporation | Method and system for NAND flash support in autonomously loaded secure reprogrammable system |
CN101271429A (zh) * | 2007-03-23 | 2008-09-24 | 华为技术有限公司 | 一种数据存储方法及装置 |
US8332574B2 (en) | 2007-04-30 | 2012-12-11 | Sandisk Il Ltd. | Method for efficient storage of metadata in flash memory |
US7953965B2 (en) | 2007-06-15 | 2011-05-31 | Black & Decker Inc. | One wire boot loader |
US8082384B2 (en) | 2008-03-26 | 2011-12-20 | Microsoft Corporation | Booting an electronic device using flash memory and a limited function memory controller |
US8327066B2 (en) | 2008-09-30 | 2012-12-04 | Samsung Electronics Co., Ltd. | Method of managing a solid state drive, associated systems and implementations |
CN101876945B (zh) * | 2009-11-24 | 2012-07-11 | 西安奇维测控科技有限公司 | 针对逻辑地址不同数据自动配置虚拟块的方法 |
US8555050B2 (en) * | 2010-07-15 | 2013-10-08 | Broadcom Corporation | Apparatus and method thereof for reliable booting from NAND flash memory |
CN101930345B (zh) * | 2010-08-24 | 2012-05-02 | 苏州国芯科技有限公司 | 一种基于块访问的闪存读写方法 |
CN102446137B (zh) * | 2010-10-08 | 2015-12-09 | 群联电子股份有限公司 | 数据写入方法、存储器控制器与存储器储存装置 |
US9026887B2 (en) * | 2012-03-15 | 2015-05-05 | Micron Technology, Inc. | Physical page, logical page, and codeword correspondence |
US20140173187A1 (en) | 2012-12-19 | 2014-06-19 | Qualcomm Incorporated | Virtual boundary codes in a data image of a read-write memory device |
-
2012
- 2012-12-19 US US13/720,532 patent/US9442840B2/en active Active
-
2013
- 2013-11-07 JP JP2015549390A patent/JP6157637B2/ja not_active Expired - Fee Related
- 2013-11-07 KR KR1020157019521A patent/KR20150096782A/ko not_active Application Discontinuation
- 2013-11-07 WO PCT/US2013/068939 patent/WO2014099169A1/en active Application Filing
- 2013-11-07 CN CN201380066018.5A patent/CN104885052B/zh not_active Expired - Fee Related
- 2013-11-07 EP EP13803317.0A patent/EP2936295A1/en not_active Ceased
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09265427A (ja) * | 1996-03-29 | 1997-10-07 | Sanyo Electric Co Ltd | 書換え可能romの記憶方法及び記憶装置 |
JP2004094628A (ja) * | 2002-08-30 | 2004-03-25 | Seiko Epson Corp | フラッシュメモリのメモリ書き換え制御システム、メモリ書き換え制御方法及びメモリ書き換え制御方法の各工程を実行させるプログラム |
JP2004118407A (ja) * | 2002-09-25 | 2004-04-15 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
JP2005339438A (ja) * | 2004-05-31 | 2005-12-08 | Tdk Corp | メモリンコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
JP2006039772A (ja) * | 2004-07-23 | 2006-02-09 | Toshiba Corp | メモリカード、不揮発性半導体メモリ、及び半導体メモリの制御方法 |
JP2007299249A (ja) * | 2006-05-01 | 2007-11-15 | Hagiwara Sys-Com:Kk | Nand型フラッシュメモリデバイス及びこれを利用したコンピューティングシステムの起動方法 |
WO2008026466A1 (fr) * | 2006-08-31 | 2008-03-06 | Sharp Kabushiki Kaisha | Système de fichiers |
JP2010517131A (ja) * | 2007-01-18 | 2010-05-20 | サンディスク アイエル リミテッド | フラッシュメモリシステムの高速起動を容易にする方法およびシステム |
US20120030691A1 (en) * | 2010-07-27 | 2012-02-02 | Qualcomm Innovation Center, Inc. | Method and Apparatus for Supporting Diverse Memory Access Schemes |
JP2012173778A (ja) * | 2011-02-17 | 2012-09-10 | Sony Corp | 管理装置、および管理方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104885052B (zh) | 2017-12-05 |
US20140173179A1 (en) | 2014-06-19 |
EP2936295A1 (en) | 2015-10-28 |
KR20150096782A (ko) | 2015-08-25 |
WO2014099169A1 (en) | 2014-06-26 |
CN104885052A (zh) | 2015-09-02 |
JP6157637B2 (ja) | 2017-07-05 |
US9442840B2 (en) | 2016-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6157637B2 (ja) | リードライトメモリデバイスのデータイメージ中の仮想境界コード | |
US7277978B2 (en) | Runtime flash device detection and configuration for flash data management software | |
US9164756B2 (en) | Software updating process for an embedded device | |
US9431069B2 (en) | Management method for nonvolatile memory system following power-off | |
US8812776B2 (en) | Data writing method, and memory controller and memory storage device using the same | |
US10860247B2 (en) | Data writing method and storage controller | |
US8601464B2 (en) | Memory online update system and method | |
US9158476B2 (en) | Method for switching operation mode, memory controller and memory storage apparatus | |
KR20040076589A (ko) | 메모리 카드 | |
US20140173187A1 (en) | Virtual boundary codes in a data image of a read-write memory device | |
US9367482B2 (en) | Systems and methods to extend ROM functionality | |
TW201833421A (zh) | 可更新韌體的電子鎖系統 | |
US7046536B2 (en) | Programable identification circuitry | |
CN110688141A (zh) | 固件更新方法 | |
US9817573B2 (en) | Smart card management method, memory storage device and memory control circuit unit | |
US10606520B2 (en) | Methods and apparatus to read from a nonvolatile memory device | |
US8140896B2 (en) | System and method for downloading system program | |
US9268554B2 (en) | Controlling method, memory controller, and data transmission system | |
JP5786702B2 (ja) | セキュリティトークン、セキュリティトークンにおける命令の実行方法及びコンピュータプログラム | |
CN114003523B (zh) | 用来进行配置管理的方法以及数据存储装置及其控制器 | |
JP5981477B2 (ja) | フラッシュメモリ制御装置、フラッシュメモリ内蔵機器、フラッシュメモリ制御方法、及びそのためのプログラム | |
CN115708073A (zh) | 存储芯片的控制方法及相关设备和存储介质 | |
JP2007334915A (ja) | メモリカード | |
JP2015187896A (ja) | セキュリティトークン、セキュリティトークンにおける命令の実行方法、及びコンピュータプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161104 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161104 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20161104 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20161122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170606 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6157637 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |