JP2016220026A - 画像処理装置および画像処理方法 - Google Patents
画像処理装置および画像処理方法 Download PDFInfo
- Publication number
- JP2016220026A JP2016220026A JP2015102785A JP2015102785A JP2016220026A JP 2016220026 A JP2016220026 A JP 2016220026A JP 2015102785 A JP2015102785 A JP 2015102785A JP 2015102785 A JP2015102785 A JP 2015102785A JP 2016220026 A JP2016220026 A JP 2016220026A
- Authority
- JP
- Japan
- Prior art keywords
- cores
- core
- tiles
- image
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/119—Adaptive subdivision aspects, e.g. subdivision of a picture into rectangular or non-rectangular coding blocks
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computing Systems (AREA)
- Theoretical Computer Science (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
【解決手段】1つの画像データを分割した複数のタイルT10、T11a〜T15eに対して割り当てられる複数のコアと、分割されたタイルに基づいて、複数のコアの割り当てを制御する演算処理装置と、を有する画像処理装置である。演算処理装置は、画像データが第1方向及び第1方向とは異なる第2方向において複数のタイルに分割されたとき、第2方向の1列分の複数のタイルに対して複数のコアの全てを割り当てる。
【選択図】図17
Description
(付記1)
1つの画像データを分割した複数のタイルに対して割り当てられる複数のコアと、
分割された前記タイルに基づいて、前記複数のコアの割り当てを制御する演算処理装置と、を有する画像処理装置であって、
前記演算処理装置は、
前記画像データが第1方向および前記第1方向とは異なる第2方向において複数のタイルに分割されたとき、前記第2方向の1列分の複数のタイルに対して前記複数のコアの全てを割り当てる、
ことを特徴とする画像処理装置。
前記演算処理装置は、
前記複数のコアが割り当てられた前記1列分の複数のタイルと、前記第1方向に隣接するタイルに対しては、前記コアの割り当てを行わない、
ことを特徴とする付記1に記載の画像処理装置。
前記演算処理装置は、
前記第2方向におけるタイルの数が前記コアの数よりも小さいとき、前記第2方向において、第1のサイズを有するタイルに対して、第1の数のコアを割り当て、前記第1のサイズより大きい第2のサイズのタイルに対して、前記第1の数より大きい第2の数のコアを割り当てる、
ことを特徴とする付記2に記載の画像処理装置。
前記演算処理装置は、
前記第2方向におけるタイルの数が前記コアの数よりも小さいとき、前記第2方向において、タイルに含まれる分割数が第1の数であるタイルに対して、第2の数のコアを割り当て、タイルに含まれる分割数が前記第1の数より大きい第3の数であるタイルに対して、前記第2の数より大きい第4の数のコアを割り当てる、
ことを特徴とする付記2に記載の画像処理装置。
前記第1方向は、前記第1方向における少なくとも2つのタイルを同時に処理した場合、隣接メモリとして使用するメモリ容量の増加を招く方向である、
ことを特徴とする付記2乃至付記4のいずれか1項に記載の画像処理装置。
前記第1方向は、前記画像データの上下方向である、
ことを特徴とする付記2乃至付記5のいずれか1項に記載の画像処理装置。
前記第2方向は、前記第1方向と直交する方向である、
ことを特徴とする付記2乃至付記6のいずれか1項に記載の画像処理装置。
前記第2方向は、前記画像データの左右方向である、
ことを特徴とする付記2乃至付記7のいずれか1項に記載の画像処理装置。
1つの画像データを分割した複数の画像ブロックラインに対して割り当てられる複数のコアと、
前記複数のコアの割り当てを制御する演算処理装置と、を有する画像処理装置であって、
前記演算処理装置は、
第1コアによる先行する第1画像ブロックラインの処理が完了していないことで、後続の第2画像ブロックラインを処理する第2コアの動作が停止するとき、前記第2コアを、前記第1コアに加えて前記第1画像ブロックラインの処理に割り当てる、
ことを特徴とする画像処理装置。
前記演算処理装置は、
第1コアによる先行する第1画像ブロックラインの処理が完了していないことで、さらに後続の第3画像ブロックラインを処理する第3コアの動作が停止するとき、前記第3コアを、前記第1コアおよび前記第2コアに加えて前記第1画像ブロックラインの処理に割り当てる、
ことを特徴とする付記9に記載の画像処理装置。
1つの画像データを分割した複数のタイルに対して割り当てられる複数のコアと、
分割された前記タイルに基づいて、前記複数のコアの割り当てを制御する演算処理装置と、を有する画像処理装置であって、
前記演算処理装置は、
前記画像データが第1方向および前記第1方向とは異なる第2方向において複数のタイルに分割されたとき、前記第2方向の1列分の複数のタイルに対して前記複数のコアの全てを割り当て、
前記1列分の複数のタイルの1つに複数のコアを割り当てたとき、前記複数のコアが割り当てられたタイルを分割した複数の画像ブロックラインに対して、前記複数のコアの割り当てを制御し、
第1コアによる先行する第1画像ブロックラインの処理が完了していないことで、後続の第2画像ブロックラインを処理する第2コアの動作が停止するとき、前記第2コアを、前記第1コアに加えて前記第1画像ブロックラインの処理に割り当てる、
ことを特徴とする画像処理装置。
前記画像処理装置は、前記画像データに基づいたインター予測を行って画像を復号化する復号器である、
ことを特徴とする付記1乃至付記11のいずれか1項に記載の画像処理装置。
1つの画像データを複数のタイルに分割し、分割されたタイルに対して複数のコアを割り当てて画像処理を行う画像処理方法であって、
前記画像データが第1方向および前記第1方向とは異なる第2方向において複数のタイルに分割されたとき、前記第2方向の1列分の複数のタイルに対して前記複数のコアの全てを割り当てる、
ことを特徴とする画像処理方法。
さらに、
前記複数のコアが割り当てられた前記1列分の複数のタイルと、前記第1方向に隣接するタイルに対しては、前記コアの割り当てを行わない、
ことを特徴とする付記13に記載の画像処理方法。
1つの画像データを複数の画像ブロックラインに分割し、分割された画像ブロックラインに対して複数のコアを割り当てて画像処理を行う画像処理方法であって、
第1コアによる先行する第1画像ブロックラインの処理が完了していないことで、後続の第2画像ブロックラインを処理する第2コアの動作が停止するとき、前記第2コアを、前記第1コアに加えて前記第1画像ブロックラインの処理に割り当てる、
ことを特徴とする画像処理方法。
1つの画像データを複数のタイルに分割し、分割されたタイルに対して複数のコアを割り当てて画像処理を行う画像処理方法であって、
前記画像データが第1方向および前記第1方向とは異なる第2方向において複数のタイルに分割されたとき、前記第2方向の1列分の複数のタイルに対して前記複数のコアの全てを割り当て、
前記1列分の複数のタイルの1つに複数のコアを割り当てたとき、前記複数のコアが割り当てられたタイルを分割した複数の画像ブロックラインに対して、前記複数のコアの割り当てを制御し、
第1コアによる先行する第1画像ブロックラインの処理が完了していないことで、後続の第2画像ブロックラインを処理する第2コアの動作が停止するとき、前記第2コアを、前記第1コアに加えて前記第1画像ブロックラインの処理に割り当てる、
ことを特徴とする画像処理方法。
1つの画像データを分割した複数のタイルに対して割り当てられる複数のコアと、分割された前記タイルに基づいて、前記複数のコアの割り当てを制御する演算処理装置と、を有する画像処理装置の画像処理プログラムであって、
前記演算処理装置に、
前記画像データが第1方向および前記第1方向とは異なる第2方向において複数のタイルに分割されたとき、前記第2方向の1列分の複数のタイルに対して前記複数のコアの全てを割り当てる、
処理を実行させる、ことを特徴とする画像処理プログラム。
1つの画像データを分割した複数のタイルに対して割り当てられる複数のコアと、分割された前記タイルに基づいて、前記複数のコアの割り当てを制御する演算処理装置と、を有する画像処理装置の画像処理プログラムであって、
前記演算処理装置に、
第1コアによる先行する第1画像ブロックラインの処理が完了していないことで、後続の第2画像ブロックラインを処理する第2コアの動作が停止するとき、前記第2コアを、前記第1コアに加えて前記第1画像ブロックラインの処理に割り当てる、
処理を実行させる、ことを特徴とする画像処理プログラム。
1つの画像データを分割した複数のタイルに対して割り当てられる複数のコアと、分割された前記タイルに基づいて、前記複数のコアの割り当てを制御する演算処理装置と、を有する画像処理装置の画像処理プログラムであって、
前記演算処理装置に、
前記画像データが第1方向および前記第1方向とは異なる第2方向において複数のタイルに分割されたとき、前記第2方向の1列分の複数のタイルに対して前記複数のコアの全てを割り当て、
前記1列分の複数のタイルの1つに複数のコアを割り当てたとき、前記複数のコアが割り当てられたタイルを分割した複数の画像ブロックラインに対して、前記複数のコアの割り当てを制御し、
第1コアによる先行する第1画像ブロックラインの処理が完了していないことで、後続の第2画像ブロックラインを処理する第2コアの動作が停止するとき、前記第2コアを、前記第1コアに加えて前記第1画像ブロックラインの処理に割り当てる、
処理を実行させる、ことを特徴とする画像処理プログラム。
3 復号器
5 外部メモリ
5A 隣接メモリ領域
5B 復号画像格納領域
10 CTB分割部
11 減算器
12 直交変換量子化部
13 エントロピー符号化
14 逆量子化逆直交変換部
15 予測モード選択部
16 加算器
17 動きベクトル検出部
18 フレーム間予測部
19 フレーム内予測部
20 現フレームバッファ
21 過去フレームバッファ
22 フレームバッファ管理部
23 デブロッキングフィルタ
30 エントロピー復号化部
31 逆量子化逆直交変換部
32 加算器
33 予測モード選択部
34 現フレームバッファ
35 フレーム内予測部
36 フレーム間予測部
37 デブロッキングフィルタ
38 フレームバッファ管理部
39 過去フレームバッファ
50 デブロッキングフィルタ用一時メモリ
51 フレーム間予測部用一時メモリ
300 演算処理装置(CPU)
Claims (10)
- 1つの画像データを分割した複数のタイルに対して割り当てられる複数のコアと、
分割された前記タイルに基づいて、前記複数のコアの割り当てを制御する演算処理装置と、を有する画像処理装置であって、
前記演算処理装置は、
前記画像データが第1方向および前記第1方向とは異なる第2方向において複数のタイルに分割されたとき、前記第2方向の1列分の複数のタイルに対して前記複数のコアの全てを割り当てる、
ことを特徴とする画像処理装置。 - 前記演算処理装置は、
前記複数のコアが割り当てられた前記1列分の複数のタイルと、前記第1方向に隣接するタイルに対しては、前記コアの割り当てを行わない、
ことを特徴とする請求項1に記載の画像処理装置。 - 前記演算処理装置は、
前記第2方向におけるタイルの数が前記コアの数よりも小さいとき、前記第2方向において、第1のサイズを有するタイルに対して、第1の数のコアを割り当て、前記第1のサイズより大きい第2のサイズのタイルに対して、前記第1の数より大きい第2の数のコアを割り当てる、
ことを特徴とする請求項2に記載の画像処理装置。 - 前記演算処理装置は、
前記第2方向におけるタイルの数が前記コアの数よりも小さいとき、前記第2方向において、タイルに含まれる分割数が第1の数であるタイルに対して、第2の数のコアを割り当て、タイルに含まれる分割数が前記第1の数より大きい第3の数であるタイルに対して、前記第2の数より大きい第4の数のコアを割り当てる、
ことを特徴とする請求項2に記載の画像処理装置。 - 1つの画像データを分割した複数の画像ブロックラインに対して割り当てられる複数のコアと、
前記複数のコアの割り当てを制御する演算処理装置と、を有する画像処理装置であって、
前記演算処理装置は、
第1コアによる先行する第1画像ブロックラインの処理が完了していないことで、後続の第2画像ブロックラインを処理する第2コアの動作が停止するとき、前記第2コアを、前記第1コアに加えて前記第1画像ブロックラインの処理に割り当てる、
ことを特徴とする画像処理装置。 - 前記演算処理装置は、
第1コアによる先行する第1画像ブロックラインの処理が完了していないことで、さらに後続の第3画像ブロックラインを処理する第3コアの動作が停止するとき、前記第3コアを、前記第1コアおよび前記第2コアに加えて前記第1画像ブロックラインの処理に割り当てる、
ことを特徴とする請求項5に記載の画像処理装置。 - 1つの画像データを分割した複数のタイルに対して割り当てられる複数のコアと、
分割された前記タイルに基づいて、前記複数のコアの割り当てを制御する演算処理装置と、を有する画像処理装置であって、
前記演算処理装置は、
前記画像データが第1方向および前記第1方向とは異なる第2方向において複数のタイルに分割されたとき、前記第2方向の1列分の複数のタイルに対して前記複数のコアの全てを割り当て、
前記1列分の複数のタイルの1つに複数のコアを割り当てたとき、前記複数のコアが割り当てられたタイルを分割した複数の画像ブロックラインに対して、前記複数のコアの割り当てを制御し、
第1コアによる先行する第1画像ブロックラインの処理が完了していないことで、後続の第2画像ブロックラインを処理する第2コアの動作が停止するとき、前記第2コアを、前記第1コアに加えて前記第1画像ブロックラインの処理に割り当てる、
ことを特徴とする画像処理装置。 - 1つの画像データを複数のタイルに分割し、分割されたタイルに対して複数のコアを割り当てて画像処理を行う画像処理方法であって、
前記画像データが第1方向および前記第1方向とは異なる第2方向において複数のタイルに分割されたとき、前記第2方向の1列分の複数のタイルに対して前記複数のコアの全てを割り当てる、
ことを特徴とする画像処理方法。 - 1つの画像データを複数の画像ブロックラインに分割し、分割された画像ブロックラインに対して複数のコアを割り当てて画像処理を行う画像処理方法であって、
第1コアによる先行する第1画像ブロックラインの処理が完了していないことで、後続の第2画像ブロックラインを処理する第2コアの動作が停止するとき、前記第2コアを、前記第1コアに加えて前記第1画像ブロックラインの処理に割り当てる、
ことを特徴とする画像処理方法。 - 1つの画像データを複数のタイルに分割し、分割されたタイルに対して複数のコアを割り当てて画像処理を行う画像処理方法であって、
前記画像データが第1方向および前記第1方向とは異なる第2方向において複数のタイルに分割されたとき、前記第2方向の1列分の複数のタイルに対して前記複数のコアの全てを割り当て、
前記1列分の複数のタイルの1つに複数のコアを割り当てたとき、前記複数のコアが割り当てられたタイルを分割した複数の画像ブロックラインに対して、前記複数のコアの割り当てを制御し、
第1コアによる先行する第1画像ブロックラインの処理が完了していないことで、後続の第2画像ブロックラインを処理する第2コアの動作が停止するとき、前記第2コアを、前記第1コアに加えて前記第1画像ブロックラインの処理に割り当てる、
ことを特徴とする画像処理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015102785A JP6613618B2 (ja) | 2015-05-20 | 2015-05-20 | 画像処理装置および画像処理方法 |
US15/081,554 US10743009B2 (en) | 2015-05-20 | 2016-03-25 | Image processing apparatus and image processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015102785A JP6613618B2 (ja) | 2015-05-20 | 2015-05-20 | 画像処理装置および画像処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016220026A true JP2016220026A (ja) | 2016-12-22 |
JP6613618B2 JP6613618B2 (ja) | 2019-12-04 |
Family
ID=57325823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015102785A Active JP6613618B2 (ja) | 2015-05-20 | 2015-05-20 | 画像処理装置および画像処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10743009B2 (ja) |
JP (1) | JP6613618B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020105069A1 (en) * | 2018-11-21 | 2020-05-28 | Datalogic Ip Tech S.R.L. | Image multiprocessing method for vision systems |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008079170A (ja) * | 2006-09-25 | 2008-04-03 | Sony Corp | 画像データ処理装置、画像データ処理方法、画像データ処理方法のプログラム及び画像データ処理方法のプログラムを記録した記録媒体 |
US20130188701A1 (en) * | 2012-01-19 | 2013-07-25 | Qualcomm Incorporated | Sub-block level parallel video coding |
JP2014011634A (ja) * | 2012-06-29 | 2014-01-20 | Canon Inc | 画像符号化装置、画像符号化方法及びプログラム、画像復号装置、画像復号方法及びプログラム |
JP2014011638A (ja) * | 2012-06-29 | 2014-01-20 | Canon Inc | 画像符号化装置、画像符号化方法及びプログラム、画像復号装置、画像復号方法及びプログラム |
JP2015526969A (ja) * | 2012-06-29 | 2015-09-10 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | タイル及び波面並列処理 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02242485A (ja) | 1989-03-16 | 1990-09-26 | Fujitsu Ltd | 画像処理装置 |
JPH0844678A (ja) | 1994-07-29 | 1996-02-16 | Canon Inc | 画像処理装置及びシステム |
JP2003051019A (ja) | 2001-08-08 | 2003-02-21 | Canon Inc | 画像処理装置、画像処理方法、画像処理プログラム及び記憶媒体 |
TW200746655A (en) * | 2005-11-18 | 2007-12-16 | Sony Corp | Encoding device and method, decoding device and method, and transmission system |
JP2011167857A (ja) | 2010-02-16 | 2011-09-01 | Ricoh Co Ltd | 画像形成装置、画像形成方法、および画像形成プログラム |
US8738860B1 (en) * | 2010-10-25 | 2014-05-27 | Tilera Corporation | Computing in parallel processing environments |
KR20150057790A (ko) * | 2013-11-20 | 2015-05-28 | 삼성전자주식회사 | 웨이브-프런트 어프로치에 기초한 비디오 프레임의 병렬 처리 방법 |
JP2016219913A (ja) * | 2015-05-15 | 2016-12-22 | 富士通株式会社 | 画像符号化装置、画像符号化方法および画像符号化プログラム |
-
2015
- 2015-05-20 JP JP2015102785A patent/JP6613618B2/ja active Active
-
2016
- 2016-03-25 US US15/081,554 patent/US10743009B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008079170A (ja) * | 2006-09-25 | 2008-04-03 | Sony Corp | 画像データ処理装置、画像データ処理方法、画像データ処理方法のプログラム及び画像データ処理方法のプログラムを記録した記録媒体 |
US20130188701A1 (en) * | 2012-01-19 | 2013-07-25 | Qualcomm Incorporated | Sub-block level parallel video coding |
JP2014011634A (ja) * | 2012-06-29 | 2014-01-20 | Canon Inc | 画像符号化装置、画像符号化方法及びプログラム、画像復号装置、画像復号方法及びプログラム |
JP2014011638A (ja) * | 2012-06-29 | 2014-01-20 | Canon Inc | 画像符号化装置、画像符号化方法及びプログラム、画像復号装置、画像復号方法及びプログラム |
JP2015526969A (ja) * | 2012-06-29 | 2015-09-10 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | タイル及び波面並列処理 |
Non-Patent Citations (1)
Title |
---|
都市 雅彦他: "CMPアーキテクチャを導入したマルチメディア処理向けVLIWプロセッサ", 情報処理学会研究報告, vol. 2006−ARC−168(16), JPN6019009516, 9 June 2006 (2006-06-09), JP, pages 第83−88頁 * |
Also Published As
Publication number | Publication date |
---|---|
JP6613618B2 (ja) | 2019-12-04 |
US10743009B2 (en) | 2020-08-11 |
US20160345008A1 (en) | 2016-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10771809B2 (en) | Picture prediction method and picture prediction apparatus | |
KR102017164B1 (ko) | 영상 복호화 방법 및 장치 | |
KR102060184B1 (ko) | 픽쳐 예측 방법 및 관련 장치 | |
CN101127902B (zh) | 具有用于运动向量存储的地址管理机制的帧间预测处理器 | |
TWI449432B (zh) | 解碼端移動向量導出方法 | |
WO2011046008A1 (ja) | 動画像符号化装置、および、動画像復号装置 | |
JP6267287B2 (ja) | 動画像符号化装置、動画像復号装置、動画像符号化方法、動画像符号化方法及びプログラム | |
JP2015106747A (ja) | 動画像符号化装置、動画像符号化方法及び動画像符号化用コンピュータプログラム | |
JP2022008349A (ja) | 低減されたメモリアクセスを用いてfrucモードでビデオデータを符号化又は復号する方法及び装置 | |
JP7323220B2 (ja) | 大域的運動を伴うフレームにおける候補 | |
JP2023531010A (ja) | 符号化・復号方法、装置及びその機器 | |
JP4764706B2 (ja) | 動画像変換装置 | |
JP5677576B2 (ja) | 動画像復号化方法及び動画像符号化方法 | |
JP6613618B2 (ja) | 画像処理装置および画像処理方法 | |
JPWO2016116984A1 (ja) | 動画像符号化装置、動画像符号化方法および動画像符号化プログラム | |
JP2015165644A (ja) | 動画像符号化装置及び動画像符号化方法 | |
CN109905713B (zh) | 针对hevc的编码加速方法、相关装置和设备 | |
JP5265984B2 (ja) | 画像符号化装置及び復号装置 | |
JP2017069862A (ja) | 動画像符号化装置、動画像符号化方法及び動画像符号化用コンピュータプログラム | |
CN111083490B (zh) | 一种视频解码中运动补偿的方法及装置 | |
CN102625095B (zh) | 一种基于avs的帧间预测方法 | |
JP5874461B2 (ja) | データ処理方法,データ処理プログラム,及び画像圧縮装置 | |
JP2005244845A (ja) | 動画像処理装置 | |
JP2016092736A (ja) | 画像処理システムおよび画像処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190319 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191021 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6613618 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |