JP2016219074A - 半導体装置及び情報書込/読出方法 - Google Patents
半導体装置及び情報書込/読出方法 Download PDFInfo
- Publication number
- JP2016219074A JP2016219074A JP2015101082A JP2015101082A JP2016219074A JP 2016219074 A JP2016219074 A JP 2016219074A JP 2015101082 A JP2015101082 A JP 2015101082A JP 2015101082 A JP2015101082 A JP 2015101082A JP 2016219074 A JP2016219074 A JP 2016219074A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- divided
- key data
- entry address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/90—Details of database functions independent of the retrieved data types
- G06F16/903—Querying
- G06F16/90335—Query processing
- G06F16/90339—Query processing by using parallel associative memories or content-addressable memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
- G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
【解決手段】検索メモリマットを構成する複数の分割メモリのメモリ空間に,書込対象のキーデータに対応するエントリアドレスを書き込む半導体装置であって,分割データのそれぞれを分割メモリに割り当てて,当該分割データをアドレスとして,当該分割メモリのメモリアドレスによって特定されるメモリ空間に,当該分割データに対応するエントリアドレスを順次書き込む(第1書込処理)。この第1書込処理において,アクセスしたメモリ空間に,既に他のエントリアドレスが書き込まれている場合には,当該メモリ空間には,エントリアドレスを書き込ない。複数の分割データのうち,一つの分割データに対応するエントリアドレスをメモリ空間に書き込むことに成功した場合には,第1書込処理を終了させる。
【選択図】図2
Description
本発明の半導体装置は,検索メモリマット100と,制御回路200と,確認用メモリ300と,を備える。検索メモリマット100は,メモリアドレス(MA)によって特定されるメモリ空間に,キーデータ(KD)に対応するエントリアドレス(EA)が書き込まれる記憶装置である。制御回路200は,検索メモリマットに接続されており,検索メモリマットに対するデータの書込処理及び読出処理を行う。確認用メモリ300は,制御回路に接続された記憶装置であり,この制御回路の制御を受ける。
検索メモリマット100は,そのメモリ空間が,メモリアドレスを保持したまま,複数の分割メモリ110a,110b…に区分されている。
制御回路200は,キーデータが入力される入力部210と,この入力部に入力されたキーデータを複数の分割データに分割する分割部220と,書込部230と,を有する。
書込部230は,少なくとも,下記に説明する第1書込処理を実行する。
つまり,第1書込処理は,分割部で分割された複数の分割データのそれぞれを,複数の分割メモリに割り当てて,当該分割データをアドレスとして,分割メモリのメモリアドレスによって特定されるメモリ空間に,当該分割データに対応するエントリアドレスを順次書き込んでいく処理である。
ここで,書込部230は,第1書込処理において,ある分割データに対応するエントリアドレスを書き込むべきメモリ空間に,既に他の分割データに対応するエントリアドレスが書き込まれている場合には,当該メモリ空間に,エントリアドレスを書き込まない。
さらに,書込部230は,複数の分割データのうち,一つの分割データに対応するエントリアドレスをメモリ空間に書き込むことに成功した場合には,第1書込処理を終了させ,それ以降の分割データについては書込処理を行わない。
また,書込部230は,あるキーデータから分割された複数の分割データの全てについて,それに対応するエントリアドレスをメモリ空間に書き込むことができない場合には(「全衝突」が発生した場合),当該キーデータとこれに対応するエントリアドレスとを関連付けてバックアップメモリ400に書き込むことが好ましい。
符号化回路500は,制御回路200の入力部210に入力されたキーデータを所定のアルゴリズムに基づいて符号化し,符号化したキーデータを分割部220へと入力する回路である。
この場合に,制御回路200の書込部230は,まず,第1の符号化回路500aによって符号化されたキーデータに対応するエントリアドレスを,第1の検索メモリマット100aに書き込む。同時に,制御回路200の書込部230は,第2の符号化回路500bによって符号化されたキーデータに対応するエントリアドレスを,第2の検索メモリマット100bに書き込む。
この場合に,書込部230は,第2のキーデータについて第1書込処理を行うときには,第2のキーデータを分割して得られた複数の分割データのうち,k番目以外の分割データに対応するエントリアドレスを最初にメモリ空間に書き込むことが好ましい。
読出部240は,入力部210に,検索対象データとしてのキーデータが入力され,分割部220が,当該検索対象データとしてのキーデータを複数の分割データに分割した場合において,分割データのそれぞれをアドレスとして,各分割メモリのメモリアドレスによって特定されるメモリ空間にアクセスする。そして,このアクセスしたメモリ空間から,分割データに対応するエントリアドレスを読み出す。
この確認部250は,まず,読出部240が読み出した一又は複数のエントリアドレスをキーとして,このエントリアドレスに対応するキーデータを,確認用メモリ300から読み出す。そして,確認部250は,このようにして確認用メモリ300から読み出したキーデータが,入力部210に入力された検索対象データとしてのキーデータと一致するか否かを確認する。
本発明の情報書込方法は,前記制御回路200にキーデータが入力される工程と,制御回路200が入力されたキーデータを複数の分割データに分割する工程と,書込工程と,を含む。
書込工程では,分割された複数の分割データのそれぞれを,複数の分割メモリ110a,110b…に割り当てて,当該分割データをアドレスとして,当該分割メモリ110a,110b…のメモリアドレスによって特定されるメモリ空間に,当該分割データに対応するエントリアドレスを順次書き込んでいく第1書込処理を行う。
ここで,第1書込処理において,ある分割データに対応するエントリアドレスを書き込むべきメモリ空間に,既に他の分割データに対応するエントリアドレスが書き込まれている場合には,当該メモリ空間に,エントリアドレスを書き込まない。
さらに,第1書込処理において,複数の分割データのうち,一つの分割データに対応するエントリアドレスをメモリ空間に書き込むことに成功した場合には,この第1書込処理を終了させる。
本発明の情報読出方法は,制御回路200に検索対象データとしてのキーデータが入力される工程と,制御回路200が検索対象データとしてのキーデータを複数の分割データに分割する工程を含む。
さらに,本発明の情報読出方法は,制御回路200が,分割データのそれぞれをアドレスとして,各分割メモリ110a,110b…のメモリアドレスによって特定されるメモリ空間にアクセスし,アクセスしたメモリ空間から,当該分割データに対応するエントリアドレスを読み出す工程を含む。さらに,読み出したエントリアドレスに対応するキーデータを,確認用メモリ300から読み出すとともに,確認用メモリ300から読み出したキーデータが,検索対象データとしてのキーデータと一致するか否かを確認する工程を含む。
(式)N=L/log2・M
L:キーデータ長(bit数)
M:総エントリ数
N:分割メモリの最小個数(検索メモリマットの分割数)
100a…第1の検索メモリマット 100b…第2の検索メモリマット
100c…上側メモリマット 100d…下側メモリマット
110…分割メモリ 200…制御回路
210…入力部 220…分割部
230…書込部 240…読出部
250…確認部 260…出力部
270…絞込部 300…確認用メモリ
400…バックアップメモリ 500…符号化回路
Claims (13)
- メモリアドレスによって特定されるメモリ空間に,キーデータに対応するエントリアドレスが書き込まれる検索メモリマット(100)と,
前記検索メモリマット(100)に接続された制御回路(200)と,を備えた
半導体装置であって,
前記検索メモリマット(100)は,
メモリ空間が,メモリアドレスを保持したまま,複数の分割メモリ(110a,110b…)に区分されたものであり,
前記制御回路(200)は,
キーデータが入力される入力部(210)と,
前記入力部(210)に入力されたキーデータを複数の分割データに分割する分割部(220)と,
書込部(230)と,を有し,
前記書込部(230)は,
前記分割部(220)で分割された複数の分割データのそれぞれを,複数の分割メモリ(110a,110b…)に割り当てて,当該分割データをアドレスとして,当該分割メモリ(110a,110b…)のメモリアドレスによって特定されるメモリ空間に,当該分割データに対応するエントリアドレスを順次書き込んでいく第1書込処理を行うものであり,
前記書込部(230)は,
前記第1書込処理において,
ある分割データに対応するエントリアドレスを書き込むべきメモリ空間に,既に他の分割データに対応するエントリアドレスが書き込まれている場合には,当該メモリ空間に,エントリアドレスを書き込まず,
複数の分割データのうち,一つの分割データに対応するエントリアドレスをメモリ空間に書き込むことに成功した場合には,前記第1書込処理を終了させる
半導体装置。 - 請求項1に記載の半導体装置であって,
前記制御回路(200)に接続された確認用メモリ(300)を,さらに備え,
前記書込部(230)は,
前記入力部(210)に入力されたキーデータとこれに対応するエントリアドレスとを関連付けて前記確認用メモリ(300)に書き込む第2書込処理をさらに行う
半導体装置。 - 請求項1に記載の半導体装置であって,
バックアップメモリ(400)をさらに備え,
前記書込部(230)は,
あるキーデータから分割された複数の分割データの全てについて,それに対応するエントリアドレスをメモリ空間に書き込むことができない場合には,当該キーデータとこれに対応するエントリアドレスとを関連付けて前記バックアップメモリ(400)に書き込む
半導体装置, - 請求項1に記載の半導体装置であって,
符号化回路(500)をさらに備え,
前記符号化回路(500)は,
前記制御回路(200)の前記入力部(210)に入力されたキーデータを所定のアルゴリズムに基づいて符号化し,符号化したキーデータを前記分割部(220)へと入力する
半導体装置。 - 請求項1に記載の半導体装置であって,
前記検索メモリマット(100)が,第1の検索メモリマット(100a)及び第2の検索メモリマット(100b)を含んで構成され,
前記符号化回路(500)が,互いに符号化のアルゴリズムが異なる第1の符号化回路(500a)及び第2の符号化回路(500b)を含んで構成されており,
前記制御回路(200)の書込部(230)は,
前記第1の符号化回路(500a)によって符号化されたキーデータに対応するエントリアドレスを前記第1の検索メモリマット(100a)に書き込み,
前記第2の符号化回路(500b)によって符号化されたキーデータに対応するエントリアドレスを前記第2の検索メモリマット(100b)に書き込む,
半導体装置。 - 請求項1に記載の半導体装置であって,
前記書込部(230)は,
第1のキーデータについて前記第1書込処理を行うときには,第1のキーデータを分割して得られた複数の分割データのうち,k番目の分割データに対応するエントリアドレスを最初にメモリ空間に書き込み,
第2のキーデータについて前記第1書込処理を行うときには,第2のキーデータを分割して得られた複数の分割データのうち,k番目以外の分割データに対応するエントリアドレスを最初にメモリ空間に書き込む
半導体装置。 - 請求項1から請求項6のいずれかに記載の半導体装置であって,
前記制御回路(200)は,
前記入力部(210)に,検索対象データとしてのキーデータが入力され,前記分割部(220)が,当該検索対象データとしてのキーデータを複数の分割データに分割した場合において,
前記分割データのそれぞれをアドレスとして,各分割メモリ(110a,110b…)のメモリアドレスによって特定されるメモリ空間にアクセスし,アクセスしたメモリ空間から,当該分割データに対応するエントリアドレスを読み出す読出部(240)を,さらに有する
半導体装置。 - 請求項2を引用する請求項7に記載の半導体装置であって,
前記制御回路(200)は,
前記読出部(240)が読み出したエントリアドレスに対応するキーデータを,前記確認用メモリ(300)から読み出すとともに,前記確認用メモリ(300)から読み出したキーデータが,前記入力部(210)に入力された前記検索対象データとしてのキーデータと一致するか否かを確認する確認部(250)を,さらに有する
半導体装置。 - 請求項3を引用する請求項7に記載の半導体装置であって,
前記確認部(250)によって,前記読出部(240)が読み出した全てのエントリアドレスに対応するキーデータと前記検索対象データとしてのキーデータとが一致しないと判定された場合,
前記読出部(240)は,
前記バックアップメモリ(400)を参照して,前記検索データとしてのキーデータと一致するキーデータに対応するエントリアドレスを,前記バックアップメモリ(400)から読み出す
半導体装置, - 請求項8に記載の半導体装置であって,
前記読出部(240)によって複数のエントリアドレスが読み出された場合に,前記複数のエントリアドレスの中からエントリアドレスの候補を絞り込み,前記エントリアドレスの候補を前記確認部(250)へと送出する絞込部(270)を,さらに有する
半導体装置。 - メモリアドレスによって特定されるメモリ空間に,キーデータに対応するエントリアドレスが書き込まれる検索メモリマット(100)と,
前記検索メモリマット(100)に接続された制御回路(200)と,を備えた半導体装置(10)に,
エントリアドレスを書き込む情報書込方法であって,
前記検索メモリマット(100)は,
メモリ空間が,メモリアドレスを保持したまま,複数の分割メモリ(110a,110b…)に区分されたものであり,
前記情報書込方法は,
前記制御回路(200)にキーデータが入力される工程と,
前記制御回路(200)が,入力されたキーデータを複数の分割データに分割する工程と,
書込工程と,を含み,
前記書込工程は,
分割された複数の分割データのそれぞれを,複数の分割メモリ(110a,110b…)に割り当てて,当該分割データをアドレスとして,当該分割メモリ(110a,110b…)のメモリアドレスによって特定されるメモリ空間に,当該分割データに対応するエントリアドレスを順次書き込んでいく第1書込処理と含み,
前記第1書込処理において,
ある分割データに対応するエントリアドレスを書き込むべきメモリ空間に,既に他の分割データに対応するエントリアドレスが書き込まれている場合には,当該メモリ空間に,エントリアドレスを書き込まず,
複数の分割データのうち,一つの分割データに対応するエントリアドレスをメモリ空間に書き込むことに成功した場合には,前記第1書込処理を終了させる
情報書込方法。 - 請求項11に記載の情報書込方法であって,
前記半導体装置(10)は,前記制御回路(200)に接続された確認用メモリ(300)を,さらに備え,
前記情報書込方法の前記書込工程は,
前記入力部(210)に入力されたキーデータとこれに対応するエントリアドレスとを関連付けて前記確認用メモリ(300)に書き込む第2書込処理をさらに含む
情報書込方法。 - 請求項12に記載の情報書込方法によって,前記半導体装置(10)に対して書き込まれたエントリアドレスを読み出す情報読出方法であって,
前記制御回路(200)に検索対象データとしてのキーデータが入力される工程と,
前記制御回路(200)が,前記検索対象データとしてのキーデータを複数の分割データに分割する工程と,
前記制御回路(200)が,前記分割データのそれぞれをアドレスとして,各分割メモリ(110a,110b…)のメモリアドレスによって特定されるメモリ空間にアクセスし,アクセスしたメモリ空間から,当該分割データに対応するエントリアドレスを読み出す工程と,
読み出したエントリアドレスに対応するキーデータを,前記確認用メモリ(300)から読み出すとともに,前記確認用メモリ(300)から読み出したキーデータが,前記検索対象データとしてのキーデータと一致するか否かを確認する工程と,を含む
情報読出方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015101082A JP6205386B2 (ja) | 2015-05-18 | 2015-05-18 | 半導体装置及び情報書込/読出方法 |
PCT/JP2016/062291 WO2016185849A1 (ja) | 2015-05-18 | 2016-04-18 | 半導体装置及び情報書込/読出方法 |
CN201680021425.8A CN107533865B (zh) | 2015-05-18 | 2016-04-18 | 半导体装置及信息写入/读取方法 |
US15/574,690 US10423666B2 (en) | 2015-05-18 | 2016-04-18 | Writing method and semiconductor device including a search memory mat with write processing terminated when one piece of divided key data is successfully written |
TW105112469A TWI621016B (zh) | 2015-05-18 | 2016-04-21 | 半導體裝置及資訊寫入/讀取方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015101082A JP6205386B2 (ja) | 2015-05-18 | 2015-05-18 | 半導体装置及び情報書込/読出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016219074A true JP2016219074A (ja) | 2016-12-22 |
JP6205386B2 JP6205386B2 (ja) | 2017-09-27 |
Family
ID=57319809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015101082A Active JP6205386B2 (ja) | 2015-05-18 | 2015-05-18 | 半導体装置及び情報書込/読出方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10423666B2 (ja) |
JP (1) | JP6205386B2 (ja) |
CN (1) | CN107533865B (ja) |
TW (1) | TWI621016B (ja) |
WO (1) | WO2016185849A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11587611B2 (en) * | 2021-07-20 | 2023-02-21 | Macronix International Co., Ltd. | Memory device with input circuit, output circuit for performing efficient data searching and comparing within large-sized memory array |
CN113642276B (zh) * | 2021-08-18 | 2023-05-05 | 电子科技大学 | 一种基于数据预编码的sram架构 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5575997B1 (ja) * | 2013-03-13 | 2014-08-20 | 長瀬産業株式会社 | 半導体装置及び半導体装置に対するエントリアドレス書き込み/読み出し方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5575997A (en) | 1978-11-29 | 1980-06-07 | Hitachi Cable Ltd | Liquid phase crystal growing method |
JP3938124B2 (ja) | 2002-11-20 | 2007-06-27 | ソニー株式会社 | データ検索装置 |
US7711893B1 (en) * | 2004-07-22 | 2010-05-04 | Netlogic Microsystems, Inc. | Range code compression method and apparatus for ternary content addressable memory (CAM) devices |
US8074011B2 (en) * | 2006-12-06 | 2011-12-06 | Fusion-Io, Inc. | Apparatus, system, and method for storage space recovery after reaching a read count limit |
US7934025B2 (en) * | 2007-01-24 | 2011-04-26 | Qualcomm Incorporated | Content terminated DMA |
US8205037B2 (en) * | 2009-04-08 | 2012-06-19 | Google Inc. | Data storage device capable of recognizing and controlling multiple types of memory chips operating at different voltages |
JP5677336B2 (ja) * | 2011-08-01 | 2015-02-25 | 株式会社東芝 | メモリ・デバイス |
US9026717B2 (en) * | 2011-09-30 | 2015-05-05 | SanDisk Technologies, Inc. | Apparatus, system, and method for a persistent object store |
KR20130128685A (ko) * | 2012-05-17 | 2013-11-27 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
-
2015
- 2015-05-18 JP JP2015101082A patent/JP6205386B2/ja active Active
-
2016
- 2016-04-18 CN CN201680021425.8A patent/CN107533865B/zh active Active
- 2016-04-18 WO PCT/JP2016/062291 patent/WO2016185849A1/ja active Application Filing
- 2016-04-18 US US15/574,690 patent/US10423666B2/en active Active
- 2016-04-21 TW TW105112469A patent/TWI621016B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5575997B1 (ja) * | 2013-03-13 | 2014-08-20 | 長瀬産業株式会社 | 半導体装置及び半導体装置に対するエントリアドレス書き込み/読み出し方法 |
WO2014141566A1 (ja) * | 2013-03-13 | 2014-09-18 | 長瀬産業株式会社 | 半導体装置及び半導体装置に対するエントリアドレス書き込み/読み出し方法 |
JP2014199710A (ja) * | 2013-03-13 | 2014-10-23 | 長瀬産業株式会社 | 半導体装置及び半導体装置に対するエントリアドレス書き込み/読み出し方法 |
US20150070957A1 (en) * | 2013-03-13 | 2015-03-12 | Nagase & Co., Ltd. | Semiconductor device and method of writing/reading entry address into/from semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US20180129756A1 (en) | 2018-05-10 |
CN107533865B (zh) | 2020-10-16 |
TWI621016B (zh) | 2018-04-11 |
TW201642138A (zh) | 2016-12-01 |
CN107533865A (zh) | 2018-01-02 |
US10423666B2 (en) | 2019-09-24 |
JP6205386B2 (ja) | 2017-09-27 |
WO2016185849A1 (ja) | 2016-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5524144B2 (ja) | key−valueストア方式を有するメモリシステム | |
US9406381B2 (en) | TCAM search unit including a distributor TCAM and DRAM and a method for dividing a database of TCAM rules | |
US9262500B2 (en) | Memory system including key-value store | |
US11604834B2 (en) | Technologies for performing stochastic similarity searches in an online clustering space | |
US20100205364A1 (en) | Ternary content-addressable memory | |
KR102316271B1 (ko) | 데이터 저장장치의 주소 맵핑 테이블 운용 방법 | |
JP6205386B2 (ja) | 半導体装置及び情報書込/読出方法 | |
KR20170065374A (ko) | 버킷 단위의 정렬을 기반으로 하는 해시 충돌 처리 방법 | |
JP5646775B2 (ja) | key−valueストア方式を有するメモリシステム | |
JP6258436B2 (ja) | メモリシステムのローカルコントローラ | |
JP5833212B2 (ja) | key−valueストア方式を有するメモリシステム | |
US20210056085A1 (en) | Deduplication of data via associative similarity search | |
JP6034467B2 (ja) | システム | |
US20050060314A1 (en) | System and methods involving a data structure searchable with O(logN) performance | |
JP6166306B2 (ja) | 半導体装置,情報処理システム,及び情報書込/読出方法 | |
KR101155433B1 (ko) | 멀티 코어 프로세서에 최적화된 문자열 검색 장치 및 그것의 문자열 검색 방법 | |
JP2015181043A (ja) | メモリ、データ処理方法、及びメモリシステム | |
JP2013149097A (ja) | B+木のディスク記録方法及びプログラム | |
Chung | Parallel relational operations using clustered surrogate files on shared-nothing multiprocessors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170613 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170904 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6205386 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |