JP2016200506A - Circuit arrangement and ground opening detection system - Google Patents

Circuit arrangement and ground opening detection system Download PDF

Info

Publication number
JP2016200506A
JP2016200506A JP2015081083A JP2015081083A JP2016200506A JP 2016200506 A JP2016200506 A JP 2016200506A JP 2015081083 A JP2015081083 A JP 2015081083A JP 2015081083 A JP2015081083 A JP 2015081083A JP 2016200506 A JP2016200506 A JP 2016200506A
Authority
JP
Japan
Prior art keywords
ground
voltage
circuit
terminal
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015081083A
Other languages
Japanese (ja)
Inventor
琢磨 石田
Takuma Ishida
琢磨 石田
丹羽 正久
Masahisa Niwa
正久 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2015081083A priority Critical patent/JP2016200506A/en
Publication of JP2016200506A publication Critical patent/JP2016200506A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a circuit arrangement and a ground opening detection system that can easily detect ground opening.SOLUTION: A circuit arrangement 1 includes a ground terminal 111, an internal voltage generation circuit 3, a voltage input terminal 131, and a detection circuit 4. The ground terminal 111 can be electrically connected to the external ground 21, the internal voltage generation circuit 3 generates a first voltage V1 based on the potential of the ground terminal 111, and the voltage input terminal 131 can receive a second voltage V2 based on the potential of the external ground 21. The detection circuit 4 detects ground opening with no electrical connection between the ground terminal 111 and the external ground 21, on the basis of the first and second voltages V1 and V2.SELECTED DRAWING: Figure 1

Description

本発明は、一般に回路装置、グランドオープン検出システム、より詳細には、グランド端子が外部グランドと電気的に接続されていないグランドオープンを検出可能な回路装置、およびこれを用いたグランドオープン検出システムに関する。   The present invention generally relates to a circuit device, a ground open detection system, and more particularly to a circuit device capable of detecting a ground open in which a ground terminal is not electrically connected to an external ground, and a ground open detection system using the same. .

従来、グランド端子が外部グランドと電気的に接続されていないグランドオープンを検出可能な回路装置(集積回路装置)が提供されている(例えば、特許文献1参照)。特許文献1に記載の構成は、グランド端子の電位と、正常なグランドレベルとを比較することによって、グランドオープンを検出している。   Conventionally, a circuit device (integrated circuit device) capable of detecting a ground open in which a ground terminal is not electrically connected to an external ground has been provided (see, for example, Patent Document 1). The configuration described in Patent Document 1 detects a ground open by comparing the potential of the ground terminal with a normal ground level.

特開2010−183168号公報JP 2010-183168 A

しかし、特許文献1では、比較パラメータとしてグランドの電位を用いているので、閾値の設計自由度が低く、グランド端子のオープン検出が困難となるおそれがあった。   However, in Patent Document 1, since the ground potential is used as a comparison parameter, the degree of freedom in designing the threshold is low, and it may be difficult to detect open ground terminals.

本発明は、上記事由に鑑みてなされており、その目的は、グランドオープンを容易に検出することができる回路装置、グランドオープン検出システムを提供することにある。   The present invention has been made in view of the above reasons, and an object thereof is to provide a circuit device and a ground open detection system capable of easily detecting a ground open.

本発明の回路装置は、外部グランドと電気的に接続可能に構成されるグランド端子と、前記グランド端子の電位を基準とした第1電圧を生成する内部電圧生成回路と、前記外部グランドの電位を基準とした第2電圧が入力可能に構成される電圧入力端子と、前記第1電圧と前記第2電圧とに基づいて、前記グランド端子と前記外部グランドとが電気的に接続されていないグランドオープンを検出する検出回路とを備えることを特徴とする。   The circuit device of the present invention includes a ground terminal configured to be electrically connectable to an external ground, an internal voltage generation circuit that generates a first voltage based on the potential of the ground terminal, and a potential of the external ground. A ground input in which the ground terminal and the external ground are not electrically connected based on the voltage input terminal configured to be able to input a second voltage as a reference, and the first voltage and the second voltage. And a detection circuit for detecting.

この回路装置において、前記検出回路は、前記第1電圧および前記第2電圧をデジタル値に変換して出力する変換回路と、前記変換回路が出力する前記第1電圧と前記第2電圧との差分に基づいて前記グランドオープンを検出する演算回路とを備えることが好ましい。   In this circuit device, the detection circuit converts the first voltage and the second voltage into digital values and outputs the difference, and the difference between the first voltage and the second voltage output from the conversion circuit And an arithmetic circuit for detecting the ground open based on the above.

この回路装置において、前記検出回路は、前記第1電圧と前記第2電圧とを比較し、前記第1電圧と前記第2電圧との大小関係に基づいて前記グランドオープンを検出する比較器を備えることが好ましい。   In this circuit device, the detection circuit includes a comparator that compares the first voltage with the second voltage and detects the ground open based on a magnitude relationship between the first voltage and the second voltage. It is preferable.

この回路装置において、前記外部グランドに電気的に接続可能に構成される機能端子と、前記グランド端子と前記機能端子との間に電気的に接続されるインピーダンス素子とをさらに備えることが好ましい。   Preferably, the circuit device further includes a functional terminal configured to be electrically connectable to the external ground, and an impedance element electrically connected between the ground terminal and the functional terminal.

この回路装置において、前記インピーダンス素子の両端間における電気的な導通と遮断とを切り替えるスイッチ素子をさらに備えることが好ましい。   In this circuit device, it is preferable to further include a switch element that switches between electrical conduction and interruption between both ends of the impedance element.

本発明のグランドオープン検出システムは、上記回路装置と、前記機能端子に電気的に接続される前記外部グランドとを備えることを特徴とする。   A ground open detection system according to the present invention includes the circuit device and the external ground electrically connected to the functional terminal.

このグランドオープン検出システムにおいて、複数の抵抗を有し、抵抗分圧によって前記第2電圧を生成し前記電圧入力端子に入力する外部電圧生成回路をさらに備えることを特徴とする。   The ground open detection system further includes an external voltage generation circuit that has a plurality of resistors, generates the second voltage by resistance voltage division, and inputs the second voltage to the voltage input terminal.

本発明では、グランド端子の電位を基準とした第1電圧と、外部グランドを基準とした第2電圧とを比較するので電圧比較が容易となり、グランドオープンを容易に検出することができるという効果がある。   In the present invention, since the first voltage based on the potential of the ground terminal is compared with the second voltage based on the external ground, the voltage comparison is facilitated, and the ground open can be easily detected. is there.

実施形態における回路装置、およびグランドオープン検出システムを示す回路構成図である。It is a circuit block diagram which shows the circuit apparatus and ground open detection system in embodiment. 図2A、図2B、図2Cは、実施形態における出力回路の変形例を示す回路構成図である。2A, 2B, and 2C are circuit configuration diagrams showing modifications of the output circuit in the embodiment. 実施形態における機能回路の変形例を示す回路構成図である。It is a circuit block diagram which shows the modification of the functional circuit in embodiment. 実施形態におけるESD保護素子の変形例を示す回路構成図である。It is a circuit block diagram which shows the modification of the ESD protection element in embodiment. 実施形態におけるグランドオープン検出システムの変形例を示す回路構成図である。It is a circuit block diagram which shows the modification of the ground open detection system in embodiment. 実施形態における検出回路の変形例を示す回路構成図である。It is a circuit block diagram which shows the modification of the detection circuit in embodiment. 実施形態における回路装置の変形例を示す回路構成図である。It is a circuit block diagram which shows the modification of the circuit device in embodiment. 実施形態における回路装置の変形例を示す回路構成図である。It is a circuit block diagram which shows the modification of the circuit device in embodiment.

以下、本発明の実施の形態を図面に基づいて説明する。
(実施形態)
図1に本実施形態の回路装置1、グランドオープン検出システム100の概略構成図を示す。回路装置1は、チップ状に形成された集積回路10(IC(Integrated Circuit)、LSI(Large Scale Integration))がパッケージに封入されたマイコン(microcomputer)で構成されている。集積回路10の端子は、パッケージから露出したリードフレームにワイヤボンディングで電気的に接続されている。そして、回路装置1は、リードフレームが回路基板2の導体パターンに半田付けされることで回路基板2に実装され、集積回路10と回路基板2の導体パターンとが電気的に接続される。なお、回路装置1は、マイコンに限定する趣旨ではなく、他の構成であってもよい。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(Embodiment)
FIG. 1 shows a schematic configuration diagram of a circuit device 1 and a ground open detection system 100 according to the present embodiment. The circuit device 1 includes a microcomputer in which an integrated circuit 10 (IC (Integrated Circuit), LSI (Large Scale Integration)) formed in a chip shape is enclosed in a package. The terminals of the integrated circuit 10 are electrically connected to the lead frame exposed from the package by wire bonding. The circuit device 1 is mounted on the circuit board 2 by soldering the lead frame to the conductor pattern of the circuit board 2, and the integrated circuit 10 and the conductor pattern of the circuit board 2 are electrically connected. The circuit device 1 is not limited to a microcomputer, and may have other configurations.

本実施形態の回路装置1、グランドオープン検出システム100は、グランドオープンの検出機能を有する。ここでいうグランドオープンとは、集積回路10のグランド端子111が回路基板2に形成された回路グランド(以降、外部グランド21という)と電気的に接続されていない状態を示す。より詳細には、グランド端子111とリードフレームとを接続するワイヤボンディングの切断、あるいはリードフレームと回路基板2の導体パターンとの半田付け不良等によって、グランド端子111と外部グランド21とが電気的に接続されていない状態を示す。   The circuit device 1 and the ground open detection system 100 according to the present embodiment have a ground open detection function. The term “ground open” as used herein refers to a state in which the ground terminal 111 of the integrated circuit 10 is not electrically connected to a circuit ground (hereinafter referred to as an external ground 21) formed on the circuit board 2. More specifically, the ground terminal 111 and the external ground 21 are electrically connected to each other by cutting wire bonding that connects the ground terminal 111 and the lead frame or by poor soldering between the lead frame and the conductor pattern of the circuit board 2. Indicates not connected.

以下に、本実施形態の回路装置1、および回路装置1を用いたグランドオープン検出システム100について説明する。   Below, the circuit apparatus 1 of this embodiment and the ground open detection system 100 using the circuit apparatus 1 are demonstrated.

本実施形態の集積回路10は、回路基板2の導体パターンに電気的に接続される端子として、グランド端子111および電源端子121を備えている。   The integrated circuit 10 of this embodiment includes a ground terminal 111 and a power supply terminal 121 as terminals that are electrically connected to the conductor pattern of the circuit board 2.

グランド端子111は、集積回路10のグランド配線112に電気的に接続されており、このグランド端子111およびグランド配線112が、集積回路10の回路グランド(以降、内部グランド11という)として機能する。また、グランド端子111は、回路基板2の回路グランドである外部グランド21に電気的に接続されている。グランド端子111が外部グランド21に電気的に接続されることで、内部グランド11と外部グランド21とが同電位となる。   The ground terminal 111 is electrically connected to the ground wiring 112 of the integrated circuit 10, and the ground terminal 111 and the ground wiring 112 function as a circuit ground of the integrated circuit 10 (hereinafter referred to as an internal ground 11). The ground terminal 111 is electrically connected to an external ground 21 that is a circuit ground of the circuit board 2. When the ground terminal 111 is electrically connected to the external ground 21, the internal ground 11 and the external ground 21 have the same potential.

電源端子121は、集積回路10の電源配線122に電気的に接続されている。ここで、回路基板2には、電源22(例えば、レギュレータ素子など)が設けられており、電源22は、外部グランド21の電位を基準とした所定の電源電圧を生成する。そして、電源端子121は、電源22の正極に電気的に接続されている。すなわち、回路装置1は、電源22から電源電圧が印加されて駆動する。   The power supply terminal 121 is electrically connected to the power supply wiring 122 of the integrated circuit 10. Here, the circuit board 2 is provided with a power supply 22 (for example, a regulator element or the like), and the power supply 22 generates a predetermined power supply voltage based on the potential of the external ground 21. The power supply terminal 121 is electrically connected to the positive electrode of the power supply 22. In other words, the circuit device 1 is driven by applying a power supply voltage from the power supply 22.

また、集積回路10は、内部電圧生成回路3、検出回路4、および機能回路5を備えている。   The integrated circuit 10 includes an internal voltage generation circuit 3, a detection circuit 4, and a functional circuit 5.

内部電圧生成回路3は、グランド配線112に電気的に接続されており、電源22から供給される電源電圧を用いて、内部グランド11の電位を基準とした所定の第1電圧V1を生成する。そして、内部電圧生成回路3は、生成した第1電圧V1を検出回路4に出力する。   The internal voltage generation circuit 3 is electrically connected to the ground wiring 112, and generates a predetermined first voltage V 1 based on the potential of the internal ground 11 using the power supply voltage supplied from the power supply 22. Then, the internal voltage generation circuit 3 outputs the generated first voltage V1 to the detection circuit 4.

検出回路4は、変換回路41と演算回路42とを備えている。   The detection circuit 4 includes a conversion circuit 41 and an arithmetic circuit 42.

変換回路41は、A/Dコンバータで構成されており、内部電圧生成回路3が生成した第1電圧V1をデジタル値に変換して演算回路42に出力する。さらに、変換回路41は、回路基板2に設けられた外部電圧生成回路23が生成した第2電圧V2もデジタル値に変換する。外部電圧生成回路23は、電源22の出力端間において直列に接続された抵抗R1と抵抗R2とを備えて構成されている。そして、外部電圧生成回路23は、電源22が出力する電源電圧を抵抗分圧することで外部グランド21の電位を基準とした所定の第2電圧V2を生成する。抵抗R1と抵抗R2との接続中点は、集積回路10の電圧入力端子131に電気的に接続されている。外部電圧生成回路23が生成する第2電圧V2は、電圧入力端子131を介して変換回路41に入力される。そして、変換回路41は、外部電圧生成回路23が生成した第2電圧V2をデジタル値に変換して演算回路42に出力する。すなわち、変換回路41は、内部グランド11の電位を基準とした第1電圧V1、および外部グランド21の電位を基準とした第2電圧V2をデジタル値に変換し、演算回路42に出力する。   The conversion circuit 41 includes an A / D converter, converts the first voltage V1 generated by the internal voltage generation circuit 3 into a digital value, and outputs the digital value to the arithmetic circuit 42. Furthermore, the conversion circuit 41 converts the second voltage V2 generated by the external voltage generation circuit 23 provided on the circuit board 2 into a digital value. The external voltage generation circuit 23 includes a resistor R1 and a resistor R2 connected in series between the output terminals of the power supply 22. Then, the external voltage generation circuit 23 generates a predetermined second voltage V2 based on the potential of the external ground 21 by resistance-dividing the power supply voltage output from the power supply 22. A connection midpoint between the resistor R1 and the resistor R2 is electrically connected to the voltage input terminal 131 of the integrated circuit 10. The second voltage V <b> 2 generated by the external voltage generation circuit 23 is input to the conversion circuit 41 via the voltage input terminal 131. The conversion circuit 41 converts the second voltage V2 generated by the external voltage generation circuit 23 into a digital value and outputs the digital value to the arithmetic circuit 42. That is, the conversion circuit 41 converts the first voltage V1 based on the potential of the internal ground 11 and the second voltage V2 based on the potential of the external ground 21 into digital values and outputs them to the arithmetic circuit 42.

演算回路42は、第1電圧V1と第2電圧V2とを比較し、第1電圧V1と第2電圧V2との差分に基づいた検出信号を生成する。例えば、演算回路42は、第1電圧V1と第2電圧V2との差分が所定の閾値範囲内である場合、検出信号の信号レベルをロー(Low)レベルに設定する。また、演算回路42は、第1電圧V1と第2電圧V2との差分が閾値範囲外である場合、検出信号の信号レベルをハイ(Hi)レベルに設定する。そして、演算回路42は、生成した検出信号を集積回路10の信号出力端子141を介して、回路基板2に設けられた第1制御回路24に出力する。   The arithmetic circuit 42 compares the first voltage V1 and the second voltage V2, and generates a detection signal based on the difference between the first voltage V1 and the second voltage V2. For example, when the difference between the first voltage V1 and the second voltage V2 is within a predetermined threshold range, the arithmetic circuit 42 sets the signal level of the detection signal to a low level. In addition, when the difference between the first voltage V1 and the second voltage V2 is outside the threshold range, the arithmetic circuit 42 sets the signal level of the detection signal to a high (Hi) level. Then, the arithmetic circuit 42 outputs the generated detection signal to the first control circuit 24 provided on the circuit board 2 via the signal output terminal 141 of the integrated circuit 10.

機能回路5は、出力回路51とESD保護素子52(ESD:Electro Static Discharge)とを備えている。   The functional circuit 5 includes an output circuit 51 and an ESD protection element 52 (ESD: Electro Static Discharge).

出力回路51は、nチャネルのデプレッション型MOSFET(Metal Oxide Semiconductor Field Effect Transistor)からなるスイッチ素子Q1で構成されている。スイッチ素子Q1は、ドレインが集積回路10の機能端子151を介して外部グランド21に電気的に接続されている。また、スイッチ素子Q1は、ソースおよびバックゲートがグランド配線112に電気的に接続されている。またスイッチ素子Q1は、ゲートが集積回路10の信号入力端子161を介して第2制御回路25に接続されている。第2制御回路25は、信号入力端子161を介してスイッチ素子Q1に制御信号を出力することでスイッチ素子Q1を制御している。本実施形態では、第2制御回路25は、制御信号をローレベルに設定することで、スイッチ素子Q1をオフ状態に維持している。すなわち、機能端子151は機能回路5(出力回路51)の出力端子であり、出力回路51は、スイッチ素子Q1のオンとオフとを切り替えることで、ローレベル出力とハイインピーダンス(HiZ)出力とが切替可能に構成される。そして、第2制御回路25によってスイッチ素子Q1がオフ状態に維持されることで、出力回路51はハイインピーダンス出力を維持する。なお、スイッチ素子Q1と第2制御回路25との間に、第2制御回路25からの制御信号を受けてスイッチ素子Q1をオンまたはオフさせる処理回路が設けられていてもよい。   The output circuit 51 includes a switch element Q1 made of an n-channel depletion type MOSFET (Metal Oxide Semiconductor Field Effect Transistor). The drain of the switch element Q1 is electrically connected to the external ground 21 via the function terminal 151 of the integrated circuit 10. In addition, the source and back gate of the switch element Q1 are electrically connected to the ground wiring 112. The switch element Q <b> 1 has a gate connected to the second control circuit 25 via the signal input terminal 161 of the integrated circuit 10. The second control circuit 25 controls the switch element Q1 by outputting a control signal to the switch element Q1 via the signal input terminal 161. In the present embodiment, the second control circuit 25 maintains the switch element Q1 in the OFF state by setting the control signal to a low level. That is, the function terminal 151 is an output terminal of the function circuit 5 (output circuit 51), and the output circuit 51 switches between the ON state and the OFF state of the switch element Q1, thereby providing a low level output and a high impedance (HiZ) output. It is configured to be switchable. Then, the switching element Q1 is maintained in the OFF state by the second control circuit 25, so that the output circuit 51 maintains a high impedance output. A processing circuit that receives a control signal from the second control circuit 25 and turns on or off the switch element Q1 may be provided between the switch element Q1 and the second control circuit 25.

ESD保護素子52は、ダイオードD1で構成されている。ダイオードD1は、アノードがグランド配線112に電気的に接続され、カソードが機能端子151に電気的に接続されており、グランド配線112から機能端子151の方向にのみ電流を流す。すなわち、ダイオードD1は、グランド端子111と機能端子151との間に電気的に接続されるインピーダンス素子として機能し、ダイオードD1に電流が流れることによってダイオードD1の両端間に閾値電圧(順方向電圧)が生じる。また、スイッチ素子Q1は、ダイオードD1と並列に接続されているので、スイッチ素子Q1がオンすることによってダイオードD1の両端間が電気的に導通され、スイッチ素子Q1がオフすることによってダイオードD1の両端間が電気的に遮断される。   The ESD protection element 52 includes a diode D1. The diode D1 has an anode electrically connected to the ground wiring 112 and a cathode electrically connected to the functional terminal 151, and allows a current to flow only in the direction from the ground wiring 112 to the functional terminal 151. That is, the diode D1 functions as an impedance element electrically connected between the ground terminal 111 and the functional terminal 151, and a threshold voltage (forward voltage) is generated between both ends of the diode D1 when a current flows through the diode D1. Occurs. Since the switch element Q1 is connected in parallel with the diode D1, the switch element Q1 is turned on to electrically connect both ends of the diode D1, and the switch element Q1 is turned off to turn both ends of the diode D1 on. The gap is electrically disconnected.

また、本実施形態のグランドオープン検出システム100は、上述した回路装置1と、機能端子151に電気的に接続される外部グランド21と、電圧入力端子131に第2電圧V2を入力する外部電圧生成回路23とを備えて構成されている。   In addition, the ground open detection system 100 according to the present embodiment includes the circuit device 1 described above, the external ground 21 electrically connected to the function terminal 151, and the external voltage generation for inputting the second voltage V2 to the voltage input terminal 131. The circuit 23 is provided.

次に、グランド端子111が外部グランド21と電気的に接続されていないグランドオープンの検出機能について説明する。まず、グランド端子111と外部グランド21とが電気的に接続されている(グランドオープンではない)正常時の動作について説明する。   Next, the ground open detection function in which the ground terminal 111 is not electrically connected to the external ground 21 will be described. First, the normal operation when the ground terminal 111 and the external ground 21 are electrically connected (not ground open) will be described.

グランド端子111と外部グランド21とが電気的に接続されている場合、内部グランド11(グランド端子111、グランド配線112)の電位と、外部グランド21の電位とが同電位となる。したがって、第1電圧V1と第2電圧V2とは、外部グランド21の電位(=内部グランド11の電位)を基準とした電圧となる。ここで、本実施形態では、正常時における第1電圧V1と第2電圧V2との差分が閾値範囲内となるように、抵抗R1,R2の抵抗比、および正常時における第1電圧V1の電圧値が設定されている。したがって、グランドオープンが発生していない正常時は、演算回路42が第1制御回路24に出力する検出信号の信号レベルがローレベルとなる。第1制御回路24は、検出信号の信号レベルがローレベルである場合、回路装置1にグランドオープンが発生していない正常状態であると認識する。   When the ground terminal 111 and the external ground 21 are electrically connected, the potential of the internal ground 11 (the ground terminal 111 and the ground wiring 112) and the potential of the external ground 21 are the same potential. Therefore, the first voltage V1 and the second voltage V2 are voltages based on the potential of the external ground 21 (= potential of the internal ground 11). Here, in the present embodiment, the resistance ratio of the resistors R1 and R2 and the voltage of the first voltage V1 in the normal state so that the difference between the first voltage V1 and the second voltage V2 in the normal state is within the threshold range. Value is set. Therefore, when the ground open is not occurring normally, the signal level of the detection signal output from the arithmetic circuit 42 to the first control circuit 24 is low. When the signal level of the detection signal is low, the first control circuit 24 recognizes that the circuit device 1 is in a normal state where no ground open has occurred.

次に、グランド端子111が外部グランド21と電気的に接続されていないグランドオープン時の動作について説明する。   Next, the operation when the ground terminal 111 is not electrically connected to the external ground 21 when the ground is opened will be described.

上述したように、機能回路5の出力回路51は、スイッチ素子Q1がオフすることでハイインピーダンス出力を維持、すなわちスイッチ素子Q1はダイオードD1の両端間を電気的に遮断している。したがって、グランド端子111と外部グランド21とが電気的に接続されていない場合、ESD保護素子52(ダイオードD1)がオンし、グランド配線112からESD保護素子52、機能端子151を介して外部グランド21に向かって電流が流れる。図1において、グランドオープン時における電流の概略的な経路を矢印Y1で示す。ESD保護素子52(ダイオードD1)に電流が流れることによって、外部グランド21と内部グランド11(グランド配線112)との間に電位差が生じる。すなわち、グランドオープンが発生した場合、内部グランド11の電位が、外部グランド21の電位に対してESD保護素子52(ダイオードD1)の閾値電圧分だけ高くなる。外部グランド21の電位に対して内部グランド11の電位が高くなることによって、内部グランド11の電位を基準とする第1電圧V1も上昇することとなる。ここで、正常時における外部グランド21(=内部グランド11)の電位を基準とした第1電圧V1をV1a、グランドオープン時における外部グランド21の電位を基準とした第1電圧V1をV1b、ESD保護素子52の閾値電圧をVthとする。この場合、グランドオープン時の第1電圧V1bは、下記式(1)で表される。   As described above, the output circuit 51 of the functional circuit 5 maintains the high impedance output by turning off the switch element Q1, that is, the switch element Q1 electrically cuts off both ends of the diode D1. Therefore, when the ground terminal 111 and the external ground 21 are not electrically connected, the ESD protection element 52 (diode D1) is turned on, and the external ground 21 is connected from the ground wiring 112 via the ESD protection element 52 and the function terminal 151. A current flows toward. In FIG. 1, a schematic path of current when the ground is open is indicated by an arrow Y1. When a current flows through the ESD protection element 52 (diode D1), a potential difference is generated between the external ground 21 and the internal ground 11 (ground wiring 112). That is, when a ground open occurs, the potential of the internal ground 11 becomes higher than the potential of the external ground 21 by the threshold voltage of the ESD protection element 52 (diode D1). As the potential of the internal ground 11 becomes higher than the potential of the external ground 21, the first voltage V1 based on the potential of the internal ground 11 also increases. Here, the first voltage V1 based on the potential of the external ground 21 (= internal ground 11) in the normal state is V1a, the first voltage V1 based on the potential of the external ground 21 when the ground is open is V1b, and ESD protection. The threshold voltage of the element 52 is Vth. In this case, the first voltage V1b when the ground is open is expressed by the following formula (1).

V1b=V1a+Vth …(1)
一方、第2電圧V2は、外部グランド21の電位を基準とした電圧であるので、グランドオープンが発生しても電圧は変化しない。すなわち、正常時とグランドオープン時とで、内部グランド11の電位を基準とする第1電圧V1と、外部グランド21の電位を基準とする第2電圧V2との差分に変化が生じる。本実施形態では、グランドオープン時における第1電圧V1と第2電圧V2との差分が閾値範囲外となるように、抵抗R1,R2の抵抗比、および正常時における第1電圧V1の電圧値が設定されている。したがって、グランドオープン時は、演算回路42が第1制御回路24に出力する検出信号の信号レベルがハイレベルとなる。第1制御回路24は、検出信号の信号レベルがハイレベルである場合、回路装置1にグランドオープンが発生している状態であると認識する。第1制御回路24は、回路装置1にグランドオープンが発生している状態であると認識した場合、例えば回路装置1の稼働を停止させる。
V1b = V1a + Vth (1)
On the other hand, since the second voltage V2 is a voltage based on the potential of the external ground 21, the voltage does not change even when a ground open occurs. That is, a difference occurs between the first voltage V1 based on the potential of the internal ground 11 and the second voltage V2 based on the potential of the external ground 21 between the normal time and the ground open state. In the present embodiment, the resistance ratio of the resistors R1 and R2 and the voltage value of the first voltage V1 in the normal state are such that the difference between the first voltage V1 and the second voltage V2 when the ground is open is outside the threshold range. Is set. Therefore, when the ground is opened, the signal level of the detection signal output from the arithmetic circuit 42 to the first control circuit 24 is high. When the signal level of the detection signal is high, the first control circuit 24 recognizes that a ground open has occurred in the circuit device 1. When the first control circuit 24 recognizes that the circuit device 1 is in a state where a ground open has occurred, for example, the first control circuit 24 stops the operation of the circuit device 1.

上述したように、本実施形態の回路装置1は、グランド端子111と、内部電圧生成回路3と、電圧入力端子131と、検出回路4とを備える。グランド端子111は、外部グランド21と電気的に接続可能に構成される。内部電圧生成回路3は、グランド端子111の電位を基準とした第1電圧V1を生成する。電圧入力端子131は、外部グランド21の電位を基準とした第2電圧V2が入力可能に構成される。検出回路4は、第1電圧V1と第2電圧V2とに基づいて、グランド端子111と外部グランド21とが電気的に接続されていないグランドオープンを検出する。   As described above, the circuit device 1 according to this embodiment includes the ground terminal 111, the internal voltage generation circuit 3, the voltage input terminal 131, and the detection circuit 4. The ground terminal 111 is configured to be electrically connected to the external ground 21. The internal voltage generation circuit 3 generates a first voltage V1 based on the potential of the ground terminal 111. The voltage input terminal 131 is configured to be able to input a second voltage V2 with reference to the potential of the external ground 21. The detection circuit 4 detects a ground open in which the ground terminal 111 and the external ground 21 are not electrically connected based on the first voltage V1 and the second voltage V2.

上記構成により、本実施形態の回路装置1は、内部グランド11(グランド端子111、グランド配線112)の電位を基準とした第1電圧V1と、外部グランド21の電位を基準とした第2電圧V2とに基づいてグランドオープンの検出を行う。すなわち、内部グランド11に対して所定電圧だけ高い第1電圧V1と、外部グランド21に対して所定電圧だけ高い第2電圧V2とを比較してグランドオープンの発生有無を判断する。したがって、第1電圧V1および第2電圧V2の値、さらにはグランドオープンの発生有無の判断に用いる閾値(閾値範囲)の設計自由度が高くなり、グランドオープンを容易に検出することができる。   With the configuration described above, the circuit device 1 according to the present embodiment has the first voltage V1 based on the potential of the internal ground 11 (the ground terminal 111 and the ground wiring 112) and the second voltage V2 based on the potential of the external ground 21. Based on the above, the ground open is detected. That is, the first voltage V1 higher than the internal ground 11 by a predetermined voltage is compared with the second voltage V2 higher than the external ground 21 by a predetermined voltage to determine whether a ground open has occurred. Therefore, the degree of freedom in designing the values of the first voltage V1 and the second voltage V2, and the threshold value (threshold range) used for determining whether or not the ground open has occurred is increased, and the ground open can be easily detected.

また、本実施形態の回路装置1は、外部グランド21に電気的に接続可能に構成される機能端子151と、グランド端子111と機能端子151との間に電気的に接続されるインピーダンス素子であるダイオードD1(ESD保護素子52)とを備える。さらに、グランドオープン検出システム100は、回路装置1と、機能端子151に電気的に接続される外部グランド21を備える。   The circuit device 1 of the present embodiment is a functional terminal 151 configured to be electrically connectable to the external ground 21 and an impedance element electrically connected between the ground terminal 111 and the functional terminal 151. And a diode D1 (ESD protection element 52). Further, the ground open detection system 100 includes a circuit device 1 and an external ground 21 that is electrically connected to the function terminal 151.

グランドオープンによって集積回路10から外部グランド21に流れる電流経路が遮断され、内部グランド11の電位が電源電圧付近まで上昇した場合、集積回路10自体が動作不能に陥るおそれがある。本実施形態では、上記構成により、グランドオープンが発生した際における内部グランド11の電位の上昇は、ESD保護素子52の閾値電圧分のみとなる。したがって、集積回路10の動作不能に陥ることを防止することができる。   When the current path flowing from the integrated circuit 10 to the external ground 21 is interrupted by the ground opening, and the potential of the internal ground 11 rises to near the power supply voltage, the integrated circuit 10 itself may become inoperable. In the present embodiment, due to the configuration described above, the rise in the potential of the internal ground 11 when a ground open occurs is only the threshold voltage of the ESD protection element 52. Therefore, it is possible to prevent the integrated circuit 10 from becoming inoperable.

また、検出回路4は、変換回路41と演算回路42とを備えて構成されている。変換回路41は、第1電圧V1および第2電圧V2をデジタル値に変換して出力する。演算回路42は、変換回路41が出力する第1電圧V1と第2電圧V2との差分に基づいてグランドオープンを検出する。   The detection circuit 4 includes a conversion circuit 41 and an arithmetic circuit 42. The conversion circuit 41 converts the first voltage V1 and the second voltage V2 into digital values and outputs them. The arithmetic circuit 42 detects a ground open based on the difference between the first voltage V1 and the second voltage V2 output from the conversion circuit 41.

上記構成により、検出回路4は、第1電圧V1と第2電圧V2との差分が閾値範囲内であるか否かでグランドオープンの発生有無を判断する。したがって、閾値範囲にマージンを設定することができるので、ノイズ等によるグランドオープンの誤検出を防止することができる。   With the above configuration, the detection circuit 4 determines whether or not a ground open has occurred depending on whether or not the difference between the first voltage V1 and the second voltage V2 is within a threshold range. Therefore, since a margin can be set in the threshold range, erroneous detection of ground open due to noise or the like can be prevented.

ここで、一般的にマイコンは、内部グランド11の電位を基準とした所定の電圧を生成する電圧生成回路、入力された値をデジタル値に変換するA/Dコンバータを備えている場合が多い。この電圧生成回路を内部電圧生成回路3、A/Dコンバータを変換回路41として機能させることができる。したがって、汎用のマイコンを用いて本実施形態の回路装置1を構成し、グランドオープンの検出機能を実現することができるので、コストの削減を図ることができる。さらに、グランドオープン検出専用の回路が不要であるので、集積回路10の小型化も図ることができる。   Here, in general, the microcomputer often includes a voltage generation circuit that generates a predetermined voltage based on the potential of the internal ground 11, and an A / D converter that converts an input value into a digital value. This voltage generation circuit can function as the internal voltage generation circuit 3, and the A / D converter can function as the conversion circuit 41. Therefore, the circuit device 1 according to the present embodiment can be configured using a general-purpose microcomputer, and the ground open detection function can be realized, so that the cost can be reduced. Furthermore, since a circuit dedicated to ground open detection is unnecessary, the integrated circuit 10 can be downsized.

さらに、本実施形態における機能回路5の出力回路51は、ハイインピーダンス出力とローレベル出力とを切替可能に構成されている。第2制御回路25から機能回路5に出力される制御信号の信号レベルがハイレベルに設定されることで、スイッチ素子Q1がオンし出力回路51がローレベル出力となる。スイッチ素子Q1がオンすることによって、ダイオードD1(ESD保護素子52)の両端間が電気的に導通される、すなわち内部グランド11(グランド端子111、グランド配線112)と機能端子151とが短絡される。これにより、グランドオープンが発生した場合、グランド配線112からスイッチ素子Q1、機能端子151を介して外部グランド21に電流が流れる。スイッチ素子Q1はオン状態であるので、内部グランド11の電位と外部グランド21との電位を略同電位とすることができ、集積回路10の正常動作を継続することができる。   Furthermore, the output circuit 51 of the functional circuit 5 in the present embodiment is configured to be able to switch between a high impedance output and a low level output. When the signal level of the control signal output from the second control circuit 25 to the functional circuit 5 is set to a high level, the switch element Q1 is turned on and the output circuit 51 becomes a low level output. When the switch element Q1 is turned on, both ends of the diode D1 (ESD protection element 52) are electrically connected, that is, the internal ground 11 (ground terminal 111, ground wiring 112) and the function terminal 151 are short-circuited. . Thus, when a ground open occurs, a current flows from the ground wiring 112 to the external ground 21 via the switch element Q1 and the function terminal 151. Since the switch element Q1 is in the on state, the potential of the internal ground 11 and the potential of the external ground 21 can be made substantially the same, and the normal operation of the integrated circuit 10 can be continued.

このように、グランドオープンが発生した場合であっても、機能端子151をグランド端子として機能させることができる。すなわち、内部グランド11として機能する端子を冗長化して設けることができ、グランド端子111のオープンに対するフェイルセーフを容易に実現することができる。   Thus, even when a ground open occurs, the function terminal 151 can function as a ground terminal. That is, the terminal functioning as the internal ground 11 can be provided in a redundant manner, and fail-safe against the opening of the ground terminal 111 can be easily realized.

また、回路装置1は、インピーダンス素子であるダイオードD1(ESD保護素子52)の両端間における電気的な導通と遮断とを切り替えるスイッチ素子Q1を備えている。
上述したように、スイッチ素子Q1のオフ時(ハイインピーダンス出力時)は、グランドオープンを検出することができるグランドオープン検出モードとなる。また、スイッチ素子Q1のオン時(ローレベル出力時)は、グランドオープンに対するフェイルセーフモードとなる。したがって、スイッチQ1をオンとオフとを切り替えるのみで、グランドオープン検出モードとフェイルセーフモードとを容易に切り替えることができる。これにより、例えば正常時はグランドオープン検出モードとしておき、グランドオープンを検出した際に一定期間はフェイルセーフモードにして正常動作を継続させることも可能である。
The circuit device 1 also includes a switch element Q1 that switches between electrical conduction and interruption between both ends of a diode D1 (ESD protection element 52) that is an impedance element.
As described above, when the switch element Q1 is turned off (at the time of high impedance output), the ground open detection mode in which the ground open can be detected is set. Further, when the switch element Q1 is turned on (at the time of low level output), a fail safe mode with respect to the ground open is set. Therefore, it is possible to easily switch between the ground open detection mode and the fail safe mode only by switching the switch Q1 between on and off. As a result, for example, the ground open detection mode can be set in the normal state, and the normal operation can be continued in the fail safe mode for a certain period when the ground open is detected.

また、グランドオープン検出システム100は、複数の抵抗(抵抗R1,R2)を有し、抵抗分圧によって第2電圧V2を生成し電圧入力端子131に入力する外部電圧生成回路23を備える。上記構成により、簡易な構成で外部グランド21の電位を基準とした第2電圧V2を生成することができる。   The ground open detection system 100 includes an external voltage generation circuit 23 that has a plurality of resistors (resistors R1 and R2), generates a second voltage V2 by resistance voltage division, and inputs the second voltage V2 to the voltage input terminal 131. With the above configuration, it is possible to generate the second voltage V2 with the potential of the external ground 21 as a reference with a simple configuration.

なお、上述した例では機能回路5は、出力回路51はスイッチ素子Q1のみで構成されているが、出力回路51の構成は上記に限定しない。以下に、出力回路51の変形例について説明する。   In the example described above, in the functional circuit 5, the output circuit 51 is configured by only the switch element Q1, but the configuration of the output circuit 51 is not limited to the above. Hereinafter, modifications of the output circuit 51 will be described.

図2Aに、出力回路51の第1変形例を示す。本変形例の出力回路51は、nチャネルのデプレッション型MOSFETからなるスイッチ素子Q1、およびpチャネルのデプレッション型MOSFETからなるスイッチ素子Q2を備えて構成されている。スイッチ素子Q2は、ドレインおよびバックゲートが電源配線122に電気的に接続され、ソースが機能端子151に電気的に接続され、ゲートは第2制御回路25に電気的に接続されている。そして、スイッチ素子Q1,Q2は、第2制御回路25によって個別に制御される。上記構成により、本変形例の出力回路51は、ハイレベル出力、ローレベル出力、ハイインピーダンス出力に切り替えることができる。スイッチ素子Q1,Q2をオフし、出力回路51をハイインピーダンス出力とした場合、グランドオープン検出モードとなる。また、スイッチ素子Q1をオン、スイッチ素子Q2をオフし、出力回路51をローレベル出力とした場合、フェイルセーフモードとなる。なお、本実施形態では機能端子151が外部グランドに電気的に接続されているため、出力回路51のハイレベル出力は使用されない。   FIG. 2A shows a first modification of the output circuit 51. The output circuit 51 of this modification includes a switch element Q1 made of an n-channel depletion type MOSFET and a switch element Q2 made of a p-channel depletion type MOSFET. The switch element Q2 has a drain and a back gate electrically connected to the power supply wiring 122, a source electrically connected to the function terminal 151, and a gate electrically connected to the second control circuit 25. The switch elements Q1 and Q2 are individually controlled by the second control circuit 25. With the above configuration, the output circuit 51 of this modification can be switched to a high level output, a low level output, or a high impedance output. When the switch elements Q1 and Q2 are turned off and the output circuit 51 is set to high impedance output, the ground open detection mode is set. Further, when the switch element Q1 is turned on, the switch element Q2 is turned off, and the output circuit 51 is set to the low level output, the fail safe mode is set. In the present embodiment, since the function terminal 151 is electrically connected to the external ground, the high level output of the output circuit 51 is not used.

図2Bに、出力回路51の第2変形例を示す。本変形例の出力回路51は、npn型のバイポーラトランジスタからなるスイッチ素子Q3、およびpnp型のバイポーラトランジスタからなるスイッチ素子Q4を備えて構成されている。スイッチ素子Q3は、コレクタが機能端子151に電気的に接続され、ベースが第2制御回路25に電気的に接続され、エミッタがグランド配線112に電気的に接続されている。また、スイッチ素子Q4は、エミッタが電源配線122に電気的に接続され、ベースが第2制御回路25に電気的に接続され、コレクタが機能端子151に電気的に接続されている。そして、スイッチ素子Q3,Q4は、第2制御回路25によって個別に制御される。上記構成により、本変形例の出力回路51は、ハイレベル出力、ローレベル出力、ハイインピーダンス出力に切り替えることができる。スイッチ素子Q3,Q4をオフし、出力回路51をハイインピーダンス出力とした場合、グランドオープン検出モードとなる。また、スイッチ素子Q3をオン、スイッチ素子Q4をオフし、出力回路51をローレベル出力とした場合、フェイルセーフモードとなる。なお、本実施形態では機能端子151が外部グランドに電気的に接続されているため、出力回路51のハイレベル出力は使用されない。   FIG. 2B shows a second modification of the output circuit 51. The output circuit 51 of this modification includes a switch element Q3 made of an npn-type bipolar transistor and a switch element Q4 made of a pnp-type bipolar transistor. The switch element Q3 has a collector electrically connected to the function terminal 151, a base electrically connected to the second control circuit 25, and an emitter electrically connected to the ground wiring 112. The switch element Q4 has an emitter electrically connected to the power supply wiring 122, a base electrically connected to the second control circuit 25, and a collector electrically connected to the function terminal 151. The switch elements Q3 and Q4 are individually controlled by the second control circuit 25. With the above configuration, the output circuit 51 of this modification can be switched to a high level output, a low level output, or a high impedance output. When the switch elements Q3 and Q4 are turned off and the output circuit 51 is set to high impedance output, the ground open detection mode is set. Further, when the switch element Q3 is turned on, the switch element Q4 is turned off, and the output circuit 51 is set to the low level output, the fail safe mode is set. In the present embodiment, since the function terminal 151 is electrically connected to the external ground, the high level output of the output circuit 51 is not used.

図2Cに、出力回路51の第3変形例を示す。本変形例の出力回路51は、pnp型のバイポーラトランジスタからなるスイッチ素子Q5および抵抗R3を有するエミッタフォロワ回路で構成されている。スイッチ素子Q5は、コレクタが電源配線122に電気的に接続され、ベースが第2制御回路25に電気的に接続され、エミッタが抵抗R3を介してグランド配線112に電気的に接続されている。また、スイッチ素子Q5のエミッタと抵抗R3との接続点が機能端子151に電気的に接続されている。そして、スイッチ素子Q5は、第2制御回路25によって制御される。上記構成により、本変形例の出力回路51は、ハイレベル出力、ローレベル出力に切り替えることができる。スイッチ素子Q5をオフし、出力回路51をローレベル出力とした場合、グランドオープン検出モードなる。この場合、グランドオープンが発生すると、グランド配線112から、抵抗R3およびESD保護素子52を介して外部グランド21に電流が流れ、内部グランド11の電位が外部グランド21の電位に対して上昇する。なお、本実施形態では機能端子151が外部グランドに電気的に接続されているため、出力回路51のハイレベル出力は使用されない。   FIG. 2C shows a third modification of the output circuit 51. The output circuit 51 of this modification is configured by an emitter follower circuit having a switch element Q5 composed of a pnp bipolar transistor and a resistor R3. The switch element Q5 has a collector electrically connected to the power supply wiring 122, a base electrically connected to the second control circuit 25, and an emitter electrically connected to the ground wiring 112 via the resistor R3. In addition, the connection point between the emitter of the switch element Q5 and the resistor R3 is electrically connected to the function terminal 151. The switch element Q5 is controlled by the second control circuit 25. With the above configuration, the output circuit 51 of this modification can be switched between a high level output and a low level output. When the switch element Q5 is turned off and the output circuit 51 is set to the low level output, the ground open detection mode is set. In this case, when a ground open occurs, a current flows from the ground wiring 112 to the external ground 21 via the resistor R3 and the ESD protection element 52, and the potential of the internal ground 11 rises with respect to the potential of the external ground 21. In the present embodiment, since the function terminal 151 is electrically connected to the external ground, the high level output of the output circuit 51 is not used.

また、機能回路5は、出力回路51を備える構成に限定せず、図3に示すように、入力回路53およびESD保護素子52を備える構成であってもよい。入力回路53は、グランド配線112に電気的に接続されており、さらに入力端子として機能する機能端子151を介して外部グランド21に電気的に接続されている。そして、入力回路53は、入力インピーダンスがハイインピーダンスとなるように構成されている。上記構成により、グランドオープンが発生した場合、グランド配線112からESD保護素子52を介して外部グランド21に電流が流れ、内部グランド11の電位が外部グランド21の電位に対して上昇するのでグランドオープンを検出することできる。   Further, the functional circuit 5 is not limited to the configuration including the output circuit 51, and may be configured to include the input circuit 53 and the ESD protection element 52 as shown in FIG. The input circuit 53 is electrically connected to the ground wiring 112 and further electrically connected to the external ground 21 via a function terminal 151 that functions as an input terminal. The input circuit 53 is configured so that the input impedance becomes high impedance. With the above configuration, when a ground open occurs, a current flows from the ground wiring 112 to the external ground 21 via the ESD protection element 52, and the potential of the internal ground 11 rises with respect to the potential of the external ground 21. Can be detected.

図1、図2A〜図2C、および図3に示すように、機能回路5は、ハイインピーダンス出力可能、またはエミッタフォロワ回路で構成された出力回路51、あるいは入力インピーダンスがハイインピーダンスである入力回路53を備えて構成される。そして、出力回路51の出力端子、あるいは入力回路53の入力端子である機能端子151が、外部グランド21に電気的に接続されている。このような形態の出力回路51あるいは入力回路53を備える機能回路5は、汎用のマイコンが一般的に備えている場合が多く、本実施形態の回路装置1を実現するための汎用性がより向上する。   As shown in FIG. 1, FIG. 2A to FIG. 2C, and FIG. 3, the functional circuit 5 can output high impedance, or an output circuit 51 composed of an emitter follower circuit, or an input circuit 53 whose input impedance is high impedance. It is configured with. A function terminal 151 that is an output terminal of the output circuit 51 or an input terminal of the input circuit 53 is electrically connected to the external ground 21. The functional circuit 5 including the output circuit 51 or the input circuit 53 having such a configuration is generally provided by a general-purpose microcomputer, and the versatility for realizing the circuit device 1 of the present embodiment is further improved. To do.

また、図1、図2Aに示すように、スイッチ素子Q1がnチャネルMOSFETで構成され、スイッチ素子Q1のドレイン−ソース間に寄生のpn接合(寄生ダイオード)が形成されている場合、ESD保護素子52を省略することも可能である。ESD保護素子52を省略する場合、スイッチ素子Q1の寄生のpn接合(寄生ダイオード)がインピーダンス素子として機能する。   As shown in FIGS. 1 and 2A, when the switch element Q1 is composed of an n-channel MOSFET and a parasitic pn junction (parasitic diode) is formed between the drain and source of the switch element Q1, the ESD protection element It is also possible to omit 52. When the ESD protection element 52 is omitted, the parasitic pn junction (parasitic diode) of the switch element Q1 functions as an impedance element.

また、上述した例では、ESD保護素子52は、ダイオードD1で構成されているが、これに限定しない。図4に示すように、ESD保護素子52は、ゲートがソース(グランド配線112)に電気的に接続された常時オフタイプのnチャネルMOSFETからなるスイッチ素子Q6(インピーダンス素子)で構成されていてもよい。   Moreover, in the example mentioned above, although the ESD protection element 52 is comprised by the diode D1, it is not limited to this. As shown in FIG. 4, the ESD protection element 52 is configured by a switch element Q6 (impedance element) made of a normally-off type n-channel MOSFET whose gate is electrically connected to the source (ground wiring 112). Good.

また、グランドオープン検出システム100の変形例として、図5に示すように、機能端子151と外部グランド21との間に電気的に接続された抵抗R4を備えた構成であってもよい。グランドオープンが発生した場合、グランド配線112からESD保護素子52、機能端子151、および抵抗R4を介して外部グランド21に電流が流れる。抵抗R4に電流が流れることによって、抵抗R4の両端間に電位差が生じる。したがって、内部グランド11の電位は、外部グランド21の電位に対して抵抗R4の両端電圧とESD保護素子52の閾値電圧との和だけ高くなる。すなわち、抵抗R4を設けることによって、グランドオープン時における第1電圧V1の上昇を大きくすることができる。これにより、グランドオープンの発生前後において、第1電圧V1と第2電圧V2との差分が大きく変化し、グランドオープンを容易に検出することができる。   Further, as a modification of the ground open detection system 100, as shown in FIG. 5, a configuration in which a resistor R4 electrically connected between the functional terminal 151 and the external ground 21 may be provided. When a ground open occurs, a current flows from the ground wiring 112 to the external ground 21 via the ESD protection element 52, the function terminal 151, and the resistor R4. When a current flows through the resistor R4, a potential difference is generated between both ends of the resistor R4. Therefore, the potential of the internal ground 11 is higher than the potential of the external ground 21 by the sum of the voltage across the resistor R4 and the threshold voltage of the ESD protection element 52. That is, by providing the resistor R4, it is possible to increase the first voltage V1 when the ground is open. Thereby, before and after the occurrence of the ground open, the difference between the first voltage V1 and the second voltage V2 changes greatly, and the ground open can be easily detected.

また、上述した例では、検出回路4は、変換回路41と演算回路42とを備えて構成されているが、上記構成に限定しない。図6に、検出回路4の変形例を示す。本変形例の検出回路4は、第1電圧V1と第2電圧V2とを比較し、第1電圧V1と第2電圧V2との大小関係に基づいてグランドオープンを検出する比較器43を備えて構成されている。比較器43は、コンパレータで構成されており、非反転入力端子に内部電圧生成回路3が生成した第1電圧V1が入力(印加)され、反転入力端子に外部電圧生成回路23が生成した第2電圧V2が入力(印加)される。   Moreover, in the example mentioned above, although the detection circuit 4 is provided with the conversion circuit 41 and the arithmetic circuit 42, it is not limited to the said structure. FIG. 6 shows a modification of the detection circuit 4. The detection circuit 4 of the present modification includes a comparator 43 that compares the first voltage V1 and the second voltage V2 and detects a ground open based on the magnitude relationship between the first voltage V1 and the second voltage V2. It is configured. The comparator 43 is composed of a comparator, and the first voltage V1 generated by the internal voltage generation circuit 3 is input (applied) to the non-inverting input terminal, and the second voltage generated by the external voltage generation circuit 23 is generated at the inverting input terminal. The voltage V2 is input (applied).

上述したように、グランドオープンが発生すると、内部グランド11の電位が外部グランド21の電位に対して上昇するので、外部グランド21の電位を基準とした場合における第1電圧V1が上昇する(上記式(1)参照)。言い換えれば、グランドオープンが発生すると、内部グランド11の電位を基準とした場合における第2電圧V2が低下する。ここで、本変形例における抵抗R1,R2の抵抗比は、第2電圧V2が、正常時における第1電圧V1よりも高く、グランドオープン時における第1電圧V1(外部グランド21の電位を基準とする)よりも低くなるように設定されている。上記構成により、グランドオープンが発生していない正常時は、比較器43の出力がローレベルとなり、グランドオープン発生時は比較器43の出力がハイレベルとなる。このように、第1電圧V1と第2電圧V2との大小関係を比較する比較器43を用いることによって、比較器43の出力レベルがグランドオープンの発生有無を示す検出信号として機能し、検出回路4の構成を簡略化することができる。   As described above, when the ground open occurs, the potential of the internal ground 11 rises with respect to the potential of the external ground 21, so that the first voltage V <b> 1 rises with the potential of the external ground 21 as a reference (the above formula) (See (1)). In other words, when a ground open occurs, the second voltage V2 when the potential of the internal ground 11 is used as a reference decreases. Here, the resistance ratio of the resistors R1 and R2 in this modification is such that the second voltage V2 is higher than the first voltage V1 when normal, and the first voltage V1 when the ground is open (referenced to the potential of the external ground 21). Is set to be lower than With the above configuration, the output of the comparator 43 is low level when the ground open is not occurring normally, and the output of the comparator 43 is high level when the ground open is occurring. Thus, by using the comparator 43 that compares the magnitude relationship between the first voltage V1 and the second voltage V2, the output level of the comparator 43 functions as a detection signal indicating whether or not a ground open has occurred, and the detection circuit The configuration of 4 can be simplified.

また、上述した例では、回路装置1は、チップ上に形成された集積回路10がパッケージに封入されることで構成されているが、図7、図8示すように検出回路4の全てまたは一部が集積回路10の外側に設けられることで構成されていてもよい。   In the example described above, the circuit device 1 is configured by enclosing the integrated circuit 10 formed on the chip in a package. However, as shown in FIGS. The unit may be provided outside the integrated circuit 10.

図7に示す例では、検出回路4が回路基板2上に設けられており、内部電圧生成回路3が生成した第1電圧V1は、集積回路10の電圧出力端子171を介して検出回路4に出力される。そして、回路基板2上に設けられた外部電圧生成回路23が生成した第2電圧V2は、回路基板2に形成された導体パターンを介して検出回路4に出力される。なお、検出回路4の構成は、変換回路41および演算回路42を備える構成(図1参照)であってもよいし、比較器43を備える構成(図6参照)であってもよい。   In the example shown in FIG. 7, the detection circuit 4 is provided on the circuit board 2, and the first voltage V <b> 1 generated by the internal voltage generation circuit 3 is applied to the detection circuit 4 via the voltage output terminal 171 of the integrated circuit 10. Is output. The second voltage V <b> 2 generated by the external voltage generation circuit 23 provided on the circuit board 2 is output to the detection circuit 4 via the conductor pattern formed on the circuit board 2. The configuration of the detection circuit 4 may be a configuration including the conversion circuit 41 and the arithmetic circuit 42 (see FIG. 1) or a configuration including the comparator 43 (see FIG. 6).

また、図8に示す例では、検出回路4の変換回路41が集積回路10に設けられ、演算回路42が回路基板2に設けられている。そして、変換回路41は、第1電圧V1および第2電圧V2をデジタル値に変換して、出力端子181を介して演算回路42に出力する。   In the example shown in FIG. 8, the conversion circuit 41 of the detection circuit 4 is provided in the integrated circuit 10, and the arithmetic circuit 42 is provided in the circuit board 2. Then, the conversion circuit 41 converts the first voltage V1 and the second voltage V2 into digital values and outputs them to the arithmetic circuit 42 via the output terminal 181.

このように、回路装置1は、検出回路4の全てまたは一部が集積回路10の外側に設けられた構成であっても、グランドオープンを検出することができる。   As described above, the circuit device 1 can detect a ground open even when all or part of the detection circuit 4 is provided outside the integrated circuit 10.

なお、上述した実施形態は本発明の一例である。このため、本発明は、上述の実施形態に限定されることはなく、この実施形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることはもちろんのことである。   The above-described embodiment is an example of the present invention. For this reason, the present invention is not limited to the above-described embodiment, and various modifications can be made according to design and the like as long as the technical idea according to the present invention is not deviated from this embodiment. Of course, it can be changed.

1 回路装置
100 グランドオープン検出システム
111 グランド端子
131 電圧入力端子
151 機能端子
21 外部グランド
23 外部電圧生成回路
3 内部電圧生成回路
4 検出回路
41 変換回路
42 演算回路
43 比較器
5 機能回路
D1 ダイオード(インピーダンス素子)
Q1,Q3 スイッチ素子
Q6 スイッチ素子(インピーダンス素子)
DESCRIPTION OF SYMBOLS 1 Circuit apparatus 100 Ground open detection system 111 Ground terminal 131 Voltage input terminal 151 Function terminal 21 External ground 23 External voltage generation circuit 3 Internal voltage generation circuit 4 Detection circuit 41 Conversion circuit 42 Operation circuit 43 Comparator 5 Function circuit D1 Diode (impedance element)
Q1, Q3 switch element Q6 switch element (impedance element)

Claims (7)

外部グランドと電気的に接続可能に構成されるグランド端子と、
前記グランド端子の電位を基準とした第1電圧を生成する内部電圧生成回路と、
前記外部グランドの電位を基準とした第2電圧が入力可能に構成される電圧入力端子と、
前記第1電圧と前記第2電圧とに基づいて、前記グランド端子と前記外部グランドとが電気的に接続されていないグランドオープンを検出する検出回路とを備える
ことを特徴とする回路装置。
A ground terminal configured to be electrically connectable to an external ground; and
An internal voltage generation circuit for generating a first voltage based on the potential of the ground terminal;
A voltage input terminal configured to be able to input a second voltage based on the potential of the external ground;
A circuit device comprising: a detection circuit configured to detect a ground open in which the ground terminal and the external ground are not electrically connected based on the first voltage and the second voltage.
前記検出回路は、
前記第1電圧および前記第2電圧をデジタル値に変換して出力する変換回路と、
前記変換回路が出力する前記第1電圧と前記第2電圧との差分に基づいて前記グランドオープンを検出する演算回路とを備える
ことを特徴とする請求項1記載の回路装置。
The detection circuit includes:
A conversion circuit that converts the first voltage and the second voltage into a digital value and outputs the digital value;
The circuit device according to claim 1, further comprising: an arithmetic circuit that detects the ground open based on a difference between the first voltage and the second voltage output from the conversion circuit.
前記検出回路は、前記第1電圧と前記第2電圧とを比較し、前記第1電圧と前記第2電圧との大小関係に基づいて前記グランドオープンを検出する比較器を備える
ことを特徴とする請求項1記載の回路装置。
The detection circuit includes a comparator that compares the first voltage with the second voltage and detects the ground open based on a magnitude relationship between the first voltage and the second voltage. The circuit device according to claim 1.
前記外部グランドに電気的に接続可能に構成される機能端子と、
前記グランド端子と前記機能端子との間に電気的に接続されるインピーダンス素子とをさらに備える
ことを特徴する請求項1〜3のうちいずれか1項に記載の回路装置。
A functional terminal configured to be electrically connectable to the external ground;
The circuit device according to claim 1, further comprising an impedance element electrically connected between the ground terminal and the functional terminal.
前記インピーダンス素子の両端間における電気的な導通と遮断とを切り替えるスイッチ素子をさらに備える
ことを特徴とする請求項4記載の回路装置。
The circuit device according to claim 4, further comprising a switch element that switches between electrical conduction and interruption between both ends of the impedance element.
請求項4または5記載の回路装置と、
前記機能端子に電気的に接続される前記外部グランドとを備える
ことを特徴とするグランドオープン検出システム。
A circuit device according to claim 4 or 5,
A ground open detection system comprising: the external ground electrically connected to the functional terminal.
複数の抵抗を有し、抵抗分圧によって前記第2電圧を生成し前記電圧入力端子に入力する外部電圧生成回路をさらに備える
ことを特徴とする請求項6記載のグランドオープン検出システム。
The ground open detection system according to claim 6, further comprising an external voltage generation circuit that has a plurality of resistors, generates the second voltage by resistance voltage division, and inputs the second voltage to the voltage input terminal.
JP2015081083A 2015-04-10 2015-04-10 Circuit arrangement and ground opening detection system Pending JP2016200506A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015081083A JP2016200506A (en) 2015-04-10 2015-04-10 Circuit arrangement and ground opening detection system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015081083A JP2016200506A (en) 2015-04-10 2015-04-10 Circuit arrangement and ground opening detection system

Publications (1)

Publication Number Publication Date
JP2016200506A true JP2016200506A (en) 2016-12-01

Family

ID=57423850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015081083A Pending JP2016200506A (en) 2015-04-10 2015-04-10 Circuit arrangement and ground opening detection system

Country Status (1)

Country Link
JP (1) JP2016200506A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021015532A (en) * 2019-07-16 2021-02-12 富士電機株式会社 Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021015532A (en) * 2019-07-16 2021-02-12 富士電機株式会社 Semiconductor device
US11081884B2 (en) * 2019-07-16 2021-08-03 Fuji Electric Co., Ltd. Semiconductor device
JP7354637B2 (en) 2019-07-16 2023-10-03 富士電機株式会社 semiconductor equipment

Similar Documents

Publication Publication Date Title
JP5427356B2 (en) Overvoltage protection circuit and electronic device including the same
JP5708817B2 (en) Load drive circuit
US20130188287A1 (en) Protection circuit, charge control circuit, and reverse current prevention method employing charge control circuit
JP4070654B2 (en) Semiconductor integrated circuit device
TW200537779A (en) Semiconductor IC device and switching power source using the same
CN110785933A (en) Short-circuit protection circuit for semiconductor switching element
JP5831527B2 (en) Semiconductor device
JP2010193033A (en) Overcurrent protection circuit
JP2019017128A (en) State detection circuit of reverse connection protection device
JP6588229B2 (en) Overheat protection circuit, semiconductor integrated circuit device using the same, and vehicle
JP2016200506A (en) Circuit arrangement and ground opening detection system
JP6476049B2 (en) Temperature sensor circuit
JP2006349466A (en) Temperature detecting device
US9124094B2 (en) Current saturation detection and clamping circuit and method
JP6461725B2 (en) Semiconductor device and control method of internal circuit
JP2013007619A (en) Logic circuit and voltage detection circuit
JP2004282959A (en) Drive device of voltage-control type drive element
JP2009201188A (en) Inverter apparatus
JP2016192838A (en) Sensor device
US11658652B2 (en) Semiconductor device
JP7361675B2 (en) semiconductor equipment
JP5708457B2 (en) Overcurrent detection circuit and load driving device
CN111668208B (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
JP6639631B2 (en) Semiconductor device and control device
JP2011199961A (en) Reverse flow prevention circuit for power supplies

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170207