JP2016195148A - Method of manufacturing ultraviolet light emission element - Google Patents

Method of manufacturing ultraviolet light emission element Download PDF

Info

Publication number
JP2016195148A
JP2016195148A JP2015073461A JP2015073461A JP2016195148A JP 2016195148 A JP2016195148 A JP 2016195148A JP 2015073461 A JP2015073461 A JP 2015073461A JP 2015073461 A JP2015073461 A JP 2015073461A JP 2016195148 A JP2016195148 A JP 2016195148A
Authority
JP
Japan
Prior art keywords
algan layer
etching
electrode
ultraviolet light
type algan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015073461A
Other languages
Japanese (ja)
Inventor
貴志 岸
Takashi Kishi
貴志 岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Corp
Original Assignee
Asahi Kasei Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Corp filed Critical Asahi Kasei Corp
Priority to JP2015073461A priority Critical patent/JP2016195148A/en
Publication of JP2016195148A publication Critical patent/JP2016195148A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing an ultraviolet light emission element that can form an n-electrode having low contact resistance on an AlGaN layer exposed by dry etching.SOLUTION: A method of manufacturing an ultraviolet light emission element comprises a pattern forming step of forming a resist pattern 30 on the upper surface of a group III nitride semiconductor laminated portion 20 including an n-type AlGaN layer 21 laminated on an aluminum nitride substrate 10, a dry etching step of performing dry etching in plasma with chloride gas by using a resist pattern 30 as a mask to etch the group III nitride semiconductor laminated portion 20 until the n-type AlGaN layer 21 is exposed, thereby forming a mesa portion 50, and an electrode forming step of forming electrode layers 41 and 42 on parts of the upper surface of the mesa portion 50 and the exposed upper surface of the n-type AlGaN layer 21. In the etching step, the etching is performed under the condition that the antenna power/bias power, which is the ratio of the antenna power and the bias power, ranges from not less than 3.5 to not more than 6.0.SELECTED DRAWING: Figure 1

Description

本発明は紫外線発光素子の製造方法に関する。   The present invention relates to a method for manufacturing an ultraviolet light emitting element.

紫外光源は、照明、ディスプレイ、蛍光分析、光触媒化学、高分解能光学機器等の多様な応用分野を有している。紫外光源用発光素子として窒化物半導体が知られており、とりわけ直接遷移型のワイドギャップ窒化物半導体で、波長200nm以上350nm以下の深紫外領域の発光が可能な窒化アルミニウム・ガリウム(AlGaN)に注目が集まっている。ダイオード構造型の発光素子を得るには、p型層にはアノード電極が、n型層にはカソード電極が、各々直列接続される必要がある。   The ultraviolet light source has various application fields such as illumination, display, fluorescence analysis, photocatalytic chemistry, and high-resolution optical equipment. Nitride semiconductors are known as light-emitting elements for ultraviolet light sources, especially aluminum nitride gallium (AlGaN), which is a direct-transition wide-gap nitride semiconductor that can emit light in the deep ultraviolet region with a wavelength of 200 nm to 350 nm. Gathered. In order to obtain a diode structure type light emitting element, it is necessary to connect an anode electrode to the p-type layer and a cathode electrode to the n-type layer, respectively.

特許文献1には、n型ドーピングされたAlGaN層上に形成されるn型コンタクト電極及びその形成方法が記載されている。
また、n型AlGaN層は、その上面に、良好なオーム性接触の金属電極を形成することが困難である。オーム性接触が十分でないと、アノード又はカソードで余分な電力消費が生じたり、或いはn型AlGaN層と電極部との接合部がショットキー性を有してしまうことに起因して、不要な波長域の発光が生じたりするという問題がある。
Patent Document 1 describes an n-type contact electrode formed on an n-type doped AlGaN layer and a method for forming the n-type contact electrode.
In addition, it is difficult to form a metal electrode with good ohmic contact on the upper surface of the n-type AlGaN layer. If the ohmic contact is not sufficient, extra power is consumed at the anode or cathode, or the junction between the n-type AlGaN layer and the electrode part has Schottky properties, which causes unnecessary wavelengths. There is a problem that light emission occurs in the region.

特許文献1には、ドライエッチングを行った際に、n型半導体層にダメージ層が発生し、n型電極コンタクトに悪影響を及ぼすことが記載されている。そして、酸溶液或いはアルカリ溶液による表面処理を行うことにより、ダメージ層を除去する必要があることが記載されている。   Patent Document 1 describes that when dry etching is performed, a damage layer is generated in the n-type semiconductor layer, which adversely affects the n-type electrode contact. And it is described that it is necessary to remove the damaged layer by performing a surface treatment with an acid solution or an alkali solution.

国際公開第2011/078252号International Publication No. 2011/078252

上述のように、n型半導体層に発生したダメージ層を除去するために、酸溶液或いはアルカリ溶液による表面処理を行う工程は生産性を低下させてしまう。
本発明は上記課題に鑑みてなされたものであり、ドライエッチングにより露出されるAlGaN層上に、低い接触抵抗のn電極を生産性良く形成することが可能な紫外線発光素子の製造方法を提供することを目的としている。
As described above, in order to remove the damaged layer generated in the n-type semiconductor layer, the step of performing the surface treatment with the acid solution or the alkali solution decreases the productivity.
The present invention has been made in view of the above problems, and provides a method for manufacturing an ultraviolet light-emitting element capable of forming an n-electrode having a low contact resistance with high productivity on an AlGaN layer exposed by dry etching. The purpose is that.

本発明の一態様による紫外線発光素子の製造方法は、窒化アルミニウム基板に積層された、n型AlGaN層を含むIII族窒化物半導体積層部の上面にレジストパターンを形成するパターン形成工程と、前記レジストパターンをマスクとして、塩素ガスを用いてプラズマ中でドライエッチングを行い、前記III族窒化物半導体積層部を前記n型AlGaN層が露出するまでエッチングしてメサ部を形成するエッチング工程と、前記メサ部の上面及び露出した前記n型AlGaN層の上面それぞれの一部に電極層を形成する電極形成工程と、を備え、前記エッチング工程は、アンテナパワーとバイアスパワーとの比であるアンテナパワー/バイアスパワーが3.5以上6.0以下の条件下で行われることを特徴としている。   According to one aspect of the present invention, there is provided a method for manufacturing an ultraviolet light emitting element, comprising: a pattern forming step of forming a resist pattern on an upper surface of a group III nitride semiconductor stacked portion including an n-type AlGaN layer stacked on an aluminum nitride substrate; An etching step of performing dry etching in plasma using chlorine gas using a pattern as a mask, etching the group III nitride semiconductor stacked portion until the n-type AlGaN layer is exposed, and forming a mesa portion; Forming an electrode layer on a part of each of the upper surface of the portion and the exposed upper surface of the n-type AlGaN layer, and the etching step includes antenna power / bias that is a ratio of antenna power and bias power. It is characterized in that the power is performed under conditions of 3.5 or more and 6.0 or less.

本発明の一態様によれば、ドライエッチングにより露出されるAlGaN層上に、低い接触抵抗のn電極を生産性良く形成することができる。   According to one embodiment of the present invention, an n-electrode with low contact resistance can be formed with high productivity on an AlGaN layer exposed by dry etching.

本発明の一実施形態における紫外線発光素子の製造方法を説明するための紫外線発光素子の一例を示す断面図である。It is sectional drawing which shows an example of the ultraviolet light emitting element for demonstrating the manufacturing method of the ultraviolet light emitting element in one Embodiment of this invention. パターン形成工程を説明するための断面図である。It is sectional drawing for demonstrating a pattern formation process. エッチング装置の一例を示す断面模式図である。It is a cross-sectional schematic diagram which shows an example of an etching apparatus. エッチング工程及びレジストパターン剥離後のIII族窒化物半導体積層部の一例を示す断面模式図である。It is a cross-sectional schematic diagram which shows an example of the group III nitride semiconductor laminated part after an etching process and resist pattern peeling.

以下の詳細な説明では、本発明の実施形態の完全な理解を提供するように多くの特定の具体的な構成について記載されている。しかしながら、このような特定の具体的な構成に限定されることなく他の実施態様が実施できることは明らかであろう。また、以下の実施形態は、特許請求の範囲に係る発明を限定するものではなく、実施形態で説明されている特徴的な構成の組み合わせの全てを含むものである。   In the following detailed description, numerous specific specific configurations are described to provide a thorough understanding of embodiments of the invention. However, it will be apparent that other embodiments may be practiced without limitation to such specific specific configurations. Further, the following embodiments do not limit the invention according to the claims, but include all combinations of characteristic configurations described in the embodiments.

以下、図面を参照して本発明を実施するための形態を説明する。
<紫外線発光素子の製造方法>
本発明の一実施形態における紫外線発光素子の製造方法では、窒化アルミニウム基板に積層された、n型AlGaN層を含むIII族窒化物半導体積層部の上面にレジストパターンを形成するパターン形成工程と、レジストパターンをマスクとして、塩素ガスを用いてプラズマ中でドライエッチングを行い、III族窒化物半導体積層部をn型AlGaN層が露出するまでエッチングしてメサ部を形成するエッチング工程と、メサ部の上面及び露出したn型AlGaN層の上面それぞれの一部に電極層を形成する電極形成工程と、を備え、エッチング工程は、アンテナパワーとバイアスパワーとの比であるアンテナパワー/バイアスパワーが3.5以上6.0以下の条件下で行われる。
Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.
<Method for producing ultraviolet light emitting element>
In the method for manufacturing an ultraviolet light-emitting device according to an embodiment of the present invention, a pattern forming step of forming a resist pattern on the upper surface of a group III nitride semiconductor stacked portion including an n-type AlGaN layer stacked on an aluminum nitride substrate; Using the pattern as a mask, dry etching is performed in plasma using chlorine gas, and the III-nitride semiconductor stacked portion is etched until the n-type AlGaN layer is exposed to form a mesa portion, and the top surface of the mesa portion And an electrode forming step of forming an electrode layer on each part of the upper surface of the exposed n-type AlGaN layer, and the etching step has an antenna power / bias power ratio of 3.5 to 3.5. It is performed under the condition of 6.0 or less.

レジストパターンをマスクとして、アンテナパワー/バイアスパワーが3.5以上6.0以下となる条件で塩素ガスを用いてプラズマ中でドライエッチングを施し、n型AlGaN層が露出するまで、すなわち、n型AlGaN層の上面が露出するまで、または、メサ部の一部をなすn型AlGaN層の側面が露出するまで、ドライエッチングを施して、メサ部を形成する。このようにして形成されたメサ部の周りのn型AlGaN層の上面に電極層を形成することによって、低い接触抵抗のn電極を生産性良く形成することができる。   Using the resist pattern as a mask, dry etching is performed in plasma using chlorine gas under the condition that the antenna power / bias power is 3.5 or more and 6.0 or less until the n-type AlGaN layer is exposed, that is, n-type. The mesa portion is formed by performing dry etching until the upper surface of the AlGaN layer is exposed or until the side surface of the n-type AlGaN layer forming a part of the mesa portion is exposed. By forming an electrode layer on the upper surface of the n-type AlGaN layer around the mesa portion thus formed, an n-electrode having a low contact resistance can be formed with high productivity.

以下、本発明の一実施形態の紫外線発光素子の製造方法における各構成要件について説明する。
<紫外線発光素子>
初めに、本発明の一実施形態の紫外線発光素子の製造方法により製造される紫外線発光素子100の構成を説明する。
Hereinafter, each component in the manufacturing method of the ultraviolet light emitting element of one Embodiment of this invention is demonstrated.
<Ultraviolet light emitting device>
First, the configuration of the ultraviolet light emitting device 100 manufactured by the method for manufacturing an ultraviolet light emitting device according to an embodiment of the present invention will be described.

図1は、紫外線発光素子100の一例を示す概略構成図であって、断面を表す。
図1に示すように、紫外線発光素子100は、n型AlGaN層21と、発光層22とp型のIII族窒化物半導体層23(以下、単にp型層23ともいう。)とが窒化アルミニウム基板10上に、窒化アルミニウム基板10側からこの順に積層されてなるIII族窒化物半導体積層部20をドライエッチングして得たメサ部50を有し、メサ部50の上面及びメサ部50の周囲に露出したn型AlGaN層21の上面に電極層を備える。つまりp型層23の上面に電極層41を備え、ドライエッチングにより露出したn型AlGaN層21上面に電極層42を備える。
FIG. 1 is a schematic configuration diagram illustrating an example of the ultraviolet light emitting element 100, and represents a cross section.
As shown in FIG. 1, the ultraviolet light emitting element 100 includes an n-type AlGaN layer 21, a light emitting layer 22, and a p-type group III nitride semiconductor layer 23 (hereinafter also simply referred to as a p-type layer 23). The substrate 10 has a mesa portion 50 obtained by dry etching the group III nitride semiconductor laminated portion 20 laminated in this order from the aluminum nitride substrate 10 side. The upper surface of the mesa portion 50 and the periphery of the mesa portion 50 An electrode layer is provided on the upper surface of the n-type AlGaN layer 21 exposed to the surface. That is, the electrode layer 41 is provided on the upper surface of the p-type layer 23, and the electrode layer 42 is provided on the upper surface of the n-type AlGaN layer 21 exposed by dry etching.

<窒化アルミニウム基板>
紫外線発光素子100における窒化アルミニウム基板10は、その上面にn型AlGaN層21を含むIII族窒化物半導体積層部20を積層可能なものであれば特に制限されない。
結晶性の高いIII族窒化物半導体積層部20を形成する観点から、窒化アルミニウム基板10は、単結晶窒化アルミニウム基板であることが好ましい。
<Aluminum nitride substrate>
The aluminum nitride substrate 10 in the ultraviolet light emitting device 100 is not particularly limited as long as the group III nitride semiconductor stacked portion 20 including the n-type AlGaN layer 21 can be stacked on the upper surface thereof.
From the viewpoint of forming the group III nitride semiconductor stacked portion 20 having high crystallinity, the aluminum nitride substrate 10 is preferably a single crystal aluminum nitride substrate.

結晶性の高いIII族窒化物半導体積層部20を形成する観点から、窒化アルミニウム基板10は、転位密度が10cm−2以下の窒化アルミニウム基板であることが好ましい。
窒化アルミニウム基板10としては、例えば昇華法やハイドライド気相成長(HVPE)法、フラックス法により製造されるものが挙げられる。また、サファイア等の異種基板上に窒化アルミニウムを設けたものも窒化アルミニウム基板に含まれる。
From the viewpoint of forming the group III nitride semiconductor stacked portion 20 having high crystallinity, the aluminum nitride substrate 10 is preferably an aluminum nitride substrate having a dislocation density of 10 4 cm −2 or less.
Examples of the aluminum nitride substrate 10 include those manufactured by a sublimation method, a hydride vapor phase epitaxy (HVPE) method, and a flux method. Moreover, what provided aluminum nitride on dissimilar substrates, such as sapphire, is also contained in an aluminum nitride substrate.

<III族窒化物半導体積層部>
紫外線発光素子100におけるIII族窒化物半導体積層部20は、n型AlGaN層21を含むものであれば特に制限されない。発光効率の観点から、III族窒化物半導体積層部20は、n型AlGaN層21とp型のIII族窒化物半導体層23とを含むものであることが好ましい。さらに、n型AlGaN層21とp型のIII族窒化物半導体層23との間に、多重量子井戸(MQW)構造を含むものであることがより好ましい。
<Group III nitride semiconductor laminate>
The group III nitride semiconductor multilayer portion 20 in the ultraviolet light emitting device 100 is not particularly limited as long as it includes the n-type AlGaN layer 21. From the viewpoint of luminous efficiency, the group III nitride semiconductor stacked unit 20 preferably includes an n-type AlGaN layer 21 and a p-type group III nitride semiconductor layer 23. Furthermore, it is more preferable to include a multiple quantum well (MQW) structure between the n-type AlGaN layer 21 and the p-type group III nitride semiconductor layer 23.

n型AlGaN層21は、n型ドーピングされたAlGa1−xN(0<x<1)を意味する。n型ドーパントとしては、シリコンSi、ゲルマニウムGe、酸素O、セレンSe等が挙げられる。ドーピング濃度は特に制限されないが、例えば1×1018[原子/cm]以上1×1020[原子/cm]以下の範囲が挙げられる。 The n-type AlGaN layer 21 means n-type doped Al x Ga 1-x N (0 <x <1). Examples of the n-type dopant include silicon Si, germanium Ge, oxygen O, and selenium Se. The doping concentration is not particularly limited, and examples thereof include a range of 1 × 10 18 [atoms / cm 3 ] to 1 × 10 20 [atoms / cm 3 ].

<パターン形成工程>
本発明の一実施形態の紫外線発光素子の製造方法におけるパターン形成工程は、n型AlGaN層21を含むIII族窒化物半導体積層部20上に、エッチング工程においてマスクとなるレジストパターンを形成する工程であれば特に制限されない。
レジストパターンは、本発明の一実施形態では、エッチング工程においてIII族窒化物半導体積層部20よりもエッチングレートが低い材質からなり、本発明の他の実施形態では、エッチング工程においてほぼエッチングされない材質からなる。
<Pattern formation process>
The pattern forming step in the method for manufacturing an ultraviolet light emitting element according to one embodiment of the present invention is a step of forming a resist pattern that serves as a mask in the etching step on the group III nitride semiconductor stacked portion 20 including the n-type AlGaN layer 21. If there is no particular limitation.
In one embodiment of the present invention, the resist pattern is made of a material having an etching rate lower than that of the group III nitride semiconductor stacked portion 20 in the etching process, and in another embodiment of the present invention, the resist pattern is made of a material that is not substantially etched in the etching process. Become.

また、レジストパターンを形成する方法も特に制限されないが、生産性の観点から、本発明の一実施形態では、フォトリソグラフィー法でパターニングが可能な方法が用いられる。レジストパターンの具体的な材料としては、ノボラック樹脂系レジストが挙げられる。
また、レジストパターンの形状も特に制限されず、多角形状、円状、楕円状等あらゆるパターンが含まれる。
Also, a method for forming a resist pattern is not particularly limited, but from the viewpoint of productivity, in an embodiment of the present invention, a method capable of patterning by a photolithography method is used. As a specific material for the resist pattern, a novolak resin-based resist can be cited.
Further, the shape of the resist pattern is not particularly limited, and includes any pattern such as a polygonal shape, a circular shape, or an elliptical shape.

<エッチング工程>
本発明の一実施形態の紫外線発光素子の製造方法におけるエッチング工程は、プラズマ中でドライエッチングを行う。ドライエッチング時における、アンテナパワーとバイアスパワーとの比を表すアンテナパワー/バイアスパワーが、3.5以上6.0以下という条件下で、塩素ガスを用いてドライエッチングを施すことで、n型AlGaN層21が露出するまでIII族窒化物半導体積層部20をエッチングしてメサ部50を形成する。
<Etching process>
The etching step in the method for manufacturing an ultraviolet light emitting element according to an embodiment of the present invention performs dry etching in plasma. By performing dry etching using chlorine gas under the condition that the antenna power / bias power representing the ratio between the antenna power and the bias power during dry etching is 3.5 or more and 6.0 or less, n-type AlGaN The group III nitride semiconductor stacked portion 20 is etched until the layer 21 is exposed to form the mesa portion 50.

なお、アンテナパワーとはプラズマを形成する電力を意味する。またバイアスパワーとはプラズマと窒化アルミニウム基板10との間に電位差を形成する電力を意味する。
メサ部50の形状は、パターン形成工程で形成されたレジストパターンに応じた形状となる。一例としては、角柱状、円柱状、角錐台状、円錐台状等が挙げられる。n型AlGaN層21の表面のみが露出するまでエッチングを行ってもよく、また、メサ部50の一部に含まれるn型AlGaN層21の側面が露出するまでエッチングを行ってもよい。
エッチング終了後にレジストを剥離する際には、レジストの剥離に通常用いられる有機溶剤や硫酸過酸化水素水等を用いることが出来る。
The antenna power means power that forms plasma. The bias power means power that forms a potential difference between the plasma and the aluminum nitride substrate 10.
The mesa portion 50 has a shape corresponding to the resist pattern formed in the pattern forming process. Examples of the shape include a prismatic shape, a cylindrical shape, a truncated pyramid shape, and a truncated cone shape. Etching may be performed until only the surface of the n-type AlGaN layer 21 is exposed, or etching may be performed until a side surface of the n-type AlGaN layer 21 included in a part of the mesa portion 50 is exposed.
When the resist is peeled after the etching is completed, an organic solvent, sulfuric acid hydrogen peroxide solution, or the like usually used for peeling the resist can be used.

<電極形成工程>
本発明の一実施形態の紫外線発光素子の製造方法における電極形成工程は、メサ部50の上面及びメサ部50周囲に露出したn型AlGaN層21の上面それぞれの少なくとも一部に電極層41及び42を形成する工程である。すなわち、III族窒化物半導体積層部20の最上層、つまり、p型層23の上面の少なくとも一部に電極層41を形成すると共に、メサ部50の周囲に露出したn型AlGaN層21の上面に電極層42を形成する。
<Electrode formation process>
The electrode forming step in the method of manufacturing an ultraviolet light emitting device according to the embodiment of the present invention includes electrode layers 41 and 42 on at least a part of the upper surface of the mesa unit 50 and the upper surface of the n-type AlGaN layer 21 exposed around the mesa unit 50. Is a step of forming. That is, the electrode layer 41 is formed on at least a part of the upper surface of the group III nitride semiconductor multilayer portion 20, that is, the upper surface of the p-type layer 23, and the upper surface of the n-type AlGaN layer 21 exposed around the mesa portion 50. An electrode layer 42 is formed on the substrate.

電極層41、42としてはチタンTi、バナジウムV、タンタルTa、アルミニウムAl、ニッケルNi、金Au、プラチナPt等の金属の単一層や積層構造が挙げられる。またメサ部50の上面に形成される電極層41と露出したn型AlGaN層21の上面に形成される電極層42とは同一材料で形成されていてもよいし、異なっていてもよい。本発明の一実施形態では、メサ部50の底部に形成される電極層42としては、Ti、Al、Auを含む積層構造が用いられる。   Examples of the electrode layers 41 and 42 include a single layer or a laminated structure of metals such as titanium Ti, vanadium V, tantalum Ta, aluminum Al, nickel Ni, gold Au, and platinum Pt. Further, the electrode layer 41 formed on the upper surface of the mesa unit 50 and the electrode layer 42 formed on the upper surface of the exposed n-type AlGaN layer 21 may be formed of the same material or different from each other. In one embodiment of the present invention, the electrode layer 42 formed on the bottom of the mesa 50 uses a laminated structure including Ti, Al, and Au.

電極層41、42の形成方法は特に制限されないが、一例としてはフォトリソグラフィー法によりマスクパターンを形成し、全面に所望の電極層材料を所望の方法で蒸着し、リフトオフ法により所望の領域に電極層を形成する方法が挙げられる。形成した金属層は熱処理を行って合金化しても良い。
次に、本発明における紫外線発光素子の製造方法の一実施形態を、図面を参酌しながらより具体的に説明する。
The method for forming the electrode layers 41 and 42 is not particularly limited. As an example, a mask pattern is formed by a photolithography method, a desired electrode layer material is deposited on the entire surface by a desired method, and an electrode is formed in a desired region by a lift-off method. The method of forming a layer is mentioned. The formed metal layer may be alloyed by heat treatment.
Next, an embodiment of the method for producing an ultraviolet light emitting device in the present invention will be described more specifically with reference to the drawings.

まず、図2を伴って、本発明の一実施形態における紫外線発光素子の製造方法でのパターン形成工程を説明する。
図2は、レジストパターン30が形成された状態におけるIII族窒化物半導体積層部20の断面模式図を示したものである。なお、図1〜図4の各図における各部の比率は、必ずしも実際のものを反映したものではない。
First, the pattern formation process in the manufacturing method of the ultraviolet light emitting element in one Embodiment of this invention is demonstrated with FIG.
FIG. 2 is a schematic cross-sectional view of the group III nitride semiconductor multilayer portion 20 in a state where the resist pattern 30 is formed. In addition, the ratio of each part in each figure of FIGS. 1-4 is not necessarily what reflected the actual thing.

図2に示されたIII族窒化物半導体積層部20は、窒化アルミニウム基板10上に積層されている。またIII族窒化物半導体積層部20は、n型AlGaN層21、発光層22、p型層23から構成されており、III族窒化物半導体積層部20の上面、すなわち、p型層23の上面にレジストパターン30が形成されている。
次に、図3を伴って、本発明の一実施形態における紫外線発光素子の製造方法でのエッチング工程を説明する。
The group III nitride semiconductor stacked unit 20 shown in FIG. 2 is stacked on the aluminum nitride substrate 10. The group III nitride semiconductor stacked unit 20 includes an n-type AlGaN layer 21, a light emitting layer 22, and a p-type layer 23, and the upper surface of the group III nitride semiconductor stacked unit 20, that is, the upper surface of the p-type layer 23. A resist pattern 30 is formed.
Next, with reference to FIG. 3, an etching process in the method for manufacturing an ultraviolet light emitting element in one embodiment of the present invention will be described.

図3は、プラズマ中でエッチングを行うための誘導結合型プラズマ方式によるエッチング装置の一例を示す公知の断面模式図である。エッチング装置としては容量結合型プラズマ方式等その他の方式を用いたエッチング装置を用いることができる。
図3において、101はアンテナ電極、102はバイアス電極である。アンテナ電極101はマッチングボックス103及び高周波電源104を介してグランド電位に接続され、同様にバイアス電極102も、マッチングボックス105及び高周波電源106を介してグランド電位に接続されている。
FIG. 3 is a schematic cross-sectional view showing an example of an inductively coupled plasma type etching apparatus for performing etching in plasma. As an etching apparatus, an etching apparatus using another method such as a capacitively coupled plasma method can be used.
In FIG. 3, 101 is an antenna electrode, and 102 is a bias electrode. The antenna electrode 101 is connected to the ground potential via the matching box 103 and the high frequency power source 104, and similarly, the bias electrode 102 is also connected to the ground potential via the matching box 105 and the high frequency power source 106.

バイアス電極102は、基板保持台を兼ねるサセプタで構成される。
基板保持台を兼ねるサセプタ(バイアス電極102)上に、図2に示す、III族窒化物半導体積層部20の上面にレジストパターン30が形成された窒化アルミニウム基板10を固定し、チャンバー107内にガス導入管108を介してエッチングガスとして塩素ガスを導入すると共に、高周波電源104、106を用いて基板保持台を兼ねるバイアス電極102とアンテナ電極101との間に高周波電力を印加してエッチングを行う。このとき、バイアス電極102に印加するパワー(バイアスパワー)に対するアンテナ電極101に印加する電力(アンテナパワー)の比(アンテナパワー/バイアスパワー)(以下、アンテナ/バイアスパワー比ともいう。)が3.5以上6.0以下という条件下でエッチング工程を行う。なお、図3において、109は、ポンプ等に接続される真空排気管である。110は、処理中の半導体ウエハ(窒化アルミニウム基板10)の温度を制御するための冷媒室であって、配管111を介して図示しないチラーユニットから所定温度の冷媒として、例えば冷却水等が循環供給される。112は、半導体ウエハ(窒化アルミニウム基板10)を静電吸着力で保持するための静電チャックである。静電チャック112はスイッチ113を介して、直流電源114に接続され、直流電源114により印加される高圧の直流電圧により、静電力で半導体ウエハを静電チャック112上に吸着保持する。また、静電チャック112の上面と半導体ウエハ(窒化アルミニウム基板10)との間に、図示しない電熱ガス供給部からの伝熱ガス、例えばヘリウムHeガスが、ガス供給管115を介して供給される。半導体ウエハが小さい場合には静電チャックされたSiCなどのウエハの上に載せてエッチングしてもよい。
The bias electrode 102 is formed of a susceptor that also serves as a substrate holding table.
An aluminum nitride substrate 10 having a resist pattern 30 formed on the upper surface of the group III nitride semiconductor stacked portion 20 shown in FIG. 2 is fixed on a susceptor (bias electrode 102) that also serves as a substrate holder, and a gas is introduced into the chamber 107. Etching is performed by introducing chlorine gas as an etching gas through the introduction pipe 108 and applying high-frequency power between the bias electrode 102 serving also as a substrate holding table and the antenna electrode 101 using the high-frequency power sources 104 and 106. At this time, the ratio of the power applied to the antenna electrode 101 (antenna power) to the power applied to the bias electrode 102 (bias power) (antenna power / bias power) (hereinafter also referred to as antenna / bias power ratio) is 3. The etching process is performed under conditions of 5 or more and 6.0 or less. In FIG. 3, reference numeral 109 denotes a vacuum exhaust pipe connected to a pump or the like. Reference numeral 110 denotes a refrigerant chamber for controlling the temperature of the semiconductor wafer (aluminum nitride substrate 10) being processed. For example, cooling water is circulated and supplied as a refrigerant at a predetermined temperature from a chiller unit (not shown) via a pipe 111. Is done. Reference numeral 112 denotes an electrostatic chuck for holding a semiconductor wafer (aluminum nitride substrate 10) with an electrostatic attraction force. The electrostatic chuck 112 is connected to a DC power source 114 via a switch 113, and attracts and holds the semiconductor wafer on the electrostatic chuck 112 with an electrostatic force by a high-voltage DC voltage applied by the DC power source 114. Further, a heat transfer gas, for example, helium He gas, from an electric heating gas supply unit (not shown) is supplied between the upper surface of the electrostatic chuck 112 and the semiconductor wafer (aluminum nitride substrate 10) through the gas supply pipe 115. . If the semiconductor wafer is small, it may be etched on a wafer such as SiC that has been electrostatically chucked.

図3に示すようにアンテナ電極101に電力を印加することで塩素プラズマ(塩素イオンと不対電子を持つ塩素分子と電子との共存状態)が発生し、バイアス電極102に電力を印加することで発生した塩素プラズマがIII族窒化物半導体積層部20に引き寄せられる。
そして、引き寄せられた塩素プラズマがIII族窒化物半導体積層部20のうちレジストパターン30に覆われていない領域と化学反応を起こしてエッチングが進行する。アンテナ/バイアスパワー比を3.5以上6.0以下の条件として塩素ガスを用いてドライエッチングを施すことでメサ部50形成のためのドライエッチングにより露出されるn型AlGaN層21上に、低い接触抵抗のn電極を生産性良く形成することが可能となるメカニズムは詳細には解明されていないが、露出されたn型AlGaN層21に対する物理的なエッチングの寄与を抑制し、ダメージ層の発生を低減していることが起因しているものと推察される。
As shown in FIG. 3, by applying power to the antenna electrode 101, chlorine plasma (a coexistence state of chlorine molecules and electrons having unpaired electrons with chlorine ions) is generated, and by applying power to the bias electrode 102, The generated chlorine plasma is attracted to the group III nitride semiconductor multilayer portion 20.
Then, the attracted chlorine plasma causes a chemical reaction with a region of the group III nitride semiconductor stacked portion 20 that is not covered with the resist pattern 30, and etching proceeds. By performing dry etching using chlorine gas under the condition that the antenna / bias power ratio is 3.5 or more and 6.0 or less, it is low on the n-type AlGaN layer 21 exposed by dry etching for forming the mesa portion 50. Although the mechanism that makes it possible to form a contact resistance n-electrode with high productivity has not been elucidated in detail, the contribution of physical etching to the exposed n-type AlGaN layer 21 is suppressed, and a damage layer is generated. It is inferred that this is due to the reduction of

また、ドライエッチングを行う際には、エッチング対象物をチラーユニット(図示せず)により冷却されたサセプタ上に設置して実施することが一般的である。この際に、サセプタとエッチング対象物の熱交換効率が低い場合には、サセプタ上の基板の温度が高くなり、レジストが焼き付いて剥離することが困難になるが、本発明の一実施形態では、熱伝導率の高い窒化アルミニウム基板10を用いるためそのような現象が生じにくくなっている。   Moreover, when performing dry etching, it is common to carry out by installing an object to be etched on a susceptor cooled by a chiller unit (not shown). At this time, if the heat exchange efficiency between the susceptor and the etching object is low, the temperature of the substrate on the susceptor becomes high, and it becomes difficult for the resist to be burned out and peeled off, but in one embodiment of the present invention, Such a phenomenon is less likely to occur because the aluminum nitride substrate 10 having a high thermal conductivity is used.

図4はエッチング工程及びレジストパターン30剥離後の窒化アルミニウム基板10及びIII族窒化物半導体積層部20を示す断面模式図である。レジストパターン30で覆われていなかった領域がエッチングされてメサ部50が形成され、メサ部50の周囲にn型AlGaN層21が露出している。
そして、図1に示すように、メサ部50の上面、つまり、p型層23の上面と、露出されたn型AlGaN層21の上面のそれぞれの一部に電極層41及び42を形成する、電極形成工程を行うことで、図1に示す、紫外線発光素子100が得られる。
FIG. 4 is a schematic cross-sectional view showing the aluminum nitride substrate 10 and the group III nitride semiconductor laminated portion 20 after the etching process and the resist pattern 30 are peeled off. A region not covered with the resist pattern 30 is etched to form a mesa portion 50, and the n-type AlGaN layer 21 is exposed around the mesa portion 50.
Then, as shown in FIG. 1, electrode layers 41 and 42 are formed on a part of the upper surface of the mesa unit 50, that is, the upper surface of the p-type layer 23 and the upper surface of the exposed n-type AlGaN layer 21, By performing an electrode formation process, the ultraviolet light emitting element 100 shown in FIG. 1 is obtained.

電極層41及び42との間に電力を印加することで生じる、発光層22におけるキャリアの再結合による励起発光を、紫外線発光素子の素子外部に向けて出射することで発光素子として機能する。
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に何ら限定されるものではない。
Excitation light emission caused by recombination of carriers in the light emitting layer 22 generated by applying electric power between the electrode layers 41 and 42 is emitted toward the outside of the ultraviolet light emitting element to function as a light emitting element.
The preferred embodiments of the present invention have been described above, but the present invention is not limited to the above-described embodiments.

以下、本発明の一実施形態における紫外線発光素子を、実施例及び比較例を挙げて具体的に説明する。なお、本発明は、以下に説明する各実施例に限定されるものではない。
実施例及び比較例として得た紫外線発光素子に対して用いた評価方法は、以下の通りである。また、評価結果を表1に示す。
Hereinafter, the ultraviolet light-emitting device in one embodiment of the present invention will be specifically described with reference to Examples and Comparative Examples. In addition, this invention is not limited to each Example demonstrated below.
The evaluation methods used for the ultraviolet light emitting devices obtained as examples and comparative examples are as follows. The evaluation results are shown in Table 1.

(1)レジストの焼きつき
炭化珪素加工したSiCサセプタ上に、上記の手順で紫外線発光素子が形成されたウエハを固定し、レジストの焼きつきを光学顕微鏡により観察し、観察結果に基づき良否判定を行った。
表1において、レジストの焼きつきの良否判定結果は、以下を表す。
○:レジストが焼きついていない。
×:レジストが焼きついている。
(1) Resist burn-in A wafer on which an ultraviolet light-emitting element is formed is fixed on a silicon carbide-processed SiC susceptor and the resist burn-in is observed with an optical microscope. went.
In Table 1, the result of the resist burn-in determination is as follows.
○: The resist is not burned.
X: The resist is burned out.

(2)電気特性
プラズマ中でドライエッチングを行うことにより形成したエッチング面に対して、レジストを用いてパターニングを行い、Ti/Al電極を蒸着した後、リフトオフを行った。その後、オーミックコンタクトの性能指数として、接触抵抗率を測定した。この接触抵抗率の測定は、CTLM(Circular Transmission Line Model)測定法を用いて行った。接触抵抗測定用のリングパターンのギャップを20μmとし、電流100mA通電時の電圧値を測定し、電気特性の評価を行った。
表1において、電気特性の良否判定結果は、以下を表す。
〇:接触抵抗が小さい。
×:接触抵抗が大きい。
(2) Electrical characteristics The etched surface formed by performing dry etching in plasma was patterned using a resist, a Ti / Al electrode was deposited, and then lift-off was performed. Thereafter, the contact resistivity was measured as a performance index of the ohmic contact. The contact resistivity was measured using a CTLM (Circular Transmission Line Model) measurement method. The gap of the ring pattern for measuring contact resistance was set to 20 μm, and the voltage value when current of 100 mA was applied was measured to evaluate the electrical characteristics.
In Table 1, the electrical property pass / fail judgment results represent the following.
○: Contact resistance is small.
X: Contact resistance is large.

窒化アルミニウム基板10上にMOCVD法を用いてn型AlGaN層21、発光層22としての多重量子井戸構造のAlGaN層、p型のIII族窒化物半導体層23としてのp型GaN層が、窒化アルミニウム基板10側からこの順に積層されたIII族窒化物半導体積層部20を製膜したウエハに、東京応化工業社製のレジスト「THMR−iP3100MM」を塗布し、任意の形状にパターニングを行った。図3に示す、誘導結合型プラズマ方式によるエッチング装置として、アルバック社製のドライエッチャー「NE−550」を用い、パターニングしたウエハについて、ClガスによるIII族窒化物半導体積層部20のエッチングを行い、n型AlGaN層21を露出させた。プラズマ中でのドライエッチング時における、アンテナパワーは175W、バイアスパワーは50Wとし、アンテナパワーとバイアスパワーとの比である、アンテナ/バイアスパワー比は3.5とした。また、エッチング圧は0.5Paとした。また、イオンを基板に引き込むためのウエハとプラズマ間のシースにかかる電圧(1/2Vpp)を表す引込み電圧は180Vであった。
得られたウエハの観察を行い、レジストの焼きつき及び電気特性について評価した。
An n-type AlGaN layer 21, an AlGaN layer having a multiple quantum well structure as a light emitting layer 22, and a p-type GaN layer as a p-type group III nitride semiconductor layer 23 are formed on an aluminum nitride substrate 10 by MOCVD. A resist “THMR-iP3100MM” manufactured by Tokyo Ohka Kogyo Co., Ltd. was applied to the wafer on which the group III nitride semiconductor stacked unit 20 stacked in this order from the substrate 10 side was formed, and was patterned into an arbitrary shape. As an etching apparatus using the inductively coupled plasma method shown in FIG. 3, a dry etcher “NE-550” manufactured by ULVAC is used, and the patterned wafer is subjected to etching of the group III nitride semiconductor multilayer portion 20 using Cl 2 gas. The n-type AlGaN layer 21 was exposed. During dry etching in plasma, the antenna power was 175 W, the bias power was 50 W, and the antenna / bias power ratio, which is the ratio between the antenna power and the bias power, was 3.5. The etching pressure was 0.5 Pa. Further, the drawing voltage representing the voltage (1/2 Vpp) applied to the sheath between the wafer and the plasma for drawing ions into the substrate was 180V.
The obtained wafer was observed to evaluate resist burn-in and electrical characteristics.

アンテナパワーとバイアスパワーとの比である、アンテナ/バイアスパワー比を6.0としたこと以外は、実施例1と同様にして紫外線発光素子を作製し、評価した。
具体的には、アンテナパワーを300W、バイアスパワーを50Wとした。引込み電圧は110Vであった。
An ultraviolet light emitting element was produced and evaluated in the same manner as in Example 1 except that the antenna / bias power ratio, which is the ratio of the antenna power and the bias power, was 6.0.
Specifically, the antenna power was 300 W and the bias power was 50 W. The pull-in voltage was 110V.

[比較例1]
アンテナパワーとバイアスパワーとの比である、アンテナ/バイアスパワー比を0.5としたこと以外は、実施例1と同様にして紫外線発光素子を作製し、評価した。
具体的には、アンテナパワーを50W、バイアスパワーを100Wとした。引込み電圧は640Vであった。
[Comparative Example 1]
An ultraviolet light emitting element was produced and evaluated in the same manner as in Example 1 except that the antenna / bias power ratio, which is the ratio of the antenna power and the bias power, was 0.5.
Specifically, the antenna power was 50 W and the bias power was 100 W. The pull-in voltage was 640V.

[比較例2]
サファイア基板上にAlGaN層を製膜したウエハを用い、アンテナパワーとバイアスパワーとの比である、アンテナ/バイアスパワー比を0.5としたこと以外は、実施例1と同様にして素子を作製し、評価した。
具体的には、アンテナパワーを50W、バイアスパワーを100Wとした。引込み電圧は680Vであった。
[Comparative Example 2]
An element was fabricated in the same manner as in Example 1 except that a wafer having an AlGaN layer formed on a sapphire substrate was used and the antenna / bias power ratio, which is the ratio of antenna power to bias power, was set to 0.5. And evaluated.
Specifically, the antenna power was 50 W and the bias power was 100 W. The pull-in voltage was 680V.

[比較例3]
サファイア基板上にAlGaN層を製膜したウエハを用い、アンテナパワーとバイアスパワーとの比である、アンテナ/バイアスパワー比を3.0としたこと以外は、実施例1と同様にして素子を作製し、評価した。
具体的には、アンテナパワーを175W、バイアスパワーを50Wとした。引込み電圧は150Vであった。
[Comparative Example 3]
A device was fabricated in the same manner as in Example 1 except that a wafer having an AlGaN layer formed on a sapphire substrate was used and the antenna / bias power ratio, which is the ratio of antenna power and bias power, was set to 3.0. And evaluated.
Specifically, the antenna power was 175 W and the bias power was 50 W. The pull-in voltage was 150V.

[比較例4]
サファイア基板上にAlGaN層を製膜したウエハを用い、アンテナパワーとバイアスパワーとの比である、アンテナ/バイアスパワー比を6.0としたこと以外は、実施例1と同様にして素子を作製し、評価した。
具体的には、アンテナパワーを300W、バイアスパワーを50Wとした。引込み電圧は100Vであった。
[Comparative Example 4]
A device was fabricated in the same manner as in Example 1 except that a wafer having an AlGaN layer formed on a sapphire substrate was used and the antenna / bias power ratio, which is the ratio of antenna power and bias power, was 6.0. And evaluated.
Specifically, the antenna power was 300 W and the bias power was 50 W. The pull-in voltage was 100V.

[比較例5]
アンテナパワーとバイアスパワーとの比である、アンテナ/バイアスパワー比を10.0としたこと以外は、実施例1と同様にして素子を作製し、評価した。
具体的には、アンテナパワーを300W、バイアスパワーを30Wとした。引込み電圧は80Vであった。
[Comparative Example 5]
An element was fabricated and evaluated in the same manner as in Example 1 except that the antenna / bias power ratio, which is the ratio between the antenna power and the bias power, was 10.0.
Specifically, the antenna power was 300 W and the bias power was 30 W. The pull-in voltage was 80V.

Figure 2016195148
Figure 2016195148

実施例1、2の結果から、また、これまでの実験による知見から、基板として窒化アルミニウム基板を用い、且つ、アンテナ/バイアスパワー比を3.5以上6.0以下とすることでレジストの焼きつきを抑制しつつ良好な電気特性を示す深紫外線発光素子を製造することが可能になることが確認された。比較例1、2に示すように、アンテナ/バイアスパワーの比が3.5未満である場合には、エッチング時の引込電圧が高くなり、半導体表面への物理的なダメージが大きく、電気特性が悪化することが確認された。また、実施例1、2に示すように窒化アルミニウム基板を用いることで、比較例3、4に示すようにサファイア基板を用いた場合に比べてレジストの焼きつきを抑制できるが、比較例5に示すようにアンテナ/バイアスパワーの比が6.0より大きい場合には窒化アルミニウム基板を用いた場合でもレジストの過剰な焼きつきが発生することが確認された。レジストの焼きつきは、窒化アルミニウム基板の剥離が困難になる。   From the results of Examples 1 and 2 and from the knowledge obtained through experiments so far, the resist baking is performed by using an aluminum nitride substrate as the substrate and setting the antenna / bias power ratio to 3.5 or more and 6.0 or less. It has been confirmed that it is possible to produce a deep ultraviolet light emitting device exhibiting good electrical characteristics while suppressing sticking. As shown in Comparative Examples 1 and 2, when the antenna / bias power ratio is less than 3.5, the pull-in voltage at the time of etching becomes high, the physical damage to the semiconductor surface is large, and the electrical characteristics are high. It was confirmed that it deteriorated. Further, by using an aluminum nitride substrate as shown in Examples 1 and 2, resist burn-in can be suppressed as compared with the case of using a sapphire substrate as shown in Comparative Examples 3 and 4, but in Comparative Example 5 As shown, when the antenna / bias power ratio is larger than 6.0, it was confirmed that excessive resist burn-in occurs even when an aluminum nitride substrate is used. The resist burn-in makes it difficult to peel off the aluminum nitride substrate.

10 窒化アルミニウム基板
20 III族窒化物半導体積層部
21 n型AlGaN層
22 発光層
23 p型のIII族窒化物半導体層(p型層)
41、42 電極層
50 メサ部
100 紫外線発光素子
DESCRIPTION OF SYMBOLS 10 Aluminum nitride substrate 20 Group III nitride semiconductor laminated part 21 N-type AlGaN layer 22 Light emitting layer 23 p-type group III nitride semiconductor layer (p-type layer)
41, 42 Electrode layer 50 Mesa portion 100 Ultraviolet light emitting element

Claims (1)

窒化アルミニウム基板に積層された、n型AlGaN層を含むIII族窒化物半導体積層部の上面にレジストパターンを形成するパターン形成工程と、
前記レジストパターンをマスクとして、塩素ガスを用いてプラズマ中でドライエッチングを行い、前記III族窒化物半導体積層部を前記n型AlGaN層が露出するまでエッチングしてメサ部を形成するエッチング工程と、
前記メサ部の上面及び露出した前記n型AlGaN層の上面それぞれの一部に電極層を形成する電極形成工程と、を備え、
前記エッチング工程は、アンテナパワーとバイアスパワーとの比であるアンテナパワー/バイアスパワーが3.5以上6.0以下の条件下で行われる紫外線発光素子の製造方法。
A pattern forming step of forming a resist pattern on the upper surface of the group III nitride semiconductor laminated portion including the n-type AlGaN layer laminated on the aluminum nitride substrate;
Etching to form a mesa portion by performing dry etching in plasma using chlorine gas using the resist pattern as a mask, etching the group III nitride semiconductor multilayer portion until the n-type AlGaN layer is exposed,
Forming an electrode layer on a part of each of the upper surface of the mesa portion and the exposed upper surface of the n-type AlGaN layer, and
The method of manufacturing an ultraviolet light emitting element, wherein the etching step is performed under a condition where antenna power / bias power, which is a ratio of antenna power and bias power, is 3.5 or more and 6.0 or less.
JP2015073461A 2015-03-31 2015-03-31 Method of manufacturing ultraviolet light emission element Pending JP2016195148A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015073461A JP2016195148A (en) 2015-03-31 2015-03-31 Method of manufacturing ultraviolet light emission element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015073461A JP2016195148A (en) 2015-03-31 2015-03-31 Method of manufacturing ultraviolet light emission element

Publications (1)

Publication Number Publication Date
JP2016195148A true JP2016195148A (en) 2016-11-17

Family

ID=57323820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015073461A Pending JP2016195148A (en) 2015-03-31 2015-03-31 Method of manufacturing ultraviolet light emission element

Country Status (1)

Country Link
JP (1) JP2016195148A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018096898A1 (en) * 2016-11-24 2018-05-31 日機装株式会社 Method for producing semiconductor light emitting element
JP2018200970A (en) * 2017-05-29 2018-12-20 三菱電機株式会社 Manufacturing method for semiconductor device
JP2021513741A (en) * 2018-02-07 2021-05-27 アレディア Emitters, light emitting devices and related display screens and manufacturing methods

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018096898A1 (en) * 2016-11-24 2018-05-31 日機装株式会社 Method for producing semiconductor light emitting element
JP2018085455A (en) * 2016-11-24 2018-05-31 日機装株式会社 Method for manufacturing semiconductor light-emitting element
US10720547B2 (en) 2016-11-24 2020-07-21 Nikkiso Co., Ltd. Method of manufacturing semiconductor light emitting device
JP2018200970A (en) * 2017-05-29 2018-12-20 三菱電機株式会社 Manufacturing method for semiconductor device
JP2021513741A (en) * 2018-02-07 2021-05-27 アレディア Emitters, light emitting devices and related display screens and manufacturing methods
JP7382943B2 (en) 2018-02-07 2023-11-17 アレディア Emitters, light emitting devices and related display screens and manufacturing methods

Similar Documents

Publication Publication Date Title
Ha et al. The fabrication of vertical light-emitting diodes using chemical lift-off process
US8242523B2 (en) III-Nitride light-emitting diode and method of producing the same
US7588955B2 (en) Method for promoting light emission efficiency of LED using nanorods structure
US7439091B2 (en) Light-emitting diode and method for manufacturing the same
EP2665100A2 (en) Light-emitting diode display and method of producing the same
KR101217210B1 (en) Light emitting device and method for manufacturing the same
US10685843B2 (en) Deep photoenhanced wet material etching using high-power ultraviolet light emitting diodes
US9570653B2 (en) Light-emitting semiconductor structure and method for fabricating light-emitting diode device
WO2018076406A1 (en) Vertical structure nonpolar led chip on lithium gallate substrate and preparation method therefor
US8802471B1 (en) Contacts for an n-type gallium and nitrogen substrate for optical devices
JP2012500479A (en) Method for manufacturing a semiconductor light-emitting device with double-sided passivation
JP2016195148A (en) Method of manufacturing ultraviolet light emission element
KR101018280B1 (en) Vertical Light Emitting Diode and manufacturing method of the same
JP2023536360A (en) LED device and method for manufacturing LED device
US8669128B2 (en) Method of producing III-nitride light-emitting diode
Dolmanan et al. Thin-film InGaN/GaN vertical light emitting diodes using GaN on silicon-on-insulator substrates
WO2015027654A1 (en) Method for preparing gallium nitride-based high-voltage light-emitting diode
Gujrati et al. Multiple shapes micro‐LEDs with defect free sidewalls and simple liftoff and transfer using selective area growth on hexagonal boron nitride template
Kim Improvement of GaN-based light-emitting diode by indium-tin-oxide transparent electrode and vertical electrode
TWI438924B (en) Method for manufacturing light emitting chip
JP5497301B2 (en) Semiconductor light emitting device and manufacturing method thereof
CN103943737B (en) The preparation method of UV LED device
JP2011109061A (en) Method of manufacturing vertical type light-emitting diode
JP5210387B2 (en) Light emitting element
KR101158078B1 (en) Light emmiting diode and method for fabricating the same