JP2016184718A - Manufacturing method for light emission element - Google Patents

Manufacturing method for light emission element Download PDF

Info

Publication number
JP2016184718A
JP2016184718A JP2015230186A JP2015230186A JP2016184718A JP 2016184718 A JP2016184718 A JP 2016184718A JP 2015230186 A JP2015230186 A JP 2015230186A JP 2015230186 A JP2015230186 A JP 2015230186A JP 2016184718 A JP2016184718 A JP 2016184718A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor layer
layer
type semiconductor
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015230186A
Other languages
Japanese (ja)
Other versions
JP6146455B2 (en
Inventor
成田 准也
Junya Narita
准也 成田
岡田 卓也
Takuya Okada
岡田  卓也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to US15/079,052 priority Critical patent/US9873170B2/en
Publication of JP2016184718A publication Critical patent/JP2016184718A/en
Application granted granted Critical
Publication of JP6146455B2 publication Critical patent/JP6146455B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress deterioration of the electrical characteristics of a light emitting element by reducing damage of a semiconductor layer due to irradiation of a laser beam when a substrate is divided by irradiation of a laser beam.SOLUTION: A wafer including a substrate 11 and a semiconductor laminate body 12 is prepared. The semiconductor laminate body 12 includes a first p-type semiconductor layer 122 made of nitride semiconductor, an n-type semiconductor layer 123 which is formed of nitride semiconductor and has an n-side electrode 13 formed thereon, an active layer 124 formed of nitride semiconductor, and a second p-type semiconductor layer 125 formed of nitride semiconductor and having a p-side electrode 14 formed thereon, which are laminated successively on the substrate 11 from the substrate 11 side. A laser beam is applied to the substrate 11 from the lower surface side of the substrate 11 to form a modified region 11a on the substrate 11, and the wafer is individualized into individual light emission elements 1 with the modified region 11a as a starting point, thereby manufacturing a light emission element 1.SELECTED DRAWING: Figure 3H

Description

本開示は、窒化物半導体を用いた発光素子の製造方法に関する。   The present disclosure relates to a method for manufacturing a light emitting element using a nitride semiconductor.

窒化物半導体を用いた、LED(発光ダイオード)などの発光素子は、サファイアなどの基板上に複数の素子をウエハプロセスで形成された後に、素子ごとに個片化(分割)されることで製造される。個片化の方法として、基板の内部に集光点を合わせてレーザ光を照射することにより加工痕を形成し、この加工痕に沿ってウエハを分割する方法が提案されている(例えば、特許文献1及び特許文献2を参照)。   A light emitting device such as an LED (light emitting diode) using a nitride semiconductor is manufactured by forming a plurality of devices on a substrate such as sapphire by a wafer process and then dividing (dividing) each device into individual pieces. Is done. As a method of dividing into pieces, a method has been proposed in which a processing mark is formed by irradiating a laser beam with a converging point inside the substrate, and a wafer is divided along the processing mark (for example, a patent). Reference 1 and Patent Reference 2).

特開2013−42119号公報JP 2013-42119 A 特開2011−181909号公報JP 2011-181909 A

しかしながら、特許文献1及び特許文献2に記載された方法では、集光点が合わせられた基板だけでなく半導体層にもレーザ光が照射される。このため、半導体層のレーザ光が照射された部分が損傷して、発光素子の電気的特性が劣化することがある。   However, in the methods described in Patent Document 1 and Patent Document 2, laser light is irradiated not only on the substrate on which the focusing points are aligned but also on the semiconductor layer. For this reason, the portion of the semiconductor layer irradiated with the laser light may be damaged, and the electrical characteristics of the light emitting element may be deteriorated.

本開示に係る実施形態は、レーザ光の照射により基板を切断する個片化工程を含む発光素子の製造方法において、レーザ光の照射による半導体層の損傷を低減して、発光素子の電気的特性の劣化を抑制することを課題とする。   Embodiments according to the present disclosure provide a method for manufacturing a light-emitting element including a singulation process of cutting a substrate by laser light irradiation, reducing damage to a semiconductor layer due to laser light irradiation, and electrical characteristics of the light-emitting element. It is an object to suppress deterioration of the material.

本開示の実施形態に係る発光素子の製造方法は、基板と、窒化物半導体からなる第1p型半導体層、窒化物半導体からなりn側電極が形成されたn型半導体層、窒化物半導体からなる活性層及び窒化物半導体からなりp側電極が形成された第2p型半導体層が基板の側から順に基板上に積層された半導体積層体と、を有するウエハを準備する工程と、基板の下面側から基板にレーザ光を照射することにより、基板に改質領域を形成する工程と、改質領域を起点として、ウエハを個々の発光素子に分離する工程とを含むように構成される。   A method for manufacturing a light emitting device according to an embodiment of the present disclosure includes a substrate, a first p-type semiconductor layer made of a nitride semiconductor, an n-type semiconductor layer made of a nitride semiconductor and having an n-side electrode formed thereon, and a nitride semiconductor. A step of preparing a wafer having a semiconductor stacked body in which a second p-type semiconductor layer made of an active layer and a nitride semiconductor and having a p-side electrode formed thereon is stacked on the substrate in order from the substrate side; The substrate is configured to include a step of forming a modified region on the substrate by irradiating the substrate with laser light, and a step of separating the wafer into individual light emitting elements starting from the modified region.

本開示の実施形態に係る発光素子の製造方法によれば、第1p型半導体層があることでレーザ光を吸収するため、レーザ光の照射による半導体層の損傷を低減して、製造される発光素子の電気的特性の劣化を抑制することができる。   According to the method for manufacturing a light emitting element according to the embodiment of the present disclosure, the presence of the first p-type semiconductor layer absorbs laser light, and thus the light emission manufactured by reducing damage to the semiconductor layer due to laser light irradiation. Deterioration of the electrical characteristics of the element can be suppressed.

実施形態に係る発光素子の製造方法によって製造される発光素子の構造を示す模式的平面図である。It is a typical top view showing the structure of the light emitting element manufactured by the manufacturing method of the light emitting element concerning an embodiment. 実施形態に係る発光素子の製造方法によって製造される発光素子の構造を示す模式的断面図であり、図1AのIB−IB線における断面を示す。It is typical sectional drawing which shows the structure of the light emitting element manufactured by the manufacturing method of the light emitting element which concerns on embodiment, and shows the cross section in the IB-IB line | wire of FIG. 1A. 実施形態に係る発光素子の製造方法の手順を示すフローチャートである。It is a flowchart which shows the procedure of the manufacturing method of the light emitting element which concerns on embodiment. 実施形態に係る発光素子の製造方法における基板準備工程を示す模式的断面図である。It is typical sectional drawing which shows the board | substrate preparation process in the manufacturing method of the light emitting element which concerns on embodiment. 実施形態に係る発光素子の製造方法における下地層形成工程を示す模式的断面図である。It is typical sectional drawing which shows the base layer formation process in the manufacturing method of the light emitting element which concerns on embodiment. 実施形態に係る発光素子の製造方法における光吸収層形成工程を示す模式的断面図である。It is typical sectional drawing which shows the light absorption layer formation process in the manufacturing method of the light emitting element which concerns on embodiment. 実施形態に係る発光素子の製造方法におけるn型半導体層形成工程、活性層形成工程及びp型半導体層形成工程を示す模式的断面図である。It is typical sectional drawing which shows the n-type semiconductor layer formation process, active layer formation process, and p-type semiconductor layer formation process in the manufacturing method of the light emitting element which concerns on embodiment. 実施形態に係る発光素子の製造方法におけるn型半導体層露出工程を示す模式的断面図である。It is typical sectional drawing which shows the n-type semiconductor layer exposure process in the manufacturing method of the light emitting element which concerns on embodiment. 実施形態に係る発光素子の製造方法における電極形成工程を示す模式的断面図である。It is typical sectional drawing which shows the electrode formation process in the manufacturing method of the light emitting element which concerns on embodiment. 実施形態に係る発光素子の製造方法における保護膜形成工程を示す模式的断面図である。It is typical sectional drawing which shows the protective film formation process in the manufacturing method of the light emitting element which concerns on embodiment. 実施形態に係る発光素子の製造方法における個片化工程のサブ工程であるレーザ光照射工程を示す模式的断面図である。It is typical sectional drawing which shows the laser beam irradiation process which is a sub process of the individualization process in the manufacturing method of the light emitting element which concerns on embodiment. 実施形態に係る発光素子の製造方法における個片化工程前のウエハを示す模式的平面図である。It is a schematic plan view which shows the wafer before the individualization process in the manufacturing method of the light emitting element which concerns on embodiment. 実施形態に係る発光素子の製造方法における個片化工程のサブ工程である分離工程を示す模式的断面図である。It is typical sectional drawing which shows the isolation | separation process which is a sub process of the individualization process in the manufacturing method of the light emitting element which concerns on embodiment. 実施形態に係る発光素子の製造方法における個片化工程のサブ工程である分離工程の他の例を示す模式的断面図である。It is typical sectional drawing which shows the other example of the isolation | separation process which is a sub process of the individualization process in the manufacturing method of the light emitting element which concerns on embodiment.

以下、実施形態に係る発光素子の製造方法について、図面を参照しながら説明する。なお、各図面が示す部材のサイズや位置関係等は、説明を明確にするため誇張していることがある。更に以下の説明において、同一の名称、符号については、原則として同一もしくは同質の部材を示しており、詳細説明を適宜省略する。   Hereinafter, a method for manufacturing a light emitting device according to an embodiment will be described with reference to the drawings. Note that the size, positional relationship, and the like of the members shown in each drawing may be exaggerated for clarity of explanation. Further, in the following description, the same name and reference sign indicate the same or the same member in principle, and the detailed description is omitted as appropriate.

<実施形態>
[発光素子の構成]
実施形態に係る発光素子の製造方法によって製造される発光素子の構成について、図1A及び図1Bを参照して説明する。
<Embodiment>
[Configuration of Light Emitting Element]
The structure of the light emitting element manufactured by the method for manufacturing a light emitting element according to the embodiment will be described with reference to FIGS. 1A and 1B.

本実施形態に係る発光素子の製造方法によって製造される発光素子1は、基板11と、基板11上に積層される半導体積層体12と、半導体積層体12と電気的に接続される一対の電極であるn側電極13及びp側電極14と、保護膜15と、を有する。
また、半導体積層体12は、窒化物半導体からなる複数の半導体層の積層体であり、基板11側から順に、下地層121と、第1p型半導体層122と、n型半導体層123と、活性層124と、第2p型半導体層125と、が積層されている。本実施形態において、第1p型半導体層122を光吸収層、第2p型半導体層125をp型半導体層とする。
A light emitting device 1 manufactured by the method for manufacturing a light emitting device according to this embodiment includes a substrate 11, a semiconductor stacked body 12 stacked on the substrate 11, and a pair of electrodes electrically connected to the semiconductor stacked body 12. N-side electrode 13 and p-side electrode 14, and a protective film 15.
The semiconductor stacked body 12 is a stacked body of a plurality of semiconductor layers made of a nitride semiconductor, and in order from the substrate 11 side, an underlayer 121, a first p-type semiconductor layer 122, an n-type semiconductor layer 123, and an active layer. The layer 124 and the second p-type semiconductor layer 125 are stacked. In the present embodiment, the first p-type semiconductor layer 122 is a light absorption layer, and the second p-type semiconductor layer 125 is a p-type semiconductor layer.

本実施形態に係る発光素子の製造方法においては、ウエハプロセスによって、1枚の基板11上に複数の発光素子1が形成される。その後に、基板11の下面側からレーザ光を照射するレーザダイシング法によって、基板11を切断することで発光素子1が個片化される。   In the method for manufacturing a light emitting element according to the present embodiment, a plurality of light emitting elements 1 are formed on one substrate 11 by a wafer process. After that, the substrate 11 is cut by a laser dicing method in which laser light is irradiated from the lower surface side of the substrate 11 so that the light emitting elements 1 are separated.

本実施形態において、半導体積層体12はLED構造を有し、n側電極13とp側電極14とを外部電源に接続して、半導体積層体12に電力を供給することにより、活性層124が発光するように構成されている。なお、半導体積層体12は、LED構造を有するものに限定されず、例えば、LD(レーザダイオード)構造を有するものであってもよい。また、発光素子1の外形形状、電極の形状や配置領域などは一例を示したに過ぎず、適宜な形状とすることができる。
以下、各部の構成について、順次に詳細に説明する。
In the present embodiment, the semiconductor stacked body 12 has an LED structure, and the active layer 124 is formed by connecting the n-side electrode 13 and the p-side electrode 14 to an external power source and supplying power to the semiconductor stacked body 12. It is configured to emit light. In addition, the semiconductor laminated body 12 is not limited to what has a LED structure, For example, you may have a LD (laser diode) structure. In addition, the outer shape of the light emitting element 1, the shape of the electrode, the arrangement region, and the like are merely examples, and can be appropriately formed.
Hereinafter, the configuration of each unit will be sequentially described in detail.

基板11は、半導体積層体12を支持するとともに、半導体をエピタキシャル成長(結晶成長)させるための基板である。半導体積層体12に用いられる窒化部半導体に好適な基板11としては、例えば、C面、R面、A面の何れかを主面とするサファイアやスピネル(MgAl24)のような絶縁性基板、また炭化ケイ素(SiC)、ZnS、ZnO、Si、GaAs、ダイヤモンド、及び窒化物半導体と格子接合するニオブ酸リチウム、ガリウム酸ネオジム等の酸化物基板が挙げられる。
また、半導体積層体12を結晶成長させる基板11の主面に複数の凸部を形成するようにしてもよい。これによって、半導体積層体12を結晶成長させる際に、半導体積層体12の上面にまで貫通する転位などの結晶欠陥を低減させることができる。
The substrate 11 is a substrate for supporting the semiconductor stacked body 12 and epitaxially growing (crystal growth) the semiconductor. As a substrate 11 suitable for a nitride semiconductor used for the semiconductor laminate 12, for example, an insulating property such as sapphire or spinel (MgAl 2 O 4 ) whose main surface is any one of the C-plane, R-plane, and A-plane. Examples of the substrate include silicon carbide (SiC), ZnS, ZnO, Si, GaAs, diamond, and oxide substrates such as lithium niobate and neodymium gallate that are lattice-bonded to a nitride semiconductor.
Moreover, you may make it form a some convex part in the main surface of the board | substrate 11 with which the semiconductor laminated body 12 is crystal-grown. Thereby, when the semiconductor stacked body 12 is crystal-grown, crystal defects such as dislocation penetrating to the upper surface of the semiconductor stacked body 12 can be reduced.

半導体積層体12は、基板11の上面である一方の主面上に、下地層121、光吸収層122、n型半導体層123及びp型半導体層125が積層されてなり、n側電極13及びp側電極14間に電流を通電することにより発光するようになっている。図1Bに示すように、n型半導体層123とp型半導体層125との間に活性層124を備えることが好ましい。   The semiconductor laminate 12 is formed by laminating a base layer 121, a light absorption layer 122, an n-type semiconductor layer 123, and a p-type semiconductor layer 125 on one main surface that is the upper surface of the substrate 11. Light is emitted by passing a current between the p-side electrodes 14. As shown in FIG. 1B, an active layer 124 is preferably provided between the n-type semiconductor layer 123 and the p-type semiconductor layer 125.

半導体積層体12は、半導体発光素子に適した窒化物半導体を用いることができる。また、発光素子1が発する光の一部を、蛍光体層を設けて、異なる波長の光に変換する場合には、発光波長の短い青色や紫色に発光する半導体積層体12が好適である。そのために、半導体積層体12の各半導体層は、InAlGa1−X−YN(0≦X、0≦Y、X+Y≦1)で表される窒化物系の化合物半導体を好適に用いることができる。
半導体積層体12の各半導体層は、例えば、MOCVD法(有機金属気相成長法)、HVPE法(ハイドライド気相成長法)、MBE法(分子線エピタキシャル成長法)、スパッタリング法などの公知の技術により形成することができる。また、各半導体層の膜厚は特に限定されるものではなく、種々の膜厚のものを適用することができる。
The semiconductor stacked body 12 can use a nitride semiconductor suitable for a semiconductor light emitting element. In addition, when a part of light emitted from the light emitting element 1 is converted into light having a different wavelength by providing a phosphor layer, the semiconductor stacked body 12 that emits blue or violet light having a short emission wavelength is preferable. Therefore, each semiconductor layer of the semiconductor stacked body 12 is preferably a nitride-based compound semiconductor represented by In X Al Y Ga 1- XYN (0 ≦ X, 0 ≦ Y, X + Y ≦ 1). Can be used.
Each semiconductor layer of the semiconductor stacked body 12 is formed by a known technique such as MOCVD (metal organic vapor phase epitaxy), HVPE (hydride vapor phase epitaxy), MBE (molecular beam epitaxy), or sputtering. Can be formed. The thickness of each semiconductor layer is not particularly limited, and various thicknesses can be applied.

半導体積層体12は、上面の一部の領域において、厚さ方向に、p型半導体層125及び活性層124の全部と、n型半導体層123の一部とが除去された段差部12aが設けられている。段差部12aの底面はn型半導体層123で構成されており、当該底面にn側電極13が設けられている。また、p型半導体層125の上面の略全領域には、p側電極14の下層部である全面電極141が設けられている。また、n側電極13が設けられる領域の他に、半導体積層体12の外周に沿った領域にも段差部12aが設けられている。この外周領域の段差部12aは、ウエハ状態の発光素子1を個々に区画する仮想線である境界線(切断予定ライン)に沿った領域(ダイシングストリート)に設けられている。
また、半導体積層体12のその他の表面は、n側電極13及びp側電極14とともに、保護膜15で被覆されている。
The semiconductor stacked body 12 is provided with a stepped portion 12a in which the entire p-type semiconductor layer 125 and the active layer 124 and a part of the n-type semiconductor layer 123 are removed in a thickness direction in a partial region of the upper surface. It has been. The bottom surface of the stepped portion 12a is composed of an n-type semiconductor layer 123, and the n-side electrode 13 is provided on the bottom surface. In addition, a full-surface electrode 141 that is a lower layer portion of the p-side electrode 14 is provided in substantially the entire region of the upper surface of the p-type semiconductor layer 125. In addition to the region where the n-side electrode 13 is provided, a step portion 12 a is also provided in a region along the outer periphery of the semiconductor stacked body 12. The step portion 12a in the outer peripheral region is provided in a region (dicing street) along a boundary line (scheduled cutting line) that is a virtual line that individually partitions the light emitting elements 1 in the wafer state.
The other surface of the semiconductor stacked body 12 is covered with a protective film 15 together with the n-side electrode 13 and the p-side electrode 14.

下地層121は、n型半導体層123、活性層124及びp型半導体層125からなる発光素子として機能する半導体層の結晶性を向上させるための半導体層である。下地層121は、基板11側から順に、バッファ層121a及び第1半導体層121bが積層されている。
なお、下地層121の積層構造は、2層構造に限定されるものではなく、1層、又は3層以上とすることもできる。
The base layer 121 is a semiconductor layer for improving the crystallinity of a semiconductor layer that functions as a light emitting element including the n-type semiconductor layer 123, the active layer 124, and the p-type semiconductor layer 125. In the base layer 121, a buffer layer 121a and a first semiconductor layer 121b are stacked in this order from the substrate 11 side.
Note that the stacked structure of the base layer 121 is not limited to a two-layer structure, and may be one layer or three or more layers.

バッファ層121aは、基板11の格子定数と、バッファ層121aよりも上層に積層される半導体の格子定数との差を緩和するための層である。バッファ層121aは、AlGa1−XN(0<X≦1)で表されるアンドープの窒化物半導体を用いることが好ましく、アンドープのAlGaNを用いることがより好ましい。また、バッファ層121aは、好適にはMOCVD法によって形成することができる。 The buffer layer 121a is a layer for relaxing the difference between the lattice constant of the substrate 11 and the lattice constant of the semiconductor stacked above the buffer layer 121a. The buffer layer 121a is preferably made of an undoped nitride semiconductor represented by Al X Ga 1-X N (0 <X ≦ 1), and more preferably undoped AlGaN. The buffer layer 121a can be preferably formed by MOCVD.

バッファ層121aの膜厚は、基板11の上面全体をバッファ層121aが十分に被膜できる5nm以上、かつ、上面に積層される光吸収層122の結晶性が向上する300nm以下程度の範囲とするのが好ましく、10nm以上200nm以下程度の範囲とすることが更に好ましい。   The film thickness of the buffer layer 121a should be in the range of about 5 nm or more that allows the buffer layer 121a to sufficiently cover the entire top surface of the substrate 11 and about 300 nm or less where the crystallinity of the light absorption layer 122 stacked on the top surface is improved. It is more preferable that the thickness be in the range of about 10 nm to 200 nm.

第1半導体層121bは、バッファ層121aの上面に直接接して積層される。第1半導体層121bは、好適にはMOCVD法によって結晶成長させることができ、結晶成長の過程で形成される微小な凹部が埋め込まれて、上面が平坦面となる膜厚に形成される。
第1半導体層121bは、InAlGa1−X−YN(0≦X、0≦Y、X+Y≦1)で表されるアンドープの窒化物系の化合物半導体を用いることが好ましく、アンドープのGaNを用いることがより好ましい。なお、本実施形態において、アンドープの窒化物系の化合物半導体とは、不純物濃度が1×1016cm−3以下である半導体層である。
また、第1半導体層121bの膜厚は、上面が平坦面となればよく、例えば、500nm以上6000nm以下程度とすることができる。
The first semiconductor layer 121b is stacked in direct contact with the upper surface of the buffer layer 121a. The first semiconductor layer 121b can be preferably grown by MOCVD. The first semiconductor layer 121b is formed in a film thickness in which a minute recess formed in the process of crystal growth is embedded and the upper surface is a flat surface.
The first semiconductor layer 121b, it is preferable to use the In X Al Y Ga 1-X -Y N (0 ≦ X, 0 ≦ Y, X + Y ≦ 1) compound semiconductors undoped nitride represented by the undoped It is more preferable to use GaN. In the present embodiment, the undoped nitride-based compound semiconductor is a semiconductor layer having an impurity concentration of 1 × 10 16 cm −3 or less.
Further, the thickness of the first semiconductor layer 121b may be about 500 nm or more and 6000 nm or less, for example, as long as the upper surface is a flat surface.

なお、第1半導体層121bは、同じ条件で結晶成長させた1層構成としてもよいが、結晶成長の条件を途中で変えて、2層以上の多層構成としてもよい。   Note that the first semiconductor layer 121b may have a single-layer structure in which crystals are grown under the same conditions, but may have a multilayer structure of two or more layers by changing the crystal growth conditions in the middle.

光吸収層(第1p型半導体層)122は、基板11をレーザダイシング法で切断する際に、基板11の下面側から照射されるレーザ光を吸収し、光吸収層122よりも上層側の半導体層、特にp型半導体層125に照射されるレーザ光の強度を低減させるための層である。
光吸収層122は、レーザダイシングの際に用いられるレーザ光を吸収するとともに、光吸収層122よりも上層に積層されるn型半導体層123を良好に結晶成長させることができる半導体材料を用いて形成することができる。このような半導体材料としては、p型半導体層125と同様に、p型不純物であるMgがドープされた窒化物系の半導体を好適に用いることができる。また、半導体の組成としては、下地層121の上面に連続して良好な結晶性が得られるように、GaNを用いることが好ましい。良好な光吸収性及び結晶性が得られるように、p型不純物であるMgの濃度は、1×1017cm−3以上1×1021cm−3以下程度とすることが好ましく、1×1018cm−3以上1×1021cm−3以下程度とすることがより好ましく、1×1019cm−3以上5×1020cm−3以下程度とすることが更に好ましい。
ここで、光吸収層122は、p型不純物を含む窒化物半導体層であり、通常、アニール処理によりp型不純物を含む窒化物半導体層内の水素を脱離させることにより、p型不純物を活性化させる。本願の発明者らは、アニール処理前のp型不純物を含む窒化物半導体層に対してレーザダイシングを行った場合は窒化物半導体層の損傷が少なく、アニール処理後にレーザダイシングを行った場合に窒化物半導体層が損傷しやすくなることから、活性化したp型不純物がレーザ光を吸収しやすくなり、あるエネルギー密度以上になるとp型窒化物半導体層の結晶の弱い箇所が損傷するのではないかと考えた。
The light absorption layer (first p-type semiconductor layer) 122 absorbs laser light irradiated from the lower surface side of the substrate 11 when the substrate 11 is cut by a laser dicing method, and is a semiconductor on the upper layer side than the light absorption layer 122. This is a layer for reducing the intensity of the laser light irradiated to the layer, particularly the p-type semiconductor layer 125.
The light absorption layer 122 uses a semiconductor material that absorbs laser light used in laser dicing and can favorably grow the crystal of the n-type semiconductor layer 123 stacked above the light absorption layer 122. Can be formed. As such a semiconductor material, similarly to the p-type semiconductor layer 125, a nitride-based semiconductor doped with Mg as a p-type impurity can be preferably used. As the composition of the semiconductor, GaN is preferably used so that good crystallinity can be continuously obtained on the upper surface of the base layer 121. The concentration of Mg as a p-type impurity is preferably about 1 × 10 17 cm −3 to 1 × 10 21 cm −3 so that good light absorption and crystallinity can be obtained. More preferably, it is about 18 cm −3 or more and about 1 × 10 21 cm −3 or less, and further preferably about 1 × 10 19 cm −3 or more and about 5 × 10 20 cm −3 or less.
Here, the light absorption layer 122 is a nitride semiconductor layer containing a p-type impurity, and normally activates the p-type impurity by desorbing hydrogen in the nitride semiconductor layer containing the p-type impurity by annealing. Make it. The inventors of the present application have found that when laser dicing is performed on a nitride semiconductor layer containing a p-type impurity before annealing, the nitride semiconductor layer is less damaged, and when laser dicing is performed after annealing, nitriding is performed. Since the active semiconductor layer is easily damaged, the activated p-type impurity easily absorbs laser light, and if the energy density exceeds a certain energy density, the weak portion of the crystal of the p-type nitride semiconductor layer may be damaged. Thought.

光吸収層122の膜厚は、レーザダイシングの際に用いられるレーザ光が、p型半導体層125に対して損傷を与えない程度に吸収できるように、10nm以上とすることが好ましい。また、上層に積層されるn型半導体層123を良好に結晶成長させるために、光吸収層122の膜厚は、1000nm以下とすることが好ましい。   The film thickness of the light absorption layer 122 is preferably 10 nm or more so that the laser light used in laser dicing can be absorbed to the extent that the p-type semiconductor layer 125 is not damaged. In addition, in order to allow the n-type semiconductor layer 123 stacked on the upper layer to be crystal-grown satisfactorily, the thickness of the light absorption layer 122 is preferably set to 1000 nm or less.

なお、光吸収層122は、基板11よりも上層側であり、n型半導体層123のn型半導体層123よりも下層側に設けることができる。なお、n型半導体層123が、n型コンタクト層やn側クラッド層などが積層された多層構造を有している場合、光吸収層122は、基板11よりも上層側であり、n型コンタクト層よりも下層側に設けることができる。光吸収層122は、半導体積層体12が良好な結晶性で形成されるように、バッファ層121aよりも上層側に設けることが好ましく、上面が鏡面状の平坦面となる第1半導体層121bよりも上層側に設けることがより好ましい。
また、下地層121の何れかの層にMgをドープさせることで、光吸収層122を兼ねるように構成してもよい。
Note that the light absorption layer 122 may be provided on the upper layer side of the substrate 11 and on the lower layer side of the n-type semiconductor layer 123 than the n-type semiconductor layer 123. When the n-type semiconductor layer 123 has a multilayer structure in which an n-type contact layer, an n-side cladding layer, and the like are stacked, the light absorption layer 122 is on the upper layer side of the substrate 11, and the n-type contact It can be provided on the lower layer side than the layer. The light absorption layer 122 is preferably provided on the upper layer side of the buffer layer 121a so that the semiconductor stacked body 12 is formed with good crystallinity, and the first semiconductor layer 121b whose upper surface is a mirror-like flat surface. Is also preferably provided on the upper layer side.
Further, any layer of the base layer 121 may be doped with Mg so as to also serve as the light absorption layer 122.

また、n型半導体層123が良好な結晶性で形成されるように、光吸収層122の上面に直接接して、言い換えると、光吸収層122とn型半導体層123との間に第2半導体層を設けてもよい。当該第2半導体層は、InAlGa1−X−YN(0≦X、0≦Y、X+Y≦1)で表されるアンドープの窒化物系の化合物半導体からなる層が好ましく、アンドープのGaNからなる層を用いることがより好ましい。 Further, the second semiconductor is in direct contact with the upper surface of the light absorption layer 122, in other words, between the light absorption layer 122 and the n type semiconductor layer 123 so that the n type semiconductor layer 123 is formed with good crystallinity. A layer may be provided. The second semiconductor layer, In X Al Y Ga 1- X-Y N (0 ≦ X, 0 ≦ Y, X + Y ≦ 1) layer formed of a compound semiconductor of the nitride-based undoped represented by is preferable, undoped It is more preferable to use a layer made of GaN.

n型半導体層123、活性層124及びp型半導体層125からなる積層体は、光吸収層122の上面に積層される発光素子構造体であり、本実施形態ではLED構造を有するものである。これらの半導体層は、光吸収層122の形成から連続して、好適にはMOCVD法により形成される。これらの半導体層は、InAlGa1−X−YN(0≦X、0≦Y、X+Y≦1)で表される窒化物半導体を好適に用いることができる。 A stacked body including the n-type semiconductor layer 123, the active layer 124, and the p-type semiconductor layer 125 is a light emitting element structure stacked on the upper surface of the light absorption layer 122, and has an LED structure in this embodiment. These semiconductor layers are preferably formed continuously by the MOCVD method after the light absorption layer 122 is formed. These semiconductor layers, In X Al Y Ga 1- X-Y N (0 ≦ X, 0 ≦ Y, X + Y ≦ 1) can be suitably used a nitride semiconductor represented by.

n型半導体層123は、前記した組成の窒化物半導体に、Si,Ge,Snなどのn型不純物がドープされた半導体の結晶で構成され、特にSiをドープすることが好ましい。
なお、n型半導体層123は、n側電極13を設けるための層であるn型コンタクト層、活性層124へのキャリアの注入や閉じ込めを行うための層であるn側クラッド層などを積層した多層構成としてもよい。
The n-type semiconductor layer 123 is composed of a semiconductor crystal in which an n-type impurity such as Si, Ge, or Sn is doped into the nitride semiconductor having the above composition, and it is particularly preferable to dope Si.
The n-type semiconductor layer 123 is formed by laminating an n-type contact layer that is a layer for providing the n-side electrode 13, an n-side cladding layer that is a layer for injecting and confining carriers into the active layer 124, and the like. A multilayer structure may be adopted.

n型半導体層123のn型不純物濃度は、1×1017cm−3以上1×1020cm−3以下程度とすることが好ましく、1×1018cm−3以上1×1019cm−3以下程度とすることがより好ましい。また、n型半導体層123の膜厚は、特に限定されないが、半導体の結晶性が良好に維持されるように、0.5μm以上10μm以下程度とすることが好ましく、1μm以上8μm以下程度とすることがより好ましい。 The n-type impurity concentration of the n-type semiconductor layer 123 is preferably about 1 × 10 17 cm −3 to 1 × 10 20 cm −3 and is preferably 1 × 10 18 cm −3 to 1 × 10 19 cm −3. More preferably, it is about the following. The thickness of the n-type semiconductor layer 123 is not particularly limited, but is preferably about 0.5 μm to 10 μm, and preferably about 1 μm to 8 μm so that the semiconductor crystallinity is maintained well. It is more preferable.

活性層124は、n型半導体層123とp型半導体層125との間に設けられ、これらの半導体層から供給されるキャリアが結合して発光する層である。
活性層124は、量子効果が生ずる薄膜を積層した単一量子井戸又は多重量子井戸構造であることが好ましい。
多重量子構造の場合は、例えば、InGa1−XN(0<X<0.4)を井戸層とし、当該井戸層よりもバンドギャップエネルギーが大きいAlGa1−XN(0≦X<0.3)を障壁層とすることができる。井戸層の膜厚としては、量子効果が得られる程度の膜厚、例えば、1nm以上10nm以下程度、好ましくは2nm以上6nm以下程度とすることができる。また、障壁層の膜厚は、井戸層の膜厚に応じて適宜に定められる。
The active layer 124 is a layer that is provided between the n-type semiconductor layer 123 and the p-type semiconductor layer 125 and emits light by combining carriers supplied from these semiconductor layers.
The active layer 124 preferably has a single quantum well or multiple quantum well structure in which thin films that generate quantum effects are stacked.
In the case of a multiple quantum structure, for example, In X Ga 1-X N (0 <X <0.4) is used as a well layer, and Al X Ga 1-X N (0 ≦ X ) having a band gap energy larger than that of the well layer. X <0.3) can be a barrier layer. The thickness of the well layer can be set to such a thickness that a quantum effect can be obtained, for example, about 1 nm to 10 nm, preferably about 2 nm to 6 nm. Further, the thickness of the barrier layer is appropriately determined according to the thickness of the well layer.

p型半導体層(第2p型半導体層)125は、前記した組成の窒化物半導体に、Mgなどのp型不純物がドープされた半導体の結晶で構成される。
なお、p型半導体層125は、p側電極14を設けるための層であるp型コンタクト層、活性層124へのキャリアの注入や閉じ込めを行うための層であるp側クラッド層などを積層した多層構成としてもよい。
The p-type semiconductor layer (second p-type semiconductor layer) 125 is composed of a semiconductor crystal in which a nitride semiconductor having the above composition is doped with a p-type impurity such as Mg.
The p-type semiconductor layer 125 includes a p-type contact layer that is a layer for providing the p-side electrode 14 and a p-side cladding layer that is a layer for injecting and confining carriers into the active layer 124. A multilayer structure may be adopted.

p型半導体層125のp型不純物濃度は、全面電極141との良好なオーミック接触と、良好な結晶性とを得るために、1×1018cm−3以上1×1021cm−3以下程度とすることが好ましく、5×1019cm−3以上5×1020cm−3以下程度とすることがより好ましい。また、p型半導体層125の膜厚は、特に限定されないが、高い発光出力が得られるように、10nm以上500nm以下程度とすることが好ましく、50nm以上200nm以下程度とすることがより好ましい。 The p-type impurity concentration of the p-type semiconductor layer 125 is about 1 × 10 18 cm −3 or more and 1 × 10 21 cm −3 or less in order to obtain good ohmic contact with the entire surface electrode 141 and good crystallinity. it is preferable that a, more preferably on the order 5 × 10 19 cm -3 or more 5 × 10 20 cm -3 or less. The thickness of the p-type semiconductor layer 125 is not particularly limited, but is preferably about 10 nm to 500 nm, and more preferably about 50 nm to 200 nm so that high light emission output can be obtained.

n側電極13は、半導体積層体12の段差部12aの底面においてn型半導体層123と電気的に接続されており、発光素子1に外部からの電流を供給するためのパッド電極である。
n側電極13は、ワイヤボンディングなどによる外部との接続に適するように、例えば、Ag、Al、Ni、Rh、Au、Cu、Ti、Pt、Pd、Mo、Cr、Wなどの単体金属又はこれらの金属を主成分とする合金などを用いることができ、更には、これらの金属材料を単層で、又は積層したものを利用することができる。なお、n側電極13に合金を用いる場合は、例えば、Al−Si−Cu合金のように、組成元素としてSiなどの非金属元素を含有するものであってもよい。
また、n側電極13は、外部と接続するための上面の所定領域を除き、保護膜15によって被覆されている。
The n-side electrode 13 is electrically connected to the n-type semiconductor layer 123 at the bottom surface of the stepped portion 12 a of the semiconductor stacked body 12, and is a pad electrode for supplying current from the outside to the light emitting element 1.
The n-side electrode 13 is made of, for example, a single metal such as Ag, Al, Ni, Rh, Au, Cu, Ti, Pt, Pd, Mo, Cr, or W so as to be suitable for connection to the outside by wire bonding or the like. An alloy mainly composed of these metals can be used, and further, a single layer or a laminate of these metal materials can be used. In the case where an alloy is used for the n-side electrode 13, for example, a non-metallic element such as Si may be contained as a composition element, such as an Al—Si—Cu alloy.
The n-side electrode 13 is covered with a protective film 15 except for a predetermined region on the upper surface for connection to the outside.

p側電極14は、全面電極141とパッド電極142とから構成され、p型半導体層125のp型半導体層125と電気的に接続されており、発光素子1に外部からの電流を供給するための電極である。
また、p側電極14は、外部と接続するためのパッド電極142の上面の所定領域を除き、保護膜15によって被覆されている。
The p-side electrode 14 includes a full-surface electrode 141 and a pad electrode 142, and is electrically connected to the p-type semiconductor layer 125 of the p-type semiconductor layer 125, so as to supply an external current to the light emitting element 1. Electrode.
The p-side electrode 14 is covered with a protective film 15 except for a predetermined region on the upper surface of the pad electrode 142 for connection to the outside.

全面電極141は、p型半導体層125の上面の略全領域を覆うように設けられ、パッド電極142を介して外部から供給される電流を、p型半導体層125の全面に拡散させるための電流拡散層としての機能を有するものである。
発光素子1がフェイスアップ実装型である場合は、半導体積層体12が発光した光は、全面電極141を介して外部に取り出される。このため、全面電極141は、半導体積層体12が発する光の波長に対して良好な透光性を有することが好ましく、例えば、ZnO、In、ITO(SnドープIn)などの導電性金属酸化物を用いることができる。なかでも、ITOは、可視光領域において高い透光性を有し、導電率の高い材料であることから好適に用いることができる。
一方、発光素子1がフェイスダウン実装型(フリップチップ実装型)である場合は、半導体積層体12が発光した光は、基板11を介して外部に取り出される。このため、全面電極141は、半導体積層体12が発する光の波長に対して良好な光反射性を有することが好ましく、例えば、特に可視光領域で良好な光反射性を有する金属材料としては、Ag、Al又はこれらの何れかの金属を主成分とする合金を好適に用いることができる。
The entire surface electrode 141 is provided so as to cover substantially the entire region of the upper surface of the p-type semiconductor layer 125, and a current for diffusing a current supplied from the outside through the pad electrode 142 to the entire surface of the p-type semiconductor layer 125. It has a function as a diffusion layer.
When the light emitting element 1 is a face-up mounting type, the light emitted from the semiconductor stacked body 12 is extracted to the outside through the entire surface electrode 141. Therefore, the entire surface electrode 141 preferably has a good light-transmissive to the wavelength of light that the semiconductor laminate 12 is emitted, for example, ZnO, In 2 O 3, ITO (Sn -doped In 2 O 3) etc. The conductive metal oxide can be used. Among these, ITO can be preferably used because it is a material having high translucency in the visible light region and high conductivity.
On the other hand, when the light emitting element 1 is a face-down mounting type (flip chip mounting type), the light emitted from the semiconductor laminate 12 is extracted to the outside through the substrate 11. For this reason, the entire surface electrode 141 preferably has good light reflectivity with respect to the wavelength of light emitted from the semiconductor laminate 12, and for example, as a metal material having good light reflectivity particularly in the visible light region, Ag, Al, or an alloy mainly containing any one of these metals can be preferably used.

パッド電極142は、発光素子1に外部からの電流を供給するためのパッド電極であり、全面電極141の上面の一部に設けられている。パッド電極142は、全面電極141を介してp型半導体層125と電気的に接続されており、パッド電極142は、平面視で、略円形状に形成され、外部と接続するための領域である外部接続部142aと、外部接続部142aからp型半導体層125の外縁に沿ってn側電極13側に延伸するように配置された延伸部142bとから構成されている。   The pad electrode 142 is a pad electrode for supplying a current from the outside to the light emitting element 1, and is provided on a part of the upper surface of the entire surface electrode 141. The pad electrode 142 is electrically connected to the p-type semiconductor layer 125 via the entire surface electrode 141. The pad electrode 142 is formed in a substantially circular shape in plan view and is a region for connecting to the outside. The external connection part 142a and the extending part 142b disposed so as to extend from the external connection part 142a along the outer edge of the p-type semiconductor layer 125 to the n-side electrode 13 side.

延伸部142bは、発光素子1がフェイスアップ型で、全面電極141が透光性を有するために電気抵抗が比較的高い場合に、電流を全面電極141により均等に拡散するために設けられるものである。発光素子1がフェイスダウン実装型で、全面電極141が良好な導電性及び光反射性を有する金属材料で形成される場合は、延伸部142bを設けなくともよい。
また、パッド電極142としては、n側電極13と同様の材料を用いることができる。
The extending portion 142b is provided for evenly diffusing the current through the entire surface electrode 141 when the light emitting element 1 is a face-up type and the entire surface electrode 141 has translucency, so that the electrical resistance is relatively high. is there. When the light-emitting element 1 is a face-down mounting type and the entire surface electrode 141 is formed of a metal material having good conductivity and light reflectivity, the extending portion 142b is not necessarily provided.
For the pad electrode 142, the same material as that of the n-side electrode 13 can be used.

保護膜15は、透光性及び絶縁性を有し、半導体積層体12、n側電極13及びp側電極14を被覆する膜である。また、保護膜15は、n側電極13の上面に開口部15nを有し、p側電極14のパッド電極142の外部接続部142aの上面に開口部15pを有している。
保護膜15としては、例えば、SiO、TiO、Alなどの酸化物、SiNなどの窒化物、MgFなどのフッ化物を好適に用いることができる。
The protective film 15 has a light transmitting property and an insulating property, and is a film that covers the semiconductor stacked body 12, the n-side electrode 13, and the p-side electrode 14. Further, the protective film 15 has an opening 15 n on the upper surface of the n-side electrode 13, and an opening 15 p on the upper surface of the external connection portion 142 a of the pad electrode 142 of the p-side electrode 14.
As the protective film 15, for example, oxides such as SiO 2 , TiO 2 , and Al 2 O 3 , nitrides such as SiN, and fluorides such as MgF 2 can be suitably used.

[発光素子の動作]
次に、発光素子1の動作について、図1A及び図1Bを参照して、説明する。
発光素子1は、n側電極13及びp側電極14間に外部電源が接続されると、n型半導体層123及びp型半導体層125間に電流が供給されて活性層124が発光する。
発光素子1がフェイスアップ実装型の場合は、発光素子1が活性層124で発した光は、半導体積層体12内を伝播して、主として発光素子1の上面から外部に取り出される。
また、発光素子1がフェイスダウン実装型の場合は、発光素子1が活性層124で発した光は、半導体積層体12内を伝播して、主として発光素子1の下面から外部に取り出される。
[Operation of light emitting element]
Next, the operation of the light emitting element 1 will be described with reference to FIGS. 1A and 1B.
In the light emitting element 1, when an external power source is connected between the n-side electrode 13 and the p-side electrode 14, current is supplied between the n-type semiconductor layer 123 and the p-type semiconductor layer 125, and the active layer 124 emits light.
When the light-emitting element 1 is a face-up mounting type, light emitted from the active layer 124 by the light-emitting element 1 propagates through the semiconductor stacked body 12 and is extracted mainly from the upper surface of the light-emitting element 1 to the outside.
When the light emitting element 1 is a face-down mounting type, the light emitted from the active layer 124 by the light emitting element 1 propagates through the semiconductor stacked body 12 and is mainly extracted from the lower surface of the light emitting element 1 to the outside.

[発光素子の製造方法]
次に、実施形態に係る発光素子の製造方法について、図2〜図3Iを参照して説明する。
[Method for Manufacturing Light-Emitting Element]
Next, a method for manufacturing a light emitting device according to the embodiment will be described with reference to FIGS.

本実施形態に係る発光素子の製造方法は、基板準備工程S101と、下地層形成工程S102と、光吸収層形成工程S103と、n型半導体層形成工程S104と、活性層形成工程S105と、p型半導体層形成S106と、n型半導体層露出工程S107と、電極形成工程S108と、保護膜形成工程S109と、個片化工程S110と、が含まれている。   The light emitting device manufacturing method according to the present embodiment includes a substrate preparation step S101, an underlayer formation step S102, a light absorption layer formation step S103, an n-type semiconductor layer formation step S104, an active layer formation step S105, a p A type semiconductor layer formation S106, an n-type semiconductor layer exposure step S107, an electrode formation step S108, a protective film formation step S109, and an individualization step S110 are included.

まず、基板準備工程S101において、半導体積層体12を支持するとともに結晶成長させるための基板11を準備する。基板11は、好適には、半導体積層体12を結晶成長させるための主面をC面とするサファイア基板を用いることができる。また、半導体積層体12を結晶成長させる際の転位などの結晶欠陥を低減できるように、基板11の主面上に、エッチング法などにより複数の凸部を形成するようにしてもよい。   First, in the substrate preparation step S101, a substrate 11 for supporting the semiconductor stacked body 12 and for crystal growth is prepared. As the substrate 11, a sapphire substrate whose main surface for crystal growth of the semiconductor stacked body 12 is preferably a C plane can be used. In addition, a plurality of convex portions may be formed on the main surface of the substrate 11 by an etching method or the like so that crystal defects such as dislocations during crystal growth of the semiconductor stacked body 12 can be reduced.

次に、下地層形成工程S102において、発光素子構造体であるn型半導体層123より上層で、良好な結晶性が得られるように、下地層121を形成する。下地層形成工程S102は、サブ工程として、バッファ層形成工程S102aと第1半導体層形成工程S102bとを含んでいる。   Next, in the base layer forming step S102, the base layer 121 is formed so that good crystallinity is obtained above the n-type semiconductor layer 123 which is the light emitting element structure. The underlayer forming step S102 includes a buffer layer forming step S102a and a first semiconductor layer forming step S102b as substeps.

バッファ層形成工程S102aにおいて、基板11上に、前記した材料を用いてバッファ層121aを形成する。バッファ層121aは、例えば、MOCVD法又はスパッタリング法によって、より好ましくはMOCVD法によって、基板11上に直接に形成する。   In the buffer layer forming step S102a, the buffer layer 121a is formed on the substrate 11 using the above-described material. The buffer layer 121a is formed directly on the substrate 11 by, for example, MOCVD or sputtering, more preferably by MOCVD.

具体的には、MOCVD法による場合は、バッファ層121aを形成するために、III族元素であるAlの原料としてTMA(トリメチルアルミニウム)を、Gaの原料としてTMG(トリメチルガリウム)を、Inの原料としてTMI(トリメチルインジウム)を、それぞれ用いることができる。また、V族元素であるNの原料としてNH(アンモニア)ガスを用いることができる。これらの原料ガスの供給量の割合を調整することで、任意の組成の半導体層を形成することができる。また、これらの原料を供給する際のキャリアガスとして、例えば、H、N又はこれらの混合ガスを用いることができる。 Specifically, in the case of the MOCVD method, in order to form the buffer layer 121a, TMA (trimethylaluminum) is used as a raw material for group III element Al, TMG (trimethylgallium) is used as a raw material for Ga, and an In raw material is used. TMI (trimethylindium) can be used respectively. Further, NH 3 (ammonia) gas can be used as a raw material for N which is a group V element. A semiconductor layer having an arbitrary composition can be formed by adjusting the ratio of the supply amounts of these source gases. In addition, for example, H 2 , N 2, or a mixed gas thereof can be used as a carrier gas when supplying these raw materials.

なお、MOCVD法は、バッファ層121aの形成の他に、下地層121の他の層、光吸収層122、n型半導体層123、活性層124及びp型半導体層125の各半導体層の形成法としても好適に用いられる。また、MOCVD法において、n型不純物であるSiの原料としては、例えば、SiH(シラン)を用いることができ、p型不純物であるMgの原料としては、例えば、CpMg(ビスシクロペンタジエニルマグネシウム)を用いることができる。 In addition to the formation of the buffer layer 121a, the MOCVD method is a method for forming the other layers of the base layer 121, the light absorption layer 122, the n-type semiconductor layer 123, the active layer 124, and the p-type semiconductor layer 125. Also preferably used. In the MOCVD method, for example, SiH 4 (silane) can be used as a raw material for Si that is an n-type impurity, and for example, Cp 2 Mg (biscyclopenta) is used as a raw material for Mg that is a p-type impurity. Dienylmagnesium) can be used.

第1半導体層形成工程S102bにおいて、バッファ層121a上に、第1半導体層121bを形成する。
なお、下地層121の最上面である第1半導体層121bの上面は、鏡面状の平坦面となるように形成されることが好ましい。
In the first semiconductor layer forming step S102b, the first semiconductor layer 121b is formed on the buffer layer 121a.
Note that the upper surface of the first semiconductor layer 121b, which is the uppermost surface of the base layer 121, is preferably formed to be a mirror-like flat surface.

次に、光吸収層形成工程S103において、第1半導体層121b上に、光吸収層122を形成する。光吸収層122は、p型不純物、好ましくはMgをドープした前記した組成の半導体を用いて形成される。光吸収層122は、後記する個片化工程S110において、基板11の下面側から照射されるレーザ光を、当該レーザ光がp型半導体層125に損傷を与えない程度に吸収できるような膜厚及びp型不純物濃度で形成される。   Next, in the light absorption layer forming step S103, the light absorption layer 122 is formed on the first semiconductor layer 121b. The light absorption layer 122 is formed using a semiconductor having the above composition doped with a p-type impurity, preferably Mg. The light absorption layer 122 has such a film thickness that the laser light irradiated from the lower surface side of the substrate 11 can be absorbed to such an extent that the laser light does not damage the p-type semiconductor layer 125 in the individualization step S110 described later. And p-type impurity concentration.

次に、n型半導体層形成工程S104において、光吸収層122上にn型半導体層123を形成し、活性層形成工程S105において、n型半導体層123上に活性層124を形成し、更に、p型半導体層形成S106において、活性層124上にp型半導体層125を形成する。これらの半導体層が、例えば、n型コンタクト層及びn側クラッド層や、p側クラッド層及びp型コンタクト層のように多層構成の場合は、それぞれの層に適した組成や不純物のドープ濃度を変えて形成することで、発光素子構造を有する積層体を形成することができる。
また、半導体層を積層した後で、アニール処理をすることによって、p型半導体層125及び光吸収層122をp型化することが好ましい。
Next, in the n-type semiconductor layer forming step S104, the n-type semiconductor layer 123 is formed on the light absorption layer 122. In the active layer forming step S105, the active layer 124 is formed on the n-type semiconductor layer 123. In p-type semiconductor layer formation S <b> 106, the p-type semiconductor layer 125 is formed on the active layer 124. When these semiconductor layers have a multilayer structure such as an n-type contact layer and an n-side cladding layer, or a p-side cladding layer and a p-type contact layer, the composition and impurity doping concentration suitable for each layer are set. By forming differently, a stacked body having a light-emitting element structure can be formed.
In addition, it is preferable that the p-type semiconductor layer 125 and the light absorption layer 122 be made p-type by annealing after the semiconductor layers are stacked.

次に、n型半導体層露出工程S107において、n側電極13を設ける領域及びダイシングストリートとなる領域、すなわち、発光素子1の外縁を示す仮想線である境界線BDに沿った所定幅の領域について、半導体積層体12の上面からエッチングすることによって、段差部12aを形成する。段差部12aは、底面にn型半導体層123が露出する深さに形成される。なお、n型半導体層123がn型コンタクト層を含む多層構成の場合は、段差部12aは、n型コンタクト層が露出する深さに形成される。また、段差部12aの側面には、p型半導体層125、活性層124及びn型半導体層123の一部が露出する。
半導体積層体12のエッチングには、RIE(反応性イオンエッチング)などのドライエッチング法を好適に用いることができるが、ウェットエッチング法を用いることもできる。
Next, in the n-type semiconductor layer exposing step S107, a region where the n-side electrode 13 is provided and a region serving as a dicing street, that is, a region having a predetermined width along the boundary line BD which is a virtual line indicating the outer edge of the light emitting element 1 Then, the step portion 12a is formed by etching from the upper surface of the semiconductor stacked body 12. The step portion 12a is formed to a depth at which the n-type semiconductor layer 123 is exposed on the bottom surface. When the n-type semiconductor layer 123 has a multilayer structure including an n-type contact layer, the stepped portion 12a is formed to a depth at which the n-type contact layer is exposed. Further, a part of the p-type semiconductor layer 125, the active layer 124, and the n-type semiconductor layer 123 is exposed on the side surface of the stepped portion 12a.
For etching the semiconductor stacked body 12, a dry etching method such as RIE (reactive ion etching) can be suitably used, but a wet etching method can also be used.

次に、電極形成工程S108において、段差部12aの底面に露出したn型半導体層123上にn側電極13を、p型半導体層125上にp側電極14を、それぞれ形成する。
この工程では、スパッタリング法や蒸着法などによって、p型半導体層125の上面の略全領域を被覆するように、全面電極141を形成する。その後、スパッタリング法や蒸着法などによって、全面電極141の上面の一部に、パッド電極142を形成する。また、スパッタリング法や蒸着法などによって、段差部12aの底面に、n側電極13を形成する。
なお、パッド電極142とn側電極13とを同じ材料を用いて形成する場合には、パッド電極142とn側電極13とを、同じ工程で形成するようにしてもよい。
Next, in the electrode forming step S108, the n-side electrode 13 and the p-side electrode 14 are formed on the n-type semiconductor layer 123 exposed on the bottom surface of the stepped portion 12a and the p-type semiconductor layer 125, respectively.
In this step, the entire surface electrode 141 is formed so as to cover substantially the entire region of the upper surface of the p-type semiconductor layer 125 by sputtering or vapor deposition. Thereafter, the pad electrode 142 is formed on a part of the upper surface of the full-surface electrode 141 by sputtering or vapor deposition. Further, the n-side electrode 13 is formed on the bottom surface of the stepped portion 12a by sputtering or vapor deposition.
When the pad electrode 142 and the n-side electrode 13 are formed using the same material, the pad electrode 142 and the n-side electrode 13 may be formed in the same process.

n側電極13、全面電極141及びパッド電極142は、それぞれ、これらの電極を形成する材料を用いてウエハ全面に成膜した後に、フォトリソグラフィ法によって、これらの電極の配置領域を被覆するマスクを形成して、エッチングすることによってパターンニングすることができる。
また、これらの電極の配置領域に開口部を有するマスクを形成した後に、これらの電極を形成する材料を用いてウエハ全面に成膜し、その後にマスクを除去するリフトオフ法によってパターニングすることもできる。
なお、後記する保護膜15も同様の手法を用いてパターニングすることができる。
The n-side electrode 13, the entire surface electrode 141, and the pad electrode 142 are each formed on the entire surface of the wafer using a material for forming these electrodes, and then a mask that covers the arrangement region of these electrodes is formed by photolithography. It can be patterned by forming and etching.
Alternatively, after forming a mask having an opening in the arrangement region of these electrodes, a film can be formed on the entire surface of the wafer using a material for forming these electrodes, and then patterned by a lift-off method in which the mask is removed. .
The protective film 15 to be described later can also be patterned using the same method.

次に、保護膜形成工程S109において、スパッタリング法や蒸着法などによって、ウエハ表面の略全面を被覆するように保護膜15を形成する。なお、保護膜15は、n側電極13及びパッド電極142の外部接続するための領域に開口部15n,15pを有するようにパターニングする。   Next, in the protective film forming step S109, the protective film 15 is formed so as to cover substantially the entire surface of the wafer by sputtering or vapor deposition. The protective film 15 is patterned to have openings 15n and 15p in regions for external connection of the n-side electrode 13 and the pad electrode 142.

なお、電極形成工程S108において、全面電極141を形成した後に、全面電極141の上面の一部及び段差部12aの底面の一部に開口部を有するように保護膜15を形成し、その後にパッド電極142及びn側電極13を形成するようにしてもよい。また、その際に、パッド電極142及びn側電極13が、保護膜15の上面にまで延在するように形成してもよい。
以上説明したように、基板準備工程S101〜保護膜形成工程S109の各工程を行うことで、ウエハが準備される。
In the electrode forming step S108, after forming the entire surface electrode 141, the protective film 15 is formed so as to have an opening in a part of the upper surface of the entire surface electrode 141 and a part of the bottom surface of the stepped portion 12a, and then the pad The electrode 142 and the n-side electrode 13 may be formed. At that time, the pad electrode 142 and the n-side electrode 13 may be formed so as to extend to the upper surface of the protective film 15.
As described above, the wafer is prepared by performing each of the substrate preparation step S101 to the protective film formation step S109.

次に、個片化工程(個片化する工程)S110において、レーザダイシング法によって、ウエハを切断予定ラインである境界線BDに沿って切断することで発光素子1を個片化する。
個片化工程S110には、サブ工程としてレーザ光照射工程S110aと分離工程S110bとが含まれる。
Next, in the individualization step (individualization step) S110, the light emitting element 1 is separated into individual pieces by cutting the wafer along a boundary line BD that is a cutting scheduled line by a laser dicing method.
The singulation process S110 includes a laser light irradiation process S110a and a separation process S110b as sub-processes.

まず、レーザ光照射工程(改質領域を形成する工程)S110aにおいて、レーザ光照射装置201を用いて、境界線BDに沿って、基板11の下面側から、基板11の内部に集光するようにレーザ光L2を照射する。これによって、基板11は、集光点Fの近傍の領域に改質領域11aが形成される。基板11は、改質領域11aを起点として容易に分離できるようになる。
改質領域11aは、基板11の厚さ方向の一部に形成すればよいが、集光点Fを厚さ方向に多段階に変えて、複数回レーザ光照射することで、厚さ方向に広幅の改質領域11aを形成するようにしてもよい。これによって、ウエハをより容易に分離することができる。
First, in the laser beam irradiation step (step of forming a modified region) S110a, the laser beam irradiation apparatus 201 is used to collect light from the lower surface side of the substrate 11 to the inside of the substrate 11 along the boundary line BD. Is irradiated with a laser beam L2. As a result, the modified region 11 a is formed on the substrate 11 in the region near the condensing point F. The substrate 11 can be easily separated starting from the modified region 11a.
The modified region 11a may be formed in a part of the substrate 11 in the thickness direction. However, by changing the condensing point F in multiple steps in the thickness direction and irradiating the laser beam multiple times, A wide modified region 11a may be formed. As a result, the wafer can be more easily separated.

また、基板11の下面側から照射されるレーザ光L2は、基板11の内部に設定された集光点F及びその近傍において基板11を改質させるために使われるが、レーザ光L2の一部は基板11を透過して、下面から半導体積層体12の内部に入射し、更に上方に伝播する。半導体積層体12の下面から入射したレーザ光L2は、p型半導体からなる光吸収層122が形成されていることによって当該光吸収層122で吸収される。このため、光吸収層122を透過して更に上方に伝播するレーザ光L3の強度が低減される。   The laser beam L2 irradiated from the lower surface side of the substrate 11 is used to modify the substrate 11 at and near the condensing point F set inside the substrate 11, but a part of the laser beam L2 is used. Transmits through the substrate 11, enters the inside of the semiconductor stacked body 12 from the lower surface, and further propagates upward. The laser light L2 incident from the lower surface of the semiconductor stacked body 12 is absorbed by the light absorption layer 122 because the light absorption layer 122 made of a p-type semiconductor is formed. For this reason, the intensity | strength of the laser beam L3 which permeate | transmits the light absorption layer 122 and propagates further upwards is reduced.

p型半導体層125は、半導体積層体12の他の半導体層に比べてレーザ光L3を吸収して損傷を受けやすい。特に、段差部12aを形成するためにエッチングされた領域の近傍のp型半導体層125がエッチングによりダメージを受けている場合は、レーザ光L3を吸収することによって、より損傷を受けやすくなっている。また、p型半導体層125が損傷を受けることによって、発光素子1の電気的特性が劣化する。
本実施形態では、基板11からn型半導体層123までの間に光吸収層122を設けることで、p型半導体層125に照射されるレーザ光L3の強度を低減することができる。このため、レーザ光L3によるp型半導体層125の損傷を低減することができる。その結果、発光素子1の電気的特性の劣化を抑制することができる。
The p-type semiconductor layer 125 absorbs the laser light L3 and is more easily damaged than the other semiconductor layers of the semiconductor stacked body 12. In particular, when the p-type semiconductor layer 125 in the vicinity of the region etched to form the stepped portion 12a is damaged by etching, it is more easily damaged by absorbing the laser light L3. . Further, the p-type semiconductor layer 125 is damaged, so that the electrical characteristics of the light emitting element 1 are deteriorated.
In the present embodiment, by providing the light absorption layer 122 between the substrate 11 and the n-type semiconductor layer 123, the intensity of the laser light L3 irradiated to the p-type semiconductor layer 125 can be reduced. For this reason, damage to the p-type semiconductor layer 125 due to the laser light L3 can be reduced. As a result, deterioration of the electrical characteristics of the light emitting element 1 can be suppressed.

また、光吸収層122として、半導体積層体12を構成するp型半導体層125と同じ又は類似した組成の半導体層を用いることで、光吸収層122の上方に積層され、発光素子構造を有する積層体を、良好な結晶性で形成することができる。   Further, by using a semiconductor layer having the same or similar composition as that of the p-type semiconductor layer 125 constituting the semiconductor stacked body 12 as the light absorption layer 122, the light absorption layer 122 is stacked above the light absorption layer 122 and has a light emitting element structure. The body can be formed with good crystallinity.

レーザ光照射装置201は、光源部201aと集光レンズなどの集光部201bとを備えている。レーザ光照射装置201は、光源部201aから出射されたレーザ光L1を集光部201bによって集光することで、集光点Fに集光されるようにレーザ光L2を出射するものである。
また、レーザ光照射装置201は、ウエハとの相対的な位置を移動させることで、レーザ光L2の集光点Fを、ウエハの平面内の任意の方向に移動できるように構成されている。
The laser beam irradiation apparatus 201 includes a light source unit 201a and a condensing unit 201b such as a condensing lens. The laser beam irradiation device 201 emits the laser beam L2 so that the laser beam L1 emitted from the light source unit 201a is condensed by the condensing unit 201b so as to be condensed at the condensing point F.
Further, the laser beam irradiation apparatus 201 is configured to move the condensing point F of the laser beam L2 in an arbitrary direction within the plane of the wafer by moving the position relative to the wafer.

レーザダイシングに用いるレーザ光としては、500nm以上1100nm以下の範囲、好ましくは700nm以上1000nm以下の範囲に中心波長を有するフェムト秒レーザ、ピコ秒レーザ、ナノ秒レーザなどのパルスレーザを用いることが好ましく、特にフェムト秒レーザがより好ましい。
このようなレーザ光を発する光源部201aとしては、例えば、Nd:YAG(イットリウム・アルミニウム・ガーネット)レーザ、NdYVOレーザ、Nd:YLF(イットリウム・リチウム・フロライド)レーザ、チタンサファイアレーザなどを挙げることができる。
As the laser light used for laser dicing, it is preferable to use a pulse laser such as a femtosecond laser, a picosecond laser, or a nanosecond laser having a center wavelength in the range of 500 nm to 1100 nm, preferably in the range of 700 nm to 1000 nm. In particular, a femtosecond laser is more preferable.
Examples of the light source unit 201a that emits such laser light include an Nd: YAG (yttrium, aluminum, garnet) laser, an NdYVO 4 laser, an Nd: YLF (yttrium, lithium, fluoride) laser, and a titanium sapphire laser. Can do.

次に、分離工程(分離する工程)S110bにおいて、レーザ光照射工程S110aで形成した改質領域11aを起点として、境界線BDに沿ってウエハを分離(切断)することで、発光素子1を個片化する。分離工程S110bは、エキスパンドシート301を用いる方法やブレード302を用いる方法などで行うことができる。   Next, in the separation step (separation step) S110b, the light emitting element 1 is separated by separating (cutting) the wafer along the boundary line BD starting from the modified region 11a formed in the laser light irradiation step S110a. Tidy up. The separation step S110b can be performed by a method using the expanded sheet 301 or a method using the blade 302.

エキスパンドシート301を用いる方法は(図3J参照)、レーザ光照射工程を行った後の基板11の下面側にエキスパンドシート301を貼付し、エキスパンドシート301を伸長するものである。これによって、境界線BDに沿って形成された改質領域11aを起点として、基板11とともに、基板11上に積層された半導体積層体12及び保護膜15を発光素子1ごとに分離することができる。   In the method using the expanded sheet 301 (see FIG. 3J), the expanded sheet 301 is attached to the lower surface side of the substrate 11 after performing the laser light irradiation step, and the expanded sheet 301 is extended. As a result, starting from the modified region 11 a formed along the boundary line BD, the semiconductor stacked body 12 and the protective film 15 stacked on the substrate 11 can be separated for each light emitting element 1 together with the substrate 11. .

また、ブレード302を用いる方法は(図3K参照)、基板11の下面側から、境界線BDに沿って、ブレード302のナイフエッジを押し当てるものである。これによって、改質領域11aを起点として、基板11とともに、基板11上に積層された半導体積層体12及び保護膜15を発光素子1ごとに分離することができる。なお、ブレード302を基板11の下面側から押し当てる前に、ウエハの上面側に保護シートを貼付するようにしてもよい。   In the method using the blade 302 (see FIG. 3K), the knife edge of the blade 302 is pressed from the lower surface side of the substrate 11 along the boundary line BD. Thus, the semiconductor stacked body 12 and the protective film 15 stacked on the substrate 11 together with the substrate 11 can be separated for each light emitting element 1 from the modified region 11a. Note that a protective sheet may be attached to the upper surface side of the wafer before the blade 302 is pressed from the lower surface side of the substrate 11.

また、レーザ光の出力を上げると割断を促進させ易くなるため、ブレイク工程を行わないで個片化が可能となるが、レーザ光の出力を上げ過ぎると半導体積層体12が損傷し易くなるため、電気的特性が劣化する恐れがある。本実施形態によれば、半導体積層体12に向かうレーザ光を光吸収層122により好適に吸収して半導体積層体12の損傷を抑制することができる。従って、ブレイク工程を省略してウエハの個片化を行うことができる。   Further, since it becomes easy to promote cleaving when the output of the laser beam is increased, it is possible to singulate without performing the breaking process. However, if the output of the laser beam is increased too much, the semiconductor laminate 12 is easily damaged. The electrical characteristics may be deteriorated. According to this embodiment, the laser beam directed toward the semiconductor stacked body 12 can be suitably absorbed by the light absorption layer 122, and damage to the semiconductor stacked body 12 can be suppressed. Therefore, it is possible to separate the wafers by omitting the breaking process.

以上の工程を行うことによって、発光素子1を製造することができる。   The light emitting element 1 can be manufactured by performing the above process.

[電気的特性の劣化抑制の確認実験]
本実施形態に係る発光素子の製造方法の効果を確認するために、光吸収層を設けた実験例の発光素子と、光吸収層を有さない比較例の発光素子とを作製し、レーザ光照射工程でのレーザ光照射による電気的特性の劣化として、リーク発生の割合の違いを調べた。
なお、ウエハごとに、当該ウエハ上に形成された個々の発光素子について、電極にプローブを接触させてレーザ光照射の前後におけるリークの有無を検査し、レーザ光照射前にリーク発生せずに、レーザ光照射後にリーク発生した発光素子の割合を算出した。
[Confirmation test for suppressing deterioration of electrical characteristics]
In order to confirm the effect of the manufacturing method of the light emitting device according to the present embodiment, a light emitting device of an experimental example provided with a light absorbing layer and a light emitting device of a comparative example having no light absorbing layer were manufactured, and laser light was produced. As the deterioration of the electrical characteristics due to laser light irradiation in the irradiation process, the difference in the rate of occurrence of leakage was investigated.
For each wafer, for each light-emitting element formed on the wafer, a probe is brought into contact with the electrode to inspect for leakage before and after laser light irradiation, and without leaking before laser light irradiation, The ratio of light emitting elements that leaked after laser light irradiation was calculated.

また、光吸収層を設けた実験例の発光素子のサンプルとして、光吸収層の積層位置、膜厚、p型不純物であるMgの流量を、後記するように変化させて作製した。特に断らない限り、各実験例及び比較例において、発光素子のその他の作製条件は同じである。   In addition, as a sample of the light emitting element of the experimental example provided with the light absorption layer, it was manufactured by changing the stacking position of the light absorption layer, the film thickness, and the flow rate of Mg as the p-type impurity as described later. Unless otherwise specified, other manufacturing conditions of the light-emitting element are the same in each experimental example and comparative example.

半導体積層体の積層構造は、図1Bに示した積層構造と略同じであるが、光吸収層とn型半導体層との間に、アンドープの第2半導体層を形成した。各層の半導体の組成及び膜厚は、次の通りである。   The stacked structure of the semiconductor stacked body is substantially the same as the stacked structure shown in FIG. 1B, but an undoped second semiconductor layer is formed between the light absorption layer and the n-type semiconductor layer. The composition and film thickness of the semiconductor of each layer are as follows.

(基板及び半導体積層体の構成)
基板 :サファイア(主面はC面),150μm
バッファ層 :AlGaN,18nm
第1半導体層 :GaN,3000nm
光吸収層 :GaN(Mgドープ),200nm
第2半導体層 :GaN,4800nm
n型半導体層 :GaN(Siドープ),5000nm
活性層 :InGaN/GaNを総膜厚60nm
p型半導体層 :AlGaN(Mgドープ),150nm
(光吸収層の形成条件)
光吸収層の厚さ:0nm(比較例)、200nm(実験例1,2)
Mg流量:10cm/分(実験例1)、100cm/分(実験例2)
(Configuration of substrate and semiconductor laminate)
Substrate: Sapphire (main surface is C-plane), 150μm
Buffer layer: AlGaN, 18 nm
First semiconductor layer: GaN, 3000 nm
Light absorption layer: GaN (Mg doped), 200 nm
Second semiconductor layer: GaN, 4800 nm
n-type semiconductor layer: GaN (Si-doped), 5000 nm
Active layer: InGaN / GaN with a total film thickness of 60 nm
p-type semiconductor layer: AlGaN (Mg doped), 150 nm
(Conditions for forming the light absorption layer)
Light absorption layer thickness: 0 nm (comparative example), 200 nm (experimental examples 1 and 2)
Mg flow rate: 10 cm 3 / min (Experiment 1), 100 cm 3 / min (Experiment 2)

以下に、各条件で作製した発光素子の、レーザ光照射によるリーク発生率を示す。
なお、比較例、実験例1,2の発光素子は、半導体積層体をそれぞれ異なる製造装置で作製した。
The rate of leakage due to laser light irradiation of a light emitting element manufactured under each condition is shown below.
In addition, the light emitting element of a comparative example and experiment examples 1 and 2 produced the semiconductor laminated body with a different manufacturing apparatus, respectively.

(リーク発生率)
比較例(光吸収層なし):4.5%
実験例1(膜厚:200nm,Mg流量:10cm/分,Mg濃度:1.02×1019cm−3):3.5%
実験例2(膜厚:200nm,Mg流量:100cm/分,Mg濃度:3.37×1019cm−3):1.0%
(Leakage rate)
Comparative example (without light absorbing layer): 4.5%
Experimental Example 1 (film thickness: 200 nm, Mg flow rate: 10 cm 3 / min, Mg concentration: 1.02 × 10 19 cm −3 ): 3.5%
Experimental Example 2 (film thickness: 200 nm, Mg flow rate: 100 cm 3 / min, Mg concentration: 3.37 × 10 19 cm −3 ): 1.0%

本実験に示した各サンプルの検査結果により、光吸収層の膜厚が同じ場合では、光吸収層を形成する際のMg流量を多くして光吸収層中の不純物濃度を高くする方がリーク発生率を低減できることが確認できた。   According to the test results of each sample shown in this experiment, when the thickness of the light absorption layer is the same, increasing the Mg flow rate when forming the light absorption layer to increase the impurity concentration in the light absorption layer causes leakage. It was confirmed that the incidence could be reduced.

以上説明したように、光吸収層を設けることによって、レーザ光照射によるリーク発生の割合を低減できること、すなわち、発光素子の電気的特性の劣化を抑制できることが確認できた。   As described above, it was confirmed that by providing the light absorption layer, it is possible to reduce the rate of leakage due to laser light irradiation, that is, to suppress the deterioration of the electrical characteristics of the light emitting element.

以上、本発明の実施形態に係る発光素子の製造方法について、発明を実施するための形態により具体的に説明したが、本発明の趣旨はこれらの記載に限定されるものではなく、特許請求の範囲の記載に基づいて広く解釈されなければならない。また、これらの記載に基づいて種々変更、改変などしたものも本発明の趣旨に含まれることはいうまでもない。   As mentioned above, although the manufacturing method of the light emitting element which concerns on embodiment of this invention was concretely demonstrated by the form for inventing, the meaning of this invention is not limited to these description, Claim It should be interpreted broadly based on the scope description. Needless to say, various changes and modifications based on these descriptions are also included in the spirit of the present invention.

本開示の実施形態に係る発光素子の製造方法によって製造される発光素子は、液晶ディスプレイのバックライト光源、各種照明器具、大型ディスプレイ、広告や行き先案内などの各種表示装置、更には、デジタルビデオカメラ、ファクシミリ、コピー機、スキャナなどにおける画像読取装置、プロジェクタ装置など、種々の光源に利用することができる。   A light emitting device manufactured by a method of manufacturing a light emitting device according to an embodiment of the present disclosure includes a backlight source of a liquid crystal display, various lighting fixtures, a large display, various display devices such as an advertisement and a destination guide, and a digital video camera It can be used for various light sources such as an image reading device in a facsimile, a copier, a scanner, a projector device, and the like.

1 発光素子
11 基板
11a 改質領域
12 半導体積層体
12a 段差部
121 下地層
121a バッファ層
121b 第1半導体層
122 光吸収層(第1p型半導体層)
123 n型半導体層
124 活性層
125 p型半導体層(第2p型半導体層)
13 n側電極
14 p側電極
141 全面電極
142 パッド電極
142a 外部接続部
142b 延伸部
15 保護膜
15n,15p 開口部
201 レーザ光照射装置
201a 光源部
201b 集光部
301 エキスパンドシート
302 ブレード
BD 境界線(切断予定ライン)
F 集光点
L1,L2,L3 レーザ光
DESCRIPTION OF SYMBOLS 1 Light emitting element 11 Substrate 11a Modified area | region 12 Semiconductor laminated body 12a Step part 121 Base layer 121a Buffer layer 121b 1st semiconductor layer 122 Light absorption layer (1st p-type semiconductor layer)
123 n-type semiconductor layer 124 active layer 125 p-type semiconductor layer (second p-type semiconductor layer)
13 n side electrode 14 p side electrode 141 full surface electrode 142 pad electrode 142a external connection part 142b extension part 15 protective film 15n, 15p opening part 201 laser light irradiation apparatus 201a light source part 201b light collecting part 301 expanding sheet 302 blade BD boundary line ( Scheduled cutting line)
F Condensing point L1, L2, L3 Laser light

Claims (10)

基板と、窒化物半導体からなる第1p型半導体層、窒化物半導体からなりn側電極が形成されたn型半導体層、窒化物半導体からなる活性層及び窒化物半導体からなりp側電極が形成された第2p型半導体層が前記基板の側から順に前記基板上に積層された半導体積層体と、を有するウエハを準備する工程と、
前記基板の下面側から前記基板にレーザ光を照射することにより、前記基板に改質領域を形成する工程と、
前記改質領域を起点として、前記ウエハを個々の発光素子に分離する工程と、を含む発光素子の製造方法。
A substrate, a first p-type semiconductor layer made of nitride semiconductor, an n-type semiconductor layer made of nitride semiconductor and formed with an n-side electrode, an active layer made of nitride semiconductor, and a p-side electrode made of nitride semiconductor are formed Preparing a wafer having a semiconductor stacked body in which the second p-type semiconductor layer is stacked on the substrate in order from the substrate side;
Irradiating the substrate with laser light from the lower surface side of the substrate to form a modified region on the substrate;
And a step of separating the wafer into individual light emitting elements starting from the modified region.
前記第1p型半導体層は、不純物としてMgがドープされている請求項1に記載の発光素子の製造方法。   The light emitting device manufacturing method according to claim 1, wherein the first p-type semiconductor layer is doped with Mg as an impurity. 前記第1p型半導体層は、膜厚が10nm以上である請求項1又は請求項2に記載の発光素子の製造方法。   The method for manufacturing a light emitting element according to claim 1, wherein the first p-type semiconductor layer has a thickness of 10 nm or more. 前記第1p型半導体層は、不純物濃度が1017cm−3以上1021cm−3以下である請求項1乃至請求項3の何れか一項に記載の発光素子の製造方法。 4. The method for manufacturing a light-emitting element according to claim 1, wherein the first p-type semiconductor layer has an impurity concentration of 10 17 cm −3 or more and 10 21 cm −3 or less. 前記半導体積層体は、エッチングにより前記第2p型半導体層の一部が除去される請求項1乃至請求項4の何れか一項に記載の発光素子の製造方法。   5. The method for manufacturing a light-emitting element according to claim 1, wherein a part of the second p-type semiconductor layer is removed from the semiconductor stacked body by etching. 前記半導体積層体は、前記第1p型半導体層と前記n型半導体層との間に、アンドープの窒化物半導体層を有する請求項1乃至請求項5の何れか一項に記載の発光素子の製造方法。   The light emitting device according to any one of claims 1 to 5, wherein the semiconductor stacked body includes an undoped nitride semiconductor layer between the first p-type semiconductor layer and the n-type semiconductor layer. Method. 前記半導体積層体は、前記基板の上面に接して形成されるバッファ層を有する請求項1乃至請求項6の何れか一項に記載の発光素子の製造方法。   The method for manufacturing a light-emitting element according to claim 1, wherein the semiconductor stacked body includes a buffer layer formed in contact with an upper surface of the substrate. 前記改質領域を形成する工程において、
前記レーザ光を、平面視で、複数の前記発光素子に分割するための切断予定ラインに沿って、前記基板の内部に集光点を合わせて照射することにより、前記ウエハを前記切断予定ラインに沿って切断するための前記改質領域を前記基板の内部に形成する請求項1乃至請求項7の何れか一項に記載の発光素子の製造方法。
In the step of forming the modified region,
By irradiating the laser beam along the planned cutting line for dividing the laser light into a plurality of the light emitting elements in a plan view with the converging point aligned inside the substrate, the wafer is formed on the planned cutting line. The method for manufacturing a light emitting element according to claim 1, wherein the modified region for cutting along the substrate is formed inside the substrate.
前記改質領域を形成する工程において、前記レーザ光として、500nm以上1100nm以下の範囲に中心波長を有するフェムト秒レーザを用いる請求項1乃至請求項8の何れか一項に記載の発光素子の製造方法。   The light emitting element manufacturing method according to any one of claims 1 to 8, wherein in the step of forming the modified region, a femtosecond laser having a center wavelength in a range of 500 nm to 1100 nm is used as the laser light. Method. 基板と、窒化物半導体からなる第1p型半導体層、窒化物半導体からなりn側電極が形成されたn型半導体層、窒化物半導体からなる活性層及び窒化物半導体からなりp側電極が形成された第2p型半導体層が前記基板の側から順に前記基板上に積層された半導体積層体と、を有するウエハを準備する工程と、
前記基板の下面側から前記基板にレーザ光を照射することにより、前記ウエハを個々の発光素子に個片化する工程と、を含む発光素子の製造方法。
A substrate, a first p-type semiconductor layer made of nitride semiconductor, an n-type semiconductor layer made of nitride semiconductor and formed with an n-side electrode, an active layer made of nitride semiconductor, and a p-side electrode made of nitride semiconductor are formed Preparing a wafer having a semiconductor stacked body in which the second p-type semiconductor layer is stacked on the substrate in order from the substrate side;
Irradiating the substrate with laser light from the lower surface side of the substrate to divide the wafer into individual light emitting elements.
JP2015230186A 2015-03-24 2015-11-26 Method for manufacturing light emitting device Active JP6146455B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/079,052 US9873170B2 (en) 2015-03-24 2016-03-24 Method of manufacturing light emitting element

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015060500 2015-03-24
JP2015060500 2015-03-24
JP2015079935 2015-04-09
JP2015079935 2015-04-09

Publications (2)

Publication Number Publication Date
JP2016184718A true JP2016184718A (en) 2016-10-20
JP6146455B2 JP6146455B2 (en) 2017-06-14

Family

ID=57241923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015230186A Active JP6146455B2 (en) 2015-03-24 2015-11-26 Method for manufacturing light emitting device

Country Status (1)

Country Link
JP (1) JP6146455B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108206226A (en) * 2016-12-16 2018-06-26 日亚化学工业株式会社 The manufacturing method and light-emitting component of light-emitting component
JP2018101771A (en) * 2016-12-16 2018-06-28 日亜化学工業株式会社 Method for manufacturing light-emitting element
JP2018174164A (en) * 2017-03-31 2018-11-08 日亜化学工業株式会社 Method of manufacturing light-emitting element
JP2019046862A (en) * 2017-08-30 2019-03-22 日亜化学工業株式会社 Method for manufacturing light-emitting element
US11056389B2 (en) 2019-05-17 2021-07-06 Panasonic Intellectual Property Management Co., Ltd. Method of manufacture of group III nitride semiconductor

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11224866A (en) * 1997-12-03 1999-08-17 Ngk Insulators Ltd Laser dividing and cutting method
JP2000031539A (en) * 1998-06-05 2000-01-28 Hewlett Packard Co <Hp> Light emitting diode and its manufacture
JP2002009341A (en) * 2000-06-26 2002-01-11 Toyoda Gosei Co Ltd Iii nitride compound semiconductor element
JP2005184032A (en) * 2002-03-12 2005-07-07 Hamamatsu Photonics Kk Method for dicing substrate
JP2007095786A (en) * 2005-09-27 2007-04-12 Toyoda Gosei Co Ltd Group iii nitride-based compound semiconductor light emitting element
JP2007311371A (en) * 2006-05-15 2007-11-29 Mitsubishi Cable Ind Ltd Method of manufacturing nitride semiconductor device
JP2008006492A (en) * 2006-06-30 2008-01-17 Disco Abrasive Syst Ltd Processing method of sapphire substrate
JP2010103424A (en) * 2008-10-27 2010-05-06 Showa Denko Kk Method of manufacturing semiconductor light-emitting element
JP2011181909A (en) * 2010-02-02 2011-09-15 Mitsubishi Chemicals Corp Method of manufacturing semiconductor chip
JP2012142401A (en) * 2010-12-28 2012-07-26 Showa Denko Kk Semiconductor chip manufacturing method and semiconductor wafer division method
JP2013042119A (en) * 2011-07-21 2013-02-28 Hamamatsu Photonics Kk Light-emitting element manufacturing method
JP2013098298A (en) * 2011-10-31 2013-05-20 Toyoda Gosei Co Ltd Group iii nitride semiconductor light-emitting element manufacturing method
US20130234149A1 (en) * 2012-03-09 2013-09-12 Electro Scientific Industries, Inc. Sidewall texturing of light emitting diode structures
JP2014033029A (en) * 2012-08-01 2014-02-20 Toshiba Corp Semiconductor light-emitting element and method of manufacturing the same

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11224866A (en) * 1997-12-03 1999-08-17 Ngk Insulators Ltd Laser dividing and cutting method
JP2000031539A (en) * 1998-06-05 2000-01-28 Hewlett Packard Co <Hp> Light emitting diode and its manufacture
JP2002009341A (en) * 2000-06-26 2002-01-11 Toyoda Gosei Co Ltd Iii nitride compound semiconductor element
JP2005184032A (en) * 2002-03-12 2005-07-07 Hamamatsu Photonics Kk Method for dicing substrate
JP2007095786A (en) * 2005-09-27 2007-04-12 Toyoda Gosei Co Ltd Group iii nitride-based compound semiconductor light emitting element
JP2007311371A (en) * 2006-05-15 2007-11-29 Mitsubishi Cable Ind Ltd Method of manufacturing nitride semiconductor device
JP2008006492A (en) * 2006-06-30 2008-01-17 Disco Abrasive Syst Ltd Processing method of sapphire substrate
JP2010103424A (en) * 2008-10-27 2010-05-06 Showa Denko Kk Method of manufacturing semiconductor light-emitting element
JP2011181909A (en) * 2010-02-02 2011-09-15 Mitsubishi Chemicals Corp Method of manufacturing semiconductor chip
JP2012142401A (en) * 2010-12-28 2012-07-26 Showa Denko Kk Semiconductor chip manufacturing method and semiconductor wafer division method
JP2013042119A (en) * 2011-07-21 2013-02-28 Hamamatsu Photonics Kk Light-emitting element manufacturing method
JP2013098298A (en) * 2011-10-31 2013-05-20 Toyoda Gosei Co Ltd Group iii nitride semiconductor light-emitting element manufacturing method
US20130234149A1 (en) * 2012-03-09 2013-09-12 Electro Scientific Industries, Inc. Sidewall texturing of light emitting diode structures
JP2014033029A (en) * 2012-08-01 2014-02-20 Toshiba Corp Semiconductor light-emitting element and method of manufacturing the same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7144684B2 (en) 2016-12-16 2022-09-30 日亜化学工業株式会社 light emitting element
JP2018101771A (en) * 2016-12-16 2018-06-28 日亜化学工業株式会社 Method for manufacturing light-emitting element
US10505072B2 (en) 2016-12-16 2019-12-10 Nichia Corporation Method for manufacturing light emitting element
JP2019220723A (en) * 2016-12-16 2019-12-26 日亜化学工業株式会社 Method for manufacturing light-emitting element
US11056612B2 (en) 2016-12-16 2021-07-06 Nichia Corporation Light emitting element
CN108206226A (en) * 2016-12-16 2018-06-26 日亚化学工业株式会社 The manufacturing method and light-emitting component of light-emitting component
JP2022164879A (en) * 2016-12-16 2022-10-27 日亜化学工業株式会社 Method for manufacturing light-emitting element
US11855238B2 (en) 2016-12-16 2023-12-26 Nichia Corporation Light emitting element
JP7445160B2 (en) 2016-12-16 2024-03-07 日亜化学工業株式会社 light emitting element
JP2018174164A (en) * 2017-03-31 2018-11-08 日亜化学工業株式会社 Method of manufacturing light-emitting element
US10490694B2 (en) 2017-03-31 2019-11-26 Nichia Corporation Method for manufacturing light emitting element
JP2019046862A (en) * 2017-08-30 2019-03-22 日亜化学工業株式会社 Method for manufacturing light-emitting element
US11056389B2 (en) 2019-05-17 2021-07-06 Panasonic Intellectual Property Management Co., Ltd. Method of manufacture of group III nitride semiconductor

Also Published As

Publication number Publication date
JP6146455B2 (en) 2017-06-14

Similar Documents

Publication Publication Date Title
US9873170B2 (en) Method of manufacturing light emitting element
US8004006B2 (en) Nitride semiconductor light emitting element
EP2302705B1 (en) Supporting substrate for fabrication of semiconductor light emitting device and semiconductor light emitting device using the same
US7947995B2 (en) Gallium nitride-based compound semiconductor light emitting device
JP6146455B2 (en) Method for manufacturing light emitting device
TWI425664B (en) Semiconductor light-emitting device and method for producing the same
JP2005150675A (en) Semiconductor light-emitting diode and its manufacturing method
JP6047989B2 (en) Semiconductor light emitting device and manufacturing method thereof
US20060202211A1 (en) Method for fabricating light-emitting device utilizing substrate transfer by laser decomposition
KR100992497B1 (en) Light-emitting diode and method for fabrication thereof
JPWO2006082687A1 (en) GaN-based light emitting diode and light emitting device
WO2007072871A1 (en) Method for manufacturing nitride semiconductor light emitting element
JP2011505699A (en) Gallium nitride thin LED with enhanced light output
JPWO2016163083A1 (en) Nitride semiconductor light emitting device
US7759219B2 (en) Method of manufacturing nitride semiconductor device
JP4804930B2 (en) Method of manufacturing nitride semiconductor device
US20140197374A1 (en) Method for manufacturing a nitride semiconductor light emitting device and nitride semiconductor light emitting device manufactured thereby
US8772808B2 (en) Semiconductor light emitting element and manufacturing method thereof
US20120080689A1 (en) Light emitting diode, light emitting diode lamp, and lighting apparatus
JP2007200932A5 (en)
US20150228848A1 (en) Nitride semiconductor light-emitting element and method for producing same
JP2008117824A (en) Method of manufacturing nitride-based semiconductor element
JP2008001540A (en) Method for manufacturing nitride semiconductor crystal
JP2010263251A (en) Light-emitting device and method of manufacturing the same
US20140335677A1 (en) Method for separating epitaxial layer from growth substrate

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170501

R150 Certificate of patent or registration of utility model

Ref document number: 6146455

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250