JP2016181682A - 半導体構造での層の上面を保護する方法 - Google Patents

半導体構造での層の上面を保護する方法 Download PDF

Info

Publication number
JP2016181682A
JP2016181682A JP2016039882A JP2016039882A JP2016181682A JP 2016181682 A JP2016181682 A JP 2016181682A JP 2016039882 A JP2016039882 A JP 2016039882A JP 2016039882 A JP2016039882 A JP 2016039882A JP 2016181682 A JP2016181682 A JP 2016181682A
Authority
JP
Japan
Prior art keywords
metal layer
layer
functional
sacrificial
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016039882A
Other languages
English (en)
Other versions
JP6538590B2 (ja
Inventor
ヨハン・スウェルツ
Swerts Johan
ソフィー・マルテンス
Mertens Sofie
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2016181682A publication Critical patent/JP2016181682A/ja
Application granted granted Critical
Publication of JP6538590B2 publication Critical patent/JP6538590B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/021—Cleaning or etching treatments
    • C23C14/022—Cleaning or etching treatments by means of bombardment with energetic particles or radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/028—Physical treatment to alter the texture of the substrate surface, e.g. grinding, polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/18—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates by cathode sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/18—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates by cathode sputtering
    • H01F41/183—Sputtering targets therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】先行技術の改善を提供する。
【解決手段】本発明は、半導体構造での層（１０４，３０４）の上面（１０８）を保護するための方法であって、基板（１０２）上に、上面（１０８）を有する層（１０４，３０４）を設け（５０２）、上面（１０８）の上に犠牲金属層（１０６）を堆積し（５０４）、犠牲金属層（１０６）の上に機能金属層（１１０，３１２）を堆積し（５０６）、犠牲金属層（１０６）は、機能金属層（１１０，３１２）の堆積の際にスパッタリングによって除去され、その結果、界面（１１２）が上面（１０８）と機能金属層（１１０，３１２）との間に形成され、機能金属層（１１０，３１２）の堆積の際、犠牲金属層（１０６）は、上面（１０８）を保護する。
【選択図】図１ａ

Description

本発明は、半導体構造での層の上面を保護する方法に関する。
長年に渡って、半導体デバイスは、一貫してより小さな構造サイズに移行しており、より多くの機能を各デバイスに収納している。この増加した単位面積当りの容量は、デバイス専有面積およびコストを削減する。しかしながら、サイズ縮小は、問題がないわけではない。一般に、半導体デバイスの製造は、複数の層を含む半導体構造の製造を含む。適切な材料を選択することによって、複数の層の各々は、半導体構造内の特定の機能を提供できる。個々の層は、一般に、半導体構造の製造の際に堆積され、例えば、コンタクト層、絶縁層またはスペーサ層を形成し、それぞれ層の電気的接触、電気絶縁または物理的分離を可能にする。
より小さな構造サイズでは、デバイスが、漏れ電流および電荷トラップなどのエラーを発生する傾向がある。材料構造／組成および層間の界面のナノメータスケールの変動でも、デバイス性能を低下させることがある。より小さな構造サイズはまた、半導体デバイスを提供するために使用される製造手法での要求を増加させる。
物理的気相成長法ＰＶＤが、所望の層材料の蒸発した形態の凝縮によって、薄い層を堆積するために一般に使用される製造手法である。半導体構造内で改善された純度、厚さ制御および、隣接する層間のより滑らかな界面を備えた層の製造を促進するＰＶＤ法での要求は、サイズ縮小とともに増加している。従って、複数の層を含む半導体構造を形成するための改善された手法についてニーズがある。
本発明の目的は、上記手法および先行技術の改善を提供することである。
本発明の一態様によれば、上記は、半導体構造での層の上面を保護するための方法によって少なくとも部分的に緩和される。該方法は、基板上に層を設けることを含み、層は、初期の厚さ、初期の組成および上面を有し、
物理的気相成長法ＰＶＤを用いて、上面の上に、これと接触する犠牲金属層を堆積し、犠牲金属層は、軽金属元素を含み、
物理的気相成長法を用いて、犠牲金属層の上に、これと接触する機能金属層を堆積し、犠牲金属層は、機能金属層の堆積の際にスパッタリングによって除去され、その結果、界面が上面と機能金属層との間に形成され、
機能金属層の堆積の際、犠牲金属層は、上面を保護するものであり、
層は、初期の厚さに整合した最終厚さ、および初期の組成に対応した最終組成を有する。
本発明は、機能金属層を層の上に堆積する場合、犠牲金属層の使用が層への損傷を低減できるという理解に基づいている。
最初に、層が基板の上に設けられる。層は、基板の上に直接的または間接的に設けてもよい。換言すると、他の層または構造が基板と層との間に設けてもよい。基板の上に設けられる層は、初期の厚さおよび初期の組成を有する。さらに、層は、上面を有する。上面は、基板から遠くに面する層の表面である。
犠牲金属層が、物理的気相成長法ＰＶＤを用いて、上面の上に、これと接触して堆積される。換言すると、犠牲金属層は、上面と物理的に接触して堆積される。犠牲金属層は、軽金属元素を含む。
本願の文脈内で、用語「軽金属元素」は、３６以下の原子番号を有する任意の金属元素でもよいことに留意すべきである。従って、軽金属元素が、周期表の最初の４つの周期にある任意の金属元素でもよい。
機能金属層が、物理的気相成長法を用いて、犠牲金属層の上に、これと接触して堆積される。機能金属層の堆積の際、犠牲金属層は、スパッタリングによって除去され、その結果、界面が上面と犠牲金属層との間に形成される。スパッタリングは、機能金属層を形成する原子が犠牲金属層に衝突する場合、機能金属層の物理的気相成長によって生ずる。犠牲金属層のスパッタリングは、犠牲金属層の原子を除去する２つの主要な機構を含む。第１の機構は、犠牲金属層の物理的スパッタリングであり、第２の機構は、犠牲金属層の蒸発である。犠牲金属層のスパッタリングを達成するために、機能金属層を形成する原子は、先行技術で知られているように、充分な衝撃を犠牲金属層の原子に伝達することが必要である。伝達された衝撃は、主として機能金属層を形成する原子の速度および重量によって決定される。犠牲金属層は、機能金属層の堆積の際、上面を保護する。従って、機能金属層を形成する原子は、犠牲金属層に衝突してスパッタを行い、その結果、上面は、機能金属層を形成する原子によって影響されず、または限られた量で影響されるに過ぎない。犠牲金属層によって生ずる保護効果は、上面を有する層が、初期の厚さに整合した最終厚さおよび初期の組成に対応した最終組成を有することをもたらす。
本願の文脈内で、用語「最終厚さ」および「最終組成」は、機能金属層の堆積の完了後の厚さおよび組成をそれぞれ意味することに留意すべきである。「初期の厚さに整合した最終厚さ」は、より具体的には、最終厚さが初期の厚さの±５％に対応すると解釈される。「初期の組成に対応した最終組成」は、より具体的には、最終組成が初期の組成に少なくとも９５％で対応すると解釈される。
その他、保護効果は、機能層の堆積の際、上面および機能材料の相互混合が減少することをもたらす。
層は、Ｃｏ，Ｆｅ，Ｂまたはこれらの組合せを含んでもよく、これは方法が磁気層とともに使用できる点で好都合である。
犠牲金属層は、Ｍｇ，Ａｌ，Ｃａ，Ｚｎまたはこれらの組合せを含んでもよく、これは機能金属層の堆積の際、犠牲金属層がスパッタリングによって除去できる点で好都合である。さらに、この構成によって、Ｍｇ，Ａｌ，ＣａおよびＺｎは、上面を損傷するリスクが減少して上面に堆積できる軽金属元素であるため、層の上面を損傷するリスクが最小化できる。さらに、Ｍｇ，Ａｌ，ＣａおよびＺｎは、機能金属層の堆積の際、上面を効率的に保護する。好ましくは、Ｍｇは、犠牲金属層に使用される。
機能金属層は、アモルファス金属層でもよい。
機能金属層は、Ｔａを含んでもよい。
犠牲金属層の厚さは、機能金属層の厚さの３倍より小さくてもよい。この構成によって、犠牲層は、機能金属層の堆積の際、完全に除去できる。例えば、機能金属層にＴａを使用し、犠牲金属層にＭｇを使用した場合、１ÅのＴａの堆積の際、Ｍｇの２〜３Åが除去される。換言すると、スパッタは、２〜３の倍率を有する。特定の倍率が、使用する個々の元素およびシステムパラメータによって決定される。犠牲金属層の厚さが２ｎｍより小さくてよく、これは、犠牲層が、機能金属層の堆積の際、完全に除去できる点で好都合である。
方法はさらに、２５０℃〜４００℃の上昇した温度で半導体構造をアニール処理することを含み、層は［００１］配向の層に少なくとも部分的に結晶化し、これは層の所望の磁気特性が達成できる点で好都合である。［００１］配向の層が、増加したトンネル磁気抵抗ＴＭＲをもたらす。
層は、垂直な磁気異方性を有してもよく、これは層が所望の磁気特性を示すことができる点で好都合である。
層および機能金属層は、スピン・トランスファー・トルク磁気抵抗ランダムアクセスメモリスタック、ＳＴＴ−ＭＲＡＭスタックの一部を形成できる。層および機能金属層をＳＴＴ−ＭＲＡＭスタックに組み込むことによって、改善したメモリが達成できる。
方法はさらに、物理的気相成長法を用いて、磁気トンネル接合ＭＴＪを形成することを含み、層は、磁気トンネル接合の一部を形成する。この構成によって、改善した読み取り、書き込みおよび安定性特性を有する改善したメモリが達成できる。
方法はさらに、機能金属層に近接して電極を形成することを含み、これは、機能金属層および、機能金属層が組み込まれるデバイスと接触するために使用できる点で好都合である。
層は、高誘電率(high-k)誘電体材料または酸化物を含んでもよい。この構成によって、方法は、種々のタイプのデバイスを製造するために好都合に使用できる。詳細には、高誘電率(high-k)誘電体または酸化物材料と他の材料との間の界面の形成は、高誘電率(high-k)または酸化物材料が、他の材料の形成の際に保護されることが必要であるという意味で重要である場合、方法は好都合に使用でき、その結果、高誘電率(high-k)誘電体または酸化物材料を損傷するリスクが減少する。
機能金属層は、Ｃｏ，Ｔｉ，Ｗ，Ｍｏ，Ｒｕ，Ｈｆまたはこれらの組合せを含んでもよく、これは方法がＣｏ，Ｔｉ，Ｗ，Ｍｏ，ＲｕまたはＨｆを含む種々のタイプのデバイスを製造するために使用できる点で好都合である。
本発明の更なる特徴および利点が、添付の請求項および下記の説明を検討した場合、明らかになるであろう。当業者は、本発明の異なる特徴を組み合せて、本発明の範囲から逸脱することなく、下記に説明したもの以外の実施形態を作成できることは理解するであろう。
本発明の当該および他の態様について、本発明の実施形態を示す添付図面を参照して、より詳細に説明する。
本発明の実施形態に係る半導体構造の前段階を示す。 本発明の実施形態に係る半導体構造を示す。 半導体構造デバイスをスピン・トルク・トランスファー・磁気ランダムアクセスメモリＳＴＴ−ＭＲＡＭの形態で示す。 半導体構造デバイスをスピン・トルク・トランスファー・磁気ランダムアクセスメモリＳＴＴ−ＭＲＡＭの形態で示す。 ＳＴＴ−ＭＲＡＭ構造について、測定したトンネル磁気抵抗比率ＴＭＲを素子抵抗値（ＲＡ）の関数として示す。 ＳＴＴ−ＭＲＡＭ構造について、測定したトンネル磁気抵抗比率ＴＭＲを厚さの関数として示す。 Ｔａ堆積の際、Ｍｇのスパッタリングを示すＳＴＴ−ＭＲＡＭ構造について測定を示す。 Ｔａ堆積の際、Ｍｇのスパッタリングを示すＳＴＴ−ＭＲＡＭ構造について測定を示す。 Ｔａ堆積の際、Ｍｇのスパッタリングを示すＳＴＴ−ＭＲＡＭ構造について測定を示す。 Ｔａ層が上に堆積したＣｏＦｅＢ層で得られるアニール温度の関数として、磁気抵抗の測定を示す。 半導体構造での層の上面を保護するための方法を示す。
本発明は、本発明の現時点で好ましい実施形態を示す添付図面を参照して、以下により詳細に説明している。しかしながら、本発明は、多くの異なる形態で具現化でき、ここで説明した実施形態に限定されるものとして解釈すべきでない。これらの実施形態は、むしろ徹底さおよび完全さのため、そして本発明の範囲を当業者に完全に伝達するために提供される。
下記において、半導体構造および、半導体構造での層の上面を保護するための方法を図１ａと図１ｂを参照して説明する。
図１ａは、半導体構造１００の前段階を示す。半導体構造１００の前段階は、基板１０２と、層１０４と、犠牲金属層１０６とを備える。層１０４は、初期の厚さｔ０、初期の組成Ｃ０および上面１０８を有する。
犠牲金属層１０６は、物理的気相成長法ＰＶＤを用いた堆積によって設けられ、これにより犠牲金属層１０６は、層１０４の上面１０８の上に、これと接触して形成される。上面１０８は、基板から遠くに面する層の表面である。
犠牲金属層１０６は、さらに後述するように、軽金属元素を含む。
図１ｂは、半導体構造１００の前段階の追加の処理後に得られる半導体構造２００を示す。半導体構造２００は、基板１０２と、層１０４と、機能金属層１１０とを備える。
半導体構造１００の前段階から半導体構造２００を形成するために、機能金属層１１０は、ＰＶＤによって設けられる。これにより機能金属層１１０は、犠牲金属層１０６の上に、これと接触して形成される。機能金属層１１０の堆積の際、犠牲金属層１０６は、スパッタリングによって除去され、その結果、界面１１２が上面１０８と機能金属層１１０との間に形成される。これにより犠牲金属層１０６は、機能金属層１１０の堆積の際、上面１０８を保護する。換言すると、犠牲金属層１０６は、保護層またはクッションとして機能し、機能金属層１１０のスパッタリングの際、上面１０８での物理的影響を低減する。これにより層１０４の改善した品質が達成され、これは層１０４が初期の厚さｔ０に整合した最終厚さｔｆ、および初期の組成Ｃ０に対応した最終組成をＣｆ有するものとして理解される。
機能金属層１１０を形成する原子は、ＰＶＤの際、犠牲金属層１０６に衝突してスパッタを行い、その結果、上面１０８は、機能金属層１１０を形成する原子によって影響されず、または限られた量で影響されるに過ぎない。これは、機能金属層１１０の堆積の際、上面１０８を保護する犠牲金属層１０６の結果である。従って、上面１０８を有する層１０４は、初期の厚さｔ０に整合した最終厚さｔｆ、および初期の組成Ｃ０に対応した最終組成をＣｆ有する。これにより改善された界面１１２が、上面１０８と機能金属層１１０との間に形成できる。
図１ａと図１ｂの構造は、半導体構造の前段階または半導体構造デバイスの一部を形成する。図２ａは、半導体構造デバイスをスピン・トルク・トランスファー・磁気ランダムアクセスメモリＳＴＴ−ＭＲＡＭの形態で示す。
ＳＴＴ−ＭＲＡＭ３００などのＳＴＴ−ＭＲＡＭは、不揮発性による電力消費の減少、および従来のメモリセルと比べてメモリセルのサイズの減少を提示する可能性のため、多くの注目を集める。
ＳＴＴ−ＭＲＡＭデバイス３００は、トンネル磁気抵抗ＴＭＲを提供する磁気トンネル接合ＭＴＪ３０２を備える。さらに、ＭＴＪは、垂直な磁気異方性ＰＭＡを有することができ、いわゆるｐ−ＭＴＪが形成されることが知られている。ｐ−ＭＴＪの使用は、一般に、ＳＴＴ−ＭＲＡＭデバイス３００について改善した電流スイッチングおよび高い熱安定性を提示する。
ＭＴＪ３０２は、物理的気相成長法を用いて形成できる。ＭＴＪ３０２は、層３０４，３０６，３０８のスタックからなる。層のスタックは、例えば、ＣｏＦｅＢ，ＭｇＯ，ＣｏＦｅＢをそれぞれ含んでもよい。ＣｏＦｅＢ層３０４，３０８は、ＭＴＪ３０２の磁気層を形成し、ＭｇＯ層３０６は、ＭＴＪ３０２の絶縁層を形成し、トンネル層とも称される。
再び図１ａと図１ｂを参照して、ＣｏＦｅＢ層３０４は、層１０４に対応するものと理解される。
ＣｏＦｅＢ層３０４，３０８は、好ましくは、高いＴＭＲを得るために、［００１］構造を有する。このためＣｏ／Ｎｉ垂直合成反強磁性体ｐ−ＳＡＦ構造３１０が設けられ、これは、磁化をＣｏＦｅＢ層３０８にピン止めするように配置される。ｐ−ＳＡＦ構造３１０は、リファレンス層ＲＬとも称される。
ＣｏＦｅＢ層３０４は、ＳＴＴ−ＭＲＡＭデバイス３００のスイッチング素子であり、一般にフリー層ＦＬと称される。
ＳＴＴ−ＭＲＡＭデバイス３００はさらに、ＣｏＦｅＢ層３０４の上に配置され、これと接触する機能金属層３１２を備える。機能金属層３１２は、アモルファス金属層である。機能金属層３１２は、Ｔａを含む。しかしながら、機能金属層は、他の実施形態において、Ｔａを含む合金、またはＴａで形成してもよいことに留意すべきである。さらに、金属層は、結晶金属層でもよい。
ＳＴＴ−ＭＲＡＭデバイス３００はさらに、機能金属層３１２に近接して形成された電極３１４を備えてもよい。
電極３１４は、上部電極とも称され、Ｒｕ／Ｔａ／Ｒｕを含んでもよい。
当業者は、ＳＴＴ−ＭＲＡＭ３００内の種々の他の位置において、Ｔａが使用できることを理解する。従って、追加のＴａ層３１６が、例えば、アモルファス中間層として使用でき、結晶化アニールの際、（１１１）構造化ＦＣＣ Ｃｏ／Ｐｔ系またはＣｏ／Ｎｉ系のｐ−ＳＡＦ構造３１０から、（００１）構造化ＢＣＣ ＣｏＦｅＢ層３０８への構造転移を回避している。
その他、追加のＴａ層が、フリー層の一部として使用でき、ＣｏＦｅＢ／Ｔａ／ＣｏＦｅＢフリー層構造を形成する。
このためＳＴＴ−ＭＲＡＭ構造などの半導体構造が酸化物層を含んでもよい。例えば、ＭｇＯ層が、ＣｏＦｅＢ層の上に配置されたキャップ層として使用でき、形成されたＭｇＯ／ＣｏＦｅＢ界面は、ＳＴＴ−ＭＲＡＭ構造の垂直異方性を増強できる。当業者は、例えば、Ｍｇを含む犠牲層の使用が、機能金属層の酸化物層上の堆積の際、酸化物層を効率的に保護するために使用できることを理解する。
ＳＴＴ−ＭＲＡＭ３００において効率的な電荷トランスファーを提供するために、さらに下部電気コンタクト３１８がｐ−ＳＡＦ構造３１０の下方に配置される。
当業者は、他の実施形態に従って、Ｃｏ／ＰｔまたはＣｏ／Ｐｄのｐ−ＳＡＦ構造が使用できることを理解する。図２ｂは、Ｃｏ／Ｐｔのｐ−ＳＡＦ構造３１０を備えたＳＴＴ−ＭＲＡＭ４００を示す。ＳＴＴ−ＭＲＡＭ４００の構造は、ＳＴＴ−ＭＲＡＭ３００の構造に類似しており、必要以上の繰り返しを避けるために、その構造および機能を詳細に説明していない。
ＳＴＴ−ＭＲＡＭ３００，４００の性質および性能は、そのＭＴＪ３０２の品質に大きく依存しており、これは機能金属層３１２の品質に対して敏感であることに留意すべきである。
下部ピン止めｐ−ＳＡＦ３１０の上にある、図示した図２ａと図２ｂのｐ−ＭＴＪ３０２は、物理的気相成長法ＰＶＤによって、３００ｍｍクラスタツール（ＥＣ７８００ Ｃａｎｏｎ−Ａｎｅｌｖａ）において、基板（図示せず）上のＴａＮ系下部電極３１８の上にその場(in-situ)で堆積した。下部電極３１８はさらに、個々のｐ−ＳＡＦ３１０を堆積する前に、化学機械研磨ＣＭＰにより、０．０５ｎｍの二乗平均平方根粗さに円滑化した。ＣｏＦｅＢ層３０４，３０８もＰＶＤによって形成した。
Ｔａの機能金属層３１２は、図１ａと図１ｂに関連して説明したように、犠牲金属層（図示せず）の使用によって形成した。犠牲金属層は、ＳＴＴ−ＭＲＡＭ３００，４００の製造の際、ＰＶＤを用いてＣｏＦｅＢ層３０４の上に堆積された０．６５ｎｍのＭｇからなる。ＣｏＦｅＢ層３０４は、１．５ｎｍの厚さを有する。
Ｍｇ上のＴａのＰＶＤ堆積の際、軽いＭｇ原子は、機能金属層３１２を形成するＴａ原子の衝突によってスパッタされることによって除去される。その結果、Ｔａを含む機能金属層３１２が、個々のＣｏＦｅＢ層３０４の上に形成される。個々の機能金属層３１２の堆積は、１ｎｍの層厚をもたらした。
個々のＰＶＤ堆積の後、基板は、ＴＥＬ−ＭＳＬ ＭＲＴ５０００バッチ式アニールシステムにおいて、１テスラの磁界の存在下で３０分３００℃結晶化真空アニールを受けた。個々のＳＴＴ−ＭＲＡＭ３００，４００を、２５０℃〜４００℃の上昇した温度でアニール処理することによって、層３０４，３０８は、［００１］配向層に少なくとも部分的に結晶化でき、これは増加したＴＭＲを作成できる。
下記において、ＳＴＴ−ＭＲＡＭ３００，４００の性質および性能、そして類似のデバイス構造について説明する。
図３ａは、ＳＴＴ−ＭＲＡＭ３００，４００について、即ち、０．６５ｎｍの厚さを持つＭｇ犠牲金属層を利用することによって形成した、１ｎｍの厚さを持つＴａ機能層３０４を備えたＳＴＴ−ＭＲＡＭについて、測定したＴＭＲの実験データを示しており、白抜き記号で示す。ＳＴＴ−ＭＲＡＭ３００，４００についてのＴＭＲは、図３ａに黒記号で示すように、犠牲金属層を利用することなく堆積したＴａの機能層を含む基準サンプルのＴＭＲより約２０％高く測定した。図３ａはまた、リファレンス層３０８をピン止めするための、Ｃｏ／Ｐｔのｐ−ＳＡＦ構造（四角記号）および極薄Ｃｏ／ＮｉのＢＰ ｐ−ＳＡＦ構造（円形記号）の両方について、犠牲金属層を使用して形成した機能金属層３１２を含むＭＴＪ３０２を使用することが好都合であることを示す。
図３ｂはさらに、ＣｏＦｅＢ層３０４、即ち、フリー層の厚さが約１．３ｎｍに減少した場合、ＴＭＲの増加が３５％に達することを示す。ＴＭＲの減少は、ＣｏＦｅＢ層３０４の垂直磁気異方性の損失に起因することがある。この減少は、Ｍｇ犠牲金属層を用いて形成される機能金属層３１２についてより早期に発生するため、ＰＭＡの早期降下は、Ｍｇ犠牲金属層を用いて形成される機能金属層３１２の結果であると誤って結論付けることがある。しかしながら、この降下は、Ｍｇ犠牲金属層を用いて形成される機能金属層３１２から生ずるより弱い界面異方性に関係していない。より早期の降下は、代わりに、ＣｏＦｅＢ層３０４の磁気モーメントに起因すべきであり、これは、機能金属層３１２がＭｇ犠牲金属層を用いて形成される場合により高く、より薄い死んだモーメントがＭｇ／Ｔａ堆積の際に形成されることを示す。
機能金属層３１２がＴａ犠牲金属層を用いて形成された、ＣｏＦｅＢ層３０４およびＴａの機能金属層３１２を含む膜についての反跳粒子検出（ＥＲＤ）測定について以下に説明する。
図４ａは、１．５ｎｍ厚さのＣｏＦｅＢ層および、変化する厚さｘを持つＴａ機能金属層を備える膜についてのＥＲＤ測定から抽出された、測定したＭｇ厚さを示す。個々のＴａ機能金属層は、２ｎｍの厚さを有するＭｇ犠牲金属層の上に堆積した。図４ａは、１ｎｍのＴａ堆積の際、Ｍｇが約２ｎｍだけスパッタされることを示す。
従って、犠牲金属層の厚さが機能金属層の厚さより大きい場合、好都合であろう。犠牲金属層の厚さは、例えば、機能金属層の厚さより大きいが、機能金属層の厚さの３倍より小さくてもよい。こうした構成によって、犠牲層は、機能金属層の堆積の際、完全に除去できる。
Ｍｇ上にＴａを堆積する場合のエッチング比率は約２、即ち、１ｎｍの堆積Ｔａ機能金属層に対してＭｇ犠牲金属層の約２ｎｍがエッチングされる。
図４ｂはさらに、１．５ｎｍ厚さのＣｏＦｅＢ層および、１ｎｍ厚さのＴａ機能金属層を備える膜についての測定を示し、個々の機能Ｔａ層は、変化する厚さｘのＭｇ犠牲金属層の上に堆積した。図４ｂに示すＥＲＤは、１ｎｍのＴａ機能金属層を堆積する前に、０．６５ｎｍ未満の厚さを有する犠牲金属層を使用した場合、著しい量のＭｇがＣｏＦｅＢ層の上に残らないことを示す。
当業者は、エッチング比率が、異なる実験条件、例えば、使用する処理機器について異なることがあることを理解する。他の実施形態において、エッチング比率は、例えば、より大きいことがあり、そのため２ｎｍより小さい犠牲金属層の厚さが使用でき、犠牲層は、機能金属層の堆積の際に、完全に除去できる。
図４ｃは、異なる厚さを有するＭｇの犠牲金属層が堆積されたＣｏＦｅＢ層で得られる測定について実験データを示す。ＣｏＦｅＢ層の厚さ損失、即ち、厚さの減少は、１ｎｍの厚さを持つＴａの機能金属層の堆積の後、堆積した犠牲金属層の厚さの関数として示している。点線は、Ｔａ堆積なしのサンプルで収集される基準値を示す。厚さ損失データは、ラザフォード後方散乱（ＲＢＳ）測定から抽出した。膜厚は、関与した材料のバルク密度を用いて、ＥＲＤおよびＲＢＳ測定から計算した。
図４ｃは、Ｍｇが存在しない場合、ＣｏＦｅＢ層は、Ｔａの１ｎｍ堆積の場合、約０．１７ｎｍだけ除去されることを示す。０．６５ｎｍまでの厚さでは、Ｍｇ犠牲金属層は、層が完全に除去されるという意味において、犠牲保護層として機能すると結論付けられる。より厚いＭｇ犠牲金属層では、ＣｏＦｅＢ層の厚さ減少が低減できる。しかしながら、より厚いＭｇ層を使用した場合、Ｍｇ層の一部がＣｏＦｅＢ層に残ることがあり、不要な性質を提供することがある。
上記説明において、犠牲金属層は、Ｍｇを含むものとして開示し、機能金属層は、Ｔａを含むものとして開示した。これは、Ｍｇ原子が軽く、層の上面を損傷するリスクが減少しているため、好都合である。さらにＴａ原子は、Ｍｇ原子より重く、そのためＭｇに衝突するＴａ原子は、Ｍｇを効率的に除去できる。他の実施形態において、犠牲金属層は、Ａｌ，Ｃａ，Ｚｎまたはこれらの組合せを含んでもよく、これは機能金属層の堆積の際、犠牲金属層がスパッタリングによって除去できる点で好都合である。さらに、この構成によって、Ａｌ，ＣａおよびＺｎは、上面を損傷するリスクが減少して堆積できる軽金属元素であるため、層の上面を損傷するリスクが最小化できる。さらに、Ａｌ，ＣａおよびＺｎは、機能金属層の堆積の際、上面を効率的に保護する。
このため機能金属層は、Ｃｏ，Ｔｉ，Ｗ，Ｍｏ，Ｒｕ，Ｈｆまたはこれらの組合せを含んでもよく、これは、方法がＣｏ，Ｔｉ，Ｗ，Ｍｏ，ＲｕまたはＨｆを含む種々のタイプのデバイスを製造するために使用できる点で好都合である。さらに、機能層は、これらの材料およびＴａを含んでもよい。
図５は、Ｔａ層が堆積されたＣｏＦｅＢ層で得られる測定について実験データを示す。図５中の破線は、Ｍｇの犠牲金属層をＴａ堆積の前に使用した層構造について、アニール温度の関数として、測定した磁気抵抗を示す。実線は、ＴａがＣｏＦｅＢの上に直接堆積した層構造について、アニール温度の関数として、測定した磁気抵抗を示す。
実験データから、スタックを４００℃までアニールした場合、ＴａがＣｏＦｅＢの上に直接堆積した構造に対して、犠牲層を用いることによって製造したＴａキャップ構造は、より高い垂直異方性を維持することが観測できる。これにより犠牲層の使用は、アニールの際の堅牢性を改善し、より良好な性能が達成できる。
下記において、図６を参照して、半導体構造での層の上面を保護するための方法について説明する。
方法５００は、基板１０２上に層１０４を設けること（５０２）を含み、層１０４は、初期の厚さｔ０、初期の組成Ｃ０および上面１０８を有する。
次に、物理的気相成長法ＰＶＤを用いて、上面１０８の上に、これと接触する犠牲金属層１０６が堆積される（５０４）。堆積した犠牲金属層１０６は、軽金属元素を含む。
続いて、物理的気相成長法を用いて、犠牲金属層１０６の上に、これと接触する機能金属層１１０が堆積される（５０６）。機能金属層１１０の堆積の際（５０６）、犠牲金属層１０６は、スパッタリングによって除去され、その結果、界面１１２が上面１０８と機能金属層１０６との間に形成される。
これにより、機能金属層の堆積の際（５０６）、犠牲金属層１０６は、上面１０８を保護し、層１０４は、初期の厚さｔ０に整合した最終厚さｔｆ、および初期の組成Ｃ０に対応した最終組成Ｃｆを有する。
方法５００の機能および利点は、半導体構造１００，２００の形成に関連して上述している。上述した特徴は、適用可能な場合、方法５００にも適用する。必要以上の繰り返しを避けるために、上記が参照される。
しかしながら、半導体構造１００，２００での層１０４の上面１０８を保護するための方法５００は、ＳＴＴ−ＭＲＡＭデバイスに関連して上述したもの以外の他の半導体構造から使用できることに留意すべきである。
層１０４は、例えば、高誘電率(high-k)誘電体材料または酸化物を含んでもよい。詳細には、高誘電率(high-k)誘電体または酸化物材料と他の材料との間の界面の形成は、高誘電率(high-k)または酸化物材料が、他の材料の形成の際に保護されることが必要であるという意味で重要である場合、方法５００は好都合に使用でき、その結果、高誘電率(high-k)誘電体または酸化物材料を損傷するリスクが減少する。
当業者は、本発明が上述した好ましい実施形態に決して限定されないことをさらに理解する。これに対して多くの変更および変形が添付の請求項の範囲内で可能である。さらに、開示した実施形態への変形は、図面、開示および添付の請求項の研究から請求項の発明を実用化する際、当業者によって理解でき実施できる。請求項におやいて、用語「備える、含む(comprising)」は、他の要素またはステップを排除しておらず、不定冠詞（"a"や"an"）は、複数を排除していない。特定の手段が相互に異なる従属請求項に記載されていることだけでは、これらの手段の組合せが有利に使用できないことを示していない。

Claims (14)

  1. 半導体構造（１００，２００，３００，４００）での層（１０４，３０４）の上面（１０８）を保護するための方法（５００）であって、
    基板（１０２）上に、初期の厚さ（ｔ０）、初期の組成（Ｃ０）および上面（１０８）を有する層（１０４，３０４）を設けるステップ（５０２）と、
    物理的気相成長法ＰＶＤを用いて、上面（１０８）の上に、これと接触する犠牲金属層（１０６）を堆積するステップ（５０４）であって、犠牲金属層（１０６）は軽金属元素を含む、ステップ（５０４）と、
    物理的気相成長法を用いて、犠牲金属層（１０６）の上に、これと接触する機能金属層（１１０，３１２）を堆積するステップ（５０６）であって、犠牲金属層（１０６）は、機能金属層（１１０，３１２）の堆積の際にスパッタリングによって除去され、その結果、界面（１１２）が上面（１０８）と機能金属層（１１０，３１２）との間に形成され、機能金属層（１１０，３１２）の堆積の際、犠牲金属層（１０６）は、上面（１０８）を保護するものであり、層（１０４，３０４）は、初期の厚さ（ｔ０）に整合した最終厚さ（ｔｆ）、および初期の組成（Ｃ０）に対応した最終組成（Ｃｆ）を有する、ステップ（５０６）と、を含む方法（５００）。
  2. 層（１０４，３０４）は、Ｃｏ，Ｆｅ，Ｂまたはこれらの組合せを含む請求項１記載の方法（５００）。
  3. 犠牲金属層（１０６）は、Ｍｇ，Ａｌ，Ｃａ，Ｚｎまたはこれらの組合せを含む請求項１または２記載の方法（５００）。
  4. 機能金属層（１１０，３１２）は、アモルファス金属層である請求項１〜３のいずれかに記載の方法（５００）。
  5. 機能金属層（１１０，３１２）は、Ｔａを含む請求項１〜４のいずれかに記載の方法（５００）。
  6. 犠牲金属層（１０６）の厚さは、機能金属層（１１０，３１２）の厚さの３倍より小さい請求項１〜５のいずれかに記載の方法（５００）。
  7. 犠牲金属層（１０６）の厚さは、２ｎｍより小さい請求項１〜６のいずれかに記載の方法（５００）。
  8. ２５０℃〜４００℃の上昇した温度で半導体構造（２００）をアニール処理するステップをさらに含み、層（１０４，３０４）は、［００１］配向の層に少なくとも部分的に結晶化する請求項１〜７のいずれかに記載の方法（５００）。
  9. 層（１０４，３０４）は、垂直な磁気異方性を有する請求項１〜８のいずれかに記載の方法（５００）。
  10. 層（１０４，３０４）および機能金属層（１１０，３１２）は、スピン・トランスファー・トルク磁気抵抗ランダムアクセスメモリスタック、ＳＴＴ−ＭＲＡＭスタックの一部を形成する請求項１〜９のいずれかに記載の方法（５００）。
  11. 物理的気相成長法を用いて、磁気トンネル接合（３０２）ＭＴＪを形成することをさらに含み、層（１０４，３０４）は、磁気トンネル接合（３０２）の一部を形成する請求項１〜１０のいずれかに記載の方法（５００）。
  12. 機能金属層（１１０，３１２）に近接して電極（３１４）を形成することをさらに含む請求項１〜１１のいずれかに記載の方法（５００）。
  13. 層（１０４，３０４）は、高誘電率(high-k)誘電体材料または酸化物を含む請求項１記載の方法（５００）。
  14. 機能金属層（１１０，３１２）は、Ｃｏ，Ｔｉ，Ｗ，Ｍｏ，Ｒｕ，Ｈｆまたはこれらの組合せを含む請求項１記載の方法（５００）。
JP2016039882A 2015-03-24 2016-03-02 半導体構造での層の上面を保護する方法 Active JP6538590B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP15160520.1A EP3073514B1 (en) 2015-03-24 2015-03-24 Method for protecting a top surface of a layer in a semiconductor structure
EP15160520.1 2015-03-24

Publications (2)

Publication Number Publication Date
JP2016181682A true JP2016181682A (ja) 2016-10-13
JP6538590B2 JP6538590B2 (ja) 2019-07-03

Family

ID=52736892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016039882A Active JP6538590B2 (ja) 2015-03-24 2016-03-02 半導体構造での層の上面を保護する方法

Country Status (3)

Country Link
US (1) US10333059B2 (ja)
EP (1) EP3073514B1 (ja)
JP (1) JP6538590B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021097756A1 (en) * 2019-11-21 2021-05-27 Texas Instruments Incorporated Packaged electronic device with low resistance backside contact

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090073737A1 (en) * 2007-09-17 2009-03-19 Ulrich Klostermann Integrated Circuits; Methods for Manufacturing an Integrating Circuit; Memory Modules
WO2010026705A1 (ja) * 2008-09-08 2010-03-11 キヤノンアネルバ株式会社 磁気抵抗素子とその製造方法、該製造方法に用いる記憶媒体
JP2013513255A (ja) * 2009-12-08 2013-04-18 クアルコム，インコーポレイテッド 磁気トンネル接合デバイス

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7855147B1 (en) * 2006-06-22 2010-12-21 Novellus Systems, Inc. Methods and apparatus for engineering an interface between a diffusion barrier layer and a seed layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090073737A1 (en) * 2007-09-17 2009-03-19 Ulrich Klostermann Integrated Circuits; Methods for Manufacturing an Integrating Circuit; Memory Modules
WO2010026705A1 (ja) * 2008-09-08 2010-03-11 キヤノンアネルバ株式会社 磁気抵抗素子とその製造方法、該製造方法に用いる記憶媒体
JP2013513255A (ja) * 2009-12-08 2013-04-18 クアルコム，インコーポレイテッド 磁気トンネル接合デバイス

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
J.SWERTS, ET AL.: "BEOL compatible high tunnel magneto resistance perpendicular magnetic tunnel junctions using a sacri", APPLIED PHYSICS LETTERS, vol. 106, no. 26, JPN7019001618, 1 July 2015 (2015-07-01), US, pages 262407 - 1, ISSN: 0004039283 *

Also Published As

Publication number Publication date
US20160284987A1 (en) 2016-09-29
JP6538590B2 (ja) 2019-07-03
EP3073514B1 (en) 2017-10-04
US10333059B2 (en) 2019-06-25
EP3073514A1 (en) 2016-09-28

Similar Documents

Publication Publication Date Title
CN110495000B (zh) 包括垂直磁化磁穿隧接面的磁性装置
JP7442580B2 (ja) 調整可能な大きい垂直磁気異方性を有する磁気トンネル接合
US11552244B2 (en) Magnetic tunnel junction structures and methods of manufacture thereof
JP4774082B2 (ja) 磁気抵抗効果素子の製造方法
WO2019079553A1 (en) OXIDATION OF FREE-LAYER SIDED WALL AND SPACER-ASSISTED MAGNETIC TUNNEL (MTJ) JUNCTION ASSEMBLY FOR HIGH-PERFORMANCE HIGH-PERFORMANCE MAGNEORESISTIVE LIVE MEMORY DEVICES (MRAM)
US10957849B2 (en) Magnetic tunnel junctions with coupling-pinning layer lattice matching
KR102342469B1 (ko) 패터닝된 자기 터널 접합으로부터의 측벽 재료의 고온 휘발화
JP6538590B2 (ja) 半導体構造での層の上面を保護する方法
CN112864308B (zh) 磁性隧道结结构及磁性随机存储器
JP4774092B2 (ja) 磁気抵抗効果素子およびそれを用いたｍｒａｍ
TWI846619B (zh) 磁性穿隧接合結構及其製造方法
KR101348503B1 (ko) 난수 발생기 및 이의 제조방법
US10910557B2 (en) Apparatus and methods of fabricating a magneto-resistive random access memory (MRAM) device
JP4902686B2 (ja) 磁気抵抗効果素子の製造方法
JP4774116B2 (ja) 磁気抵抗効果素子
JP2009044173A (ja) 磁性多層膜形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190225

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190225

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190606

R150 Certificate of patent or registration of utility model

Ref document number: 6538590

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250