JP2016177668A - ブロックダイヤグラム管理装置、ブロックダイヤグラム管理方法及びプログラム - Google Patents

Abstract

【課題】変更前ブロックダイヤグラムとその変更後ブロックダイヤグラムとの差分を容易に確認することのできるブロックダイヤグラム管理装置を提供することである。【解決手段】取得された記第１モデル情報と第２モデル情報との差分を表す差分情報を取得する差分情報取得手段（Ｓ１１〜Ｓ１５）と、前記差分情報取得手段により得られた前記差分情報と、前記第１モデル情報及び前記第２モデル情報のいずれか一方とに基づいて、前記第１ブロックダイヤグラムと前記第２ブロックダイヤグラムとの双方に共通的に含まれる共通ブロック及びまたは共通線と、前記差分情報にて表される差分ブロック及びまたは差分線とを含む合成ブロックダイヤグラムを、前記共通ブロック及びまたは前記共通線と、前記差分ブロック及びまたは差分線との表示態様を異ならせて表示部に表示させる合成表示制御手段（Ｓ１６）とを有する構成となる。【選択図】図４

Description

本発明は、信号処理システムのモデルを表し、コンピュータ上で作成された、機能要素に対応したブロックと信号伝達路に対応してブロック相互を連結する線とを含むブロックダイヤグラムの管理を行うブロックダイヤグラム管理装置、ブロックダイヤグラム管理方法及び該ブロックダイヤグラム管理装置での処理をコンピュータに行わせるプログラムに関する。

従来、特許文献１に記載されるブロックダイヤグラム・モデリングのための装置が知られている。この装置は、コンピュータで構成され、グラフィカル・ユーザー・インタフェース（GUI）上で、オペレータによる操作に従って、信号処理システムのモデルを表すブロックダイヤグラムが作成される。このブロックダイヤグラムは、入力信号に対して変換処理等の各種処理を施して出力信号を得る要素（ソフトウエアまたはハードウエア）に対応したブロックと、信号伝達経路に対応してブロック相互間の入出力を連結する線とを含む。このような装置によれば、信号処理システムの設計を効率的に行うことができ、また、信号の条件や、各ブロックに対して対応する変換処理等についてのパラメータを与えることにより、モデルに疑似的な動作を行わせて、該モデルが表し得る信号処理システムの動作シミュレーションを行うことができる。

特表２００６−５２３９０１号公報

ところで、ソフトウエア開発等では、派生製品（プログラム）の作成や製品（プログラム）のバージョン変更等により、信号処理システムのモデルを変更しなければならない場合がある。このような場合、変更前のモデルを表すブロックダイヤグラムと変更後のモデルを表すブロックダイヤグラムとの双方を表示部に表示させて比較することによって、その変更箇所を確認することができる。

しかし、表示部に表示される２つのブロックダイヤグラムを目視によって比較することによりその変更箇所、即ち、変更前のブロックダイヤグラムと変更後のブロックダイヤグラムの差分を目視により確認することが難しい。特に、モデルが複数のサブシステムによって階層状に構成される場合、各サブシステムについて変更前のブロックダイヤグラムと変更後のブロックダイヤグラムとを表示部に表示させて比較しなければならず、その変更箇所を漏れなく確認することが更に難しい。

本発明は、このような事情に鑑みてなされたもので、信号処理システムのモデルを表す変更前のブロックダイヤグラムとその変更後のブロックダイヤグラムとの差分を容易に確認することのできるブロックダイヤグラム管理装置を提供するものである。

本発明に係るブロックダイヤグラム管理装置は、信号処理システムのモデルを表し、機能要素に対応したブロックと信号伝達路に対応してブロックを相互に連結する線とを含むブロックダイヤグラムの管理を行うブロックダイヤグラム管理装置であって、変更前のモデルを表した第１ブロックダイヤグラムを表す第１モデル情報と、変更後の前記モデルを表した第２ブロックダイヤグラムを表す第２モデル情報とを取得するモデル情報取得手段と、前記第１モデル情報と前記第２モデル情報との差分を表す差分情報を取得する差分情報取得手段と、前記差分情報取得手段により得られた前記差分情報と、前記第１モデル情報及び前記第２モデル情報のいずれか一方とに基づいて、前記第１ブロックダイヤグラムと前記第２ブロックダイヤグラムとの双方に共通的に含まれる共通ブロック及びまたは共通線と、前記差分情報にて表される差分ブロック及びまたは差分線とを含む合成ブロックダイヤグラムを、前記共通ブロック及びまたは前記共通線と、前記差分ブロック及びまたは差分線との表示態様を異ならせて表示部に表示させる合成ブロックダイヤグラム表示制御手段とを有する構成となる。

このような構成により、変更前の第１ブロックダイヤグラムと変更後の第２ブロックダイヤグラムとに共通的に含まれる共通ブロック及びまたは共通線と、前記第１ブロックダイヤグラムと前記第２ブロックダイヤグラムとの差分である差分ブロック及びまたは差分線とを含む合成ブロックダイヤグラムが表示部に表示される。そして、前記表示部に表示された合成ブロックダイヤグラムでは、前記共通ブロック及びまたは共通線の表示態様と、前記差分ブロック及びまたは差分線の表示態様とが異なる。

本発明に係るブロックダイヤグラム管理装置において、前記合成表示制御手段は、前記差分ブロックに含まれる、前記第１ブロックダイヤグラムから削除されて前記第２ブロックに無い削除ブロックと、前記第１ブロックダイヤグラムに無く、前記第２ブロックダイヤグラムで追加された追加ブロックと、前記第１ブロックダイヤグラムでの機能が前記第２ブロックダイヤグラムで変更された変更ブロックとを、それらの表示態様を前記共通ブロックの表示態様と異ならせて前記表示部に表示させる構成とすることができる。

このような構成により、表示部に表示される合成ブロックダイヤグラムでは、第１ブロックダイヤグラムから削除されて第２ブロックダイヤグラムに無い削除ブロック、前記第１ブロックダイヤグラムに無く、前記第２ブロックダイヤグラムで追加された追加ブロック、及び前記第１ブロックダイヤグラムでの機能が前記第２ブロックで変更された変更ブロックのそれぞれの表示態様と共通ブロックの表示態様とが異なる。

本発明に係るブロックダイヤグラム管理装置において、前記合成表示制御手段は、前記削除ブロック、前記追加ブロック及び前記変更ブロックを、それぞれの表示態様が異なるように前記表示部に表示させる構成とすることができる。

このような構成により、表示部に表示された合成ブロックダイヤグラムでは、更に、削除ブロック、追加ブロック及び変更ブロックそれぞれの表示態様も異なる。

本発明に係るブロックダイヤグラム管理装置において、前記合成表示制御手段は、前記差分線のうち、前記第１ブロックダイヤグラムから削除されて前記第２ブロックに無い削除線と、前記第１ブロックダイヤグラムに無く、前記第２ブロックダイヤグラムで追加された追加線とを、それらの表示態様を前記共通線の表示態様と異ならせて前記表示部に表示させる構成とすることができる。

このような構成により、表示部に表示される合成ブロックダイヤグラムでは、第１ブロックダイヤグラムから削除されて第２ブロックダイヤグラムに無い削除線、及び前記第１ブロックダイヤグラムに無く、前記第２ブロックダイヤグラムで追加された追加線のそれぞれの表示態様と共通線の表示態様とが異なる。

本発明に係るブロックダイヤグラム管理装置において、前記合成表示制御手段は、前記削除線及び前記追加線を、それぞれの表示態様が異なるように前記表示部に表示させる構成とすることができる。

このような構成により、表示部に表示された合成ブロックダイヤグラムでは、更に、削除線及び追加線それぞれの表示態様も異なる。

本発明に係るブロックダイヤグラム管理方法は、信号処理システムのモデルを表し、機能要素に対応したブロックと信号伝達路に対応してブロックを相互に連結する線とを含むブロックダイヤグラムの管理を行うブロックダイヤグラム管理方法であって、変更前のモデルを表した第１ブロックダイヤグラムを表す第１モデル情報と、変更後の前記モデルを表した第２ブロックダイヤグラムを表す第２モデル情報とを取得するモデル情報取得ステップと、前記第１モデル情報と前記第２モデル情報との差分を表す差分情報を取得する差分情報取得ステップと、前記差分情報取得ステップにより得られた前記差分情報と、前記第１モデル情報及び前記第２モデル情報のいずれか一方とに基づいて、前記第１ブロックダイヤグラムと前記第２ブロックダイヤグラムとの双方に共通的に含まれる共通ブロック及びまたは共通線と、前記差分情報にて表される差分ブロック及びまたは差分線とを含む合成ブロックダイヤグラムを、前記共通ブロック及びまたは前記共通線と、前記差分ブロック及びまたは差分線との表示態様を異ならせて表示部に表示させる合成表示制御ステップとを有する構成となる。

また、本発明に係るプログラムは、信号処理システムのモデルを表し、機能要素に対応したブロックと信号伝達路に対応してブロックを相互に連結する線とを含むブロックダイヤグラムの管理を行うブロックダイヤグラム管理装置での処理をコンピュータに行わせるプルグラムであって、変更前のモデルを表した第１ブロックダイヤグラムを表す第１モデル情報と、変更後の前記モデルを表した第２ブロックダイヤグラムを表す第２モデル情報とを取得するモデル情報取得ステップと、前記第１モデル情報と前記第２モデル情報との差分を表す差分情報を取得する差分情報取得ステップと、前記差分情報取得ステップにより得られた前記差分情報と、前記第１モデル情報及び前記第２モデル情報のいずれか一方とに基づいて、前記第１ブロックダイヤグラムと前記第２ブロックダイヤグラムとの双方に共通的に含まれる共通ブロック及びまたは共通線と、前記差分情報にて表される差分ブロック及びまたは差分線とを含む合成ブロックダイヤグラムを、前記共通ブロック及びまたは前記共通線と、前記差分ブロック及びまたは差分線との表示態様を異ならせて表示部に表示させる合成表示制御ステップとを前記コンピュータに行わせる構成となる。

本発明に係るブロックダイヤグラム管理装置、ブロックダイヤグラム管理方法及びプログラムによれば、表示部に表示された合成ブロックダイヤグラムでは、変更前の第１ブロックダイヤグラム及び変更後の第２ブロックダイヤグラムに共通的に含まれる共通ブロック及びまたは共通線の表示態様と、前記第１ブロックダイヤグラムを表す第１モデル情報と前記第２ブロックダイヤグラムを表す第２モデル情報との差分を表す差分情報により表される差分ブロック及びまたは差分線の表示態様とが異なるので、その表示部に表示された合成ブロックダイヤグラムから、前記表示態様の違いに基づいて、変更前のブロックダイヤグラム（第１ブロックダイヤグラム）とその変更後のブロックダイヤグラム（第２ブロックダイヤグラム）との差分を容易に確認することができる。

本発明の実施の形態に係るブロックダイヤグラム管理装置が構成されるコンピュータ（ＰＣ）のハードウエア構成を示すブロック図である。 表示部に表示された変更前の信号処理システムのモデルを表す変更前ブロックダイヤグラム（第１ブロックダイヤグラム）の一例を示す図である。 表示部に表示された変更後の信号処理システムのモデルを表す変更後ブロックダイヤグラム（第２ブロックダイヤグラム）の一例を示す図である。 図２Ａに示す変更前ブロックダイヤグラムで表される変更前のモデルにおけるサブシステム（Sub1）を表す変更前サブシステムブロックダイヤグラムの一例を示す図である。 図２Ｂに示す変更後ブロックダイヤグラムで表される変更後のモデルにおけるサブシステム（Sub1）を表す変更後サブシステムブロックダイヤグラムの一例を示す図である。 合成ブロックダイヤグラムを表示部に表示させるための処理手順の一例を示すフローチャートである。 図４に示す処理手順における差分情報生成のための具体的な処理手順の一例を示すフローチャートである。 図４に示す処理手順における合成ブロックダイヤグラム表示処理の具体的な処理手順の一例を示すフローチャート（その１）である。 図４に示す処理手順における合成ブロックダイヤグラム表示処理の具体的な処理手順の一例を示すフローチャート（その１）である。 追加ブロックの描画方法の一例を示す図である。 変更前ブロックダイヤグラムにおいて、削除ブロック、変更ブロック及び削除線の表示態様が共通ブロック及び共通線の表示態様と異ならせた状態の一例を示す図である。 合成ブロックダイヤグラムの表示例を示す図である。 変更前サブシステムブロックダイヤグラムにおいて、削除ブロック及び削除線の表示態様を共通ブロック及び共通線の表示態様と異ならせた状態の一例を示す図である。 合成サブシステムブロックダイヤグラムの表示例を示す図である。

以下、本発明の実施の形態について図面を用いて説明する。

本発明の実施の一形態に係るブロックダイヤグラム管理装置が適用されるコンピュータ（ＰＣ）は、図１に示すように構成される。

図１において、このコンピュータ（ブロックダイヤグラム管理装置）は、例えば、パーソナルコンピュータ（ＰＣ）であって、プログラムに従って種々の処理を実行する処理ユニット（ＣＰＵ）１０１を有している。処理ユニット１０１には、バス１０７を介してメモリ１０２、ハードディスク装置等の外部記憶装置１０３、マウス、キーボード等の操作部１０５及び表示部１０６が接続されている。処理ユニット１０１は、利用者による操作部１０５での操作に基づいた操作信号に応じて外部記憶装置１０３からブロックダイヤグラム管理に係るプログラムを読み出し、そのプログラムに従って処理を実行する。その処理の実行により生成される各種情報が表示部１０６に表示される。

ところで、例えば、信号処理システム（ソフトウエアまたはハードウエア）を設計する際に、当該コンピュータあるいは他のコンピュータにおいて所定のアプリケーション（例えば、マスワークス社製の「Simulink（登録商標）」）により、その信号処理システムのモデルを表し、機能要素に対応したブロックと信号伝達路に対応してブロック相互を連結する線とを含むブロックダイヤグラムが作成される。そして、その信号処理システムを設計する過程で作成されるブロックダイヤグラムは種々の変更がなされる。例えば、図２Ａに示すようなある信号処理システムのモデルを表すブロックダイヤグラムが図２Ｂに示すような変更後のモデルを表すブロックダイヤグラムに変更された場合を考える。

ブロックダイヤグラム管理装置としての上述したコンピュータは、図２Ａに示すような変更前の信号処理システムのモデルを表すブロックダイヤグラム（以下、変更前ブロックダイヤグラムＤＢ１という）と、図２Ｂに示すような変更後のモデルを表すブロックダイヤグラム（以下、変更後ブロックダイヤグラムＤＢ２という）とを管理対象としている。そして、前記変更前ブロックダイヤグラムＤＢ１（第１ブロックダイヤグラム）を表す変更前モデル情報（第１モデル情報）及び前記変更後ブロックダイヤグラムＤＢ２（第２ブロックダイヤグラム）を表す変更後モデル情報（第２モデル情報）が外部記憶装置１０３に格納されている。

図２Ａに示す変更前ブロックダイヤグラムＢＤ１は、入力ポートの機能要素に対応した３つのブロックIn1、In2、In3と、増幅機能要素に対応したブロックGaと、判定機能要素に対応したブロックRO、スイッチ機能要素に対応したブロックSwと、所定機能のサブシステムに対応したブロックSub1と、出力ポートの機能要素に対応したブロックOut1と、それらブロック相互を連結する線とを含んでいる。また、図２Ｂに示す変更後ブロックダイヤグラムＢＤ２は、入力ポートの機能要素に対応した３つのブロックIn1、In2、In3と、判定機能要素に対応したブロックROと、スイッチ機能要素に対応したブロックSwと、サブシステムに対応したブロックSub1と、他のサブシステムに対応したブロックSub2と、出力ポートの機能要素に対応した２つのブロックOut1、Out2と、それらブロック相互を連結する線とを含んでいる。

また、変更前ブロックダイヤグラムＢＤ１（図２Ａ参照）におけるブロックSub1に対応したサブシステムは、例えば、図３Ａに示すようなサブシステムブロックダイヤグラムＢＤ１（Sub1）で表される。このサブシステムブロックダイヤグラムＢＤ１（Sub1）は、入力ポートの機能要素に対応した２つのブロックIn1、In2と、加算機能要素に対応したブロックSumと、増幅機能要素に対応したブロックGaと、出力ポートの機能要素に対応したブロックOut1と、それらブロック相互を連結する線とを含む。また、変更後ブロックダイヤグラムＢＤ２（図２Ｂ参照）におけるブロックSub1に対応したサブシステムは、例えば、図３Ｂに示すようなサブシステムブロックダイヤグラムＢＤ２（Sub1）で表される。このサブシステムブロックダイヤグラムＢＤ２（Sub1）は、前記サブシステムブロックダイヤグラムＢＤ１（Sub1）から変更されており、入力ポートの機能要素に対応した２つのブロックIn1、In2と、加算機能要素に対応したブロックSumと、出力ポートの機能要素に対応したブロックOut1と、それらブロック相互を連結する線とを含む。

処理ユニット１０１は、図４、図５、図６Ａ、図６Ｂに示す手順に従って、前記変更前ブロックダイヤグラムＢＤ１、ＢＤ１（Sub1）（図２Ａ、図３Ａ参照）と前記変更後ブロックダイヤグラムＢＤ２、ＢＤ２（Sub1）（図２Ｂ、図３Ｂ参照）を合成してできる合成ブロックダイヤグラムを表示部１０６に表示させる処理を実行する。

図４において、処理ユニット１０１は、外部記憶装置１０３から前記変更前ブロックダイヤグラムＢＤ１（サブシステムブロックダイヤグラムＢＤ１（Sub1）を含む：図２Ａ及び図３Ａ参照）を表す変更前モデル情報と、前記変更後ブロックダイヤグラムＢＤ２（サブシステムブロックダイヤグラムＢＤ２（Sub1）を含む：図２Ｂ及び図３Ｂ参照）を表す変更後モデル情報とを読み出してメモリ１０２に格納する（Ｓ１１：モデル情報取得手段）。次いで、処理ユニット１０１は、最上位システム、即ち、サブシステムを含む信号処理システムのモデルを指定し（Ｓ１２）、メモリ１０３に格納された変更前モデル情報及び変更後モデル情報を参照して、そのモデル（最上位システム）についての変更前モデル情報（変更前ブロックダイヤグラムＢＤ１：図２Ａ参照）と変更後モデル情報（変更後ブロックダイヤグラムＤＢ２：図２Ｂ参照）との差分を表す差分情報を生成する（Ｓ１３：差分情報取得手段）。

差分情報を生成すると、処理ユニット１０１は、前記モデル中にサブシステムが有るか否かを判定し（Ｓ１４）、サブシステムが有る場合（Ｓ１４でＹＥＳ）、１つのサブシステムを指定して（Ｓ１５）、その指定したサブシステムについて変更前モデル情報（サブシステムブロックダイヤグラムＢＤ１（Sub1）：図３Ａ参照）と変更後モデル情報（サブシステムブロックダイヤグラムＢＤ２（Sub2）：図３Ｂ参照）との差分を表す差分情報を生成する（Ｓ１３）。処理ユニット１０１は、前記モデル中に含まれる全てのサブシステムについての差分情報を生成する（Ｓ１４でＮＯ）まで同様の処理を繰り返し実行する。

前記差分情報は、例えば、図５に示す手順に従って生成される。

図５において、処理ユニット１０１は、変更前モデル情報と変更後モデル情報とを参照して、変更前ブロックダイヤグラムＢＤ１（図２Ａ参照）から除去されて変更後ブロックダイヤグラムＤＢ２（図２Ｂ参照）に無いブロック（以下、削除ブロックダイヤグラムという）Ｂｄを抽出する（Ｓ１３１）。図２Ａに示す変更前ブロックダイヤグラムＢＤ１と図２Ｂに示す変更後ブロックダイヤグラムＢＤ２の場合、増幅機能要素に対応したブロックGaが抽出される（Ｂｄ＝｛Ga｝）。また、図３Ａに示すサブシステムブロックダイヤグラムＢＤ１（Sub1）と図３Ｂに示すサブシステムブロックダイヤグラムＢＤ２（Sub1）の場合、増幅機能要素に対応したブロックGaが抽出される（Ｂｄ＝｛Ga/Sub1｝）。

次いで、処理ブロック１０１は、変更前モデル情報と変更後モデル情報とを参照して、変更前ブロックダイヤグラムＢＤ１に無く、変更後ブロックダイヤグラムＢＤ２に追加されたブロック（以下、追加ブロックという）Ｂａを抽出する（Ｓ１３２）。図２Ａに示す変更前ブロックダイヤグラムＢＤ１と図２Ｂに示す変更後ブロックダイヤグラムＢＤ２の場合、サブシステムに対応するブロックSub2及び出力ポートの機能要素に対応するブロックOut2が抽出される（Ｂａ＝｛Sub2,Out2｝）。また、図３Ａに示すサブシステムブロックダイヤグラムＢＤ１（Sub1）と図３Ｂに示すサブシステムブロックダイヤグラムＢＤ２（Sub1）の場合、該当するブロックは無い。

次いで、処理ユニット１０１は、変更前モデル情報と変更後モデル情報とを参照して、変更前ブロックダイヤグラムＢＤ１（図２Ａ、図３Ａ参照）及び変更後ブロックダイヤグラムＤＢ２（図２Ｂ、図３Ｂ参照）において共通のブロック（以下、共通ブロックという）Ｂｃを抽出する（Ｓ１３３）。更に、処理ユニット１０１は、変更前ブロックダイヤグラムＢＤ１（図２Ａ参照）での機能が変更後ブロックダイヤグラムＢＤ２（図２Ｂ参照）で変更されたブロック（以下、変更ブロックという）Ｂｍを抽出する（Ｓ１３４）。図２Ａに示す変更前ブロックダイヤグラムＢＤ１と図２Ｂに示す変更後ブロックダイヤグラムＢＤ２の場合、判定基準（パラメータ）が変更された（＜＝→＜）判定機能要素に対応したブロックROが抽出される（Ｂｍ＝｛RO｝。また、図３Ａに示すサブシステムブロックダイヤグラムＢＤ１（Sub1）と図３Ｂに示すサブシステムブロックダイヤグラムＢＤ２（Sub1）の場合、該当するブロックは無い。

次いで、処理ユニット１０１は、変更前モデル情報と変更後モデル情報とを参照して、変更前ブロックダイヤグラムＢＤ１（図２Ａ参照）から除去されて変更後ブロックダイヤグラムＤＢ２（図２Ｂ参照）に無い線（以下、削除線という）Ｅｄを抽出する（Ｓ１３５）。図２Ａに示す変更前ブロックダイヤグラムＢＤ１と図２Ｂに示す変更後ブロックダイヤグラムＢＤ２の場合、ブロックIn1とブロックGaとを連結する線と、ブロックGaとブロックSub1とを連結する線とが抽出される（Ｅｄ＝｛In1/Ga，Ga/Sub1｝）。また、図３Ａに示すサブシステムブロックダイヤグラムＢＤ１（Sub1）と図３Ｂに示すサブシステムブロックダイヤグラムＢＤ２（Sub1）の場合、ブロックSumとブロックGaとを連結する線と、ブロックGaとブロックOut1とを連結する線とが抽出される（Ｅｄ＝｛Sum/Ga/Sub1，Ga/Out1/Sub1｝）。

次いで、処理ユニット１０１は、変更前モデル情報と変更後モデル情報とを参照して、変更前ブロックダイヤグラムＢＤ１に無く、変更後ブロックダイヤグラムＢＤ２に追加された線（以下、追加線という）Ｅａを抽出する（Ｓ１３６）。図２Ａに示す変更前ブロックダイヤグラムＢＤ１と図２Ｂに示す変更後ブロックダイヤグラムＢＤ２の場合、ブロックIn1とブロックSub1とを連結する線と、ブロックSwとブロックSub2とを連結する線と、ブロックSub2とブロックOut2とを連結する線とが抽出される（Ｅａ＝｛In1/Sub1，Sw/Sub2，Sub2/Out2｝）。図３Ａに示すサブシステムブロックダイヤグラムＢＤ１（Sub1）と図３Ｂに示すサブシステムブロックダイヤグラムＢＤ２（Sub1）の場合、ブロックSumとブロックOut1とを連結する線が抽出される（Ｅａ＝｛Sum/Out1/Sub1｝）。

処理ユニット１０１は、上記のようにして（Ｓ１３１、Ｓ１３２、Ｓ１３４〜Ｓ１３６）変更に係るブロック及び線を抽出すると、それらの情報をまとめて差分情報（Ｂｄ，Ｂａ，Ｂｍ，Ｅｄ，Ｅａ）を生成し、メモリ１０３に格納する（Ｓ１３７）。

図４に戻って、処理ユニット１０１は、最上位のシステム（モデル）及び全てのサブシステムについての差分情報（Ｂｄ，Ｂａ，Ｂｍ，Ｅｄ，Ｅａ）の生成が終了すると（Ｓ１４でＮＯ）、その差分情報と、変更前ブロックダイヤグラムＢＤ１（図２Ａ参照）を表す変更前モデル情報及び変更後ブロックダイヤグラムＢＤ２（図２Ｂ参照）を表す変更後モデル情報のいずれか一方、例えば、変更前モデル情報（図２Ａ参照）とに基づいて、合成ブロックダイヤグラムを表示部１０６に表示させる（Ｓ１６：合成表示制御手段）。

処理ユニット１０１は、図６Ａ及び図６Ｂに示す手順に従って、合成ブロックダイヤグラム表示処理を実行する。

図６Ａにおいて、処理ユニット１０１は、上述したようにして生成された差分情報（Ｂｄ，Ｂａ，Ｂｍ，Ｅｄ，Ｅａ）と、変更前ブロックダイヤグラムＢＤ１（図２参照）を表す変更前モデル情報とを取得する（Ｓ１６０）。そして、処理ユニット１０１は、変更前モデル情報を参照して変更前ブロックダイヤグラムＢＤ１において１つのブロックを指定し（Ｓ１６１）、そのブロックが削除ブロックＢｄであるか否かを判定する（Ｓ１６２）。そのブロックが削除ブロックＢｄであると（Ｓ１６２でＹＥＳ）、処理ユニット１０１は、そのブロックを赤色で描画する（Ｓ１６３）。一方、前記指定されたブロックが削除ブロックＢｄでない場合（Ｓ１６２でＮＯ）、処理ユニット１０１は、さらに、当該ブロックが変更ブロックＢｍであるか否かを判定し（Ｓ１６４）、変更ブロックＢｍであると（Ｓ１６４でＹＥＳ）、そのブロックを紫色で描画する（Ｓ１６５）。一方、前記指定されたブロックが変更ブロックでなければ（Ｓ１６４でＮＯ）、当該指定されたブロックが、当該変更前ブロックダイヤグラムＢＤ１（図２参照）と変更後ブロックダイヤグラムＢＤ２（図２Ｂ参照）の双方に共通的に含まれるブロック、即ち、共通ブロックＢｃとして、その指定されたブロックを黒色で描画する（Ｓ１６６）。

処理ユニット１０１は、１つのブロックについての描画が終了すると、前記変更前ブロックダイヤグラムＢＤ１に含まれる全てのブロックについての描画に係る処理が終了したか否かを判定する（Ｓ１６７）。その全てのブロックについての処理が終了していなければ（Ｓ１６７でＮＯ）、処理ユニット１０１は、変更前ブロックダイヤグラムＢＤ１（図２参照）において他のブロックを指定して、その指定したブロックについて前述したのと同様の処理（Ｓ１６１〜Ｓ１６６）を実行する。そして、全てのブロックについての処理が終了すると（Ｓ１６７でＹＥＳ）、処理ユニット１０１は、変更前モデル情報を参照して変更前ブロックダイヤグラムＢＤ１において１つの線を指定し（Ｓ１６８）、その線が削除線Ｅｄであるか否かを判定する（Ｓ１６９）。その線が削除線Ｅｄであると（Ｓ１６９でＹＥＳ）、処理ユニット１０１は、その線を赤で描画する（Ｓ１７０）。一方、前記指定された線が削除線Ｅｄでない場合（Ｓ１６９でＮＯ）、当該指定された線が、当該変更前ブロックダイヤグラムＢＤ１（図２Ａ参照）と変更後ブロックダイヤグラムＢＤ２（図２Ｂ参照）の双方に共通的に含まれる線、即ち、共通線Ｅｃとして、その指定された線を黒色で描画する（Ｓ１７１）。

処理ユニット１０１は、１つの線についての描画が終了すると、前記変更前ブロックダイヤグラムＢＤ１に含まれる全ての線についての描画に係る処理が終了したか否かを判定する（Ｓ１７２）。その全ての線についての処理が終了していなければ（Ｓ１７２でＮＯ），処理ユニット１０１は、変更前ブロックダイヤグラムＢＤ１（図２Ａ参照）において他の線を指定して、その指定したブロックについて前述したのと同様の処理（Ｓ１６８〜Ｓ１７１を実行する。そして、全ての線についての処理が終了すると（Ｓ１７２でＹＥＳ）、処理ユニット１０１での処理は、図６Ｂに示す手順に従った処理に移行する。

上述したように変更前ブロックダイヤグラムＢＤ１（図２参照）に含まれる全てのブロック、及び全ての線についての処理が終了すると（Ｓ１７２でＹＥＳ）、図２Ａに示す変更前ブロックダイヤグラムは、図８Ａに示すようなブロックダイヤグラムに変わる。図８Ａに示すブロックダイヤグラムでは、削除ブロックＢｄに属する、増幅機能要素に対応したブロックGaと、削除線Ｅｄに属する、入力ポートの機能要素に対応したブロックIn1とブロックGaとを連結する線（In1/Ga）、及びブロックGaとサブシステムSub1に対応したブロックSub1とを連結する線（Ga/Sub1）とが、赤色（図８Ａでは破線で示す）で描かれおり、変更ブロックＢｍに属する判定機能要素に対応したブロックROが紫色（図８Ａでは一点鎖線で示す）で描かれる。そして、他のブロック（共通ブロックＢｃ）及び他の線（共通線Ｅｃ）が黒色で描かれている。

更に、図６Ｂに示す手順に従って処理を続行する処理ユニット１０１は、差分情報（Ｂｄ，Ｂａ，Ｂｍ，Ｅｄ，Ｅａ）を参照して、追加ブロックＢａに属するブロックを指定し（Ｓ１７３）、そのブロックを青色で描画する（Ｓ１７４）。追加ブロックＢａ（変更前ブロックダイヤグラムＢＤ１に無く、変更後ブロックダイヤグラムＢＤ２で追加されたブロック）は、原則として、変更後ブロックダイヤグラムＢＤ２内での位置と相対的に同じ位置に描かれる。そして、その位置に描くと既に描かれているブロック（図８Ａ参照）と重なってしまう場合、追加ブロックＢａを描くべき位置は、例えば、図７に示す手法に決められる。

（１）縦方向及び横方向のそれぞれにおいて、単位長ｄずつ描画位置をずらすことができる。
（２）縦方向及び横方向のそれぞれに単位長ｄ移動できる範囲Ｅ1d内で移動して既に描かれたブロックＢｃ１、Ｂｃ２、Ｂｄ１等と重ならない位置があれば、その位置が描画位置に決められる。
（３）範囲Ｅ1d内で描画位置が決められなければ、さらに、縦方向及び横方向のそれぞれに単位長の２倍長２ｄ移動できる範囲Ｅ2d内で移動して既に描かれたブロックＢｃ１、Ｂｃ２、Ｂｄ１等と重ならない位置があれば、その位置が描画位置に決められる。
（４）それでも決まらない場合、縦方向及び横方向のそれぞれに単位長ｄずつ増加させた範囲Ｅndを順次設定し、その設定された範囲Ｅnd内で他のブロックと重ならない位置があれば、その位置が描画位置として決められる。

上述したようにして決められた位置にブロック（追加ブロックＢａ）を青色で描かくと、処理ユニット１０１は、差分情報で表される全ての追加ブロックＢａについての描画に係る処理が終了したか否かを判定する（Ｓ１７５）。その全ての追加ブロックＢａについての処理が終了していなければ（Ｓ１７５でＮＯ）、処理ユニット１０１は、差分情報を参照して他の追加ブロックＢａを指定して、その指定したブロックについて前述したのと同様の処理（Ｓ１７３、Ｓ１７４）を実行する。そして、全ての追加ブロックについての処理が終了すると（Ｓ１７５でＹＥＳ）、処理ユニット１０１は、差分情報を参照して、追加線Ｅａに属する線を指定し（Ｓ１７６）、その線を青色で描画する（Ｓ１７４）。追加線Ｅａの描画位置は、それにより連結されるブロックの位置に基づいて、公知の手法に従って決められる。指定された追加線Ｅａについての処理が終わると、処理ユニット１０１は、差分情報で表される全ての追加線Ｅａについての描画に係る処理が終了したか否かを判定する（Ｓ１７８）。その全ての追加線Ｅａについての処理が終了していなければ（Ｓ１７８でＮＯ）、処理ユニット１０１は、差分情報を参照して他の追加線Ｅａを指定して、その指定した線について前述したのと同様の処理（Ｓ１７６、Ｓ１７７）を実行する。そして、全ての追加線についての処理が終了すると（Ｓ１７８でＹＥＳ）、処理ユニット１０１は、合成ブロックダイヤグラムの表示処理を終了する。

図６Ｂに示す手順に従って追加ブロック及び追加線の描画が追加されると、例えば、図８Ｂに示すような合成ブロックダイヤグラムが表示部１０６に表示される。

図８Ｂに示す合成ブロックダイヤグラムでは、図８Ａに示すブロックダイヤグラムに加えて、追加ブロックＢａに属する、サブシステムSub2に対応したブロックSub、出力ポートの機能要素に対応したブロックOut2と、追加線Ｅａに属する、入力ポートの機能要素に対応したブロックIn1とサブシステムSub1に対応したブロックSub1とを連結する線（In1/Sub1）、スイッチ機能要素に対応したブロックSwとサブシステムSub2とを連結する線（Sw/Sub2）、ブロックSub2と出力ポートの機能要素に対応したブロックOut2とを連結する線（Sub2/Out2）とが、青色（図８Ａでは、二重線で表される）で描かれている。

なお、図３Ａに示すような変更前ブロックダイヤグラムＢＤ１のサブシステムブロックダイヤグラムＢＤ１（Sub1）と、図３Ｂに示すような変更後ブロックダイヤグラムＢＤ２のサブシステムブロックダイヤグラムＢＤ２（Sub1）との差分を表す差分情報と、変更前ブロックダイヤグラムＢＤ１のサブシステムブロックダイヤグラムＢＤ１（Sub1）とに基づいて、同様の手法に従って、図９Ａに示すような、削除ブロック及び削除線を赤（破線）で描画したサブシステムブロックダイヤグラムを経て、図９Ｂに示す合成ブロックダイヤグラムを表示部１０６に表示させることができる。

上述したようなブロックダイヤグラム管理装置によれば、表示部１０６に表示された合成ブロックダイヤグラム（図８Ａ参照）では、変更前ブロックダイヤグラムＢＤ１（図２Ａ参照）及び変更後ブロックダイヤグラムＢＤ２（図２Ｂ参照）に共通的に含まれる共通ブロック及びまたは共通線の表示態様（黒色）と、前記変更前ブロックダイヤグラムＢＤ１を表す第１モデル情報と前記変更後ブロックダイヤグラムを表す第２モデル情報との差分を表す差分情報（Ｂｄ，Ｂａ，Ｂｍ，Ｅｄ，Ｅａ）により表される削除ブロックＢｄ（赤色：破線）、変更ブロックＢｍ（紫：一点鎖線）、追加ブロックＢａ（青：二重線）、削除線Ｅｄ（赤：破線）、追加線Ｅａ（青：二重線）の表示態様とが異なるので、その表示部１０６に表示された合成ブロックダイヤグラム（図８参照）から、前記表示態様の違いに基づいて、変更前ブロックダイヤグラムＢＤ１とその変更後ブロックダイヤグラムＢＤ２との差分を容易に確認することができる。

サブシステムについても、同様に、変更前のサブシステムブロックダイヤグラムと変更後のサブシステムブロックダイヤグラムとの差分についての表示態様（色等）が共通部分についての表示態様と異なるようにして合成ブロックダイヤグラム（図９Ｂ参照）が表示部１０６に表示されるので、その表示態様の違いに基づいて、変更前のサブシステムブロックダイヤグラム（図３Ａ参照）とその変更後のサブシステムブロックダイヤグラム（図３Ｂ参照）との差分を容易に確認することができる。

なお、上述した例では、変更前ブロックダイヤグラムＢＤ１（図２Ａ参照）を表す変更前モデル情報と差分情報とに基づいて、合成ブロックダイヤグラムが表示（描画）されたが、変更後ブロックダイヤグラムＢＤ２（図２Ｂ参照）を表す変更後モデル情報と差分情報とに基づいて、合成ブロックダイヤグラムを表示部１０６に表示させることもできる。

差分情報にて表される差分ブロック（削除ブロックＢｄ、追加ブロックＢａ、変更ブロックＢｍ）及び差分線（削除線Ｅｄ、追加線Ｅａ）の表示態様は、共通ブロック及び共通線の表示態様と異なっていれば、全部及び部分的に同じであってもよい。

本発明に係るブロックダイヤグラム管理装置は、信号処理システムのモデルを表す変更前のブロックダイヤグラムとその変更後のブロックダイヤグラムとの差分を容易に確認することができるという効果を有し、信号処理システムのモデルを表し、コンピュータ上で作成された、機能要素に対応したブロックと信号伝達路に対応してブロック相互を連結する線とを含むブロックダイヤグラムの管理を行うブロックダイヤグラム管理装置として有用である。

１０１ 処理ユニット（ＣＰＵ）
１０２ メモリ
１０３ 外部記憶装置（ＨＤＤ）
１０５ 操作部
１０６ 表示部
１０７ バス

Claims (7)

1. 信号処理システムのモデルを表し、機能要素に対応したブロックと信号伝達路に対応してブロックを相互に連結する線とを含むブロックダイヤグラムの管理を行うブロックダイヤグラム管理装置であって、
   変更前のモデルを表した第１ブロックダイヤグラムを表す第１モデル情報と、変更後の前記モデルを表した第２ブロックダイヤグラムを表す第２モデル情報とを取得するモデル情報取得手段と、
   前記第１モデル情報と前記第２モデル情報との差分を表す差分情報を取得する差分情報取得手段と、
   前記差分情報取得手段により得られた前記差分情報と、前記第１モデル情報及び前記第２モデル情報のいずれか一方とに基づいて、前記第１ブロックダイヤグラムと前記第２ブロックダイヤグラムとの双方に共通的に含まれる共通ブロック及びまたは共通線と、前記差分情報にて表される差分ブロック及びまたは差分線とを含む合成ブロックダイヤグラムを、前記共通ブロック及びまたは前記共通線と、前記差分ブロック及びまたは差分線との表示態様を異ならせて表示部に表示させる合成表示制御手段とを有するブロックダイヤグラム管理装置。
2. 前記合成表示制御手段は、前記差分ブロックに含まれる、前記第１ブロックダイヤグラムから削除されて前記第２ブロックに無い削除ブロックと、前記第１ブロックダイヤグラムに無く、前記第２ブロックダイヤグラムで追加された追加ブロックと、前記第１ブロックダイヤグラムでの機能が前記第２ブロックダイヤグラムで変更された変更ブロックとを、それらの表示態様を前記共通ブロックの表示態様と異ならせて前記表示部に表示させる請求項１記載のブロックダイヤグラム管理装置。
3. 前記合成表示制御手段は、前記削除ブロック、前記追加ブロック及び前記変更ブロックを、それぞれの表示態様が異なるように前記表示部に表示させる請求項２記載のブロックダイヤグラム管理装置。
4. 前記合成表示制御手段は、前記差分線のうち、前記第１ブロックダイヤグラムから削除されて前記第２ブロックに無い削除線と、前記第１ブロックダイヤグラムに無く、前記第２ブロックダイヤグラムで追加された追加線とを、それらの表示態様を前記共通線の表示態様と異ならせて前記表示部に表示させる請求項１乃至３のいずれかに記載のブロックダイヤグラム管理装置。
5. 前記合成表示制御手段は、前記削除線及び前記追加線を、それぞれの表示態様が異なるように前記表示部に表示させる請求項４記載のブロックダイヤグラム管理装置。
6. 信号処理システムのモデルを表し、機能要素に対応したブロックと信号伝達路に対応してブロックを相互に連結する線とを含むブロックダイヤグラムの管理を行うブロックダイヤグラム管理方法であって、
   変更前のモデルを表した第１ブロックダイヤグラムを表す第１モデル情報と、変更後の前記モデルを表した第２ブロックダイヤグラムを表す第２モデル情報とを取得するモデル情報取得ステップと、
   前記第１モデル情報と前記第２モデル情報との差分を表す差分情報を取得する差分情報取得ステップと、
   前記差分情報取得ステップにより得られた前記差分情報と、前記第１モデル情報及び前記第２モデル情報のいずれか一方とに基づいて、前記第１ブロックダイヤグラムと前記第２ブロックダイヤグラムとの双方に共通的に含まれる共通ブロック及びまたは共通線と、前記差分情報にて表される差分ブロック及びまたは差分線とを含む合成ブロックダイヤグラムを、前記共通ブロック及びまたは前記共通線と、前記差分ブロック及びまたは差分線との表示態様を異ならせて表示部に表示させる合成表示制御ステップとを有するブロックダイヤグラム管理方法。
7. 信号処理システムのモデルを表し、機能要素に対応したブロックと信号伝達路に対応してブロックを相互に連結する線とを含むブロックダイヤグラムの管理を行うブロックダイヤグラム管理装置での処理をコンピュータに行わせるプログラムであって、
   変更前のモデルを表した第１ブロックダイヤグラムを表す第１モデル情報と、変更後の前記モデルを表した第２ブロックダイヤグラムを表す第２モデル情報とを取得するモデル情報取得ステップと、
   前記第１モデル情報と前記第２モデル情報との差分を表す差分情報を取得する差分情報取得ステップと、
   前記差分情報取得ステップにより得られた前記差分情報と、前記第１モデル情報及び前記第２モデル情報のいずれか一方とに基づいて、前記第１ブロックダイヤグラムと前記第２ブロックダイヤグラムとの双方に共通的に含まれる共通ブロック及びまたは共通線と、前記差分情報にて表される差分ブロック及びまたは差分線とを含む合成ブロックダイヤグラムを、前記共通ブロック及びまたは前記共通線と、前記差分ブロック及びまたは差分線との表示態様を異ならせて表示部に表示させる合成表示制御ステップとを前記コンピュータに行わせるプログラム。

Images