JP2016157800A - Lead frame substrate and method of manufacturing the same, and semiconductor device and method of manufacturing the same - Google Patents
Lead frame substrate and method of manufacturing the same, and semiconductor device and method of manufacturing the same Download PDFInfo
- Publication number
- JP2016157800A JP2016157800A JP2015034221A JP2015034221A JP2016157800A JP 2016157800 A JP2016157800 A JP 2016157800A JP 2015034221 A JP2015034221 A JP 2015034221A JP 2015034221 A JP2015034221 A JP 2015034221A JP 2016157800 A JP2016157800 A JP 2016157800A
- Authority
- JP
- Japan
- Prior art keywords
- terminal portion
- insulating layer
- lead frame
- layer
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
本発明は、リードフレーム基板およびその製造方法、ならびに半導体装置およびその製造方法に関する。 The present invention relates to a lead frame substrate and a manufacturing method thereof, and a semiconductor device and a manufacturing method thereof.
従来、薄型の半導体を作製するための各種の方法が知られている。例えば、特許文献1には、Cu材の表面をハーフエッチングすることにより部分的に除去し、除去されなかった部分に半導体素子を搭載してワイヤボンディングおよび樹脂封止を行い、その後、裏面側からCu材の一部をハーフエッチング(セカンドエッチング)により除去する技術が開示されている。
Conventionally, various methods for manufacturing a thin semiconductor are known. For example, in
しかしながら、特許文献1に示す技術を用いた場合、表面側と裏面側とで(ハーフ)エッチング工程を2回行わなければならないため、半導体装置の製造工程が煩雑になるおそれがある。とりわけ2回目のエッチング工程は、樹脂封止を行った後に実施される。このため、仮に2回目のエッチング工程で不具合が生じた場合、半導体素子や封止樹脂ごと製品を破棄する必要が生じてしまう。また、上述した技術を用いた場合、端子部が封止樹脂の裏面から突出するため、端子部の抜けが生じやすくなるおそれもある。
However, when the technique shown in
本発明はこのような点を考慮してなされたものであり、樹脂封止後にエッチングを行う必要がなく、端子部の抜けが生じにくい半導体装置を得ることが可能な、リードフレーム基板およびその製造方法、ならびに半導体装置およびその製造方法を提供することを目的とする。 The present invention has been made in consideration of such points, and it is not necessary to perform etching after resin sealing, and a lead frame substrate capable of obtaining a semiconductor device in which terminal portions are not easily removed, and its manufacture. It is an object of the present invention to provide a method, a semiconductor device, and a manufacturing method thereof.
本発明は、リードフレーム基板であって、第1端子部と、前記第1端子部から離間して配置された第2端子部と、前記第1端子部および前記第2端子部の裏面側に設けられ、前記第1端子部と前記第2端子部とを支持する絶縁層とを備え、前記第1端子部および前記第2端子部の側面は、断面視ですり鉢状に形成され、前記絶縁層のうち、前記第1端子部および前記第2端子部に対応する位置に、それぞれ絶縁層開口部が形成されていることを特徴とするリードフレーム基板である。 The present invention is a lead frame substrate, on the back side of the first terminal portion, the second terminal portion spaced apart from the first terminal portion, and the first terminal portion and the second terminal portion. And provided with an insulating layer that supports the first terminal portion and the second terminal portion, and side surfaces of the first terminal portion and the second terminal portion are formed in a mortar shape in cross-sectional view, An insulating layer opening is formed in each of the layers at positions corresponding to the first terminal portion and the second terminal portion.
本発明は、前記第1端子部および前記第2端子部の表面と、前記第1端子部および前記第2端子部の前記側面と、前記第1端子部および前記第2端子部の前記裏面のうち前記絶縁層開口部の内側領域とが、金属層によって覆われていることを特徴とするリードフレーム基板である。 The present invention includes the front surfaces of the first terminal portion and the second terminal portion, the side surfaces of the first terminal portion and the second terminal portion, and the back surfaces of the first terminal portion and the second terminal portion. The lead frame substrate is characterized in that an inner region of the opening of the insulating layer is covered with a metal layer.
本発明は、前記絶縁層の裏面に、導体からなる支持層が設けられ、前記支持層のうち前記絶縁層開口部に対応する位置に支持層開口部が形成され、前記支持層のうち前記第1端子部と前記第2端子部との間の領域に、空隙部が設けられていることを特徴とするリードフレーム基板である。 In the present invention, a support layer made of a conductor is provided on the back surface of the insulating layer, and a support layer opening is formed at a position corresponding to the insulating layer opening in the support layer. A lead frame substrate, wherein a gap is provided in a region between one terminal portion and the second terminal portion.
本発明は、前記第1端子部および前記第2端子部の表面と、前記第1端子部および前記第2端子部の前記側面と、前記第1端子部および前記第2端子部の前記裏面のうち前記絶縁層開口部の内側領域と、前記支持層の一部とが、金属層によって覆われていることを特徴とするリードフレーム基板である。 The present invention includes the front surfaces of the first terminal portion and the second terminal portion, the side surfaces of the first terminal portion and the second terminal portion, and the back surfaces of the first terminal portion and the second terminal portion. The lead frame substrate is characterized in that an inner region of the opening of the insulating layer and a part of the support layer are covered with a metal layer.
本発明は、前記第1端子部および前記第2端子部は、外枠部の内側に配置されており、前記第1端子部および前記第2端子部のうちの少なくとも一方は、端子本体と、前記端子本体と前記外枠部とを連結する引出線部とを有することを特徴とするリードフレーム基板である。 In the present invention, the first terminal portion and the second terminal portion are disposed inside an outer frame portion, and at least one of the first terminal portion and the second terminal portion includes a terminal body, A lead frame substrate having a lead wire portion connecting the terminal body and the outer frame portion.
本発明は、前記第1端子部および前記第2端子部の表面と、前記第1端子部および前記第2端子部の前記裏面のうち前記絶縁層開口部の内側領域と、前記支持層の一部とが、金属層によって覆われ、前記第1端子部および前記第2端子部の前記側面は、前記金属層によって覆われていないことを特徴とするリードフレーム基板である。 The present invention provides the front surface of the first terminal portion and the second terminal portion, the inner region of the insulating layer opening in the back surface of the first terminal portion and the second terminal portion, and one of the support layers. The lead frame substrate is characterized in that a portion is covered with a metal layer, and the side surfaces of the first terminal portion and the second terminal portion are not covered with the metal layer.
本発明は、前記第1端子部および前記第2端子部は、互いに独立して配置されるとともに、互いに電気的に絶縁されていることを特徴とするリードフレーム基板である。 The present invention provides the lead frame substrate, wherein the first terminal portion and the second terminal portion are arranged independently of each other and are electrically insulated from each other.
本発明は、半導体装置であって、第1端子部と、前記第1端子部から離間して配置された第2端子部と、前記第1端子部および前記第2端子部の裏面側に設けられ、前記第1端子部と前記第2端子部とを支持する絶縁層と、前記第1端子部上に搭載された半導体素子と、前記半導体素子と前記第2端子部とを電気的に接続する導電部材と、前記第1端子部と、前記第2端子部と、前記半導体素子と、前記導電部材とを封止する封止樹脂とを備え、前記第1端子部および前記第2端子部の側面は、断面視ですり鉢状に形成され、前記絶縁層のうち、前記第1端子部および前記第2端子部に対応する位置に、それぞれ絶縁層開口部が形成されていることを特徴とする半導体装置である。 The present invention is a semiconductor device, which is provided on a back surface side of a first terminal portion, a second terminal portion spaced apart from the first terminal portion, and the first terminal portion and the second terminal portion. An insulating layer supporting the first terminal portion and the second terminal portion, a semiconductor element mounted on the first terminal portion, and electrically connecting the semiconductor element and the second terminal portion A conductive resin, a first terminal portion, a second terminal portion, a semiconductor element, and a sealing resin that seals the conductive member, the first terminal portion and the second terminal portion The side surface is formed in a mortar shape in cross-sectional view, and an insulating layer opening is formed at a position corresponding to the first terminal portion and the second terminal portion in the insulating layer, respectively. It is a semiconductor device.
本発明は、前記第1端子部および前記第2端子部の表面と、前記第1端子部および前記第2端子部の前記側面と、前記第1端子部および前記第2端子部の前記裏面のうち前記絶縁層開口部の内側領域とが、金属層によって覆われていることを特徴とする半導体装置である。 The present invention includes the front surfaces of the first terminal portion and the second terminal portion, the side surfaces of the first terminal portion and the second terminal portion, and the back surfaces of the first terminal portion and the second terminal portion. Among these, a semiconductor device is characterized in that an inner region of the opening of the insulating layer is covered with a metal layer.
本発明は、前記絶縁層の裏面に、導体からなる支持層が設けられ、前記支持層のうち前記絶縁層開口部に対応する位置に支持層開口部が形成され、前記支持層のうち前記第1端子部と前記第2端子部との間の領域に、空隙部が設けられていることを特徴とする半導体装置である。 In the present invention, a support layer made of a conductor is provided on the back surface of the insulating layer, and a support layer opening is formed at a position corresponding to the insulating layer opening in the support layer. The semiconductor device is characterized in that a gap is provided in a region between one terminal portion and the second terminal portion.
本発明は、前記第1端子部および前記第2端子部の表面と、前記第1端子部および前記第2端子部の前記側面と、前記第1端子部および前記第2端子部の前記裏面のうち前記絶縁層開口部の内側領域と、前記支持層の一部とが、金属層によって覆われていることを特徴とする半導体装置である。 The present invention includes the front surfaces of the first terminal portion and the second terminal portion, the side surfaces of the first terminal portion and the second terminal portion, and the back surfaces of the first terminal portion and the second terminal portion. Among these, a semiconductor device is characterized in that an inner region of the opening of the insulating layer and a part of the support layer are covered with a metal layer.
本発明は、前記第1端子部および前記第2端子部の表面と、前記第1端子部および前記第2端子部の前記裏面のうち前記絶縁層開口部の内側領域と、前記支持層の一部とが、金属層によって覆われ、前記第1端子部および前記第2端子部の前記側面は、前記金属層によって覆われていないことを特徴とする半導体装置である。 The present invention provides the front surface of the first terminal portion and the second terminal portion, the inner region of the insulating layer opening in the back surface of the first terminal portion and the second terminal portion, and one of the support layers. The semiconductor device is characterized in that a portion is covered with a metal layer, and the side surfaces of the first terminal portion and the second terminal portion are not covered with the metal layer.
本発明は、リードフレーム基板の製造方法において、金属基板を準備する工程と、前記金属基板の裏面に絶縁層を設ける工程と、前記金属基板を表面側からエッチング加工することにより、前記金属基板に第1端子部と、前記第1端子部から離間して配置された第2端子部とを形成する工程であって、前記第1端子部および前記第2端子部の側面は、断面視ですり鉢状に形成される、工程と、前記絶縁層のうち、前記第1端子部および前記第2端子部に対応する位置に、それぞれ絶縁層開口部を形成する工程とを備えたことを特徴とするリードフレーム基板の製造方法である。 The present invention provides a method for manufacturing a lead frame substrate, comprising: a step of preparing a metal substrate; a step of providing an insulating layer on a back surface of the metal substrate; and etching the metal substrate from the front surface side. Forming a first terminal portion and a second terminal portion spaced apart from the first terminal portion, wherein the side surfaces of the first terminal portion and the second terminal portion are in a cross-sectional view. And a step of forming an insulating layer opening at a position corresponding to the first terminal portion and the second terminal portion in the insulating layer. It is a manufacturing method of a lead frame substrate.
本発明は、前記第1端子部および前記第2端子部の表面と、前記第1端子部および前記第2端子部の前記側面と、前記第1端子部および前記第2端子部の裏面のうち前記絶縁層開口部の内側領域とを、金属層によって覆う工程を更に備えたことを特徴とするリードフレーム基板の製造方法である。 The present invention includes the surfaces of the first terminal portion and the second terminal portion, the side surfaces of the first terminal portion and the second terminal portion, and the back surfaces of the first terminal portion and the second terminal portion. The lead frame substrate manufacturing method further includes a step of covering the inner region of the insulating layer opening with a metal layer.
本発明は、リードフレーム基板の製造方法において、金属基板と、前記金属基板の裏面に設けられた絶縁層と、前記絶縁層の裏面に設けられた導体からなる支持層とを有する積層体を準備する工程と、前記金属基板を表面側からエッチング加工することにより、前記金属基板に第1端子部と、前記第1端子部から離間して配置された第2端子部とを形成する工程であって、前記第1端子部および前記第2端子部の側面は、断面視ですり鉢状に形成される、工程と、前記支持層のうち、前記第1端子部および前記第2端子部に対応する位置に、それぞれ支持層開口部を形成する工程と、前記絶縁層のうち前記支持層開口部が設けられた箇所に、それぞれ絶縁層開口部を形成する工程と、前記支持層のうち、前記第1端子部と前記第2端子部との間に位置する部分を除去する工程とを備えたことを特徴とするリードフレーム基板の製造方法である。 The present invention provides a method of manufacturing a lead frame substrate, comprising preparing a laminate including a metal substrate, an insulating layer provided on the back surface of the metal substrate, and a support layer made of a conductor provided on the back surface of the insulating layer. And a step of forming a first terminal portion and a second terminal portion spaced apart from the first terminal portion on the metal substrate by etching the metal substrate from the surface side. The side surfaces of the first terminal portion and the second terminal portion are formed in a mortar shape in a cross-sectional view, and correspond to the first terminal portion and the second terminal portion of the support layer. Forming a support layer opening at each of the positions; forming the insulating layer opening at a position of the insulating layer where the support layer opening is provided; and Between one terminal portion and the second terminal portion. Is a manufacturing method of a lead frame board, characterized in that a step of removing portions located.
本発明は、前記絶縁層開口部を形成した後、前記第1端子部および前記第2端子部の表面と、前記第1端子部および前記第2端子部の前記側面と、前記第1端子部および前記第2端子部の裏面のうち前記絶縁層開口部の内側領域と、前記支持層の一部とを、金属層によって覆う工程を更に備えたことを特徴とするリードフレーム基板の製造方法である。 According to the present invention, after the insulating layer opening is formed, the surfaces of the first terminal portion and the second terminal portion, the side surfaces of the first terminal portion and the second terminal portion, and the first terminal portion And a method of manufacturing a lead frame substrate, further comprising a step of covering an inner region of the opening of the insulating layer and a part of the support layer of the back surface of the second terminal portion with a metal layer. is there.
本発明は、リードフレーム基板の製造方法において、金属基板と、前記金属基板の裏面に設けられた絶縁層と、前記絶縁層の裏面に設けられた導体からなる支持層とを有する積層体を準備する工程と、前記支持層のうち、第1端子部および第2端子部に対応する位置に、それぞれ支持層開口部を形成する工程と、前記絶縁層のうち前記支持層開口部が設けられた箇所に、それぞれ絶縁層開口部を形成する工程と、前記金属基板を表面側からエッチング加工することにより、前記金属基板に第1端子部と、前記第1端子部から離間して配置された第2端子部とを形成する工程であって、前記第1端子部および前記第2端子部の側面は、断面視ですり鉢状に形成される、工程と、前記支持層のうち、前記第1端子部と前記第2端子部との間に位置する部分を除去する工程とを備えたことを特徴とするリードフレーム基板の製造方法である。 The present invention provides a method of manufacturing a lead frame substrate, comprising preparing a laminate including a metal substrate, an insulating layer provided on the back surface of the metal substrate, and a support layer made of a conductor provided on the back surface of the insulating layer. A step of forming a support layer opening at a position corresponding to the first terminal portion and the second terminal portion of the support layer, and the support layer opening of the insulating layer is provided. A step of forming an insulating layer opening in each location, and etching the metal substrate from the surface side, thereby providing a first terminal portion and a first terminal portion spaced apart from the first terminal portion on the metal substrate. A step of forming two terminal portions, wherein the side surfaces of the first terminal portion and the second terminal portion are formed in a mortar shape in a sectional view, and the first terminal of the support layer Between the first terminal portion and the second terminal portion Is a manufacturing method of a lead frame board, characterized in that a step of removing portions that.
本発明は、前記絶縁層開口部を形成した後、前記金属基板の表面のうち前記第1端子部および前記第2端子部に対応する位置と、前記金属基板の前記裏面のうち前記絶縁層開口部の内側領域と、前記支持層の一部とを、金属層によって覆う工程を更に備えたことを特徴とするリードフレーム基板の製造方法である。 In the present invention, after forming the insulating layer opening, the position corresponding to the first terminal portion and the second terminal portion in the surface of the metal substrate, and the insulating layer opening in the back surface of the metal substrate. A method of manufacturing a lead frame substrate, further comprising a step of covering an inner region of the portion and a part of the support layer with a metal layer.
本発明は、半導体装置の製造方法において、前記リードフレーム基板を準備する工程と、前記リードフレーム基板の前記第1端子部上に半導体素子を搭載する工程と、前記半導体素子と前記第2端子部とを導電部材により電気的に接続する工程と、前記第1端子部と、前記第2端子部と、前記半導体素子と、前記導電部材とを封止樹脂により封止する工程とを備えたことを特徴とする半導体装置の製造方法である。 The present invention provides a method of manufacturing a semiconductor device, the step of preparing the lead frame substrate, the step of mounting a semiconductor element on the first terminal portion of the lead frame substrate, the semiconductor element and the second terminal portion. And a step of sealing the first terminal portion, the second terminal portion, the semiconductor element, and the conductive member with a sealing resin. A method for manufacturing a semiconductor device.
本発明によれば、樹脂封止後にエッチングを行う必要がなく、端子部の抜けが生じにくい半導体装置を得ることができる。 According to the present invention, it is not necessary to perform etching after resin sealing, and it is possible to obtain a semiconductor device in which terminal portions are not easily removed.
(第1の実施の形態)
以下、本発明の第1の実施の形態について、図1乃至図6を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。なお、本明細書中、「表面」とは半導体素子21が搭載される側の面(すなわち図2の上方を向く面、Z方向プラス側の面)のことをいい、「裏面」とは、図示しない実装基板に接続される側の面(すなわち図2の下方を向く面、Z方向マイナス側の面)のことをいう。
(First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS. Note that, in the following drawings, the same portions are denoted by the same reference numerals, and some detailed description may be omitted. In the present specification, the “front surface” means a surface on which the
リードフレーム基板の構成
まず、図1および図2により、本実施の形態によるリードフレーム基板の概略について説明する。図1は、本実施の形態によるリードフレーム基板を示す平面図であり、図2は、本実施の形態によるリードフレーム基板を示す断面図である。
Construction of the lead frame substrate First, FIGS. 1 and 2, will be outlined in the lead frame substrate according to the present embodiment. FIG. 1 is a plan view showing a lead frame substrate according to the present embodiment, and FIG. 2 is a cross-sectional view showing the lead frame substrate according to the present embodiment.
図1および図2に示すように、リードフレーム基板10は、半導体素子21(後述)を搭載するダイパッド(第1端子部)11と、ダイパッド11周囲に設けられ、半導体素子21と実装基板(図示せず)とを接続する複数のリード部(第2端子部)12と、ダイパッド11およびリード部12の裏面11c、12c側に設けられ、ダイパッド11とリード部12とを支持する絶縁層14とを備えている。
As shown in FIGS. 1 and 2, the
このリードフレーム基板10は、それぞれ半導体装置20(後述)に対応する領域である、複数の単位リードフレーム領域10aを含んでいる。単位リードフレーム領域10aは、図1において仮想線の内側に位置する領域である。これら単位リードフレーム領域10aは、外枠部(支持部材)13を介して互いに連結されている。この外枠部13は、X方向、およびX方向に垂直なY方向に沿ってそれぞれ延びており、ダイパッド11およびリード部12は、この外枠部13の内側に配置されている。
The
ダイパッド11は、平面略矩形状であり、その4辺はX方向又はY方向のいずれかに沿って延びている。ダイパッド11の平面形状は、略矩形状に限らず、例えば円形状、楕円形状、多角形状、L字形状等としても良い。ダイパッド11は、連結部16を介して外枠部13に連結されている。この連結部16は、後述するように、ダイパッド11に電解めっきにより金属層25およびはんだ部28を形成する際の給電部として用いられても良い。
The
また、複数のリード部12は、ダイパッド11から水平方向に離間して配置され、それぞれ外枠部13に連結されている。各リード部12は、半円と長方形とを合わせた平面形状を有しており(図1参照)、かつダイパッド11および外枠部13と同一の厚みを有している(図2参照)。
In addition, the plurality of
リード部12は、その表面に内部端子15を有している。この内部端子15は、後述するようにボンディングワイヤ22を介して半導体素子21に電気的に接続される領域となっている。またリード部12の裏面には、それぞれ外部の実装基板(図示せず)に電気的に接続される外部端子17が形成されている。
The
図2に示すように、ダイパッド11およびリード部12は、それぞれ側面11a、12aを有している。この側面11a、12aは、平面視でダイパッド11およびリード部12の外周全体に亘って形成されている。このダイパッド11の側面11aおよびリード部12の側面12aは、断面視ですり鉢状に形成されている。すなわち、ダイパッド11の側面11aの断面形状は、表面側から裏面側に向かうにつれてダイパッド11の水平断面が大きくなるように湾曲している。また、リード部12の側面12aの断面形状は、表面側から裏面側に向かうにつれてリード部12の水平断面が大きくなるように湾曲している。この場合、ダイパッド11およびリード部12は、それぞれその側面11a、12aの全体にわたってすり鉢状(表面側から裏面側に向かうにつれて広がる形状)となっている。したがって、ダイパッド11およびリード部12は、それぞれ表面側より裏面側の方が面積が広くなっている。
As shown in FIG. 2, the
以上説明したダイパッド11、リード部12および外枠部13は、後述するように1枚の金属基板31から1回のエッチング工程により作製される(図5(e)参照)。ダイパッド11、リード部12および外枠部13は、全体として銅、銅合金、42合金(Ni42%のFe合金)等の金属から構成されている。また、ダイパッド11、リード部12および外枠部13の厚みは、製造する半導体装置20の構成にもよるが、例えば80μm〜250μmとすることができる。
The
絶縁層14は、ダイパッド11およびリード部12の裏面11c、12c側において、ダイパッド11とリード部12とを互いに連結している。また、絶縁層14のうち、ダイパッド11およびリード部12に対応する位置には、それぞれ絶縁層開口部14a、14bが形成されている。このうちダイパッド11の裏面に形成された絶縁層開口部14aは、平面略矩形形状であり、ダイパッド11よりも小さい形状を有している。また各リード部12の裏面に形成された絶縁層開口部14bは、平面視で半円と長方形とを合わせた形状を有しており、各リード部12よりも小さい形状を有している。絶縁層14は、ダイパッド11およびリード部12の裏面11c、12cであって、絶縁層開口部14a、14bの周縁領域に接着されている。
The insulating
この場合、絶縁層14は、絶縁層開口部14a、14bを除く、外枠部13の内側領域の全域を覆っている。これにより、後述するように、封止樹脂23によりダイパッド11およびリード部12を封止する際(図6(d)参照)、ダイパッド11およびリード部12の裏面11c、12c側に別途樹脂封止用のテープを設ける必要が生じない。
In this case, the insulating
図1および図2において、絶縁層14とダイパッド11又はリード部12との重なり幅(接着領域の幅)wは、5μm〜40μm(5μm以上かつ40μm以下をいう。以下同様)とすることが好ましい。重なり幅wを5μm以上、好ましくは20μm以上とすることにより、絶縁層14とダイパッド11又はリード部12とを確実に接着させ、樹脂封止工程(図6(d)参照)において封止樹脂23が裏面側に漏れる不具合を確実に防止することができる。また、重なり幅wを40μm以下とすることにより、ダイパッド11およびリード部12の裏面11c、12cの面積を一定以上確保することができる。
1 and 2, the overlapping width (adhesion region width) w of the insulating
絶縁層14は、例えばポリイミド等のウエットエッチング可能な樹脂からなることが好ましい。また、絶縁層14の厚みは、5μm〜40μmとすることが好ましい。絶縁層14の厚みを5μm以上とすることにより、ダイパッド11およびリード部12を確実に支持することができる。また、絶縁層14の厚みを40μm以下とすることにより、リードフレーム基板10を薄肉に構成することができる。
The insulating
図2に示すように、ダイパッド11およびリード部12を覆うように金属層25が形成されている。具体的には、ダイパッド11およびリード部12の表面11b、12bと、ダイパッド11およびリード部12の側面11a、12aと、ダイパッド11およびリード部12の裏面11c、12cのうち絶縁層開口部14a、14bの内側領域とが、それぞれ金属層25によって覆われている。
As shown in FIG. 2, a
このうちダイパッド11およびリード部12の表面11b、12bに形成される金属層25は、それぞれダイパッド11およびリード部12と半導体素子21およびボンディングワイヤ22(後述)との密着性を向上させる役割を果たす。また、ダイパッド11およびリード部12の側面11a、12aに形成される金属層25は、それぞれダイパッド11およびリード部12と封止樹脂23との密着性を向上させる役割を果たす。さらに、ダイパッド11およびリード部12の裏面11c、12cに形成される金属層25は、それぞれダイパッド11およびリード部12とはんだ部28(後述)との接着性を向上させる役割を果たす。このダイパッド11およびリード部12の裏面11c、12cに形成された金属層25は、絶縁層開口部14a、14bから裏面側に露出している。なお、半導体素子21が発光素子(LED素子)からなる場合、金属層25は、半導体素子21からの光を反射させる役割を果たしても良い。
Among these, the
金属層25は、例えばPd、Ag、Au、Ni等の金属の単一層でも良く、あるいは、これらのうち複数種類の金属を積層した層からなっていても良い。金属層25を形成する方法としては、めっき又はスパッタリング等の手法を用いても良い。また、金属層25の厚みは、絶縁層14の厚みよりも薄くすることが好ましく、具体的には0.3μm〜7μmとすることが好ましい。
The
半導体装置の構成
次に、図3および図4により、本実施の形態による半導体装置について説明する。図3および図4は、本実施の形態による半導体装置を示す図である。
Configuration of Semiconductor Device Next, the semiconductor device according to the present embodiment will be described with reference to FIGS. 3 and 4 are diagrams showing the semiconductor device according to the present embodiment.
図3および図4に示すように、半導体装置(半導体パッケージ)20は、ダイパッド11と、ダイパッド11から離間して配置された複数のリード部12と、ダイパッド11およびリード部12の裏面側に設けられ、ダイパッド11とリード部12とを支持する絶縁層14とを備えている。
As shown in FIGS. 3 and 4, the semiconductor device (semiconductor package) 20 is provided on the back side of the
このうちダイパッド11上に半導体素子21が搭載され、半導体素子21と各リード部12とは、それぞれボンディングワイヤ(導電部材)22によって電気的に接続されている。また、ダイパッド11、リード部12、半導体素子21およびボンディングワイヤ22は、封止樹脂23によって樹脂封止されている。
Among these, the
ダイパッド11、リード部12および絶縁層14は、上述したリードフレーム基板10から作製されたものである。このダイパッド11、リード部12および絶縁層14の構成は、単位リードフレーム領域10aに含まれない領域を除き、上述した図1および図2に示すものと略同様であり、ここでは詳細な説明を省略する。
The
半導体素子21としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子21は、各々ボンディングワイヤ22が取り付けられる複数の電極21aを有している。また、半導体素子21は、例えばダイボンディングペースト等の接着剤24により、ダイパッド11の表面に固定されている。半導体素子21としては、発光素子(LED素子)を用いても良い。この場合、半導体素子21の発光層としては、例えばGaP、GaAs、GaAlAs、GaAsP、AlInGaP、またはInGaN等の化合物半導体単結晶からなる材料が挙げられ、これら材料を適宜選ぶことにより、紫外光から赤外光に渡る発光波長を選択することができる。
As the
各ボンディングワイヤ22は、例えば金、銅等の導電性の良い材料からなっている。各ボンディングワイヤ22は、それぞれその一端が半導体素子21の電極21aに接続されるとともに、その他端が各リード部12の内部端子15にそれぞれ接続されている。なお、リード部12の表面12bには、ボンディングワイヤ22との密着性を向上させる金属層25がそれぞれ設けられている。
Each
封止樹脂23としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはPPS樹脂等の熱可塑性樹脂を用いることができる。封止樹脂23全体の厚みは、100μm〜1000μm程度とすることができる。なお、図3において、ダイパッド11およびリード部12よりも表面側に位置する封止樹脂23の表示を省略している。
As the sealing
さらに、ダイパッド11およびリード部12の裏面11c、12cのうち、絶縁層開口部14a、14bの内側領域には、それぞれはんだ部28が設けられている。このはんだ部28は、半導体装置20と図示しない実装基板とを連結するために用いられるものである。各はんだ部28は、例えば断面半円形状、半楕円形状、又はかまぼこ形状を有しており、絶縁層14よりも裏面側に突出している。
Furthermore,
なお、半導体装置20の一辺は、例えば8mm〜16mmとしても良い。また半導体装置20の厚みは、例えば150μm〜500μmとすることができる。
Note that one side of the
リードフレーム基板の製造方法
次に、図1および図2に示すリードフレーム基板10の製造方法について、図5(a)−(h)を用いて説明する。なお、図5(a)−(h)は、リードフレーム基板10の製造方法を示す断面図(図2に対応する図)である。
Method for Manufacturing Lead Frame Substrate Next, a method for manufacturing the
まず図5(a)に示すように、平板状の金属基板31を準備する。この金属基板31としては、銅、銅合金、42合金(Ni42%のFe合金)等の金属からなる基板を使用することができる。なお金属基板31は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。
First, as shown in FIG. 5A, a
次に、金属基板31の裏面に絶縁層14を設ける(図5(b))。絶縁層14は、上述したように、例えばポリイミド等の樹脂からなっていても良い。この場合、絶縁層14は、金属基板31の裏面に貼着されても良く、あるいは金属基板31の裏面にポリイミドワニス等の樹脂を塗布し、これを熱処理することにより形成されても良い。
Next, the insulating
次に、金属基板31の表面および絶縁層14の裏面にそれぞれ感光性レジスト32a、33aを塗布し、これを乾燥する(図5(c))。なお感光性レジスト32a、33aとしては、従来公知のものを使用することができる。
Next, photosensitive resists 32a and 33a are applied to the front surface of the
続いて、この金属基板31および絶縁層14に対してフォトマスクを介して露光し、現像することにより、所望の開口部32b、33bを有するエッチング用レジスト層32、33を形成する(図5(d))。
Subsequently, the
次に、表面側のエッチング用レジスト層32を耐腐蝕膜として金属基板31に腐蝕液でエッチングを施す(図5(e))。これにより、金属基板31の表面側からエッチングが施され、ダイパッド11および複数のリード部12の外形が形成される。このエッチングは、ダイパッド11およびリード部12の表面11b、12b側からのみ施されるので、腐蝕液は裏面側から回り込まない。このため、ダイパッド11およびリード部12の側面11a、12aは、断面視ですり鉢状に形成される。腐蝕液は、使用する金属基板31の材質に応じて適宜選択することができ、例えば、金属基板31として銅合金を用いる場合、通常、塩化第二鉄水溶液を使用し、金属基板31の両面からスプレーエッチングにて行うことができる。
Next, the
続いて、裏面側のエッチング用レジスト層33を耐腐蝕膜として絶縁層14に腐蝕液でエッチングを施す(図5(f))。これにより、絶縁層14のうち、ダイパッド11およびリード部12に対応する位置に、それぞれ絶縁層開口部14a、14bが形成される。腐蝕液は、絶縁層14の材質に応じて適宜選択することができ、例えば、絶縁層14としてポリイミドを用いる場合、アルカリ−アミン系のポリイミドケミカルエッチング液を使用することができる。なお、上記において、金属基板31をエッチングした後(図5(e))、絶縁層14をエッチングしているが(図5(f))、これに限らず、まず絶縁層14をエッチングし、その後金属基板31をエッチングしても良い。
Subsequently, the insulating
その後、エッチング用レジスト層32、33を剥離して除去する(図5(g))。
Thereafter, the etching resist
次に、ダイパッド11およびリード部12にそれぞれ電解めっき処理を施し、金属層25を形成する(図5(h))。具体的には、ダイパッド11およびリード部12の表面11b、12bと、ダイパッド11およびリード部12の側面11a、12aと、ダイパッド11およびリード部12の裏面11c、12cのうち絶縁層開口部14a、14bの内側領域とに、めっきにより金属層25を形成する。この場合、ダイパッド11およびリード部12がそれぞれ外枠部13に連結されているので、電解めっき用の電流を外枠部13を介してダイパッド11およびリード部12に対して供給することができる。金属層25を形成するめっき種の種類は問わないが、例えばPd、Ag、Au、Niなどの単層めっきでもよいし、これらを積層した複層めっきでもよい。
Next, each of the
このようにして、図1および図2に示すリードフレーム基板10が得られる。
In this way, the
半導体装置の製造方法
次に、図3および図4に示す半導体装置20の製造方法について、図6(a)−(e)を用いて説明する。図6(a)−(e)は、半導体装置20の製造方法を示す断面図(図4に対応する図)である。
Manufacturing Method of Semiconductor Device Next, a manufacturing method of the
まず、例えば図5(a)−(h)に示す方法(上述)により、リードフレーム基板10を作製する(図6(a))。
First, for example, the
次に、リードフレーム基板10のダイパッド11上に、半導体素子21を搭載する。この場合、例えばダイボンディングペースト等の接着剤24を用いて、半導体素子21をダイパッド11上に載置して固定する(ダイアタッチ工程)(図6(b))。
Next, the
次に、半導体素子21の各電極21aと、各リード部12の表面12bに形成された金属層25(内部端子15)とを、それぞれボンディングワイヤ(導電部材)22によって互いに電気的に接続する(ワイヤボンディング工程)(図6(c))。
Next, each
次に、リードフレーム基板10に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂23を形成する(図6(d))。これにより、ダイパッド11、複数のリード部12、半導体素子21、およびボンディングワイヤ22を樹脂封止する。また、ダイパッド11とリード部12との間において、封止樹脂23は絶縁層14に密着する。この際、ダイパッド11とリード部12との間の領域が予め絶縁層14によって覆われているので、ダイパッド11およびリード部12の裏面11c、12c側に樹脂封止用のテープを別途設ける必要が生じない。
Next, the sealing
その後、ダイパッド11およびリード部12の裏面11c、12cのうち、絶縁層開口部14a、14bの内側領域に、それぞれはんだ部28を設ける。はんだ部28は、はんだめっき(電解めっき)により形成されても良い。この場合、ダイパッド11およびリード部12がそれぞれ外枠部13に連結されているので、はんだめっき用の電流を外枠部13を介してダイパッド11およびリード部12に対して供給することができる。
Thereafter, the
続いて、各半導体素子21間の外枠部13、絶縁層14および封止樹脂23をダイシングすることにより、リードフレーム基板10を各単位リードフレーム領域10a(図1参照)毎に分離する。この際、例えばダイヤモンド砥石からなるブレード(図示せず)を回転させながら、各単位リードフレーム領域10a間の外枠部13、絶縁層14および封止樹脂23を切断しても良い。
Subsequently, the
このようにして、図3および図4に示す半導体装置20が得られる(図6(e))。
In this way, the
このように本実施の形態によれば、ダイパッド11およびリード部12の裏面11c、12c側に絶縁層14が設けられている。これにより、ダイパッド11およびリード部12を保持することができ、リードフレーム基板10全体の強度を高めることができる。
As described above, according to the present embodiment, the insulating
また、本実施の形態によれば、封止樹脂23を用いて樹脂封止した後にエッチングを行う必要がないので、製造工程が煩雑になることがなく、仮にエッチング工程で不具合が生じた場合であっても、半導体素子21等に影響を及ぼすことがない。
In addition, according to the present embodiment, since it is not necessary to perform etching after sealing with the sealing
さらに、本実施の形態によれば、ダイパッド11およびリード部12は、その厚み方向全域にわたって封止樹脂23に密着しており、ダイパッド11およびリード部12が封止樹脂23の裏面から突出しないようになっている。またダイパッド11およびリード部12の裏面11c、12cは、部分的に絶縁層14によって覆われている。これにより、ダイパッド11およびリード部12の抜けが生じにくい構造となっている。
Furthermore, according to the present embodiment, the
変形例
次に、図7および図8により、本実施の形態によるリードフレーム基板の変形例について説明する。図7および図8に示す変形例は、ダイパッド(第1端子部)およびリード部(第2端子部)の構成が異なるものであり、他の構成は、図1乃至図6に示す形態と略同一である。図7および図8において、図1乃至図6と同一部分には同一の符号を付して詳細な説明は省略する。
Modification Next, referring to FIG. 7 and FIG. 8, a description will be given of a variation of the lead frame substrate according to the present embodiment. The modification shown in FIGS. 7 and 8 is different in the configuration of the die pad (first terminal portion) and the lead portion (second terminal portion), and the other configurations are substantially the same as those shown in FIGS. Are the same. 7 and 8, the same parts as those in FIGS. 1 to 6 are denoted by the same reference numerals, and detailed description thereof is omitted.
図7に示すリードフレーム基板10Aは、ダイパッド(第1端子部)11Aと、ダイパッド11Aの周囲に設けられ、半導体素子21と実装基板(図示せず)とを接続する複数のリード部(第2端子部)12A〜12Cと、ダイパッド11Aおよびリード部12A〜12Cの裏面側に設けられ、ダイパッド11Aとリード部12A〜12Cとを支持する絶縁層14とを備えている。
A
ダイパッド11Aおよびリード部12A〜12Cの側面11a、12aは、断面視ですり鉢状に形成されている。また、絶縁層14のうち、ダイパッド11Aおよびリード部12A〜12Cに対応する位置に、それぞれ絶縁層開口部14a、14bが形成されている
The side surfaces 11a and 12a of the die pad 11A and the
図7において、各リード部12A〜12Cは、それぞれ端子本体53と、端子本体53と外枠部13とを連結する引出線部52とを有している。この場合、複数の端子本体53は、外枠部13に沿って複数列(3列)に配列されている。すなわち、リード部12A〜12Cのうち、引出線部52が最も短いリード部12Aの端子本体53は、最も外側(外枠部13側)に配置され、引出線部52が最も長いリード部12Cの端子本体53は、最も内側(ダイパッド11A側)に配置されている。また、中間の長さの引出線部52をもつリード部12Bの端子本体53は、リード部12Aの端子本体53とリード部12Cの端子本体53との間に配置されている。
In FIG. 7, each of the
各リード部12A〜12Cの端子本体53は、それぞれ平面略円形状からなるとともに互いに同一形状をもっている。一方、各リード部12Aの引出線部52は、平面略直線形状を有し、当該リード部12Aに連結された外枠部13に対して垂直に延びている。また、リード部12B、12Cの引出線部52は、それぞれ当該リード部12B、12Cに連結された外枠部13に対して垂直に延びる直線状部分と、当該直線状部分に対して斜めに延びる斜め部分とを組合せて構成されている。
The
図7に示す変形例によれば、リード部12A〜12Cの端子本体53を3列に配置したので、端子本体53を高密度で配置することができる。
According to the modification shown in FIG. 7, since the terminal
図8に示すリードフレーム基板10Bは、互いに離間して配置された複数のリード部12D(第1端子部、第2端子部)と、リード部12Dの裏面側に設けられ、複数のリード部12Dを支持する絶縁層14とを備えている。この場合、ダイパッドに代えて、内側に配置された複数のリード部12D上に半導体素子21が搭載されるようになっている(仮想線参照)。また、半導体素子21が搭載されないリード部12Dは、半導体素子21と実装基板(図示せず)とを互いに接続するために用いられる。
A
互いに隣接する一対のリード部12Dの側面12aは、断面視ですり鉢状に形成されている。また、絶縁層14のうち、リード部12Dに対応する位置に、それぞれ絶縁層開口部14bが形成されている。
Side surfaces 12a of a pair of
図8において、各リード部12Dは、それぞれ端子本体53と、端子本体53と外枠部13又は他の端子本体53とを連結する引出線部52とを有している。この場合、複数の端子本体53は、単位リードフレーム領域10a内でX方向およびY方向それぞれ等間隔に格子点状に配置されている。なお、一部のリード部12Dは、複数の端子本体53および/または複数の引出線部52を有している。
In FIG. 8, each
各端子本体53は、それぞれ平面略円形状からなるとともに互いに同一形状をもっている。また、各引出線部52は、平面略直線形状を有するか、又は、直線状部分と、当該直線状部分に対して斜めに延びる斜め部分とを組合せて構成されている。
Each
図8に示す変形例によれば、リード部12Dの端子本体53を格子点状に配置したので、端子本体53を高密度で配置することができる。また、半導体装置20を小型化することができる。
According to the modification shown in FIG. 8, since the terminal
(第2の実施の形態)
次に、図9乃至図13を参照して本発明の第2の実施の形態について説明する。図9乃至図13は本発明の第2の実施の形態を示す図である。図9乃至図13に示す第2の実施の形態は、主として、絶縁層14の裏面に支持層18を設けたものであり、他の構成は上述した第1の実施の形態と略同一である。図9乃至図13において、第1の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
(Second Embodiment)
Next, a second embodiment of the present invention will be described with reference to FIGS. 9 to 13 are diagrams showing a second embodiment of the present invention. In the second embodiment shown in FIG. 9 to FIG. 13, the
リードフレーム基板の構成
まず、図9および図10により、本実施の形態によるリードフレーム基板の概略について説明する。
Construction of the lead frame substrate First, referring to FIG. 9 and FIG. 10 will be described schematically a lead frame substrate according to the present embodiment.
図9および図10に示すリードフレーム基板10Cにおいて、絶縁層14の裏面に、導体からなる支持層18が設けられている。この支持層18は、例えば銅、銅合金、42合金(Ni42%のFe合金)、ステンレス等の金属からなっている。支持層18は、リードフレーム基板10Cのハンドリング性を高めるとともに、はんだ部28(図12参照)の接続面積を広くする役割を果たす。なお、支持層18の厚みは、ハンドリング性を考慮した場合、例えば15μm〜50μmとすることが好ましい。
In the
支持層18のうち、絶縁層開口部14a、14bに対応する位置には、それぞれ支持層開口部18a、18bが形成されている。この支持層開口部18a、18bは、それぞれ絶縁層開口部14a、14bと同一の平面形状を有していても良く、あるいは、絶縁層開口部14a、14bよりもわずかに小さい平面形状を有していても良い。このように、絶縁層開口部14a、14bに対応する位置に、それぞれ支持層開口部18a、18bを形成したことにより、はんだ部28(図12参照)をダイパッド11およびリード部12の裏面11c、12cに接続させることができる。
また、支持層18のうちダイパッド11とリード部12との間の領域には、空隙部18cが設けられている。すなわち空隙部18cにおいては、絶縁層14が裏面側に露出している。このように空隙部18cを設けたことにより、半導体装置20C(図12参照)においてダイパッド11とリード部12とが短絡することが防止される。なお、空隙部18cの平面形状は、ダイパッド11とリード部12とが短絡しない形状であれば良く、図示する形状に限らない。
A
図10に示すように、ダイパッド11およびリード部12を覆うように金属層25が形成されている。具体的には、ダイパッド11およびリード部12の表面11b、12bと、ダイパッド11およびリード部12の側面11a、12aと、ダイパッド11およびリード部12の裏面11c、12cのうち絶縁層開口部14a、14bの内側領域とが、それぞれ金属層25によって覆われている。
As shown in FIG. 10, a
さらに、支持層18の一部が金属層26によって覆われている。この場合、金属層26は、支持層18のうち、ダイパッド11又はリード部12側の側面と、ダイパッド11又はリード部12側の裏面の一部とを覆うように設けられている。すなわち金属層26は、断面L字形状を有している。この金属層26は、ダイパッド11およびリード部12とはんだ部28(図12参照)との接着性を向上させる役割を果たす。
Further, a part of the
金属層26は、例えばAu、Ni等の金属の単一層でも良く、あるいは、これらのうち複数種類の金属を積層した層からなっていても良い。また、金属層26は、金属層25と同一の金属からなっていても良く、異なる金属からなっていても良い。金属層26を形成する方法としては、例えばめっき又はスパッタリング等の手法が挙げられる。また、金属層26の厚みは、例えば0.3μm〜7μmとしても良い。
The
半導体装置の構成
次に、図11および図12により、本実施の形態による半導体装置について説明する。
Configuration of Semiconductor Device Next, the semiconductor device according to the present embodiment will be described with reference to FIGS.
図11および図12に示す半導体装置(半導体パッケージ)20Cは、図9および図10に示すリードフレーム基板10Cを用いて作製されたものであり、絶縁層14の裏面に、導体からなる支持層18が設けられている。
A semiconductor device (semiconductor package) 20C shown in FIGS. 11 and 12 is manufactured using the
この場合、はんだ部28は、絶縁層開口部14a、14bおよび支持層開口部18a、18bの内側領域に設けられている。また、はんだ部28は、断面略キノコ形状を有しており、その一部が支持層18の裏面(金属層26上)を覆っている。すなわち電解めっきによりはんだ部28を形成する際、絶縁層14および支持層18の厚みよりも厚く金属を析出させる。これにより、はんだ部28は、絶縁層開口部14a、14bおよび支持層開口部18a、18bの内壁に沿って厚み方向に堆積した後、支持層18から盛り上がりながら支持層18の裏面に沿って横方向にも析出する。この場合、はんだ部28(図12参照)の接続面積を支持層開口部18a、18bの面積よりも広く確保することができる。
In this case, the
リードフレーム基板の製造方法
次に、図9および図10に示すリードフレーム基板10Cの製造方法について、図13(a)−(i)を用いて説明する。図13(a)−(i)は、リードフレーム基板10Cの製造方法を示す断面図(図10に対応する図)である。
Method for Manufacturing Lead Frame Substrate Next, a method for manufacturing the
まず図13(a)に示すように、金属基板31と、金属基板31の裏面に設けられた絶縁層14と、絶縁層14の裏面に設けられた支持層18とを有する積層体30を準備する。積層体30を作製する場合、まず平板状の金属基板31に絶縁層14を貼着又は塗布によって形成し、その後、金属基板31上の絶縁層14に対して支持層18を貼着しても良い。あるいは、支持層18に絶縁層14を貼着又は塗布によって形成し、その後、支持層18上の絶縁層14に対して金属基板31を貼着しても良い。
First, as shown in FIG. 13A, a laminate 30 having a
次に、積層体30の表面および裏面にそれぞれ感光性レジスト32a、33aを塗布し、これを乾燥する(図13(b))。 Next, photosensitive resists 32a and 33a are applied to the front and back surfaces of the laminate 30, respectively, and dried (FIG. 13B).
続いて、この積層体30に対してフォトマスクを介して露光し、現像することにより、所望の開口部32b、33bを有するエッチング用レジスト層32、33を形成する(図13(c))。
Subsequently, the
次に、表面側のエッチング用レジスト層32を耐腐蝕膜として金属基板31に腐蝕液でエッチングを施す(図13(d))。これにより、金属基板31の表面側からエッチングが施され、ダイパッド11および複数のリード部12の外形が形成される。このエッチングは、表面側からのみ実施されるので、ダイパッド11およびリード部12の側面11a、12aは、断面視ですり鉢状に形成される。
Next, the etching resist
続いて、裏面側のエッチング用レジスト層33を耐腐蝕膜として支持層18に腐蝕液でエッチングを施す(図13(e))。これにより、支持層18のうち、ダイパッド11およびリード部12に対応する位置に、それぞれ支持層開口部18a、18bが形成される。支持層18の材料としてステンレスを用いる場合、腐蝕液としては、例えば塩化第二鉄を主成分とする塩酸との混合液、または更に硝酸を加えた混合液を使用することができる。なお、上記において、金属基板31をエッチングした後(図13(d))、支持層18をエッチングしているが(図13(e))、これに限らず、まず支持層18をエッチングし、その後金属基板31をエッチングしても良い。
Subsequently, the
次に、支持層18を耐腐蝕膜として絶縁層14に腐蝕液でエッチングを施す(図13(f))。これにより、絶縁層14のうち、支持層開口部18a、18bが設けられた箇所に、それぞれ絶縁層開口部14a、14bが形成される。なお、支持層18を耐腐蝕膜として用いているので、例えば図13(f)のXIII部において、腐蝕液が支持層18を回り込み、絶縁層14のうち支持層18に覆われている領域も合わせて除去されても良い。この場合、絶縁層開口部14a、14bは支持層開口部18a、18bよりもわずかに大きい平面形状を有するので、はんだ部28の密着性を高めることができる。
Next, the insulating
その後、エッチング用レジスト層32、33を剥離して除去する(図13(g))。
Thereafter, the etching resist
次に、上述した図5(h)の場合と略同様にして、ダイパッド11およびリード部12にそれぞれ電解めっき処理を施し、金属層25を形成する(図13(h))。
Next, in substantially the same manner as in the case of FIG. 5H described above, the
また、支持層18の一部に電解めっき処理を施し、金属層26を形成する。この際、支持層18のうち金属層26を設けない領域をめっき用レジスト層34で覆っておく。金属層26は、支持層18のうちめっき用レジスト層34で覆われていない領域、すなわち、支持層18のうちダイパッド11又はリード部12側の側面と、ダイパッド11又はリード部12側の裏面の一部とに設けられる。その後、めっき用レジスト層34を除去する。なお、金属層25と金属層26とは同時に形成しても良く、あるいは、金属層25および金属層26の一方を先に形成し、他方を後から形成しても良い。
Further, a part of the
続いて、支持層18のうち、ダイパッド11とリード部12との間に位置する部分を除去する(図13(i))。この場合、ダイパッド11およびリード部12の表面側と、絶縁層14および支持層18の裏面側の所定箇所とをエッチング用レジスト層35によって覆い、エッチング用レジスト層35を耐腐蝕膜として支持層18に腐蝕液でエッチングを施す。これにより、支持層18のうち、ダイパッド11とリード部12との間に位置する領域に、空隙部18cが形成される。その後、エッチング用レジスト層35を除去する。なお、腐蝕液としては、図13(e)に示す工程で用いた液と同一の液を用いることができる。
Subsequently, a portion of the
このようにして、図9および図10に示すリードフレーム基板10Cが得られる。
In this way, the
なお、本実施の形態による半導体装置20Cの製造方法は、第1の実施の形態によるリードフレーム基板10の製造方法(図6(a)−(f))と略同様である。
The manufacturing method of the
本実施の形態によれば、絶縁層14の裏面に、導体からなる支持層18が設けられているので、リードフレーム基板10Cのハンドリング性を高めることができる。また、はんだ部28を支持層18の裏面側にも析出することができるので、はんだ部28の形状を大きくし、はんだ部28と実装基板との接続面積を広く確保することができる。このほか、第1の実施の形態と同様の作用効果が得られる。
According to the present embodiment, since the
本実施の形態においても、ダイパッド(第1端子部)およびリード部(第2端子部)は、図7および図8に示す形状としても良い。 Also in the present embodiment, the die pad (first terminal portion) and the lead portion (second terminal portion) may have the shapes shown in FIGS.
(第3の実施の形態)
次に、図14乃至図18を参照して本発明の第3の実施の形態について説明する。図14乃至図18は本発明の第3の実施の形態を示す図である。図14乃至図18に示す第3の実施の形態は、主として、金属層25が形成される領域と、リードフレーム基板10Dの製造方法とが異なるものであり、他の構成は上述した第2の実施の形態と略同一である。図14乃至図18において、第1の実施の形態および第2の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
(Third embodiment)
Next, a third embodiment of the present invention will be described with reference to FIGS. 14 to 18 are views showing a third embodiment of the present invention. The third embodiment shown in FIGS. 14 to 18 is mainly different from the region in which the
リードフレーム基板の構成
まず、図14および図15により、本実施の形態によるリードフレーム基板の概略について説明する。
Construction of the lead frame substrate by first 14 and 15, will be described briefly in the lead frame substrate according to the present embodiment.
図14および図15に示すリードフレーム基板10Dにおいて、金属層25は、ダイパッド11およびリード部12の表面11b、12bの一部と、ダイパッド11およびリード部12の裏面11c、12cのうち絶縁層開口部14a、14bの内側領域とを覆っている。また、支持層18の一部が金属層26によって覆われている。一方、第1の実施の形態および第2の実施の形態とは異なり、ダイパッド11およびリード部12の側面11a、12aは、金属層25によって覆われることなく、ダイパッド11およびリード部12の材料(例えば銅)が露出している。
In the
この場合、金属層25は、ダイパッド11およびリード部12の表面11b、12bと、ダイパッド11およびリード部12の裏面11c、12cのうち、所望の範囲に形成することができる。このため、金属層25を形成する領域の自由度を高めることができる。とりわけ、金属層25は、ダイパッド11およびリード部12の表面11b、12bのうち、少なくとも半導体素子21が搭載される領域と、ボンディングワイヤ22が接続される領域に形成されることが好ましい。
In this case, the
半導体装置の構成
次に、図16および図17により、本実施の形態による半導体装置について説明する。
Configuration of Semiconductor Device Next, the semiconductor device according to the present embodiment will be described with reference to FIGS.
図16および図17に示す半導体装置(半導体パッケージ)20Dは、図14および図15に示すリードフレーム基板10Dを用いて作製されたものである。図16および図17において、ダイパッド11およびリード部12の表面11b、12bの一部と、ダイパッド11およびリード部12の裏面11c、12cのうち絶縁層開口部14a、14bの内側領域とが金属層25によって覆われ、ダイパッド11およびリード部12の側面11a、12aは、金属層25によって覆われていない。このほかの構成は、第2の実施の形態と同様である。
A semiconductor device (semiconductor package) 20D shown in FIGS. 16 and 17 is manufactured using the
リードフレーム基板の製造方法
次に、図14および図15に示すリードフレーム基板10Dの製造方法について、図18(a)−(h)を用いて説明する。なお、図18(a)−(h)は、リードフレーム基板10Dの製造方法を示す断面図(図15に対応する図)である。
Method for Manufacturing Lead Frame Substrate Next, a method for manufacturing the
まず上述した図13(a)の場合と略同様にして、金属基板31と、金属基板31の裏面に設けられた絶縁層14と、絶縁層14の裏面に設けられた支持層18とを有する積層体30を準備する(図18(a))。
First, in the same manner as in the case of FIG. 13A described above, a
次に、積層体30の表面および裏面にそれぞれ感光性レジスト32a、33aを塗布し、これを乾燥する(図18(b))。 Next, photosensitive resists 32a and 33a are applied to the front and back surfaces of the laminate 30, respectively, and dried (FIG. 18B).
続いて、この積層体30に対してフォトマスクを介して露光し、現像することにより、支持層18の裏面に所望の開口部33bを有するエッチング用レジスト層33を形成する(図18(c))。また、金属基板31の表面には、開口部を有さないエッチング用レジスト層32が形成される。
Subsequently, the
次に、上述した図13(e)の場合と略同様にして、裏面側のエッチング用レジスト層33を耐腐蝕膜として支持層18に腐蝕液でエッチングを施す(図18(d))。これにより、支持層18のうち、ダイパッド11およびリード部12に対応する位置に、それぞれ支持層開口部18a、18bが形成される。
Next, in substantially the same manner as in FIG. 13E described above, the
続いて、上述した図13(f)の場合と略同様にして、支持層18を耐腐蝕膜として絶縁層14に腐蝕液でエッチングを施す(図18(e))。これにより、絶縁層14のうち、支持層開口部18a、18bが設けられた箇所に、それぞれ絶縁層開口部14a、14bが形成される。
Subsequently, in substantially the same manner as in FIG. 13 (f) described above, the insulating
その後、エッチング用レジスト層32、33を剥離して除去するとともに、金属基板31にそれぞれ電解めっき処理を施し、金属層25を形成する(図18(f))。具体的には、金属基板31の表面のうちダイパッド11およびリード部12に対応する位置と、金属基板31の裏面のうち絶縁層開口部14a、14bの内側領域とを、金属層25によって覆う。また、支持層18の一部に電解めっき処理を施し、金属層26を形成する。この金属層26は、支持層18のうち絶縁層開口部14a、14b側の側面と、絶縁層開口部14a、14b側の裏面の一部とに設けられる。
Thereafter, the etching resist
この場合、金属基板31のうち金属層25を設けない領域と、支持層18のうち金属層26を設けない領域とをめっき用レジスト層34で覆っておく。金属層25および金属層26は、めっき用レジスト層34で覆われていない領域に設けられる。金属層25および金属層26を形成した後、めっき用レジスト層34を除去する。なお、金属層25と金属層26とは同時に形成しても良く、あるいは、金属層25および金属層26の一方を先に形成し、他方を後から形成しても良い。
In this case, a region of the
次に、金属基板31の表面側の所定箇所と、絶縁層14および支持層18の裏面側とをエッチング用レジスト層36で覆い、このエッチング用レジスト層36を耐腐蝕膜として金属基板31に腐蝕液でエッチングを施す(図18(g))。これにより、金属基板31の表面側からエッチングが施され、ダイパッド11および複数のリード部12の外形が形成される。このエッチングは、金属基板31の表面側からのみ施されるので、ダイパッド11およびリード部12の側面11a、12aは、断面視ですり鉢状に形成される。その後、エッチング用レジスト層36を除去する。
Next, a predetermined portion on the front surface side of the
続いて、支持層18のうち、ダイパッド11とリード部12との間に位置する部分を除去する(図18(h))。この場合、ダイパッド11およびリード部12の表面側と、絶縁層14および支持層18の裏面側の所定箇所とをエッチング用レジスト層35によって覆い、このエッチング用レジスト層35を耐腐蝕膜として支持層18に腐蝕液でエッチングを施す。これにより、支持層18のうち、ダイパッド11とリード部12との間に位置する領域に、空隙部18cが形成される。その後、エッチング用レジスト層35を除去する。
Subsequently, a portion of the
このようにして、図14および図15に示すリードフレーム基板10Dが得られる。
In this way, the
なお、本実施の形態による半導体装置20Dの製造方法は、第1の実施の形態によるリードフレーム基板10の製造方法(図6(a)−(f))と略同様である。
The method for manufacturing the
本実施の形態によれば、金属基板31に電解めっきにより金属層25を形成し、その後、金属基板31をエッチングすることにより、ダイパッド11およびリード部12を作製する。このため、ダイパッド11およびリード部12がどのような形状であっても、金属基板31を介して電解めっき用の電流を供給し、金属層25を形成することができる。これにより、金属層25を電解めっきで形成する際の給電方法を考慮する必要がなく、ダイパッド11およびリード部12の形状の自由度を高めることができる(例えば、後述する図19参照)。このほか、第1の実施の形態および第2の実施の形態と同様の作用効果が得られる。
According to the present embodiment, the
変形例
次に、図19により、本実施の形態によるリードフレーム基板の変形例について説明する。図19に示す変形例は、ダイパッド11およびリード部12に代えて、端子部54を設けた点が異なるものであり、他の構成は、図14および図15に示す形態と略同一である。図19において、図14および図15と同一部分には同一の符号を付して詳細な説明は省略する。
Modification Next, referring to FIG. 19, a description will be given of a variation of the lead frame substrate according to the present embodiment. The modification shown in FIG. 19 is different in that a
図19に示すリードフレーム基板10Eは、互いに離間して配置された複数の端子部54(第1端子部、第2端子部)と、端子部54の裏面側に設けられ、複数の端子部54を支持する絶縁層14と、絶縁層14の裏面に設けられた支持層18とを備えている。この場合、ダイパッドに代えて、内側に配置された複数の端子部54上に半導体素子21が搭載されるようになっている(仮想線参照)。また、半導体素子21が搭載されない端子部54は、半導体素子21と実装基板(図示せず)とを互いに接続するために用いられる。
A
互いに隣接する一対の端子部54の側面54aは、断面視ですり鉢状に形成されている。また、絶縁層14のうち、端子部54に対応する位置に、それぞれ平面円形状の絶縁層開口部14bが形成されている。
Side surfaces 54a of a pair of
図19において、各端子部54は、それぞれ平面略円形状からなるとともに互いに同一形状をもっている。また、複数の端子部54は、単位リードフレーム領域10a内でX方向およびY方向それぞれ等間隔に格子点状に配置されている。上述したように、各端子部54に金属層25を電解めっきで形成する際の給電方法を考慮する必要がないため、各端子部54は、他の端子部54から独立して配置されており、他の端子部54とは電気的に絶縁されている。
In FIG. 19, each
また、図19において、単位リードフレーム領域10aの周囲に外枠部は設けられていない。このため、リードフレーム基板10Eを各単位リードフレーム領域10a毎に分離(ダイシング)する際、ブレードが樹脂部分(絶縁層14および封止樹脂23)のみを切断し、金属部分(外枠部等)を切断することがない。これにより、ブレードに対する負荷を軽減するとともに、ダイシングの速度を向上させることができる。
In FIG. 19, no outer frame portion is provided around the unit
図19に示す変形例によれば、複数の端子部54を格子点状に配置したので、端子部54を高密度で配置することができる。また、半導体装置20を小型化することができる。
According to the modification shown in FIG. 19, since the plurality of
10、10A〜10E リードフレーム基板
10a 単位リードフレーム領域
11 ダイパッド
12、12A〜12D リード部
13 外枠部
14 絶縁層
14a、14b 絶縁層開口部
15 内部端子
17 外部端子
18 支持層
18a、18b 支持層開口部
18b 支持層開口部
18c 空隙部
20、20C、20D 半導体装置
21 半導体素子
22 ボンディングワイヤ(導電部材)
23 封止樹脂
25、26 金属層
28 はんだ部
10, 10A to 10E
23
Claims (19)
第1端子部と、
前記第1端子部から離間して配置された第2端子部と、
前記第1端子部および前記第2端子部の裏面側に設けられ、前記第1端子部と前記第2端子部とを支持する絶縁層とを備え、
前記第1端子部および前記第2端子部の側面は、断面視ですり鉢状に形成され、
前記絶縁層のうち、前記第1端子部および前記第2端子部に対応する位置に、それぞれ絶縁層開口部が形成されていることを特徴とするリードフレーム基板。 A lead frame substrate,
A first terminal portion;
A second terminal portion disposed away from the first terminal portion;
An insulating layer provided on the back side of the first terminal portion and the second terminal portion, and supporting the first terminal portion and the second terminal portion;
The side surfaces of the first terminal portion and the second terminal portion are formed in a bowl shape in a sectional view,
An insulating layer opening is formed in each of the insulating layers at positions corresponding to the first terminal portion and the second terminal portion.
第1端子部と、
前記第1端子部から離間して配置された第2端子部と、
前記第1端子部および前記第2端子部の裏面側に設けられ、前記第1端子部と前記第2端子部とを支持する絶縁層と、
前記第1端子部上に搭載された半導体素子と、
前記半導体素子と前記第2端子部とを電気的に接続する導電部材と、
前記第1端子部と、前記第2端子部と、前記半導体素子と、前記導電部材とを封止する封止樹脂とを備え、
前記第1端子部および前記第2端子部の側面は、断面視ですり鉢状に形成され、
前記絶縁層のうち、前記第1端子部および前記第2端子部に対応する位置に、それぞれ絶縁層開口部が形成されていることを特徴とする半導体装置。 A semiconductor device,
A first terminal portion;
A second terminal portion disposed away from the first terminal portion;
An insulating layer provided on the back side of the first terminal portion and the second terminal portion, and supporting the first terminal portion and the second terminal portion;
A semiconductor element mounted on the first terminal portion;
A conductive member that electrically connects the semiconductor element and the second terminal portion;
A sealing resin that seals the first terminal portion, the second terminal portion, the semiconductor element, and the conductive member;
The side surfaces of the first terminal portion and the second terminal portion are formed in a bowl shape in a sectional view,
An insulating layer opening is formed in each of the insulating layers at positions corresponding to the first terminal portion and the second terminal portion.
金属基板を準備する工程と、
前記金属基板の裏面に絶縁層を設ける工程と、
前記金属基板を表面側からエッチング加工することにより、前記金属基板に第1端子部と、前記第1端子部から離間して配置された第2端子部とを形成する工程であって、前記第1端子部および前記第2端子部の側面は、断面視ですり鉢状に形成される、工程と、
前記絶縁層のうち、前記第1端子部および前記第2端子部に対応する位置に、それぞれ絶縁層開口部を形成する工程とを備えたことを特徴とするリードフレーム基板の製造方法。 In the lead frame substrate manufacturing method,
Preparing a metal substrate;
Providing an insulating layer on the back surface of the metal substrate;
Etching the metal substrate from the surface side to form a first terminal portion and a second terminal portion spaced apart from the first terminal portion on the metal substrate, Side surfaces of the one terminal portion and the second terminal portion are formed in a mortar shape in cross-sectional view,
A method of manufacturing a lead frame substrate, comprising: forming an insulating layer opening at a position corresponding to the first terminal portion and the second terminal portion in the insulating layer.
金属基板と、前記金属基板の裏面に設けられた絶縁層と、前記絶縁層の裏面に設けられた導体からなる支持層とを有する積層体を準備する工程と、
前記金属基板を表面側からエッチング加工することにより、前記金属基板に第1端子部と、前記第1端子部から離間して配置された第2端子部とを形成する工程であって、前記第1端子部および前記第2端子部の側面は、断面視ですり鉢状に形成される、工程と、
前記支持層のうち、前記第1端子部および前記第2端子部に対応する位置に、それぞれ支持層開口部を形成する工程と、
前記絶縁層のうち前記支持層開口部が設けられた箇所に、それぞれ絶縁層開口部を形成する工程と、
前記支持層のうち、前記第1端子部と前記第2端子部との間に位置する部分を除去する工程とを備えたことを特徴とするリードフレーム基板の製造方法。 In the lead frame substrate manufacturing method,
Preparing a laminate including a metal substrate, an insulating layer provided on the back surface of the metal substrate, and a support layer made of a conductor provided on the back surface of the insulating layer;
Etching the metal substrate from the surface side to form a first terminal portion and a second terminal portion spaced apart from the first terminal portion on the metal substrate, Side surfaces of the one terminal portion and the second terminal portion are formed in a mortar shape in cross-sectional view,
Forming a support layer opening at each of the support layers at positions corresponding to the first terminal portion and the second terminal portion; and
Forming an insulating layer opening in each of the insulating layers where the support layer opening is provided; and
A method of manufacturing a lead frame substrate, comprising: removing a portion of the support layer located between the first terminal portion and the second terminal portion.
金属基板と、前記金属基板の裏面に設けられた絶縁層と、前記絶縁層の裏面に設けられた導体からなる支持層とを有する積層体を準備する工程と、
前記支持層のうち、第1端子部および第2端子部に対応する位置に、それぞれ支持層開口部を形成する工程と、
前記絶縁層のうち前記支持層開口部が設けられた箇所に、それぞれ絶縁層開口部を形成する工程と、
前記金属基板を表面側からエッチング加工することにより、前記金属基板に第1端子部と、前記第1端子部から離間して配置された第2端子部とを形成する工程であって、前記第1端子部および前記第2端子部の側面は、断面視ですり鉢状に形成される、工程と、
前記支持層のうち、前記第1端子部と前記第2端子部との間に位置する部分を除去する工程とを備えたことを特徴とするリードフレーム基板の製造方法。 In the lead frame substrate manufacturing method,
Preparing a laminate including a metal substrate, an insulating layer provided on the back surface of the metal substrate, and a support layer made of a conductor provided on the back surface of the insulating layer;
Forming a support layer opening in each of the support layers at positions corresponding to the first terminal portion and the second terminal portion; and
Forming an insulating layer opening in each of the insulating layers where the support layer opening is provided; and
Etching the metal substrate from the surface side to form a first terminal portion and a second terminal portion spaced apart from the first terminal portion on the metal substrate, Side surfaces of the one terminal portion and the second terminal portion are formed in a mortar shape in cross-sectional view,
A method of manufacturing a lead frame substrate, comprising: removing a portion of the support layer located between the first terminal portion and the second terminal portion.
請求項1乃至7のいずれか一項記載のリードフレーム基板を準備する工程と、
前記リードフレーム基板の前記第1端子部上に半導体素子を搭載する工程と、
前記半導体素子と前記第2端子部とを導電部材により電気的に接続する工程と、
前記第1端子部と、前記第2端子部と、前記半導体素子と、前記導電部材とを封止樹脂により封止する工程とを備えたことを特徴とする半導体装置の製造方法。 In a method for manufacturing a semiconductor device,
Preparing a lead frame substrate according to any one of claims 1 to 7,
Mounting a semiconductor element on the first terminal portion of the lead frame substrate;
Electrically connecting the semiconductor element and the second terminal portion by a conductive member;
A method of manufacturing a semiconductor device, comprising: sealing the first terminal portion, the second terminal portion, the semiconductor element, and the conductive member with a sealing resin.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015034221A JP6459618B2 (en) | 2015-02-24 | 2015-02-24 | Lead frame substrate and manufacturing method thereof, and semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015034221A JP6459618B2 (en) | 2015-02-24 | 2015-02-24 | Lead frame substrate and manufacturing method thereof, and semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016157800A true JP2016157800A (en) | 2016-09-01 |
JP6459618B2 JP6459618B2 (en) | 2019-01-30 |
Family
ID=56826376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015034221A Active JP6459618B2 (en) | 2015-02-24 | 2015-02-24 | Lead frame substrate and manufacturing method thereof, and semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6459618B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018129375A (en) * | 2017-02-07 | 2018-08-16 | 大日本印刷株式会社 | Lead frame substrate and method of manufacturing the same, laminate for lead frame, and semiconductor device and method of manufacturing the same |
JP2021057561A (en) * | 2019-09-26 | 2021-04-08 | ローム株式会社 | Terminal, semiconductor device, and manufacturing method for these |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0324285A (en) * | 1989-06-19 | 1991-02-01 | Hitachi Cable Ltd | Method for etching metal |
JPH03148856A (en) * | 1989-11-06 | 1991-06-25 | Sony Corp | Manufacture of lead frame |
JP2001127228A (en) * | 1999-10-28 | 2001-05-11 | Matsushita Electronics Industry Corp | Terminal land frame, method of manufacturing the same, resin-sealed semiconductor device and method of manufacturing the same |
JP2004218033A (en) * | 2003-01-17 | 2004-08-05 | Toppan Printing Co Ltd | Etching product and etching method |
US20120104584A1 (en) * | 2010-10-29 | 2012-05-03 | Kuang-Hsiung Chen | Semiconductor device packages with protective layer and related methods |
JP2014146827A (en) * | 2014-03-27 | 2014-08-14 | Dainippon Printing Co Ltd | Surface lamination structure of circuit member |
-
2015
- 2015-02-24 JP JP2015034221A patent/JP6459618B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0324285A (en) * | 1989-06-19 | 1991-02-01 | Hitachi Cable Ltd | Method for etching metal |
JPH03148856A (en) * | 1989-11-06 | 1991-06-25 | Sony Corp | Manufacture of lead frame |
JP2001127228A (en) * | 1999-10-28 | 2001-05-11 | Matsushita Electronics Industry Corp | Terminal land frame, method of manufacturing the same, resin-sealed semiconductor device and method of manufacturing the same |
JP2004218033A (en) * | 2003-01-17 | 2004-08-05 | Toppan Printing Co Ltd | Etching product and etching method |
US20120104584A1 (en) * | 2010-10-29 | 2012-05-03 | Kuang-Hsiung Chen | Semiconductor device packages with protective layer and related methods |
JP2014146827A (en) * | 2014-03-27 | 2014-08-14 | Dainippon Printing Co Ltd | Surface lamination structure of circuit member |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018129375A (en) * | 2017-02-07 | 2018-08-16 | 大日本印刷株式会社 | Lead frame substrate and method of manufacturing the same, laminate for lead frame, and semiconductor device and method of manufacturing the same |
JP2021057561A (en) * | 2019-09-26 | 2021-04-08 | ローム株式会社 | Terminal, semiconductor device, and manufacturing method for these |
JP7326115B2 (en) | 2019-09-26 | 2023-08-15 | ローム株式会社 | Terminal, semiconductor device, and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP6459618B2 (en) | 2019-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5573176B2 (en) | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
US8853841B2 (en) | Lead frame which includes terminal portion having through groove covered by lid portion, semiconductor package, and manufacturing method of the same | |
US9368704B2 (en) | Lead frame and light emitting device | |
CN108109927B (en) | Semiconductor device and method for manufacturing the same | |
TWI692069B (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2009038139A (en) | Semiconductor device and manufacturing method thereof | |
JP5812845B2 (en) | Light-emitting element mounting package, light-emitting element package, and manufacturing method thereof | |
JP5447928B2 (en) | Mounting substrate and method of manufacturing thin light emitting device using the same | |
JP6414669B2 (en) | Lead frame and manufacturing method thereof | |
JP2008053290A (en) | Optical semiconductor device and its manufacturing method | |
JP6459618B2 (en) | Lead frame substrate and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
JP2018022772A (en) | Lead frame | |
JP6019988B2 (en) | Lead frame for optical semiconductor device, lead frame for optical semiconductor device with resin, multi-sided body of lead frame, multi-sided body of lead frame with resin, optical semiconductor device, multi-sided body of optical semiconductor device | |
JP6071034B2 (en) | Lead frame for mounting LED elements, lead frame with resin, LED package with multiple surfaces, LED package manufacturing method, and lead frame for mounting semiconductor elements | |
JP2017017046A (en) | Lead frame and manufacturing method thereof, semiconductor device and manufacturing method thereof | |
JP5338029B2 (en) | Semiconductor laser device, semiconductor laser device and manufacturing method thereof | |
JP2018113312A (en) | Lead frame substrate, unit lead frame, and semiconductor device | |
JP2018117043A (en) | Lead frame substrate and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
JP2014195127A (en) | Lead frame, method of manufacturing the same, semiconductor device, and method of manufacturing semiconductor device | |
JP2013084858A (en) | Lead frame and manufacturing method of the same | |
JP7145414B2 (en) | Lead frame and its manufacturing method, and semiconductor device and its manufacturing method | |
JP2018129375A (en) | Lead frame substrate and method of manufacturing the same, laminate for lead frame, and semiconductor device and method of manufacturing the same | |
JP5867261B2 (en) | Lead frame for optical semiconductor device, optical semiconductor device, and manufacturing method thereof | |
JP2018107335A (en) | Lead frame substrate and semiconductor device | |
JP5998609B2 (en) | Optical semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6459618 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |