JP2016151563A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2016151563A JP2016151563A JP2015030814A JP2015030814A JP2016151563A JP 2016151563 A JP2016151563 A JP 2016151563A JP 2015030814 A JP2015030814 A JP 2015030814A JP 2015030814 A JP2015030814 A JP 2015030814A JP 2016151563 A JP2016151563 A JP 2016151563A
- Authority
- JP
- Japan
- Prior art keywords
- metal pattern
- semiconductor device
- metal
- air bridge
- whisker
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
本発明は、半導体デバイスに関する。 The present invention relates to a semiconductor device.
特許文献1には、半導体デバイス内部の配線パターンに発生するウィスカによって、ストレスを検知する方法が開示されている。具体的には、Si基板上に形成したAl配線がストレスによるマイグレーションにより変形し、並列に配置した別のAl配線に短絡することで不良を検出する。 Patent Document 1 discloses a method for detecting stress using whiskers generated in a wiring pattern inside a semiconductor device. Specifically, the Al wiring formed on the Si substrate is deformed by migration due to stress, and a defect is detected by short-circuiting to another Al wiring arranged in parallel.
特許文献1に開示の方法では、ウィスカが横方向に成長した場合のみストレスを検出できるので、半導体デバイスが受けたストレスの検出精度が低い問題点があった。 In the method disclosed in Patent Document 1, stress can be detected only when the whisker grows in the lateral direction, and thus there is a problem that the detection accuracy of the stress applied to the semiconductor device is low.
本発明は、上述のような課題を解決するためになされたもので、半導体デバイスが受けたストレスの検出精度を高めることができる半導体デバイスを提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a semiconductor device that can improve the accuracy of detection of stress received by the semiconductor device.
本願の発明に係る半導体デバイスは、半導体基板と、該半導体基板の上に設けられた電子回路と、該半導体基板の上に設けられた金属パターンと、該金属パターンの横に位置する柱状部と、該柱状部とつながり該金属パターンの直上に位置する直上部と、を有し、該金属パターンと接触せず、導体で形成されたエアブリッジ構造と、を備え、該金属パターン及び該エアブリッジ構造は、該電子回路と電気的に接触しないことを特徴とする。 A semiconductor device according to the invention of the present application includes a semiconductor substrate, an electronic circuit provided on the semiconductor substrate, a metal pattern provided on the semiconductor substrate, and a columnar portion located beside the metal pattern. An air bridge structure which is connected to the columnar part and located immediately above the metal pattern, and is formed of a conductor without contacting the metal pattern, the metal pattern and the air bridge The structure is characterized in that it is not in electrical contact with the electronic circuit.
本願の発明に係る他の半導体デバイスは、電子回路と、該電子回路を覆う、絶縁体で形成されたパッケージと、該パッケージの上に設けられた半導体基板と、該半導体基板の上に設けられた金属パターンと、を備えたことを特徴とする。 Another semiconductor device according to the invention of the present application is provided with an electronic circuit, a package formed of an insulator covering the electronic circuit, a semiconductor substrate provided on the package, and a semiconductor substrate provided on the semiconductor substrate. And a metal pattern.
本発明によれば、上方向に伸びるウィスカを検出可能とすることで、半導体デバイスが受けたストレスの検出精度を高めることができる。 According to the present invention, it becomes possible to detect whiskers extending in the upward direction, thereby increasing the accuracy of detecting stress applied to the semiconductor device.
本発明の実施の形態に係る半導体デバイスについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。 A semiconductor device according to an embodiment of the present invention will be described with reference to the drawings. The same or corresponding components are denoted by the same reference numerals, and repeated description may be omitted.
実施の形態1.
図1は、本発明の実施の形態1に係る半導体デバイス10の平面図である。半導体デバイス10はフレーム12を備えている。フレーム12の上に半導体基板14とキャップ15が設けられている。フレーム12とキャップ15がパッケージを構成している。キャップ15は枠部分だけが示され蓋部分は省略されている。半導体基板14は例えばGaAs又はSiC等の化合物半導体で形成されている。
Embodiment 1 FIG.
FIG. 1 is a plan view of a
キャップ15には、キャップ15の中から外に伸びる端子16が固定されている。端子16は第1端子16a、第2端子16b、第3端子16c、及び第4端子16dを備えている。
A
半導体基板14の上には電子回路20と配線パターン22が設けられている。電子回路20は例えば電力増幅素子などを含む。配線パターン22は、例えば半導体基板14の上にAuで形成されたAuパターンである。配線パターン22と電子回路20は電気的に接続されている。配線パターン22は例えばAuで形成されたワイヤ24により端子16に接続されている。
An
半導体基板14の上には金属パターン30が設けられている。金属パターン30はAlで形成されている。金属パターン30の上にはエアブリッジ構造32が形成されている。エアブリッジ構造32は例えばAuなどの導体で形成されている。金属パターン30とエアブリッジ構造32については図2を参照して説明する。
A
図2は、図1の破線部における断面図である。金属パターン30は、金属パターン30a、30b、30c、30d、30eを備えている。エアブリッジ構造32は、柱状部32aと直上部32bを備えている。柱状部32aは、金属パターン30b、30c、30dの横に位置する。直上部32bは、柱状部32aとつながり金属パターン30b、30c、30dの直上に位置する。直上部32bと金属パターン30b、30c、30dの間に間隙が設けられているので、直上部32bは金属パターン30と接触しない。
2 is a cross-sectional view taken along a broken line in FIG. The
金属パターン30a、30eの上にはバリアメタル40が設けられている。そして、バリアメタル40の上に柱状部32aが設けられている。バリアメタル40は金属パターン30a、30eとエアブリッジ構造32の相互拡散を防止するために、例えばTi/Mo/Ti、W、WN、Ta、又はTaN等で形成する。
A
半導体基板14の厚さt1は例えば30〜600μmである。金属パターン30a、30b、30c、30d、30eの厚さt2は例えば0.1〜10μmである。
The thickness t1 of the
図1の説明に戻る。金属パターン30a(一番左の金属パターン)は、ワイヤで第1端子16aに接続される。これにより、エアブリッジ構造32と第1端子16aが電気的に接続される。金属パターン30b(左から2番目の金属パターン)はワイヤで第2端子16bに接続され、金属パターン30c(左から3番目の金属パターン)はワイヤで第3端子16cに接続され、金属パターン30d(左から4番目の金属パターン)はワイヤで第4端子16dに接続されている。
Returning to the description of FIG. The
金属パターン30及びエアブリッジ構造32はウィスカを検出するための「ウィスカ検出回路」を構成している。このウィスカ検出回路は電子回路20から離れた位置に設けられているので、電子回路20と電気的に接触しない。
The
通電中の半導体デバイスは、例えば製品定格を越えるような過大な環境ストレス(温度、湿度、温度変化)を受けることがある。図3は、半導体デバイスの使用中に生じる応力を示す図である。半導体デバイスが例えば280℃以上の高温によるストレスを受けた場合には、半導体基板14と金属パターン30bの熱膨張率差に起因した熱応力50が発生する。図4は、この熱応力により金属パターン30bからウィスカ52が発生したことを示す図である。ウィスカ52が成長すると、金属パターン30bとエアブリッジ構造32がショートする。金属パターン30c、30dについても、金属パターン30bと同様にウィスカが生じえる。
An energized semiconductor device may be subjected to excessive environmental stress (temperature, humidity, temperature change) exceeding a product rating, for example. FIG. 3 is a diagram illustrating stress generated during use of the semiconductor device. When the semiconductor device is subjected to stress due to a high temperature of, for example, 280 ° C. or higher, a
ウィスカの有無の検出方法について説明する。図5は、監視部60等を示す図である。第1〜第4端子16a、16b、16c、16dに監視部60が接続されている。監視部60は、第1〜第4端子16a、16b、16c、16dの中の任意の2つの端子がオープンかショートかをモニタするモニタ回路60aを備えている。モニタ回路60aでの調査結果が表示部60bに表示される。なお、図5では説明の便宜上半導体デバイスの内部を示しているが、実際は図6に示すように、キャップ15がウィスカ検出回路と電子回路20等を覆う。
A method for detecting the presence or absence of whiskers will be described. FIG. 5 is a diagram illustrating the
監視部60を用いることで、任意の2つの端子がオープンかショートかをモニタすることができる。これにより、半導体デバイスが高温ストレスを受けてウィスカが成長したことを瞬時に検知することができる。
By using the
監視部60によってウィスカの発生を検出した場合、冗長系を有するシステムであれば別の回路へ切り替えることができる。また、半導体デバイスが破壊した場合における原因調査にウィスカ検出回路を用いることもできる。具体的には、端子間の電気的オープン又は電気的ショートを確認することで、熱ストレスの履歴を非破壊で調べることができる。しかもこのウィスカ検出回路は、1つの半導体基板上に他の回路と集積して形成することができるので、小型パッケージの半導体デバイスに内蔵させることができる。また、ウィスカ検出回路は電子回路20とは電気的に無関係なので、電子回路20の電気特性に影響を与えることはない。つまり、ウィスカ回路でウィスカが検出されても、それが電子回路20の動作に影響を与えることはない。
When the occurrence of whiskers is detected by the
監視部60を用いずに、キャップ15全体をフレーム12から外したり、キャップ15の蓋部分を開けたりして、ウィスカ有無を外観観察し半導体デバイスのストレス履歴を調査してもよい。仮に電子回路20等に不具合が生じた場合には、ウィスカの発生状況を調査することで、その不具合の原因を特定し得る。
Without using the
金属パターン30a、30eは、半導体基板の上に金属パターン30b、30c、30dと同じ材料で形成された土台部として機能する。つまり、金属パターン30a、30eはエアブリッジ構造32の土台部として機能する。金属パターン30a、30eは、エアブリッジ構造32と第1端子16aを接続すればよいので、必ずしも金属パターン30b、30c、30dと同じ材料で形成する必要はない。金属パターン30a、30eとバリアメタル40を省略して柱状部32aを下方に延長させることで、柱状部と半導体基板14を接触させても良い。
The
ウィスカは上方向だけでなく横方向にも成長する場合がある。そこで、金属パターンを平行方向に並べることで、ある金属パターンから横方向に成長したウィスカが別の金属パターンに接触するようにした。例えば、金属パターン30bと金属パターン30cがショートした場合には横方向のウィスカ成長があったと判断できる。また、柱状部32aを金属パターン30b、30c、30dの横に位置させることで、横方向に成長したウィスカが柱状部32aに接触し、当該ウィスカの発生を検出できる。
Whisker may grow not only upward but also laterally. Therefore, by arranging metal patterns in parallel, whiskers grown laterally from one metal pattern are brought into contact with another metal pattern. For example, when the
上記のとおり、ウィスカは上方向だけでなく横方向にも成長する場合がある。そのため、金属パターン30から伸びるウィスカが電子回路20に達し、電子回路20の動作に影響を与えることを防止すべきである。そこで、エアブリッジ構造の柱状部で金属パターン30を囲んで、横方向に成長したウィスカが電子回路20に接触しないようにすることができる。また、横方向に成長したウィスカが配線パターン22と接することも防止できる。柱状部で金属パターン30を囲まずに、柱状部の一部を電子回路20と金属パターン30の間に設けてもよい。図7は、柱状部の一部を電子回路20と金属パターン30の間に設けたことを示す図である。柱状部の一部は防護壁32cとなっている。防護壁32cは半導体基板14の上に設けられている。
As described above, whiskers may grow not only in the upward direction but also in the lateral direction. Therefore, it should be prevented that whiskers extending from the
金属パターンから伸びるウィスカが電子回路20に達しないように金属パターン30を囲む遮蔽壁を設けてもよい。図8は、遮蔽壁33を示す図である。遮蔽壁33の高さは、ウィスカの横方向への成長を阻止する程度に高くする必要があるが、ワイヤ接続を妨害しないように、金属パターンの厚さと同程度とすることが好ましい。遮蔽壁33は、絶縁膜、樹脂又は金属膜で形成する。遮蔽壁で金属パターンを囲まずに、遮蔽壁を電子回路20と金属パターン30の間に設けてもよい。
A shielding wall surrounding the
図9は、金属パターンの変形例を示す図である。金属パターン30bの一部が他の部分より幅が狭い幅狭部30fとなっている。幅狭部30fは平面視ではV字型の切り込みが形成された部分である。幅狭部30fは破線で示されたエアブリッジ構造32の直下にある。半導体デバイスがストレスを受けるとこの幅狭部30fに応力が集中し、幅狭部30fからウィスカが発生する。従って、ウィスカが発生する場所を限定することができるので、ウィスカを目視で観察(外観観察)する際に簡単にウィスカを見つけることができる。また、エアブリッジ構造の直下で上方に伸びるウィスカを成長させることで、確実にウィスカ(電気ショート)を検出できる。幅狭部は、金属パターンの一部に平面視で他の部分より幅が狭くなるように形成されれば特に限定されない。例えば、図10の幅狭部30gのようなU字型の幅狭部を形成してもよい。
FIG. 9 is a diagram illustrating a modification of the metal pattern. A part of the
図11は、金属パターンの別の変形例を示す図である。金属パターン30bには凹部30hが形成されている。半導体デバイスがストレスを受けるとこの凹部30hに応力が集中し凹部30hにウィスカが発生する。よって、ウィスカが発生する場所を限定できる。この凹部の形状は特に限定されない。例えば図12の凹部30iのように凹部を形成してもよい。その他、金属パターン30の数及び形状については任意に設定することができる。このように、幅狭部又は凹部をエアブリッジ構造の直上部の直下に位置させることでストレスの検出精度を高めることができる。
FIG. 11 is a diagram showing another modification of the metal pattern. A
金属パターン30の材料はAlに限定されない。金属パターン30の材料は、どのような「半導体デバイスが受けたストレス」を検出したいかに応じて決める。ウィスカの発生する温度は、Al等をTa、Pd、又はIn等で合金化することで調節することができる。また金属パターン30のサイズ又は厚みを変えることでもウィスカの発生温度を調節することができる。金属パターンの厚みは例えば0.1〜10μm程度である。
The material of the
エアブリッジ構造の形状については様々な変形をなし得る。例えば、図13に示すように、庇型のエアブリッジ構造70を設けてもよい。また、図14に示すように、ドーム型のエアブリッジ構造72を設けてもよい。本発明の実施の形態1では、エアブリッジ構造の柱状部32aを、バリアメタル40及び金属パターン30a、30eと区別したが、柱状部32a、バリアメタル40及び金属パターン30a、30eをまとめて柱状部と考えても良い。
Various modifications can be made to the shape of the air bridge structure. For example, as shown in FIG. 13, a bowl-shaped
これらの変形は以下の実施の形態に係る半導体デバイスにも応用することができる。なお、以下の実施の形態に係る半導体デバイスは、実施の形態1との共通点が多いので実施の形態1との相違点を中心に説明する。 These modifications can also be applied to semiconductor devices according to the following embodiments. It should be noted that the semiconductor device according to the following embodiment has much in common with the first embodiment, and therefore the description will focus on the differences from the first embodiment.
実施の形態2.
ウィスカの発生する温度には閾値がある。つまり、半導体デバイスが一定の温度以上となった場合にウィスカが発生する。図15は、加熱実験を行うことで得られた温度とウィスカ発生の関係を示す表である。加熱実験は、厚さ30μmのGaAs基板上に厚さ0.5μmのAl膜(純Al)を真空蒸着して得たサンプルを、125℃から330℃の各温度で1時間保持することで実施した。ウィスカの発生有無は光学顕微鏡(SEMでもよい)により確認した。この加熱実験により、ウィスカ発生温度には閾値があることが分かる。
Embodiment 2. FIG.
There is a threshold for the temperature at which whiskers are generated. That is, whiskers are generated when the semiconductor device reaches a certain temperature or higher. FIG. 15 is a table showing the relationship between the temperature obtained by conducting the heating experiment and the generation of whiskers. The heating experiment was conducted by holding a sample obtained by vacuum-depositing a 0.5 μm thick Al film (pure Al) on a 30 μm thick GaAs substrate at 125 ° C. to 330 ° C. for 1 hour. did. The presence or absence of whisker generation was confirmed with an optical microscope (or SEM). This heating experiment shows that there is a threshold value for the whisker generation temperature.
図16は、実施の形態2に係るウィスカ検出回路とその周辺の構造を示す平面図である。金属パターン80a、80b、80cとエアブリッジ構造82が第1ウィスカ検出回路を構成し、金属パターン80d、80e、80fとエアブリッジ構造84が第2ウィスカ検出回路を構成し、金属パターン80g、80h、80iとエアブリッジ構造86が第3ウィスカ検出回路を構成している。
FIG. 16 is a plan view showing the whisker detection circuit according to the second embodiment and the surrounding structure. The
金属パターン80a、80b、80cは280℃でウィスカが発生するように構成され、金属パターン80d、80e、80fは330℃でウィスカが発生するように構成され、金属パターン80g、80h、80iは380℃でウィスカが発生するように構成されている。つまり、第1〜第3ウィスカ検出回路のウィスカ発生温度が異なる。金属パターン80a〜80iがAlを主材料とする場合、Alを合金化したり、Alのサイズ又は厚みを調整したりすることで、ウィスカ発生温度を調整する。
The
図17は、図16の破線における断面図である。半導体デバイスが280℃以上の熱ストレスを受けた場合はウィスカ90が発生する。半導体デバイスが330℃以上の熱ストレスを受けた場合はウィスカ90、92が発生する。半導体デバイスが380℃以上の熱ストレスを受けた場合はウィスカ90、92、94が発生する。このように、半導体デバイスがどの程度の熱ストレスを受けたのか容易に検出することができる。多段階で熱ストレスの程度を検出できるので、半導体デバイスが受けたストレスの検出精度を高めることができる。
17 is a cross-sectional view taken along the broken line in FIG. When the semiconductor device is subjected to thermal stress of 280 ° C. or higher,
実施の形態2の半導体デバイスの特徴は、金属パターンを複数有し、エアブリッジ構造を複数有し、複数の金属パターンのウィスカの発生条件が異なるウィスカ検出回路を設けたことである。この特徴を逸脱しない範囲で様々な変形をなし得る。 A feature of the semiconductor device of the second embodiment is that a whisker detection circuit having a plurality of metal patterns, a plurality of air bridge structures, and different whisker generation conditions of the plurality of metal patterns is provided. Various modifications can be made without departing from this feature.
実施の形態3.
図18は、実施の形態3に係るウィスカ検出回路の断面図である。実施の形態2との相違点は、複数のエアブリッジ構造100、102、104の直上部100a、102a、104aの高さが不均一となっていることである。直上部100aから直上部100aの直下の金属パターン105bまでの距離はh1である。直上部102aから直上部102aの直下の金属パターン105eまでの距離はh2である。直上部104aから直上部104aの直下の金属パターン105hまでの距離はh3である。h2はh1より大きく、h3はh2より大きい。つまり、直上部から直上部の直下の金属パターンまでの距離が不均一となっている。
FIG. 18 is a cross-sectional view of a whisker detection circuit according to the third embodiment. The difference from the second embodiment is that the heights of the
半導体デバイスの加熱時間が長いほど、ウィスカは上方向に長く成長する。加熱時間が1分程度の場合はウィスカの高さがh1となり、5分程度の場合はウィスカの高さがh2となり、10分程度の場合はウィスカの高さがh3となる。そのため、図19に示すように、加熱時間が1分の場合はウィスカ106により金属パターン105bとエアブリッジ構造100がショートする。加熱時間が5分の場合はウィスカ108により金属パターン105eとエアブリッジ構造102がショートする。加熱時間が10分の場合は金属パターン105hとエアブリッジ構造104がショートする。
The longer the heating time of the semiconductor device, the longer the whisker grows upward. When the heating time is about 1 minute, the whisker height is h1, and when it is about 5 minutes, the whisker height is h2, and when it is about 10 minutes, the whisker height is h3. Therefore, as shown in FIG. 19, when the heating time is 1 minute, the
したがって、半導体デバイスが予め定められた閾値以上の温度のストレスをどの程度の時間受けたのか容易に検出することができる。このように、実施の形態3に係るウィスカ検出回路は熱ストレスを受けた時間を計測するものであるから、すべての金属パターン105a-105iは同じ材料で形成することが好ましい。エアブリッジの直上部からその直上部の直下の金属パターンまでの距離は任意に設定できる。ウィスカ検出回路の数も任意に設定できる。
Therefore, it is possible to easily detect how long the semiconductor device has been subjected to stress at a temperature equal to or higher than a predetermined threshold. As described above, since the whisker detection circuit according to the third embodiment measures the time during which heat stress is applied, it is preferable that all the
実施の形態4.
図20は、実施の形態4に係る半導体デバイスの平面図である。金属パターン150はSnで形成されている。図21は、図20の破線における断面図である。金属パターン150は、金属パターン150a、150b、150c、150d、105eを備えている。半導体デバイス内部が高温高湿(例えば、60℃/90%以上(60℃/90%以上とは温度が60℃以上で湿度が90%以上であることを示す、以下同じ))となるストレスを受けた場合には、Snで形成された金属パターン150の表面が酸化して体積が膨張する。そのため、金属パターン150cの表面に圧縮応力152が発生する。この圧縮応力により、金属パターン150cからウィスカ154が発生し、金属パターン150cとエアブリッジ構造32がショートする。このショートを監視部又は外観観察により検出することで、半導体デバイスが受けたストレスを検出できる。
Embodiment 4 FIG.
FIG. 20 is a plan view of a semiconductor device according to the fourth embodiment. The
金属パターン150をSnで形成することで、半導体デバイスが温度と湿度によるストレスをどの程度受けたか検出できる。ウィスカの発生温度を調整するために、SnにBi又はPb等を加えて合金化したり、金属パターンのサイズ又は厚みを変えたりしてもよい。なお、金属パターン150の厚みは例えば0.1〜10μmの範囲で変動させる。
By forming the
図22は、変形例に係るウィスカ検出回路の断面図である。金属パターン160aは30℃以上かつ90%以上の湿度でウィスカを発生し、金属パターン160bは40℃以上かつ90%以上の湿度でウィスカを発生し、金属パターン160cは60℃かつ90%以上の湿度でウィスカを発生する。ウィスカの発生温度は、Snの合金化又はサイズと厚みの調節などにより調整する。ウィスカ162、164、166の有無を調査することで、半導体デバイスが受けたストレスを精度よく検出できる。
FIG. 22 is a cross-sectional view of a whisker detection circuit according to a modification. The
図23は、他の変形例に係るウィスカ検出回路の断面図である。エアブリッジの直上部100a、102a、104aと金属パターン170a、170b、170cの距離を不均一とした。予め定められた高温高湿状態が10時間継続した場合に金属パターン170aとエアブリッジ構造100がウィスカ172によってショートする。予め定められた高温高湿状態が100時間継続した場合に金属パターン170bとエアブリッジ構造102がウィスカ174によってショートする。予め定められた高温高湿状態が1000時間継続した場合に金属パターン170cとエアブリッジ構造104がウィスカ174によってショートする。こうして、高温高湿ストレスを受けた時間を計測することができる。
FIG. 23 is a cross-sectional view of a whisker detection circuit according to another modification. The distances between the
実施の形態5.
図24は、実施の形態5に係る半導体デバイスの平面図である。金属パターン200はZnで形成されている。図25は、図24の破線における断面図である。金属パターン200は、金属パターン200a、200b、200c、200d、200eを備えている。半導体デバイスが急激な温度変化(例えば、−40℃から85℃までの温度変化)のストレスを繰り返し受けた場合、半導体基板14と金属パターン200の熱膨張率差に起因した膨張圧縮応力202が発生する。この膨張圧縮応力により、金属パターン200dからウィスカ204が発生し、金属パターン200dとエアブリッジ構造32がショートする。このショートを監視部又は外観観察により検出することで、半導体デバイスが受けたストレス(急激な温度変化)を検出できる。
FIG. 24 is a plan view of the semiconductor device according to the fifth embodiment. The
金属パターンをZnで形成することで、半導体デバイスが温度変化によるストレスを受けたか判定できる。ウィスカの発生温度を調整するために、ZnにBi又はPb等を加えて合金化したり、金属パターンのサイズ又は厚みを変えたりしてもよい。なお、金属パターンの厚みは例えば0.1〜10μmの範囲で変動させる。 By forming the metal pattern with Zn, it can be determined whether the semiconductor device has been subjected to stress due to temperature change. In order to adjust the temperature at which whiskers are generated, Bi or Pb or the like may be added to Zn for alloying, or the size or thickness of the metal pattern may be changed. The thickness of the metal pattern is varied in the range of 0.1 to 10 μm, for example.
図26は、変形例に係るウィスカ検出回路の断面図である。金属パターン210aは−40℃から85℃までの温度変化を受けるとウィスカ212が成長するものである。金属パターン210bは−55℃から125℃までの温度変化を受けるとウィスカ214が成長するものである。金属パターン210cは−65℃から175℃までの温度変化を受けるとウィスカ216が成長するものである。ウィスカの発生温度は、Znの合金化又はサイズと厚み調節などにより調整する。ウィスカ212、214、216の有無を調査することで、半導体デバイスが受けたストレスを精度よく検出できる。
FIG. 26 is a cross-sectional view of a whisker detection circuit according to a modification. When the
図27は、他の変形例に係るウィスカ検出回路の断面図である。エアブリッジの直上部100a、102a、104aと金属パターン220a、220b、220cの距離を不均一とした。予め定められた温度変化によるストレスを10回受けた場合に金属パターン220aとエアブリッジ構造100がウィスカ222によってショートする。予め定められた温度変化によるストレスを100回受けた場合に金属パターン220bとエアブリッジ構造102がウィスカ224によってショートする。予め定められた温度変化によるストレスを1000回受けた場合に金属パターン220cとエアブリッジ構造104がウィスカ226によってショートする。このように温度変化によるストレスを受けた回数に応じてウィスカが成長する性質を利用して、温度変化によるストレスを受けた回数を計測することができる。
FIG. 27 is a cross-sectional view of a whisker detection circuit according to another modification. The distances between the
実施の形態6.
図28は、実施の形態6に係る半導体デバイスの平面図である。絶縁体で形成されたフレーム12とキャップ15(パッケージ)が電子回路を覆っている。パッケージの表面には金属パターン300a、300b、300cが露出している。図29は、図28の破線における断面図である。キャップ15の上には半導体基板302a、302b、302cが設けられている。半導体基板302a、302b、302cは例えばGaAs又はSiCで形成される。半導体基板302a、302b、302cの上にそれぞれ金属パターン300a、300b、300cが設けられている。金属パターン300aはAlであり、金属パターン300bはSnであり、金属パターン300cはZnである。
Embodiment 6 FIG.
FIG. 28 is a plan view of a semiconductor device according to the sixth embodiment. A
半導体デバイスが高温(例えば280℃以上)のストレスを受けた場合には、半導体基板302aと金属パターン300aの熱膨張率差に起因した応力によりウィスカ304が発生する。半導体デバイスが高温高湿(例えば60℃/90%以上)のストレスを受けた場合には、金属パターン300bの体積膨張に起因した応力によりウィスカ306が発生する。半導体デバイスが急激な温度変化(例えば−40℃から85℃)による環境ストレスを繰り返し受けた場合には半導体基板302cと金属パターン300cの熱膨張率差に起因した膨張圧縮応力によりウィスカ308が発生する。
When the semiconductor device is subjected to stress at a high temperature (for example, 280 ° C. or higher),
このため、金属パターン300a、300b、300cの外観を観察しウィスカの有無を確認することで、半導体デバイスが受けた環境ストレスの履歴を非破壊で調べることができる。ウィスカの発生条件は、Al、Sn、Zn等のメタルをTa、Pd、In、Bi、Pd等で合金化することで調節することができる。またメタルのサイズ又は厚みを変えることでもウィスカの発生条件を調節することができる。厚みの範囲は例えば0.1〜10μmである。
Therefore, by observing the appearance of the
図30は、変形例に係る半導体デバイスの平面図である。金属パターン310a、310b、310cに幅狭部を設けることで、当該幅狭部に応力を集中させ、ウィスカの発生箇所を限定することができる。
FIG. 30 is a plan view of a semiconductor device according to a modification. By providing narrow portions in the
図31は、他の変形例に係る半導体デバイスの平面図である。金属パターン312a、312bはAlを主成分とするパターンである。金属パターン312aは280℃で加熱されるとウィスカを発生させ、金属パターン312bは380℃で加熱されるとウィスカを発生させる。
FIG. 31 is a plan view of a semiconductor device according to another modification. The
金属パターン312c、312dはSnを主成分とするパターンである。金属パターン312cは高温高湿が10時間維持された場合にウィスカを発生させる。金属パターン312dは高温高湿が1000時間維持された場合にウィスカを発生させる。
The
金属パターン312e、312fはZnを主成分とするパターンである。金属パターン312eは−40℃から85℃までの温度変化があるとウィスカを発生させる。金属パターン312fは−65℃から175℃までの温度変化があるとウィスカを発生させる。
The
このように、ウィスカの発生条件が異なる複数の金属パターンを設けることで、半導体デバイスが受けたストレスの検出精度を高めることができる。なお、金属パターンの下に設ける半導体基板は、金属パターンと同じ平面形状でもよいし、複数の金属パターンを形成できるように大面積で形成してもよい。 As described above, by providing a plurality of metal patterns having different whisker generation conditions, it is possible to improve the accuracy of detecting the stress applied to the semiconductor device. Note that the semiconductor substrate provided under the metal pattern may have the same planar shape as the metal pattern, or may have a large area so that a plurality of metal patterns can be formed.
図32は、他の変形例に係るウィスカ検出回路の断面図である。ウィスカはストレスを受けた時間に応じて縦方向に長く成長する。そのため、最初は左側の短いウィスカ304が発生し、ストレス印加時間が長くなると中央のやや長いウィスカ304となり、さらにストレス印加時間が長くなると右側の長いウィスカ304となる。したがって、ウィスカの高さを確認することで、ストレスを受けた時間を知ることができる。
FIG. 32 is a cross-sectional view of a whisker detection circuit according to another modification. Whiskers grow longer in the vertical direction depending on the time of stress. Therefore, a
金属パターンの材料としてAl、Sn、Znを例示したが、例えばAgなどの他の材料を用いてもよい。なお、ここまでで説明した各実施の形態の特徴は適宜に組み合わせて用いてもよい。 Although Al, Sn, and Zn are exemplified as the metal pattern material, other materials such as Ag may be used. Note that the features of the embodiments described so far may be combined as appropriate.
10 半導体デバイス、 12 フレーム、 14 半導体基板、 15 キャップ、 16 端子、 20 電子回路、 22 配線パターン、 24 ワイヤ、 30 金属パターン、 32 エアブリッジ構造、 32a 柱状部、 32b 直上部、 32c 防護壁、 33 遮蔽壁、 52 ウィスカ、 60 監視部、 72 エアブリッジ構造
DESCRIPTION OF
Claims (15)
前記半導体基板の上に設けられた電子回路と、
前記半導体基板の上に設けられた金属パターンと、
前記金属パターンの横に位置する柱状部と、前記柱状部とつながり前記金属パターンの直上に位置する直上部と、を有し、前記金属パターンと接触せず、導体で形成されたエアブリッジ構造と、を備え、
前記金属パターン及び前記エアブリッジ構造は、前記電子回路と電気的に接触しないことを特徴とする半導体デバイス。 A semiconductor substrate;
An electronic circuit provided on the semiconductor substrate;
A metal pattern provided on the semiconductor substrate;
An air bridge structure having a columnar part located beside the metal pattern, and an upper part directly connected to the columnar part and located immediately above the metal pattern, and not formed in contact with the metal pattern and formed of a conductor; With
The metal pattern and the air bridge structure are not in electrical contact with the electronic circuit.
前記金属パターンに電気的に接続され、外部に伸びる第2端子と、を備えたことを特徴とする請求項1に記載の半導体デバイス。 A first terminal electrically connected to the air bridge structure and extending to the outside;
The semiconductor device according to claim 1, further comprising a second terminal electrically connected to the metal pattern and extending to the outside.
前記エアブリッジ構造を複数有し、
複数の前記金属パターンのウィスカの発生条件が異なることを特徴とする請求項1又は2に記載の半導体デバイス。 A plurality of the metal patterns;
A plurality of air bridge structures;
The semiconductor device according to claim 1, wherein the plurality of metal patterns have different whisker generation conditions.
前記エアブリッジ構造を複数有し、
複数の前記エアブリッジ構造の前記直上部の高さが不均一となることで、前記直上部から、前記直上部の直下の前記金属パターンまでの距離が不均一となっていることを特徴とする請求項1又は2に記載の半導体デバイス。 A plurality of the metal patterns;
A plurality of air bridge structures;
The height of the portion directly above the plurality of air bridge structures is non-uniform so that the distance from the top portion to the metal pattern directly below the top portion is non-uniform. The semiconductor device according to claim 1 or 2.
前記土台部の上に設けられたバリアメタルと、を備え、
前記柱状部は前記バリアメタルの上に設けられたことを特徴とする請求項1〜7のいずれか1項に記載の半導体デバイス。 A base portion formed of the same material as the metal pattern on the semiconductor substrate;
A barrier metal provided on the base part,
The semiconductor device according to claim 1, wherein the columnar portion is provided on the barrier metal.
前記幅狭部は前記直上部の直下に位置することを特徴とする請求項1〜8のいずれか1項に記載の半導体デバイス。 A part of the metal pattern is a narrow part narrower than the other part in plan view,
The semiconductor device according to claim 1, wherein the narrow portion is located immediately below the upper portion.
前記凹部は前記直上部の直下に位置することを特徴とする請求項1〜8のいずれか1項に記載の半導体デバイス。 A concave portion is formed in the metal pattern,
The semiconductor device according to claim 1, wherein the concave portion is located immediately below the upper portion.
前記電子回路を覆う、絶縁体で形成されたパッケージと、
前記パッケージの上に設けられた半導体基板と、
前記半導体基板の上に設けられた金属パターンと、を備えたことを特徴とする半導体デバイス。 Electronic circuit,
A package formed of an insulator covering the electronic circuit;
A semiconductor substrate provided on the package;
And a metal pattern provided on the semiconductor substrate.
前記金属パターンを複数有し、
複数の前記金属パターンのウィスカの発生条件が異なることを特徴とする請求項11に記載の半導体デバイス。 A plurality of the semiconductor substrates;
A plurality of the metal patterns;
The semiconductor device according to claim 11, wherein conditions for generating whiskers of the plurality of metal patterns are different.
前記半導体基板は化合物半導体で形成されたことを特徴とする請求項1〜12のいずれか1項に記載の半導体デバイス。 The metal pattern is formed of Al, Sn or Zn,
The semiconductor device according to claim 1, wherein the semiconductor substrate is formed of a compound semiconductor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015030814A JP6424669B2 (en) | 2015-02-19 | 2015-02-19 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015030814A JP6424669B2 (en) | 2015-02-19 | 2015-02-19 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016151563A true JP2016151563A (en) | 2016-08-22 |
JP6424669B2 JP6424669B2 (en) | 2018-11-21 |
Family
ID=56696275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015030814A Active JP6424669B2 (en) | 2015-02-19 | 2015-02-19 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6424669B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110752166A (en) * | 2019-09-09 | 2020-02-04 | 福建省福联集成电路有限公司 | Air bridge monitoring structure and manufacturing method thereof |
WO2020202600A1 (en) * | 2019-03-29 | 2020-10-08 | 株式会社 東芝 | Semiconductor device, and method for manufacturing semiconductor device |
US11619665B2 (en) | 2020-01-07 | 2023-04-04 | International Business Machines Corporation | Electrical apparatus having tin whisker sensing and prevention |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0964138A (en) * | 1995-08-28 | 1997-03-07 | Oki Electric Ind Co Ltd | Mimic wiring pattern for semiconductor-element evaluation test |
JPH1073629A (en) * | 1996-08-29 | 1998-03-17 | Fuji Electric Co Ltd | Monitoring apparatus for insulation degradation of printed-circuit board |
JPH11260878A (en) * | 1998-03-09 | 1999-09-24 | Hitachi Ltd | Semiconductor device and its defect prediction mechanism |
JP2000286338A (en) * | 1999-03-30 | 2000-10-13 | Denso Corp | High-frequency circuit structure and manufacture thereof |
JP2001251026A (en) * | 2000-03-06 | 2001-09-14 | Hitachi Ltd | Control board |
JP2001358429A (en) * | 2000-06-15 | 2001-12-26 | Toshiba Corp | Method for detecting deterioration of printed wiring board and device thereof |
JP2002299443A (en) * | 2001-03-30 | 2002-10-11 | Fujitsu Quantum Devices Ltd | Semiconductor device and its manufacturing method |
JP2003229427A (en) * | 2002-01-31 | 2003-08-15 | Oki Electric Ind Co Ltd | Simulated wiring pattern and evaluation test method of semiconductor element using the same |
US7262603B1 (en) * | 2006-06-28 | 2007-08-28 | Lenovo (Singapore) Pte. Ltd | System and method for sensing the formation of tin whiskers |
JP2008140894A (en) * | 2006-11-30 | 2008-06-19 | Toyota Motor Corp | Semiconductor device and its manufacturing method |
JP2009264989A (en) * | 2008-04-28 | 2009-11-12 | Hitachi Ltd | Control device |
JP2011112405A (en) * | 2009-11-24 | 2011-06-09 | Toshiba Corp | Electronic device |
JP2012148294A (en) * | 2011-01-18 | 2012-08-09 | Toyota Motor Corp | Device and method for preventing short-circuit fault |
US20140232428A1 (en) * | 2012-12-20 | 2014-08-21 | Fifth Electronics Research Institute Of Ministry Of Industry And Information Technology | Prognostic Circuit of Electromigration Failure for Integrated Circuit |
-
2015
- 2015-02-19 JP JP2015030814A patent/JP6424669B2/en active Active
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0964138A (en) * | 1995-08-28 | 1997-03-07 | Oki Electric Ind Co Ltd | Mimic wiring pattern for semiconductor-element evaluation test |
JPH1073629A (en) * | 1996-08-29 | 1998-03-17 | Fuji Electric Co Ltd | Monitoring apparatus for insulation degradation of printed-circuit board |
JPH11260878A (en) * | 1998-03-09 | 1999-09-24 | Hitachi Ltd | Semiconductor device and its defect prediction mechanism |
JP2000286338A (en) * | 1999-03-30 | 2000-10-13 | Denso Corp | High-frequency circuit structure and manufacture thereof |
JP2001251026A (en) * | 2000-03-06 | 2001-09-14 | Hitachi Ltd | Control board |
JP2001358429A (en) * | 2000-06-15 | 2001-12-26 | Toshiba Corp | Method for detecting deterioration of printed wiring board and device thereof |
JP2002299443A (en) * | 2001-03-30 | 2002-10-11 | Fujitsu Quantum Devices Ltd | Semiconductor device and its manufacturing method |
JP2003229427A (en) * | 2002-01-31 | 2003-08-15 | Oki Electric Ind Co Ltd | Simulated wiring pattern and evaluation test method of semiconductor element using the same |
US7262603B1 (en) * | 2006-06-28 | 2007-08-28 | Lenovo (Singapore) Pte. Ltd | System and method for sensing the formation of tin whiskers |
JP2008140894A (en) * | 2006-11-30 | 2008-06-19 | Toyota Motor Corp | Semiconductor device and its manufacturing method |
JP2009264989A (en) * | 2008-04-28 | 2009-11-12 | Hitachi Ltd | Control device |
JP2011112405A (en) * | 2009-11-24 | 2011-06-09 | Toshiba Corp | Electronic device |
JP2012148294A (en) * | 2011-01-18 | 2012-08-09 | Toyota Motor Corp | Device and method for preventing short-circuit fault |
US20140232428A1 (en) * | 2012-12-20 | 2014-08-21 | Fifth Electronics Research Institute Of Ministry Of Industry And Information Technology | Prognostic Circuit of Electromigration Failure for Integrated Circuit |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020202600A1 (en) * | 2019-03-29 | 2020-10-08 | 株式会社 東芝 | Semiconductor device, and method for manufacturing semiconductor device |
JPWO2020202600A1 (en) * | 2019-03-29 | 2020-10-08 | ||
TWI760712B (en) * | 2019-03-29 | 2022-04-11 | 日商東芝股份有限公司 | Phosphor and its manufacturing method and light emitting element |
JP7254907B2 (en) | 2019-03-29 | 2023-04-10 | 株式会社東芝 | Semiconductor device, method for manufacturing semiconductor device |
CN110752166A (en) * | 2019-09-09 | 2020-02-04 | 福建省福联集成电路有限公司 | Air bridge monitoring structure and manufacturing method thereof |
US11619665B2 (en) | 2020-01-07 | 2023-04-04 | International Business Machines Corporation | Electrical apparatus having tin whisker sensing and prevention |
Also Published As
Publication number | Publication date |
---|---|
JP6424669B2 (en) | 2018-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104472022B (en) | The manufacture method of heat-radiating substrate | |
JP2016151563A (en) | Semiconductor device | |
KR101510094B1 (en) | Gold-free ohmic contacts | |
CN107128868B (en) | The method of MEMS and manufacture MEMS | |
JP2017526880A5 (en) | ||
EP2579029A1 (en) | Method for manufacturing semiconductor device | |
CN103219313B (en) | Semiconductor device | |
CN104126224A (en) | Element-accomodating package | |
JP6399738B2 (en) | Semiconductor device | |
US7906829B2 (en) | Semiconductor device having first and second insulation separation regions | |
JP6276681B2 (en) | Sample fixing device and sample analyzer | |
JP2012160602A (en) | Semiconductor device | |
US9640619B2 (en) | Methods of manufacturing wide band gap semiconductor device and semiconductor module, and wide band gap semiconductor device and semiconductor module | |
CN104821295B (en) | Semiconductor device | |
TWI255472B (en) | Semiconductor bare chip, method of recording ID information thereon, and method of identifying the same | |
CN110140215A (en) | Infrared sensor substrate and infrared sensor device | |
US20160001393A1 (en) | Method for producing a circuit carrier and for connecting an electrical conductor to a metallization layer of a circuit carrier | |
JP2014225557A (en) | Method of manufacturing silicon carbide semiconductor device and semiconductor module, and silicon carbide semiconductor device and semiconductor module | |
JP2012014848A (en) | Terminal base heat generation detection system | |
CN107026145B (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
TWI688072B (en) | Semiconductor integrated circuit device | |
JP2016166807A (en) | Current test method | |
JPH11204525A (en) | Manufacture of semiconductor device | |
TWI840848B (en) | Cover plate for drilling process | |
JP2011155037A (en) | Etching test method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170628 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180925 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181008 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6424669 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |