JP2016143721A - Photoelectric conversion element and method for manufacturing photoelectric conversion element - Google Patents

Photoelectric conversion element and method for manufacturing photoelectric conversion element Download PDF

Info

Publication number
JP2016143721A
JP2016143721A JP2015017355A JP2015017355A JP2016143721A JP 2016143721 A JP2016143721 A JP 2016143721A JP 2015017355 A JP2015017355 A JP 2015017355A JP 2015017355 A JP2015017355 A JP 2015017355A JP 2016143721 A JP2016143721 A JP 2016143721A
Authority
JP
Japan
Prior art keywords
semiconductor film
amorphous semiconductor
type amorphous
photoelectric conversion
conversion element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015017355A
Other languages
Japanese (ja)
Inventor
伊坂 隆行
Takayuki Isaka
隆行 伊坂
親扶 岡本
Chikao Okamoto
親扶 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2015017355A priority Critical patent/JP2016143721A/en
Priority to PCT/JP2016/051129 priority patent/WO2016121532A1/en
Publication of JP2016143721A publication Critical patent/JP2016143721A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Abstract

PROBLEM TO BE SOLVED: To provide a constitution capable of increasing a current collection amount.SOLUTION: A photoelectric conversion element includes: a first conductivity type semiconductor substrate 1; and a first conductivity type amorphous semiconductor film 3 and a second conductivity type amorphous semiconductor film 5 on the semiconductor substrate 1. The first conductivity type amorphous semiconductor film 3 is electrically connected to the semiconductor substrate 1 at a plurality of openings 9 provided to the second conductivity type amorphous semiconductor film 5 with a space therebetween.SELECTED DRAWING: Figure 1

Description

本発明は、光電変換素子および光電変換素子の製造方法に関する。   The present invention relates to a photoelectric conversion element and a method for manufacturing the photoelectric conversion element.

太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。なかでも、現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。   In recent years, a solar cell that directly converts solar energy into electric energy has been rapidly expected as a next-generation energy source particularly from the viewpoint of global environmental problems. Of these, the most manufactured and sold solar cells have a structure in which electrodes are formed on the light receiving surface on the side where sunlight enters and the back surface on the opposite side of the light receiving surface, respectively. is there.

しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少する。そのため、裏面のみに電極を形成した裏面接合型太陽電池の開発が進められている(たとえば特許文献1参照)。   However, when an electrode is formed on the light receiving surface, sunlight is reflected and absorbed by the electrode, so that the amount of incident sunlight is reduced by the area of the electrode. Therefore, development of a back junction solar cell in which an electrode is formed only on the back surface is underway (see, for example, Patent Document 1).

図19に、特許文献1に記載の裏面接合型太陽電池の模式的な断面図を示す。図19に示される裏面接合型太陽電池は、n型の単結晶シリコンウェハーからなる基板111の受光面上に、実質的に真性な非晶質半導体119、n型非晶質シリコン120、および窒化シリコンなどの保護膜124が順次積層された構成を有する。   FIG. 19 is a schematic cross-sectional view of a back junction solar cell described in Patent Document 1. The back junction solar cell shown in FIG. 19 has a substantially intrinsic amorphous semiconductor 119, n-type amorphous silicon 120, and nitride on the light-receiving surface of a substrate 111 made of an n-type single crystal silicon wafer. A protective film 124 such as silicon is sequentially stacked.

基板111の裏面のn型電極116に対応するn領域122においては、基板111上に、実質的に真性な非晶質半導体層112、n型非晶質半導体層114、窒化シリコン層121、およびn型電極116が順次積層されている。また、窒化シリコン層121を貫通する穴を介して、n型非晶質半導体層114とn型電極116とが接続されている。   In the n region 122 corresponding to the n-type electrode 116 on the back surface of the substrate 111, a substantially intrinsic amorphous semiconductor layer 112, an n-type amorphous semiconductor layer 114, a silicon nitride layer 121, and N-type electrodes 116 are sequentially stacked. Further, the n-type amorphous semiconductor layer 114 and the n-type electrode 116 are connected through a hole penetrating the silicon nitride layer 121.

基板111の裏面のp型電極117に対応するp領域123においては、基板111上に、実質的に真性な非晶質半導体層113、p型非晶質半導体層115、およびp型電極117が順次積層されている。   In p region 123 corresponding to p-type electrode 117 on the back surface of substrate 111, substantially intrinsic amorphous semiconductor layer 113, p-type amorphous semiconductor layer 115, and p-type electrode 117 are formed on substrate 111. They are sequentially stacked.

n型電極116およびp型電極117は、それぞれ、スパッタなどにより形成した下地電極116a,117a上にめっきにより銅層116b,117bを設けて形成されている。   The n-type electrode 116 and the p-type electrode 117 are formed by providing copper layers 116b and 117b by plating on the base electrodes 116a and 117a formed by sputtering or the like, respectively.

図20に、図19に示される裏面接合型太陽電池の裏面の模式的な平面図を示す。図20に示されるように、n型電極116およびp型電極117は、それぞれ、基板111の裏面全体を略覆うように、互いに所定の間隔を隔てて櫛型形状に形成されている。   FIG. 20 shows a schematic plan view of the back surface of the back junction solar cell shown in FIG. As shown in FIG. 20, the n-type electrode 116 and the p-type electrode 117 are each formed in a comb shape so as to substantially cover the entire back surface of the substrate 111 with a predetermined interval therebetween.

国際公開第2013/027591号International Publication No. 2013/027591

しかしながら、従来においては、特許文献1に記載の裏面接合型太陽電池の電流収集量をさらに多くすることが要望されていた。   However, conventionally, there has been a demand for further increasing the current collection amount of the back junction solar cell described in Patent Document 1.

ここで開示された実施形態は、第1導電型の半導体基板と、半導体基板上の第1導電型非晶質半導体膜と第2導電型非晶質半導体膜とを備え、第2導電型非晶質半導体膜に互いに間隔を空けて設けられた複数の開口部において、第1導電型非晶質半導体膜が半導体基板と電気的に接続されている光電変換素子である。   The embodiment disclosed herein includes a first conductivity type semiconductor substrate, a first conductivity type amorphous semiconductor film on the semiconductor substrate, and a second conductivity type amorphous semiconductor film. In the photoelectric conversion element, the first conductive amorphous semiconductor film is electrically connected to the semiconductor substrate in a plurality of openings provided in the crystalline semiconductor film at intervals.

また、ここで開示された実施形態は、第1導電型の半導体基板上に第2導電型非晶質半導体膜を形成する工程と、第2導電型非晶質半導体膜に互いに間隔を空けて複数の開口部を形成する工程と、第2導電型非晶質半導体膜および複数の開口部に第1導電型非晶質半導体膜を形成する工程と、を含み、第1導電型非晶質半導体膜を形成する工程において、第1導電型非晶質半導体膜は半導体基板と電気的に接続される光電変換素子の製造方法である。   The embodiment disclosed herein includes a step of forming a second conductive type amorphous semiconductor film on a first conductive type semiconductor substrate and a second conductive type amorphous semiconductor film spaced apart from each other. A step of forming a plurality of openings, and a step of forming a second conductivity type amorphous semiconductor film and a first conductivity type amorphous semiconductor film in the plurality of openings, the first conductivity type amorphous In the step of forming a semiconductor film, the first conductive amorphous semiconductor film is a method for manufacturing a photoelectric conversion element that is electrically connected to a semiconductor substrate.

ここで開示された実施形態によれば、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる構成を提供することができる。   According to the embodiment disclosed herein, it is possible to provide a configuration capable of increasing the amount of current collection as compared with the back junction solar cell described in Patent Document 1.

実施形態1のヘテロ接合型バックコンタクトセルの裏面の端部の模式的な拡大平面図である。3 is a schematic enlarged plan view of an end portion on the back surface of the heterojunction back contact cell of Embodiment 1. FIG. 図1のII−IIに沿った模式的な断面図である。It is typical sectional drawing in alignment with II-II of FIG. 図1のIII−IIIに沿った模式的な断面図である。It is typical sectional drawing in alignment with III-III of FIG. 実施形態1のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。6 is a schematic cross-sectional view illustrating a part of the manufacturing process of the example of the method for manufacturing the heterojunction back contact cell of Embodiment 1. FIG. 実施形態1のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。6 is a schematic cross-sectional view illustrating a part of the manufacturing process of the example of the method for manufacturing the heterojunction back contact cell of Embodiment 1. FIG. 実施形態1のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。6 is a schematic cross-sectional view illustrating a part of the manufacturing process of the example of the method for manufacturing the heterojunction back contact cell of Embodiment 1. FIG. 実施形態1のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。6 is a schematic cross-sectional view illustrating a part of the manufacturing process of the example of the method for manufacturing the heterojunction back contact cell of Embodiment 1. FIG. 実施形態1のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。6 is a schematic cross-sectional view illustrating a part of the manufacturing process of the example of the method for manufacturing the heterojunction back contact cell of Embodiment 1. FIG. 実施形態1のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。6 is a schematic cross-sectional view illustrating a part of the manufacturing process of the example of the method for manufacturing the heterojunction back contact cell of Embodiment 1. FIG. 実施形態2のヘテロ接合型バックコンタクトセルの裏面の模式的な拡大平面図である。6 is a schematic enlarged plan view of the back surface of the heterojunction back contact cell of Embodiment 2. FIG. 図10のXI−XIに沿った模式的な断面図である。It is typical sectional drawing in alignment with XI-XI of FIG. 図10のXII−XIIに沿った模式的な断面図である。It is typical sectional drawing in alignment with XII-XII of FIG. 実施形態3のヘテロ接合型バックコンタクトセルの裏面の模式的な拡大平面図である。6 is a schematic enlarged plan view of the back surface of a heterojunction back contact cell of Embodiment 3. FIG. 図13のXIV−XIVに沿った模式的な断面図である。It is typical sectional drawing in alignment with XIV-XIV of FIG. 図13のXV−XVに沿った模式的な断面図である。It is typical sectional drawing along XV-XV of FIG. 実施形態4のヘテロ接合型バックコンタクトセルの裏面の模式的な拡大平面図である。6 is a schematic enlarged plan view of the back surface of a heterojunction back contact cell of Embodiment 4. FIG. 図16のXVII−XVIIに沿った模式的な断面図である。It is typical sectional drawing in alignment with XVII-XVII of FIG. 図16のXVIII−XVIIIに沿った模式的な断面図である。It is typical sectional drawing in alignment with XVIII-XVIII of FIG. 特許文献1に記載の裏面接合型太陽電池の模式的な断面図である。2 is a schematic cross-sectional view of a back junction solar cell described in Patent Document 1. FIG. 図19に示される裏面接合型太陽電池の裏面の模式的な平面図である。FIG. 20 is a schematic plan view of the back surface of the back junction solar cell shown in FIG. 19.

以下、ここで開示される実施形態の光電変換素子の一例としての実施形態1〜4のヘテロ接合型バックコンタクトセルについて説明する。なお、実施形態の説明に用いられる図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。   Hereinafter, the heterojunction type back contact cell of Embodiments 1-4 as an example of the photoelectric conversion element of embodiment disclosed here is demonstrated. In the drawings used to describe the embodiments, the same reference numerals represent the same or corresponding parts.

[実施形態1]
<ヘテロ接合型バックコンタクトセルの構造>
図1に、実施形態1のヘテロ接合型バックコンタクトセルの裏面の端部の模式的な拡大平面図を示す。図1に示す平面視においては、第1方向31に延在するライン状の第1導電型非晶質半導体膜5と、第1方向31に延在するライン状の第2導電型非晶質半導体膜3とが第2方向32に交互に配置されている。
[Embodiment 1]
<Structure of heterojunction back contact cell>
FIG. 1 is a schematic enlarged plan view of the end portion on the back surface of the heterojunction back contact cell of the first embodiment. In a plan view shown in FIG. 1, a linear first conductive amorphous semiconductor film 5 extending in the first direction 31 and a second linear conductive amorphous extending in the first direction 31. The semiconductor films 3 are alternately arranged in the second direction 32.

本実施形態において、第1導電型の半導体基板1はn型単結晶シリコン基板であり、第1導電型非晶質半導体膜5はn型非晶質シリコン膜であり、第2導電型非晶質半導体膜3はp型非晶質シリコン膜である。また、本実施形態において、第1方向31と第2方向32とは90°の角度を為しているが、第1方向31と第2方向32とが為す角度は90°には限定されない。   In this embodiment, the first conductivity type semiconductor substrate 1 is an n-type single crystal silicon substrate, the first conductivity type amorphous semiconductor film 5 is an n type amorphous silicon film, and the second conductivity type amorphous silicon. The quality semiconductor film 3 is a p-type amorphous silicon film. In the present embodiment, the first direction 31 and the second direction 32 form an angle of 90 °, but the angle formed by the first direction 31 and the second direction 32 is not limited to 90 °.

第1導電型非晶質半導体膜5上には第1電極8が位置しており、第2導電型非晶質半導体膜3上には第2電極7が位置している。第1電極8は第1導電型非晶質半導体膜5の延在方向(第1方向31)に延在するライン状に設けられており、第2電極7も第2導電型非晶質半導体膜3の延在方向(第1方向31)に延在するライン状に設けられている。   A first electrode 8 is located on the first conductive type amorphous semiconductor film 5, and a second electrode 7 is located on the second conductive type amorphous semiconductor film 3. The first electrode 8 is provided in a line extending in the extending direction (first direction 31) of the first conductive type amorphous semiconductor film 5, and the second electrode 7 is also provided in the second conductive type amorphous semiconductor. The film 3 is provided in a line extending in the extending direction of the film 3 (first direction 31).

第2導電型非晶質半導体膜3には第1方向31に間隔を空けて複数のドット状の開口部9が並んでおり、第1方向31に並んでいる複数のドット状の開口部9の列9aが第2方向32に間隔を空けて並んでいる。   In the second conductive type amorphous semiconductor film 3, a plurality of dot-like openings 9 are arranged at intervals in the first direction 31, and a plurality of dot-like openings 9 arranged in the first direction 31 are arranged. Are arranged in the second direction 32 at intervals.

本実施形態において、複数のドット状の開口部9のそれぞれの形状は平面視において円形状であり、それぞれの開口部9の第2方向32における長さDは、電流収集量を多くする観点からは、200μm以上1000μm以下とすることが好ましい。また、第1方向31において隣り合う2つの開口部9の間の第1方向31における間隔Gは、電流収集量を多くする観点からは、50μm以上2000μm以下とすることが好ましい。   In the present embodiment, each of the plurality of dot-like openings 9 has a circular shape in plan view, and the length D of each opening 9 in the second direction 32 is from the viewpoint of increasing the current collection amount. Is preferably 200 μm or more and 1000 μm or less. In addition, the gap G in the first direction 31 between two openings 9 adjacent in the first direction 31 is preferably 50 μm or more and 2000 μm or less from the viewpoint of increasing the current collection amount.

図2に、図1のII−IIに沿った断面を模式的に示す。図2は、実施形態1のヘテロ接合型バックコンタクトセルの開口部9を含む箇所の断面である。図2に示されるように、半導体基板1は、受光面となる第1の面1aと、受光面とは反対側の裏面となる第2の面1bとを備えている。半導体基板1の第2の面1b上には、第1導電型領域51と、第2導電型領域52とが交互に配置されている。第1導電型領域51は、第1のi型非晶質半導体膜4と第1導電型非晶質半導体膜5との積層体である。また、第2導電型領域52は、第2のi型非晶質半導体膜2と第2導電型非晶質半導体膜3との積層体である。本実施形態において、第1のi型非晶質半導体膜4および第2のi型非晶質半導体膜2は、それぞれ、i型非晶質シリコン膜である。   FIG. 2 schematically shows a cross section taken along line II-II in FIG. FIG. 2 is a cross-sectional view of a portion including the opening 9 of the heterojunction back contact cell of the first embodiment. As shown in FIG. 2, the semiconductor substrate 1 includes a first surface 1 a serving as a light receiving surface and a second surface 1 b serving as a back surface opposite to the light receiving surface. On the second surface 1b of the semiconductor substrate 1, the first conductivity type regions 51 and the second conductivity type regions 52 are alternately arranged. The first conductivity type region 51 is a stacked body of the first i-type amorphous semiconductor film 4 and the first conductivity type amorphous semiconductor film 5. The second conductivity type region 52 is a stacked body of the second i-type amorphous semiconductor film 2 and the second conductivity type amorphous semiconductor film 3. In the present embodiment, each of the first i-type amorphous semiconductor film 4 and the second i-type amorphous semiconductor film 2 is an i-type amorphous silicon film.

図2に示されるように、開口部9に位置する第1導電型領域51においては、第1のi型非晶質半導体膜4が半導体基板1の第2の面1b上に位置しており、第1導電型非晶質半導体膜5が第1のi型非晶質半導体膜4上に位置している。これにより、第1導電型非晶質半導体膜5は、開口部9において、第1のi型非晶質半導体膜4を介して、半導体基板1と電気的に接続されている。   As shown in FIG. 2, in the first conductivity type region 51 located in the opening 9, the first i-type amorphous semiconductor film 4 is located on the second surface 1 b of the semiconductor substrate 1. The first conductive type amorphous semiconductor film 5 is located on the first i-type amorphous semiconductor film 4. Thereby, the first conductive type amorphous semiconductor film 5 is electrically connected to the semiconductor substrate 1 through the first i-type amorphous semiconductor film 4 in the opening 9.

また、図2に示されるように、開口部9を取り囲む第2導電型領域52においては、第2のi型非晶質半導体膜2が半導体基板1の第2の面1b上に位置しており、第2導電型非晶質半導体膜3が第2のi型非晶質半導体膜2上に位置している。また、開口部9の周囲に位置する第2導電型非晶質半導体膜3の部分である周縁部3a上には第1導電型領域51(第1のi型非晶質半導体膜4と第1導電型非晶質半導体膜5との積層体)が位置している。   As shown in FIG. 2, in the second conductivity type region 52 surrounding the opening 9, the second i-type amorphous semiconductor film 2 is located on the second surface 1 b of the semiconductor substrate 1. The second conductive type amorphous semiconductor film 3 is located on the second i-type amorphous semiconductor film 2. In addition, the first conductivity type region 51 (the first i-type amorphous semiconductor film 4 and the first conductivity type region 51a) is formed on the peripheral edge portion 3a, which is the portion of the second conductivity type amorphous semiconductor film 3 located around the opening 9. The laminated body with the 1 conductive type amorphous semiconductor film 5 is located.

第1電極8は、第1導電型非晶質半導体膜5上に位置している。また、第2電極7は、第2導電型非晶質半導体膜3上に位置している。第1電極8と第2電極7とは間隔を空けて位置している。   The first electrode 8 is located on the first conductivity type amorphous semiconductor film 5. The second electrode 7 is located on the second conductivity type amorphous semiconductor film 3. The first electrode 8 and the second electrode 7 are located at an interval.

図3に、図1のIII−IIIに沿った断面を模式的に示す。図3は、実施形態1のヘテロ接合型バックコンタクトセルの開口部9を含まない箇所の断面である。図3に示される箇所においては、第2方向32に隣り合う2つの第2電極7の間の第2導電型領域52上に第1導電型領域51が位置している。なお、図3に示される箇所においては、第2導電型非晶質半導体膜3と第1導電型非晶質半導体膜5との間に第1のi型非晶質半導体膜4が位置しているため、第2導電型非晶質半導体膜3と第1導電型非晶質半導体膜5とを電気的に絶縁することができる。   FIG. 3 schematically shows a cross section taken along line III-III in FIG. FIG. 3 is a cross-sectional view of a portion not including the opening 9 of the heterojunction back contact cell of the first embodiment. In the location shown in FIG. 3, the first conductivity type region 51 is located on the second conductivity type region 52 between the two second electrodes 7 adjacent in the second direction 32. 3, the first i-type amorphous semiconductor film 4 is located between the second conductive type amorphous semiconductor film 3 and the first conductive type amorphous semiconductor film 5. Therefore, the second conductive type amorphous semiconductor film 3 and the first conductive type amorphous semiconductor film 5 can be electrically insulated.

なお、本実施形態において「i型」とは、完全な真性の状態だけでなく、十分に低濃度(n型不純物濃度が1×1015個/cm3未満、かつp型不純物濃度が1×1015個/cm3未満)であればn型またはp型の不純物が混入された状態のものも含む意味である。また、本実施形態において「n型」はn型不純物濃度が1×1015個/cm3以上の状態を意味し、「p型」はp型不純物濃度が1×1015個/cm3以上の状態を意味する。n型不純物濃度およびp型不純物濃度は、たとえば二次イオン質量分析法によって測定することができる。 In this embodiment, “i-type” means not only a completely intrinsic state but also a sufficiently low concentration (the n-type impurity concentration is less than 1 × 10 15 / cm 3 and the p-type impurity concentration is 1 × (Less than 10 15 / cm 3 ) is meant to include n-type or p-type impurities. In this embodiment, “n-type” means a state where the n-type impurity concentration is 1 × 10 15 / cm 3 or more, and “p-type” means that the p-type impurity concentration is 1 × 10 15 / cm 3 or more. Means the state. The n-type impurity concentration and the p-type impurity concentration can be measured by, for example, secondary ion mass spectrometry.

また、本実施形態において「非晶質シリコン」には、シリコン原子の未結合手が水素で終端されていない非晶質シリコンだけでなく、水素化非晶質シリコンなどのシリコン原子の未結合手が水素で終端されたものも含まれるものとする。   In this embodiment, “amorphous silicon” includes not only amorphous silicon in which the dangling bonds of silicon atoms are not terminated with hydrogen, but also dangling bonds of silicon atoms such as hydrogenated amorphous silicon. In which is terminated with hydrogen.

<ヘテロ接合型バックコンタクトセルの製造方法>
以下、図4〜図9の模式的断面図を参照して、実施形態1のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。
<Method for manufacturing heterojunction back contact cell>
Hereinafter, an example of a method for manufacturing the heterojunction back contact cell of Embodiment 1 will be described with reference to schematic cross-sectional views of FIGS.

まず、図4に示すように、第1導電型の半導体基板1を準備する。第1導電型の半導体基板1としては、n型単結晶シリコン基板を好適に用いることができるが、n型単結晶シリコン基板に限定されず、たとえば従来から公知のn型半導体基板を用いることもできる。   First, as shown in FIG. 4, a first conductivity type semiconductor substrate 1 is prepared. As the first conductivity type semiconductor substrate 1, an n-type single crystal silicon substrate can be preferably used, but is not limited to an n-type single crystal silicon substrate, and for example, a conventionally known n-type semiconductor substrate may be used. it can.

次に、図5に示すように、半導体基板1の第2の面1bの全面に第2導電型領域52を形成する。第2導電型領域52の形成方法は特に限定されないが、たとえば、プラズマCVD法により、半導体基板1の第2の面1bに接して第2のi型非晶質半導体膜2を形成し、その後、第2のi型非晶質半導体膜2に接して第2導電型非晶質半導体膜3を形成する方法等を用いることができる。   Next, as shown in FIG. 5, a second conductivity type region 52 is formed on the entire second surface 1 b of the semiconductor substrate 1. The formation method of the second conductivity type region 52 is not particularly limited. For example, the second i-type amorphous semiconductor film 2 is formed in contact with the second surface 1b of the semiconductor substrate 1 by plasma CVD, and then A method of forming the second conductive amorphous semiconductor film 3 in contact with the second i-type amorphous semiconductor film 2 can be used.

第2のi型非晶質半導体膜2としては、i型非晶質シリコン膜を好適に用いることができるが、i型非晶質シリコン膜に限定されず、たとえば従来から公知のi型非晶質半導体膜を用いることもできる。   As the second i-type amorphous semiconductor film 2, an i-type amorphous silicon film can be preferably used, but is not limited to an i-type amorphous silicon film. A crystalline semiconductor film can also be used.

第2導電型非晶質半導体膜3としては、p型非晶質シリコン膜を好適に用いることができるが、p型非晶質シリコン膜に限定されず、たとえば従来から公知のp型非晶質半導体膜を用いることもできる。p型不純物としては、たとえばボロンを用いることができる。   As the second conductive type amorphous semiconductor film 3, a p-type amorphous silicon film can be preferably used, but is not limited to a p-type amorphous silicon film. For example, a conventionally known p-type amorphous silicon film is used. A quality semiconductor film can also be used. For example, boron can be used as the p-type impurity.

次に、図6に示すように、第2のi型非晶質半導体膜2と第2導電型非晶質半導体膜3との積層体である第2導電型領域52の一部を厚さ方向に除去することによって、複数のドット状の開口部9を形成する。なお、図6においては、説明の便宜のため、開口部9を1つのみ図示している。   Next, as shown in FIG. 6, a part of the second conductivity type region 52, which is a laminate of the second i-type amorphous semiconductor film 2 and the second conductivity type amorphous semiconductor film 3, is thickened. By removing in the direction, a plurality of dot-shaped openings 9 are formed. In FIG. 6, only one opening 9 is shown for convenience of explanation.

ドット状の開口部9の形成方法は特に限定されないが、たとえば、ドット状の開口部9の形成箇所に対応する位置に開口を有するフォトレジストを第2導電型非晶質半導体膜3上に形成した後に、当該フォトレジストをマスクとして、第2導電型領域52を厚さ方向にエッチングするフォトエッチング等の方法を用いることができる。   The method for forming the dot-shaped opening 9 is not particularly limited. For example, a photoresist having an opening at a position corresponding to the position where the dot-shaped opening 9 is formed is formed on the second conductive type amorphous semiconductor film 3. Then, using the photoresist as a mask, a method such as photo etching for etching the second conductivity type region 52 in the thickness direction can be used.

次に、図7に示すように、複数のドット状の開口部9の形成後の第2導電型領域52を覆うように第1導電型領域51を形成する。第1導電型領域51の形成方法は特に限定されないが、たとえば、プラズマCVD法により、複数のドット状の開口部9から露出した半導体基板1の第2の面1bおよび第2導電型領域52に接して第1のi型非晶質半導体膜4を形成し、その後、第1のi型非晶質半導体膜4に接して第1導電型非晶質半導体膜5を形成すること等により行うことができる。   Next, as shown in FIG. 7, the first conductivity type region 51 is formed so as to cover the second conductivity type region 52 after the formation of the plurality of dot-like openings 9. The method for forming the first conductivity type region 51 is not particularly limited. For example, the first conductivity type region 51 may be formed on the second surface 1b of the semiconductor substrate 1 and the second conductivity type region 52 exposed from the plurality of dot-shaped openings 9 by plasma CVD. A first i-type amorphous semiconductor film 4 is formed in contact with the first i-type amorphous semiconductor film 4, and then a first conductive amorphous semiconductor film 5 is formed in contact with the first i-type amorphous semiconductor film 4. be able to.

第1のi型非晶質半導体膜4としては、i型非晶質シリコン膜を好適に用いることができるが、i型非晶質シリコン膜に限定されず、たとえば従来から公知のi型非晶質半導体膜を用いることもできる。   As the first i-type amorphous semiconductor film 4, an i-type amorphous silicon film can be preferably used. However, the first i-type amorphous semiconductor film is not limited to the i-type amorphous silicon film, and for example, a conventionally known i-type non-crystalline film is used. A crystalline semiconductor film can also be used.

第1導電型非晶質半導体膜5としては、n型非晶質シリコン膜を好適に用いることができるが、n型非晶質シリコン膜に限定されず、たとえば従来から公知のn型非晶質半導体膜を用いることもできる。n型不純物としては、たとえばリンを用いることができる。   As the first conductive type amorphous semiconductor film 5, an n-type amorphous silicon film can be preferably used, but is not limited to an n-type amorphous silicon film, and for example, a conventionally known n-type amorphous silicon film is used. A quality semiconductor film can also be used. For example, phosphorus can be used as the n-type impurity.

次に、図8に示すように、第1導電型領域51の一部を厚さ方向に除去することによって第2導電型非晶質半導体膜3を露出させる。第1導電型領域51の除去方法は、特に限定されないが、たとえばフォトエッチング等の方法を用いることができる。   Next, as shown in FIG. 8, the second conductive type amorphous semiconductor film 3 is exposed by removing a part of the first conductive type region 51 in the thickness direction. Although the removal method of the 1st conductivity type area | region 51 is not specifically limited, For example, methods, such as photoetching, can be used.

次に、図9に示すように、第2導電型非晶質半導体膜3上に第2電極7を形成するとともに、第1導電型非晶質半導体膜5上に第1電極8を形成する。第1電極7および第2電極8の形成方法は特に限定されないが、たとえば蒸着法等により形成することができる。   Next, as shown in FIG. 9, the second electrode 7 is formed on the second conductive amorphous semiconductor film 3 and the first electrode 8 is formed on the first conductive amorphous semiconductor film 5. . Although the formation method of the 1st electrode 7 and the 2nd electrode 8 is not specifically limited, For example, it can form by a vapor deposition method etc.

以上の方法により、実施形態1のヘテロ接合型バックコンタクトセルを製造することができる。   By the above method, the heterojunction back contact cell of Embodiment 1 can be manufactured.

<課題解決のメカニズム>
実施形態1のヘテロ接合型バックコンタクトセルにおいては、第2導電型領域52に設けられた複数のドット状の開口部9において、第1導電型領域51の第1導電型非晶質半導体膜5と第1導電型の半導体基板1とを電気的に接続している。これにより、実施形態1においては、半導体基板1の第2の面1b上に設けられる第2導電型領域52の形成面積を特許文献1と比べて大きくすることができる。これにより、実施形態1のヘテロ接合型バックコンタクトセルにおいては、特許文献1と比べて、第2導電型領域52上の第2電極7の形成面積を大きくすることができ、ひいては特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。
<Mechanism of problem solving>
In the heterojunction back contact cell of Embodiment 1, the first conductive type amorphous semiconductor film 5 of the first conductive type region 51 is formed in the plurality of dot-like openings 9 provided in the second conductive type region 52. And the first conductive type semiconductor substrate 1 are electrically connected. Thereby, in Embodiment 1, the formation area of the 2nd conductivity type area | region 52 provided on the 2nd surface 1b of the semiconductor substrate 1 can be enlarged compared with patent document 1. FIG. Thereby, in the heterojunction back contact cell of Embodiment 1, compared with patent document 1, the formation area of the 2nd electrode 7 on the 2nd conductivity type area | region 52 can be enlarged, and by extension, patent document 1 It is possible to increase the current collection amount as compared with the described back junction solar cell.

すなわち、実施形態1のヘテロ接合型バックコンタクトセルおよび特許文献1に記載の裏面接合型太陽電池においては、半導体基板1および基板111とは逆の導電型の領域(本実施形態においてはp型領域)上に設けられた電極(第2電極7およびp型電極117)から電流が取り出されるため、当該電極の形成可能面積が大きい方が電流収集量を多くすることが可能となる。そして、電流が取り出される電極の形成面積を大きくすることによって、電極から取り出される電流の収集量を多くすることができる。   That is, in the heterojunction back contact cell of Embodiment 1 and the back junction solar cell described in Patent Document 1, a region of conductivity type opposite to that of the semiconductor substrate 1 and the substrate 111 (in this embodiment, a p-type region). ) Since current is taken out from the electrodes (second electrode 7 and p-type electrode 117) provided thereon, the larger the area where the electrodes can be formed, the larger the current collection amount. By increasing the formation area of the electrode from which current is extracted, the amount of current collected from the electrode can be increased.

なお、上記においては、第1導電型をn型とし、第2導電型をp型とした場合について説明したが、第1導電型をp型とし、第2導電型をn型とした場合でも上記と同様の効果を得ることができる。   In the above description, the first conductivity type is n-type and the second conductivity type is p-type. However, even when the first conductivity type is p-type and the second conductivity type is n-type. The same effect as described above can be obtained.

[実施形態2]
図10に、実施形態2のヘテロ接合型バックコンタクトセルの裏面の模式的な拡大平面図を示す。実施形態2のヘテロ接合型バックコンタクトセルは、複数のドット状の開口部9のそれぞれの内側にアイランド状の第1導電型非晶質半導体膜5が設けられており、第1導電型非晶質半導体膜5のそれぞれの表面の内側にアイランド状の第1電極8が設けられていることを特徴としている。
[Embodiment 2]
FIG. 10 is a schematic enlarged plan view of the back surface of the heterojunction back contact cell according to the second embodiment. In the heterojunction back contact cell of Embodiment 2, the island-shaped first conductive amorphous semiconductor film 5 is provided inside each of the plurality of dot-shaped openings 9, and the first conductive amorphous silicon The island-shaped first electrode 8 is provided inside each surface of the crystalline semiconductor film 5.

図11に、図10のXI−XIに沿った断面を模式的に示す。図11は、実施形態2のヘテロ接合型バックコンタクトセルの開口部9を含む箇所の断面である。図11に示されるように、開口部9の内側には、第1のi型非晶質半導体膜4と第1導電型非晶質半導体膜5との積層体である第1導電型領域51と、第1導電型領域51上の第1電極8とが配置されている。また、開口部9の外側には、第2のi型非晶質半導体膜2と第2導電型非晶質半導体膜3との積層体である第2導電型領域52と、第2導電型領域52上の第2電極7とが配置されている。また、アイランド状の第1電極8は、第1導電型非晶質半導体膜5の表面の内側に配置されている。   FIG. 11 schematically shows a cross section taken along the line XI-XI in FIG. FIG. 11 is a cross section of a portion including the opening 9 of the heterojunction back contact cell of the second embodiment. As shown in FIG. 11, inside the opening 9, a first conductivity type region 51, which is a stacked body of the first i-type amorphous semiconductor film 4 and the first conductivity type amorphous semiconductor film 5. And the first electrode 8 on the first conductivity type region 51 are disposed. In addition, outside the opening 9, a second conductivity type region 52 that is a laminate of the second i-type amorphous semiconductor film 2 and the second conductivity type amorphous semiconductor film 3, and a second conductivity type The second electrode 7 on the region 52 is disposed. The island-shaped first electrode 8 is disposed inside the surface of the first conductivity type amorphous semiconductor film 5.

図12に、図10のXII−XIIに沿った断面を模式的に示す。図12は、実施形態2のヘテロ接合型バックコンタクトセルの開口部9を含まない箇所の断面である。図12に示される箇所においては、第2方向32に隣り合う2つの第2電極7の間の第2導電型領域52の第2導電型非晶質半導体膜3上には何も形成されていない。   FIG. 12 schematically shows a cross section taken along the line XII-XII in FIG. FIG. 12 is a cross-sectional view of a portion not including the opening 9 of the heterojunction back contact cell of the second embodiment. In the location shown in FIG. 12, nothing is formed on the second conductive type amorphous semiconductor film 3 in the second conductive type region 52 between the two second electrodes 7 adjacent in the second direction 32. Absent.

実施形態2における上記以外の説明は実施形態1と同様であるため、その説明については繰り返さない。   Since the description other than the above in the second embodiment is the same as that in the first embodiment, the description thereof will not be repeated.

[実施形態3]
図13に、実施形態3のヘテロ接合型バックコンタクトセルの裏面の模式的な拡大平面図を示す。実施形態3のヘテロ接合型バックコンタクトセルは、複数のドット状の開口部9のそれぞれの内側にアイランド状の第1導電型非晶質半導体膜5が設けられており、アイランド状の第1導電型非晶質半導体膜5の複数を電気的に接続するように、第1方向31に延在するライン状の第1電極8が設けられていることを特徴としている。また、実施形態3のヘテロ接合型バックコンタクトセルは、第1方向31に延在する第2電極7の側面が、複数の開口部9のそれぞれの周縁の一部を取り囲む形状の凹部7aと、隣り合う2つの開口部9の間の間隙に向かって突出する凸部7bとを交互に備えることも特徴としている。
[Embodiment 3]
FIG. 13 is a schematic enlarged plan view of the back surface of the heterojunction back contact cell according to the third embodiment. In the heterojunction back contact cell of Embodiment 3, the island-shaped first conductive amorphous semiconductor film 5 is provided inside each of the plurality of dot-shaped openings 9, and the island-shaped first conductive A linear first electrode 8 extending in the first direction 31 is provided so as to electrically connect a plurality of type amorphous semiconductor films 5. Further, in the heterojunction back contact cell of Embodiment 3, the side surface of the second electrode 7 extending in the first direction 31 has a recess 7a having a shape surrounding a part of each peripheral edge of the plurality of openings 9, It is also characterized in that convex portions 7b protruding toward the gap between two adjacent openings 9 are alternately provided.

図14に、図13のXIV−XIVに沿った断面を模式的に示す。図14は、実施形態3のヘテロ接合型バックコンタクトセルの開口部9を含む箇所の断面である。図14に示されるように、開口部9の内側には、第1のi型非晶質半導体膜4と第1導電型非晶質半導体膜5との積層体である第1導電型領域51と、第1導電型領域51上の第1電極8とが配置されている。また、開口部9の外側には、第2のi型非晶質半導体膜2と第2導電型非晶質半導体膜3との積層体である第2導電型領域52と、第2導電型領域52上の第2電極7とが配置されている。   FIG. 14 schematically shows a cross section taken along XIV-XIV in FIG. FIG. 14 is a cross section of a portion including the opening 9 of the heterojunction back contact cell of the third embodiment. As shown in FIG. 14, inside the opening 9, a first conductivity type region 51, which is a stacked body of the first i-type amorphous semiconductor film 4 and the first conductivity type amorphous semiconductor film 5. And the first electrode 8 on the first conductivity type region 51 are disposed. In addition, outside the opening 9, a second conductivity type region 52 that is a laminate of the second i-type amorphous semiconductor film 2 and the second conductivity type amorphous semiconductor film 3, and a second conductivity type The second electrode 7 on the region 52 is disposed.

図15に、図13のXV−XVに沿った断面を模式的に示す。図15は、実施形態3のヘテロ接合型バックコンタクトセルの開口部9を含まない箇所の断面である。図15に示される箇所においては、第2方向32に隣り合う2つの第2電極7の間の第2導電型領域52の第2導電型非晶質半導体膜3上に絶縁層10が配置されており、絶縁層10上に第1電極8が配置されている。なお、絶縁層10は、第2導電型非晶質半導体膜3と第1電極8とを電気的に絶縁できる材質であれば特に限定されない。   FIG. 15 schematically shows a cross section taken along the line XV-XV in FIG. FIG. 15 is a cross-sectional view of a portion that does not include the opening 9 of the heterojunction back contact cell according to the third embodiment. 15, the insulating layer 10 is disposed on the second conductive type amorphous semiconductor film 3 in the second conductive type region 52 between the two second electrodes 7 adjacent to each other in the second direction 32. The first electrode 8 is disposed on the insulating layer 10. The insulating layer 10 is not particularly limited as long as it is a material that can electrically insulate the second conductive type amorphous semiconductor film 3 and the first electrode 8.

実施形態3においては、実施形態1および実施形態2と比べて、第2導電型非晶質半導体膜3上における第2電極7の形成面積を大きくすることができる。そのため、実施形態3においては、実施形態1および実施形態2よりも電流収集量をさらに多くすることができる。   In the third embodiment, the formation area of the second electrode 7 on the second conductive type amorphous semiconductor film 3 can be increased as compared with the first and second embodiments. Therefore, in the third embodiment, the current collection amount can be further increased as compared with the first and second embodiments.

実施形態3における上記以外の説明は実施形態1〜実施形態2と同様であるため、その説明については繰り返さない。   Since the description other than the above in Embodiment 3 is the same as that in Embodiments 1 and 2, the description thereof will not be repeated.

[実施形態4]
図16に、実施形態4のヘテロ接合型バックコンタクトセルの裏面の模式的な拡大平面図を示す。実施形態4のヘテロ接合型バックコンタクトセルは、複数のドット状の開口部9のそれぞれの内側にアイランド状の第1導電型非晶質半導体膜5が設けられており、第1導電型非晶質半導体膜5のそれぞれの表面の内側にアイランド状の第1電極8が設けられていることを特徴としている。また、実施形態4のヘテロ接合型バックコンタクトセルは、第1方向31に延在する第2電極7の側面が、複数の開口部9のそれぞれの周縁の一部を取り囲む形状の凹部7aと、隣り合う2つの開口部9の間の間隙に向かって突出する凸部7bとを交互に備えることも特徴としている。
[Embodiment 4]
FIG. 16 is a schematic enlarged plan view of the back surface of the heterojunction back contact cell according to the fourth embodiment. In the heterojunction back contact cell of Embodiment 4, the island-shaped first conductive type amorphous semiconductor film 5 is provided inside each of the plurality of dot-shaped openings 9, and the first conductive type amorphous semiconductor is provided. The island-shaped first electrode 8 is provided inside each surface of the crystalline semiconductor film 5. Further, in the heterojunction back contact cell of Embodiment 4, the side surface of the second electrode 7 extending in the first direction 31 has a concave portion 7a having a shape surrounding a part of each peripheral edge of the plurality of openings 9, It is also characterized in that convex portions 7b protruding toward the gap between two adjacent openings 9 are alternately provided.

図17に、図16のXVII−XVIIに沿った断面を模式的に示す。図17は、実施形態4のヘテロ接合型バックコンタクトセルの開口部9を含む箇所の断面である。図17に示されるように、半導体基板1の第2の面1b上の開口部9の内側には、第1のi型非晶質半導体膜4と第1導電型非晶質半導体膜5との積層体である第1導電型領域51と、第1導電型領域51上の第1電極8とが配置されている。また、開口部9の外側には、第2のi型非晶質半導体膜2と第2導電型非晶質半導体膜3との積層体である第2導電型領域52と、第2導電型領域52上の第2電極7とが配置されている。   FIG. 17 schematically shows a cross section taken along XVII-XVII in FIG. FIG. 17 is a cross section of a portion including the opening 9 of the heterojunction back contact cell of the fourth embodiment. As shown in FIG. 17, the first i-type amorphous semiconductor film 4, the first conductive type amorphous semiconductor film 5, and the inside of the opening 9 on the second surface 1 b of the semiconductor substrate 1 are provided. The first conductivity type region 51 that is a laminate of the first conductivity type and the first electrode 8 on the first conductivity type region 51 are disposed. In addition, outside the opening 9, a second conductivity type region 52 that is a laminate of the second i-type amorphous semiconductor film 2 and the second conductivity type amorphous semiconductor film 3, and a second conductivity type The second electrode 7 on the region 52 is disposed.

図18に、図16のXVIII−XVIIIに沿った断面を模式的に示す。図18は、開口部9を含まない箇所の断面である。図18に示される箇所においては、第2方向32に隣り合う2つの第2電極7の間の間隔が実施形態1〜実施形態3と比べてさらに狭くなっている。   FIG. 18 schematically shows a cross section taken along the line XVIII-XVIII in FIG. FIG. 18 is a cross section of a portion not including the opening 9. In the location shown in FIG. 18, the distance between two second electrodes 7 adjacent in the second direction 32 is further narrower than in the first to third embodiments.

実施形態4においては、実施形態1〜実施形態3と比べて、第2導電型非晶質半導体膜3上における第2電極7の形成面積をさらに大きくすることができる。そのため、実施形態4においては、実施形態1〜実施形態3よりも電流収集量をさらに多くすることができる。   In the fourth embodiment, the formation area of the second electrode 7 on the second conductive amorphous semiconductor film 3 can be further increased as compared with the first to third embodiments. Therefore, in the fourth embodiment, the current collection amount can be further increased as compared with the first to third embodiments.

実施形態4における上記以外の説明は実施形態1〜実施形態3と同様であるため、その説明については繰り返さない。   Since descriptions other than the above in the fourth embodiment are the same as those in the first to third embodiments, the description thereof will not be repeated.

[付記]
(1)ここで開示された実施形態は、第1導電型の半導体基板と、半導体基板上の第1導電型非晶質半導体膜と第2導電型非晶質半導体膜とを備え、第2導電型非晶質半導体膜に互いに間隔を空けて設けられた複数の開口部において、第1導電型非晶質半導体膜が半導体基板と電気的に接続されている光電変換素子である。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。
[Appendix]
(1) An embodiment disclosed herein includes a first conductivity type semiconductor substrate, a first conductivity type amorphous semiconductor film on the semiconductor substrate, and a second conductivity type amorphous semiconductor film. In the photoelectric conversion element, the first conductive amorphous semiconductor film is electrically connected to the semiconductor substrate in a plurality of openings provided in the conductive amorphous semiconductor film at intervals. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(2)ここで開示された実施形態の光電変換素子において、複数の開口部はそれぞれドット状であることが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (2) In the photoelectric conversion element of the embodiment disclosed here, it is preferable that each of the plurality of openings has a dot shape. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(3)ここで開示された実施形態の光電変換素子において、複数の開口部はそれぞれ平面視において円形状であることが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (3) In the photoelectric conversion element of the embodiment disclosed herein, it is preferable that each of the plurality of openings has a circular shape in plan view. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(4)ここで開示された実施形態の光電変換素子において、複数の開口部は第1方向に並んでいることが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (4) In the photoelectric conversion element of an embodiment indicated here, it is preferred that a plurality of openings are arranged in the 1st direction. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(5)ここで開示された実施形態の光電変換素子においては、第1方向に並んでいる複数の開口部の列が第1方向とは異なる第2方向に並んでいることが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (5) In the photoelectric conversion element of the embodiment disclosed here, it is preferable that the row | line | column of the some opening part located in a line with the 1st direction is located in a 2nd direction different from a 1st direction. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(6)ここで開示された実施形態の光電変換素子において、複数の開口部のそれぞれの第2方向における長さは、200μm以上1000μm以下であることが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (6) In the photoelectric conversion element of the embodiment disclosed herein, the length of each of the plurality of openings in the second direction is preferably 200 μm or more and 1000 μm or less. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(7)ここで開示された実施形態の光電変換素子において、第1方向に隣り合う2つの開口部の間の第1方向における間隔は、50μm以上であることが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (7) In the photoelectric conversion element of the embodiment disclosed herein, the interval in the first direction between two openings adjacent in the first direction is preferably 50 μm or more. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(8)ここで開示された実施形態の光電変換素子においては、第2導電型非晶質半導体膜の複数の開口部以外の領域の少なくとも一部に第1導電型非晶質半導体膜が位置することが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (8) In the photoelectric conversion element of the embodiment disclosed herein, the first conductive type amorphous semiconductor film is located in at least a part of the region other than the plurality of openings of the second conductive type amorphous semiconductor film. It is preferable to do. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(9)ここで開示された実施形態の光電変換素子は、半導体基板と第1導電型非晶質半導体膜との間に第1のi型非晶質半導体膜をさらに備えることが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (9) The photoelectric conversion element of the embodiment disclosed herein preferably further includes a first i-type amorphous semiconductor film between the semiconductor substrate and the first conductive amorphous semiconductor film. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(10)ここで開示された実施形態の光電変換素子において、第1のi型非晶質半導体膜は、半導体基板および第1導電型非晶質半導体膜のそれぞれと接することが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (10) In the photoelectric conversion element of the embodiment disclosed herein, it is preferable that the first i-type amorphous semiconductor film is in contact with each of the semiconductor substrate and the first conductivity-type amorphous semiconductor film. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(11)ここで開示された実施形態の光電変換素子において、第1のi型非晶質半導体膜は、i型非晶質シリコンを含むことが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (11) In the photoelectric conversion element of the embodiment disclosed herein, the first i-type amorphous semiconductor film preferably contains i-type amorphous silicon. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(12)ここで開示された実施形態の光電変換素子においては、第1のi型非晶質半導体膜の一部が第1導電型非晶質半導体膜と第2導電型非晶質半導体膜との間に位置していることが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (12) In the photoelectric conversion element of the embodiment disclosed herein, a part of the first i-type amorphous semiconductor film is a first conductive type amorphous semiconductor film and a second conductive type amorphous semiconductor film. It is preferable that it is located between. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(13)ここで開示された実施形態の光電変換素子は、半導体基板と第2導電型非晶質半導体膜との間に第2のi型非晶質半導体膜をさらに備えることが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (13) The photoelectric conversion element of the embodiment disclosed herein preferably further includes a second i-type amorphous semiconductor film between the semiconductor substrate and the second conductive amorphous semiconductor film. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(14)ここで開示された実施形態の光電変換素子において、第2のi型非晶質半導体膜は、半導体基板および第2導電型非晶質半導体膜のそれぞれと接することが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (14) In the photoelectric conversion element of the embodiment disclosed herein, the second i-type amorphous semiconductor film is preferably in contact with each of the semiconductor substrate and the second conductivity-type amorphous semiconductor film. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(15)ここで開示された実施形態の光電変換素子において、第2のi型非晶質半導体膜は、i型非晶質シリコンを含むことが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (15) In the photoelectric conversion element of the embodiment disclosed herein, the second i-type amorphous semiconductor film preferably contains i-type amorphous silicon. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(16)ここで開示された実施形態の光電変換素子においては、第1のi型非晶質半導体膜の一部が第1導電型非晶質半導体膜および第2導電型非晶質半導体膜のそれぞれと接していることが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (16) In the photoelectric conversion element of the embodiment disclosed herein, a part of the first i-type amorphous semiconductor film is a first conductive type amorphous semiconductor film and a second conductive type amorphous semiconductor film. It is preferable to contact each of the above. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(17)ここで開示された実施形態の光電変換素子は、第1導電型非晶質半導体膜上の第1電極をさらに備えることが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (17) The photoelectric conversion element of the embodiment disclosed herein preferably further includes a first electrode on the first conductive type amorphous semiconductor film. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(18)ここで開示された実施形態の光電変換素子において、第1電極はライン状であることが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (18) In the photoelectric conversion element of the embodiment disclosed herein, the first electrode is preferably in a line shape. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(19)ここで開示された実施形態の光電変換素子において、第1電極はアイランド状であることが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (19) In the photoelectric conversion element of the embodiment disclosed herein, the first electrode is preferably in an island shape. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(20)ここで開示された実施形態の光電変換素子において、第1電極は平面視において円形状であることが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (20) In the photoelectric conversion element of the embodiment disclosed herein, the first electrode is preferably circular in a plan view. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(21)ここで開示された実施形態の光電変換素子は、第2導電型非晶質半導体膜上の第2電極をさらに備えることが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (21) It is preferable that the photoelectric conversion element of the embodiment disclosed herein further includes a second electrode on the second conductivity type amorphous semiconductor film. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(22)ここで開示された実施形態の光電変換素子において、第2電極はライン状であることが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (22) In the photoelectric conversion element of the embodiment disclosed herein, the second electrode is preferably in a line shape. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(23)ここで開示された実施形態の光電変換素子において、複数の開口部のそれぞれの周縁の一部を取り囲む凹部と、隣り合う2つの開口部の間の間隙に向かって突出する凸部とを交互に備えることが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (23) In the photoelectric conversion element of the embodiment disclosed herein, a recess that surrounds a part of the periphery of each of the plurality of openings, and a protrusion that protrudes toward a gap between two adjacent openings, Are preferably provided alternately. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(24)ここで開示された実施形態の光電変換素子において、第2電極は、第1電極と間隔を空けて配置されていることが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (24) In the photoelectric conversion element of the embodiment disclosed herein, it is preferable that the second electrode is disposed with a gap from the first electrode. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(25)ここで開示された実施形態の光電変換素子において、第1導電型非晶質半導体膜は、第1導電型非晶質シリコンを含むことが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (25) In the photoelectric conversion element of the embodiment disclosed herein, the first conductive amorphous semiconductor film preferably contains the first conductive amorphous silicon. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(26)ここで開示された実施形態の光電変換素子において、第2導電型非晶質半導体膜は、第2導電型非晶質シリコンを含むことが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (26) In the photoelectric conversion element of the embodiment disclosed herein, it is preferable that the second conductivity type amorphous semiconductor film includes second conductivity type amorphous silicon. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(27)ここで開示された実施形態の光電変換素子において、半導体基板は、第1導電型の結晶シリコンを含むことが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (27) In the photoelectric conversion element of the embodiment disclosed herein, it is preferable that the semiconductor substrate includes crystalline silicon of the first conductivity type. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(28)ここで開示された実施形態の光電変換素子において、第1導電型はn型であり、第2導電型はp型であることが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (28) In the photoelectric conversion element of the embodiment disclosed herein, it is preferable that the first conductivity type is n-type and the second conductivity type is p-type. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(29)ここで開示された実施形態は、第1導電型の半導体基板上に第2導電型非晶質半導体膜を形成する工程と、第2導電型非晶質半導体膜に互いに間隔を空けて複数の開口部を形成する工程と、第2導電型非晶質半導体膜および複数の開口部に第1導電型非晶質半導体膜を形成する工程と、を含み、第1導電型非晶質半導体膜を形成する工程において、第1導電型非晶質半導体膜は半導体基板と電気的に接続される光電変換素子の製造方法である。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (29) In the embodiment disclosed herein, a step of forming a second conductive type amorphous semiconductor film on a first conductive type semiconductor substrate and a second conductive type amorphous semiconductor film are spaced apart from each other. Forming a plurality of openings, and forming a first conductivity type amorphous semiconductor film in the plurality of openings and the first conductivity type amorphous semiconductor film. In the step of forming the porous semiconductor film, the first conductive amorphous semiconductor film is a method for manufacturing a photoelectric conversion element that is electrically connected to the semiconductor substrate. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(30)ここで開示された実施形態の光電変換素子の製造方法において、第2導電型非晶質半導体膜を形成する工程は、半導体基板上に第2のi型非晶質半導体膜を形成する工程と、第2のi型非晶質半導体膜上に第2導電型非晶質半導体膜を形成する工程とを含むことが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (30) In the method of manufacturing a photoelectric conversion element according to the embodiment disclosed herein, the step of forming the second conductive type amorphous semiconductor film includes forming the second i type amorphous semiconductor film on the semiconductor substrate. And a step of forming a second conductivity type amorphous semiconductor film on the second i-type amorphous semiconductor film. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(31)ここで開示された実施形態の光電変換素子の製造方法において、第2のi型非晶質半導体膜は半導体基板に接して形成され、第2導電型非晶質半導体膜は第2のi型非晶質半導体膜に接して形成されることが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (31) In the method for manufacturing a photoelectric conversion element of the embodiment disclosed herein, the second i-type amorphous semiconductor film is formed in contact with the semiconductor substrate, and the second conductivity-type amorphous semiconductor film is the second It is preferably formed in contact with the i-type amorphous semiconductor film. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(32)ここで開示された実施形態の光電変換素子の製造方法において、第2のi型非晶質半導体膜は、i型非晶質シリコンを含むことが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (32) In the method for manufacturing a photoelectric conversion element according to the embodiment disclosed herein, the second i-type amorphous semiconductor film preferably contains i-type amorphous silicon. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(33)ここで開示された実施形態の光電変換素子の製造方法において、複数の開口部を形成する工程は、複数の開口部をそれぞれドット状に形成する工程を含むことが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (33) In the method for manufacturing a photoelectric conversion element of the embodiment disclosed herein, it is preferable that the step of forming the plurality of openings includes a step of forming the plurality of openings in a dot shape. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(34)ここで開示された実施形態の光電変換素子の製造方法において、複数の開口部を形成する工程は、複数の開口部をそれぞれ平面視において円形状に形成する工程を含むことが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (34) In the method for manufacturing a photoelectric conversion element of the embodiment disclosed herein, the step of forming the plurality of openings preferably includes a step of forming the plurality of openings in a circular shape in plan view. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(35)ここで開示された実施形態の光電変換素子の製造方法において、複数の開口部を形成する工程は、複数の開口部が第1方向に並べて複数の開口部を形成する工程を含むことが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (35) In the method for manufacturing a photoelectric conversion element according to the embodiment disclosed herein, the step of forming the plurality of openings includes a step of forming the plurality of openings by arranging the plurality of openings in the first direction. Is preferred. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(36)ここで開示された実施形態の光電変換素子の製造方法において、複数の開口部を形成する工程は、第1方向に並んでいる複数の開口部の列が第1方向とは異なる第2方向に並ぶように複数の開口部を形成する工程を含むことが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (36) In the method of manufacturing a photoelectric conversion element according to the embodiment disclosed herein, the step of forming the plurality of openings includes a step in which the plurality of openings arranged in the first direction is different from the first direction. It is preferable to include a step of forming a plurality of openings so as to be aligned in two directions. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(37)ここで開示された実施形態の光電変換素子の製造方法において、複数の開口部を形成する工程は、複数の開口部のそれぞれの第2方向における長さが200μm以上1000μm以下となるように複数の開口部を形成する工程を含むことが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (37) In the method for manufacturing a photoelectric conversion element according to the embodiment disclosed herein, in the step of forming the plurality of openings, the length of each of the plurality of openings in the second direction is 200 μm or more and 1000 μm or less. Preferably, the method includes a step of forming a plurality of openings. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(38)ここで開示された実施形態の光電変換素子の製造方法において、第1方向に隣り合う2つの開口部の間の第1方向における間隔は、50μm以上であることが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (38) In the method for manufacturing a photoelectric conversion element according to the embodiment disclosed herein, the interval in the first direction between two openings adjacent in the first direction is preferably 50 μm or more. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(39)ここで開示された実施形態の光電変換素子の製造方法において、複数の開口部を形成する工程は、第2導電型非晶質半導体膜の一部をフォトエッチングする工程を含むことが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (39) In the method of manufacturing a photoelectric conversion element according to the embodiment disclosed herein, the step of forming the plurality of openings includes a step of photoetching a part of the second conductivity type amorphous semiconductor film. preferable. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(40)ここで開示された実施形態の光電変換素子の製造方法において、第1導電型非晶質半導体膜を形成する工程は、複数の開口部を形成した後の第2導電型非晶質半導体膜を覆うように第1のi型非晶質半導体膜を形成する工程と、第1のi型非晶質半導体膜上に第1導電型非晶質半導体膜を形成する工程とを含むことが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (40) In the method of manufacturing a photoelectric conversion element according to the embodiment disclosed herein, the step of forming the first conductive type amorphous semiconductor film includes the second conductive type amorphous after forming the plurality of openings. Forming a first i-type amorphous semiconductor film so as to cover the semiconductor film; and forming a first conductive amorphous semiconductor film on the first i-type amorphous semiconductor film. It is preferable. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(41)ここで開示された実施形態の光電変換素子の製造方法において、第1のi型非晶質半導体膜は、第2導電型非晶質半導体膜および複数の開口部における半導体基板に接して形成され、第1導電型非晶質半導体膜は第1のi型非晶質半導体膜に接して形成されることが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (41) In the method of manufacturing a photoelectric conversion element according to the embodiment disclosed herein, the first i-type amorphous semiconductor film is in contact with the second conductive type amorphous semiconductor film and the semiconductor substrate in the plurality of openings. The first conductive type amorphous semiconductor film is preferably formed in contact with the first i-type amorphous semiconductor film. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(42)ここで開示された実施形態の光電変換素子の製造方法において、第1のi型非晶質半導体膜は、i型非晶質シリコンを含むことが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (42) In the method for manufacturing a photoelectric conversion element of the embodiment disclosed herein, the first i-type amorphous semiconductor film preferably contains i-type amorphous silicon. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(43)ここで開示された実施形態の光電変換素子の製造方法は、第1のi型非晶質半導体膜および第1導電型非晶質半導体膜のそれぞれの一部を除去する工程と、除去する工程後の第2導電型非晶質半導体膜上に第2電極を形成する工程とをさらに含むことが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (43) A method of manufacturing a photoelectric conversion element according to an embodiment disclosed herein includes a step of removing a part of each of the first i-type amorphous semiconductor film and the first conductivity-type amorphous semiconductor film; Preferably, the method further includes a step of forming a second electrode on the second conductivity type amorphous semiconductor film after the removing step. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(44)ここで開示された実施形態の光電変換素子の製造方法において、第2電極を形成する工程は、第2電極をライン状に形成する工程を含むことが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (44) In the method for manufacturing a photoelectric conversion element according to the embodiment disclosed herein, the step of forming the second electrode preferably includes a step of forming the second electrode in a line shape. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(45)ここで開示された実施形態の光電変換素子の製造方法において、第2電極を形成する工程は、第2電極の側面が複数の開口部のそれぞれの周縁の一部を取り囲む形状の凹部と隣り合う2つの開口部の間の間隙に向かって突出する凸部とを交互に備えるように第2電極を形成する工程を含むことが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (45) In the method of manufacturing a photoelectric conversion element according to the embodiment disclosed herein, the step of forming the second electrode includes the step of forming a concave portion in which the side surface of the second electrode surrounds a part of the periphery of each of the plurality of openings. It is preferable to include a step of forming the second electrode so as to alternately include protrusions protruding toward the gap between two adjacent openings. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(46)ここで開示された実施形態の光電変換素子の製造方法は、第1導電型非晶質半導体膜上に第1電極を形成する工程をさらに含むことが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (46) It is preferable that the manufacturing method of the photoelectric conversion element of embodiment disclosed here further includes the process of forming a 1st electrode on a 1st conductivity type amorphous semiconductor film. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(47)ここで開示された実施形態の光電変換素子の製造方法において、第1電極を形成する工程は、第1電極をライン状に形成する工程を含むことが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (47) In the method for manufacturing a photoelectric conversion element according to the embodiment disclosed herein, the step of forming the first electrode preferably includes a step of forming the first electrode in a line shape. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(48)ここで開示された実施形態の光電変換素子の製造方法において、第1電極を形成する工程は、第1電極をアイランド状に形成する工程を含むことが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (48) In the method for manufacturing a photoelectric conversion element of the embodiment disclosed herein, the step of forming the first electrode preferably includes a step of forming the first electrode in an island shape. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(49)ここで開示された実施形態の光電変換素子の製造方法において、第2電極を形成する工程は、第2電極を平面視において円形状に形成する工程を含むことが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (49) In the method for manufacturing a photoelectric conversion element according to the embodiment disclosed herein, the step of forming the second electrode preferably includes a step of forming the second electrode in a circular shape in plan view. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(50)ここで開示された実施形態の光電変換素子の製造方法において、第1導電型非晶質半導体膜は、第1導電型非晶質シリコンを含むことが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (50) In the method of manufacturing a photoelectric conversion element according to the embodiment disclosed herein, the first conductivity type amorphous semiconductor film preferably includes the first conductivity type amorphous silicon. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(51)ここで開示された実施形態の光電変換素子の製造方法において、第2導電型非晶質半導体膜は、第2導電型非晶質シリコンを含むことが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (51) In the method of manufacturing a photoelectric conversion element according to the embodiment disclosed herein, the second conductivity type amorphous semiconductor film preferably includes second conductivity type amorphous silicon. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(52)ここで開示された実施形態の光電変換素子の製造方法において、半導体基板は、第1導電型の結晶シリコンを含むことが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (52) In the method for manufacturing a photoelectric conversion element according to the embodiment disclosed herein, the semiconductor substrate preferably includes first conductivity type crystalline silicon. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

(53)ここで開示された実施形態の光電変換素子の製造方法において、第1導電型はn型であり、第2導電型はp型であることが好ましい。この場合には、特許文献1に記載の裏面接合型太陽電池と比べて電流収集量を多くすることが可能となる。   (53) In the method for manufacturing a photoelectric conversion element of the embodiment disclosed herein, it is preferable that the first conductivity type is n-type and the second conductivity type is p-type. In this case, the amount of current collection can be increased as compared with the back junction solar cell described in Patent Document 1.

以上のように本発明の実施形態について説明を行なったが、上述の各実施形態の構成を適宜組み合わせることも当初から予定している。   Although the embodiments of the present invention have been described above, it is also planned from the beginning to combine the configurations of the above-described embodiments as appropriate.

今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   It should be thought that embodiment disclosed this time is an illustration and restrictive at no points. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

ここで開示された実施形態は、光電変換素子および光電変換素子の製造方法に利用することができ、好適には太陽電池及び太陽電池の製造方法に利用できる可能性があり、特に好適にはヘテロ接合型バックコンタクトセルおよびヘテロ接合型バックコンタクトセルの製造方法に利用できる可能性がある。   Embodiment disclosed here can be utilized for the manufacturing method of a photoelectric conversion element and a photoelectric conversion element, and may be suitably used for the manufacturing method of a solar cell and a solar cell, Especially preferably, it is hetero. There is a possibility that it can be used in a manufacturing method of a junction type back contact cell and a hetero junction type back contact cell.

1 半導体基板、1a 第1の面、1b 第2の面、2 第2のi型非晶質半導体膜、3 第2導電型非晶質半導体膜、3a 周縁部、4 第1のi型非晶質半導体膜、5 第1導電型非晶質半導体膜、7 第2電極、7a 凹部、7b 凸部、8 第1電極、9 開口部、9a 列、10 絶縁層、31 第1方向、32 第2方向、51 第1導電型領域、52 第2導電型領域、 111 基板、112 n領域、113 p領域、114 n型非晶質半導体層、115 p型非晶質半導体層、116 n型電極、116a 下地電極、116b 銅層、117 p型電極、117a 下地電極、117b 銅層、119 実質的に真性な非晶質半導体、120 n型非晶質シリコン、121 窒化シリコン層、122 n領域、123 p領域、124 保護膜。   DESCRIPTION OF SYMBOLS 1 Semiconductor substrate, 1a 1st surface, 1b 2nd surface, 2nd 2nd i-type amorphous semiconductor film, 3rd 2nd conductivity type amorphous semiconductor film, 3a peripheral part, 4th 1st i-type non- A crystalline semiconductor film, 5 first conductive type amorphous semiconductor film, 7 second electrode, 7a recess, 7b protrusion, 8 first electrode, 9 opening, 9a row, 10 insulating layer, 31 first direction, 32 Second direction, 51 First conductivity type region, 52 Second conductivity type region, 111 substrate, 112 n region, 113 p region, 114 n type amorphous semiconductor layer, 115 p type amorphous semiconductor layer, 116 n type Electrode, 116a base electrode, 116b copper layer, 117 p-type electrode, 117a base electrode, 117b copper layer, 119 substantially intrinsic amorphous semiconductor, 120 n-type amorphous silicon, 121 silicon nitride layer, 122 n region , 123p region, 124 protection .

Claims (5)

第1導電型の半導体基板と、
前記半導体基板上の第1導電型非晶質半導体膜と第2導電型非晶質半導体膜とを備え、
前記第2導電型非晶質半導体膜に互いに間隔を空けて設けられた複数の開口部において、前記第1導電型非晶質半導体膜が前記半導体基板と電気的に接続されている、光電変換素子。
A first conductivity type semiconductor substrate;
A first conductive type amorphous semiconductor film and a second conductive type amorphous semiconductor film on the semiconductor substrate;
Photoelectric conversion in which the first conductive amorphous semiconductor film is electrically connected to the semiconductor substrate in a plurality of openings provided in the second conductive amorphous semiconductor film at intervals. element.
前記複数の開口部はそれぞれドット状である、請求項1に記載の光電変換素子。   The photoelectric conversion element according to claim 1, wherein each of the plurality of openings has a dot shape. 前記複数の開口部は第1方向に並んでいる、請求項1または請求項2に記載の光電変換素子。   The photoelectric conversion element according to claim 1, wherein the plurality of openings are arranged in the first direction. 前記第2導電型非晶質半導体膜の前記複数の開口部以外の領域の少なくとも一部に前記第1導電型非晶質半導体膜が位置する、請求項1〜請求項3のいずれか1項に記載の光電変換素子。   4. The first conductive amorphous semiconductor film according to claim 1, wherein the first conductive amorphous semiconductor film is located in at least a part of a region other than the plurality of openings of the second conductive amorphous semiconductor film. 5. The photoelectric conversion element as described in 2. 第1導電型の半導体基板上に第2導電型非晶質半導体膜を形成する工程と、
前記第2導電型非晶質半導体膜に互いに間隔を空けて複数の開口部を形成する工程と、
前記第2導電型非晶質半導体膜および前記複数の開口部に第1導電型非晶質半導体膜を形成する工程と、を含み、
前記第1導電型非晶質半導体膜を形成する工程において、前記第1導電型非晶質半導体膜は前記半導体基板と電気的に接続される、光電変換素子の製造方法。
Forming a second conductive type amorphous semiconductor film on the first conductive type semiconductor substrate;
Forming a plurality of openings spaced apart from each other in the second conductive type amorphous semiconductor film;
Forming a second conductive type amorphous semiconductor film and a first conductive type amorphous semiconductor film in the plurality of openings,
The method of manufacturing a photoelectric conversion element, wherein in the step of forming the first conductive type amorphous semiconductor film, the first conductive type amorphous semiconductor film is electrically connected to the semiconductor substrate.
JP2015017355A 2015-01-30 2015-01-30 Photoelectric conversion element and method for manufacturing photoelectric conversion element Pending JP2016143721A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015017355A JP2016143721A (en) 2015-01-30 2015-01-30 Photoelectric conversion element and method for manufacturing photoelectric conversion element
PCT/JP2016/051129 WO2016121532A1 (en) 2015-01-30 2016-01-15 Photoelectric conversion element and method for manufacturing photoelectric conversion element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015017355A JP2016143721A (en) 2015-01-30 2015-01-30 Photoelectric conversion element and method for manufacturing photoelectric conversion element

Publications (1)

Publication Number Publication Date
JP2016143721A true JP2016143721A (en) 2016-08-08

Family

ID=56543151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015017355A Pending JP2016143721A (en) 2015-01-30 2015-01-30 Photoelectric conversion element and method for manufacturing photoelectric conversion element

Country Status (2)

Country Link
JP (1) JP2016143721A (en)
WO (1) WO2016121532A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115312633B (en) * 2022-10-11 2023-02-17 金阳(泉州)新能源科技有限公司 Mask-layer-free combined passivation back contact battery and preparation method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270043A (en) * 2005-02-22 2006-10-05 Kyocera Corp Solar cell module
WO2009096539A1 (en) * 2008-01-30 2009-08-06 Kyocera Corporation Solar battery element and solar battery element manufacturing method
JP2013197295A (en) * 2012-03-19 2013-09-30 Kyocera Corp Photoelectric conversion element and photoelectric conversion element manufacturing method
JP2014220291A (en) * 2013-05-02 2014-11-20 三菱電機株式会社 Photovoltaic device, method of manufacturing the same, and photovoltaic module

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4511146B2 (en) * 2003-09-26 2010-07-28 三洋電機株式会社 Photovoltaic element and manufacturing method thereof
KR20100015622A (en) * 2007-03-16 2010-02-12 비피 코포레이션 노쓰 아메리카 인코포레이티드 Solar cells
JP5851284B2 (en) * 2012-03-01 2016-02-03 三菱電機株式会社 Manufacturing method of solar cell
WO2013146272A1 (en) * 2012-03-30 2013-10-03 三洋電機株式会社 Solar cell and method for manufacturing same
EP2782144B1 (en) * 2013-03-19 2019-05-15 IMEC vzw Method for fabricating heterojunction interdigitated back contact photovoltaic cells

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270043A (en) * 2005-02-22 2006-10-05 Kyocera Corp Solar cell module
WO2009096539A1 (en) * 2008-01-30 2009-08-06 Kyocera Corporation Solar battery element and solar battery element manufacturing method
JP2013197295A (en) * 2012-03-19 2013-09-30 Kyocera Corp Photoelectric conversion element and photoelectric conversion element manufacturing method
JP2014220291A (en) * 2013-05-02 2014-11-20 三菱電機株式会社 Photovoltaic device, method of manufacturing the same, and photovoltaic module

Also Published As

Publication number Publication date
WO2016121532A1 (en) 2016-08-04

Similar Documents

Publication Publication Date Title
US20110284064A1 (en) Solar cell
JP2013219065A (en) Solar cell and method for manufacturing the same
US20180033898A1 (en) Solar cell and method of manufacturing solar cell
JP6611786B2 (en) Photoelectric conversion element and photoelectric conversion device
US8889981B2 (en) Photoelectric device
WO2016121532A1 (en) Photoelectric conversion element and method for manufacturing photoelectric conversion element
JP6489785B2 (en) Photoelectric conversion element and method for producing photoelectric conversion element
US11515436B2 (en) Photovoltaic device and photovoltaic unit
JP6476015B2 (en) Photoelectric conversion element and manufacturing method thereof
JP2016063129A (en) Heterojunction back contact cell and photoelectric conversion device
JP2016066709A (en) solar battery
JP6762304B2 (en) Photoelectric conversion element
WO2017068959A1 (en) Back-contact electrode type solar battery cell and manufacturing method for back-contact electrode type solar battery cell
JP2015177175A (en) Photoelectric conversion element and method of manufacturing photoelectric conversion element
JP2016046362A (en) Photoelectric conversion device
JP6333139B2 (en) Photoelectric conversion element and method for producing photoelectric conversion element
KR101612805B1 (en) Thin-film solar cell module and fabrication method thereof
JP6906195B2 (en) Solar cell
WO2016143547A1 (en) Photoelectric conversion element, photoelectric conversion device, method for manufacturing photoelectric conversion element, and method for manufacturing photoelectric conversion device
KR102567037B1 (en) A thin film type solar cell and Method of manufacturing the same
JP2016096201A (en) Solar cell and method of manufacturing solar cell
JP2017157781A (en) Photoelectric conversion element and method for manufacturing the same
KR101630061B1 (en) Solar cell
WO2016125628A1 (en) Photoelectric conversion device and method for manufacturing photoelectric conversion device
KR101743717B1 (en) Solar cell module and manufacturing method of a wire for solar cell module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190507

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200818

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20201118

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20210322

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210325

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210420

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20220329

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220530

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20221108

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20230110

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20230110