JP2016140181A - スイッチ装置、電力変換装置及びスイッチの短絡判定方法 - Google Patents

Abstract

【課題】電力系統から解列するための複数のスイッチが短絡しているか否かを各別に且つ迅速に判定することが可能なスイッチ装置、該スイッチ装置を備える電力変換装置及びスイッチの短絡判定方法を提供する。【解決手段】絶縁トランスＴ１ｂの第１巻線Ｎ１ｂの両端と単相３線式の電力系統４ｂとの間にリレーＲＬＹ１及びＲＬＹ２夫々のリレー接点が接続されており、第１巻線Ｎ１ｂの中点と電力系統４ｂの中性線との間にリレーＲＬＹ３のリレー接点が更に接続されており、検出部ＶＭ０が絶縁トランスＴ１ｂの第２巻線Ｎ２の電圧を検出する。この状態で、検出部ＶＭ０が検出した電圧が第２の閾値より小さい場合、制御部３０が、リレーＲＬＹ１及びＲＬＹ２の一方及び他方を順次オンし、オンする都度、検出部ＶＭ０が検出した電圧が所定の閾値より大きいか否かを判定する。【選択図】図４

Description

本発明は、電力系統から交流電圧が印加される変圧器と、該変圧器の第１巻線を前記電力系統から解列するための一対のスイッチとを備えるスイッチ装置、該スイッチ装置を備える電力変換装置及びスイッチの短絡判定方法に関する。

近年、ソーラーパネル、コジェネレーション装置等の発電装置が発電した直流電力や蓄電装置からの直流電力を、電力系統に連携する交流電力に変換して宅内の電力負荷に供給する電力変換装置が普及している。電力系統からの交流電力を変換して蓄電池を充電し、蓄電池を放電させた直流電力を変換して電力負荷に供給することが可能な双方向の電力変換装置も利用され始めている。

このような電力変換装置は、電力系統が停電した場合の安全性を確保するために、電力系統と接続した状態で単独運転を続けることが禁止されている。このため、電力変換装置には、電力系統から解列するための解列リレーが備わっている。

一方、高電圧が印加される回路や大電流が流れる回路をリレー接点が開閉した場合、アーク放電によって接点が溶着する可能性があるため、解列リレーのリレー接点が溶着しているか否かを判定可能にしておくことが非常に重要である。

これに対し、特許文献１には、解列開閉器（解列リレーに相当）を介して系統に接続されるインバータ回路部の動作を停止すると共に解列開閉器をオフにした場合、解列開閉器及びインバータ回路間の電圧が所定の閾値より大きいときに、解列開閉器に溶着等の異常が発生したと判断する系統連系インバータ装置（電力変換装置に相当）が開示されている。

また特許文献２には、インバータ装置を系統に接続する一対のリレースイッチ（解列リレーに相当）を開成制御すると共にインバータ装置を停止しておき、一方のリレースイッチを閉成制御した時から所定時間が経過した時点で、インバータ装置の直流入力側に接続されたコンデンサの電圧が所定の電圧を超える場合、他方のリレースイッチが溶着等で故障していると判定する系統連系インバータ装置が開示されている。

特開２００４−１８７３６２号公報 国際公開第２０１３／００１８２０号

しかしながら、特許文献１に開示された技術では、解列開閉器に含まれる２つのリレー接点の一方のみが溶着した場合には異常と判断できないという問題があった。また、特許文献２に開示された技術では、リレースイッチの一方を閉成制御してから溶着の判定が完了するまでに、上記コンデンサの充電時間より長い時間を要するため、迅速な判定ができないという問題があった。

本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、電力系統から解列するための複数のスイッチが短絡しているか否かを各別に且つ迅速に判定することが可能なスイッチ装置、該スイッチ装置を備える電力変換装置及びスイッチの短絡判定方法を提供することにある。

本発明に係るスイッチ装置は、電力系統から交流電圧が印加される変圧器と、該変圧器の第１巻線を前記電力系統から解列するための一対のスイッチと、該一対のスイッチ夫々のオン及びオフを制御する制御部とを備えるスイッチ装置において、前記変圧器の第２巻線の電圧を検出する検出部を備え、前記制御部は、前記一対のスイッチを択一的に順次オンするオン手段と、該オン手段がオンする都度、前記検出部が検出した電圧が所定の閾値より大きいか否かを判定する手段とを有することを特徴とする。

本発明に係るスイッチ装置は、前記電力系統は単相３線式であり、前記第１巻線は、中点を有しており、該中点を前記電力系統の中性線から解列するための第２のスイッチを更に備え、前記制御部は、前記検出部が検出した電圧が第２の閾値より小さいか否かを判定する判定手段を有し、前記オン手段は、前記判定手段が小さいと判定した場合にオンするようにしてあることを特徴とする。

本発明に係る電力変換装置は、上述のスイッチ装置と、外部から印加された直流電圧を交流電圧に変換して前記第２巻線に印加する電圧変換器とを備える電力変換装置であって、前記一対のスイッチにおける前記第１巻線側とは反対側の端子対間の電圧を検出する第２の検出部を備え、前記制御部は、前記オン手段がオンする都度、前記第２の検出部が検出した電圧が第３の閾値より大きいか否かを判定する手段を有することを特徴とする。

本発明に係る電力変換装置は、上述のスイッチ装置と、外部から印加された直流電圧を交流電圧に変換して前記第２巻線に印加する電圧変換器とを備える電力変換装置であって、前記一対のスイッチにおける前記第１巻線側とは反対側の端子対のうち第１及び第２端子夫々と、前記第２のスイッチにおける前記中点側とは反対側の端子との間の電圧を検出する第１及び第２検出器を備え、前記制御部は、前記第２のスイッチをオンする第２のオン手段と、該第２のオン手段がオンした場合、前記第１及び第２検出器夫々が検出した電圧が第５の閾値より大きいか否かを判定する第２の判定手段とを有することを特徴とする。

本発明に係る電力変換装置は、前記制御部は、前記第２の判定手段が何れの電圧も前記第５の閾値より大きくないと判定した場合、前記第１又は第２端子を含む前記スイッチをオンする手段と、該手段がオンした場合、又は前記第２の判定手段が何れかの電圧が前記第５の閾値より大きいと判定した場合、前記第１又は第２検出器が検出した電圧が第６の閾値より大きいか否かを判定する手段とを有することを特徴とする。

本発明に係る電力変換装置は、変圧器と、該変圧器の第１巻線の両端に一の端子対が接続された一対のスイッチと、該一対のスイッチ夫々のオン及びオフを制御する制御部と、外部から印加された直流電圧を交流電圧に変換して前記変圧器の第２巻線に印加する電圧変換器とを備える電力変換装置において、前記一対のスイッチにおける他の端子対間の電圧を検出する第２の検出部を備え、前記制御部は、前記一対のスイッチを択一的に順次オンするオン手段と、該オン手段がオンする都度、前記第２の検出部が検出した電圧が第３の閾値より大きいか否かを判定する手段とを有することを特徴とする。

本発明に係る電力変換装置は、変圧器と、該変圧器の第１巻線の両端に一の端子対が接続された一対のスイッチと、前記第１巻線の中点に一の端子が接続された第２のスイッチと、前記一対のスイッチ及び第２のスイッチ夫々のオン及びオフを制御する制御部と、外部から印加された直流電圧を交流電圧に変換して前記変圧器の第２巻線に印加する電圧変換器とを備える電力変換装置において、前記一対のスイッチにおける他の端子対のうち第１及び第２端子夫々と、前記第２のスイッチにおける他の端子との間の電圧を検出する第１及び第２検出器を備え、前記制御部は、前記第２のスイッチをオンする第２のオン手段と、該第２のオン手段がオンした場合、前記第１及び第２検出器夫々が検出した電圧が第５の閾値より大きいか否かを判定する第２の判定手段と、該第２の判定手段が何れの電圧も前記第５の閾値より大きくないと判定した場合、前記第１又は第２端子を含む前記スイッチをオンする手段と、該手段がオンした場合、又は前記第２の判定手段が何れかの電圧が前記第５の閾値より大きいと判定した場合、前記第１又は第２検出器が検出した電圧が第６の閾値より大きいか否かを判定する手段とを有することを特徴とする。

本発明に係るスイッチの短絡判定方法は、電力系統から単相２線式の交流電圧が印加される変圧器と、該変圧器の第１巻線を前記電力系統から解列するための一対のスイッチと、該一対のスイッチ夫々のオン及びオフを制御する制御部とを備えるスイッチ装置で前記スイッチ夫々の短絡を検出する方法において、前記変圧器の第２巻線の電圧を検出する検出部を用意し、前記一対のスイッチを択一的に順次オンし、オンする都度、前記検出部が検出した電圧及び所定の閾値を比較し、比較結果に基づいて、前記一対のスイッチのうちオンしていない方のスイッチが短絡しているか否かを判定することを特徴とする。

本発明に係るスイッチの短絡判定方法は、電力系統から単相３線式の交流電圧が印加される変圧器と、該変圧器の第１巻線の両端及び中点夫々を前記電力系統から解列するための一対のスイッチ及び第２のスイッチと、該一対のスイッチ及び第２のスイッチ夫々のオン及びオフを制御する制御部とを備えるスイッチ装置で前記一対のスイッチ及び第２のスイッチ夫々の短絡を検出する方法において、前記変圧器の第２巻線の電圧を検出する検出部を用意し、該検出部が検出した電圧が第２の閾値より小さいか否かを判定し、小さいと判定した場合、前記一対のスイッチを択一的に順次オンし、オンする都度、前記検出部が検出した電圧及び所定の閾値を比較し、比較結果に基づいて、前記一対のスイッチのうちオンしていない方のスイッチ又は前記第２のスイッチが短絡しているか否かを判定することを特徴とする。

本発明に係るスイッチの短絡判定方法は、変圧器と、該変圧器の第１巻線の両端に一の端子対が接続された一対のスイッチと、前記第１巻線の中点に一の端子が接続された第２のスイッチと、前記一対のスイッチ及び第２のスイッチ夫々のオン及びオフを制御する制御部と、外部から印加された直流電圧を交流電圧に変換して前記変圧器の第２巻線に印加する電圧変換器とを備える電力変換装置で前記一対のスイッチ及び第２のスイッチ夫々の短絡を検出する方法において、前記一対のスイッチにおける他の端子対のうち第１及び第２端子夫々と、前記第２のスイッチにおける他の端子との間の電圧を検出する第１及び第２検出器を用意し、前記第２のスイッチをオンし、前記第１及び第２検出器夫々が検出した電圧及び第５の閾値を比較し、比較結果に基づいて、前記一対のスイッチ夫々が短絡しているか否かを判定し、前記一対のスイッチが何れも短絡していない場合、前記第１又は第２端子を含むスイッチをオンし、該スイッチをオンした場合、又は前記第１及び第２検出器夫々が検出した電圧の何れかが前記第５の閾値より大きい場合、前記第１又は第２検出器が検出した電圧及び第６の閾値を比較し、比較結果に基づいて、前記第２のスイッチが短絡しているか否かを判定することを特徴とする。

本発明にあっては、変圧器の第１巻線と電力系統との間に、変圧器を電力系統から解列するための一対のスイッチが接続されており、検出部が変圧器の第２巻線の電圧を検出する。この状態で、制御部が、一対のスイッチの一方及び他方を順次オンし、オンする都度、検出部が検出した電圧が所定の閾値より大きいか否かを判定する。
これにより、一対のスイッチの一方がオンになった場合、他方が短絡しているときは、電力系統から一対のスイッチ及び変圧器を介して検出部に電圧が印加されるのに対し、一対のスイッチの他方が短絡していないときは、検出部に電圧が印加されない。このため、制御部が一対のスイッチの一方及び他方を順次オンしたときに検出部が検出した電圧が所定の閾値より大きい場合、一対のスイッチのうちオンしていない方のスイッチが短絡していると判定される。

本発明にあっては、電力系統が単相３線式であって変圧器の第１巻線が中点を有しており、この中点と電力系統の中性線との間に、変圧器を電力系統から解列するための第２のスイッチが更に接続されている。この状態で、検出部が検出した電圧が第２の閾値より小さい場合、一対のスイッチ及び第２のスイッチのうち２つ以上のスイッチが短絡していることがないと判定される。そして、２つ以上のスイッチが短絡していない場合に、制御部が、一対のスイッチの一方及び他方を順次オンし、オンする都度、検出部が検出した電圧が所定の閾値より大きいか否かを判定する。
これにより、一対のスイッチの一方がオンになった場合、他方又は第２のスイッチが短絡しているときは、電力系統から一対のスイッチの一方と、他方又は第２のスイッチとを介して検出部に電圧が印加されるのに対し、一対のスイッチの他方及び第２のスイッチが短絡していないときは、検出部に電圧が印加されない。このため、制御部が一対のスイッチの一方及び他方を順次オンしたときに検出部が検出した電圧が第２の閾値より大きい場合、一対のスイッチのうちオンしていない方のスイッチ又は第２のスイッチが短絡していると判定される。

本発明にあっては、変圧器の第１巻線の両端に、一対のスイッチにおける一の端子対が接続されており、且つ他の端子対が単相２線式の電力系統から遮断されている。そして、インバータが外部から印加された直流電圧を交流電圧に変換して変圧器の第２巻線に印加し、第２の検出部が一対のスイッチにおける他の端子対（即ち第１巻線側とは反対側の端子対）間の電圧を検出する。この状態で、制御部が、一対のスイッチの一方及び他方を順次オンし、オンする都度、第２の検出部が検出した電圧が第３の閾値より大きいか否かを判定する。
これにより、一対のスイッチの一方がオンになった場合、他方が短絡しているときは、インバータから変圧器及び一対のスイッチを介して第２の検出部に電圧が印加されるのに対し、一対のスイッチの他方が短絡していないときは、第２の検出部に電圧が印加されない。このため、制御部が一対のスイッチの一方及び他方を順次オンしたときに第２の検出部が検出した電圧が第３の閾値より大きい場合、一対のスイッチのうちオンしていない方のスイッチが短絡していると判定される。

本発明にあっては、変圧器の第１巻線の両端に、一対のスイッチにおける一の端子対が接続されると共に、第１巻線の中点に第２のスイッチにおける一の端子が接続されており、且つ一対のスイッチにおける他の端子対及び第２のスイッチにおける他の端子が単相３線式の電力系統から遮断されている。そして、インバータが外部から印加された直流電圧を交流電圧に変換して変圧器の第２巻線に印加し、上記他の端子対（即ち第１巻線側とは反対側の端子対）のうち第１及び第２端子夫々と、上記他の端子（即ち第１巻線側とは反対側の端子）との間の電圧を第１及び第２検出器が検出する。この状態で、制御部が、第２のスイッチをオンし、オンしたときに第１及び第２検出器夫々が検出した電圧が第５の閾値より大きいか否かを判定する。
これにより、第２のスイッチがオンになった場合、一対のスイッチのうち第１端子（又は第２端子）を含むスイッチが短絡しているときは、インバータから変圧器を介し、更に第２のスイッチ及び短絡しているスイッチを介して第１検出器（又は第２検出器）に電圧が印加されるのに対し、一対のスイッチが何れも短絡していないときは、第１及び第２検出器に電圧が印加されない。このため、制御部が第２のスイッチをオンしたときに第１検出器（又は第２検出器）が検出した電圧が第５の閾値より大きい場合、一対のスイッチのうち第１端子（又は第２端子）を含むスイッチが短絡していると判定される。

本発明にあっては、制御部が第２のスイッチをオンしたときに第１及び第２検出器夫々が検出した電圧が何れも第５の閾値より大きくない場合、一対のスイッチが何れも短絡していないと判定される。このように判定されたことにより、一対のスイッチのうち第１端子を含むスイッチを制御部がオンした場合、又は一対のスイッチのうち第１端子を含むスイッチが短絡している場合、第１検出器が検出した電圧が第６の閾値より大きいか否かを制御部が判定する。これとは別に、第２端子を含むスイッチを制御部がオンした場合、又は一対のスイッチのうち第２端子を含むスイッチが短絡している場合、第２検出器が検出した電圧が第６の閾値より大きいか否かを制御部が判定する。
これにより、第１端子（又は第２端子）を含むスイッチがオンになった場合、又は第１端子（又は第２端子）を含むスイッチが短絡している場合に、第２のスイッチが短絡しているときは、インバータから変圧器を介し、更に第１端子（又は第２端子）を含むスイッチ及び第２のスイッチを介して第１検出器（又は第２検出器）に電圧が印加されるのに対し、第２のスイッチが短絡していないときは、第１検出器（又は第２検出器）に電圧が印加されない。このため、制御部が第１端子（又は第２端子）を含むスイッチをオンした場合、又は第１端子（又は第２端子）を含むスイッチが短絡している場合、第１検出器（又は第２検出器）が検出した電圧が第６の閾値より大きいときに、第２のスイッチが短絡していると判定される。

本発明によれば、制御部が一対のスイッチの一方及び他方夫々をオンしたときに検出部が検出した電圧が所定電圧より高い場合、一対のスイッチの他方及び一方が短絡していると判定される。
従って、電力系統から解列するための複数のスイッチが短絡しているか否かを各別に且つ迅速に判定することが可能となる。

本発明の実施の形態１に係る電力変換装置の構成例を示すブロック図である。 本発明の実施の形態１に係るスイッチ装置でリレー接点の短絡の有無を判定するＣＰＵの処理手順を示すフローチャートである。 本発明の実施の形態１に係るスイッチ装置でリレー接点の短絡の有無を判定するＣＰＵの処理手順を示すフローチャートである。 本発明の実施の形態２に係る電力変換装置の構成例を示すブロック図である。 本発明の実施の形態２に係るスイッチ装置でリレー接点の短絡の有無を判定するＣＰＵの処理手順を示すフローチャートである。 本発明の実施の形態２に係るスイッチ装置でリレー接点の短絡の有無を判定するＣＰＵの処理手順を示すフローチャートである。 本発明の実施の形態３に係る電力変換装置の構成例を示すブロック図である。 本発明の実施の形態３に係るスイッチ装置でリレー接点の短絡の有無を判定するＣＰＵの処理手順を示すフローチャートである。 本発明の実施の形態３に係るスイッチ装置でリレー接点の短絡の有無を判定するＣＰＵの処理手順を示すフローチャートである。 本発明の実施の形態４に係る電力変換装置の構成例を示すブロック図である。 本発明の実施の形態４に係るスイッチ装置でリレー接点の短絡の有無を判定するＣＰＵの処理手順を示すフローチャートである。 本発明の実施の形態４に係るスイッチ装置でリレー接点の短絡の有無を判定するＣＰＵの処理手順を示すフローチャートである。

以下、本発明をその実施の形態を示す図面に基づいて詳述する。
（実施の形態１）
図１は、本発明の実施の形態１に係る電力変換装置の構成例を示すブロック図である。図中１ａは電力変換装置であり、電力変換装置１ａは、外部の直流電源からの直流電圧を交流電圧に変換するインバータ（電圧変換器に相当）２と、インバータ２の交流側の出力端及び単相２線式の電力系統４ａ間の接続をオン／オフするスイッチ装置３ａとを備える。インバータ２が、交流電圧を直流電圧に変換するコンバータの機能を兼ね備えていてもよい。

インバータ２は、ＩＧＢＴ（Insulated Gate Bipolar Transistor ）、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor ）、パワートランジスタ等のスイッチング素子をＨブリッジに構成してなる。本実施の形態１では、スイッチング素子としてＩＧＢＴからなるトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４を用いる。トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４夫々のコレクタ及びエミッタには転流（還流）ダイオード（以下、単にダイオードという）Ｄ１，Ｄ２，Ｄ３，Ｄ４のカソード及びアノードが接続されている。

Ｈブリッジの上アームの夫々に含まれるトランジスタＱ１及びＱ３のコレクタは、平滑コンデンサＣ１の一端に接続されると共に、外部の直流電源のプラス側に接続されている。Ｈブリッジの下アームの夫々に含まれるトランジスタＱ２及びＱ４のエミッタは、平滑コンデンサＣ１の他端に接続されると共に、外部の直流電源のマイナス側に接続されている。

トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４夫々のゲートは、後述するインバータ駆動回路３４に接続されている。トランジスタＱ３のエミッタは、トランジスタＱ４のコレクタに接続されると共に、インダクタＬ１の一端に接続されている。トランジスタＱ１のエミッタは、トランジスタＱ２のコレクタに接続されると共に、インダクタＬ２の一端に接続されている。トランジスタＱ１及びＱ３のエミッタ同士（即ちトランジスタＱ２及びＱ４のコレクタ同士）が、インバータ２の交流側の出力端となる。インダクタＬ１及びＬ２の他端間には、コンデンサＣ２が接続されている。インダクタＬ１，Ｌ２及びコンデンサＣ２がフィルタ回路を構成する。

スイッチ装置３ａは、第１巻線Ｎ１ａ及び第２巻線Ｎ２間が絶縁された変圧器（以下、絶縁トランスという）Ｔ１ａと、第１巻線Ｎ１ａを電力系統４ａから解列するための一対のリレー（一対のスイッチに相当）ＲＬＹ１及びＲＬＹ２と、リレーＲＬＹ１及びＲＬＹ２夫々のオン及びオフを制御する制御部３０と、第２巻線Ｎ２の電圧を検出する検出部ＶＭ０とを備える。一対のリレーは、例えば電磁開閉器、電磁接触器、汎用の電磁リレー、又は半導体リレーであるが、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor ）等のスイッチング素子であってもよい。

絶縁トランスＴ１ａは、第１巻線Ｎ１ａ及び第２巻線Ｎ２の巻数比が１対１である。これにより、第１巻線Ｎ１ａの電圧と第２巻線Ｎ２の電圧とが略等しくなる。巻数比は１対１に限定されるものではない。

リレーＲＬＹ１及びＲＬＹ２は、夫々のリレー接点における一の端子対が第１巻線Ｎ１ａの両端に接続されており、他の端子対が電力負荷４３に接続されると共に主幹ブレーカ４０ａを介して電力系統４ａに接続されている。以下では、電力系統４ａの交流電圧を電圧Ｖａとする。

検出部ＶＭ０は、交流電圧を検出して、検出電圧を出力する。インバータ２が交流側の出力端の電圧を検出する検出手段を有する場合は、この検出手段が検出部ＶＭ０を兼用してもよい。

制御部３０はＣＰＵ３１を有し、ＣＰＵ３１は、制御プログラム等の情報を記憶するＲＯＭ３２、一時的に発生した情報を記憶するＲＡＭ３３、インバータ２を駆動するインバータ駆動回路３４、信号を入出力するためのＩ／Ｏ３５、リレーＲＬＹ１及びＲＬＹ２夫々を駆動するリレー駆動回路３６、並びにアナログの電圧をデジタルの電圧値に変換するＡ／Ｄ変換器３７とバス接続されている。

インバータ駆動回路３４は、インバータ２が出力する交流電圧の一方の半波期間にてトランジスタＱ３及びＱ２が同時にオンする期間をＰＷＭ制御すべく、トランジスタＱ３及びＱ２夫々のゲートをＰＷＭ信号で駆動する。インバータ駆動回路３４は、また、インバータ２が出力する交流電圧の他方の半波期間にてトランジスタＱ１及びＱ４が同時にオンする期間をＰＷＭ制御すべく、トランジスタＱ１及びＱ４夫々のゲートをＰＷＭ信号で駆動する。この場合、トランジスタＱ１及びＱ２夫々のゲートと、トランジスタＱ３及びＱ４夫々のゲートとは、相補的なＰＷＭ信号で駆動される。但し、本実施の形態１では、インバータ２をオフするために、トランジスタＱ１からＱ４までをオフする信号を各ゲートに与える。

Ｉ／Ｏ３５は、主幹ブレーカ４０ａのオン／オフ状態を示す接点信号を出力する補助接点の両端（図では一端の接続を省略）に接続されている。

リレー駆動回路３６は、リレーＲＬＹ１及びＲＬＹ２夫々のリレーコイルに接続されている。リレー駆動回路３６がこれらのリレーコイルに励磁電流を流して各別に駆動することにより、リレーＲＬＹ１及びＲＬＹ２夫々がオンとなる。

Ａ／Ｄ変換器３７は、検出部ＶＭ０からのアナログの検出電圧をデジタルの検出電圧値に変換する。

上述の構成において、制御部３０は、予めインバータ２をオフしておき、リレーＲＬＹ１及びＲＬＹ２をオンしたときに、電力系統４ａから主幹ブレーカ４０ａを介して絶縁トランスＴ１ａに交流電圧が印加されていることを確認する。交流電圧が印加されない場合は、停電状態であるか、主幹ブレーカ４０ａが投入されていないか、又は、リレーＲＬＹ１及びＲＬＹ２夫々のリレー接点の少なくとも一方が開放故障であると判定される。次いで、制御部３０は、リレーＲＬＹ１及びＲＬＹ２を一旦オフした後、リレーＲＬＹ１及びＲＬＹ２の一方及び他方を順次オンし、オンしたときの第２巻線Ｎ２の電圧に基づいて、リレーＲＬＹ１及びＲＬＹ２夫々のリレー接点が短絡しているか否かを各別に判定する。

例えばリレーＲＬＹ１のみがオンとなる場合、リレーＲＬＹ２のリレー接点が短絡しているときは、電力系統４ａからリレーＲＬＹ１及びＲＬＹ２夫々のリレー接点と絶縁トランスＴ１ａとを介して、検出部ＶＭ０に略Ｖａの電圧が印加される。このため、検出部ＶＭ０が検出した電圧が略Ｖａであるとき、即ち所定の閾値より大きいときは、リレーＲＬＹ２のリレー接点が短絡していると判定される。

同様に、リレーＲＬＹ２のみがオンとなる場合、検出部ＶＭ０が検出した電圧が所定の閾値より大きいときは、リレーＲＬＹ１のリレー接点が短絡していると判定される。リレー接点が短絡する原因として真っ先に挙げられるのは溶着であるが、短絡の原因が溶着に限定されるものではない。

なお、電力系統４ａが停電状態ではなく、且つ主幹ブレーカ４０ａが投入されていることが、例えば不図示の停電検出部及びＩ／Ｏ３５によって既に確認されている場合、制御部３０は、予め絶縁トランスＴ１ａに交流電圧が印加されていることを確認する必要がない。この場合、リレーＲＬＹ１及びＲＬＹ２夫々のリレー接点の短絡判定が終了してインバータ２が電力系統４ａに並列された際に、検出部ＶＭ０にて略Ｖａの電圧が検出されないときは、リレーＲＬＹ１及びＲＬＹ２夫々のリレー接点の少なくとも一方が開放故障であると判定される。

以下では、上述した制御部３０の動作を、それを示すフローチャートを用いて説明する。以下に示す処理は、ＲＯＭ３２に予め格納された制御プログラムに従って、ＣＰＵ３１により実行される。
図２及び３は、本発明の実施の形態１に係るスイッチ装置３ａでリレー接点の短絡の有無を判定するＣＰＵ３１の処理手順を示すフローチャートである。図２及び３の処理は、スイッチ装置３ａにおける自己診断プログラムの１つとして適時起動される。

図２の処理が起動された場合、ＣＰＵ３１は、インバータ駆動回路３４によりインバータ２をオフし（Ｓ１０）、更に、リレー駆動回路３６により、リレーＲＬＹ１及びＲＬＹ２をオンする（Ｓ１１）。その後、ＣＰＵ３１は、リレーＲＬＹ１及びＲＬＹ２の動作時間並びにインバータ２のオフ時間より長い所定時間だけ待機した（Ｓ１２）後、検出部ＶＭ０によって第２巻線Ｎ２の電圧を検出する（Ｓ１３）。ＣＰＵ３１が所定時間だけ待機するには、例えば不図示のタイマが計時を開始してから所定時間を計時するまで待機すればよい（以下同様）。

次いで、ＣＰＵ３１は、実質的にゼロではない電圧が検出されたか否かにより、電力系統４ａからの電圧印加が有るか否かを判定する（Ｓ１４）。電力系統４ａからの電圧印加が無い場合（Ｓ１４：ＮＯ）、ＣＰＵ３１は、電圧印加が有るまで待機するために、ステップＳ１２に処理を移す。電力系統４ａからの電圧印加が有る場合（Ｓ１４：ＹＥＳ）、ＣＰＵ３１は、リレーＲＬＹ１及びＲＬＹ２をオフする（Ｓ１５）。

図３に移って、ＣＰＵ３１は、リレー駆動回路３６によってリレーＲＬＹ１をオンし（Ｓ２０：オン手段に相当）、リレーＲＬＹ１及びＲＬＹ２の動作時間より長い所定時間だけ待機する（Ｓ２１）。更に、ＣＰＵ３１は、検出部ＶＭ０によって第２巻線Ｎ２の電圧を検出した（Ｓ２２）後、リレーＲＬＹ１をオフする（Ｓ２３）。

次いで、ＣＰＵ３１は、検出部ＶＭ０による検出結果が所定の閾値より大きいか否かを判定し（Ｓ２４：判定する手段に相当）、所定の閾値より大きい場合（Ｓ２４：ＹＥＳ）、リレーＲＬＹ２のリレー接点（図では単にリレーＲＬＹ２と表記する：以下同様）が短絡している旨をＲＡＭ３３に記憶した（Ｓ２５）後、図３の処理を終了する。

一方、検出部ＶＭ０による検出結果が所定の閾値より大きくない場合（Ｓ２４：ＮＯ）、ＣＰＵ３１は、リレー駆動回路３６によってリレーＲＬＹ２をオンし（Ｓ２６：オン手段に相当）、リレーＲＬＹ１及びＲＬＹ２の動作時間より長い所定時間だけ待機する（Ｓ２７）。更に、ＣＰＵ３１は、検出部ＶＭ０によって第２巻線Ｎ２の電圧を検出した（Ｓ２８）後、リレーＲＬＹ２をオフする（Ｓ２９）。

次いで、ＣＰＵ３１は、検出部ＶＭ０による検出結果が所定の閾値より大きいか否かを判定し（Ｓ３０：判定する手段に相当）、所定の閾値より大きい場合（Ｓ３０：ＹＥＳ）、リレーＲＬＹ１のリレー接点が短絡している旨をＲＡＭ３３に記憶した（Ｓ３１）後、図３の処理を終了する。所定の閾値は、ステップＳ２４とＳ３０とで異なっていてもよい。ステップＳ３０で検出結果が所定の閾値より大きくない場合（Ｓ３０：ＮＯ）についても、ＣＰＵ３１は図３の処理を終了する。

上述のフローチャートでは、ステップＳ２０からＳ３１までの処理にて、リレーＲＬＹ１及びＲＬＹ２の順序でリレー接点が短絡しているか否かを判定したが、先にリレーＲＬＹ２のリレー接点について短絡の有無の判定を行うようにしてもよい。

以上のように本実施の形態１によれば、絶縁トランスＴ１ａの第１巻線Ｎ１ａと単相２線式の電力系統４ａとの間に、絶縁トランスＴ１ａを電力系統４ａから解列するためのリレーＲＬＹ１及びＲＬＹ２夫々のリレー接点が接続されており、検出部ＶＭ０が絶縁トランスＴ１ａの第２巻線Ｎ２の電圧を検出する。この状態で、制御部３０が、リレーＲＬＹ１及びＲＬＹ２の一方及び他方を順次オンし、オンする都度、検出部ＶＭ０が検出した電圧が所定の閾値より大きいか否かを判定する。
これにより、リレーＲＬＹ１及びＲＬＹ２の一方がオンになった場合、他方のリレー接点が短絡しているときは、電力系統４ａからリレーＲＬＹ１及びＲＬＹ２夫々のリレー接点と絶縁トランスＴ１ａとを介して検出部ＶＭ０に電圧が印加されるのに対し、他方のリレー接点が短絡していないときは、検出部ＶＭ０に電圧が印加されない。このため、制御部３０がリレーＲＬＹ１及びＲＬＹ２の一方及び他方を順次オンしたときに検出部ＶＭ０が検出した電圧が所定の閾値より大きい場合、リレーＲＬＹ１及びＲＬＹ２のうちオンしていない方についてリレー接点が短絡していると判定される。
従って、電力系統４ａから解列するための複数のスイッチが短絡しているか否かを各別に且つ迅速に判定することが可能となる。

（実施の形態２）
実施の形態１が、単相２線式の電力系統４ａからスイッチ装置３ａに交流電圧が印加される形態であるのに対し、実施の形態２は、単相３線式の電力系統からスイッチ装置に交流電圧が印加される形態である。
図４は、本発明の実施の形態２に係る電力変換装置の構成例を示すブロック図である。図中１ｂは電力変換装置であり、電力変換装置１ｂは、インバータ２と、インバータ２の交流側の出力端及び単相３線式の電力系統４ｂ間の接続をオン／オフするスイッチ装置３ｂとを備える。

スイッチ装置３ｂは、中点を有する第１巻線Ｎ１ｂ及び第２巻線Ｎ２間が絶縁された絶縁トランスＴ１ｂと、第１巻線Ｎ１ｂの両端を電力系統４ｂから解列するためのリレーＲＬＹ１及びＲＬＹ２と、第１巻線Ｎ１ｂの中点を電力系統４ｂの中性線から解列するためのリレー（第２のスイッチに相当）ＲＬＹ３と、リレーＲＬＹ１、ＲＬＹ２及びＲＬＹ３夫々のオン及びオフを制御する制御部３０と、第２巻線Ｎ２の電圧を検出する検出部ＶＭ０とを備える。

絶縁トランスＴ１ｂは、第１巻線Ｎ１ｂ及び第２巻線Ｎ２の巻数比が１対１である。これにより、第１巻線Ｎ１ｂの電圧と第２巻線Ｎ２の電圧とが等しくなる。巻数比は１対１に限定されるものではない。

リレーＲＬＹ１及びＲＬＹ２は、夫々のリレー接点の一の端子対が第１巻線Ｎ１ｂの両端に接続されており、他の端子対が電力負荷４３に接続されると共に主幹ブレーカ４０ｂを介して電力系統４ｂに接続されている。リレーＲＬＹ３は、リレー接点の一の端子が第１巻線Ｎ１ｂの中点に接続されており、他の端子が主幹ブレーカ４０ｂを介して電力系統４ｂの中性線に接続されている。リレーＲＬＹ３のリレー接点の他の端子と、リレーＲＬＹ１及びＲＬＹ２夫々のリレー接点の他の端子対との間には、電力負荷４１及び４２が接続されている。

リレーＲＬＹ３のリレーコイルは、リレー駆動回路３６に接続されている。リレー駆動回路３６がこのリレーコイルに励磁電流を流して駆動することにより、リレーＲＬＹ３がオンとなる。

電力変換装置１ｂのその他の構成は、実施の形態１における電力変換装置１ａと同様であるため、実施の形態１に対応する箇所には同様の符号を付してその説明を省略する。なお、Ｉ／Ｏ３５は、主幹ブレーカ４０ｂのオン／オフ状態を示す接点信号を出力する補助接点の両端（図では一方の接続を省略）に接続されている。また、電力系統４ｂの交流電圧を電圧Ｖｂとする。

上述の構成において、制御部３０は、予めインバータ２をオフしておき、リレーＲＬＹ１からＲＬＹ３までをオンしたときに、電力系統４ｂから主幹ブレーカ４０ｂを介して絶縁トランスＴ１ｂに交流電圧が印加されていることを確認する。交流電圧が印加されない場合は、停電状態であるか、主幹ブレーカ４０ｂが投入されていないか、又は、リレーＲＬＹ１からＲＬＹ３までのうち、少なくとも２つのリレー夫々のリレー接点が開放故障であると判定される。次いで、制御部３０がリレーＲＬＹ１からＲＬＹ３までをオフした場合に、検出部ＶＭ０が検出した電圧が第２の閾値より小さくないときは、電力系統４ｂから絶縁トランスＴ１ｂに交流電圧が印加されていることになるため、リレーＲＬＹ１からＲＬＹ３までのうち少なくとも２つのリレー夫々のリレー接点が短絡していると判定される。

具体的には、少なくとも２つのリレー夫々のリレー接点が短絡している場合、第１巻線Ｎ１ｂの両端間に電圧Ｖｂが印加されるか、又は第１巻線Ｎ１ｂの片端と中点との間にＶｂ／２の電圧が印加されるため、検出部ＶＭ０に印加される電圧が常に略Ｖｂとなる。この場合は、どの２つのリレーについてリレー接点が短絡しているのか、又は全てのリレーについてリレー接点が短絡しているのか、判別することができない。

一方、制御部３０がリレーＲＬＹ１からＲＬＹ３までをオフした場合に、検出部ＶＭ０が検出した電圧が第２の閾値より小さいときは、第１巻線Ｎ１ｂに電力系統４ｂから交流電圧が印加されていないことになるため、リレーＲＬＹ１からＲＬＹ３までのうち２つ以上のリレー夫々のリレー接点が短絡していることはないと言える。この場合、制御部３０は、リレーＲＬＹ１及びＲＬＹ２の一方及び他方を順次オンし、オンしたときの第２巻線Ｎ２の電圧に基づいて、リレーＲＬＹ１、ＲＬＹ２及びＲＬＹ３夫々のリレー接点が短絡しているか否かを各別に判定する。

例えばリレーＲＬＹ１のみがオンとなる場合、リレーＲＬＹ２又はＲＬＹ３のリレー接点が短絡しているときは、電力系統４ｂからリレーＲＬＹ１のリレー接点と、リレーＲＬＹ２又はＲＬＹ３のリレー接点と、絶縁トランスＴ１ｂとを介して、検出部ＶＭ０に電圧Ｖｂが印加される。このため、検出部ＶＭ０が検出した電圧が略Ｖｂであるとき、即ち所定の閾値より大きいときは、リレーＲＬＹ２又はＲＬＹ３のリレー接点が短絡していると判定される。この判定結果を結果２３（何れかに短絡有り／何れにも短絡無し）とする。

同様に、リレーＲＬＹ２のみがオンとなる場合、検出部ＶＭ０が検出した電圧が所定の閾値より大きいときは、リレーＲＬＹ１又はＲＬＹ３のリレー接点が短絡していると判定される。この判定結果を結果１３（何れかに短絡有り／何れにも短絡無し）とする。上記結果２３及び結果１３の組み合わせに応じたリレー接点の短絡判定は、以下のとおりである。

（ａ）結果２３及び結果１３が共に、何れかに短絡有りの場合、リレーＲＬＹ３のリレー接点が短絡していると判定される。
（ｂ）結果２３のみが、何れかに短絡有りの場合、リレーＲＬＹ２のリレー接点が短絡していると判定される。
（ｃ）結果１３のみが、何れかに短絡有りの場合、リレーＲＬＹ１のリレー接点が短絡していると判定される。
（ｄ）結果２３及び結果１３が共に、何れにも短絡無しの場合、リレーＲＬＹ１、ＲＬＹ２及びＲＬＹ３夫々のリレー接点が何れも短絡していないと判定される。

なお、電力系統４ｂが停電状態ではなく、且つ主幹ブレーカ４０ｂが投入されていることが、例えば不図示の停電検出部及びＩ／Ｏ３５によって既に確認されている場合、制御部３０は、予め絶縁トランスＴ１ｂに交流電圧が印加されていることを確認する必要がない。この場合、リレーＲＬＹ１からＲＬＹ３まで夫々のリレー接点の短絡判定が終了してインバータ２が電力系統４ｂに並列された際に、検出部ＶＭ０にて略Ｖｂの電圧が検出されないときは、リレーＲＬＹ１からＲＬＹ３までのうち、少なくとも２つのリレー夫々のリレー接点が開放故障であると判定される。

以下では、上述した制御部３０の動作を、それを示すフローチャートを用いて説明する。
図５及び６は、本発明の実施の形態２に係るスイッチ装置３ｂでリレー接点の短絡の有無を判定するＣＰＵ３１の処理手順を示すフローチャートである。但し、上述の（ａ）から（ｄ）までの判定処理については、自明であるのでフローチャートによる説明を省略する。

図５に示すステップＳ４０からＳ４４までの処理のうち、ステップＳ４１を除く処理については、実施の形態１の図２に示すステップＳ１０からＳ１４までの処理と内容が実質的に同一であるため、説明の一部を省略する。また、図６に示すステップＳ５０からＳ６０までの処理のうち、ステップＳ５５を除く処理については、実施の形態１の図３に示すステップＳ２０からＳ３０までの処理と内容が実質的に同一であるため、説明の一部を省略する。

図５の処理が起動された場合、ＣＰＵ３１は、インバータ２をオフし（Ｓ４０）、リレーＲＬＹ１からＲＬＹ３までをオンする（Ｓ４１）。その後、ＣＰＵ３１は、リレーＲＬＹ１からＲＬＹ３までのリレーの動作時間並びにインバータ２のオフ時間より長い所定時間だけ待機した（Ｓ４２）後、検出部ＶＭ０によって第２巻線Ｎ２の電圧を検出する（Ｓ４３）。

次いで、ＣＰＵ３１は、電力系統４ｂからの電圧印加が有るか否かを判定し（Ｓ４４）、電圧印加が無い場合（Ｓ４４：ＮＯ）、ステップＳ４２に処理を移す。電力系統４ｂからの電圧印加が有る場合（Ｓ４４：ＹＥＳ）、ＣＰＵ３１は、リレーＲＬＹ１からＲＬＹ３までをオフし（Ｓ４５）、リレーＲＬＹ１からＲＬＹ３までのリレーの動作時間より長い所定時間だけ待機した（Ｓ４６）後、再び第２巻線Ｎ２の電圧を検出する（Ｓ４７）。

次いで、ＣＰＵ３１は、検出部ＶＭ０による検出結果が第２の閾値より小さいか否かを判定し（Ｓ４８：判定手段に相当）、第２の閾値より小さくない場合（Ｓ４８：ＮＯ）、リレーＲＬＹ１からＲＬＹ３までのうち、少なくとも２つのリレー夫々のリレー接点が短絡している旨をＲＡＭ３３に記憶して（Ｓ４９）図５の処理を終了する。

一方、検出部ＶＭ０による検出結果が第２の閾値より小さい場合（Ｓ４８：ＹＥＳ）、図６に移って、ＣＰＵ３１は、リレーＲＬＹ１をオンし（Ｓ５０）、所定時間待機し（Ｓ５１）、第２巻線Ｎ２の電圧を検出した（Ｓ５２）後に、リレーＲＬＹ１をオフする（Ｓ５３）。

次いで、ＣＰＵ３１は、検出部ＶＭ０による検出結果が所定の閾値より大きいか否かを判定し（Ｓ５４）、所定の閾値より大きい場合（Ｓ５４：ＹＥＳ）、リレーＲＬＹ２又はＲＬＹ３のリレー接点が短絡している旨をＲＡＭ３３に記憶した（Ｓ５５）後、図６の処理を終了する。所定の閾値は、ステップＳ５４とＳ６０とで異なっていてもよい。

検出部ＶＭ０による検出結果が所定の閾値より大きくない場合（Ｓ５４：ＮＯ）、ＣＰＵ３１は、リレーＲＬＹ２をオンし（Ｓ５６）、所定時間待機し（Ｓ５７）、第２巻線Ｎ２の電圧を検出した（Ｓ５８）後に、リレーＲＬＹ２をオフする（Ｓ５９）。

次いで、ＣＰＵ３１は、検出部ＶＭ０による検出結果が所定の閾値より大きいか否かを判定し（Ｓ６０）、所定の閾値より大きい場合（Ｓ６０：ＹＥＳ）、リレーＲＬＹ１又はＲＬＹ３のリレー接点が短絡している旨をＲＡＭ３３に記憶した（Ｓ６１）後、図６の処理を終了する。ステップＳ６０で検出結果が所定の閾値より大きくない場合（Ｓ６０：ＮＯ）についても、ＣＰＵ３１は図６の処理を終了する。

以上のように本実施の形態２によれば、電力系統４ｂが単相３線式であって絶縁トランスＴ１ｂの第１巻線Ｎ１ｂが中点を有しており、この中点と電力系統４ｂの中性線との間に、絶縁トランスＴ１ｂを電力系統４ｂから解列するためのリレーＲＬＹ３のリレー接点が更に接続されている。この状態で、検出部ＶＭ０が検出した電圧が第２の閾値より小さい場合、リレーＲＬＹ１からＲＬＹ３までのうち２つ以上のリレー夫々のリレー接点が短絡していることがないと判定される。そして、２つ以上のリレー夫々のリレー接点が短絡していない場合に、制御部３０が、リレーＲＬＹ１及びＲＬＹ２の一方及び他方を順次オンし、オンする都度、検出部ＶＭ０が検出した電圧が所定の閾値より大きいか否かを判定する。
これにより、リレーＲＬＹ１及びＲＬＹ２の一方がオンになった場合、他方のリレー接点又はリレーＲＬＹ３のリレー接点が短絡しているときは、電力系統４ｂからリレーＲＬＹ１及びＲＬＹ２の一方のリレー接点と、他方のリレー接点又はリレーＲＬＹ３のリレー接点とを介して検出部ＶＭ０に電圧が印加されるのに対し、他方のリレー接点及びリレーＲＬＹ３のリレー接点が短絡していないときは、検出部ＶＭ０に電圧が印加されない。
従って、制御部３０がリレーＲＬＹ１及びＲＬＹ２の一方及び他方を順次オンしたときに検出部ＶＭ０が検出した電圧が第２の閾値より大きい場合、リレーＲＬＹ１及びＲＬＹ２のうちオンしていない方のリレー又はリレーＲＬＹ３についてリレー接点が短絡していると判定することが可能となる。

（実施の形態３）
実施の形態１が、リレーＲＬＹ１及びＲＬＹ２夫々のリレー接点に対して電力系統４ａ側から交流電圧が印加される形態であるのに対し、実施の形態３は、リレーＲＬＹ１及びＲＬＹ２夫々のリレー接点に対してインバータ２側から絶縁トランスＴ１ａを介して交流電圧が印加される形態である。
図７は、本発明の実施の形態３に係る電力変換装置の構成例を示すブロック図である。図中１ｃは電力変換装置であり、電力変換装置１ｃは、インバータ２と、インバータ２の交流側の出力端及び単相２線式の電力系統４ａ間の接続をオン／オフするスイッチ装置３ｃとを備える。

スイッチ装置３ｃは、絶縁トランスＴ１ａと、夫々のリレー接点における一の端子対が絶縁トランスＴ１ａの第１巻線Ｎ１ａの両端に接続されたリレーＲＬＹ１及びＲＬＹ２と、制御部３０と、上記リレー接点における他の端子対（即ち第１巻線Ｎ１ａ側とは反対側の端子対）間の電圧を検出する検出部（第２の検出部に相当）ＶＭ３とを備える。リレーＲＬＹ１及びＲＬＹ２夫々のリレー接点は、上記他の端子対が電力負荷４３に接続されている。

スイッチ装置３ｃは、単にインバータ２及び電力負荷４３間の接続をオン／オフするものであってもよい。また、絶縁トランスＴ１ａの第２巻線Ｎ２の電圧を検出する検出部ＶＭ０は必須ではない。
電力変換装置１ｃのその他の構成は、実施の形態１における電力変換装置１ａと同様であるため、実施の形態１に対応する箇所には同様の符号を付してその説明を省略する。以下では、インバータ２が出力する交流電圧を電圧Ｖｃとする。

上述の構成において、制御部３０は、インバータ２とリレーＲＬＹ１及びＲＬＹ２とをオフしたときに、電力系統４ａから主幹ブレーカ４０ａを介してリレーＲＬＹ１及びＲＬＹ２夫々のリレー接点に電圧が印加されていないことを確認し、更に主幹ブレーカ４０ａが開放されていることを確認する。これにより、インバータ２が単独運転となる可能性を排除する。次いで、制御部３０が、インバータ２をオンしてリレーＲＬＹ１及びＲＬＹ２夫々のリレー接点における一の端子対間に電圧を印加した後に、リレーＲＬＹ１及びＲＬＹ２の一方及び他方を順次オンし、オンしたときの他の端子対間の電圧（即ち電力負荷４３側の電圧）に基づいて、リレーＲＬＹ１及びＲＬＹ２夫々のリレー接点が短絡しているか否かを各別に判定する。

例えばリレーＲＬＹ１のみがオンとなる場合、リレーＲＬＹ２のリレー接点が短絡しているときは、インバータ２から絶縁トランスＴ１ａとリレーＲＬＹ１及びＲＬＹ２夫々のリレー接点とを介して、検出部ＶＭ３に略Ｖｃの電圧が印加される。このため、検出部ＶＭ３が検出した電圧が略Ｖｃであるとき、即ち第３の閾値より大きいときは、リレーＲＬＹ２のリレー接点が短絡していると判定される。同様に、リレーＲＬＹ２のみがオンとなる場合、検出部ＶＭ３が検出した電圧が第３の閾値より大きいときは、リレーＲＬＹ１のリレー接点が短絡していると判定される。

以下では、上述した制御部３０の動作を、それを示すフローチャートを用いて説明する。
図８及び９は、本発明の実施の形態３に係るスイッチ装置３ｃでリレー接点の短絡の有無を判定するＣＰＵ３１の処理手順を示すフローチャートである。図９に示すステップＳ８０からＳ９１までの処理のうち、ステップＳ８２、Ｓ８４、Ｓ８８及びＳ９０を除く処理については、実施の形態１の図３に示すステップＳ２０からＳ３１までの処理と内容が実質的に同一であるため、説明の一部を省略する。

図８の処理が起動された場合、ＣＰＵ３１は、インバータ駆動回路３４によりインバータ２をオフし（Ｓ７０）、更に、リレーＲＬＹ１及びＲＬＹ２をオフする（Ｓ７１）。その後、ＣＰＵ３１は、所定時間だけ待機した（Ｓ７２）後、検出部ＶＭ３によって電力負荷４３側の電圧を検出する（Ｓ７３）。

次いで、ＣＰＵ３１は、電力系統４ａからの電圧印加が有るか否かを判定し（Ｓ７４）、電圧印加が有る場合（Ｓ７４：ＹＥＳ）、電圧印加が無くなるまで待機するために、ステップＳ７２に処理を移す。電力系統４ａからの電圧印加が無い場合（Ｓ７４：ＮＯ）、ＣＰＵ３１は、Ｉ／Ｏ３５によって主幹ブレーカ４０ａの補助接点の接点信号を取り込んで主幹ブレーカ４０ａが開放されているか否かを判定し（Ｓ７５）、開放されていない場合（Ｓ７５：ＮＯ）、開放されるまで待機する。主幹ブレーカ４０ａが開放されている場合（Ｓ７５：ＹＥＳ）、ＣＰＵ３１は、インバータ２をオンする（Ｓ７６）。

図９に移って、ＣＰＵ３１は、リレーＲＬＹ１をオンし（Ｓ８０）、リレーＲＬＹ１の動作時間及びインバータ２のオン時間より長い所定時間だけ待機する（Ｓ８１）。更に、ＣＰＵ３１は、検出部ＶＭ３によって電力負荷４３側の電圧を検出した（Ｓ８２）後、リレーＲＬＹ１をオフする（Ｓ８３）。

次いで、ＣＰＵ３１は、検出部ＶＭ３による検出結果が第３の閾値より大きいか否かを判定し（Ｓ８４：判定する手段に相当）、第３の閾値より大きい場合（Ｓ８４：ＹＥＳ）、リレーＲＬＹ２のリレー接点が短絡している旨をＲＡＭ３３に記憶した（Ｓ８５）後、インバータ２をオフして（ステップＳ９２）図９の処理を終了する。

一方、検出部ＶＭ３による検出結果が第３の閾値より大きくない場合（Ｓ８４：ＮＯ）、ＣＰＵ３１は、リレーＲＬＹ２をオンし（Ｓ８６）、所定時間だけ待機する（Ｓ８７）。更に、ＣＰＵ３１は、検出部ＶＭ３によって電力負荷４３側の電圧を検出した（Ｓ８８）後、リレーＲＬＹ２をオフする（Ｓ８９）。

次いで、ＣＰＵ３１は、検出部ＶＭ３による検出結果が第３の閾値より大きいか否かを判定し（Ｓ９０：判定する手段に相当）、第３の閾値より大きい場合（Ｓ９０：ＹＥＳ）、リレーＲＬＹ１のリレー接点が短絡している旨をＲＡＭ３３に記憶する（Ｓ９１）。第３の閾値は、ステップＳ８４とＳ９０とで異なっていてもよい。一方、検出結果が第３の閾値より大きくない場合（Ｓ９０：ＮＯ）、又はステップＳ９１の処理を終えた場合、ＣＰＵ３１はインバータ２をオフして（ステップＳ９２）図９の処理を終了する。

以上のように本実施の形態３によれば、絶縁トランスＴ１ａの第１巻線Ｎ１ａの両端にリレーＲＬＹ１及びＲＬＹ２夫々のリレー接点における一の端子対が接続されており、且つ他の端子対が単相２線式の電力系統４ａから遮断されている。そして、インバータ２が外部から印加された直流電圧を交流電圧に変換して絶縁トランスＴ１ａの第２巻線Ｎ２に印加し、検出部ＶＭ３がリレーＲＬＹ１及びＲＬＹ２夫々のリレー接点における他の端子対（即ち第１巻線Ｎ１ａ側とは反対側の端子対）間の電圧を検出する。この状態で、制御部３０が、リレーＲＬＹ１及びＲＬＹ２の一方及び他方を順次オンし、オンする都度、検出部ＶＭ３が検出した電圧が第３の閾値より大きいか否かを判定する。
これにより、リレーＲＬＹ１及びＲＬＹ２の一方がオンになった場合、他方のリレー接点が短絡しているときは、インバータ２から絶縁トランスＴ１ａとリレーＲＬＹ１及びＲＬＹ２夫々のリレー接点とを介して検出部ＶＭ３に電圧が印加されるのに対し、他方のリレー接点が短絡していないときは、検出部ＶＭ３に電圧が印加されない。従って、制御部３０がリレーＲＬＹ１及びＲＬＹ２の一方及び他方を順次オンしたときに検出部ＶＭ３が検出した電圧が第３の閾値より大きい場合、リレーＲＬＹ１及びＲＬＹ２のうちオンしていない方についてリレー接点が短絡していると判定することが可能となる。

（実施の形態４）
実施の形態２が、リレーＲＬＹ１、ＲＬＹ２及びＲＬＹ３夫々のリレー接点に対して電力系統４ａ側から交流電圧が印加される形態であるのに対し、実施の形態４は、リレーＲＬＹ１、ＲＬＹ２及びＲＬＹ３夫々のリレー接点に対してインバータ２側から絶縁トランスＴ１ｂを介して交流電圧が印加される形態である。
図１０は、本発明の実施の形態４に係る電力変換装置の構成例を示すブロック図である。図中１ｄは電力変換装置であり、電力変換装置１ｄは、インバータ２と、インバータ２の交流側の出力端及び単相３線式の電力系統４ｂ間の接続をオン／オフするスイッチ装置３ｄとを備える。

スイッチ装置３ｄは、絶縁トランスＴ１ｂと、夫々のリレー接点における一の端子対が絶縁トランスＴ１ｂの第１巻線Ｎ１ｂの両端に接続されたリレーＲＬＹ１及びＲＬＹ２と、リレー接点における一の端子が第１巻線Ｎ１ｂの中点に接続されたリレーＲＬＹ３と、制御部３０とを備える。ここでは、リレーＲＬＹ１及びＲＬＹ２夫々のリレー接点における他の端子対（即ち第１巻線Ｎ１ｂ側とは反対側の端子対）を第１端子ＴＭ１及び第２端子ＴＭ２とし、リレーＲＬＹ３のリレー接点における他の端子（即ち第１巻線Ｎ１ｂ側とは反対側の端子）を第３端子ＴＭ３とする。

スイッチ装置３ｄは、また、第１端子ＴＭ１及び第３端子ＴＭ３間の電圧を検出する第１検出器ＶＭ１、並びに第２端子ＴＭ２及び第３端子ＴＭ３間の電圧を検出する第２検出器ＶＭ２を備える。第１端子ＴＭ１及び第２端子ＴＭ２間には電力負荷４３が接続されている。第１端子ＴＭ１及び第３端子ＴＭ３間には電力負荷４１が接続されている。第２端子ＴＭ２及び第３端子ＴＭ３間には電力負荷４２が接続されている。

スイッチ装置３ｄは、単にインバータ２と電力負荷４１、４２及び４３との間の接続をオン／オフするものであってもよい。また、絶縁トランスＴ１ｂの第２巻線Ｎ２の電圧を検出する検出部ＶＭ０は必須ではない。
電力変換装置１ｄのその他の構成は、実施の形態１及び２夫々における電力変換装置１ａ及び１ｂと同様であるため、実施の形態１及び２に対応する箇所には同様の符号を付してその説明を省略する。以下では、インバータ２が出力する交流電圧を電圧Ｖｃとする。

上述の構成において、制御部３０は、インバータ２とリレーＲＬＹ１からＲＬＹ３までとをオフしたときに、電力系統４ｂから主幹ブレーカ４０ｂを介してリレーＲＬＹ１からＲＬＹ３まで夫々のリレー接点に電圧が印加されていないことを確認し、更に主幹ブレーカ４０ｂが開放されていることを確認する。これにより、インバータ２が単独運転となる可能性を排除する。次いで、制御部３０は、インバータ２をオンしてリレーＲＬＹ１からＲＬＹ３まで夫々のリレー接点における一の端子に電圧を印加した後に、リレーＲＬＹ３をオンし、オンしたときに第１検出器ＶＭ１及び第２検出器ＶＭ２夫々が検出した電圧（即ち電力負荷４１及び４２側の電圧）に基づいて、リレーＲＬＹ１及びＲＬＹ２夫々のリレー接点が短絡しているか否かを各別に判定する。

例えば、リレーＲＬＹ１のリレー接点が短絡している場合、インバータ２から絶縁トランスＴ１ｂとリレーＲＬＹ１及びＲＬＹ３夫々のリレー接点とを介して、第１検出器ＶＭ１に略Ｖｃ／２の電圧が印加される。このため、第１検出器ＶＭ１が検出した電圧が略Ｖｃ／２であるとき、即ち第５の閾値より大きいときは、リレーＲＬＹ１のリレー接点が短絡していると判定される。同様に、第２検出器ＶＭ２が検出した電圧が第５の閾値より大きいときは、リレーＲＬＹ２のリレー接点が短絡していると判定される。

ここで、リレーＲＬＹ１及びＲＬＹ２夫々のリレー接点が共に短絡している場合、リレーＲＬＹ３がオフとなったときに、インバータ２から絶縁トランスＴ１ｂとリレーＲＬＹ１及びＲＬＹ２夫々のリレー接点とを介して、第１検出器ＶＭ１及び第２検出器ＶＭ２の直列回路に略Ｖｃの電圧が印加される。このときは、第１検出器ＶＭ１及び第２検出器ＶＭ２夫々に略Ｖｃ／２の電圧が印加されることがあり得るため、リレーＲＬＹ３のリレー接点が短絡しているか否かを判別することができない。

一方、リレーＲＬＹ１及びＲＬＹ２夫々のリレー接点の何れか一方が短絡し、他方が短絡していないと判定された場合、制御部３０がリレーＲＬＹ３をオンからオフにしたときに、短絡しているリレー接点に対応する検出器が検出した電圧に基づいて、リレーＲＬＹ３のリレー接点が短絡しているか否かが判定される。例えば、リレーＲＬＹ１のリレー接点が短絡している場合、リレーＲＬＹ３がオフとなったときに第１検出器ＶＭ１が検出した電圧が略Ｖｃ／２であるときは、リレーＲＬＹ３のリレー接点が短絡していると判定される。

次に、リレーＲＬＹ１及びＲＬＹ２夫々のリレー接点が何れも短絡していないと判定された場合、制御部３０は、リレーＲＬＹ３をオフすると共にリレーＲＬＹ１又はＲＬＹ２の何れか一方をオンし、オンした方のリレーに対応する検出器が検出した電圧が第６の閾値より大きいときに、リレーＲＬＹ３のリレー接点が短絡していると判定する。例えば、リレーＲＬＹ１がオンされた場合、第１検出器ＶＭ１が検出した電圧が略Ｖｃ／２であるときは、リレーＲＬＹ３のリレー接点が短絡していると判定される。

なお、上述の手順では、２つ以上のリレー夫々のリレー接点が短絡している可能性を残した状態で、制御部３０がインバータ２及びリレーＲＬＹ３をオンしたが、リレーＲＬＹ３をオンする前に第１検出器ＶＭ１及び第２検出器ＶＭ２夫々の検出結果に基づいて、制御部３０が２つ以上のリレー夫々のリレー接点が短絡しているか否かを先に判定するようにしてもよい。この場合、第１検出器ＶＭ１及び第２検出器ＶＭ２夫々の検出結果に応じたリレー接点の短絡判定は以下のとおりである。

（ｅ）第１検出器ＶＭ１の検出結果が略Ｖｃ／２であり、第２検出器ＶＭ２の検出結果が略０である場合、リレーＲＬＹ１及びＲＬＹ３夫々のリレー接点が短絡していると判定される。
（ｆ）第２検出器ＶＭ２の検出結果が略Ｖｃ／２であり、第１検出器ＶＭ１の検出結果が略０である場合、リレーＲＬＹ２及びＲＬＹ３夫々のリレー接点が短絡していると判定される。
（ｇ）第１検出器ＶＭ１及び第２検出器ＶＭ２の検出結果の和が略Ｖｃである場合、少なくともリレーＲＬＹ１及びＲＬＹ２夫々のリレー接点が短絡していると判定される。

以下では、上述した制御部３０の動作を、それを示すフローチャートを用いて説明する。
図１１及び１２は、本発明の実施の形態４に係るスイッチ装置３ｄでリレー接点の短絡の有無を判定するＣＰＵ３１の処理手順を示すフローチャートである。但し、上述の（ｅ）から（ｇ）までの判定処理については、自明であるのでフローチャートによる説明を省略する。

図１１に示すステップＳ１００からＳ１０５までの処理のうち、ステップＳ１０１及びＳ１０３を除く処理については、実施の形態３の図８に示すステップＳ７０からＳ７５までの処理と内容が実質的に同一であるため、説明の一部を省略する。

図１１の処理が起動された場合、ＣＰＵ３１は、インバータ２をオフし（Ｓ１００）、リレーＲＬＹ１からＲＬＹ３までをオフする（Ｓ１０１）。その後、ＣＰＵ３１は、所定時間だけ待機した（Ｓ１０２）後、第１検出器ＶＭ１及び第２検出器ＶＭ２によって電力負荷４１及び４２側の電圧を検出する（Ｓ１０３）。

次いで、ＣＰＵ３１は、電力系統４ｂからの電圧印加が有るか否かを判定し（Ｓ１０４）、電圧印加が有る場合（Ｓ１０４：ＹＥＳ）、電圧印加が無くなるまで待機するために、ステップＳ１０２に処理を移す。電力系統４ｂからの電圧印加が無い場合（Ｓ１０４：ＮＯ）、ＣＰＵ３１は、Ｉ／Ｏ３５によって主幹ブレーカ４０ｂの補助接点の接点信号を取り込んで主幹ブレーカ４０ｂが開放されているか否かを判定し（Ｓ１０５）、開放されていない場合（Ｓ１０５：ＮＯ）、開放されるまで待機する。

主幹ブレーカ４０ｂが開放されている場合（Ｓ１０５：ＹＥＳ）、ＣＰＵ３１は、リレー駆動回路３６によってリレーＲＬＹ３をオンした（Ｓ１０６：第２のオン手段に相当）後にインバータ２をオンし（Ｓ１０７）、リレーＲＬＹ３の動作時間及びインバータ２のオン時間より長い所定時間だけ待機する（Ｓ１０８）。

図１２に移って、ＣＰＵ３１は、第１検出器ＶＭ１及び第２検出器ＶＭ２によって電力負荷４１及び４２側の電圧を検出する（Ｓ１１０）。次いで、ＣＰＵ３１は、検出器ＶＭ１の検出結果が第５の閾値より大きいか否かを判定し（Ｓ１１１：第２の判定手段に相当）、第５の閾値より大きい場合（Ｓ１１１：ＹＥＳ）、リレーＲＬＹ１のリレー接点が短絡している旨をＲＡＭ３３に記憶する（Ｓ１１２）。

ステップＳ１１１で検出結果が第５の閾値より大きくない場合（Ｓ１１１：ＮＯ）、又はステップＳ１１２の処理を終えた場合、ＣＰＵ３１は、第２検出器ＶＭ２の検出結果が第５の閾値より大きいか否かを判定し（Ｓ１１３：第２の判定手段に相当）、第５の閾値より大きい場合（Ｓ１１３：ＹＥＳ）、リレーＲＬＹ２のリレー接点が短絡している旨をＲＡＭ３３に記憶する（Ｓ１１４）。第５の閾値は、ステップＳ１１１とＳ１１３とで異なっていてもよい。

ステップＳ１１３で検出結果が第５の閾値より大きくない場合（Ｓ１１３：ＮＯ）、又はステップＳ１１４の処理を終えた場合、ＣＰＵ３１は、ＲＡＭ３３の記憶内容に基づいてリレーＲＬＹ１及びＲＬＹ２夫々のリレー接点が共に短絡しているか否かを判定し（Ｓ１１５）、共に短絡している場合（Ｓ１１５：ＹＥＳ）、インバータ２をオフして（Ｓ１２４）図１２の処理を終了する。これは、リレーＲＬＹ３のリレー接点の短絡判定が不能であることによる判断分岐である。

リレーＲＬＹ１及びＲＬＹ２夫々のリレー接点の少なくとも一方が短絡していない場合（Ｓ１１５：ＮＯ）、ＣＰＵ３１は、リレーＲＬＹ３をオフする（Ｓ１１６）。その後、ＣＰＵ３１は、ＲＡＭ３３の記憶内容に基づいてリレーＲＬＹ１及びＲＬＹ２夫々のリレー接点の何れかが短絡しているか否かを判定し（Ｓ１１７）、何れもが短絡していない場合（Ｓ１１７：ＮＯ）、リレー駆動回路３６によってリレーＲＬＹ１又はＲＬＹ２をオンする（Ｓ１１８：オンする手段に相当）。

ステップＳ１１７でリレー接点の何れかが短絡している場合（Ｓ１１７：ＹＥＳ）又はステップＳ１１８の処理を終えた場合、ＣＰＵ３１は、リレーＲＬＹ１からＲＬＹ３まで夫々の動作時間より長い所定時間だけ待機する（Ｓ１１９）。更に、ＣＰＵ３１は、第１検出器ＶＭ１又は第２検出器ＶＭ２によって電力負荷４１又は４２側の電圧を検出した（Ｓ１２０）後、リレーＲＬＹ１及びＲＬＹ２をオフする（Ｓ１２１）。

上記のステップＳ１２０では、ＣＰＵ３１は、オンしたリレー、又はリレー接点が短絡していると判定したリレーに対応する検出器の電圧を検出する。例えばＣＰＵ３１は、ステップＳ１１８でリレーＲＬＹ１をオンした場合、第１検出器ＶＭ１により電力負荷４１側の電圧を検出する。また、例えばＣＰＵ３１は、ステップＳ１１７でリレーＲＬＹ２のリレー接点が短絡していると判定した場合、第２検出器ＶＭ２により電力負荷４２側の電圧を検出する。

次いで、ＣＰＵ３１は、第１検出器ＶＭ１又は第２検出器ＶＭ２の検出結果（ここでは、ステップＳ１２０における検出結果）が第６の閾値より大きいか否かを判定し（Ｓ１２２：判定する手段に相当）、第６の閾値より大きい場合（Ｓ１２２：ＹＥＳ）、リレーＲＬＹ３のリレー接点が短絡している旨をＲＡＭ３３に記憶する（Ｓ１２３）。一方、検出結果が第６の閾値より大きくない場合（Ｓ１２２：ＮＯ）、又はステップＳ１２３の処理を終えた場合、ＣＰＵ３１は、インバータ２をオフして（Ｓ１２４）図１２の処理を終了する。

以上のように本実施の形態４によれば、絶縁トランスＴ１ｂの第１巻線Ｎ１ｂの両端に、リレーＲＬＹ１及びＲＬＹ２夫々のリレー接点における一の端子対が接続されると共に、第１巻線Ｎ１ｂの中点にリレーＲＬＹ３のリレー接点における一の端子が接続されており、且つリレーＲＬＹ１及びＲＬＹ２夫々のリレー接点における他の端子対及びリレーＲＬＹ３のリレー接点における他の端子が単相３線式の電力系統４ｂから遮断されている。そして、インバータ２が外部から印加された直流電圧を交流電圧に変換して絶縁トランスＴ１ｂの第２巻線Ｎ２に印加し、上記他の端子対（即ち第１巻線Ｎ１ｂ側とは反対側の端子対）のうち第１端子ＴＭ１及び第２端子ＴＭ２夫々と、上記他の端子（即ち第１巻線Ｎ１ｂ側とは反対側の端子）との間の電圧を第１検出器ＶＭ１及び第２検出器ＶＭ２が検出する。この状態で、制御部３０が、リレーＲＬＹ３をオンし、オンしたときに第１検出器ＶＭ１及び第２検出器ＶＭ２夫々が検出した電圧が第５の閾値より大きいか否かを判定する。
これにより、リレーＲＬＹ３がオンになった場合、リレーＲＬＹ１及びＲＬＹ２夫々のリレー接点のうち第１端子ＴＭ１（又は第２端子ＴＭ２）を含むスイッチが短絡しているときは、インバータ２から絶縁トランスＴ１ｂを介し、更にリレーＲＬＹ３のリレー接点及び短絡しているリレー接点を介して第１検出器ＶＭ１（又は第２検出器ＶＭ２）にＶｃ／２の電圧が印加されるのに対し、リレーＲＬＹ１及びＲＬＹ２夫々のリレー接点が何れも短絡していないときは、第１検出器ＶＭ１及び第２検出器ＶＭ２に電圧が印加されない。
従って、制御部３０がリレーＲＬＹ３をオンしたときに第１検出器ＶＭ１（又は第２検出器ＶＭ２）が検出した電圧が第５の閾値より大きい場合、リレーＲＬＹ１及びＲＬＹ２夫々のリレー接点のうち第１端子ＴＭ１（又は第２端子ＴＭ２）を含むリレー接点が短絡していると判定することが可能となる。

また、実施の形態４によれば、制御部３０がリレーＲＬＹ３をオンしたときに第１検出器ＶＭ１及び第２検出器ＶＭ２夫々が検出した電圧が何れも第５の閾値より大きくない場合、リレーＲＬＹ１及びＲＬＹ２夫々のリレー接点が何れも短絡していないと判定される。このように判定されたことにより、リレーＲＬＹ１及びＲＬＹ２のうちリレー接点に第１端子ＴＭ１が含まれるリレーを制御部３０がオンした場合、又はリレーＲＬＹ１及びＲＬＹ２夫々のリレー接点のうち第１端子ＴＭ１を含むリレー接点が短絡している場合、第１検出器ＶＭ１が検出した電圧が第６の閾値より大きいか否かを制御部３０が判定する。これとは別に、リレー接点に第２端子ＴＭ２が含まれるリレーを制御部３０がオンした場合、又はリレーＲＬＹ１及びＲＬＹ２夫々のリレー接点のうち第２端子ＴＭ２を含むリレー接点が短絡している場合、第２検出器ＶＭ２が検出した電圧が第６の閾値より大きいか否かを制御部３０が判定する。
これにより、リレー接点に第１端子ＴＭ１（又は第２端子ＴＭ２）が含まれるリレーがオンになった場合、又は第１端子ＴＭ１（又は第２端子ＴＭ２）を含むリレー接点が短絡している場合に、リレーＲＬＹ３のリレー接点が短絡しているときは、インバータ２から絶縁トランスＴ１ｂを介し、更に第１端子ＴＭ１（又は第２端子ＴＭ２）を含むリレー接点及びリレーＲＬＹ３のリレー接点を介して第１検出器ＶＭ１（又は第２検出器ＶＭ２）にＶｃ／２の電圧が印加されるのに対し、リレーＲＬＹ３のリレー接点が短絡していないときは、第１検出器ＶＭ１（又は第２検出器ＶＭ２）に電圧が印加されない。
従って、制御部３０がリレー接点に第１端子ＴＭ１（又は第２端子ＴＭ２）が含まれるリレーをオンした場合、又は第１端子ＴＭ１（又は第２端子ＴＭ２）を含むリレー接点が短絡している場合、第１検出器ＶＭ１（又は第２検出器ＶＭ２）が検出した電圧が第６の閾値より大きいときに、リレーＲＬＹ３のリレー接点が短絡していると判定することが可能となる。

今回開示された実施の形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。また、各実施の形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。

１ａ、１ｂ、１ｃ、１ｄ 電力変換装置
２ インバータ
３ａ、３ｂ、３ｃ、３ｄ スイッチ装置
３０ 制御部
３１ ＣＰＵ
３２ ＲＯＭ
３３ ＲＡＭ
３４ インバータ駆動回路
３６ リレー駆動回路
３７ Ａ／Ｄ変換器
Ｔ１ａ、Ｔ１ｂ 絶縁トランス
Ｎ１ａ、Ｎ１ｂ 第１巻線
Ｎ２ 第２巻線
ＲＬＹ１、ＲＬＹ２、ＲＬＹ３ リレー
ＴＭ１ 第１端子
ＴＭ２ 第２端子
ＶＭ０、ＶＭ３ 検出部
ＶＭ１ 第１検出器
ＶＭ２ 第２検出器
４ａ、４ｂ 電力系統
４０ａ、４０ｂ 主幹ブレーカ
４１、４２、４３ 電力負荷

Claims (10)

1. 電力系統から交流電圧が印加される変圧器と、該変圧器の第１巻線を前記電力系統から解列するための一対のスイッチと、該一対のスイッチ夫々のオン及びオフを制御する制御部とを備えるスイッチ装置において、
   前記変圧器の第２巻線の電圧を検出する検出部を備え、
   前記制御部は、
   前記一対のスイッチを択一的に順次オンするオン手段と、
   該オン手段がオンする都度、前記検出部が検出した電圧が所定の閾値より大きいか否かを判定する手段と
   を有する
   ことを特徴とするスイッチ装置。
2. 前記電力系統は単相３線式であり、
   前記第１巻線は、中点を有しており、
   該中点を前記電力系統の中性線から解列するための第２のスイッチを更に備え、
   前記制御部は、前記検出部が検出した電圧が第２の閾値より小さいか否かを判定する判定手段を有し、
   前記オン手段は、前記判定手段が小さいと判定した場合にオンするようにしてある
   ことを特徴とする請求項１に記載のスイッチ装置。
3. 請求項１に記載のスイッチ装置と、外部から印加された直流電圧を交流電圧に変換して前記第２巻線に印加する電圧変換器とを備える電力変換装置であって、
   前記一対のスイッチにおける前記第１巻線側とは反対側の端子対間の電圧を検出する第２の検出部を備え、
   前記制御部は、前記オン手段がオンする都度、前記第２の検出部が検出した電圧が第３の閾値より大きいか否かを判定する手段を有する
   ことを特徴とする電力変換装置。
4. 請求項２に記載のスイッチ装置と、外部から印加された直流電圧を交流電圧に変換して前記第２巻線に印加する電圧変換器とを備える電力変換装置であって、
   前記一対のスイッチにおける前記第１巻線側とは反対側の端子対のうち第１及び第２端子夫々と、前記第２のスイッチにおける前記中点側とは反対側の端子との間の電圧を検出する第１及び第２検出器を備え、
   前記制御部は、
   前記第２のスイッチをオンする第２のオン手段と、
   該第２のオン手段がオンした場合、前記第１及び第２検出器夫々が検出した電圧が第５の閾値より大きいか否かを判定する第２の判定手段と
   を有する
   ことを特徴とする電力変換装置。
5. 前記制御部は、
   前記第２の判定手段が何れの電圧も前記第５の閾値より大きくないと判定した場合、前記第１又は第２端子を含む前記スイッチをオンする手段と、
   該手段がオンした場合、又は前記第２の判定手段が何れかの電圧が前記第５の閾値より大きいと判定した場合、前記第１又は第２検出器が検出した電圧が第６の閾値より大きいか否かを判定する手段と
   を有する
   ことを特徴とする請求項４に記載の電力変換装置。
6. 変圧器と、該変圧器の第１巻線の両端に一の端子対が接続された一対のスイッチと、該一対のスイッチ夫々のオン及びオフを制御する制御部と、外部から印加された直流電圧を交流電圧に変換して前記変圧器の第２巻線に印加する電圧変換器とを備える電力変換装置において、
   前記一対のスイッチにおける他の端子対間の電圧を検出する第２の検出部を備え、
   前記制御部は、
   前記一対のスイッチを択一的に順次オンするオン手段と、
   該オン手段がオンする都度、前記第２の検出部が検出した電圧が第３の閾値より大きいか否かを判定する手段と
   を有する
   ことを特徴とする電力変換装置。
7. 変圧器と、該変圧器の第１巻線の両端に一の端子対が接続された一対のスイッチと、前記第１巻線の中点に一の端子が接続された第２のスイッチと、前記一対のスイッチ及び第２のスイッチ夫々のオン及びオフを制御する制御部と、外部から印加された直流電圧を交流電圧に変換して前記変圧器の第２巻線に印加する電圧変換器とを備える電力変換装置において、
   前記一対のスイッチにおける他の端子対のうち第１及び第２端子夫々と、前記第２のスイッチにおける他の端子との間の電圧を検出する第１及び第２検出器を備え、
   前記制御部は、
   前記第２のスイッチをオンする第２のオン手段と、
   該第２のオン手段がオンした場合、前記第１及び第２検出器夫々が検出した電圧が第５の閾値より大きいか否かを判定する第２の判定手段と、
   該第２の判定手段が何れの電圧も前記第５の閾値より大きくないと判定した場合、前記第１又は第２端子を含む前記スイッチをオンする手段と、
   該手段がオンした場合、又は前記第２の判定手段が何れかの電圧が前記第５の閾値より大きいと判定した場合、前記第１又は第２検出器が検出した電圧が第６の閾値より大きいか否かを判定する手段と
   を有する
   ことを特徴とする電力変換装置。
8. 電力系統から単相２線式の交流電圧が印加される変圧器と、該変圧器の第１巻線を前記電力系統から解列するための一対のスイッチと、該一対のスイッチ夫々のオン及びオフを制御する制御部とを備えるスイッチ装置で前記スイッチ夫々の短絡を検出する方法において、
   前記変圧器の第２巻線の電圧を検出する検出部を用意し、
   前記一対のスイッチを択一的に順次オンし、
   オンする都度、前記検出部が検出した電圧及び所定の閾値を比較し、
   比較結果に基づいて、前記一対のスイッチのうちオンしていない方のスイッチが短絡しているか否かを判定する
   ことを特徴とするスイッチの短絡判定方法。
9. 電力系統から単相３線式の交流電圧が印加される変圧器と、該変圧器の第１巻線の両端及び中点夫々を前記電力系統から解列するための一対のスイッチ及び第２のスイッチと、該一対のスイッチ及び第２のスイッチ夫々のオン及びオフを制御する制御部とを備えるスイッチ装置で前記一対のスイッチ及び第２のスイッチ夫々の短絡を検出する方法において、
   前記変圧器の第２巻線の電圧を検出する検出部を用意し、
   該検出部が検出した電圧が第２の閾値より小さいか否かを判定し、
   小さいと判定した場合、前記一対のスイッチを択一的に順次オンし、
   オンする都度、前記検出部が検出した電圧及び所定の閾値を比較し、
   比較結果に基づいて、前記一対のスイッチのうちオンしていない方のスイッチ又は前記第２のスイッチが短絡しているか否かを判定する
   ことを特徴とするスイッチの短絡判定方法。
10. 変圧器と、該変圧器の第１巻線の両端に一の端子対が接続された一対のスイッチと、前記第１巻線の中点に一の端子が接続された第２のスイッチと、前記一対のスイッチ及び第２のスイッチ夫々のオン及びオフを制御する制御部と、外部から印加された直流電圧を交流電圧に変換して前記変圧器の第２巻線に印加する電圧変換器とを備える電力変換装置で前記一対のスイッチ及び第２のスイッチ夫々の短絡を検出する方法において、
    前記一対のスイッチにおける他の端子対のうち第１及び第２端子夫々と、前記第２のスイッチにおける他の端子との間の電圧を検出する第１及び第２検出器を用意し、
    前記第２のスイッチをオンし、
    前記第１及び第２検出器夫々が検出した電圧及び第５の閾値を比較し、
    比較結果に基づいて、前記一対のスイッチ夫々が短絡しているか否かを判定し、
    前記一対のスイッチが何れも短絡していない場合、前記第１又は第２端子を含むスイッチをオンし、
    該スイッチをオンした場合、又は前記第１及び第２検出器夫々が検出した電圧の何れかが前記第５の閾値より大きい場合、前記第１又は第２検出器が検出した電圧及び第６の閾値を比較し、
    比較結果に基づいて、前記第２のスイッチが短絡しているか否かを判定する
    ことを特徴とするスイッチの短絡判定方法。

Images