JP2016138918A - Method for manufacturing semiconductor device, and photomask - Google Patents
Method for manufacturing semiconductor device, and photomask Download PDFInfo
- Publication number
- JP2016138918A JP2016138918A JP2015012174A JP2015012174A JP2016138918A JP 2016138918 A JP2016138918 A JP 2016138918A JP 2015012174 A JP2015012174 A JP 2015012174A JP 2015012174 A JP2015012174 A JP 2015012174A JP 2016138918 A JP2016138918 A JP 2016138918A
- Authority
- JP
- Japan
- Prior art keywords
- region
- pattern
- photoresist film
- negative photoresist
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
Description
本発明は、半導体装置の製造方法およびフォトマスクに関する。 The present invention relates to a method for manufacturing a semiconductor device and a photomask.
ドライフィルムレジスト(Dry Film Photoresist)は、半導体基板上の電極形成等に用いられるフィルム状のネガ型フォトレジスト膜である(例えば、特許文献1)。ドライフィルムレジストを用いる電極形成では先ず、半導体基板上に形成された配線層の上面に、ドライフィルムレジストを積層する。次にドライフィルムレジストに開口を設け、この開口内に電極を形成する。その後、ドライフィルムレジストを除去して、電極を完成する。 A dry film resist (Dry Film Photoresist) is a film-like negative photoresist film used for forming electrodes on a semiconductor substrate (for example, Patent Document 1). In electrode formation using a dry film resist, first, a dry film resist is laminated on the upper surface of a wiring layer formed on a semiconductor substrate. Next, an opening is provided in the dry film resist, and an electrode is formed in the opening. Thereafter, the dry film resist is removed to complete the electrode.
ドライフィルムレジストを用いる電極形成に関しては、残渣の問題が報告されている。具体的には電極の間隔が狭くなると、ドライフィルムレジストの残渣が電極の間に挟まれて取れなくなる。その結果、半導体装置の歩留りが低下する。この様な残渣の発生を抑制する方法としては、電極の側面に窪みを設けて電極間の隙間を広げる技術が提案されている(例えば、特許文献1)。 Residue problems have been reported for electrode formation using dry film resists. Specifically, when the distance between the electrodes becomes narrow, the dry film resist residue is sandwiched between the electrodes and cannot be removed. As a result, the yield of the semiconductor device is reduced. As a method for suppressing the generation of such a residue, a technique has been proposed in which a recess is provided on the side surface of an electrode to widen a gap between the electrodes (for example, Patent Document 1).
上述した問題以外にもドライフィルムレジストには、基板表面のうち電極群が配置されない空き領域に残渣が発生するという問題がある。なおドライフィルムレジストは、ネガ型フォトレジスト膜である。 In addition to the problems described above, the dry film resist has a problem that a residue is generated in an empty area on the substrate surface where no electrode group is arranged. The dry film resist is a negative photoresist film.
上記の問題を解決するために、本製造方法の一観点によれば、第1ピッチで配置された導電性パッドを有する第1領域と少なくとも一方向で前記第1ピッチよりも長い寸法を有する第2領域とを有する半導体基板上に、ネガ型フォトレジスト膜を形成する工程と、前記第1領域に対応する第3領域に配置され前記導電性パッドに対応する複数のバンプパターンと、前記第2領域に対応する第4領域に配置され前記バンプパターンの幅より狭い幅を有する第1追加パターンとを有する第1フォトマスクを介して、前記ネガ型フォトレジスト膜に露光光を照射する工程と、前記露光光を照射する工程の後に、前記ネガ型フォトレジスト膜を現像して、前記バンプパターンに対応する開口を前記ネガ型フォトレジスト膜に形成する工程と、前記開口に導電性の電極を形成する工程と、前記電極の形成後に、前記ネガ型フォトレジスト膜を除去する工程とを有する半導体装置の製造方法が提供される。 In order to solve the above problem, according to one aspect of the present manufacturing method, a first region having conductive pads arranged at a first pitch and a length longer than the first pitch in at least one direction. Forming a negative photoresist film on a semiconductor substrate having two regions, a plurality of bump patterns disposed in a third region corresponding to the first region and corresponding to the conductive pad, and the second Irradiating the negative photoresist film with exposure light through a first photomask having a first additional pattern disposed in a fourth region corresponding to the region and having a width smaller than that of the bump pattern; After the step of irradiating the exposure light, developing the negative photoresist film to form an opening corresponding to the bump pattern in the negative photoresist film; and Forming a conductive electrode, after formation of the electrode, a method of manufacturing a semiconductor device and a step of removing the negative photoresist film is provided.
開示の方法によれば、電極群が配置されない空き領域に発生するネガ型フォトレジスト膜の残渣を抑制することができる。 According to the disclosed method, it is possible to suppress a residue of a negative photoresist film that occurs in an empty area where no electrode group is disposed.
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一の符号を付し、その説明を省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the technical scope of the present invention is not limited to these embodiments, but extends to the matters described in the claims and equivalents thereof. Note that, even if the drawings are different, corresponding parts are denoted by the same reference numerals, and description thereof is omitted.
(実施の形態1)
(1)製造方法
図1〜4は、実施の形態1の半導体装置の製造方法を説明する工程断面図である。
(Embodiment 1)
(1) Manufacturing Method FIGS. 1 to 4 are process cross-sectional views illustrating a method for manufacturing the semiconductor device of the first embodiment.
(1−1)前工程(図1(a)参照)
先ず、半導体基板12(例えば、Si基板)に集積回路30を形成する。
(1-1) Previous process (see FIG. 1 (a))
First, the
具体的には、半導体基板12の表面にトランジスタ等のデバイス(図示せず)を形成しその後、半導体基板12上に配線層32を形成する。配線層32は例えば、層間絶縁膜と、層間絶縁膜に形成された配線(ビアを含む)とを有する層である。層間絶縁膜に形成された配線は、半導体基板に形成されたデバイスに接続される。
Specifically, a device such as a transistor (not shown) is formed on the surface of the
最上層の層間絶縁膜には、端子34(例えば、Alパッド)が形成される。端子34は例えば、集積回路30の外部端子である。最上層の層間絶縁膜には更に、端子34で覆われていない部分および端子34の外周部を覆うカバー膜36(例えば、SiN膜)が形成される。尚、図1(a)では、カバー膜36のうち端子34の外周部を覆う部分は省略されている。
Terminals 34 (for example, Al pads) are formed in the uppermost interlayer insulating film. For example, the
(1−2)導電性パッドの形成工程(図1(b)〜図3(a)参照)
次に、集積回路30が形成された半導体基板12の上に導電性パッドを形成する。該導電性パッドは、例えばUBM(under bump metal)である。
(1-2) Step of forming conductive pad (see FIGS. 1B to 3A)
Next, a conductive pad is formed on the
図1(b)〜図3(a)は、導電性パッドの形成工程の一例を説明する図である。まず端子34が形成された配線層32(図1(b)参照)の上に例えば、ポリイミド38を塗布する。ポリイミド38は、ネガ型の感光材料である。
FIG. 1B to FIG. 3A are diagrams for explaining an example of a conductive pad forming process. First, for example,
図1(c)に示すようにポリイミド38に、フォトマスク(レチクル)40aを介して露光光42aを照射する。この照射により、ポリイミド38のうち端子34の中央を覆う部分が露光される。
As shown in FIG. 1C, the
尚、図1(c)では、フォトマスク40aの遮光膜(例えば、Cr膜)だけが示され、フォトマスク40aの基板(例えば、石英板)は省略されている。後述する他のフォトマスク(レチクル)についても同様である。
In FIG. 1C, only the light shielding film (for example, Cr film) of the
露光光42aの照射後、ポリイミド38を現像して、図1(d)に示すように、端子34の中央部を露出させる開口44aをポリイミド38に形成する。ポリイミド38の現像後、ポリイミド38を加熱してキュアする。このキュアにより、ポリイミド38は若干薄くなる。
After irradiation with the
その後、開口44aが形成された半導体基板12上にシード層(図示せず)を、例えばスパッタにより形成する。シード層は例えば、Ti膜とCu膜の積層膜である。
Thereafter, a seed layer (not shown) is formed on the
シード層が形成された半導体基板12(図2(a)参照)上に、フォトレジスト46を塗布する。フォトレジスト46は例えば、ポジ型のフォトレジストである。
A
このフォトレジスト46に、フォトマスク40b(図2(b)参照)を介して露光光42bを照射する。この照射により、フォトレジスト46のうち端子34の中央部を覆う部分と該部分の近傍が露光される。
The
露光光42bの照射後、フォトレジスト46を現像して、図2(c)に示すように、端子34の中央部と該中央部の近傍を露出させる開口44bを、フォトレジスト46に形成する。
After the
次に図2(d)に示すように、上述したシード層を陰極とする電解メッキにより、開口44b内に導電性パッド6を形成する。導電性パッド6は、端子34を介して半導体基板12の集積回路30に接続される。導電性パッド6は例えば、表面がAuで覆われたNi層である。導電性パッド6は、Cu層であってもよい。
Next, as shown in FIG. 2D, the
その後、フォトレジスト46を、例えばレジスト剥離液により除去する(図3(a)参照)。更にシード層を例えば、メッキ層をマスクとしてウェットエッチングにより除去する。
Thereafter, the
図5は、導電性パッド6が形成された半導体基板12の平面図の一例である。導電性パッド6が形成された半導体基板12は、半導体チップ(ダイ)に対応するチップ領域10と、ダイシングライン11とを有する。チップ領域10は、第1方向2aに第1ピッチ4aで配置され、更に第1方向2aとは異なる第3方向2cに第3ピッチ4cで配置された導電性パッド6を有する第1領域8aを含む。第1方向2aは例えば、第3方向2cに直交する方向である。
FIG. 5 is an example of a plan view of the
チップ領域10は更に、第1方向2aおよび第3方向2cの少なくとも一方向(図1に示す例では第3方向2c)で、第1ピッチ4aおよび第3ピッチ4cのいずれよりも長い寸法W0を有する第2領域8bを含む。第2領域8bは複数の方向で、第1ピッチ4aおよび第3ピッチ4cのいずれよりも長い寸法を有してもよい。
The
導電性パッド6のピッチ4a,4cは例えば、100μm以上400μm以下(或いは、150μm以上300μm)である。導電性パッド6の幅は例えば、50μm以上300μm以下(或いは、100μm以上200μm以下)である。第2領域8bの一辺は例えば、200μm以上(或いは、250μm以上)である。
The
導電性パッド6のピッチ(周期)の一例は、例えば200μmである。導電性パッド6の幅の一例は、例えば150μmである。第2領域8bの一例は、例えば短辺が275μmで長辺が350μmの矩形領域である。
An example of the pitch (period) of the
なお図5の破線は各領域の境界であり、実在する物ではない。後述する図6等についても、同様である。 In addition, the broken line of FIG. 5 is a boundary of each area | region, and is not a real thing. The same applies to FIG. 6 described later.
(1−3)ネガ型フォトレジスト膜の形成(図3(b)参照)
導電性パッド6が形成された半導体基板12上に、ネガ型のフォトレジスト膜14(図3(b)参照)を形成する。ネガ型フォトレジスト膜14は例えば、ドライフィルムレジストである。なおフォトレジスト膜とは、フィルム状のフォトレジストのことである。
(1-3) Formation of negative photoresist film (see FIG. 3B)
A negative photoresist film 14 (see FIG. 3B) is formed on the
具体的には例えば、厚さ20μm以上80μm以下(又は、40μm以上60μm以下)のドライフィルムレジストを、半導体基板12にラミネートする。その後、ドライフィルムレジストと半導体基板12を120℃〜180℃(例えば、150℃)で加熱して、ドライフィルムレジストを半導体基板12に接着する。
Specifically, for example, a dry film resist having a thickness of 20 μm to 80 μm (or 40 μm to 60 μm) is laminated on the
(1−4)ネガ型フォトレジスト膜の露光(図3(c)参照)
半導体基板12上のネガ型フォトレジスト膜14に、第1フォトマスク20a(図3(c)参照)を介して、露光光22を照射する。露光は、例えばステッパーにより行われる。露光倍率は例えば、等倍率である。露光光22は例えば、G線、H線およびI線の何れかを含む紫外線である。
(1-4) Exposure of negative photoresist film (see FIG. 3C)
The
図6は、第1フォトマスク20aの一例を説明する図である。図6(a)は、第1フォトマスク20aの平面図の一例である。図6(b)は、図6(a)に示す領域Aの拡大図である。
FIG. 6 is a diagram illustrating an example of the
第1フォトマスク20aは、パターン領域48と、パターン領域48の外縁に沿って延在する外縁領域50とを有する。パターン領域48は、半導体基板12のチップ領域10(図5参照)に対応する領域である。
The
パターン領域48は、第3領域8cと第4領域8dとを有する。第3領域8cは、半導体基板12の第1領域8a(図5参照)に対応する領域である。第4領域8dは、半導体基板12の第2領域8b(図5参照)に対応する領域である。第1フォトマスク20aは更に、外縁領域50を囲む遮光膜52を有する。
The
第1フォトマスク20aは、第3領域8cに配置された複数のバンプパターン16を有する。バンプパターン16は、半導体基板12の導電性パッド6(図5参照)に対応するパターンである。
The
第1フォトマスク20aは更に、第4領域8dに配置された複数の第1追加パターン18a(図6(b)参照)を有する。第1追加パターン18aは、バンプパターン16の幅W1(図6(a)参照)より狭い幅W2(図6(b)参照)を有するパターンである。バンプパターン16および第1追加パターン18aは遮光膜を有し、露光光22を遮光するパターンである(後述する他のパターンについても、同様)。
The
第1追加パターン18aは好ましくは、ネガ型フォトレジスト膜14に開口を形成しないダミーパターンである。従って、第1追加パターン18aの幅W2は好ましくは、ネガ型フォトレジスト膜14の解像度以下である。
The first
―パターンの幅―
図7は、パターンの幅を説明する図である。パターンの幅とは、パターンPの短手方向の一端から他端までの寸法W(距離)である。ただし、パターンが真円の場合、パターンの幅とは直径のことである。
-Pattern width-
FIG. 7 is a diagram for explaining the width of the pattern. The width of the pattern is a dimension W (distance) from one end to the other end of the pattern P in the short direction. However, when the pattern is a perfect circle, the width of the pattern is the diameter.
(1−5)現像工程(図3(d)参照)
露光光22が照射されたネガ型フォトレジスト膜14を現像して、バンプパターン16(図6(a)参照)に対応する開口24をネガ型フォトレジスト膜14に形成する。現像液は例えば、炭酸ナトリウムを含む水溶液である。
(1-5) Development process (see FIG. 3D)
The
上述したように、第1追加パターン18aは、ネガ型フォトレジスト膜14に開口を形成しないパターンである。従って、ネガ型フォトレジスト膜14には、第1追加パターン18aに対応する開口は形成されない。後述する第2追加パターン18b〜第4追加パターン18dについても同様である。
As described above, the first
図8は、第1追加パターン18aに対応する開口が形成されない理由を説明する図である。図8(a)は、バンプパターン16の近傍の露光を説明する図である。図8(b)は、第1追加パターン18aの近傍の露光を説明する図である。
FIG. 8 is a diagram for explaining the reason why the opening corresponding to the first
バンプパターン16の近傍を通過す露光光22は、図8(a)に示すように、ネガ型フォトレジスト膜14の表面に影54aを形成する。従って、バンプパターン16の直下の領域56では、ネガ型フォトレジスト膜14は架橋反応を殆ど起こさない。
The
従って領域56は、現像液に対して不溶化しない。その結果、バンプパターン16の直下の領域56は現像液により除去され、開口24が形成される。
Accordingly, the
一方、第1追加パターン18aの近傍を通過す露光光22は、図8(b)に示すように、ネガ型フォトレジスト膜14の表面に小さな影54bを形成する。この影54bの下側には、露光光22の散乱光58が大量に回り込む。この散乱光58により第1追加パターン18aの下側では、露光量が感光閾値(レジストが除去されなくなる露光量の最小値)を容易に超えてしまう。その結果、第1追加パターン18aの下側ではネガ型フォトレジスト膜14が不溶化し、第1追加パターン18aに対応する開口は形成されない。
On the other hand, the
なお、第1追加パターン18aがある程度大きい場合には、影54bの下側の領域のうちネガ型フォトレジスト膜14の表面近接では、散乱光58による露光量が感光閾値を超えないことがある。この場合には、ネガ型フォトレジスト膜14の表面に窪み(ネガ型フォトレジスト膜14を貫通しない凹所)が形成される。この窪みは、後述するように、半導体装置の形成には悪影響を及ぼさない。
When the first
(1−6)バンプ形成工程(図4(a)〜図4(b)参照)
ネガ型のフォトレジスト膜14の開口24に、導電性の突起電極26(図4(b)参照)を形成する。
(1-6) Bump formation process (refer to Drawing 4 (a)-Drawing 4 (b))
A conductive protruding electrode 26 (see FIG. 4B) is formed in the
具体的には例えば、ネガ型フォトレジスト膜14上に、半田粒子とフラックスとを有する半田ペーストを塗布する。半田ペーストの塗布により、開口24(図3(d)参照)に半田ペーストが充填される。その後、ネガ型フォトレジスト膜14の表面上の半田ペーストをスキージにより除去する。すると、図4(a)に示すように、開口24内に孤立した半田ペースト61が形成される。
Specifically, for example, a solder paste having solder particles and flux is applied onto the
この半田ペースト61に含まれる半田粒子をリフローにより凝集させて、図4(b)に示すように突起電極(すなわち、半田バンプ)26を形成する。
The solder particles contained in the
(1−7)剥離工程(図4(c)参照)
突起電極26の形成後、ネガ型フォトレジスト膜14を除去する。
(1-7) Peeling step (see FIG. 4C)
After forming the protruding
具体的には例えば、突起電極26が形成された半導体基板12を剥離液に浸し、ネガ型フォトレジスト膜14を剥離する。剥離液は例えば、水酸化カリウム(又は、水酸化ナトリウム)を含むアルカリ性水溶液である。
Specifically, for example, the
ネガ型フォトレジスト膜14は、残渣を残さずに除去される。これは、露光光22が第1追加パターン18aにより減光され、ネガ型フォトレジスト膜14の不溶化が抑制されるためである(「(3)残渣の抑制」参照)。
The
上述したように、ネガ型フォトレジスト膜14には、第1追加パターン18aに対応する窪みが生じることがある。第1追加パターン18aが小さく窪みが浅い場合には、半田ペーストは窪みに充填されない。第1追加パターン18aがある程度大きい場合には窪みが深くなり、半田ペーストが窪みに充填される。充填された半田ペーストに含まれる半田粒子はリフローにより凝集して、半田の塊になる。この半田の塊が、半導体基板12上から除去されないと半導体装置の歩留りが低下する。
As described above, the
しかし、窪み内で凝集した半田ペーストは、剥離工程の間にネガ型フォトレジスト膜14と共に除去される。従って、第1追加パターン18aにより形成される窪みは、半導体装置の形成に悪影響を及ぼさない。
However, the solder paste aggregated in the recess is removed together with the
なお、第1追加パターン18aにより形成される窪みが万一、ネガ型フォトレジスト膜14を貫通すると、ポリイミド38上に半田の塊が形成される。しかし半田とポリイミドの密着性は悪いので、この様な半田の塊を除去することは容易である。
Note that if a depression formed by the first
(1−8)後工程
まず、蟻酸雰囲気中で突起電極26を加熱して、突起電極表面の酸化膜を除去しつつ突起電極26の形状を球形に近づける。
(1-8) Post-process First, the protruding
その後、ダイシングライン11に沿って半導体基板12を切断して、半導体チップを形成する。
Thereafter, the
最後にこの半導体チップをパッケージに格納して、半導体装置を完成する。突起電極26は例えば、半導体装置の外部接続端子である。
Finally, the semiconductor chip is stored in a package to complete the semiconductor device. The protruding
(2)第1フォトマスク
以上の説明では、第1フォトマスク20aの構造を半導体基板12(図5参照)の構造に関連付けて説明した。ここでは、第1フォトマスク20aの構造を、半導体基板12の構造とは無関係に説明する。
(2) First Photomask In the above description, the structure of the
第1フォトマスク20aは、図6(a)に示すように、第3領域8cに配置された複数のバンプパターン16を有する。バンプパターン16は、第2方向2bに第2ピッチ4bで配置される。バンプパターン16は更に、第2方向2bとは異なる第4方向2dに第4ピッチ4dで配置される。
As shown in FIG. 6A, the
第1フォトマスク20aは更に、第4領域8dに配置され、バンプパターン16の幅W1より狭い幅W2を有する第1追加パターン18aを含む。第4領域8dは、少なくとも一方向(図6(a)の例では第4方向2d)で、第2ピッチ4bおよび第4ピッチ4dのいずれよりも長い寸法(図6(a)の例の例ではW8)を有する。
The
第1追加パターン18aは例えば、図6(b)に示すように、第5方向2eに第5ピッチで配置される。第1追加パターン18aは更に、第5方向2eとは異なる第6方向2fに第6ピッチで配置される。第5方向2eは例えば、第6方向2fに直交する方向である。
For example, as shown in FIG. 6B, the first
第1追加パターン18aの第5方向2eの第5ピッチは好ましくは、バンプパターン16の第2ピッチ4bおよび第4ピッチ4dより狭いピッチである。同様に、第1追加パターン18aの第6方向2fのピッチは好ましくは、バンプパターン16の第2ピッチ4bおよび第4ピッチ4dより狭いピッチである。ただし、第1追加パターン18aはランダムに配置されてもよい。
The fifth pitch of the first
バンプパターン16のピッチ4b,4dは例えば、100μm以上400μm以下(或いは、150μm以上300μm以下)である。バンプパターン16の幅W1は例えば、50μm以上300μm以下(或いは、100μm以上200μm以下)である。
The
第4領域8dの一辺は例えば、200μm以上(或いは、250μm以上)である。
One side of the
第1追加パターン18aの第5ピッチおよび第6ピッチは例えば、10μm以上40μm以下(或いは、15μm以上30μm以下)である。第1追加パターン18aの幅W2は例えば、5μm以上20μm以下(或いは、7μm以上15μm以下)である。
The fifth pitch and the sixth pitch of the first
バンプパターン16のピッチの一例は、例えば200μmである。バンプパターン16の幅W1の一例は、例えば150μmである。
An example of the pitch of the
第4領域8dの一例は、例えば短辺が275μmで長辺が350μmの矩形領域である。第1追加パターン18aの第5ピッチおよび第6ピッチの一例は、例えば20μmである。第1追加パターン18aの幅W2の一例は、例えば10μmである。
An example of the
(3)残渣の抑制
実施の形態1により、ネガ型フォトレジスト膜の残渣が抑制されるメカニズムを説明する。
(3) Residue suppression The mechanism by which the residue of the negative photoresist film is suppressed according to the first embodiment will be described.
(3−1)レジストパターンの形成
先ず、ネガ型フォトレジストのパターン形成と剥離のメカニズムを説明する。
(3-1) Formation of Resist Pattern First, the mechanism of pattern formation and peeling of a negative photoresist will be described.
ネガ型フォトレジスト膜に露光光が照射されると、ネガ型フォトレジスト膜に含まれる分子が架橋して、ネガ型フォトレジスト膜が現像液に不溶になる。従って、露光光が照射されたネガ型フォトレジスト膜を現像液に浸すと、露光光が照射された部分は除去されず、露光光が照射されなかった部分が除去される。その結果、レジストパターンが形成される。 When the negative photoresist film is irradiated with exposure light, molecules contained in the negative photoresist film are cross-linked and the negative photoresist film becomes insoluble in the developer. Therefore, when the negative photoresist film irradiated with the exposure light is immersed in the developer, the portion irradiated with the exposure light is not removed, and the portion not irradiated with the exposure light is removed. As a result, a resist pattern is formed.
なお、ネガ型フォトレジスト膜は露光光の照射により、不溶化と同時に硬化する。ネガ型フォトレジスト膜の不溶化および硬化は共に、ネガ型フォトレジスト膜に含まれる分子の架橋によってもたらされる。 The negative photoresist film is cured simultaneously with insolubilization by exposure to exposure light. Both insolubilization and curing of the negative photoresist film are caused by cross-linking of molecules contained in the negative photoresist film.
(3−2)レジストパターンの剥離
不溶化したレジストパターンを剥離液に浸すと、レジストパターンは膨潤し基板(例え、半導体基板12)との密着性を失う。その結果、レジストパターンは、複数の剥離片に分裂しながら基板から剥離する。
(3-2) Stripping of resist pattern When an insolubilized resist pattern is immersed in a stripping solution, the resist pattern swells and loses adhesion to the substrate (for example, the semiconductor substrate 12). As a result, the resist pattern is peeled from the substrate while being divided into a plurality of peeling pieces.
(3−3)残渣発生のメカニズム
図9は、ネガ型フォトレジスト膜の残渣が発生するメカニズムを説明する図である。
(3-3) Mechanism of Residue Generation FIG. 9 is a diagram for explaining a mechanism of generating a residue of a negative photoresist film.
今、図9(a)に示すように、バンプパターン16だけを有するフォトマスクを介して、ネガ型フォトレジスト膜14に露光光22を照射する場合を考える。
Now, as shown in FIG. 9A, consider the case where the
ネガ型フォトレジスト膜14のうちバンプパターン16に挟まれた第1部分62aにおける露光光22の強度は、ネガ型フォトレジスト膜14のうちバンプパターン16に挟まれない第2部分62bにおける露光光22の強度と略同じである。従って、突起電極26(図9(b)参照)に挟まれる第1部分62aと突起電極26に挟まれない第2部分62bは同程度に不溶化して、レジストパターンを形成する。ここで、バンプパターン16に挟まれない第2部分62bは、ネガ型フォトレジスト膜14のうち第1フォトマスク20aの第4領域8dの下方に位置する領域である。
The intensity of the
突起電極26の形成後、図9(b)に示すように、不溶化したネガ型フォトレジスト膜14を剥離液64に浸すと、突起電極26に挟まれた第1部分62aには剥離液64が、ネガ型フォトレジスト膜14の表面と側面から侵入する。その結果、ネガ型フォトレジスト膜14が十分に膨潤して、半導体基板12から容易に剥離する。従って、突起電極26の間には、残渣が発生し難い。なお図9(b)の矢印66は、ネガ型フォトレジスト膜14に侵入した剥離液64を示している。
After the
一方、突起電極26に挟まれない第2部分62bには、剥離液64は主にネガ型フォトレジスト膜14の表面だけから侵入する。従って、ネガ型フォトレジスト膜14は十分に膨潤することができない。その結果、図9(c)に示すように、突起電極26に挟まれない領域には、半導体基板12に固着した残渣72が発生する。残渣72が発生すると、半導体装置の歩留りが低下する。
On the other hand, the stripping
(3−4)残渣の抑制
実施の形態1によれば、第1フォトマスク20a内のバンプパターン16の空白領域(図6の第4領域8d)に、第1追加パターン18aが配置される。第1追加パターン18aは、バンプパターン16の空白領域8dを通過する露光光22を減少させる。この露光光22の減少により、バンプパターン16の空白領域8dの下方では、ネガ型フォトレジスト膜14の不溶化および硬化が抑制される。その結果、ネガ型フォトレジスト膜14は膨潤しやすくなる。従って、ネガ型フォトレジスト膜14が半導体基板12から剥離しやすくなり、残渣の発生が抑制される。
(3-4) Residue Reduction According to the first embodiment, the first
なお、ネガ型フォトレジスト膜14の不溶化および硬化は、均一には抑制されない。例えば、第1追加パターン18aの直下には影54b(図8(b)参照)が形成される。従って第1追加パターン18aの直下では、第1追加パターン18aの周囲より不溶化および硬化が抑制される。
The insolubilization and curing of the
しかし、第1追加パターン18aが配置された第4領域8d(図6(a)参照)の下側全体としては、ネガ型フォトレジスト膜14の不溶化および硬化が抑制される。その結果、ネガ型フォトレジスト膜14の残渣(以下、レジスト残渣と呼ぶ)の発生が抑制される。
However, as a whole of the lower side of the
―第1追加パターンの単位面積あたりの個数―
第1追加パターン18aの間隔が狭いほど、第1追加パターン18aの影54b(図8(b)参照)の間隔も狭くなる。すると、影54bにより不溶化および硬化が抑制された領域が接近する。その結果、影54bに入らずに不溶化および硬化が進んだ領域が分断され、ネガ型フォトレジスト膜14が膨潤しやすくなる。従って、第1追加パターン18aの間隔は狭いほど好ましい。
-Number of first additional patterns per unit area-
The narrower the interval between the first
第1追加パターン18aは、ランダムに配置されてもよい。第1追加パターン18aの配置が周期的かランダムであるかに拘わらず、第1追加パターン18aの単位面積あたりの個数は多いほど好ましい。
The first
具体的には、第4領域8d(図6(a)参照)における単位面積あたりの第1追加パターン18aの個数は、第3領域8cにおける単位面積あたりのバンプパターン16の個数(=1/{(第2ピッチ4b)×(第4ピッチ4d)})より多いことが好ましい。
Specifically, the number of first
実施の形態1によれば、第1追加パターン18aがバンプパターン16の空白領域8dに配置されるので、空白領域8dを透過する露光光が減光される。従って、突起電極26が形成されない空き領域8b(図5参照)に発生するレジスト残渣の発生を抑制することができる。その結果、半導体装置の歩留りが向上する。
According to the first embodiment, since the first
実施の形態1によれば更に、第1追加パターン18aの幅をネガ型フォトレジスト膜14の解像度以下することで、第1追加パターン18aに対応する開口をネガ型フォトレジスト膜14に形成せずに、レジスト残渣の発生を抑制することができる。
Further, according to the first embodiment, the opening corresponding to the first
なお、第1追加パターン18aを設けなくても露光条件等によっては、レジスト残渣が発生しないことがある。この様な場合でも、実施の形態1によれば、ネガ型フォトレジスト膜14が剥離しやすくなるので、ネガ型フォトレジスト膜14を剥離液に浸す時間(以下、剥離時間と呼ぶ)を短縮して、スループットを向上させることができる。
Even if the first
(実施の形態2)
実施の形態2は、第1フォトマスク20aとは異なる第2フォトマスクを介して、ネガ型フォトレジスト膜に露光光を照射する半導体装置の製造方法である。第2フォトマスクを除けば、実施の形態2の製造方法は、実施の形態1の製造方法と略同じである。従って、実施の形態1と同じ部分については、説明を省略または簡単にする。
(Embodiment 2)
The second embodiment is a method for manufacturing a semiconductor device in which exposure light is irradiated to a negative photoresist film through a second photomask different from the
図10は、第2フォトマスク20bを説明する図である。図10(a)は、第2フォトマスク20bの平面図の一例である。図10(b)は、図10(a)に示す領域Bの拡大図である。図11は、図10(b)の部分拡大図である。
FIG. 10 is a diagram illustrating the
図10(a)に示すように、第2フォトマスク20bは、図6(a)を参照して説明した第1フォトマスク20aに類似している。第2フォトマスク20bの第4領域8dには、第1追加パターン18a(図6(b)参照)の代わりに、第2追加パターン18b(図10(b)参照)が配置される。第2追加パターン18bを除けば、第2フォトマスク20bは第1フォトマスク20aと略同じ構造を有している。
As shown in FIG. 10A, the
第2追加パターン18bは、図10(b)および図11に示すように、第5方向2eに延在する第1部分28aを有する。第2追加パターン18bは更に、第5方向2eとは異なる第6方向2fに延在し、第1部分28aに交差する第2部分28bを有する。第2追加パターン18bは例えば、遮光膜のパターンである。第5方向2eは例えば、第6方向2fに直交する方向である。
As shown in FIGS. 10B and 11, the second
第1部分28aは、バンプパターン16の幅W1(図10(a)参照)より狭い幅W3(図10(b)参照)を有するパターンである。第2部分28bは、バンプパターン16の幅W1(図10(a)参照)より狭い幅W4(図10(b)参照)を有するパターンである。第1部分28aおよび第2部分28bは遮光膜を有し、露光光22を遮光するパターンである。
The
第4領域8dの下側では、第2追加パターン18bにより、ネガ型フォトレジスト膜14に照射される露光光22が減少する。従って、レジスト残渣の発生が抑制される。
Under the
第2追加パターン18bは好ましは、ネガ型フォトレジスト膜14に開口を形成しないダミーパターンである。従って、第1部分28aの幅W3および第2部分28bの幅W4は好ましくは、ネガ型フォトレジスト膜14の解像度以下である。
The second
第1部分28aは例えば、図10(b)に示すように、第6方向2fに周期的に配置される。第1部分28aのピッチは好ましくは、バンプパターン16の第2ピッチ4bおよび第4ピッチ4dより狭いピッチである。
For example, as shown in FIG. 10B, the
同様に第2部分28bは例えば、第5方向2eに周期的に配置される。第2部分28bのピッチは好ましくは、バンプパターン16の第2ピッチ4bおよび第4ピッチ4dより狭いピッチである。第1部分28aおよび第2部分28bは、ランダムに配置されてもよい。
Similarly, the
配置が周期的かランダムであるかに拘わらず、第6方向2fに沿った単位長あたりの第1部分28aの個数は、一方向(第2方向2bまたは第4方向2d)に沿った単位長あたりのバンプパターン16の個数よりも多いことが好ましい。第2方向2bに沿ったバンプパターン16の単位長あたりの個数は、1/(第2ピッチ4b)である。第4方向2dに沿ったバンプパターン16の単位長あたりの個数は、1/(第4ピッチ4d)である。
Regardless of whether the arrangement is periodic or random, the number of the
第4領域8dの下側のネガ型フォトレジスト膜14のうち露光光22が照射され不溶化および硬化する領域は、第1部分28aの影により細分化される。すると、不溶化および硬化した領域が膨潤しやすくなり、ネガ型フォトレジスト膜14が更に剥離しやすくなる。従って第1部分28aの単位長あたりの個数を多くすることで、ネガ型フォトレジスト膜14の剥離を更に容易にすることができる。
Of the
同様に、第4領域8dの下側のネガ型フォトレジスト膜14のうち露光光22が照射され不溶化および硬化する領域は、第2部分28bの影により細分化される。すると、不溶化および硬化した領域が膨潤しやすくなり、ネガ型フォトレジスト膜14が更に剥離しやすくなる。従って第2部分28bの単位長あたりの個数を多くすることで、ネガ型フォトレジスト膜14の剥離を更に容易にすることができる。
Similarly, the area of the
第1部分28aの第6方向2fのピッチおよび第2部分28bの第5方向2eのピッチは例えば、10μm以上40μm(或いは、15μm以上30μm以下)以下である。第1部分28aの幅W3および第2部分28bの幅W4は例えば、5μm以上20μm以下(或いは、7μm以上15μm以下)である。第2部分28bのピッチおよび幅についても、同様である。
The pitch of the
第1部分28aの第6方向2fのピッチおよび第2部分28bの第5方向2eのピッチの一例は、例えば20μmである。第1部分28aの幅W3および第2部分28bの幅W4の一例は、例えば10μmである。
An example of the pitch in the
実施の形態2によれば、各部分の幅がバンプパターン16より狭い第2追加パターン18bがバンプパターン16の空白領域8dに配置されるので、空白領域8dを透過する露光光が減光される。従って、突起電極26が形成されない空き領域8bに発生するレジスト残渣の発生を抑制することができる。その結果、半導体装置の歩留りが向上する。
According to the second embodiment, since the second
実施の形態2によれば更に、第2追加パターン18bの各部分の幅をネガ型フォトレジスト膜14の解像度以下することで、第2追加パターン18bに対応する開口をネガ型フォトレジスト膜14に形成せずに、レジスト残渣の発生を抑制することができる。
Further, according to the second embodiment, the width of each portion of the second
なお、第2追加パターン18bを設けなくても露光条件等によっては、レジスト残渣が発生しないことがある。この様な場合でも、実施の形態1と同様、ネガ型フォトレジスト膜14が剥離しやすくなるので、剥離時間を短縮して、スループットを向上させることができる。
Even if the second
(実施の形態3)
実施の形態3は、実施の形態1の第1フォトマスク20aとは異なるフォトマスクを介して、ネガ型フォトレジスト膜に露光光を照射する半導体装置の製造方法である。このフォトマスクを除けば、実施の形態3の製造方法は、実施の形態1の製造方法と略同じである。従って、実施の形態1と同じ部分については、説明を省略または簡単にする。
(Embodiment 3)
The third embodiment is a method for manufacturing a semiconductor device in which exposure light is irradiated to a negative photoresist film through a photomask different from the
図12は、実施の形態3のフォトマスク120aの一例を説明する平面図である。実施の形態3のフォトマスク120aは、実施の形態1の第1フォトマスク20aにおいて更に、外縁領域50に第3追加パターンを有するフォトマスクである。第3追加パターンを除けば、実施の形態3のフォトマスク120aは、実施の形態1の第1フォトマスク20aと略同じ構造を有している。
FIG. 12 is a plan view for explaining an example of the
図13は、図12に示す領域Cの拡大図である。第3追加パターン18cは、バンプパターン16(図12参照)の幅W1より狭い幅W5(図13参照)を有するパターンである。第3追加パターン18cは例えば、図6(b)を参照して説明した第1追加パターン18aと同じパターンである。
FIG. 13 is an enlarged view of region C shown in FIG. The third
第3追加パターン18cは好ましくは、ネガ型フォトレジスト膜14に開口を形成しないダミーパターンである。従って、第3追加パターン18cの幅W5は好ましくは、ネガ型フォトレジスト膜14の解像度以下である。
The third
ネガ型フォトレジスト膜14に露光光22を照射する工程(図3(c)参照)は、一つの半導体基板12上で露光光22の照射位置を移動しながら複数回行われる。この際、外縁領域50に対応する位置が半導体基板12上で重なるように、露光光22の照射位置は移動される。従って、ネガ型フォトレジスト膜14のうち外縁領域50に対応する領域には、露光光22が複数回照射される。その結果、外縁領域50に対応する領域では、ネガ型フォトレジスト膜14の不溶化および硬化が促進され、残渣が発生しやすくなる。外縁領域50に対応する領域は、ダイシングライン11(図5参照)に略対応する。ダイシングライン11にネガ型フォトレジスト膜14の残渣が発生すると、ダイシングの妨げになり半導体装置の歩留りが低下する。
The step of irradiating the
上述したように、フォトマスク120aの外縁領域50には、第3追加パターン18cが配置される。従って実施の形態3によれば、ダイシングライン11におけるレジスト残渣の発生を抑制することができる(実施の形態1の「(3)残渣の抑制」参照)。その結果、半導体装置の歩留りが向上する。
As described above, the third
実施の形態3によれば更に、第3追加パターン18cの幅をネガ型フォトレジスト膜14の解像度以下することで、第3追加パターン18cに対応する開口をネガ型フォトレジスト膜14に形成せずに、レジスト残渣の発生を抑制することができる。
According to the third embodiment, further, the width of the third
なお、第3追加パターン18cを設けなくても露光条件等によっては、ダイシングライン11にレジスト残渣が発生しないことがある。この様な場合でも、実施の形態3によれば、ネガ型フォトレジスト膜14が剥離しやすくなるので、剥離時間を短縮して、スループットを向上させることができる。
Even if the third
―変形例―
外縁領域50には、第3追加パターン18c以外の追加パターンを配置してもよい。図14は、第3追加パターン18cの代わりに外縁領域50に配置される追加パターンの一例を示す図である。
-Modification-
Additional patterns other than the third
図14の追加パターン(以下、第4追加パターン18dと呼ぶ)は、第7方向2gに延在する第3部分28cを有する。第4追加パターン18dは更に、第7方向2gとは異なる第8方向2hに延在し、第3部分28cに交差する第4部分28dとを有する。第4追加パターン18dは例えば、遮光膜のパターンである。第7方向2gは例えば、第8方向2hに直交する方向である。
The additional pattern in FIG. 14 (hereinafter referred to as a fourth
第3部分28cは、バンプパターン16(図12参照)の幅W1より狭い幅W6を有するパターンである。第4部分28dは、バンプパターン16(図12参照)の幅W1より狭い幅W7を有するパターンである。
The
第4追加パターン18dは好ましくは、ネガ型フォトレジスト膜14に開口を形成しないダミーパターンである。従って、第3部分28cの幅W6および第4部分28dの幅W7は好ましくは、ネガ型フォトレジスト膜14の解像度以下である。
The fourth
第4追加パターン18dは例えば、図10(b)を参照して説明した第2追加パターン18bと同じパターンである。
For example, the fourth
変形例によれば、図12及び図13を参照して説明した例と同様、ダイシングライン11における残渣の発生を抑制することができる。従って、半導体装置の歩留りが向上する。
According to the modification, the generation of residues in the dicing
変形例によれば更に、第4追加パターン18dの各部分の幅をネガ型フォトレジスト膜14の解像度以下することで、第4追加パターン18dに対応する開口をネガ型フォトレジスト膜14に形成せずに、レジスト残渣の発生を抑制することができる。
According to the modification, the opening corresponding to the fourth
または、図12及び図13を参照して説明した例と同様、ネガ型フォトレジスト膜14の剥離時間を短縮して、スループットを向上させることができる。
Alternatively, as in the example described with reference to FIGS. 12 and 13, the stripping time of the
(実施の形態4)
実施の形態4は、実施の形態2の第2フォトマスク20bとは異なるフォトマスクを介して、ネガ型フォトレジスト膜に露光光を照射する半導体装置の製造方法である。このフォトマスクを除けば、実施の形態4の製造方法は、実施の形態2の製造方法と略同じである。従って、実施の形態2と同じ部分については、説明を省略または簡単にする。
(Embodiment 4)
The fourth embodiment is a method of manufacturing a semiconductor device that irradiates a negative photoresist film with exposure light through a photomask different from the
図15は、実施の形態4のフォトマスク120bの一例を説明する平面図である。実施の形態4のフォトマスク120bは、実施の形態2の第2フォトマスク20bにおいて更に、外縁領域50に追加パターンを有するフォトマスクである。この追加パターンを除けば、実施の形態4のフォトマスク120bは、実施の形態2の第2フォトマスク20bと略同じ構造を有している。
FIG. 15 is a plan view for explaining an example of the
実施の形態4の追加パターンは例えば、実施の形態3で説明した第3追加パターン18c(図13参照)と同じパターンである。実施の形態4の追加パターンは、実施の形態3で説明した第4追加パターン18d(図14参照)と同じパターンであってもよい。
The additional pattern of the fourth embodiment is, for example, the same pattern as the third
実施の形態4によれば、実施の形態3と同様、ダイシングライン11におけるレジスト残渣の発生を抑制することができる。その結果、半導体装置の歩留りが向上する。
According to the fourth embodiment, as in the third embodiment, the generation of resist residues in the dicing
実施の形態4によれば更に、実施の形態3と同様、第3追加パターン18cまたは第4追加パターン18dに対応する開口をネガ型フォトレジスト膜14に形成せずに、レジスト残渣の発生を抑制することが可能になる。
Further, according to the fourth embodiment, as in the third embodiment, the generation of resist residue is suppressed without forming the opening corresponding to the third
また実施の形態3と同様、ネガ型フォトレジスト膜14が剥離しやすくなるので、ネガ型フォトレジスト膜14の剥離時間を短縮して、スループットを向上させることができる。
Further, as in the third embodiment, since the
以上、本発明の実施形態について説明したが、実施の形態1〜4は、例示であって制限的なものではない。 As mentioned above, although embodiment of this invention was described, Embodiment 1-4 is illustration and is not restrictive.
例えば、実施の形態1〜4では、ネガ型フォトレジスト膜14の開口24には半田バンプが形成される。しかし、ネガ型フォトレジスト膜14の開口24には、半田バンプ以外の電極が形成されてもよい。例えば、ネガ型フォトレジスト膜14の開口24には、メッキにより導電性の柱上電極が形成されてもよい。
For example, in Embodiments 1 to 4, solder bumps are formed in the
以上の例では、第1追加パターン18aはドット状のパターンである。しかし、第1追加パターン18aはドット状のパターンでなくてもよい。例えば、第1追加パターン18aは一方向に延在する複数の帯状のパターンであってもよい。第3追加パターン18cについても同様である。
In the above example, the first
以上の例では、第2追加パターン18bの第2部分28bは、第1部分28aに交差する領域である。しかし、第2部分28bは第1部分28aに交差しなくてもよい。例えば第2部分28bは、第1部分28aの一端に接する部分であってもよい。第4追加パターン18dについても同様である。
In the above example, the
以上の例では、第4領域8dは矩形である。しかし、第4領域8dは矩形でなくてもよい。第4領域8dは例えば、L字型であってもよい。
In the above example, the
2a・・・第1方向 2b・・・第3方向
2c・・・第3方向 2d・・・第4方向
4a・・・第1ピッチ 4b・・・第2ピッチ
4c・・・第3ピッチ 4d・・・第4ピッチ
6・・・導電性パッド
8a・・・第1領域 8b・・・第2領域
8c・・・第3領域 8d・・・第4領域
10・・・チップ領域
12・・・半導体基板
14・・・ネガ型フォトレジスト膜
16・・・バンプパターン
18a・・・第1追加パターン 18b・・・第2追加パターン
18c・・・第3追加パターン 18d・・・第4追加パターン
20a・・・第1フォトマスク 20b・・・第2フォトマスク
22・・・露光光
24・・・開口
26・・・突起電極
28a・・・第1部分 28b・・・第2部分
28c・・・第3部分 28d・・・第4部分
48・・・パターン領域
50・・・外縁領域
2a ...
Claims (7)
前記第1領域に対応する第3領域に配置され前記導電性パッドに対応する複数のバンプパターンと、前記第2領域に対応する第4領域に配置され前記バンプパターンの幅より狭い幅を有する第1追加パターンとを有するフォトマスクを介して、前記ネガ型フォトレジスト膜に露光光を照射する工程と、
前記露光光を照射する工程の後に、前記ネガ型フォトレジスト膜を現像して、前記バンプパターンに対応する開口を前記ネガ型フォトレジスト膜に形成する工程と、
前記開口に導電性の電極を形成する工程と、
前記電極の形成後に、前記ネガ型フォトレジスト膜を除去する工程とを有する
半導体装置の製造方法。 A negative photoresist film is formed on a semiconductor substrate having a first region having conductive pads arranged at a first pitch and a second region having a dimension longer than the first pitch in at least one direction. Process,
A plurality of bump patterns disposed in a third region corresponding to the first region and corresponding to the conductive pad, and a second bump pattern disposed in a fourth region corresponding to the second region and having a width narrower than a width of the bump pattern. Irradiating the negative photoresist film with exposure light through a photomask having one additional pattern;
After the step of irradiating the exposure light, developing the negative photoresist film to form an opening corresponding to the bump pattern in the negative photoresist film;
Forming a conductive electrode in the opening;
Removing the negative photoresist film after forming the electrode. A method for manufacturing a semiconductor device.
特徴とする請求項1に記載の半導体装置の製造方法。 2. The semiconductor according to claim 1, wherein the number of the first additional patterns per unit area in the fourth region of the photomask is greater than the number of the bump patterns per unit area in the third region. Device manufacturing method.
前記第1領域に対応する第3領域に配置され前記導電性パッドに対応する複数のバンプパターンと、前記第2領域に対応する第4領域に配置されつつ一方向に延在し前記バンプパターンの幅より狭い幅を有する第1部分を含む第2追加パターンとを有するフォトマスクを介して、前記ネガ型フォトレジスト膜に露光光を照射する工程と、
前記露光光を照射する工程の後に、前記ネガ型フォトレジスト膜を現像して、前記バンプパターンに対応する開口を前記ネガ型フォトレジスト膜に形成する工程と、
前記開口に導電性の電極を形成する工程と、
前記電極の形成後に、前記ネガ型フォトレジスト膜を除去する工程とを有する
半導体装置の製造方法。 A negative photoresist film is formed on a semiconductor substrate having a first region having conductive pads arranged at a first pitch and a second region having a dimension longer than the first pitch in at least one direction. Process,
A plurality of bump patterns corresponding to the conductive pads disposed in a third region corresponding to the first region, and extending in one direction while being disposed in a fourth region corresponding to the second region. Irradiating the negative photoresist film with exposure light through a photomask having a second additional pattern including a first portion having a width narrower than the width;
After the step of irradiating the exposure light, developing the negative photoresist film to form an opening corresponding to the bump pattern in the negative photoresist film;
Forming a conductive electrode in the opening;
Removing the negative photoresist film after forming the electrode. A method for manufacturing a semiconductor device.
特徴とする請求項3に記載の半導体装置の製造方法。 The number of the first portions per unit length along a direction orthogonal to the direction in which the first portion extends is greater than the number per unit length along one direction of the bump pattern. A method for manufacturing a semiconductor device according to claim 3.
特徴とする請求項1乃至4のいずれか一項に記載の半導体装置の製造方法。 The photomask further includes a third addition having a width narrower than a width of the bump pattern in an outer edge region extending along an outer edge of the pattern region corresponding to the chip region having the first region and the second region. The method for manufacturing a semiconductor device according to claim 1, further comprising a pattern.
少なくとも一方向で前記第2ピッチよりも長い寸法を有する第4領域に配置され、前記バンプパターンの幅より狭い幅を有する第1追加パターンとを有する
フォトマスク。 A plurality of bump patterns arranged at a second pitch in the third region;
And a first additional pattern disposed in a fourth region having a dimension longer than the second pitch in at least one direction and having a width narrower than a width of the bump pattern.
少なくとも一方向で前記第2ピッチよりも長い寸法を有する第4領域に配置され、一方向に延在し前記バンプパターンの幅より狭い幅を有する第1部分を含む第2追加パターンとを有する
フォトマスク。 A plurality of bump patterns arranged at a second pitch in the third region;
A second additional pattern including a first portion disposed in a fourth region having a dimension longer than the second pitch in at least one direction and extending in one direction and having a width narrower than a width of the bump pattern. mask.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015012174A JP2016138918A (en) | 2015-01-26 | 2015-01-26 | Method for manufacturing semiconductor device, and photomask |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015012174A JP2016138918A (en) | 2015-01-26 | 2015-01-26 | Method for manufacturing semiconductor device, and photomask |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016138918A true JP2016138918A (en) | 2016-08-04 |
Family
ID=56559126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015012174A Pending JP2016138918A (en) | 2015-01-26 | 2015-01-26 | Method for manufacturing semiconductor device, and photomask |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016138918A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023157136A1 (en) * | 2022-02-16 | 2023-08-24 | 株式会社レゾナック | Wiring substrate production method, wiring substrate, reticle, and exposure pattern-rendering data structure |
-
2015
- 2015-01-26 JP JP2015012174A patent/JP2016138918A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023157136A1 (en) * | 2022-02-16 | 2023-08-24 | 株式会社レゾナック | Wiring substrate production method, wiring substrate, reticle, and exposure pattern-rendering data structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20100060968A (en) | A substrate having a metal post and a fabricating method of the same | |
JPH06252151A (en) | Manufacture of semiconductor chip bump | |
JP2007103450A (en) | Wiring board and method of manufacturing same | |
KR20060043811A (en) | Plating method | |
CN101916722A (en) | Method for preventing metallic coatings at edges of wafers from peeling | |
JP3945415B2 (en) | Manufacturing method of semiconductor device | |
JP5585354B2 (en) | Manufacturing method of semiconductor package | |
US20070108612A1 (en) | Chip structure and manufacturing method of the same | |
KR20130137787A (en) | Semiconductor and method for manufacturing the same | |
WO2017114404A1 (en) | Method for protecting edges of silicon wafer and lithography exposure device | |
JP2019102522A (en) | Semiconductor device and method of manufacturing the same | |
WO2014080746A1 (en) | Substrate for mounting semiconductor element and method for manufacturing said substrate | |
JP2004304152A (en) | Semiconductor wafer, semiconductor device and its manufacturing method, circuit board, and electronic apparatus | |
JP2016138918A (en) | Method for manufacturing semiconductor device, and photomask | |
JP5247998B2 (en) | Manufacturing method of semiconductor device | |
TW201948008A (en) | Printed circuit board structure and method of forming the same | |
US20230054495A1 (en) | Semiconductor devices and preparation methods thereof | |
US7393782B2 (en) | Process for producing layer structures for signal distribution | |
JP3804534B2 (en) | Lead frame manufacturing method | |
JP4949790B2 (en) | Manufacturing method of semiconductor device | |
JP2010199518A (en) | Method of manufacturing semiconductor device | |
JP4457532B2 (en) | Lead frame manufacturing method | |
JP2007214318A (en) | Method of forming wiring | |
CN113471061B (en) | Preparation method of dielectric layer on wafer surface, wafer structure and forming method of bump | |
CN110034025B (en) | Bump structure and preparation method thereof |