JP2016138918A - Method for manufacturing semiconductor device, and photomask - Google Patents

Method for manufacturing semiconductor device, and photomask Download PDF

Info

Publication number
JP2016138918A
JP2016138918A JP2015012174A JP2015012174A JP2016138918A JP 2016138918 A JP2016138918 A JP 2016138918A JP 2015012174 A JP2015012174 A JP 2015012174A JP 2015012174 A JP2015012174 A JP 2015012174A JP 2016138918 A JP2016138918 A JP 2016138918A
Authority
JP
Japan
Prior art keywords
region
pattern
photoresist film
negative photoresist
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015012174A
Other languages
Japanese (ja)
Inventor
博行 依田
Hiroyuki Yoda
博行 依田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Priority to JP2015012174A priority Critical patent/JP2016138918A/en
Publication of JP2016138918A publication Critical patent/JP2016138918A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device, by which a residue of a negative photoresist film can be suppressed.SOLUTION: The method for manufacturing a semiconductor device includes: a step of forming a negative photoresist film on a semiconductor substrate having a first region having conductive pads arranged at a first pitch and a second region having a longer dimension in at least one direction than the first pitch; and a step of irradiating the negative photoresist film with exposure light through a first photomask 20a that has a plurality of bump patterns 16 arranged in a third region 8c corresponding to the first region and corresponding to the conductive pads, and a first additional pattern 18a disposed in a fourth region 8d corresponding to the second region and having a width smaller than a width of the bump pattern 16.SELECTED DRAWING: Figure 6

Description

本発明は、半導体装置の製造方法およびフォトマスクに関する。   The present invention relates to a method for manufacturing a semiconductor device and a photomask.

ドライフィルムレジスト(Dry Film Photoresist)は、半導体基板上の電極形成等に用いられるフィルム状のネガ型フォトレジスト膜である(例えば、特許文献1)。ドライフィルムレジストを用いる電極形成では先ず、半導体基板上に形成された配線層の上面に、ドライフィルムレジストを積層する。次にドライフィルムレジストに開口を設け、この開口内に電極を形成する。その後、ドライフィルムレジストを除去して、電極を完成する。   A dry film resist (Dry Film Photoresist) is a film-like negative photoresist film used for forming electrodes on a semiconductor substrate (for example, Patent Document 1). In electrode formation using a dry film resist, first, a dry film resist is laminated on the upper surface of a wiring layer formed on a semiconductor substrate. Next, an opening is provided in the dry film resist, and an electrode is formed in the opening. Thereafter, the dry film resist is removed to complete the electrode.

ドライフィルムレジストを用いる電極形成に関しては、残渣の問題が報告されている。具体的には電極の間隔が狭くなると、ドライフィルムレジストの残渣が電極の間に挟まれて取れなくなる。その結果、半導体装置の歩留りが低下する。この様な残渣の発生を抑制する方法としては、電極の側面に窪みを設けて電極間の隙間を広げる技術が提案されている(例えば、特許文献1)。   Residue problems have been reported for electrode formation using dry film resists. Specifically, when the distance between the electrodes becomes narrow, the dry film resist residue is sandwiched between the electrodes and cannot be removed. As a result, the yield of the semiconductor device is reduced. As a method for suppressing the generation of such a residue, a technique has been proposed in which a recess is provided on the side surface of an electrode to widen a gap between the electrodes (for example, Patent Document 1).

特開2012−74538号公報JP 2012-74538 A

上述した問題以外にもドライフィルムレジストには、基板表面のうち電極群が配置されない空き領域に残渣が発生するという問題がある。なおドライフィルムレジストは、ネガ型フォトレジスト膜である。   In addition to the problems described above, the dry film resist has a problem that a residue is generated in an empty area on the substrate surface where no electrode group is arranged. The dry film resist is a negative photoresist film.

上記の問題を解決するために、本製造方法の一観点によれば、第1ピッチで配置された導電性パッドを有する第1領域と少なくとも一方向で前記第1ピッチよりも長い寸法を有する第2領域とを有する半導体基板上に、ネガ型フォトレジスト膜を形成する工程と、前記第1領域に対応する第3領域に配置され前記導電性パッドに対応する複数のバンプパターンと、前記第2領域に対応する第4領域に配置され前記バンプパターンの幅より狭い幅を有する第1追加パターンとを有する第1フォトマスクを介して、前記ネガ型フォトレジスト膜に露光光を照射する工程と、前記露光光を照射する工程の後に、前記ネガ型フォトレジスト膜を現像して、前記バンプパターンに対応する開口を前記ネガ型フォトレジスト膜に形成する工程と、前記開口に導電性の電極を形成する工程と、前記電極の形成後に、前記ネガ型フォトレジスト膜を除去する工程とを有する半導体装置の製造方法が提供される。   In order to solve the above problem, according to one aspect of the present manufacturing method, a first region having conductive pads arranged at a first pitch and a length longer than the first pitch in at least one direction. Forming a negative photoresist film on a semiconductor substrate having two regions, a plurality of bump patterns disposed in a third region corresponding to the first region and corresponding to the conductive pad, and the second Irradiating the negative photoresist film with exposure light through a first photomask having a first additional pattern disposed in a fourth region corresponding to the region and having a width smaller than that of the bump pattern; After the step of irradiating the exposure light, developing the negative photoresist film to form an opening corresponding to the bump pattern in the negative photoresist film; and Forming a conductive electrode, after formation of the electrode, a method of manufacturing a semiconductor device and a step of removing the negative photoresist film is provided.

開示の方法によれば、電極群が配置されない空き領域に発生するネガ型フォトレジスト膜の残渣を抑制することができる。   According to the disclosed method, it is possible to suppress a residue of a negative photoresist film that occurs in an empty area where no electrode group is disposed.

図1は、実施の形態1の半導体装置の製造方法を説明する工程断面図である。FIG. 1 is a process cross-sectional view illustrating the method for manufacturing the semiconductor device of the first embodiment. 図2は、実施の形態1の半導体装置の製造方法を説明する工程断面図である。FIG. 2 is a process cross-sectional view illustrating the method for manufacturing the semiconductor device of the first embodiment. 図3は、実施の形態1の半導体装置の製造方法を説明する工程断面図である。FIG. 3 is a process cross-sectional view illustrating the method for manufacturing the semiconductor device of the first embodiment. 図4は、実施の形態1の半導体装置の製造方法を説明する工程断面図である。FIG. 4 is a process cross-sectional view illustrating the method for manufacturing the semiconductor device of the first embodiment. 図5は、導電性パッドが形成された半導体基板の平面図の一例である。FIG. 5 is an example of a plan view of a semiconductor substrate on which conductive pads are formed. 図6は、第1フォトマスクの一例を説明する図である。FIG. 6 is a diagram illustrating an example of the first photomask. 図7は、パターンの幅を説明する図である。FIG. 7 is a diagram for explaining the width of the pattern. 図8は、第1追加パターンに対応する開口が形成されない理由を説明する図である。FIG. 8 is a diagram for explaining the reason why the opening corresponding to the first additional pattern is not formed. 図9は、ネガ型フォトレジスト膜の残渣が発生するメカニズムを説明する図である。FIG. 9 is a diagram for explaining a mechanism for generating a residue of a negative photoresist film. 図10は、第2フォトマスクを説明する図である。FIG. 10 is a diagram illustrating the second photomask. 図11は、第2追加パターンの部分拡大図である。FIG. 11 is a partially enlarged view of the second additional pattern. 図12は、実施の形態3のフォトマスクの一例を説明する平面図である。FIG. 12 is a plan view illustrating an example of the photomask of Embodiment 3. 図13は、図12に示す領域Cの拡大図である。FIG. 13 is an enlarged view of region C shown in FIG. 図14は、第3追加パターンの代わりに外縁領域に配置される追加パターンの一例を示す図である。FIG. 14 is a diagram illustrating an example of an additional pattern arranged in the outer edge region instead of the third additional pattern. 図15は、実施の形態4のフォトマスクの一例を説明する平面図である。FIG. 15 is a plan view illustrating an example of the photomask of Embodiment 4.

以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一の符号を付し、その説明を省略する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the technical scope of the present invention is not limited to these embodiments, but extends to the matters described in the claims and equivalents thereof. Note that, even if the drawings are different, corresponding parts are denoted by the same reference numerals, and description thereof is omitted.

(実施の形態1)
(1)製造方法
図1〜4は、実施の形態1の半導体装置の製造方法を説明する工程断面図である。
(Embodiment 1)
(1) Manufacturing Method FIGS. 1 to 4 are process cross-sectional views illustrating a method for manufacturing the semiconductor device of the first embodiment.

(1−1)前工程(図1(a)参照)
先ず、半導体基板12(例えば、Si基板)に集積回路30を形成する。
(1-1) Previous process (see FIG. 1 (a))
First, the integrated circuit 30 is formed on the semiconductor substrate 12 (for example, Si substrate).

具体的には、半導体基板12の表面にトランジスタ等のデバイス(図示せず)を形成しその後、半導体基板12上に配線層32を形成する。配線層32は例えば、層間絶縁膜と、層間絶縁膜に形成された配線(ビアを含む)とを有する層である。層間絶縁膜に形成された配線は、半導体基板に形成されたデバイスに接続される。   Specifically, a device such as a transistor (not shown) is formed on the surface of the semiconductor substrate 12, and then a wiring layer 32 is formed on the semiconductor substrate 12. The wiring layer 32 is, for example, a layer having an interlayer insulating film and wiring (including vias) formed in the interlayer insulating film. The wiring formed in the interlayer insulating film is connected to a device formed on the semiconductor substrate.

最上層の層間絶縁膜には、端子34(例えば、Alパッド)が形成される。端子34は例えば、集積回路30の外部端子である。最上層の層間絶縁膜には更に、端子34で覆われていない部分および端子34の外周部を覆うカバー膜36(例えば、SiN膜)が形成される。尚、図1(a)では、カバー膜36のうち端子34の外周部を覆う部分は省略されている。   Terminals 34 (for example, Al pads) are formed in the uppermost interlayer insulating film. For example, the terminal 34 is an external terminal of the integrated circuit 30. Further, a cover film 36 (for example, a SiN film) that covers a portion not covered with the terminal 34 and an outer peripheral portion of the terminal 34 is formed on the uppermost interlayer insulating film. In FIG. 1A, a portion of the cover film 36 that covers the outer peripheral portion of the terminal 34 is omitted.

(1−2)導電性パッドの形成工程(図1(b)〜図3(a)参照)
次に、集積回路30が形成された半導体基板12の上に導電性パッドを形成する。該導電性パッドは、例えばUBM(under bump metal)である。
(1-2) Step of forming conductive pad (see FIGS. 1B to 3A)
Next, a conductive pad is formed on the semiconductor substrate 12 on which the integrated circuit 30 is formed. The conductive pad is, for example, UBM (under bump metal).

図1(b)〜図3(a)は、導電性パッドの形成工程の一例を説明する図である。まず端子34が形成された配線層32(図1(b)参照)の上に例えば、ポリイミド38を塗布する。ポリイミド38は、ネガ型の感光材料である。   FIG. 1B to FIG. 3A are diagrams for explaining an example of a conductive pad forming process. First, for example, polyimide 38 is applied on the wiring layer 32 (see FIG. 1B) where the terminals 34 are formed. The polyimide 38 is a negative photosensitive material.

図1(c)に示すようにポリイミド38に、フォトマスク(レチクル)40aを介して露光光42aを照射する。この照射により、ポリイミド38のうち端子34の中央を覆う部分が露光される。   As shown in FIG. 1C, the polyimide 38 is irradiated with exposure light 42a through a photomask (reticle) 40a. By this irradiation, a portion of the polyimide 38 covering the center of the terminal 34 is exposed.

尚、図1(c)では、フォトマスク40aの遮光膜(例えば、Cr膜)だけが示され、フォトマスク40aの基板(例えば、石英板)は省略されている。後述する他のフォトマスク(レチクル)についても同様である。   In FIG. 1C, only the light shielding film (for example, Cr film) of the photomask 40a is shown, and the substrate (for example, quartz plate) of the photomask 40a is omitted. The same applies to other photomasks (reticles) described later.

露光光42aの照射後、ポリイミド38を現像して、図1(d)に示すように、端子34の中央部を露出させる開口44aをポリイミド38に形成する。ポリイミド38の現像後、ポリイミド38を加熱してキュアする。このキュアにより、ポリイミド38は若干薄くなる。   After irradiation with the exposure light 42a, the polyimide 38 is developed to form an opening 44a in the polyimide 38 that exposes the central portion of the terminal 34, as shown in FIG. After the development of the polyimide 38, the polyimide 38 is heated and cured. By this curing, the polyimide 38 becomes slightly thin.

その後、開口44aが形成された半導体基板12上にシード層(図示せず)を、例えばスパッタにより形成する。シード層は例えば、Ti膜とCu膜の積層膜である。   Thereafter, a seed layer (not shown) is formed on the semiconductor substrate 12 in which the opening 44a is formed, for example, by sputtering. The seed layer is, for example, a laminated film of a Ti film and a Cu film.

シード層が形成された半導体基板12(図2(a)参照)上に、フォトレジスト46を塗布する。フォトレジスト46は例えば、ポジ型のフォトレジストである。   A photoresist 46 is applied on the semiconductor substrate 12 (see FIG. 2A) on which the seed layer is formed. The photoresist 46 is, for example, a positive type photoresist.

このフォトレジスト46に、フォトマスク40b(図2(b)参照)を介して露光光42bを照射する。この照射により、フォトレジスト46のうち端子34の中央部を覆う部分と該部分の近傍が露光される。   The photoresist 46 is irradiated with exposure light 42b through a photomask 40b (see FIG. 2B). By this irradiation, a portion of the photoresist 46 that covers the central portion of the terminal 34 and the vicinity of the portion are exposed.

露光光42bの照射後、フォトレジスト46を現像して、図2(c)に示すように、端子34の中央部と該中央部の近傍を露出させる開口44bを、フォトレジスト46に形成する。   After the exposure light 42b is irradiated, the photoresist 46 is developed to form an opening 44b in the photoresist 46 that exposes the central portion of the terminal 34 and the vicinity of the central portion, as shown in FIG.

次に図2(d)に示すように、上述したシード層を陰極とする電解メッキにより、開口44b内に導電性パッド6を形成する。導電性パッド6は、端子34を介して半導体基板12の集積回路30に接続される。導電性パッド6は例えば、表面がAuで覆われたNi層である。導電性パッド6は、Cu層であってもよい。   Next, as shown in FIG. 2D, the conductive pad 6 is formed in the opening 44b by electrolytic plating using the seed layer as a cathode described above. The conductive pad 6 is connected to the integrated circuit 30 of the semiconductor substrate 12 through the terminal 34. The conductive pad 6 is, for example, a Ni layer whose surface is covered with Au. The conductive pad 6 may be a Cu layer.

その後、フォトレジスト46を、例えばレジスト剥離液により除去する(図3(a)参照)。更にシード層を例えば、メッキ層をマスクとしてウェットエッチングにより除去する。   Thereafter, the photoresist 46 is removed by, for example, a resist stripping solution (see FIG. 3A). Further, the seed layer is removed by wet etching, for example, using the plating layer as a mask.

図5は、導電性パッド6が形成された半導体基板12の平面図の一例である。導電性パッド6が形成された半導体基板12は、半導体チップ(ダイ)に対応するチップ領域10と、ダイシングライン11とを有する。チップ領域10は、第1方向2aに第1ピッチ4aで配置され、更に第1方向2aとは異なる第3方向2cに第3ピッチ4cで配置された導電性パッド6を有する第1領域8aを含む。第1方向2aは例えば、第3方向2cに直交する方向である。   FIG. 5 is an example of a plan view of the semiconductor substrate 12 on which the conductive pads 6 are formed. The semiconductor substrate 12 on which the conductive pads 6 are formed has a chip region 10 corresponding to a semiconductor chip (die) and a dicing line 11. The chip region 10 includes a first region 8a having conductive pads 6 arranged at a first pitch 4a in the first direction 2a and further arranged at a third pitch 4c in a third direction 2c different from the first direction 2a. Including. The first direction 2a is, for example, a direction orthogonal to the third direction 2c.

チップ領域10は更に、第1方向2aおよび第3方向2cの少なくとも一方向(図1に示す例では第3方向2c)で、第1ピッチ4aおよび第3ピッチ4cのいずれよりも長い寸法W0を有する第2領域8bを含む。第2領域8bは複数の方向で、第1ピッチ4aおよび第3ピッチ4cのいずれよりも長い寸法を有してもよい。   The chip region 10 further has a dimension W0 longer than any of the first pitch 4a and the third pitch 4c in at least one direction (the third direction 2c in the example shown in FIG. 1) of the first direction 2a and the third direction 2c. The second region 8b is included. The second region 8b may have a dimension longer than both the first pitch 4a and the third pitch 4c in a plurality of directions.

導電性パッド6のピッチ4a,4cは例えば、100μm以上400μm以下(或いは、150μm以上300μm)である。導電性パッド6の幅は例えば、50μm以上300μm以下(或いは、100μm以上200μm以下)である。第2領域8bの一辺は例えば、200μm以上(或いは、250μm以上)である。   The pitches 4a and 4c of the conductive pads 6 are, for example, 100 μm or more and 400 μm or less (or 150 μm or more and 300 μm). The width of the conductive pad 6 is, for example, 50 μm or more and 300 μm or less (or 100 μm or more and 200 μm or less). One side of the second region 8b is, for example, 200 μm or more (or 250 μm or more).

導電性パッド6のピッチ(周期)の一例は、例えば200μmである。導電性パッド6の幅の一例は、例えば150μmである。第2領域8bの一例は、例えば短辺が275μmで長辺が350μmの矩形領域である。   An example of the pitch (period) of the conductive pads 6 is, for example, 200 μm. An example of the width of the conductive pad 6 is 150 μm, for example. An example of the second region 8b is a rectangular region having a short side of 275 μm and a long side of 350 μm, for example.

なお図5の破線は各領域の境界であり、実在する物ではない。後述する図6等についても、同様である。   In addition, the broken line of FIG. 5 is a boundary of each area | region, and is not a real thing. The same applies to FIG. 6 described later.

(1−3)ネガ型フォトレジスト膜の形成(図3(b)参照)
導電性パッド6が形成された半導体基板12上に、ネガ型のフォトレジスト膜14(図3(b)参照)を形成する。ネガ型フォトレジスト膜14は例えば、ドライフィルムレジストである。なおフォトレジスト膜とは、フィルム状のフォトレジストのことである。
(1-3) Formation of negative photoresist film (see FIG. 3B)
A negative photoresist film 14 (see FIG. 3B) is formed on the semiconductor substrate 12 on which the conductive pads 6 are formed. The negative photoresist film 14 is, for example, a dry film resist. The photoresist film is a film-like photoresist.

具体的には例えば、厚さ20μm以上80μm以下(又は、40μm以上60μm以下)のドライフィルムレジストを、半導体基板12にラミネートする。その後、ドライフィルムレジストと半導体基板12を120℃〜180℃(例えば、150℃)で加熱して、ドライフィルムレジストを半導体基板12に接着する。   Specifically, for example, a dry film resist having a thickness of 20 μm to 80 μm (or 40 μm to 60 μm) is laminated on the semiconductor substrate 12. Thereafter, the dry film resist and the semiconductor substrate 12 are heated at 120 ° C. to 180 ° C. (for example, 150 ° C.) to adhere the dry film resist to the semiconductor substrate 12.

(1−4)ネガ型フォトレジスト膜の露光(図3(c)参照)
半導体基板12上のネガ型フォトレジスト膜14に、第1フォトマスク20a(図3(c)参照)を介して、露光光22を照射する。露光は、例えばステッパーにより行われる。露光倍率は例えば、等倍率である。露光光22は例えば、G線、H線およびI線の何れかを含む紫外線である。
(1-4) Exposure of negative photoresist film (see FIG. 3C)
The negative photoresist film 14 on the semiconductor substrate 12 is irradiated with the exposure light 22 through the first photomask 20a (see FIG. 3C). The exposure is performed by a stepper, for example. The exposure magnification is, for example, equal magnification. The exposure light 22 is, for example, ultraviolet rays including any of G line, H line, and I line.

図6は、第1フォトマスク20aの一例を説明する図である。図6(a)は、第1フォトマスク20aの平面図の一例である。図6(b)は、図6(a)に示す領域Aの拡大図である。   FIG. 6 is a diagram illustrating an example of the first photomask 20a. FIG. 6A is an example of a plan view of the first photomask 20a. FIG. 6B is an enlarged view of the region A shown in FIG.

第1フォトマスク20aは、パターン領域48と、パターン領域48の外縁に沿って延在する外縁領域50とを有する。パターン領域48は、半導体基板12のチップ領域10(図5参照)に対応する領域である。   The first photomask 20 a has a pattern region 48 and an outer edge region 50 that extends along the outer edge of the pattern region 48. The pattern region 48 is a region corresponding to the chip region 10 (see FIG. 5) of the semiconductor substrate 12.

パターン領域48は、第3領域8cと第4領域8dとを有する。第3領域8cは、半導体基板12の第1領域8a(図5参照)に対応する領域である。第4領域8dは、半導体基板12の第2領域8b(図5参照)に対応する領域である。第1フォトマスク20aは更に、外縁領域50を囲む遮光膜52を有する。   The pattern region 48 includes a third region 8c and a fourth region 8d. The third region 8c is a region corresponding to the first region 8a (see FIG. 5) of the semiconductor substrate 12. The fourth region 8d is a region corresponding to the second region 8b (see FIG. 5) of the semiconductor substrate 12. The first photomask 20 a further includes a light shielding film 52 surrounding the outer edge region 50.

第1フォトマスク20aは、第3領域8cに配置された複数のバンプパターン16を有する。バンプパターン16は、半導体基板12の導電性パッド6(図5参照)に対応するパターンである。   The first photomask 20a has a plurality of bump patterns 16 arranged in the third region 8c. The bump pattern 16 is a pattern corresponding to the conductive pad 6 (see FIG. 5) of the semiconductor substrate 12.

第1フォトマスク20aは更に、第4領域8dに配置された複数の第1追加パターン18a(図6(b)参照)を有する。第1追加パターン18aは、バンプパターン16の幅W1(図6(a)参照)より狭い幅W2(図6(b)参照)を有するパターンである。バンプパターン16および第1追加パターン18aは遮光膜を有し、露光光22を遮光するパターンである(後述する他のパターンについても、同様)。   The first photomask 20a further includes a plurality of first additional patterns 18a (see FIG. 6B) arranged in the fourth region 8d. The first additional pattern 18a is a pattern having a width W2 (see FIG. 6B) narrower than the width W1 of the bump pattern 16 (see FIG. 6A). The bump pattern 16 and the first additional pattern 18a have a light shielding film and shield the exposure light 22 (the same applies to other patterns described later).

第1追加パターン18aは好ましくは、ネガ型フォトレジスト膜14に開口を形成しないダミーパターンである。従って、第1追加パターン18aの幅W2は好ましくは、ネガ型フォトレジスト膜14の解像度以下である。   The first additional pattern 18 a is preferably a dummy pattern that does not form an opening in the negative photoresist film 14. Accordingly, the width W2 of the first additional pattern 18a is preferably less than or equal to the resolution of the negative photoresist film 14.

―パターンの幅―
図7は、パターンの幅を説明する図である。パターンの幅とは、パターンPの短手方向の一端から他端までの寸法W(距離)である。ただし、パターンが真円の場合、パターンの幅とは直径のことである。
-Pattern width-
FIG. 7 is a diagram for explaining the width of the pattern. The width of the pattern is a dimension W (distance) from one end to the other end of the pattern P in the short direction. However, when the pattern is a perfect circle, the width of the pattern is the diameter.

(1−5)現像工程(図3(d)参照)
露光光22が照射されたネガ型フォトレジスト膜14を現像して、バンプパターン16(図6(a)参照)に対応する開口24をネガ型フォトレジスト膜14に形成する。現像液は例えば、炭酸ナトリウムを含む水溶液である。
(1-5) Development process (see FIG. 3D)
The negative photoresist film 14 irradiated with the exposure light 22 is developed, and an opening 24 corresponding to the bump pattern 16 (see FIG. 6A) is formed in the negative photoresist film 14. The developer is, for example, an aqueous solution containing sodium carbonate.

上述したように、第1追加パターン18aは、ネガ型フォトレジスト膜14に開口を形成しないパターンである。従って、ネガ型フォトレジスト膜14には、第1追加パターン18aに対応する開口は形成されない。後述する第2追加パターン18b〜第4追加パターン18dについても同様である。   As described above, the first additional pattern 18 a is a pattern that does not form an opening in the negative photoresist film 14. Therefore, no opening corresponding to the first additional pattern 18 a is formed in the negative photoresist film 14. The same applies to the second additional pattern 18b to the fourth additional pattern 18d described later.

図8は、第1追加パターン18aに対応する開口が形成されない理由を説明する図である。図8(a)は、バンプパターン16の近傍の露光を説明する図である。図8(b)は、第1追加パターン18aの近傍の露光を説明する図である。   FIG. 8 is a diagram for explaining the reason why the opening corresponding to the first additional pattern 18a is not formed. FIG. 8A is a view for explaining exposure in the vicinity of the bump pattern 16. FIG. 8B is a diagram illustrating exposure in the vicinity of the first additional pattern 18a.

バンプパターン16の近傍を通過す露光光22は、図8(a)に示すように、ネガ型フォトレジスト膜14の表面に影54aを形成する。従って、バンプパターン16の直下の領域56では、ネガ型フォトレジスト膜14は架橋反応を殆ど起こさない。   The exposure light 22 passing near the bump pattern 16 forms a shadow 54a on the surface of the negative photoresist film 14 as shown in FIG. Accordingly, in the region 56 immediately below the bump pattern 16, the negative photoresist film 14 hardly causes a crosslinking reaction.

従って領域56は、現像液に対して不溶化しない。その結果、バンプパターン16の直下の領域56は現像液により除去され、開口24が形成される。   Accordingly, the region 56 is not insolubilized in the developer. As a result, the region 56 immediately below the bump pattern 16 is removed by the developer, and the opening 24 is formed.

一方、第1追加パターン18aの近傍を通過す露光光22は、図8(b)に示すように、ネガ型フォトレジスト膜14の表面に小さな影54bを形成する。この影54bの下側には、露光光22の散乱光58が大量に回り込む。この散乱光58により第1追加パターン18aの下側では、露光量が感光閾値(レジストが除去されなくなる露光量の最小値)を容易に超えてしまう。その結果、第1追加パターン18aの下側ではネガ型フォトレジスト膜14が不溶化し、第1追加パターン18aに対応する開口は形成されない。   On the other hand, the exposure light 22 passing near the first additional pattern 18a forms a small shadow 54b on the surface of the negative photoresist film 14 as shown in FIG. 8B. A large amount of scattered light 58 of the exposure light 22 travels below the shadow 54b. Due to the scattered light 58, the exposure amount below the first additional pattern 18a easily exceeds the photosensitive threshold value (the minimum exposure amount at which the resist is not removed). As a result, the negative photoresist film 14 is insolubilized below the first additional pattern 18a, and no opening corresponding to the first additional pattern 18a is formed.

なお、第1追加パターン18aがある程度大きい場合には、影54bの下側の領域のうちネガ型フォトレジスト膜14の表面近接では、散乱光58による露光量が感光閾値を超えないことがある。この場合には、ネガ型フォトレジスト膜14の表面に窪み(ネガ型フォトレジスト膜14を貫通しない凹所)が形成される。この窪みは、後述するように、半導体装置の形成には悪影響を及ぼさない。   When the first additional pattern 18a is large to some extent, the exposure amount by the scattered light 58 may not exceed the photosensitive threshold value in the vicinity of the surface of the negative photoresist film 14 in the region below the shadow 54b. In this case, a depression (a recess that does not penetrate the negative photoresist film 14) is formed on the surface of the negative photoresist film 14. As will be described later, this depression does not adversely affect the formation of the semiconductor device.

(1−6)バンプ形成工程(図4(a)〜図4(b)参照)
ネガ型のフォトレジスト膜14の開口24に、導電性の突起電極26(図4(b)参照)を形成する。
(1-6) Bump formation process (refer to Drawing 4 (a)-Drawing 4 (b))
A conductive protruding electrode 26 (see FIG. 4B) is formed in the opening 24 of the negative photoresist film 14.

具体的には例えば、ネガ型フォトレジスト膜14上に、半田粒子とフラックスとを有する半田ペーストを塗布する。半田ペーストの塗布により、開口24(図3(d)参照)に半田ペーストが充填される。その後、ネガ型フォトレジスト膜14の表面上の半田ペーストをスキージにより除去する。すると、図4(a)に示すように、開口24内に孤立した半田ペースト61が形成される。   Specifically, for example, a solder paste having solder particles and flux is applied onto the negative photoresist film 14. By applying the solder paste, the opening 24 (see FIG. 3D) is filled with the solder paste. Thereafter, the solder paste on the surface of the negative photoresist film 14 is removed with a squeegee. Then, an isolated solder paste 61 is formed in the opening 24 as shown in FIG.

この半田ペースト61に含まれる半田粒子をリフローにより凝集させて、図4(b)に示すように突起電極(すなわち、半田バンプ)26を形成する。   The solder particles contained in the solder paste 61 are aggregated by reflow to form protruding electrodes (that is, solder bumps) 26 as shown in FIG.

(1−7)剥離工程(図4(c)参照)
突起電極26の形成後、ネガ型フォトレジスト膜14を除去する。
(1-7) Peeling step (see FIG. 4C)
After forming the protruding electrode 26, the negative photoresist film 14 is removed.

具体的には例えば、突起電極26が形成された半導体基板12を剥離液に浸し、ネガ型フォトレジスト膜14を剥離する。剥離液は例えば、水酸化カリウム(又は、水酸化ナトリウム)を含むアルカリ性水溶液である。   Specifically, for example, the negative photoresist film 14 is peeled off by immersing the semiconductor substrate 12 on which the protruding electrodes 26 are formed in a stripping solution. The stripping solution is, for example, an alkaline aqueous solution containing potassium hydroxide (or sodium hydroxide).

ネガ型フォトレジスト膜14は、残渣を残さずに除去される。これは、露光光22が第1追加パターン18aにより減光され、ネガ型フォトレジスト膜14の不溶化が抑制されるためである(「(3)残渣の抑制」参照)。   The negative photoresist film 14 is removed without leaving a residue. This is because the exposure light 22 is attenuated by the first additional pattern 18a and the insolubilization of the negative photoresist film 14 is suppressed (see “(3) Residue suppression”).

上述したように、ネガ型フォトレジスト膜14には、第1追加パターン18aに対応する窪みが生じることがある。第1追加パターン18aが小さく窪みが浅い場合には、半田ペーストは窪みに充填されない。第1追加パターン18aがある程度大きい場合には窪みが深くなり、半田ペーストが窪みに充填される。充填された半田ペーストに含まれる半田粒子はリフローにより凝集して、半田の塊になる。この半田の塊が、半導体基板12上から除去されないと半導体装置の歩留りが低下する。   As described above, the negative photoresist film 14 may have a recess corresponding to the first additional pattern 18a. When the first additional pattern 18a is small and the dent is shallow, the solder paste is not filled in the dent. When the first additional pattern 18a is large to some extent, the dent becomes deeper and the solder paste is filled into the dent. Solder particles contained in the filled solder paste are aggregated by reflow to form a solder lump. If the solder lump is not removed from the semiconductor substrate 12, the yield of the semiconductor device is lowered.

しかし、窪み内で凝集した半田ペーストは、剥離工程の間にネガ型フォトレジスト膜14と共に除去される。従って、第1追加パターン18aにより形成される窪みは、半導体装置の形成に悪影響を及ぼさない。   However, the solder paste aggregated in the recess is removed together with the negative photoresist film 14 during the peeling process. Accordingly, the depression formed by the first additional pattern 18a does not adversely affect the formation of the semiconductor device.

なお、第1追加パターン18aにより形成される窪みが万一、ネガ型フォトレジスト膜14を貫通すると、ポリイミド38上に半田の塊が形成される。しかし半田とポリイミドの密着性は悪いので、この様な半田の塊を除去することは容易である。   Note that if a depression formed by the first additional pattern 18 a penetrates the negative photoresist film 14, a solder lump is formed on the polyimide 38. However, since the adhesion between the solder and the polyimide is poor, it is easy to remove such a lump of solder.

(1−8)後工程
まず、蟻酸雰囲気中で突起電極26を加熱して、突起電極表面の酸化膜を除去しつつ突起電極26の形状を球形に近づける。
(1-8) Post-process First, the protruding electrode 26 is heated in a formic acid atmosphere, and the shape of the protruding electrode 26 is made close to a sphere while removing the oxide film on the surface of the protruding electrode.

その後、ダイシングライン11に沿って半導体基板12を切断して、半導体チップを形成する。   Thereafter, the semiconductor substrate 12 is cut along the dicing line 11 to form a semiconductor chip.

最後にこの半導体チップをパッケージに格納して、半導体装置を完成する。突起電極26は例えば、半導体装置の外部接続端子である。   Finally, the semiconductor chip is stored in a package to complete the semiconductor device. The protruding electrode 26 is, for example, an external connection terminal of the semiconductor device.

(2)第1フォトマスク
以上の説明では、第1フォトマスク20aの構造を半導体基板12(図5参照)の構造に関連付けて説明した。ここでは、第1フォトマスク20aの構造を、半導体基板12の構造とは無関係に説明する。
(2) First Photomask In the above description, the structure of the first photomask 20a has been described in relation to the structure of the semiconductor substrate 12 (see FIG. 5). Here, the structure of the first photomask 20a will be described regardless of the structure of the semiconductor substrate 12.

第1フォトマスク20aは、図6(a)に示すように、第3領域8cに配置された複数のバンプパターン16を有する。バンプパターン16は、第2方向2bに第2ピッチ4bで配置される。バンプパターン16は更に、第2方向2bとは異なる第4方向2dに第4ピッチ4dで配置される。   As shown in FIG. 6A, the first photomask 20a has a plurality of bump patterns 16 arranged in the third region 8c. The bump patterns 16 are arranged at the second pitch 4b in the second direction 2b. The bump pattern 16 is further arranged at a fourth pitch 4d in a fourth direction 2d different from the second direction 2b.

第1フォトマスク20aは更に、第4領域8dに配置され、バンプパターン16の幅W1より狭い幅W2を有する第1追加パターン18aを含む。第4領域8dは、少なくとも一方向(図6(a)の例では第4方向2d)で、第2ピッチ4bおよび第4ピッチ4dのいずれよりも長い寸法(図6(a)の例の例ではW8)を有する。   The first photomask 20a further includes a first additional pattern 18a that is disposed in the fourth region 8d and has a width W2 that is narrower than the width W1 of the bump pattern 16. The fourth region 8d has a dimension that is longer than at least one of the second pitch 4b and the fourth pitch 4d in at least one direction (the fourth direction 2d in the example of FIG. 6A) (an example of the example of FIG. 6A). W8).

第1追加パターン18aは例えば、図6(b)に示すように、第5方向2eに第5ピッチで配置される。第1追加パターン18aは更に、第5方向2eとは異なる第6方向2fに第6ピッチで配置される。第5方向2eは例えば、第6方向2fに直交する方向である。   For example, as shown in FIG. 6B, the first additional pattern 18a is arranged at the fifth pitch in the fifth direction 2e. The first additional pattern 18a is further arranged at a sixth pitch in a sixth direction 2f different from the fifth direction 2e. For example, the fifth direction 2e is a direction orthogonal to the sixth direction 2f.

第1追加パターン18aの第5方向2eの第5ピッチは好ましくは、バンプパターン16の第2ピッチ4bおよび第4ピッチ4dより狭いピッチである。同様に、第1追加パターン18aの第6方向2fのピッチは好ましくは、バンプパターン16の第2ピッチ4bおよび第4ピッチ4dより狭いピッチである。ただし、第1追加パターン18aはランダムに配置されてもよい。   The fifth pitch of the first additional pattern 18a in the fifth direction 2e is preferably narrower than the second pitch 4b and the fourth pitch 4d of the bump pattern 16. Similarly, the pitch of the first additional pattern 18a in the sixth direction 2f is preferably narrower than the second pitch 4b and the fourth pitch 4d of the bump pattern 16. However, the first additional pattern 18a may be randomly arranged.

バンプパターン16のピッチ4b,4dは例えば、100μm以上400μm以下(或いは、150μm以上300μm以下)である。バンプパターン16の幅W1は例えば、50μm以上300μm以下(或いは、100μm以上200μm以下)である。   The pitches 4b and 4d of the bump pattern 16 are, for example, 100 μm or more and 400 μm or less (or 150 μm or more and 300 μm or less). The width W1 of the bump pattern 16 is, for example, 50 μm or more and 300 μm or less (or 100 μm or more and 200 μm or less).

第4領域8dの一辺は例えば、200μm以上(或いは、250μm以上)である。   One side of the fourth region 8d is, for example, 200 μm or more (or 250 μm or more).

第1追加パターン18aの第5ピッチおよび第6ピッチは例えば、10μm以上40μm以下(或いは、15μm以上30μm以下)である。第1追加パターン18aの幅W2は例えば、5μm以上20μm以下(或いは、7μm以上15μm以下)である。   The fifth pitch and the sixth pitch of the first additional pattern 18a are, for example, 10 μm or more and 40 μm or less (or 15 μm or more and 30 μm or less). The width W2 of the first additional pattern 18a is, for example, 5 μm or more and 20 μm or less (or 7 μm or more and 15 μm or less).

バンプパターン16のピッチの一例は、例えば200μmである。バンプパターン16の幅W1の一例は、例えば150μmである。   An example of the pitch of the bump pattern 16 is 200 μm, for example. An example of the width W1 of the bump pattern 16 is 150 μm, for example.

第4領域8dの一例は、例えば短辺が275μmで長辺が350μmの矩形領域である。第1追加パターン18aの第5ピッチおよび第6ピッチの一例は、例えば20μmである。第1追加パターン18aの幅W2の一例は、例えば10μmである。   An example of the fourth region 8d is a rectangular region having a short side of 275 μm and a long side of 350 μm, for example. An example of the fifth pitch and the sixth pitch of the first additional pattern 18a is, for example, 20 μm. An example of the width W2 of the first additional pattern 18a is, for example, 10 μm.

(3)残渣の抑制
実施の形態1により、ネガ型フォトレジスト膜の残渣が抑制されるメカニズムを説明する。
(3) Residue suppression The mechanism by which the residue of the negative photoresist film is suppressed according to the first embodiment will be described.

(3−1)レジストパターンの形成
先ず、ネガ型フォトレジストのパターン形成と剥離のメカニズムを説明する。
(3-1) Formation of Resist Pattern First, the mechanism of pattern formation and peeling of a negative photoresist will be described.

ネガ型フォトレジスト膜に露光光が照射されると、ネガ型フォトレジスト膜に含まれる分子が架橋して、ネガ型フォトレジスト膜が現像液に不溶になる。従って、露光光が照射されたネガ型フォトレジスト膜を現像液に浸すと、露光光が照射された部分は除去されず、露光光が照射されなかった部分が除去される。その結果、レジストパターンが形成される。   When the negative photoresist film is irradiated with exposure light, molecules contained in the negative photoresist film are cross-linked and the negative photoresist film becomes insoluble in the developer. Therefore, when the negative photoresist film irradiated with the exposure light is immersed in the developer, the portion irradiated with the exposure light is not removed, and the portion not irradiated with the exposure light is removed. As a result, a resist pattern is formed.

なお、ネガ型フォトレジスト膜は露光光の照射により、不溶化と同時に硬化する。ネガ型フォトレジスト膜の不溶化および硬化は共に、ネガ型フォトレジスト膜に含まれる分子の架橋によってもたらされる。   The negative photoresist film is cured simultaneously with insolubilization by exposure to exposure light. Both insolubilization and curing of the negative photoresist film are caused by cross-linking of molecules contained in the negative photoresist film.

(3−2)レジストパターンの剥離
不溶化したレジストパターンを剥離液に浸すと、レジストパターンは膨潤し基板(例え、半導体基板12)との密着性を失う。その結果、レジストパターンは、複数の剥離片に分裂しながら基板から剥離する。
(3-2) Stripping of resist pattern When an insolubilized resist pattern is immersed in a stripping solution, the resist pattern swells and loses adhesion to the substrate (for example, the semiconductor substrate 12). As a result, the resist pattern is peeled from the substrate while being divided into a plurality of peeling pieces.

(3−3)残渣発生のメカニズム
図9は、ネガ型フォトレジスト膜の残渣が発生するメカニズムを説明する図である。
(3-3) Mechanism of Residue Generation FIG. 9 is a diagram for explaining a mechanism of generating a residue of a negative photoresist film.

今、図9(a)に示すように、バンプパターン16だけを有するフォトマスクを介して、ネガ型フォトレジスト膜14に露光光22を照射する場合を考える。   Now, as shown in FIG. 9A, consider the case where the negative photoresist film 14 is irradiated with the exposure light 22 through a photomask having only the bump pattern 16.

ネガ型フォトレジスト膜14のうちバンプパターン16に挟まれた第1部分62aにおける露光光22の強度は、ネガ型フォトレジスト膜14のうちバンプパターン16に挟まれない第2部分62bにおける露光光22の強度と略同じである。従って、突起電極26(図9(b)参照)に挟まれる第1部分62aと突起電極26に挟まれない第2部分62bは同程度に不溶化して、レジストパターンを形成する。ここで、バンプパターン16に挟まれない第2部分62bは、ネガ型フォトレジスト膜14のうち第1フォトマスク20aの第4領域8dの下方に位置する領域である。   The intensity of the exposure light 22 in the first portion 62a sandwiched between the bump patterns 16 in the negative photoresist film 14 is such that the exposure light 22 in the second portion 62b in the negative photoresist film 14 that is not sandwiched between the bump patterns 16. The strength is almost the same. Accordingly, the first portion 62a sandwiched between the projecting electrodes 26 (see FIG. 9B) and the second portion 62b not sandwiched between the projecting electrodes 26 are insolubilized to the same extent to form a resist pattern. Here, the second portion 62b not sandwiched between the bump patterns 16 is a region located below the fourth region 8d of the first photomask 20a in the negative photoresist film 14.

突起電極26の形成後、図9(b)に示すように、不溶化したネガ型フォトレジスト膜14を剥離液64に浸すと、突起電極26に挟まれた第1部分62aには剥離液64が、ネガ型フォトレジスト膜14の表面と側面から侵入する。その結果、ネガ型フォトレジスト膜14が十分に膨潤して、半導体基板12から容易に剥離する。従って、突起電極26の間には、残渣が発生し難い。なお図9(b)の矢印66は、ネガ型フォトレジスト膜14に侵入した剥離液64を示している。   After the bump electrode 26 is formed, as shown in FIG. 9B, when the insolubilized negative photoresist film 14 is immersed in the stripping solution 64, the stripping solution 64 is applied to the first portion 62a sandwiched between the bump electrodes 26. Invade from the surface and side surface of the negative photoresist film 14. As a result, the negative photoresist film 14 is sufficiently swollen and easily peeled off from the semiconductor substrate 12. Therefore, a residue is hardly generated between the protruding electrodes 26. Note that an arrow 66 in FIG. 9B indicates the stripping solution 64 that has entered the negative photoresist film 14.

一方、突起電極26に挟まれない第2部分62bには、剥離液64は主にネガ型フォトレジスト膜14の表面だけから侵入する。従って、ネガ型フォトレジスト膜14は十分に膨潤することができない。その結果、図9(c)に示すように、突起電極26に挟まれない領域には、半導体基板12に固着した残渣72が発生する。残渣72が発生すると、半導体装置の歩留りが低下する。   On the other hand, the stripping solution 64 penetrates only from the surface of the negative photoresist film 14 into the second portion 62 b not sandwiched between the protruding electrodes 26. Therefore, the negative photoresist film 14 cannot swell sufficiently. As a result, as shown in FIG. 9C, a residue 72 fixed to the semiconductor substrate 12 is generated in a region not sandwiched between the protruding electrodes 26. When the residue 72 is generated, the yield of the semiconductor device is reduced.

(3−4)残渣の抑制
実施の形態1によれば、第1フォトマスク20a内のバンプパターン16の空白領域(図6の第4領域8d)に、第1追加パターン18aが配置される。第1追加パターン18aは、バンプパターン16の空白領域8dを通過する露光光22を減少させる。この露光光22の減少により、バンプパターン16の空白領域8dの下方では、ネガ型フォトレジスト膜14の不溶化および硬化が抑制される。その結果、ネガ型フォトレジスト膜14は膨潤しやすくなる。従って、ネガ型フォトレジスト膜14が半導体基板12から剥離しやすくなり、残渣の発生が抑制される。
(3-4) Residue Reduction According to the first embodiment, the first additional pattern 18a is arranged in the blank area (the fourth area 8d in FIG. 6) of the bump pattern 16 in the first photomask 20a. The first additional pattern 18 a reduces the exposure light 22 that passes through the blank area 8 d of the bump pattern 16. Due to the decrease in the exposure light 22, the insolubilization and curing of the negative photoresist film 14 are suppressed below the blank area 8 d of the bump pattern 16. As a result, the negative photoresist film 14 tends to swell. Therefore, the negative photoresist film 14 is easily peeled off from the semiconductor substrate 12, and the generation of residues is suppressed.

なお、ネガ型フォトレジスト膜14の不溶化および硬化は、均一には抑制されない。例えば、第1追加パターン18aの直下には影54b(図8(b)参照)が形成される。従って第1追加パターン18aの直下では、第1追加パターン18aの周囲より不溶化および硬化が抑制される。   The insolubilization and curing of the negative photoresist film 14 are not uniformly suppressed. For example, a shadow 54b (see FIG. 8B) is formed immediately below the first additional pattern 18a. Accordingly, insolubilization and hardening are suppressed immediately below the first additional pattern 18a from around the first additional pattern 18a.

しかし、第1追加パターン18aが配置された第4領域8d(図6(a)参照)の下側全体としては、ネガ型フォトレジスト膜14の不溶化および硬化が抑制される。その結果、ネガ型フォトレジスト膜14の残渣(以下、レジスト残渣と呼ぶ)の発生が抑制される。   However, as a whole of the lower side of the fourth region 8d (see FIG. 6A) where the first additional pattern 18a is arranged, the insolubilization and curing of the negative photoresist film 14 are suppressed. As a result, the generation of a residue of the negative photoresist film 14 (hereinafter referred to as a resist residue) is suppressed.

―第1追加パターンの単位面積あたりの個数―
第1追加パターン18aの間隔が狭いほど、第1追加パターン18aの影54b(図8(b)参照)の間隔も狭くなる。すると、影54bにより不溶化および硬化が抑制された領域が接近する。その結果、影54bに入らずに不溶化および硬化が進んだ領域が分断され、ネガ型フォトレジスト膜14が膨潤しやすくなる。従って、第1追加パターン18aの間隔は狭いほど好ましい。
-Number of first additional patterns per unit area-
The narrower the interval between the first additional patterns 18a, the narrower the interval between the shadows 54b (see FIG. 8B) of the first additional pattern 18a. Then, the area | region where the insolubilization and hardening were suppressed by the shadow 54b approaches. As a result, the insolubilized and hardened region is divided without entering the shadow 54b, and the negative photoresist film 14 is likely to swell. Therefore, the interval between the first additional patterns 18a is preferably as narrow as possible.

第1追加パターン18aは、ランダムに配置されてもよい。第1追加パターン18aの配置が周期的かランダムであるかに拘わらず、第1追加パターン18aの単位面積あたりの個数は多いほど好ましい。   The first additional pattern 18a may be randomly arranged. Regardless of whether the arrangement of the first additional patterns 18a is periodic or random, it is preferable that the number of the first additional patterns 18a per unit area is larger.

具体的には、第4領域8d(図6(a)参照)における単位面積あたりの第1追加パターン18aの個数は、第3領域8cにおける単位面積あたりのバンプパターン16の個数(=1/{(第2ピッチ4b)×(第4ピッチ4d)})より多いことが好ましい。   Specifically, the number of first additional patterns 18a per unit area in the fourth region 8d (see FIG. 6A) is the number of bump patterns 16 per unit area in the third region 8c (= 1 / { (Second pitch 4b) × (fourth pitch 4d)}) is preferable.

実施の形態1によれば、第1追加パターン18aがバンプパターン16の空白領域8dに配置されるので、空白領域8dを透過する露光光が減光される。従って、突起電極26が形成されない空き領域8b(図5参照)に発生するレジスト残渣の発生を抑制することができる。その結果、半導体装置の歩留りが向上する。   According to the first embodiment, since the first additional pattern 18a is arranged in the blank area 8d of the bump pattern 16, the exposure light transmitted through the blank area 8d is reduced. Therefore, it is possible to suppress the generation of resist residues that occur in the empty area 8b (see FIG. 5) where the protruding electrodes 26 are not formed. As a result, the yield of the semiconductor device is improved.

実施の形態1によれば更に、第1追加パターン18aの幅をネガ型フォトレジスト膜14の解像度以下することで、第1追加パターン18aに対応する開口をネガ型フォトレジスト膜14に形成せずに、レジスト残渣の発生を抑制することができる。   Further, according to the first embodiment, the opening corresponding to the first additional pattern 18a is not formed in the negative photoresist film 14 by reducing the width of the first additional pattern 18a below the resolution of the negative photoresist film 14. Furthermore, the generation of resist residues can be suppressed.

なお、第1追加パターン18aを設けなくても露光条件等によっては、レジスト残渣が発生しないことがある。この様な場合でも、実施の形態1によれば、ネガ型フォトレジスト膜14が剥離しやすくなるので、ネガ型フォトレジスト膜14を剥離液に浸す時間(以下、剥離時間と呼ぶ)を短縮して、スループットを向上させることができる。   Even if the first additional pattern 18a is not provided, a resist residue may not be generated depending on the exposure conditions. Even in such a case, according to the first embodiment, since the negative photoresist film 14 is easily peeled off, the time for immersing the negative photoresist film 14 in the stripper (hereinafter referred to as the stripping time) is shortened. Thus, throughput can be improved.

(実施の形態2)
実施の形態2は、第1フォトマスク20aとは異なる第2フォトマスクを介して、ネガ型フォトレジスト膜に露光光を照射する半導体装置の製造方法である。第2フォトマスクを除けば、実施の形態2の製造方法は、実施の形態1の製造方法と略同じである。従って、実施の形態1と同じ部分については、説明を省略または簡単にする。
(Embodiment 2)
The second embodiment is a method for manufacturing a semiconductor device in which exposure light is irradiated to a negative photoresist film through a second photomask different from the first photomask 20a. Except for the second photomask, the manufacturing method of the second embodiment is substantially the same as the manufacturing method of the first embodiment. Therefore, the description of the same parts as those in Embodiment 1 is omitted or simplified.

図10は、第2フォトマスク20bを説明する図である。図10(a)は、第2フォトマスク20bの平面図の一例である。図10(b)は、図10(a)に示す領域Bの拡大図である。図11は、図10(b)の部分拡大図である。   FIG. 10 is a diagram illustrating the second photomask 20b. FIG. 10A is an example of a plan view of the second photomask 20b. FIG. 10B is an enlarged view of the region B shown in FIG. FIG. 11 is a partially enlarged view of FIG.

図10(a)に示すように、第2フォトマスク20bは、図6(a)を参照して説明した第1フォトマスク20aに類似している。第2フォトマスク20bの第4領域8dには、第1追加パターン18a(図6(b)参照)の代わりに、第2追加パターン18b(図10(b)参照)が配置される。第2追加パターン18bを除けば、第2フォトマスク20bは第1フォトマスク20aと略同じ構造を有している。   As shown in FIG. 10A, the second photomask 20b is similar to the first photomask 20a described with reference to FIG. In the fourth region 8d of the second photomask 20b, a second additional pattern 18b (see FIG. 10B) is arranged instead of the first additional pattern 18a (see FIG. 6B). Except for the second additional pattern 18b, the second photomask 20b has substantially the same structure as the first photomask 20a.

第2追加パターン18bは、図10(b)および図11に示すように、第5方向2eに延在する第1部分28aを有する。第2追加パターン18bは更に、第5方向2eとは異なる第6方向2fに延在し、第1部分28aに交差する第2部分28bを有する。第2追加パターン18bは例えば、遮光膜のパターンである。第5方向2eは例えば、第6方向2fに直交する方向である。   As shown in FIGS. 10B and 11, the second additional pattern 18b has a first portion 28a extending in the fifth direction 2e. The second additional pattern 18b further includes a second portion 28b extending in a sixth direction 2f different from the fifth direction 2e and intersecting the first portion 28a. The second additional pattern 18b is, for example, a light shielding film pattern. For example, the fifth direction 2e is a direction orthogonal to the sixth direction 2f.

第1部分28aは、バンプパターン16の幅W1(図10(a)参照)より狭い幅W3(図10(b)参照)を有するパターンである。第2部分28bは、バンプパターン16の幅W1(図10(a)参照)より狭い幅W4(図10(b)参照)を有するパターンである。第1部分28aおよび第2部分28bは遮光膜を有し、露光光22を遮光するパターンである。   The first portion 28a is a pattern having a width W3 (see FIG. 10B) narrower than the width W1 of the bump pattern 16 (see FIG. 10A). The second portion 28b is a pattern having a width W4 (see FIG. 10B) narrower than the width W1 of the bump pattern 16 (see FIG. 10A). The first portion 28 a and the second portion 28 b have a light shielding film and are patterns that shield the exposure light 22.

第4領域8dの下側では、第2追加パターン18bにより、ネガ型フォトレジスト膜14に照射される露光光22が減少する。従って、レジスト残渣の発生が抑制される。   Under the fourth region 8d, the exposure light 22 irradiated to the negative photoresist film 14 is reduced by the second additional pattern 18b. Therefore, the generation of resist residues is suppressed.

第2追加パターン18bは好ましは、ネガ型フォトレジスト膜14に開口を形成しないダミーパターンである。従って、第1部分28aの幅W3および第2部分28bの幅W4は好ましくは、ネガ型フォトレジスト膜14の解像度以下である。   The second additional pattern 18 b is preferably a dummy pattern that does not form an opening in the negative photoresist film 14. Accordingly, the width W3 of the first portion 28a and the width W4 of the second portion 28b are preferably less than or equal to the resolution of the negative photoresist film 14.

第1部分28aは例えば、図10(b)に示すように、第6方向2fに周期的に配置される。第1部分28aのピッチは好ましくは、バンプパターン16の第2ピッチ4bおよび第4ピッチ4dより狭いピッチである。   For example, as shown in FIG. 10B, the first portion 28a is periodically arranged in the sixth direction 2f. The pitch of the first portions 28a is preferably narrower than the second pitch 4b and the fourth pitch 4d of the bump pattern 16.

同様に第2部分28bは例えば、第5方向2eに周期的に配置される。第2部分28bのピッチは好ましくは、バンプパターン16の第2ピッチ4bおよび第4ピッチ4dより狭いピッチである。第1部分28aおよび第2部分28bは、ランダムに配置されてもよい。   Similarly, the second portion 28b is periodically arranged in the fifth direction 2e, for example. The pitch of the second portion 28b is preferably narrower than the second pitch 4b and the fourth pitch 4d of the bump pattern 16. The first portion 28a and the second portion 28b may be randomly arranged.

配置が周期的かランダムであるかに拘わらず、第6方向2fに沿った単位長あたりの第1部分28aの個数は、一方向(第2方向2bまたは第4方向2d)に沿った単位長あたりのバンプパターン16の個数よりも多いことが好ましい。第2方向2bに沿ったバンプパターン16の単位長あたりの個数は、1/(第2ピッチ4b)である。第4方向2dに沿ったバンプパターン16の単位長あたりの個数は、1/(第4ピッチ4d)である。   Regardless of whether the arrangement is periodic or random, the number of the first portions 28a per unit length along the sixth direction 2f is the unit length along one direction (the second direction 2b or the fourth direction 2d). It is preferable that the number is larger than the number of the bump patterns 16 per unit. The number of bump patterns 16 per unit length along the second direction 2b is 1 / (second pitch 4b). The number of bump patterns 16 per unit length along the fourth direction 2d is 1 / (fourth pitch 4d).

第4領域8dの下側のネガ型フォトレジスト膜14のうち露光光22が照射され不溶化および硬化する領域は、第1部分28aの影により細分化される。すると、不溶化および硬化した領域が膨潤しやすくなり、ネガ型フォトレジスト膜14が更に剥離しやすくなる。従って第1部分28aの単位長あたりの個数を多くすることで、ネガ型フォトレジスト膜14の剥離を更に容易にすることができる。   Of the negative photoresist film 14 on the lower side of the fourth region 8d, the region that is irradiated with the exposure light 22 and insolubilized and hardened is subdivided by the shadow of the first portion 28a. As a result, the insolubilized and hardened region easily swells, and the negative photoresist film 14 becomes more easily peeled off. Therefore, the negative photoresist film 14 can be more easily removed by increasing the number of the first portions 28a per unit length.

同様に、第4領域8dの下側のネガ型フォトレジスト膜14のうち露光光22が照射され不溶化および硬化する領域は、第2部分28bの影により細分化される。すると、不溶化および硬化した領域が膨潤しやすくなり、ネガ型フォトレジスト膜14が更に剥離しやすくなる。従って第2部分28bの単位長あたりの個数を多くすることで、ネガ型フォトレジスト膜14の剥離を更に容易にすることができる。   Similarly, the area of the negative photoresist film 14 below the fourth area 8d that is irradiated with the exposure light 22 and insolubilized and hardened is subdivided by the shadow of the second portion 28b. As a result, the insolubilized and hardened region easily swells, and the negative photoresist film 14 becomes more easily peeled off. Therefore, the negative photoresist film 14 can be more easily removed by increasing the number of the second portions 28b per unit length.

第1部分28aの第6方向2fのピッチおよび第2部分28bの第5方向2eのピッチは例えば、10μm以上40μm(或いは、15μm以上30μm以下)以下である。第1部分28aの幅W3および第2部分28bの幅W4は例えば、5μm以上20μm以下(或いは、7μm以上15μm以下)である。第2部分28bのピッチおよび幅についても、同様である。   The pitch of the first part 28a in the sixth direction 2f and the pitch of the second part 28b in the fifth direction 2e are, for example, 10 μm or more and 40 μm (or 15 μm or more and 30 μm or less). The width W3 of the first portion 28a and the width W4 of the second portion 28b are, for example, 5 μm to 20 μm (or 7 μm to 15 μm). The same applies to the pitch and width of the second portion 28b.

第1部分28aの第6方向2fのピッチおよび第2部分28bの第5方向2eのピッチの一例は、例えば20μmである。第1部分28aの幅W3および第2部分28bの幅W4の一例は、例えば10μmである。   An example of the pitch in the sixth direction 2f of the first portion 28a and the pitch in the fifth direction 2e of the second portion 28b is, for example, 20 μm. An example of the width W3 of the first portion 28a and the width W4 of the second portion 28b is, for example, 10 μm.

実施の形態2によれば、各部分の幅がバンプパターン16より狭い第2追加パターン18bがバンプパターン16の空白領域8dに配置されるので、空白領域8dを透過する露光光が減光される。従って、突起電極26が形成されない空き領域8bに発生するレジスト残渣の発生を抑制することができる。その結果、半導体装置の歩留りが向上する。   According to the second embodiment, since the second additional pattern 18b whose width of each part is narrower than the bump pattern 16 is arranged in the blank area 8d of the bump pattern 16, the exposure light transmitted through the blank area 8d is reduced. . Therefore, it is possible to suppress the generation of resist residue that occurs in the empty area 8b where the protruding electrode 26 is not formed. As a result, the yield of the semiconductor device is improved.

実施の形態2によれば更に、第2追加パターン18bの各部分の幅をネガ型フォトレジスト膜14の解像度以下することで、第2追加パターン18bに対応する開口をネガ型フォトレジスト膜14に形成せずに、レジスト残渣の発生を抑制することができる。   Further, according to the second embodiment, the width of each portion of the second additional pattern 18b is set to be equal to or lower than the resolution of the negative photoresist film 14 so that the opening corresponding to the second additional pattern 18b is formed in the negative photoresist film 14. Generation | occurrence | production of a resist residue can be suppressed without forming.

なお、第2追加パターン18bを設けなくても露光条件等によっては、レジスト残渣が発生しないことがある。この様な場合でも、実施の形態1と同様、ネガ型フォトレジスト膜14が剥離しやすくなるので、剥離時間を短縮して、スループットを向上させることができる。   Even if the second additional pattern 18b is not provided, a resist residue may not be generated depending on the exposure conditions. Even in such a case, as in the first embodiment, the negative photoresist film 14 is easily peeled off, so that the peeling time can be shortened and the throughput can be improved.

(実施の形態3)
実施の形態3は、実施の形態1の第1フォトマスク20aとは異なるフォトマスクを介して、ネガ型フォトレジスト膜に露光光を照射する半導体装置の製造方法である。このフォトマスクを除けば、実施の形態3の製造方法は、実施の形態1の製造方法と略同じである。従って、実施の形態1と同じ部分については、説明を省略または簡単にする。
(Embodiment 3)
The third embodiment is a method for manufacturing a semiconductor device in which exposure light is irradiated to a negative photoresist film through a photomask different from the first photomask 20a of the first embodiment. Except for this photomask, the manufacturing method of the third embodiment is substantially the same as the manufacturing method of the first embodiment. Therefore, the description of the same parts as those in Embodiment 1 is omitted or simplified.

図12は、実施の形態3のフォトマスク120aの一例を説明する平面図である。実施の形態3のフォトマスク120aは、実施の形態1の第1フォトマスク20aにおいて更に、外縁領域50に第3追加パターンを有するフォトマスクである。第3追加パターンを除けば、実施の形態3のフォトマスク120aは、実施の形態1の第1フォトマスク20aと略同じ構造を有している。   FIG. 12 is a plan view for explaining an example of the photomask 120a of the third embodiment. The photomask 120a of the third embodiment is a photomask having a third additional pattern in the outer edge region 50 in addition to the first photomask 20a of the first embodiment. Except for the third additional pattern, the photomask 120a of the third embodiment has substantially the same structure as the first photomask 20a of the first embodiment.

図13は、図12に示す領域Cの拡大図である。第3追加パターン18cは、バンプパターン16(図12参照)の幅W1より狭い幅W5(図13参照)を有するパターンである。第3追加パターン18cは例えば、図6(b)を参照して説明した第1追加パターン18aと同じパターンである。   FIG. 13 is an enlarged view of region C shown in FIG. The third additional pattern 18c is a pattern having a width W5 (see FIG. 13) narrower than the width W1 of the bump pattern 16 (see FIG. 12). The third additional pattern 18c is, for example, the same pattern as the first additional pattern 18a described with reference to FIG.

第3追加パターン18cは好ましくは、ネガ型フォトレジスト膜14に開口を形成しないダミーパターンである。従って、第3追加パターン18cの幅W5は好ましくは、ネガ型フォトレジスト膜14の解像度以下である。   The third additional pattern 18 c is preferably a dummy pattern that does not form an opening in the negative photoresist film 14. Accordingly, the width W5 of the third additional pattern 18c is preferably less than or equal to the resolution of the negative photoresist film 14.

ネガ型フォトレジスト膜14に露光光22を照射する工程(図3(c)参照)は、一つの半導体基板12上で露光光22の照射位置を移動しながら複数回行われる。この際、外縁領域50に対応する位置が半導体基板12上で重なるように、露光光22の照射位置は移動される。従って、ネガ型フォトレジスト膜14のうち外縁領域50に対応する領域には、露光光22が複数回照射される。その結果、外縁領域50に対応する領域では、ネガ型フォトレジスト膜14の不溶化および硬化が促進され、残渣が発生しやすくなる。外縁領域50に対応する領域は、ダイシングライン11(図5参照)に略対応する。ダイシングライン11にネガ型フォトレジスト膜14の残渣が発生すると、ダイシングの妨げになり半導体装置の歩留りが低下する。   The step of irradiating the negative photoresist film 14 with the exposure light 22 (see FIG. 3C) is performed a plurality of times while moving the irradiation position of the exposure light 22 on one semiconductor substrate 12. At this time, the irradiation position of the exposure light 22 is moved so that the position corresponding to the outer edge region 50 overlaps the semiconductor substrate 12. Therefore, the exposure light 22 is irradiated a plurality of times to the region corresponding to the outer edge region 50 in the negative photoresist film 14. As a result, in the region corresponding to the outer edge region 50, the insolubilization and curing of the negative photoresist film 14 are promoted, and a residue is easily generated. A region corresponding to the outer edge region 50 substantially corresponds to the dicing line 11 (see FIG. 5). If a residue of the negative photoresist film 14 is generated in the dicing line 11, dicing is hindered and the yield of the semiconductor device is reduced.

上述したように、フォトマスク120aの外縁領域50には、第3追加パターン18cが配置される。従って実施の形態3によれば、ダイシングライン11におけるレジスト残渣の発生を抑制することができる(実施の形態1の「(3)残渣の抑制」参照)。その結果、半導体装置の歩留りが向上する。   As described above, the third additional pattern 18c is disposed in the outer edge region 50 of the photomask 120a. Therefore, according to the third embodiment, it is possible to suppress the generation of resist residues in the dicing line 11 (see “(3) Residue suppression” in the first embodiment). As a result, the yield of the semiconductor device is improved.

実施の形態3によれば更に、第3追加パターン18cの幅をネガ型フォトレジスト膜14の解像度以下することで、第3追加パターン18cに対応する開口をネガ型フォトレジスト膜14に形成せずに、レジスト残渣の発生を抑制することができる。   According to the third embodiment, further, the width of the third additional pattern 18c is set to be equal to or lower than the resolution of the negative photoresist film 14, so that the opening corresponding to the third additional pattern 18c is not formed in the negative photoresist film 14. Furthermore, the generation of resist residues can be suppressed.

なお、第3追加パターン18cを設けなくても露光条件等によっては、ダイシングライン11にレジスト残渣が発生しないことがある。この様な場合でも、実施の形態3によれば、ネガ型フォトレジスト膜14が剥離しやすくなるので、剥離時間を短縮して、スループットを向上させることができる。   Even if the third additional pattern 18c is not provided, a resist residue may not be generated in the dicing line 11 depending on the exposure conditions. Even in such a case, according to the third embodiment, the negative photoresist film 14 is easily peeled off, so that the peeling time can be shortened and the throughput can be improved.

―変形例―
外縁領域50には、第3追加パターン18c以外の追加パターンを配置してもよい。図14は、第3追加パターン18cの代わりに外縁領域50に配置される追加パターンの一例を示す図である。
-Modification-
Additional patterns other than the third additional pattern 18c may be arranged in the outer edge region 50. FIG. 14 is a diagram illustrating an example of an additional pattern arranged in the outer edge region 50 instead of the third additional pattern 18c.

図14の追加パターン(以下、第4追加パターン18dと呼ぶ)は、第7方向2gに延在する第3部分28cを有する。第4追加パターン18dは更に、第7方向2gとは異なる第8方向2hに延在し、第3部分28cに交差する第4部分28dとを有する。第4追加パターン18dは例えば、遮光膜のパターンである。第7方向2gは例えば、第8方向2hに直交する方向である。   The additional pattern in FIG. 14 (hereinafter referred to as a fourth additional pattern 18d) has a third portion 28c extending in the seventh direction 2g. The fourth additional pattern 18d further includes a fourth portion 28d extending in the eighth direction 2h different from the seventh direction 2g and intersecting the third portion 28c. The fourth additional pattern 18d is, for example, a light shielding film pattern. The seventh direction 2g is, for example, a direction orthogonal to the eighth direction 2h.

第3部分28cは、バンプパターン16(図12参照)の幅W1より狭い幅W6を有するパターンである。第4部分28dは、バンプパターン16(図12参照)の幅W1より狭い幅W7を有するパターンである。   The third portion 28c is a pattern having a width W6 that is narrower than the width W1 of the bump pattern 16 (see FIG. 12). The fourth portion 28d is a pattern having a width W7 that is narrower than the width W1 of the bump pattern 16 (see FIG. 12).

第4追加パターン18dは好ましくは、ネガ型フォトレジスト膜14に開口を形成しないダミーパターンである。従って、第3部分28cの幅W6および第4部分28dの幅W7は好ましくは、ネガ型フォトレジスト膜14の解像度以下である。   The fourth additional pattern 18 d is preferably a dummy pattern that does not form an opening in the negative photoresist film 14. Accordingly, the width W6 of the third portion 28c and the width W7 of the fourth portion 28d are preferably less than or equal to the resolution of the negative photoresist film 14.

第4追加パターン18dは例えば、図10(b)を参照して説明した第2追加パターン18bと同じパターンである。   For example, the fourth additional pattern 18d is the same pattern as the second additional pattern 18b described with reference to FIG.

変形例によれば、図12及び図13を参照して説明した例と同様、ダイシングライン11における残渣の発生を抑制することができる。従って、半導体装置の歩留りが向上する。   According to the modification, the generation of residues in the dicing line 11 can be suppressed as in the example described with reference to FIGS. Therefore, the yield of the semiconductor device is improved.

変形例によれば更に、第4追加パターン18dの各部分の幅をネガ型フォトレジスト膜14の解像度以下することで、第4追加パターン18dに対応する開口をネガ型フォトレジスト膜14に形成せずに、レジスト残渣の発生を抑制することができる。   According to the modification, the opening corresponding to the fourth additional pattern 18d is formed in the negative photoresist film 14 by reducing the width of each portion of the fourth additional pattern 18d below the resolution of the negative photoresist film 14. Therefore, the generation of resist residues can be suppressed.

または、図12及び図13を参照して説明した例と同様、ネガ型フォトレジスト膜14の剥離時間を短縮して、スループットを向上させることができる。   Alternatively, as in the example described with reference to FIGS. 12 and 13, the stripping time of the negative photoresist film 14 can be shortened to improve the throughput.

(実施の形態4)
実施の形態4は、実施の形態2の第2フォトマスク20bとは異なるフォトマスクを介して、ネガ型フォトレジスト膜に露光光を照射する半導体装置の製造方法である。このフォトマスクを除けば、実施の形態4の製造方法は、実施の形態2の製造方法と略同じである。従って、実施の形態2と同じ部分については、説明を省略または簡単にする。
(Embodiment 4)
The fourth embodiment is a method of manufacturing a semiconductor device that irradiates a negative photoresist film with exposure light through a photomask different from the second photomask 20b of the second embodiment. Except for this photomask, the manufacturing method of the fourth embodiment is substantially the same as the manufacturing method of the second embodiment. Therefore, the description of the same parts as those in Embodiment 2 is omitted or simplified.

図15は、実施の形態4のフォトマスク120bの一例を説明する平面図である。実施の形態4のフォトマスク120bは、実施の形態2の第2フォトマスク20bにおいて更に、外縁領域50に追加パターンを有するフォトマスクである。この追加パターンを除けば、実施の形態4のフォトマスク120bは、実施の形態2の第2フォトマスク20bと略同じ構造を有している。   FIG. 15 is a plan view for explaining an example of the photomask 120b according to the fourth embodiment. The photomask 120b of the fourth embodiment is a photomask having an additional pattern in the outer edge region 50 in addition to the second photomask 20b of the second embodiment. Except for this additional pattern, the photomask 120b of the fourth embodiment has substantially the same structure as the second photomask 20b of the second embodiment.

実施の形態4の追加パターンは例えば、実施の形態3で説明した第3追加パターン18c(図13参照)と同じパターンである。実施の形態4の追加パターンは、実施の形態3で説明した第4追加パターン18d(図14参照)と同じパターンであってもよい。   The additional pattern of the fourth embodiment is, for example, the same pattern as the third additional pattern 18c (see FIG. 13) described in the third embodiment. The additional pattern of the fourth embodiment may be the same pattern as the fourth additional pattern 18d (see FIG. 14) described in the third embodiment.

実施の形態4によれば、実施の形態3と同様、ダイシングライン11におけるレジスト残渣の発生を抑制することができる。その結果、半導体装置の歩留りが向上する。   According to the fourth embodiment, as in the third embodiment, the generation of resist residues in the dicing line 11 can be suppressed. As a result, the yield of the semiconductor device is improved.

実施の形態4によれば更に、実施の形態3と同様、第3追加パターン18cまたは第4追加パターン18dに対応する開口をネガ型フォトレジスト膜14に形成せずに、レジスト残渣の発生を抑制することが可能になる。   Further, according to the fourth embodiment, as in the third embodiment, the generation of resist residue is suppressed without forming the opening corresponding to the third additional pattern 18c or the fourth additional pattern 18d in the negative photoresist film 14. It becomes possible to do.

また実施の形態3と同様、ネガ型フォトレジスト膜14が剥離しやすくなるので、ネガ型フォトレジスト膜14の剥離時間を短縮して、スループットを向上させることができる。   Further, as in the third embodiment, since the negative photoresist film 14 is easily peeled off, the peeling time of the negative photoresist film 14 can be shortened and the throughput can be improved.

以上、本発明の実施形態について説明したが、実施の形態1〜4は、例示であって制限的なものではない。   As mentioned above, although embodiment of this invention was described, Embodiment 1-4 is illustration and is not restrictive.

例えば、実施の形態1〜4では、ネガ型フォトレジスト膜14の開口24には半田バンプが形成される。しかし、ネガ型フォトレジスト膜14の開口24には、半田バンプ以外の電極が形成されてもよい。例えば、ネガ型フォトレジスト膜14の開口24には、メッキにより導電性の柱上電極が形成されてもよい。   For example, in Embodiments 1 to 4, solder bumps are formed in the openings 24 of the negative photoresist film 14. However, an electrode other than the solder bump may be formed in the opening 24 of the negative photoresist film 14. For example, a conductive column electrode may be formed in the opening 24 of the negative photoresist film 14 by plating.

以上の例では、第1追加パターン18aはドット状のパターンである。しかし、第1追加パターン18aはドット状のパターンでなくてもよい。例えば、第1追加パターン18aは一方向に延在する複数の帯状のパターンであってもよい。第3追加パターン18cについても同様である。   In the above example, the first additional pattern 18a is a dot pattern. However, the first additional pattern 18a may not be a dot pattern. For example, the first additional pattern 18a may be a plurality of strip-shaped patterns extending in one direction. The same applies to the third additional pattern 18c.

以上の例では、第2追加パターン18bの第2部分28bは、第1部分28aに交差する領域である。しかし、第2部分28bは第1部分28aに交差しなくてもよい。例えば第2部分28bは、第1部分28aの一端に接する部分であってもよい。第4追加パターン18dについても同様である。   In the above example, the second portion 28b of the second additional pattern 18b is a region that intersects the first portion 28a. However, the second portion 28b may not intersect the first portion 28a. For example, the second part 28b may be a part in contact with one end of the first part 28a. The same applies to the fourth additional pattern 18d.

以上の例では、第4領域8dは矩形である。しかし、第4領域8dは矩形でなくてもよい。第4領域8dは例えば、L字型であってもよい。   In the above example, the fourth region 8d is rectangular. However, the fourth region 8d may not be rectangular. For example, the fourth region 8d may be L-shaped.

2a・・・第1方向 2b・・・第3方向
2c・・・第3方向 2d・・・第4方向
4a・・・第1ピッチ 4b・・・第2ピッチ
4c・・・第3ピッチ 4d・・・第4ピッチ
6・・・導電性パッド
8a・・・第1領域 8b・・・第2領域
8c・・・第3領域 8d・・・第4領域
10・・・チップ領域
12・・・半導体基板
14・・・ネガ型フォトレジスト膜
16・・・バンプパターン
18a・・・第1追加パターン 18b・・・第2追加パターン
18c・・・第3追加パターン 18d・・・第4追加パターン
20a・・・第1フォトマスク 20b・・・第2フォトマスク
22・・・露光光
24・・・開口
26・・・突起電極
28a・・・第1部分 28b・・・第2部分
28c・・・第3部分 28d・・・第4部分
48・・・パターン領域
50・・・外縁領域
2a ... 1st direction 2b ... 3rd direction 2c ... 3rd direction 2d ... 4th direction 4a ... 1st pitch 4b ... 2nd pitch 4c ... 3rd pitch 4d ... 4th pitch 6 ... conductive pads 8a ... first region 8b ... second region 8c ... third region 8d ... fourth region 10 ... chip region 12 ... Semiconductor substrate 14 ... Negative photoresist film 16 ... Bump pattern 18a ... First additional pattern 18b ... Second additional pattern 18c ... Third additional pattern 18d ... Fourth additional pattern 20a ... 1st photomask 20b ... 2nd photomask 22 ... Exposure light 24 ... Opening 26 ... Projection electrode 28a ... 1st part 28b ... 2nd part 28c ... -3rd part 28d ... 4th part 48 ... pattern area 0 ... the outer edge area

Claims (7)

第1ピッチで配置された導電性パッドを有する第1領域と、少なくとも一方向で前記第1ピッチよりも長い寸法を有する第2領域とを有する半導体基板上に、ネガ型フォトレジスト膜を形成する工程と、
前記第1領域に対応する第3領域に配置され前記導電性パッドに対応する複数のバンプパターンと、前記第2領域に対応する第4領域に配置され前記バンプパターンの幅より狭い幅を有する第1追加パターンとを有するフォトマスクを介して、前記ネガ型フォトレジスト膜に露光光を照射する工程と、
前記露光光を照射する工程の後に、前記ネガ型フォトレジスト膜を現像して、前記バンプパターンに対応する開口を前記ネガ型フォトレジスト膜に形成する工程と、
前記開口に導電性の電極を形成する工程と、
前記電極の形成後に、前記ネガ型フォトレジスト膜を除去する工程とを有する
半導体装置の製造方法。
A negative photoresist film is formed on a semiconductor substrate having a first region having conductive pads arranged at a first pitch and a second region having a dimension longer than the first pitch in at least one direction. Process,
A plurality of bump patterns disposed in a third region corresponding to the first region and corresponding to the conductive pad, and a second bump pattern disposed in a fourth region corresponding to the second region and having a width narrower than a width of the bump pattern. Irradiating the negative photoresist film with exposure light through a photomask having one additional pattern;
After the step of irradiating the exposure light, developing the negative photoresist film to form an opening corresponding to the bump pattern in the negative photoresist film;
Forming a conductive electrode in the opening;
Removing the negative photoresist film after forming the electrode. A method for manufacturing a semiconductor device.
前記フォトマスクの前記第4領域における単位面積あたりの前記第1追加パターンの個数は、前記第3領域における単位面積あたりの前記バンプパターンの個数より多いことを
特徴とする請求項1に記載の半導体装置の製造方法。
2. The semiconductor according to claim 1, wherein the number of the first additional patterns per unit area in the fourth region of the photomask is greater than the number of the bump patterns per unit area in the third region. Device manufacturing method.
第1ピッチで配置された導電性パッドを有する第1領域と、少なくとも一方向で前記第1ピッチよりも長い寸法を有する第2領域とを有する半導体基板上に、ネガ型フォトレジスト膜を形成する工程と、
前記第1領域に対応する第3領域に配置され前記導電性パッドに対応する複数のバンプパターンと、前記第2領域に対応する第4領域に配置されつつ一方向に延在し前記バンプパターンの幅より狭い幅を有する第1部分を含む第2追加パターンとを有するフォトマスクを介して、前記ネガ型フォトレジスト膜に露光光を照射する工程と、
前記露光光を照射する工程の後に、前記ネガ型フォトレジスト膜を現像して、前記バンプパターンに対応する開口を前記ネガ型フォトレジスト膜に形成する工程と、
前記開口に導電性の電極を形成する工程と、
前記電極の形成後に、前記ネガ型フォトレジスト膜を除去する工程とを有する
半導体装置の製造方法。
A negative photoresist film is formed on a semiconductor substrate having a first region having conductive pads arranged at a first pitch and a second region having a dimension longer than the first pitch in at least one direction. Process,
A plurality of bump patterns corresponding to the conductive pads disposed in a third region corresponding to the first region, and extending in one direction while being disposed in a fourth region corresponding to the second region. Irradiating the negative photoresist film with exposure light through a photomask having a second additional pattern including a first portion having a width narrower than the width;
After the step of irradiating the exposure light, developing the negative photoresist film to form an opening corresponding to the bump pattern in the negative photoresist film;
Forming a conductive electrode in the opening;
Removing the negative photoresist film after forming the electrode. A method for manufacturing a semiconductor device.
前記第1部分が延在する方向に直交する方向に沿った単位長あたりの前記第1部分の個数は、前記バンプパターンの一方向に沿った単位長あたりの個数よりも多いことを
特徴とする請求項3に記載の半導体装置の製造方法。
The number of the first portions per unit length along a direction orthogonal to the direction in which the first portion extends is greater than the number per unit length along one direction of the bump pattern. A method for manufacturing a semiconductor device according to claim 3.
前記フォトマスクは更に、前記第1領域と前記第2領域とを有するチップ領域に対応するパターン領域の外縁に沿って延在する外縁領域に、前記バンプパターンの幅より狭い幅を有する第3追加パターンを有することを
特徴とする請求項1乃至4のいずれか一項に記載の半導体装置の製造方法。
The photomask further includes a third addition having a width narrower than a width of the bump pattern in an outer edge region extending along an outer edge of the pattern region corresponding to the chip region having the first region and the second region. The method for manufacturing a semiconductor device according to claim 1, further comprising a pattern.
第3領域に第2ピッチで配置された複数のバンプパターンと、
少なくとも一方向で前記第2ピッチよりも長い寸法を有する第4領域に配置され、前記バンプパターンの幅より狭い幅を有する第1追加パターンとを有する
フォトマスク。
A plurality of bump patterns arranged at a second pitch in the third region;
And a first additional pattern disposed in a fourth region having a dimension longer than the second pitch in at least one direction and having a width narrower than a width of the bump pattern.
第3領域に第2ピッチで配置された複数のバンプパターンと、
少なくとも一方向で前記第2ピッチよりも長い寸法を有する第4領域に配置され、一方向に延在し前記バンプパターンの幅より狭い幅を有する第1部分を含む第2追加パターンとを有する
フォトマスク。
A plurality of bump patterns arranged at a second pitch in the third region;
A second additional pattern including a first portion disposed in a fourth region having a dimension longer than the second pitch in at least one direction and extending in one direction and having a width narrower than a width of the bump pattern. mask.
JP2015012174A 2015-01-26 2015-01-26 Method for manufacturing semiconductor device, and photomask Pending JP2016138918A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015012174A JP2016138918A (en) 2015-01-26 2015-01-26 Method for manufacturing semiconductor device, and photomask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015012174A JP2016138918A (en) 2015-01-26 2015-01-26 Method for manufacturing semiconductor device, and photomask

Publications (1)

Publication Number Publication Date
JP2016138918A true JP2016138918A (en) 2016-08-04

Family

ID=56559126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015012174A Pending JP2016138918A (en) 2015-01-26 2015-01-26 Method for manufacturing semiconductor device, and photomask

Country Status (1)

Country Link
JP (1) JP2016138918A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023157136A1 (en) * 2022-02-16 2023-08-24 株式会社レゾナック Wiring substrate production method, wiring substrate, reticle, and exposure pattern-rendering data structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023157136A1 (en) * 2022-02-16 2023-08-24 株式会社レゾナック Wiring substrate production method, wiring substrate, reticle, and exposure pattern-rendering data structure

Similar Documents

Publication Publication Date Title
KR20100060968A (en) A substrate having a metal post and a fabricating method of the same
JPH06252151A (en) Manufacture of semiconductor chip bump
JP2007103450A (en) Wiring board and method of manufacturing same
KR20060043811A (en) Plating method
CN101916722A (en) Method for preventing metallic coatings at edges of wafers from peeling
JP3945415B2 (en) Manufacturing method of semiconductor device
JP5585354B2 (en) Manufacturing method of semiconductor package
US20070108612A1 (en) Chip structure and manufacturing method of the same
KR20130137787A (en) Semiconductor and method for manufacturing the same
WO2017114404A1 (en) Method for protecting edges of silicon wafer and lithography exposure device
JP2019102522A (en) Semiconductor device and method of manufacturing the same
WO2014080746A1 (en) Substrate for mounting semiconductor element and method for manufacturing said substrate
JP2004304152A (en) Semiconductor wafer, semiconductor device and its manufacturing method, circuit board, and electronic apparatus
JP2016138918A (en) Method for manufacturing semiconductor device, and photomask
JP5247998B2 (en) Manufacturing method of semiconductor device
TW201948008A (en) Printed circuit board structure and method of forming the same
US20230054495A1 (en) Semiconductor devices and preparation methods thereof
US7393782B2 (en) Process for producing layer structures for signal distribution
JP3804534B2 (en) Lead frame manufacturing method
JP4949790B2 (en) Manufacturing method of semiconductor device
JP2010199518A (en) Method of manufacturing semiconductor device
JP4457532B2 (en) Lead frame manufacturing method
JP2007214318A (en) Method of forming wiring
CN113471061B (en) Preparation method of dielectric layer on wafer surface, wafer structure and forming method of bump
CN110034025B (en) Bump structure and preparation method thereof