以下、本発明の一実施形態を示す遊技機としてパチスロを例に挙げ、図面を参照しながら、その構成及び動作について説明する。
<機能フロー>
まず、図1を参照して、パチスロの機能フローについて説明する。本実施形態のパチスロでは、遊技を行うための遊技媒体としてメダルを用いる。なお、遊技媒体としては、メダル以外にも、コイン、遊技球、遊技用のポイントデータ又はトークン等を適用することもできる。
遊技者によりメダルが投入され、スタートレバーが操作されると、予め定められた数値範囲(例えば、0〜65535)の乱数から1つの値(以下、乱数値)が抽出される。
内部抽籤手段は、抽出された乱数値に基づいて抽籤を行い、内部当籤役を決定する。この内部抽籤手段は、後述する主制御回路が備える各種処理手段(処理機能)の一つである。内部当籤役の決定により、後述の有効ライン(入賞判定ライン)に沿って表示を行うことを許可する図柄の組合せが決定される。なお、図柄の組合せの種別としては、メダルの払い出し、再遊技(リプレイ)の作動、ボーナスの作動等といった特典が遊技者に与えられる「入賞」に係るものと、それ以外のいわゆる「ハズレ」に係るものとが設けられる。
また、スタートレバーが操作されると、複数のリールの回転が行われる。その後、遊技者により所定のリールに対応するストップボタンが押されると、リール停止制御手段は、内部当籤役とストップボタンが押されたタイミングとに基づいて、該当するリールの回転を停止する制御を行う。このリール停止制御手段は、後述する主制御回路が備える各種処理手段(処理機能)の一つである。
パチスロでは、基本的に、ストップボタンが押されたときから規定時間(190msec)内に、該当するリールの回転を停止する制御が行われる。本実施形態では、この規定時間内にリールの回転に伴って移動する図柄の数を「滑り駒数」と呼ぶ。そして、本実施形態では、その滑り駒数の最大数を図柄4個分に定める。
リール停止制御手段は、入賞に係る図柄の組合せ表示を許可する内部当籤役が決定されているときには、通常、190msec(図柄4駒分)の規定時間内に、その図柄の組合せが有効ラインに沿って極力表示されるようにリールの回転を停止させる。また、リール停止制御手段は、規定時間を利用して、内部当籤役によってその表示が許可されていない図柄の組合せが有効ラインに沿って表示されないようにリールの回転を停止させる。
なお、複数の内部当籤役が決定され、図柄4駒分以内に内部当籤役の成立に係る図柄が複数存在する場合には、リール停止制御手段は、より優先順位の高い内部当籤役に対応する図柄を有効ライン上に停止表示させるように滑り駒数を決定してリールの回転を停止させる。ただし、基本的には、優先順位は、高い方から、リプレイに係る図柄の組合せ、小役に係る図柄の組合せ、及び、ボーナスに係る図柄の組合せの順となる。
こうして、複数のリールの回転がすべて停止されると、入賞判定手段は、有効ラインに沿って表示された図柄の組合せが、入賞に係るものであるか否かの判定を行う。この入賞判定手段もまた、後述する主制御回路が備える各種処理手段(処理機能)の一つである。そして、表示された図柄の組合せが、入賞判定手段により入賞に係るものであるとの判定が行われると、メダルの払い出し等の特典が遊技者に与えられる。パチスロでは、以上のような一連の流れが1回の遊技(単位遊技)として行われる。
また、パチスロでは、前述した一連の遊技動作の流れの中で、液晶表示装置などの表示装置により行う映像の表示、各種ランプにより行う光の出力、スピーカにより行う音の出力、或いはこれらの組合せを利用して様々な演出が行われる。
具体的には、スタートレバーが操作されると、上述した内部当籤役の決定に用いられた乱数値とは別に、演出用の乱数値(以下、演出用乱数値)が抽出される。演出用乱数値が抽出されると、演出内容決定手段は、内部当籤役に対応づけられた複数種類の演出内容の中から今回実行する演出を抽籤により決定する。この演出内容決定手段は、後述する副制御回路が備える各種処理手段(処理機能)の一つである。
次いで、演出内容決定手段により演出内容が決定されると、演出実行手段は、リールの回転開始時、各リールの回転停止時、入賞の有無の判定時等の各契機に連動させて対応する演出を実行する。このように、パチスロでは、内部当籤役に対応づけられた演出内容を実行することによって、決定された内部当籤役(言い換えると、狙うべき図柄の組合せ)を知る機会又は予想する機会が遊技者に提供され、遊技者の興味の向上を図ることができる。
<パチスロの構造>
次に、図2及び図3を参照して、本実施形態におけるパチスロの構造について説明する。なお、本実施形態のパチスロは、機能的には、主に、遊技の進行に関連する各種動作及び該各種動作の制御を行う主制御部と、遊技の演出を行う副制御部と、主制御部及び副制御部を搭載するための遊技機筐体部とで構成される。主制御部には、後述の主制御回路(主制御基板)及びそれに接続された各種周辺装置(各種操作ボタン、リールユニット等)が含まれる。また、副制御部には、後述の副制御回路(副基板)及びそれにより制御される各種周辺装置(液晶表示装置、スピーカ、ランプ等の各種演出装置を含む)が含まれる。以下では、各構成部の内容をより具体的に説明する。
[外観構造]
図2は、パチスロ1の外観構造を示す斜視図である。
パチスロ1は、図2に示すように、外装体2を備える。外装体2は、リールや回路基板等を収容するキャビネット2aと、キャビネット2aに対して開閉可能に取り付けられたフロントドア2bとを有する。
キャビネット2aの両側面には、把手7が設けられる(図2では一方の側面の把手7のみを示す)。把手7は凹状部材で構成され、パチスロ1を運搬するときに作業者の手がこの把手7にかけられる。
キャビネット2aの内部には、3つのリール3L,3C,3R(変動表示手段)が設けられ、該3つのリール3L,3C,3Rは横方向(リールの回転方向と直交する方向)に一列に配置される。以下、リール3L,3C,3Rを、それぞれ左リール3L、中リール3C、右リール3Rという。各リール(表示列)は、円筒状に形成されたリール本体と、リール本体の周面に装着された透光性のシート材とを有する。シート材の表面には、複数(例えば21個)の図柄が周方向(リールの回転方向)に沿って描かれ、図柄の配列方向に沿って互いに隣り合う図柄は所定の間隔をあけて配置される。
フロントドア2bは、ドア本体9と、フロントパネル10と、液晶表示装置11とを備える。ドア本体9は、ヒンジ(不図示)を用いてキャビネット2aに開閉可能に取り付けられる。ヒンジは、パチスロ1の前方側(遊技者側)からドア本体9を見た場合、ドア本体9の左側の側端部に設けられる。
液晶表示装置11は、ドア本体9の上部に取り付けられており、映像の表示による演出を実行する。この液晶表示装置11は、左リール3L、中リール3C及び右リール3Rに描かれた図柄を表示する表示窓4を含む表示部(表示画面)11aを備える。本実施形態では、表示窓4を含む表示部11aの全体を使って、映像の表示が行われ、演出が実行される。
表示窓4は、例えばアクリル板等の透明部材で形成される。この表示窓4は、正面(遊技者側)から見て、3つのリールの配置領域と重畳する位置に設けられ、かつ、3つのリールより手前(遊技者側)に位置するように設けられる。したがって、遊技者は、表示窓4を介して、表示窓4の背後に設けられた3つのリールを視認することができる。
本実施形態では、表示窓4は、その背後に設けられた対応するリールの回転が停止したとき、各リールに描かれた(配列された)複数の図柄のうち、連続して配置された3つの図柄を表示できる大きさに設定されている。それゆえ、表示窓4の枠内には、リール毎に上段、中段及び下段の各図柄表示領域(以下、それぞれ上段領域、中段領域及び下段領域という)が設けられ、各図柄表示領域に1個の図柄が表示される。すなわち、表示窓4には、3×3の配列形態で図柄が表示される。そして、本実施形態では、左リール3Lの中段領域、中リール3Cの中段領域、及び、右リール3Rの中段領域を結ぶライン(センターライン)を、入賞か否かの判定を行う有効ラインとして定義する。
フロントパネル10は、ドア本体9の上部において液晶表示装置11の表示画面(表示部11a)の周縁部分を覆うように取り付けられ、かつ、表示部11aの正面側の面上に重畳して配置される。そして、フロントパネル10は、液晶表示装置11の表示部11aにおける必要な表示画面領域を露出させる3つのパネル開口101a,101b,101cが形成された装飾枠101と、装飾枠101の3つのパネル開口101a,101b,101cを塞ぐ透明の保護カバー(不図示)とを有する。
装飾枠101は、さらに、パネル開口101aとパネル開口101bとを区画する仕切り片102と、パネル開口101bとパネル開口101cとを区画する仕切り片103とを有する。すなわち、3つのパネル開口101a,101b,101cは、仕切り片102,103によって上下方向に並ぶように配置される。また、本実施形態では、図2に示すように、装飾枠101のパネル開口101aには、液晶表示装置11の表示部11aの上部領域が露出され、パネル開口101cには、表示部11aの下部領域が露出され、パネル開口101bには、表示部11aの中央領域及び3つのリールの表示窓4が露出されるように、仕切り片102,103が配置される。
装飾枠101の上端の両角部付近には、2つのキャラクタ装飾部22L,22R(以下では、左キャラクタ装飾部22L及び右キャラクタ装飾部22Rともいう)が設けられる。なお、本実施形態では、各キャラクタ装飾部の表面に、「ビリー」と呼ばれるキャラクタが立体状に形成される。
また、図2には示さないが、2つのキャラクタ装飾部22L,22Rには、それぞれ2つのタッチセンサ23L,23R(以下では、左タッチセンサ23L及び右タッチセンサ23Rともいう)が設けられる(図4及び図5参照)。左タッチセンサ23Lは、遊技者の手が左キャラクタ装飾部22Lに接触したこと(又は近づけられたこと)を検出し、その検出結果を後述の副制御回路42(図4及び図5参照)に送信する。一方、右タッチセンサ23Rは、遊技者の手が右キャラクタ装飾部22Rに接触したこと(又は近づけられたこと)を検出し、その検出結果を後述の副制御回路42に送信する。
さらに、装飾枠101には、各種ランプ(ランプ群21)と、可動装飾ユニット104(図4及び図5参照)とが設けられる。ランプ群21は、LED(Light Emitting Diode)等を含み、演出内容に対応するパターンで、光を点灯及び消灯する。
可動装飾ユニット104は、装飾枠101の裏面側(遊技者側とは反対側)に配置されており、通常時(特定の演出が行われないとき)には、装飾枠101に隠れて配置される。そして、特定の演出が行われるときには、可動装飾ユニット104は、表示部11aの前面側に移動し、装飾枠101のパネル開口101aから視認可能になる。
ドア本体9の中央には、台座部12が設けられる。この台座部12には、遊技者の操作対象となる各種装置(メダル投入口13、MAXベットボタン14、1BETボタン15、スタートレバー16、3つのストップボタン17L,17C,17R等)が設けられる。
メダル投入口13は、遊技者によって外部からパチスロ1に投下されるメダルを受け入れるために設けられる。メダル投入口13から受け入れられたメダルは、予め設定された枚数(例えば3枚)を上限として1回の遊技に使用され、予め設定された枚数を超えたメダルの枚数分は、パチスロ1の内部に預けることができる(いわゆるクレジット機能)。
MAXベットボタン14及び1BETボタン15は、パチスロ1の内部に預けられているメダルから1回の遊技に使用する枚数を決定するために設けられる。また、図2には示さないが、台座部12には、精算ボタンが設けられる。この精算ボタンは、パチスロ1の内部に預けられているメダルを外部に引き出す(排出する)ために設けられる。
スタートレバー16は、全てのリール(3L,3C,3R)の回転を開始するために設けられる。ストップボタン17L,17C,17Rは、それぞれ、左リール3L、中リール3C、右リール3Rに対応づけて設けられ、各ストップボタンは対応するリールの回転を停止するために設けられる。以下、ストップボタン17L,17C,17Rを、それぞれ左ストップボタン17L、中ストップボタン17C、右ストップボタン17Rという。
また、図2には示さないが、台座部12には、7セグメントLEDからなる7セグ表示器6(図4参照)が設けられる。この7セグ表示器6は、特典として遊技者に対して払い出すメダルの枚数(以下、払出枚数という)、パチスロ1の内部に預けられているメダルの枚数(以下、クレジット枚数という)等の情報をデジタル表示する。
ドア本体9の下部には、メダル払出口18、メダル受皿19、2つのスピーカ20L,20R等が設けられる。メダル払出口18は、後述のメダル払出装置33の駆動により排出されるメダルを外部に導く。メダル受皿19は、メダル払出口18から排出されたメダルを貯める。また、2つのスピーカ20L,20Rは、演出内容に対応する効果音や楽曲等の音声を出力する。
[内部構造]
次に、パチスロ1の内部構造を、図3を参照しながら説明する。図3は、パチスロ1の内部構造を説明するための図であり、フロントドア2bをキャビネット2aに対して開放した際の様子を示す図である。
キャビネット2aは、正面側(フロントドア2b側)の一面が開口された略直方体状の箱状部材で構成される。
キャビネット2a内の上端部付近には、後述の主制御回路41(図4参照)が実装された主基板31が設けられる。主制御回路41は、内部当籤役の決定、各リールの回転及び停止、入賞の有無の判定等の、パチスロ1における遊技の主な動作及び該動作間の流れを制御する回路である。なお、主制御回路41の具体的な構成は後で詳述する。
キャビネット2a内の中央部付近には、左リール3L、中リール3C及び右リール3Rを含むリールユニットが設けられる。なお、図3には示さないが、各リールは、所定の減速比を有する歯車を介して対応する後述のステッピングモータ(図4中のステッピングモータ61L,61C,61Rのいずれか)に接続される。
また、キャビネット2aの正面側から見て、キャビネット2aの右側板の右リール3Rと対向する内壁領域には、図3に示すように、外部中継基板38が取り付けられる。この外部中継基板38は、図3には示さないが、後述の第1光ファイバーケーブル111(図6参照)を介して主基板31に接続されるとともに、ホールコンピュータに対して情報通信可能に接続された外部集中端子板39(図4参照)にも後述の第2光ファイバーケーブル112により接続される。すなわち、外部中継基板38は、主基板31と後述の外部集中端子板39とを光ファイバーケーブルを介して接続する際の中継基板となる。それゆえ、主基板31からホールコンピュータに所定の情報(後述のコマンド等のデータ)が送信される際には、該所定の情報は、光通信により、外部中継基板38を介して主基板31から外部集中端子板39に送信される。
なお、図3に示さないが、本実施形態では、外部集中端子板39がパチスロ1に設けられている例を説明するが、本発明はこれに限定されず、外部集中端子板39は、パチスロ1の外部(例えばホールコンピュータ等を含む遊技店の各種設備)に設けられていてもよい。また、外部中継基板38の内部構成、並びに、主基板31及び外部集中端子板39間の接続構成等については、後で詳述する。
キャビネット2a内の下端部付近には、多量のメダルが収容可能であり、かつ、それらを1枚ずつ排出可能な構造を有するメダル払出装置33(以下、ホッパー33という)が設けられる。また、キャビネット2a内の下端部付近において、ホッパー33の一方の側部(図3に示す例では左側)には、パチスロ1が有する各装置に対して必要な電力を供給する電源装置34が設けられる。
フロントドア2bの裏面側(表示画面側とは反対側)の上端部付近には、後述の副制御回路42(図4及び図5参照)が実装された副基板32が設けられる。副制御回路42は、映像の表示等による演出の実行を制御する回路である。なお、副制御回路42の具体的な構成は後で詳述する。
さらに、フロントドア2bの裏面側の略中央部付近には、セレクタ35が設けられる。セレクタ35は、メダル投入口13(図2参照)を介して外部から投入されたメダルの材質や形状等が適正である否かを選別する装置であり、適正であると判定したメダルをホッパー33に案内する。また、図3には示さないが、セレクタ35内においてメダルが通過する経路上には、適正なメダルが通過したことを検出するメダルセンサ35S(図4参照)が設けられる。
なお、図3には示さないが、フロントドア2bの裏面側において、セレクタ35の右側部には、後述のドア中継基板37(図4参照)が取り付けられている。また、図3には示さないが、ドア中継基板37は、光ファイバーケーブルを介して主基板31に接続されるとともに、副制御回路42が実装された副基板32にも光ファイバーケーブルにより接続される。すなわち、ドア中継基板37は、主制御回路41(主基板31)と副制御回路42(副基板32)とを光ファイバーケーブルを介して接続する際の中継基板となる。それゆえ、本実施形態では、主制御回路41から副制御回路42に遊技に関する情報(各種コマンド、抽籤結果等)が送信される際には、該情報は、光通信により、ドア中継基板37を介して送信される。
<パチスロが備える回路の構成>
次に、パチスロ1が備える回路の構成について、図4及び図5を参照して説明する。なお、図4は、パチスロ1が備える回路全体のブロック構成図である。また、図5は、副制御回路の内部構成を示すブロック構成図である。
パチスロ1は、図4に示すように、主制御回路41(主制御手段)、副制御回路42(副制御手段)、及び、これらの回路と電気的に接続される周辺装置(アクチュエータ)を備える。
[主制御回路]
主制御回路41は、主に、回路基板(主基板31)上に実装されたマイクロコンピュータ50により構成される。それ以外の構成要素として、主制御回路41は、クロックパルス発生回路54、分周器55、乱数発生器56、サンプリング回路57、表示部駆動回路64、ホッパー駆動回路65、払出完了信号回路66、主基板通信LSI(Large-Scale Integration)67、及び、外部出力用通信LSI68を含む。
マイクロコンピュータ50は、遊技機用8ビットマイクロプロセッサで構成され、この遊技機用8ビットマイクロプロセッサは、ユーザープログラムの改ざん、読み出し等を防止するセキュリティ機能を有する。さらに、本実施形態では、マイクロコンピュータ50は、2つの内部乱数発生器(不図示)を備える。
また、マイクロコンピュータ50は、図4に示すように、メインCPU(Central Processing Unit)51、メインROM(Read Only Memory)52及びメインRAM(Random Access Memory)53を備える。なお、本実施形態では、メインCPU51は、Z80CPU命令セットを拡張したNC80EX CPUで構成される。
メインROM52には、メインCPU51により実行される各種処理の制御プログラム、内部抽籤テーブル等のデータテーブル、副制御回路42に対して各種制御指令(コマンド)を送信するためのデータ等が記憶される。
メインRAM53には、メインCPU51が制御プログラムを実行した際に得られる各種データがセットされる。例えば、抽出した乱数値、遊技状態、内部当籤役、払出枚数、ボーナス持越状況、設定値等を特定する情報、各種カウンタ及びフラグがセットされる。これらのデータの一部は、コマンドとして副基板32(副制御回路42)及び外部集中端子板39に送信される。
また、メインCPU51には、クロックパルス発生回路54、分周器55、乱数発生器56及びサンプリング回路57が接続される。クロックパルス発生回路54及び分周器55は、クロックパルスを発生(生成)する。そして、メインCPU51は、生成されたクロックパルスに基づいて、各種制御プログラムを実行する。また、乱数発生器56は、予め定められた範囲の乱数(例えば、0〜65535)を発生する。そして、サンプリング回路57は、発生された外部乱数の中から1つの値を抽出する。本実施形態では、乱数発生器56で発生された乱数値は、内部当籤役抽籤用の乱数値として用いられる。
マイクロコンピュータ50の入力ポートには、各種スイッチ及び各種センサ等が接続される。メインCPU51は、各種スイッチ等からの入力信号を受けて、ステッピングモータ61L,61C,61R等の周辺装置の動作を制御する。また、マイクロコンピュータ50の入力ポートには、払出完了信号回路66が接続される。払出完了信号回路66は、ホッパー33に設けられたメダル検出部33Sが行うメダルの検出を管理し、ホッパー33から外部に排出されたメダルが所定の払出枚数に達したか否かをチェックする。そして、払出完了信号回路66は、そのチェック結果をマイクロコンピュータ50に出力する。
ストップスイッチ17S(停止操作検出手段)は、左ストップボタン17L、中ストップボタン17C及び右ストップボタン17Rのそれぞれが遊技者により押されたこと(停止操作)を検出する。スタートスイッチ16S(開始操作検出手段)は、スタートレバー16が遊技者により操作されたこと(開始操作)を検出する。精算スイッチ12Sは、精算ボタンが遊技者により押されたことを検出する。また、ベットスイッチ14Sは、ベットボタン(MAXベットボタン14又は1BETボタン15)が遊技者により押されたことを検出する。
メダルセンサ35S(投入操作検出手段)は、メダル投入口13に投入されたメダルがセレクタ35内を通過したことを検出する。
また、マイクロコンピュータ50により動作が制御される周辺装置としては、3つのステッピングモータ61L,61C,61R(変動表示手段)、7セグ表示器6及びホッパー33がある。また、マイクロコンピュータ50の出力ポートには、各周辺装置の動作を制御するための駆動回路が接続される。具体的には、モータ駆動回路62、表示部駆動回路64及びホッパー駆動回路65がマイクロコンピュータ50の出力ポートに接続される。
モータ駆動回路62は、左リール3L、中リール3C及び右リール3Rに対応してそれぞれ設けられた3つのステッピングモータ61L,61C,61Rの駆動を制御する。リール位置検出回路63は、発光部と受光部とを有する光センサにより、リールが一回転したことを示すリールインデックスをリール毎に検出する。なお、リール位置検出回路63は、マイクロコンピュータ50の入力ポートに接続され、検出結果をマイクロコンピュータ50に出力する。
3つのステッピングモータ61L,61C,61Rのそれぞれは、その運動量がパルスの出力数に比例し、回転軸を指定された角度で停止させることが可能な構成を有する。また、各ステッピングモータの駆動力は、所定の減速比を有する歯車を介して、対応するリールに伝達される。そして、各ステッピングモータに対して1回のパルスが出力されるごとに、対応するリールは一定の角度で回転する。
メインCPU51は、各リールのリールインデックスを検出してから対応するステッピングモータに対してパルスが出力された回数をカウントすることによって、各リールの回転角度(具体的には、リールが図柄何個分だけ回転したか)を管理する。
ここで、各リールの回転角度の管理手法を具体的に説明する。各ステッピングモータに対して出力されたパルスの数は、メインRAM53に設けられたパルスカウンタ(不図示)によって計数される。そして、図柄1個分の回転に必要な所定回数(例えば16回)のパルスの出力がパルスカウンタで計数されるたびに、メインRAM53に設けられた図柄カウンタ(不図示)の値に、「1」が加算される。なお、図柄カウンタは、リール毎に設けられる。そして、図柄カウンタの値は、リール位置検出回路63によってリールインデックスが検出されるとクリアされる。
すなわち、本実施形態では、図柄カウンタの値を管理することにより、リールインデックスが検出されてから図柄何個分の回転動作が行われたのかを管理する。それゆえ、各リールの各図柄の位置は、リールインデックスが検出される位置を基準として検出される。
表示部駆動回路64は、7セグ表示器6の動作を制御する。ホッパー駆動回路65は、ホッパー33の動作を制御する。
さらに、マイクロコンピュータ50の出力ポートには、主制御回路41で生成されたコマンド等の各種情報を主制御回路41の外部に送信する際の動作を制御する主基板通信LSI67及び外部出力用通信LSI68が接続される。なお、主基板通信LSI67及び外部出力用通信LSI68は、マイクロコンピュータ50とともに主制御回路41の構成要素として主基板31に搭載される。
主基板通信LSI67は、メインCPU51が副制御回路42に対してコマンド等の各種情報を送信する際の動作を制御するための集積回路である。なお、本実施形態では、主制御回路41から副制御回路42への各種情報の送信動作は、上述のように、フロントドア2bの裏面に取り付けられたドア中継基板37を介して、光通信により行われる。この際、主制御回路41及び副制御回路42間の光通信による各種情報の通信動作は、主制御回路41から副制御回路42への一方向(単方向)である。また、本実施形態では、主制御回路41及び副制御回路42間において光ファイバーケーブルを用いた光通信システム(有線の光通信システム)を採用する例を説明したが、本発明はこれに限定されず、主制御回路41及び副制御回路42間の通信システムに無線通信システムを適用してもよい。
外部出力用通信LSI68は、メインCPU51が外部のホールコンピュータに接点出力情報(リレー出力)等の情報を出力する際の動作を制御するための集積回路である。なお、本実施形態では、主制御回路41からホールコンピュータに対して情報通信可能に接続された外部集中端子板39への各種情報の送信動作は、上述のように、外部中継基板38を介して、光通信により行われる。この際、主基板31及び外部集中端子板39間の光通信による各種情報の通信動作は、主基板31から外部集中端子板39への一方向(単方向)である。
また、図示しないが、メインCPU51には、主基板通信LSI67に情報を送信可能にする第1のUART(Universal Asynchronous Receiver Transmitter)が内蔵されている。さらに、図4には示さないが、メインCPU51には、外部出力用通信LSI68に情報を送信可能にする第2のUART(図6参照)が内蔵されている。UARTは、調歩同期方式により、シリアル信号をパラレル信号に変換する処理、及び、その逆方向の信号変換処理を行う回路である。また、本実施形態では、通信方式として、調歩同期式シリアル通信方式を採用した例を説明したが、本発明はこれに限定されず、クロック同期式による2線式(I2C)或いは3線式(SPI)のシリアル通信方式、又は、パラレル通信方式を採用してもよい。
外部集中端子板39は、上述のように、ホールコンピュータに情報通信可能に接続され、外部出力用通信LSI68から送信されたコマンド等の各種情報をホールコンピュータに出力する際に用いられる中継基板である。図4には示さないが、外部集中端子板39は、この各種情報の出力動作を可能にするための外部端子板制御LSI69を有する(図6参照)。
[副制御回路]
本実施形態のパチスロ1では、上述のように、副制御回路42は、ドア中継基板37を介して光ファイバーケーブル(不図示)により主制御回路41(主基板通信LSI67)に接続され、主制御回路41から送信されるコマンドに基づいて演出内容の決定及び実行等の処理を行う。副制御回路42は、基本的には、図5に示すように、副基板通信LSI80、サブCPU81、サブROM82、サブRAM83、レンダリングプロセッサ84、描画用RAM85、及び、ドライバ86を含む。さらに、副制御回路42は、DSP(Digital Signal Processor)90、オーディオRAM91、D/A(Digital to Analog)変換器92、アンプ93、及び、可動装飾ユニット駆動回路96を含む。
副基板通信LSI80は、メインCPU51から主基板通信LSI67を介して送信されるコマンド等の各種情報を受信可能にするための集積回路である。また、副基板通信LSI80は、サブCPU81に電気的に接続され、主制御回路41から送信されるコマンド等の各種情報をサブCPU81に出力する。なお、図示しないが、サブCPU81には、副基板通信LSI80から出力される情報を受信可能にするUARTが内蔵されている。
サブCPU81は、主制御回路41から送信されたコマンドに基づいて、サブROM82に記憶されている制御プログラムに従い、映像、音、光の出力制御を行う。なお、サブROM82は、基本的には、プログラム記憶領域及びデータ記憶領域を有する。
プログラム記憶領域には、サブCPU81が実行する各種制御プログラムが記憶される。なお、プログラム記憶領域に格納される制御プログラムには、例えば、主制御回路41との通信を制御するための主基板通信タスク、演出用乱数値を抽出して演出内容(演出データ)の決定及び登録を行うための演出登録タスク、決定した演出内容に基づいて液晶表示装置11による映像の表示を制御するための描画制御タスク、ランプ群21による光の出力を制御するためのランプ制御タスク、スピーカ20L,20Rによる音の出力を制御するための音声制御タスク等のプログラムが含まれる。
データ記憶領域には、例えば、各種データテーブルを記憶する記憶領域、各種演出内容を構成する演出データを記憶する記憶領域、映像の作成に関するアニメーションデータを記憶する記憶領域、BGM(Back-Ground Music)や効果音に関するサウンドデータを記
憶する記憶領域、光の点消灯のパターンに関するランプデータを記憶する記憶領域等の各種記憶領域が含まれる。
サブRAM83は、決定された演出内容、演出データ等を登録する格納領域や、主制御回路41から送信される内部当籤役等の各種データ等を格納する格納領域などを有する。
また、副制御回路42には、図5に示すように、液晶表示装置11、スピーカ20L,20R、ランプ群21、タッチセンサ23L,23R、及び、可動装飾ユニット104等の周辺装置(演出装置)が接続される。すなわち、これらの周辺装置の動作は、副制御回路42により制御される。
本実施形態では、サブCPU81、レンダリングプロセッサ84、描画用RAM85(フレームバッファを含む)及びドライバ86は、演出内容により指定されたアニメーションデータに従って映像を作成し、該作成した映像は液晶表示装置11により表示される。
サブCPU81、DSP90、オーディオRAM91、D/A変換器92及びアンプ93は、演出内容により指定されたサウンドデータに従ってBGM等の音をスピーカ20L,20Rにより出力する。また、サブCPU81は、演出内容により指定されたランプデータに従ってランプ群21の点灯及び消灯を行う。
さらに、サブCPU81及び可動装飾ユニット駆動回路96は、演出内容により指定された可動装飾ユニット駆動データに従って可動装飾ユニット104の駆動を行う。すなわち、可動装飾ユニット104は、特別の演出が行われる場合に駆動され、フロントパネル10のパネル開口101aに露出される。
なお、タッチセンサ23L,23Rは、遊技者の手が左キャラクタ装飾部22L又は右キャラクタ装飾部22Rに接触したこと(タッチされたこと)を検出し、その検出結果を副制御回路42に送信する。
[主基板及び外部集中端子板間の接続構成]
次に、図6を参照しながら、主基板31及び外部集中端子板39間の接続構成について説明する。図6は、主基板31及び外部集中端子板39間の接続形態を模式的に示したブロック図である。なお、図6では、説明を簡略化するため、主基板31から外部集中端子板39への各種情報の送信動作に関与する構成部のみを示す。
本実施形態では、図6に示すように、主基板31内において、メインCPU51に内蔵された第2のUART70の出力端子は、外部出力用通信LSI68の入力端子に電気的に接続される。また、外部出力用通信LSI68の出力端子は、主基板31に実装された光通信コネクタ71内の発光素子71aに電気的に接続される。
発光素子71a(光通信コネクタ71の送信側ポート)は、第1光ファイバーケーブル111を介して外部中継基板38内の後述の光中継器160(図13及び図14参照)の受信側ポート(後述の第1光ファイバー挿入凹部171c)に接続される。発光素子71aは、例えば発光ダイオード(LED)やレーザーダイオードなどの電光変換素子で構成される。
また、外部中継基板38内の後述の光中継器160の送信側ポート(後述の第2光ファイバー挿入凹部172c)は、第2光ファイバーケーブル112を介して外部集中端子板39に搭載された受光素子72aを含む光通信コネクタ72の受信側ポートに接続される。受光素子72aは、外部集中端子板39に搭載された外部端子板制御LSI69の入力端子に電気的に接続される。なお、受光素子72aは、例えばフォトダイオード等の光電変換素子で構成される。
そして、外部端子板制御LSI69の各出力端子は、対応するリレー73を介して外部集中端子板39に搭載された外部出力コネクタ74に接続される。なお、外部出力コネクタ74は、外部のホールコンピュータに接続される。
[外部出力用通信LSI及び外部端子板制御LSIの構成]
次に、図7を参照しながら、外部出力用通信LSI68及び外部端子板制御LSI69の各LSIの内部構成を説明する。図7は、外部出力用通信LSI68及び外部端子板制御LSI69の各LSIの内部構成を示すブロック図である。なお、本実施形態では、外部出力用通信LSI68は、外部端子板制御LSI69と同じ構成となるので、図7には、説明を簡略化するため、外部出力用通信LSI68の内部構成と外部端子板制御LSI69の内部構成とをまとめて記載する。図7中の括弧書きで示す符号が外部端子板制御LSI69の構成を示す符号であり、括弧書きの前に示す符号が外部出力用通信LSI68の構成を示す符号である。
外部出力用通信LSI68及び外部端子板制御LSI69の各LSIは、図7に示すように、専用コントローラ(120,140)、設定レジスタ(121,141)、キャッシュメモリ(122,142)、AES(Advanced Encryption Standard)回路(123,143)、第1UART(124,144)、第2UART(125,145)、第1SPI(Serial Peripheral Interface)(126,146)、第2SPI(不図示)、第1マンチェスター回路(127,147)〜第4マンチェスター回路(130,150)、クロック・リセット制御回路(131,151)、及び、GPIO(General Purpose Input/Output)インターフェース(133,153)を有する。
これらの構成要素は、内部バス(132,152)を介して相互に接続される。また、第1マンチェスター回路(127,147)は、第1UART(124,144)に接続され、第2マンチェスター回路(128,148)は、第2UART(125,145)に接続される。このような外部出力用通信LSI68及び外部端子板制御LSI69の各LSIは、例えばASIC(Application Specific Integrated Circuit)により構成される。
専用コントローラ(120,140)は、情報(コマンド)の送信及び受信に係る通信動作全般の制御を行う。例えば、専用コントローラ(120,140)は、ハードウェアタイマとして機能し、送受信時にタイムアウト処理を行う。
設定レジスタ(121,141)は、不揮発性メモリと同等の機能を有する記憶回路で構成される。設定レジスタ(121,141)には、AES回路(123,143)で使用される暗号化キーや通信仕様に係る設定データ等が格納される。なお、設定レジスタ(121,141)には、例えば基板実装時において1回に限り第2SPI(不図示)を通じてデータを書き込むことができる。
キャッシュメモリ(122,142)は、主にバッファとして用いられる。例えば、キャッシュメモリ(122,142)には、送受信に係るデータが一時的に記憶される。クロック・リセット制御回路(131,151)は、図7に示すように、発振器(OSC:Oscillator)からの入力信号や外部リセットによる入力信号などに基づいてクロック信号やリセット信号を生成し、送受信動作のタイミングやリセット動作を制御する。
AES回路(123,143)は、共通鍵ブロック暗号方式によりデータの暗号化及び復号化を行う回路である。なお、AES回路(123,143)の構成については、後で詳述する。
第1UART(124,144)は、調歩同期方式によりシリアル信号をパラレル信号に変換する処理、及び、その逆方向の変換処理を行う回路である。第1UART(124,144)を用いた場合、情報の送受信動作のタイミングを計るための同期クロック信号線を設ける必要がなくなる。
また、第1UART(124,144)は、送受信時のエラー(物理層エラー)を検出する機能を有し、エラー発生時には、その旨を伝える信号を専用コントローラ(120,140)に出力する。なお、第1UART(124,144)で検出されるエラーの種類には、パリティエラー、オーバーランエラー、フレーミングエラー等がある。パリティエラーは、受信したデータのパリティビットに誤りがあるときに発生する。オーバーランエラーは、受信データバッファ(キャッシュメモリ(122,142))に格納されたデータを専用コントローラ(120,140)が取り出す前に、次のデータを受信したときに発生する。フレーミングエラーは、ストップビットを受信すべきタイミングで、ストップビットの論理値を受信できなかったときに発生する。
第2UART(125,145)は、第1UART(124,144)と同様の回路で構成され、同様の機能を有する。それゆえ、ここでは、第2UART(125,145)についての説明は省略する。なお、本実施形態では、メインCPU51に内蔵される第2のUART70(図6参照)もまた、第1UART(124,144)と同様の回路で構成され、同様の機能を有する。
第1SPI(126,146)は、同期方式のシリアル通信用インターフェース回路である。第1SPI(126,146)は、非同期方式のシリアル通信用インターフェースに比べて高速にデータを送受信することができる。第1SPI(126,146)には、複数のデバイスが接続可能である。本実施形態において、第1SPI(126,146)は、外部出力用通信LSI68及び外部端子板制御LSI69の各LSIの拡張機能として予備的に設けられている。
第2SPI(不図示)には、設定レジスタ(121,141)に対して暗号化キーや設定データなどを書き込む際に用いる専用端子が設けられる。すなわち、第2SPIは、暗号化キーや設定データなどの書き込みデバイス専用の接続回路として使用される。第2SPIのそれ以外の構成及び機能は、第1SPI(126,146)の対応する構成及び機能と同様であるので、ここでは、それらの構成及び機能についての説明は省略する。
第1マンチェスター回路(127,147)は、二相位相偏移変調(BPSK:Binary Phase-Shift Keying)方式(マンチェスター変調方式)によりデジタル形式のシリアルデータを変調(符号化)及び復調(復号化)する回路である。第1マンチェスター回路(127,147)は、連続する「0」又は「1」からなる比較的長いストリングが含まれない任意のビット列からなるシリアルデータを変調し、また、変調されたシリアルデータから元のビット列からなるデジタルデータを復調する。第1マンチェスター回路(127,147)は、変調の際に用いるクロックレートをシリアルデータ内に埋め込むことができる。なお、マンチェスター変調方式によるデータの変復調動作については、後で詳述する。
第2マンチェスター回路(128,148)、第3マンチェスター回路(129,149)及び第4マンチェスター回路(130,150)は、それぞれ、第1マンチェスター回路(127,147)と同様の機能を有し、該共通する機能についての説明は省略する。
なお、第1マンチェスター回路(127,147)は、図7に示すように、第1UART(124,144)と一対にして構成され、第1UART(124,144)を介してデータを送受信することができる。第2マンチェスター回路(128,148)は、第2UART(125,145)と一対にして構成され、第2UART(125,145)を介してデータを送受信することができる。
第3マンチェスター回路(129,149)は、第1SPI(126,146)を介してデータの送受信が可能になるように構成される。また、第4マンチェスター回路(130,150)は、その他の回路と組み合わされずに独立して設けられた回路であり、単独でデータの送受信が可能な構成を有する。
GPIOインターフェース(133,153)は、AES回路(123,143)において受信データが復号された後に生成される、受信コマンドに対応するコンポジット信号を各リレー73(図6参照)を介して外部出力コネクタ74に供給する際のインターフェース回路である。
[AES回路の構成]
次に、図8を参照して、AES回路(123,143)の構成について説明する。図8は、AES回路(123,143)の構成を示す模式図である。なお、上述のように、本実施形態では、外部出力用通信LSI68は、外部端子板制御LSI69と同じ構成であるので、図8には、説明を簡略化するため、外部出力用通信LSI68内のAES回路123の構成と外部端子板制御LSI69内のAES回路143の構成とをまとめて記載する。図8中の括弧書きで示す符号が外部端子板制御LSI69内のAES回路143の構成を示す符号であり、括弧書きの前に示す符号が外部出力用通信LSI68内のAES回路123の構成を示す符号である。
AES回路(123,143)は、ハードウェア構成として、AES暗号化アルゴリズムに基づく機能ブロックと、AES暗号化アルゴリズムの逆関数であるAES復号化アルゴリズムに基づく機能ブロックとを備える。AES暗号化アルゴリズムは、共通鍵を使って平文データを暗号化し、AES復号化アルゴリズムは、同じ共通鍵を使って暗号化したデータを元の平文データに戻す。
AES暗号化アルゴリズムは、共通鍵暗号方式の代表的な暗号化アルゴリズムである。AES暗号化アルゴリズムでは、鍵長は、128ビット、192ビット及び256ビットの中から選択可能であり、暗号は、ブロック長が例えば128ビットであるSPN(Substitution Permutation Network)構造のブロック暗号である。一般的なブロック暗号は、実装コストの効率化を図るため、同一のラウンド関数を繰り返す繰返し暗号で構成され、SPN構造は、繰返し暗号の代表的な構成法である。また、ブロック暗号とは、共通鍵暗号の一種であり、固定長のデータ単位毎に処理される暗号の総称である。なお、ビット単位やバイト単位で処理される暗号は、ストリーム暗号と称される。
AES回路(123,143)は、所定ラウンド数の行列演算操作をステップ単位に繰り返し実行する機能ブロックにより構成される。具体的には、AES回路(123,143)は、図8に示すように、ステップとして、バイトサブステップ(123a,143a)、行シフトステップ(123b,143b)、列混合ステップ(123c,143c)及びラウンド鍵追加ステップ(123d,143d:最終ステップ)を有し、各ステップがこの順で繰り返し実行される。なお、これらのステップが繰り返し実行される回数(ラウンド数)は、鍵長によって異なるが、鍵長が128ビットである場合にはラウンド数は11となり、鍵長が192ビットである場合にはラウンド数は13となり、鍵長が256ビットである場合にはラウンド数は15となる。ただし、いずれの場合においても最終ラウンドでは、列混合ステップ(123c,143c)は実行されない。
最初に実行される、バイトサブステップ(123a,143a)では、固定長の入力データが例えば4行4列からなる16個のバイトデータに区分され、各バイトデータがSボックスによって置換される。なお、Sボックスは、共通鍵ブロック暗号方式の基本的な関数をハードウェアにより実現したものであり、平文と暗号文との相関性(線形性)を壊すための仕組みを提供する。Sボックスは、差分暗号解読に対する耐性に優れており、また、線形暗号解読による近似を防止することにおいても優れている。
次いで実行される、行シフトステップ(123b,143b)では、行及び列からなるバイトデータのうちの各行のバイトデータが所定のアルゴリズムに基づいて行方向にシフトされる。このような行シフトステップ(123b,143b)は、各行の異なるバイトデータがその他の行において対応するバイトデータと相互作用しないようにする仕組みを提供する。
次いで実行される、列混合ステップ(123c,143c)では、行シフトステップ(123b,143b)を経た各列のバイトデータがガロア体演算に基づく行列により乗算される。このような列混合ステップ(123c,143c)は、各列におけるバイトデータが他のバイトデータに影響を与えるようにする仕組みを提供する。
そして、最後に実行される、ラウンド鍵追加ステップ(123d,143d)では、設定レジスタ(121,141)に格納された暗号化キー(公開鍵)を所定のアルゴリズムに基づいて変換し、変換したデータがラウンド鍵として次のラウンドに渡される。そして、ラウンド鍵追加ステップ(123d,143d)では、ラウンドごとに異なるラウンド鍵と、列混合ステップ(123c,143c)又は行シフトステップ(123b,143b)を経た各バイトデータとの排他的論理和の演算が行われる。なお、ラウンド鍵に対してオリジナル鍵となる暗号化キー(公開鍵)やAES回路(123,143)に関する設定データ等は、例えば基板実装時において1回に限り、第2SPI(不図示)を介して設定レジスタ(121,141)に書き込まれる。
上記構成のAES回路(123,143)を用いた場合、上述したバイトサブステップ(123a,143a)、行シフトステップ(123b,143b)、列混合ステップ(123c,143c)及びラウンド鍵追加ステップ(123d,143d)がこの順で所定ラウンド数繰り返し実行されることにより、暗号化されたデータが出力される。そして、暗号化されたデータは、AES回路(123,143)による上述したAES暗号化アルゴリズムとは逆のAES復号化アルゴリズムにより元の平文データに変換(復号)される。この場合、外部出力用通信LSI68から外部端子板制御LSI69に送信されるデータは、AES暗号化されたデータとなるので、解読され難くなる。それゆえ、外部出力用通信LSI68及び外部端子板制御LSI69間の通信区間では、AES暗号化により通信ゴトを防止することが可能になる。
[外部出力用通信LSI及び外部端子板制御LSIの変復調動作]
次に、図9を参照しながら、外部出力用通信LSI68における送信データの変調動作、及び、外部端子板制御LSI69における受信データの変調動作の概要を説明する。なお、図9は、外部出力用通信LSI68及び外部端子板制御LSI69間におけるデータの変復調動作のフローを示す図である。
上述のように、本実施形態ではマンチェスター回路において、マンチェスター方式(BPSK方式)によりデジタル形式のシリアルデータを変調(符号化)及び復調(復号化)する。
マンチェスター変調方式では、基本的に、デジタル入力値の「1」及び「0」からなるバイナリ状態が遷移として定義付けられ、シリアルデータとして入力される信号(図9中の信号211参照)の立上りエッジ及び立下りエッジに対し、デジタル出力値としてロジックレベルの「0」及び「1」、あるいはその逆のロジックレベルを割り当てることにより、変調されたシリアルデータ(図9中の信号212参照)を生成する。復調の際には、変調とは逆の手順で復調を行い、デジタル入力値としてロジックレベルの「0」及び「1」に対して、出力すべき信号に立上りエッジ及び立下りエッジ、あるいはその逆の信号波形を割り当てることにより、復調されたシリアルデータ(図9中の信号213参照)を生成する。
本実施形態では、外部出力用通信LSI68の第2マンチェスター回路128においてデータの変調処理が行われ、該変調された送信データは、外部端子板制御LSI69の第2マンチェスター回路148で受信され復調される。それゆえ、外部出力用通信LSI68の第2マンチェスター回路128は、図9に示すように、主にマンチェスター変調回路として機能し、外部端子板制御LSI69の第2マンチェスター回路148は、主にマンチェスター復調回路として機能する。
変調回路となる第2マンチェスター回路128は、同期用のクロック信号210と、入力される変調前のシリアルデータ211との排他的論理和をとる。その結果、変調されたシリアルデータ212が第2マンチェスター回路128(マンチェスター変調回路)で生成され出力される。そして、変調されたシリアルデータ212は、光ファイバーケーブルを介して送信される。
一方、復調回路となる第2マンチェスター回路148は、同期用のクロック信号210と、光ファイバーケーブルを介して受信された変調後のシリアルデータ212との排他的論理和をとる。その結果、変調前のシリアルデータ211と同様の波形を有するシリアルデータ213(復調されたシリアルデータ)が第2マンチェスター回路148(マンチェスター復調回路)で生成され出力される。このような構成及び動作可能な第2マンチェスター回路(128,148)を用いることにより、デジタルデータを比較的安価に送受信することができる。
なお、本実施形態では、外部出力用通信LSI68及び外部端子板制御LSI69間(主基板31及び外部集中端子板39間)において、光ファイバーケーブルを用いた光通信システム(有線の光通信システム)を採用する例を説明したが、本発明はこれに限定されない。各LSI内のマンチェスター回路は、一般的に無線伝送に適しているので、外部出力用通信LSI68及び外部端子板制御LSI69間の通信システムに無線通信システムを適用してもよい。
[主基板及び外部集中端子板間のデータ通信]
次に、図6〜図10を参照しながら、主基板31及び外部集中端子板39間(メインCPU51及びホールコンピュータ200間)におけるデータ通信の概要を説明する。なお、図10は、メインCPU51及びホールコンピュータ200間におけるデータの通信フロー及び通信仕様の一例を示す図である。
主基板31において、まず、メインCPU51は、コマンドを含むデータ(平文データ)を外部出力用通信LSI68に供給する。次いで、外部出力用通信LSI68は、該供給されたデータに対して物理層エラーの検出処理等を行う。次いで、AES回路123は、物理層エラーの検出処理等が行われたデータに対して暗号化処理を行い、暗号データを生成する。
次いで、AES回路123は、暗号データ(暗号化されたデータ)を、第2UART125を介して第2マンチェスター回路128に出力する。次いで、第2マンチェスター回路128は、暗号データを変調する。なお、この変調された暗号データは、コマンドを含むシリアルデータで構成される。そして、外部出力用通信LSI68は、変調された暗号データ(送信データ)を、主基板31に実装された光通信コネクタ71内の発光素子71aに出力する。
次いで、発光素子71aは、変調された暗号データ(シリアルデータ)に基づいて点滅動作し、変調された暗号データを光信号に変換する。そして、発光素子71aは、該変換された光信号を、光通信コネクタ71の送信側ポートに装着された、主基板31及び外部中継基板38間を繋ぐ第1光ファイバーケーブル111(第1光伝送手段)の一方の端面(主基板側端面)に出力する。
次いで、第1光ファイバーケーブル111に供給された光信号は、第1光ファイバーケーブル111の他方の端面(光中継器側端面)が装着された外部中継基板38内の光中継器160に出力される。次いで、光中継器160は、該入力された光信号を、光中継器160に接続された外部中継基板38及び外部集中端子板39間を繋ぐ第2光ファイバーケーブル112(第2光伝送手段)の一方の端面(光中継器側端面)を介して、該第2光ファイバーケーブル112に出力する。なお、この際の光中継器160の中継動作については、後で詳述する。
次いで、光中継器160により中継された変調された暗号データに対応する光信号は、外部集中端子板39の光通信コネクタ72の受信側ポートに装着された第2光ファイバーケーブル112の他方の端面(外部集中端子板側端面)を介して、光通信コネクタ72内の受光素子72aに出力される。
次いで、受光素子72aは、該受信した光信号を電気信号(変調された暗号データ)に変換し、該変換した電気信号を外部端子板制御LSI69の第2マンチェスター回路148に出力する。次いで、第2マンチェスター回路148は、該入力された電気信号(変調された暗号データ)を復調し、該復調されたデータ(暗号データ)を第2UART145を介してAES回路143に出力する。次いで、AES回路143は、該復調データ(暗号データ)を復号し、該復号されたデータ(平文データ)に基づいて受信したコマンドに対応するコンポジット信号を生成する。そして、外部端子板制御LSI69は、該生成されたコンポジット信号を、GPIOインターフェース153の各出力ポートから各リレー73を介して外部出力コネクタ74に供給する。なお、ここでいうコンポジット信号の「コンポジット」は、単に複数という意味、又は、用途の異なる信号線の集まりという意味で用いられる。すなわち、本明細書でいう「コンポジット信号」とは、映像技術の分野で用いられるコンポジット映像信号ではなく、単なる複合信号のことである。
また、外部出力コネクタ74には、ホールコンピュータ200が接続されており、ホールコンピュータ200には、外部端子板制御LSI69から出力されたコンポジット信号によりデータが伝達される。そして、ホールコンピュータ200では、外部集中端子板39から伝達されたデータに基づいて各種の解析処理が行われる。本実施形態では、このようにして、メインCPU51及びホールコンピュータ200間において、データの受け渡しが行われる。
なお、本実施形態では、上述したメインCPU51及びホールコンピュータ200間におけるデータの通信動作において、メインCPU51から外部出力用通信LSI68に送信されるコマンドを、図10に示すように、2Byteの平文データとし、その際の通信速度(ボーレート)を、19200bpsとする。この通信仕様は、メインCPU51及び外部出力用通信LSI68間の通信仕様、具体的には、メインCPU51の処理スペックに応じて決定されるので、その通信仕様が変われば、メインCPU51及びホールコンピュータ200間における平文データのデータ長及び通信速度も変化する。
また、本実施形態では、外部出力用通信LSI68から外部端子板制御LSI69に送信される外部出力用データは、暗号化及びマンチェスター変調された1Byteのデータであり、その際の通信速度を、115200bpsとする。この通信仕様は、外部出力用通信LSI68及び外部端子板制御LSI69間の通信仕様、具体的には、外部出力用通信LSI68及び外部端子板制御LSI69、並びに、ホールコンピュータ200の処理スペックに応じて決定されるので、その通信仕様が変われば、外部出力用通信LSI68及び外部端子板制御LSI69間における外部出力用データのデータ長及び通信速度も変化する。
さらに、本実施形態では、外部端子板制御LSI69からホールコンピュータ200に出力されるパラレル信号は、複数の信号で構成される。なお、外部出力用通信LSI68から外部端子板制御LSI69に送信される外部出力用データは、マンチェスター変調処理が施されることなく暗号化処理のみが施されたデータであってもよい。この場合、主基板31から外部集中端子板39へのデータ転送を効率よく実行することができる。
[主基板から外部中継基板への送信データ]
次に、図11を参照しながら、メインCPU51(主基板31)から外部出力用通信LSI68(外部中継基板38)に送信されるコマンドの構成及び種別について説明する。なお、図11は、メインCPU51から外部出力用通信LSI68に送信されるコマンドの種別と、各種別におけるコマンドの構成との対応関係をまとめた表である。
本実施形態では、各コマンドは、コマンド種別を示す1Byteのコマンド情報(CMD)と、これに付随して送信されるパラメータを示す1Byteの設定データ(DATA)とのセットで構成される。
コマンド情報(CMD)は16進数で表記される。具体的には、メダル投入を示すメダルインコマンドは、「90H」で表され、メダルの払出を示すメダルアウトコマンドは、「A0H」で表される。遊技等に係る各種情報を単に外部出力することを示す外部出力コマンドは、「B0H」で表され、該各種情報を、メダルアウトコマンドの出力終了後に続いて外部出力することを示す外部出力チェーンコマンドは、「B1H」で表される。遊技等に係る各種情報を所定時間継続して外部出力することを示す外部出力ONコマンドは、「B2H」で表され、該各種情報をメダルアウトコマンドの出力終了後であって、且つ、所定時間継続して外部出力することを示す外部出力ONチェーンコマンドは、「B3H」で表される。また、遊技等に係る各種情報を所定時間継続して外部出力オフ状態とすることを示す外部出力OFFコマンドは、「B4H」で表され、該各種情報をメダルアウトコマンドの出力終了後であって、且つ、所定時間継続して外部出力オフ状態とすることを示す外部出力OFFチェーンコマンドは、「B5H」で表される。さらに、セキュリティに係る情報を外部出力することを示すセキュリティコマンドは、「C0H」で表される。
なお、外部出力に係るコマンド「B0H」〜「B5H」には、例えば遊技状態や入賞などに関する情報が一般的に割り当てられるが、本発明はこれに限定されず、例えばパチスロ1の機種毎に必要な各種情報を適宜定めることができる。また、セキュリティコマンド「C0H」には、例えば、ドア開検知及び設定変更開始を示す情報に加え、メインRAM53のサム異常、投入メダル通過時間、投入メダル通過チェック、投入メダル逆行、補助庫満杯、ホッパーエンプティ、ホッパージャム、イリーガルヒット(当籤役と入賞役とが異なる不正入賞)等のセキュリティ情報が割り当てられる。
メダルインコマンド「90H」の設定データには、メダル投入枚数を示す数値がセットされる。メダルアウトコマンド「A0H」の設定データには、メダル払出枚数を示す数値がセットされる。外部出力に係るコマンド「B0H」〜「B5H」の設定データの下位4ビットには、その種別を示す情報として外部信号1〜4がセットされる。外部出力コマンド「B0H」及び外部出力チェーンコマンド「B1H」の設定データの上位4ビットは、未使用となる。外部出力ONコマンド「B2H」、外部出力ONチェーンコマンド「B3H」、外部出力OFFコマンド「B4H」及び外部出力OFFチェーンコマンド「B5H」の上位4ビットには、時間設定を示す数値(時間設定値)として0〜7がセットされる。セキュリティコマンド「C0H」の設定データの上位4ビットには、時間設定を示す数値(時間設定値)として0〜7が任意にセット可能であり、下位4ビットのうちの最下位ビット(Bit0)には、セキュリティ情報の有無情報(1/0)がセットされる。
なお、本実施形態では、時間設定値「1」当たりの実時間は、予め、例えば500ms程度に定められている。また、本実施形態では、コマンド情報(CMD)の最上位ビット(Bit7)には、必ずオン情報(1)がセットされるが、設定データ(DATA)の最上位ビット(Bit7)には、必ずオフ情報(0)がセットされ、外部出力用通信LSI68は、1バイト単位で受信処理を実行する構成になっている。これにより、外部出力用通信LSI68は、メインCPU51から受信したコマンドをコマンド情報(CMD)と設定データ(DATA)とに振り分けながら効率よくデータ通信処理を行うことができる。
上記コマンドを受信した外部出力用通信LSI68は、受信したコマンドから外部出力用データ(送信データ)を生成し、該外部出力用データを所定のタイミングで外部端子板制御LSI69に送信するために、複数のワーキングエリア及び複数のソフトウェアタイマの領域をキャッシュメモリ122内に確保する。なお、ワーキングエリアとしては、現時点で外部出力すべき外部出力用データの出力状態をセットするための出力状態エリア、外部出力用データの出力状態を編集するための出力編集エリア、チェーンコマンドに係る外部出力用データを格納するためのチェーンエリア、外部出力ONチェーンコマンドに係る外部出力用データを格納するための外部出力ONエリア、外部出力OFFチェーンコマンドに係る外部出力用データを格納するための外部出力OFFエリア、外部出力ONコマンド(チェーン含む)の設定時間後に外部出力用データの出力状態を復帰させるための外部出力ON計測後復帰エリア、外部出力OFFコマンド(チェーン含む)の設定時間後に外部出力用データの出力状態を復帰させるための外部出力OFF計測後復帰エリア、セキュリティコマンドの設定時間後に外部出力用データの出力状態を復帰させるためのセキュリティ計測後復帰エリアがある。
[外部中継基板及び光中継器の概略構成]
次に、図12を参照しながら、外部中継基板38及びそれに実装される光中継器160の概略構成を説明する。図12は、外部中継基板38及び光中継器160の概略構成を示すブロック図である。
外部中継基板38は、主基板31及び外部集中端子板39間を光ファイバーケーブルを介して接続するための中継基板であり、外部中継基板38には、光ファイバーケーブルを中継するための光中継器160(光中継手段)が実装される。そして、光中継器160は、主基板31に接続された第1光ファイバーケーブル111から伝送された光信号を受信し、該受光した光信号を外部集中端子板39に接続された第2光ファイバーケーブル112に送信する。
なお、本実施形態では、第1光ファイバーケーブル111及び第2光ファイバーケーブル112として、市販等されている一般的な光ファイバーケーブルを使用することができ、例えばプラスチック光ファイバ(POF)等を用いることができる。また、各光ファイバーケーブルは、後述の図14に示すように、芯線と、該芯線の周囲を覆う被覆部とで構成され、芯線は、コアと該コアの外側に設けられたクラッドとで構成される。
光中継器160は、光信号の中継動作を可能にするため、図12に示すように、受光素子164(光電変換器)と、発光素子165(電光変換器)と、中継回路166とを備える。なお、光中継器160は、光中継器160が外部中継基板38に実装された際に、光中継器160に設けられた後述の電源ピン部を介して外部中継基板38から供給される電力により作動する。
受光素子164は、第1光ファイバーケーブル111を介して主基板31から伝送された光信号を受信し、該受信した光信号を電気信号に変換する。そして、受光素子164は、変換した電気信号を中継回路166に出力する。なお、本実施形態では、受光素子164をフォトダイオードで構成する。
発光素子165は、中継回路166から出力された電気信号に基づいて発光することにより光信号を復元し、該復元した光信号を外部集中端子板39に接続された第2光ファイバーケーブル112に出力する。なお、本実施形態では、発光素子165を、発光ダイオード(LED)で構成するが、本発明はこれに限定されず、例えばレーザーダイオードやその他の電光変換素子などで構成してもよい。
中継回路166は、受光素子164で変換された電気信号を発光素子165に一方向に伝送可能な回路であれば、任意の回路で構成することができる。例えば、本実施形態では、後述のように、中継回路166は、主に、受光素子164の受信IC(Integrated Circuit)181及び発光素子165のドライバIC182、並びに、両ICを電気的に接続するデータリード線175で構成される。また、例えば、発光素子165による光信号の復元をより正確に実行させるために、中継回路166が、さらに、電気信号を増幅する機能を備えていてもよい。
ここで、光中継器160における光信号の中継動作の概要を説明する。まず、受光素子164が、光信号として「0(消光)」及び「1(発光)」の2値で構成される光パルス信号を第1光ファイバーケーブル111を介して受信すると、受光素子164は、この光信号を光電変換により電気信号に変換し、該変換した電気信号を中継回路166に出力する。次いで、中継回路166は、変換された電気信号に基づいて、「0(ローレベル)」及び「1(ハイレベル)」の2値で構成される電気パルス信号を生成し、該電気パルス信号を発光素子165に出力する。そして、発光素子165は、中継回路166から出力された電気パルス信号に基づいて、発光及び消光する(点滅する)。この結果、発光素子165により、受光素子164で受信された光パルス信号と同様の波形を有する光パルスが生成され、該光パルス信号(光信号)が第2光ファイバーケーブル112に出力される。
[光中継器の構成]
次に、図13及び図14を参照しながら、本実施形態のパチスロ1で用いる光中継器160の一構成例を説明する。なお、図13は、本実施形態の光中継器160における、光ファイバーケーブルの挿入方向に沿った概略断面図であり、図14は、光中継器160に光ファイバーケーブルが装着された場合の概略断面図である。
光中継器160は、図13に示すように、光中継器本体161と、光中継器筐体162(筐体部)と、封止部材163とを備える。光中継器本体161は、図12で説明した受光素子164、発光素子165及び中継回路166を含む部材である。なお、光中継器本体161の構成については後で詳述する。
光中継器筐体162は、光中継器本体161を内部に封入して保持するとともに、光中継器本体161に装着された第1光ファイバーケーブル111及び第2光ファイバーケーブル112を保持する略筒状の筐体部材である。
なお、光中継器筐体162は、一般的な硬質のプラスチック材料で形成することができるが、本実施形態では、光中継器本体161に対する電磁波(外来ノイズも含む)の干渉を防止するために、光中継器筐体162を、導電性を有するプラスチック材料、又は、電磁波を遮蔽するための金属遮蔽部が内部に埋め込まれた非導電性プラスチック部材で構成する。すなわち、本実施形態では、光中継器筐体162は、電磁波の遮蔽機能を備える。
また、光中継器筐体162を導電性プラスチック材料で形成する場合、導電性プラスチック材料としては、例えば、ポリアセチレン、ポリピロール、ポリチオフェン、ポリアニリン等を用いることができる。ポリピロール、ポリチオフェン及びポリアニリンは電気化学的重合(電界重合)法により生成することができ、ポリアセチレンは化学的重合(触媒重合)法により生成することができる。さらに、導電性プラスチック材料としては、汎用のプラスチック材料に無機物質を中心とする導電体を添加して、電気・電子機能を備えた複合導電性プラスチック材料を用いてもよい。
光中継器筐体162の内部には、図13に示すように、第1光ファイバーケーブル111を保持するための第1光ファイバー挿入穴162a(第1装着部)、第2光ファイバーケーブル112を保持するための第2光ファイバー挿入穴162b(第2装着部)、及び、光中継器本体161を内部に収納するための本体収納凹部162c(収納部)が形成される。
第1光ファイバー挿入穴162aは、略筒状の光中継器筐体162の一方(図13では左側)の端部から本体収納凹部162cの一方の側壁部まで延在して形成された、開口形状が円形の貫通穴である。この第1光ファイバー挿入穴162aには、主基板31及び外部中継基板38間を繋ぐ第1光ファイバーケーブル111の発光側の先端部分が挿入される。それゆえ、第1光ファイバー挿入穴162aの開口径のサイズは、第1光ファイバーケーブル111の外径サイズより若干大きなサイズになる。
第2光ファイバー挿入穴162bは、略筒状の光中継器筐体162の他方(図13では右側)の端部から本体収納凹部162cの他方の側壁部まで延在して形成された、開口形状が円形の貫通穴である。この第2光ファイバー挿入穴162bには、外部中継基板38及び外部集中端子板39間を繋ぐ第2光ファイバーケーブル112の受光側の先端部分が挿入される。それゆえ、第2光ファイバー挿入穴162bの開口径のサイズは、第2光ファイバーケーブル112の外径サイズより若干大きなサイズになる。
なお、第2光ファイバーケーブル112の外径サイズが第1光ファイバーケーブル111の外径と同じサイズである場合には、第2光ファイバー挿入穴162bの開口径のサイズは、第1光ファイバー挿入穴162aの開口径と同じサイズに設定される。一方、第2光ファイバーケーブル112の外径サイズが第1光ファイバーケーブル111の外径と異なるサイズである場合には、第2光ファイバー挿入穴162bの開口径のサイズは、第1光ファイバー挿入穴162aの開口径と異なるサイズに設定される。すなわち、各光ファイバー挿入穴の開口径サイズは、挿入される光ファイバーケーブルの外径サイズに応じて適宜別個に設定することができる。
本体収納凹部162cは、光中継器160を外部中継基板38に実装する際に外部中継基板38と対向する光中継器筐体162の面(図13では下面)から該面とは反対側の面(図13では上面)付近まで延在して形成された凹部である。本実施形態では、本体収納凹部162cの外壁形状は、図13に示すように、光中継器本体161の後述する第1リードフレーム171及び第2リードフレーム172、並びに、これらのリードフレームの上部に露出した各種リード線の屈曲部(例えば後述の電源線屈曲部173b等)を含む部分の外観形状と略同様の形状を有する。それゆえ、光中継器本体161が本体収納凹部162cに収納された場合には、光中継器本体161の構成部分のうち、各リードフレームの下部から突出した各種リード線のピン部(例えば後述の電源ピン部173a,173c等)は、光中継器筐体162内に封入されずに、外部に露出した状態となる。
また、本実施形態では、本体収納凹部162cのサイズ(開口寸法、深さ寸法等)は、光中継器本体161の上記外観形状のサイズより若干大きくなるように設定される。この結果、光中継器本体161が本体収納凹部162cに収納された場合には、図13に示すように、光中継器本体161と、本体収納凹部162cの壁面との間には隙間が生成され、各リードフレームの上部に露出した各種リード線の屈曲部が本体収納凹部162cの底面(図13では上面)と接触しないようにすることができる。この場合、光中継器筐体162を導電性を有するプラスチック材料で形成しても、リード線間の短絡を防止することができる。
封止部材163は、光中継器本体161を本体収納凹部162cに挿入した後、本体収納凹部162cの開口部を封止するための部材である。封止部材163で本体収納凹部162cの開口部を封止することにより、光中継器本体161が光中継器筐体162内に封入される。
なお、本実施形態では、図13に示すように、光中継器本体161が光中継器筐体162内に封入された際に、第1光ファイバー挿入穴162aの中心軸、第2光ファイバー挿入穴162bの中心軸、後述の第1リードフレーム171の第1光ファイバー挿入凹部171cの底面(開口面)の中心、後述の第2リードフレーム172の第2光ファイバー挿入凹部172cの底面(開口面)の中心、光中継器本体161内に封入された受光素子164の受光面の中心、及び、光中継器本体161内に封入された発光素子165の発光面の中心が、略同軸上に配置されるように、第1光ファイバー挿入穴162a、第2光ファイバー挿入穴162b及び本体収納凹部162cが光中継器筐体162の内部に形成される。
それゆえ、図14に示すように、主基板31及び外部中継基板38間を繋ぐ第1光ファイバーケーブル111の発光側の先端部分を光中継器160の第1光ファイバー挿入穴162a及び後述の第1光ファイバー挿入凹部171cに挿入すると、第1光ファイバーケーブル111の発光側の端面の中心が受光素子164の受光面の中心と対向した状態が生成される。また、図14に示すように、外部中継基板38及び外部集中端子板39間を繋ぐ第2光ファイバーケーブル112の受光側の先端部分を光中継器160の第2光ファイバー挿入穴162b及び後述の第2光ファイバー挿入凹部172cに挿入すると、第2光ファイバーケーブル112の受光側の端面の中心が発光素子165の発光面の中心と対向した状態が生成される。このような構成にすることにより、光信号を効率よく確実に中継することができる。
なお、図13及び図14には示さないが、光中継器筐体162には、挿入された光ファイバーケーブルを固定するための固定機構を備える。固定機構としては、例えば市販等されている従来の光通信コネクタで採用されている光ファイバーケーブルの固定機構を用いることができる。
また、本実施形態では、図14に示すように、第1光ファイバーケーブル111の先端部分において芯線111aが被覆部111bに覆われた状態のケーブルを光中継器160に挿入する。また、同様に、第2光ファイバーケーブル112の先端部分において芯線112aが被覆部112bに覆われた状態のケーブルを光中継器160に挿入する。この場合、各光ファイバーケーブルの先端部分の芯線を露出する処理が不要になるとともに、該芯線の位置決め機構(固定機構)を光中継器160に別途設ける必要が無くなるので、より簡易な構成となる。
なお、本発明はこれに限定されず、各光ファイバーケーブルの先端部分において、被覆部を取り除いた状態(芯線が露出した状態)のケーブルを光中継器160に挿入してもよい。この場合、光中継器160には、挿入された各光ファイバーケーブルの先端部分において露出した芯線の位置決めを行うための機構(固定機構)をさらに設けることが好ましい。
[光中継器本体の構成]
次に、図15〜図21を参照しながら、本実施形態の光中継器本体161の構成について詳述する。
図15は、光中継器本体161の外観斜視図であり、図16は、光中継器本体161の外観上面図である。図17は、光中継器本体161の第2光ファイバー挿入凹部172c側から見た外観側面図であり、図18は、光中継器本体161の電源リード線173側から見た外観側面図である。図19は、光中継器本体161を屈曲加工する前の光中継器本体161の概略構成図である。また、図20は、光中継器本体161を屈曲加工した後の受光素子164の取り付け面側(第1光ファイバー挿入凹部171c側)から見た光中継器本体161の側面図であり、図21は、光中継器本体161を屈曲加工した後の発光素子165の取り付け面側(第2光ファイバー挿入凹部172c側)から見た光中継器本体161の側面図である。なお、光中継器本体161の特徴をより明確に示すため、これらの図面間では、光中継器本体161の構成部品のサイズ、縮尺率等において整合がとれていない部分もある。
光中継器本体161は、図15〜図21に示すように、受光素子164と、発光素子165と、第1リードフレーム171(第1フレーム部)及び第2リードフレーム172(第2フレーム部)を含むフレーム部と、電源リード線173(電源配線部)と、接地リード線174(接地配線部)と、データリード線175(データ配線部)とを備える。そして、光中継器本体161では、これらの構成部材が一体的に形成されている。以下、各構成部材の構成について説明する。なお、接地リード線は、例えば0VラインやGND(グラウンド)と称される場合もある。
(1)リードフレーム部の構成
第1リードフレーム171は、第1フレーム上部171a及び第1フレーム底部171bを有する。第1フレーム上部171a及び第1フレーム底部171bはそれぞれ非導電性(絶縁性)プラスチック材料で形成され、一般的な成形手法により作製される。
第1フレーム上部171aは、略四角錘台状のブロック部材である。第1フレーム上部171aの第1フレーム底部171bとの接合面側とは反対側の表面には、開口形状が円形の第1光ファイバー挿入凹部171c(第1装着開口部)が形成される。なお、第1光ファイバー挿入凹部171cには、上述のように、第1光ファイバーケーブル111の先端部が装着されるので、第1光ファイバー挿入凹部171cは光ポート(受信側ポート)として作用する。また、第1フレーム上部171aの第1フレーム底部171bとの接合面側の表面には、接地リード線174上に搭載された受光素子164を収納するための第1封止凹部171dが形成される(図18参照)。
なお、本実施形態では、図14に示すように、芯線111aが被覆部111bに覆われた状態の第1光ファイバーケーブル111の先端部分を光中継器160の第1光ファイバー挿入穴162a及び第1光ファイバー挿入凹部171cに挿入するので、第1光ファイバー挿入凹部171cの開口径のサイズは、第1光ファイバーケーブル111の外径サイズより若干大きなサイズに設定される。これにより、第1光ファイバーケーブル111を光中継器160に装着した際に第1光ファイバーケーブル111の先端部分の位置(装着位置)が光中継器160内で固定される。すなわち、本実施形態では、第1光ファイバー挿入凹部171cは、装着された第1光ファイバーケーブル111の先端部分の位置決め手段としても作用する。
また、第1封止凹部171dの開口サイズは、受光素子164を内部に収納できるサイズであれば任意に設定することができる。なお、第1封止凹部171dにより受光素子164を封入した際、受光素子164の受光面が第1封止凹部171dの底面と接していてもよいし、受光素子164の受光面と第1封止凹部171dの底面との間に隙間が生成されていてもよい。
また、本実施形態では、第1フレーム上部171aは、受光素子164の動作波長の光に対して透明なプラスチック材料で形成される。これにより、第1光ファイバーケーブル111から出射された光を、第1光ファイバー挿入凹部171cの底面を介して受光素子164に到達させることができる。なお、本発明はこれに限定されず、第1フレーム上部171aの構成を、受光素子164が後述の第1光ファイバー挿入凹部171cの底面に露出するような構成にした場合(第1光ファイバー挿入凹部171cの底面が第1封止凹部171dの底面と連通するような構成の場合)には、第1フレーム上部171aを、受光素子164の動作波長の光に対して不透明なプラスチック材料で形成してもよい。
第1フレーム底部171bは、板状部材で構成され、該板状部材の第1フレーム上部171aとの接合面の形状は長方形である。また、第1フレーム底部171bの第1フレーム上部171aとの接合面側の表面には、各種リード線(電源リード線173、接地リード線174及びデータリード線175)の一部が実装される(図19参照)。なお、第1フレーム底部171bは、受光素子164の動作波長の光に対して透明なプラスチック材料で形成してもよいし、不透明なプラスチック材料で形成してもよい。
第2リードフレーム172は、第2フレーム上部172a及び第2フレーム底部172bを有する。第2フレーム上部172a及び第2フレーム底部172bはそれぞれ、第1リードフレーム171の第1フレーム上部171a及び第1フレーム底部171bと同様の構成を有する。
なお、第2フレーム上部172aの第2フレーム底部172bとの接合面側とは反対側の表面には、開口形状が円形の第2光ファイバー挿入凹部172c(第2装着開口部)が形成される。なお、第2光ファイバー挿入凹部172cには、上述のように、第2光ファイバーケーブル112の先端部が装着されるので、第2光ファイバー挿入凹部172cは光ポート(送信側ポート)として作用する。また、第2フレーム上部172aの第2フレーム底部172bとの接合面側の表面には、後述の接地リード線174上に搭載された発光素子165を収納するための第2封止凹部172dが形成される(図18参照)。
本実施形態では、第2フレーム上部172aは、発光素子165の動作波長の光に対して透明なプラスチック材料で形成される。これにより、発光素子165から射出された光を、第2光ファイバー挿入凹部172cの底面を介して第2光ファイバーケーブル112の受光側端面に到達させることができる。発光素子165の動作波長が受光素子164のそれと同じである場合には、第2フレーム上部172aは、第1フレーム上部171aと同様のプラスチック材料で形成されるが、両者の動作波長が異なる場合には、各フレーム上部は、動作波長に応じて、適宜別個の材料で形成される。
なお、本発明はこれに限定されず、第2フレーム上部172aの構成を、発光素子165が第2光ファイバー挿入凹部172cの底面に露出するような構成にした場合(第2光ファイバー挿入凹部172cの底面が第2封止凹部172dの底面と連通するような構成の場合)には、第2フレーム上部172aを、発光素子165の動作波長の光に対して不透明なプラスチック材料で形成してもよい。
また、本実施形態では、図14に示すように、芯線112aが被覆部112bに覆われた状態の第2光ファイバーケーブル112の先端部分を光中継器160の第2光ファイバー挿入穴162b及び第2光ファイバー挿入凹部172cに挿入するので、第2光ファイバー挿入凹部172cの開口径のサイズは、第2光ファイバーケーブル112の外径サイズより若干大きなサイズになる。これにより、第2光ファイバーケーブル112を光中継器160に装着した際に第2光ファイバーケーブル112の先端部分の位置(装着位置)が光中継器160内で固定される。すなわち、本実施形態では、第2光ファイバー挿入凹部172cは、装着された第2光ファイバーケーブル112の先端部分の位置決め手段としても作用する。
なお、第2光ファイバーケーブル112の外径サイズが第1光ファイバーケーブル111の外径と同じサイズである場合には、第2光ファイバー挿入凹部172cの開口径のサイズは、第1光ファイバー挿入凹部171cの開口径と同じサイズに設定される。一方、第2光ファイバーケーブル112の外径サイズが第1光ファイバーケーブル111の外径と異なるサイズである場合には、第2光ファイバー挿入凹部172cの開口径のサイズは、第1光ファイバー挿入凹部171cの開口径と異なるサイズに設定される。すなわち、各光ファイバー挿入凹部の開口径サイズは、挿入される光ファイバーケーブルの外径サイズに応じて適宜別個に設定することができる。
また、第2封止凹部172dの開口サイズは、発光素子165を内部に収納できるサイズであれば任意に設定することができる。なお、第2封止凹部172dにより発光素子165を封入した際、発光素子165の発光面が第2封止凹部172dの底面と接していてもよいし、発光素子165の発光面と第2封止凹部172dの底面との間に隙間が生成されていてもよい。
第2フレーム底部172bの第2フレーム上部172aとの接合面側の表面には、各種リード線(電源リード線173、接地リード線174及びデータリード線175)の一部が実装される(図19参照)。なお、第2フレーム底部172bは、発光素子165の動作波長の光に対して透明なプラスチック材料で形成してもよいし、不透明なプラスチック材料で形成してもよい。
また、光中継器本体161では、図18に示すように、受光素子164の受光面と発光素子165の発光面とが互いに略平行となり、受光素子164の受光面の面方向(面と直交する方向)と発光素子165の発光面の面方向とが互いに逆方向となり、且つ、受光素子164の受光面の中心と発光素子165の発光面の中心とが略同軸上に配置されるように、第1リードフレーム171及び第2リードフレーム172が配置される(光中継器本体161が作製される)。言い換えると、本実施形態の光中継器本体161では、第1フレーム上部171aの第1光ファイバー挿入凹部171cの開口面と第2フレーム上部172aの第2光ファイバー挿入凹部172cの開口面とが互いに略平行となり、第1光ファイバー挿入凹部171cの開口面の面方向(凹部の底面から開口部に向かう方向)と第2光ファイバー挿入凹部172cの開口面の面方向とが互いに逆方向となり、且つ、第1光ファイバー挿入凹部171cの開口面(底面)の中心と第2光ファイバー挿入凹部172cの開口面(底面)の中心とが略同軸上に配置されるように、第1リードフレーム171及び第2リードフレーム172が配置される。
このような光中継器本体161の構成は、後述するように、光中継器本体161の製造工程において、各種リード線の中央に設けられた屈曲部(配線領域部)を、屈曲加工することにより実現される。すなわち、上述した第1リードフレーム171(受光素子164)及び第2リードフレーム172(発光素子165)の配置形態は、各種リード線の中央に設けられた配線領域部の屈曲構造により実現される。なお、本実施形態では、受光素子164の受光面(第1光ファイバー挿入凹部171cの開口面)が、発光素子165の発光面(第2光ファイバー挿入凹部172cの開口面)に対して完全な平行状態であってもよいし、完全な平行状態から若干ずれた状態であってもよい。
(2)各種リード線及び各種光通信デバイスの構成
次に、図19を参照しながら、リードフレームに実装される各種リード線(電源リード線173、接地リード線174及びデータリード線175)及び各種光通信デバイス、並びに、両者の接続形態について説明する。なお、図19には、各種リード線及び各種光通信デバイスの接続態様をより明確にするため、第1フレーム上部171a及び第2フレーム上部172aで各種光通信デバイスを密封する前であり、且つ、各種リード線に対して屈曲加工を施す前の状態を示す。
また、実際には、本実施形態の光中継器160のリードフレーム内には、受光素子164及び発光素子165以外に様々な電気部品及び/又は光電子部品が実装されるが、図19には、説明を簡略化するため、リードフレーム内に実装される部品として光中継器160の中継動作に必要な部品のみを示す。なお、本発明はこれに限定されず、光中継器160のリードフレーム内に実装される部品が、光中継器160の中継動作に必要な部品のみであってもよい。
本実施形態では、電源リード線173、接地リード線174及びデータリード線175は、図19に示すように、所定間隔離して配置された第1フレーム底部171b及び第2フレーム底部172b上に実装される。この際、各種リード線は、第1フレーム底部171bの第1フレーム上部171aとの接合面側、及び、第2フレーム底部172bの第2フレーム上部172aとの接合面側に実装される。また、この際、電源リード線173、接地リード線174及びデータリード線175は、第1フレーム底部171b及び第2フレーム底部172bの配列方向と直交する方向に、この順で、特定間隔離して略平行に配置される。すなわち、各リード線は、第1リードフレーム171及び第2リードフレーム172に対して(受光素子164及び発光素子165に対して)共通で設けられる。
さらに、第2フレーム底部172b上の領域であり且つ電源リード線173と接地リード線174との間の領域には、電極引出配線176が設けられる。この電極引出配線176は、発光素子165を構成するLEDの陰極に電気的に接続される。
電源リード線173は、第1リードフレーム171及び第2リードフレーム172内に実装される各種電気部品及び/又は各種光電子部品(受光素子164及び発光素子165を含む)の電源供給用配線である。電源リード線173は、図19に示すように、第1フレーム底部171b及び第2フレーム底部172bの配列方向に延在した略直線状の配線部材で構成される。また、電源リード線173は、その両端付近にそれぞれ設けられた2つの電源ピン部173a,173cと、第1フレーム底部171b及び第2フレーム底部172b間(電源リード線173の中央付近)の領域に設けられた電源線屈曲部173bとを有する。本実施形態では、電源線屈曲部173bの幅が、各電源ピン部(173a,173c)の幅より広くなるように、電源リード線173が構成される。
2つの電源ピン部173a,173cは、光中継器160の完成後も第1リードフレーム171及び第2リードフレーム172内に封入されずに外部に露出する配線部分である。この2つの電源ピン部173a,173cは、光中継器160を外部中継基板38に実装した際に外部中継基板38に設けられたスルーホールに挿入され、外部中継基板38の電源端子に電気的に接続される。また、電源線屈曲部173bは、リードフレーム内に各種光通信デバイスを封入した後に行われる各種リード線の屈曲加工により折り曲げられる配線部分である。
接地リード線174は、第1リードフレーム171及び第2リードフレーム172内に実装される各種電気部品及び/又は各種光電子部品(受光素子164及び発光素子165を含む)の接地用配線である。接地リード線174は、図19に示すように、第1フレーム底部171b及び第2フレーム底部172bの配列方向に延在した配線部材で構成される。また、接地リード線174は、その両端付近にそれぞれ設けられた2つの接続ピン部174a,174cと、第1フレーム底部171b及び第2フレーム底部172b間(接地リード線174の中央付近)の領域に設けられた接地線屈曲部174bとを有する。本実施形態では、接地線屈曲部174bの幅が、各接地ピン部(174a,174c)の幅より広くなるように、接地リード線174が構成される。
また、接地リード線174の第1リードフレーム171及び第2リードフレーム172上の領域には、それぞれ受光素子164及び発光素子165の実装領域も設けられ、この光学素子の実装領域及び接地線屈曲部174bを含む接地リード線174の配線部分は、略直線状に延在した配線パターンを有する。また、光学素子の実装領域及び接地線屈曲部174bを含む該配線部分の各端部と、対応する接地ピン部との間の配線部分は、図19に示すように、データリード線175の対応する端部を迂回するように略L字状に折れ曲がった配線パターンを有する。
2つの接続ピン部174a,174cは、光中継器160の完成後も第1リードフレーム171及び第2リードフレーム172内に封入されずに外部に露出する配線部分である。この2つの接続ピン部174a,174cは、光中継器160を外部中継基板38に実装した際に外部中継基板38に設けられたスルーホールに挿入され、外部中継基板38の接地端子に電気的に接続される。また、接地線屈曲部174bは、リードフレーム内に各種光通信デバイスを封入した後に行われる各種リード線の屈曲加工により折れ曲げられる配線部分である。
データリード線175は、受光素子164により光電変換されて生成された電気信号を発光素子165に伝送するための配線である。データリード線175は、図19に示すように、第1フレーム底部171b及び第2フレーム底部172bの配列方向に延在した直線状の配線部材で構成される。データリード線175は、その両端付近にそれぞれ設けられた2つの実装端部175a,175cと、第1フレーム底部171b及び第2フレーム底部172b間(電源リード線173の中央付近)の領域に設けられた屈曲部175b(配線領域部)とを有する。本実施形態では、屈曲部175bの幅のサイズが、各実装端部(175a,175c)の幅のサイズと同じになるように、データリード線175が構成される。
実装端部175a及び実装端部175cは、それぞれ第1フレーム底部171b及び第2フレーム底部172b上に実装される配線部分である。また、屈曲部175bは、リードフレーム内に各種光通信デバイスを封入した後に行われる各種リード線の屈曲加工により折れ曲げられる配線部分である。
また、本実施形態では、光中継器160の上述した光信号の中継動作を可能にするため、図19に示すように、受光素子164(光電変換器)及び受信IC181からなる受光装置部が第1リードフレーム171内に実装され、発光素子165(電光変換器)及びドライバIC182からなる発光装置部が第2リードフレーム172内に実装される。なお、受信IC181は、受光素子164から出力された電気信号に基づいて、受光素子164に入射された光パルス信号(「消光」及び「発光」の組み合わせ信号)に対応する電気パルス信号(「ローレベル(0)」及び「ハイレベル(1)」の組み合わせ信号)を生成する。また、ドライバIC182は、受信IC181で生成された電気パルス信号に基づいて、発光素子165の点滅(発光/消光)動作を制御する。
受光素子164は、受信IC181に搭載され、受信IC181は、第1フレーム底部171b上の接地リード線174の配線領域内の所定の実装エリアに実装される。そして、受信IC181の電源端子、接地端子及び信号出力端子は、ボンドワイヤ185を介して、第1フレーム底部171b上の電源リード線173、接地リード線174及びデータリード線175の配線領域にそれぞれ電気的に接続される。
発光素子165は、電極引出配線176上に実装される。この際、発光素子165(LED)の陰極が電極引出配線176と電気的に接続されるように実装される。例えば、発光素子165の陰極(陰極端子)が露出した面が、導電性接着剤(例えば銀ペースト等)等を介して、電極引出配線176に接着される。一方、発光素子165の陽極(陽極端子)は、ボンドワイヤ185を介して、第2フレーム底部172b上の電源リード線173の配線領域に電気的に接続される。
ドライバIC182は、第2フレーム底部172b上の接地リード線174の配線領域内の所定の実装エリアに実装される。そして、ドライバIC182の電源端子、接地端子及び信号入力端子は、ボンドワイヤ185を介して、第2フレーム底部172b上の電源リード線173、接地リード線174及びデータリード線175の配線領域にそれぞれ電気的に接続される。
上述した態様で、各種リード線及び各種光通信デバイス間を電気的に接続した場合、上述した光中継器160による光信号の中継動作を実現することができる。具体的には、主基板31から第1光ファイバーケーブル111を介して伝送された光信号(光パルス信号)が受光素子164で受信されると、まず、受光素子164は、光信号を光電変換して電気信号を生成し、該電気信号を受信IC181に出力する。次いで、受信IC181は、受光素子164から出力された電気信号に基づいて、受信された光信号に対応する電気パルス信号を生成し、該電気パルス信号をデータリード線175を介してドライバIC182に出力する。次いで、ドライバIC182は、入力された電気パルス信号に基づいて発光素子165を点滅(発光/消光)制御し、入力された電気パルス信号に対応する光信号、すなわち、主基板31から第1光ファイバーケーブル111を介して伝送された光信号と同様の波形を有する光信号を、外部集中端子板39に接続された第2光ファイバーケーブル112に出力する。
ここで、光中継器160の作製手法について簡単に説明する。まず、予め成形手法により作製された第1フレーム底部171b及び第2フレーム底部172bを用意する。次いで、電源リード線173、接地リード線174、データリード線175及び電極引出配線176を、所定間隔離して配置された第1フレーム底部171b及び第2フレーム底部172b上の所定位置に配置して実装する。次いで、ダイアタッチ手法により、受光素子164が搭載された受信IC181及びドライバIC182をそれぞれ接地リード線174内の対応する実装エリアに実装し、発光素子165を電極引出配線176内の所定の実装エリアに実装する。なお、受信IC181及びドライバIC182を接地リード線174上に実装する際、非導電性接着剤を用いて、受信IC181及びドライバIC182を接地リード線174に接着してもよいし、導電性接着剤を用いて、受信IC181及びドライバIC182を接地リード線174に接着してもよい。後者の場合、導電性接着剤の種類によっては、受信IC181及びドライバIC182の冷却効果が得られることもある。
次いで、受信IC181、ドライバIC182及び発光素子165と、各種リード線との間を、ワイヤボンディング手法により、ボンドワイヤ185で電気的に接続する。
次いで、予め成形手法により作製された第1フレーム上部171aを用いて、第1フレーム底部171bの各種リード線の実装面を封止成形する。この際、第1フレーム上部171aの第1封止凹部171dが形成された面(第1光ファイバー挿入凹部171cの形成面とは反対側の面)と第1フレーム底部171bの各種リード線の実装面とが対向するように封止成形を行う。また、予め成形手法により作製された第2フレーム上部172aを用いて、第2フレーム底部172bの各種リード線の実装面を封止成形する。この際、第2フレーム上部172aの第2封止凹部172dが形成された面(第2光ファイバー挿入凹部172cの形成面とは反対側の面)と第2フレーム底部172bの各種リード線の実装面とが対向するように封止成形を行う。これらの封止成形工程により、受光素子164が第1リードフレーム171内に密封され、発光素子165が第2リードフレーム172内に密封される。
次いで、各種リード線の屈曲部を屈曲させる。この際、第1光ファイバー挿入凹部171cの形成面の面方向と第2光ファイバー挿入凹部172cの形成面とが互いに略反対方向となるように(第1フレーム底部171bの非接合面と第2フレーム底部172bの非接合面とが互いに対向するように)、各種リード線の屈曲部を屈曲させる。この屈曲工程により、光中継器本体161が完成する。
図20に、各種リード線の屈曲工程後における光中継器本体161の第1光ファイバー挿入凹部171c側(受光素子164の取り付け面側)から見た側面図を示す。また、図21に、屈曲工程後における光中継器本体161の第2光ファイバー挿入凹部172c側(発光素子165の取り付け面側)から見た側面図を示す。なお、図20及び図21では、各種光通信デバイスの配置をより明確にするため、それぞれ第1フレーム上部171a及び第2フレーム上部172aの図示を省略する。図20及び図21に示すように、上記屈曲工程後には、第1リードフレーム171内に封入された受光素子164の受光面の面方向と、第2リードフレーム172内に封入された発光素子165の発光面の面方向とが互いに略反対方向となる。
次いで、完成した光中継器本体161を、予め用意した光中継器筐体162の本体収納凹部162cに嵌め込む。この際、光中継器本体161の各種リード線の屈曲部側から、光中継器本体161を本体収納凹部162cに嵌め込む。そして、封止部材163で本体収納凹部162cの開口を封止する。本実施形態では上述のようにして光中継器160が作製される。
[各種効果]
上記構成のパチスロ1において得られる各種効果について説明する。
上述のように、本実施形態のパチスロ1では、主基板31及び外部集中端子板39間が上記構成の光中継器160(外部中継基板38)を介して光ファイバーケーブルにより接続される。この場合、パチスロ1に対して強力な電磁波(電気ゴト等の不正行為により印加された電磁波だけでなく外来ノイズを含む)が印加されても、該電磁波が主基板31には伝達しない。
それゆえ、パチスロ1に対して電気ゴト等の不正行為が行われても、主基板31の誤動作を防止することができ、遊技店への損害発生を防止することができる。また、電気ゴト等の不正行為が行われても、電磁波が主基板31に伝達しないので主基板31内の各種回路及び各種素子を保護することができ、パチスロ1の故障を防止することができる。
また、本実施形態の光中継器160では、受光素子164、発光素子165及び各種ICを含む光中継器本体161を内部に封入する光中継器筐体162が、電磁波の遮蔽機能を有する。それゆえ、パチスロ1に対して電磁波(電気ゴト等の不正行為により印加された電磁波だけでなく外来ノイズを含む)が印加されても、受光素子164、発光素子165及び各種ICを保護することができ、パチスロ1の故障をより一層防止することができる。
また、本実施形態の光中継器160では、受光素子164、発光素子165及び各種ICを含む光中継器本体161が光中継器筐体162の内部に封入された構造を有する。さらに、受光素子164、発光素子165及び各種ICは、リードフレーム内に取り付けられた配線(接地リード線174及び電極引出配線176)上に実装される。すなわち、本実施形態の光中継器160では、受光素子164、発光素子165及び各種ICが配線上に一体的に設けられた構成を有する。それゆえ、本実施形態では、受光素子164及び発光素子165をそれぞれ別個に購入する必要が無くなり、コストの低減を図ることができる。
また、本実施形態の光中継器160では、各リードフレームに設けられた光ファイバー挿入凹部により挿入される光ファイバーケーブルの位置決めを行うことができるので、位置決め手段を別途設ける必要がなく、構成をより簡易にすることができる。それゆえ、本実施形態の光中継器160は量産性に優れた光学部品であり、コストをさらに低減することができる。
また、本実施形態の光中継器160では、第1リードフレーム171の第1光ファイバー挿入凹部171cの開口面(受光素子164の受光面)と、第2リードフレーム172の第2光ファイバー挿入凹部172cの開口面(発光素子165の発光面)とが互いに略平行となるように第1リードフレーム171及び第2リードフレーム172が配置される。さらに、本実施形態では、第1リードフレーム171の第1光ファイバー挿入凹部171cの開口方向(開口面の面方向)と、第2リードフレーム172の第2光ファイバー挿入凹部172cの開口方向とが互いに反対方向を向くように(受光面の面方向と発光面の面方向が互いに反対方向になるように)、第1リードフレーム171及び第2リードフレーム172が配置される。
第1リードフレーム171及び第2リードフレーム172の配置構成をこのような構成にした場合、例えば、光中継器160を、キャビネット2a内の側壁板やケース等に固定して、光中継器160の両側から、第1光ファイバー挿入凹部171c及び第2光ファイバー挿入凹部172cのそれぞれに光ファイバーケーブルを差し込むことができる。この場合、本実施形態の光中継器160の構成を、第1リードフレーム171の第1光ファイバー挿入凹部171cの開口方向と、第2リードフレーム172の第2光ファイバー挿入凹部172cの開口方向とが互いに同じ方向を向いている光中継器に比べて、よりコンパクトな構成にすることができる。
また、本実施形態の光中継器160では、受光素子164及び発光素子165に対して共通の電源リード線173が用いられる。この場合、受光素子164及び発光素子165の一方に電源を供給することにより、両素子が動作可能になる。また、この場合、光中継器160の構成が容易になるとともに、部品点数を削減することができるので、より一層の低コスト化を図ることができる。
また、本実施形態の光中継器160では、第1リードフレーム171及び第2リードフレーム172に共通して設けられた各種リード線の屈曲部に対して屈曲加工を施すことにより、第1リードフレーム171の第1光ファイバー挿入凹部171cの開口面(受光素子164の受光面)と、第2リードフレーム172の第2光ファイバー挿入凹部172cの開口面(発光素子165の発光面)とが互いに略平行となるようにする。この手法を用いて光中継器160を作製した場合、より簡単に、光中継器160を作製することができる。
さらに、本実施形態の光中継器160を用いて光信号を中継することにより、主基板31及び外部集中端子板39間における光信号の伝送方向を一方向に規制することができる。この場合、主基板31及び外部集中端子板39間において、逆方向に不正な光信号が伝送されることがなく、該不正な光信号による主基板31の内部回路等への悪影響を防止することができる。
<各種変形例>
以上、本発明の一実施形態に係る遊技機の構成及び動作について、その作用効果も含めて説明した。しかしながら、本発明は、上述した実施形態に限定されるものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限り、種々の変形例が含まれる。以下、本発明が取り得る各種変形例について説明する。
[変形例1]
上記実施形態では、遊技機としてパチスロを例に挙げて説明したが、本発明はこれに限定されず、「パチンコ」と呼ばれる遊技機やスロットマシンにも本発明は適用可能である。ここでは、本発明をパチンコに適用した場合の一構成例(変形例1)を説明する。図22に、変形例1に係るパチンコの外観斜視図を示し、図23に、図22に示すパチンコの回路構成を示す。
パチンコ300の筐体には、従来のパチンコと同様に、ガラスドア301、木枠302、ベースドア303、皿ユニット304、遊技球を発射する発射装置305等が設けられる。また、図22には示さないが、パチンコ300の筐体には、遊技盤、払出ユニット、基板ユニット、液晶表示装置、スピーカ、ランプ等が設けられる。なお、遊技盤は、ガラスドア301の裏面側に設けられ、発射装置305により発射された遊技球が転動流下可能な遊技領域を有する。
次に、図23を参照しながら、この例におけるパチンコ300の回路構成について説明する。パチンコ300は、遊技の制御を行う主制御回路311と、遊技の進行に応じた演出の制御を行う副制御回路312とを備える。
また、パチンコ300は、主制御回路311に接続された、特別図柄ゲームにおける特別図柄の可変表示を行う特別図柄表示装置313、普通図柄ゲームにおける識別図柄としての普通図柄の可変表示を行う普通図柄表示装置314、特別図柄ゲームにおける特別図柄の可変表示の保留個数を表示する特別図柄保留表示装置315、普通図柄ゲームにおける普通図柄の可変表示の保留個数を表示する普通図柄保留表示装置316、大入賞口に入賞した遊技球を計数するためのカウントセンサ317、一般入賞口に入賞した遊技球を検出するための一般入賞球センサ318、球通過検出器を通過する遊技球を検出するための通過球センサ319、始動口に入賞した遊技球を検出するための始動入賞球センサ320、普通電動役物を駆動させる普通電動役物ソレノイド321、大入賞口を駆動させる大入賞口ソレノイド322、及び、バックアップクリアスイッチ323を備える。
また、パチンコ300は、主制御回路311に接続された払出・発射制御回路324、払出・発射制御回路324に接続された払出装置325、発射装置326、カードユニット327、及び、カードユニット327に接続された貸し出し用操作部328を備える。
さらに、パチンコ300は、主制御回路311に接続された外部中継基板330、及び、外部中継基板330に接続された外部集中端子板331を備える。なお、外部集中端子板331は、遊技店等のホールコンピュータに情報通信可能に接続され、主制御回路311から受信したコマンド等の各種情報をホールコンピュータに出力する際に用いられる中継基板である。この例では、パチンコ300に外部集中端子板331が設けられる例を示すが、本発明はこれに限定されず、外部集中端子板331は、パチンコ300の外部(例えばホールコンピュータ等を含む遊技店の各種設備)に設けられていてもよい。
また、パチンコ300は、副制御回路312に接続された液晶表示装置341、スピーカ342及びランプ343を備える。
主制御回路311は、メインCPU351、メインROM352、メインRAM353、リセット用クロックパルス発生回路354、初期リセット回路355、主基板通信LSI356及び外部出力用通信LSI357を備える。
メインCPU351は、メインROM352、メインRAM353等に接続されており、メインROM352に記憶されたプログラムに従って、各種処理を実行する機能を有する。
メインROM352には、メインCPU351によりパチンコ300の動作を制御するための各種プログラム、メイン処理等をメインCPU351に実行させるための各種プログラム、及び、各種処理に必要な各種テーブル等が記憶される。メインRAM353は、メインCPU351の一時記憶領域であり、各種処理に必要な各種フラグや変数の値を記憶する機能を有する。
リセット用クロックパルス発生回路354は、リセット用のクロックパルスを発生する。初期リセット回路355は、電源投入時にリセット信号を生成する。
主基板通信LSI356は、上記実施形態のパチスロ1が備える主基板通信LSI67と同様に、メインCPU351が副制御回路312に対してコマンド等の各種情報を送信する際の動作を制御するための集積回路である。なお、この例では、主制御回路311及び副制御回路312間の各種情報の通信動作は、主制御回路311から副制御回路312への一方向(単方向)である。
外部出力用通信LSI357は、上記実施形態のパチスロ1が備える外部出力用通信LSI68と同様に、メインCPU351が外部のホールコンピュータにコマンド等の情報を送信する際の動作を制御するための集積回路である。なお、この例において、外部出力用通信LSI357は、上記実施形態と同様に、光ファイバーケーブルを介して外部中継基板330に接続され、さらに、外部中継基板330は、光ファイバーケーブルを介して、ホールコンピュータに接続された外部集中端子板331に接続される。すなわち、この例においても、外部中継基板330を介した、主制御回路311から外部集中端子板331への各種情報の送信動作は、光通信により行われる。
なお、図23には示さないが、この例のメインCPU351には、外部出力用通信LSI357に情報を送信可能にするUARTが内蔵されている。また、この例においても、上記実施形態と同様に、主制御回路311及び外部集中端子板331間における各種情報の通信動作は、主制御回路311から外部集中端子板331への一方向(単方向)である。
また、この例の外部中継基板330の構成は、上記実施形態のパチスロ1が備える外部中継基板38と同様の構成とする。すなわち、この例においても、外部中継基板330に、上記図13〜図21で説明した構成を有する上記実施形態の光中継器160を設ける。そして、この光中継器160を介して、主制御回路311及び外部集中端子板331間を光ファイバーケーブルで接続する。
副制御回路312は、サブCPU361、プログラムROM362、ワークRAM363、表示制御回路364、音声制御回路365、ランプ制御回路366及び副基板通信LSI367を備える。
サブCPU361は、プログラムROM362、ワークRAM363、表示制御回路364、音声制御回路365及びランプ制御回路366に接続されており、プログラムROM362に記憶されたプログラムに従って、各種処理を実行する機能を有する。プログラムROM362には、サブCPU361によりパチンコ300の演出動作を制御するための各種プログラム及び各種テーブル等が記憶される。ワークRAM363は、サブCPU361の一時記憶領域であり、各種処理に必要な各種フラグや変数の値を記憶する機能を有する。
表示制御回路364は、液晶表示装置341に接続され、サブCPU361から出力された制御信号等に基づいて液晶表示装置341による演出動作を制御する。音声制御回路365は、スピーカ342に接続され、サブCPU361から出力された制御信号等に基づいてスピーカ342による演出動作を制御する。また、ランプ制御回路366は、ランプ343に接続され、サブCPU361から出力された制御信号等に基づいてランプ343による演出動作を制御する。
副基板通信LSI367は、上記実施形態のパチスロ1が備える副基板通信LSI80と同様に、主制御回路311から主基板通信LSI356を介して送信されるコマンド等の各種情報の受信動作を可能にするための集積回路である。また、副基板通信LSI367は、サブCPU361に電気的に接続され、主制御回路311から送信されるコマンド等の各種情報をサブCPU361に出力する。なお、図示しないが、この例のサブCPU361には、副基板通信LSI367から出力される情報を受信可能にするUARTが内蔵されている。
上述した変形例のパチンコ300においても、上記実施形態のパチスロ1と同様に、主制御回路311から外部集中端子板331への各種情報の送信動作は、外部中継基板330を介した光通信により行われる。そして、この例においても、外部中継基板330に、上記実施形態の光中継器160と同様の光中継器を設け、該光中継器を介して、主制御回路311及び外部集中端子板331間を光ファイバーケーブルで接続する。それゆえ、この例のパチンコ300においても、上記実施形態と同様の効果が得られる。
[変形例2]
上記実施形態及び上記変形例1では、光中継器160に挿入された第1光ファイバーケーブル111の発光側の先端面から射出された光を直接、受光素子164で受光し、発光素子165から射出された光を直接、第2光ファイバーケーブル112の受光側の先端面に出力する構成例を説明したが、本発明はこれに限定されない。
例えば、第1光ファイバーケーブル111の発光側の先端面と、受光素子164の受光面との間に、例えばリフレクタ、レンズ等を含む光学系を設け、第1光ファイバーケーブル111の発光側の先端面から射出された光を該光学系を介して受光素子164に導く構成にしてもよい。また、例えば、第2光ファイバーケーブル112の受光側の先端面と、発光素子165の発光面との間に、例えばリフレクタ、レンズ等を含む光学系を設け、発光素子165から射出された光を該光学系を介して第2光ファイバーケーブル112の受光側の先端面に導く構成にしてもよい。さらに、第1光ファイバーケーブル111及び受光素子164間、並びに、第2光ファイバーケーブル112及び発光素子165間の両方に光学系を設けてもよい。
なお、この例の構成を適用した場合、第1リードフレーム171の第1光ファイバー挿入凹部171cの開口方向(開口面の面方向:凹部の底面から開口部に向かう方向)と、第2リードフレーム172の第2光ファイバー挿入凹部172cの開口方向とが互いに反対方向を向いていなくてもよい。この例の構成によれば、光中継器160の設計自由度が増大し、機種の変更等に対しても容易に対処することができる。
[変形例3]
上記実施形態及び上記各種変形例では、光中継器160において、受光素子164及び発光素子165に対して共通の各種リード線(電源リード線173、接地リード線174及びデータリード線175)を設け、各種リード線の屈曲部に対して屈曲加工を施すことにより、第1リードフレーム171の第1光ファイバー挿入凹部171cの開口方向(開口面の面方向:凹部の底面から開口部に向かう方向)と、第2リードフレーム172の第2光ファイバー挿入凹部172cの開口方向とが、互いに略反対方向となるように構成したが、本発明はこれに限定されない。
例えば、受光素子(受信側回路)及び発光素子(送信側回路)に対して、それぞれ、別個に、各種リード線を設け、受光素子(受信側回路)の各リード線と発光素子(送信側回路)の対応するリード線とを別途用意した接続配線で接続してもよい。
この場合、例えば、第1リードフレーム171の第1光ファイバー挿入凹部171cの開口方向と、第2リードフレーム172の第2光ファイバー挿入凹部172cの開口方向とが互いに反対方向となるように両リードフレームを配置した状態で、両リードフレーム間のリード線を接続配線で接続してもよい。この際、両リードフレーム間のリード線を、例えばピン状の接続配線で接続してもよいし、多層プリント基板の実装技術等で用いられる縦孔(スルーホール)配線手法を用いて接続してもよい。なお、光中継器160の製造容易性、量産性、部品点数の削減等の観点では、上記実施形態で説明した光中継器160の構成及び作製手法を採用する方が有利である。
また、例えば、受光素子(受信側回路)及び発光素子(送信側回路)に対して、それぞれ、別個に、電源リード線を設け、該別個に設けられた電源リード線を素子間で接続せず(共通化せずに)に各素子を別個に動作させる構成にしてもよい。なお、光中継器160の構成の簡易性、部品点数の削減等の観点では、上記実施形態で説明した電源リード線を素子間で共通にする構成の方が有利である。
[その他の各種変形例]
上記実施形態及び各種変形例では、光ファイバーケーブルが挿入される光中継器160の開口部(光ファイバー挿入穴及び光ファイバー挿入凹部)の開口形状を円形としたが、本発明はこれに限定されない。光中継器160において、光ファイバーケーブルを固定して保持できる開口形状であれば任意の形状を採用することができる。例えば、光ファイバーケーブルが挿入される光中継器160の光ファイバー挿入穴及び/又は光ファイバー挿入凹部の開口形状を多角形、星形等などの形状にしてもよい。
また、上記実施形態及び各種変形例では、光ファイバーケーブルが挿入される光中継器160の開口部(光ファイバー挿入穴及び光ファイバー挿入凹部)の開口形状を、光信号の受信側と光信号の送信側とで同じ形状にする例を説明したが、本発明はこれに限定されない。光ファイバーケーブルが挿入される光中継器160の開口部の開口形状を、光信号の受信側と光信号の送信側とで互いに異なるようにしてもよい。この場合には、光中継器160に対する光ファイバーケーブルの挿し間違いを低減することができる。
さらに、上記実施形態及び上記各種変形例では、各基板に設けられる通信手段として通信LSIを用いる例を説明したが、本発明はこれに限定されない。例えば集積回路の規模等に応じて、通信手段を例えば複数のICにより構成してもよい。また、例えば遊技機の量産時に使用する集積回路の総数に応じて、通信手段を例えばFPGA(Field Programmable Gate Array)により構成してもよい。