JP2016127244A - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method Download PDF

Info

Publication number
JP2016127244A
JP2016127244A JP2015002642A JP2015002642A JP2016127244A JP 2016127244 A JP2016127244 A JP 2016127244A JP 2015002642 A JP2015002642 A JP 2015002642A JP 2015002642 A JP2015002642 A JP 2015002642A JP 2016127244 A JP2016127244 A JP 2016127244A
Authority
JP
Japan
Prior art keywords
film
liquid
semiconductor device
polyimide film
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015002642A
Other languages
Japanese (ja)
Other versions
JP6385829B2 (en
Inventor
正彦 塩見
Masahiko Shiomi
正彦 塩見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015002642A priority Critical patent/JP6385829B2/en
Publication of JP2016127244A publication Critical patent/JP2016127244A/en
Application granted granted Critical
Publication of JP6385829B2 publication Critical patent/JP6385829B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Weting (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device manufacturing method which can improve breakdown resistance.SOLUTION: According to an embodiment, a semiconductor device manufacturing method including a first process, a second process and a third process is provided. In the first process, a developing solution is supplied to a laminate including a substrate, a first film provided on the substrate and a second film provided on the first film to form an opening in the second film and part of the first film exposed from the opening is removed. In the second process after the first process, a first solution having solubility to the first film is supplied to the opening and part of the second film is removed. In the third process after the second process, a second solution having solubility to the first film lower than that of the first solution is supplied to the laminate.SELECTED DRAWING: Figure 1

Description

本発明の実施形態は、半導体装置の製造方法に関する。   Embodiments described herein relate generally to a method for manufacturing a semiconductor device.

例えば、高電圧で用いられる絶縁ゲートバイポーラトランジスタ(Insulated Gate Bipolar Transistor:IGBT)などにおいて、素子の表面にポリイミド膜などの保護膜が設けられる。   For example, in an insulated gate bipolar transistor (IGBT) used at a high voltage, a protective film such as a polyimide film is provided on the surface of the element.

半導体装置の製造において、トランジスタなどの素子と配線とを接続するため、このポリイミド膜に開口部が形成される。開口部の形成には、フォトリソグラフィなどのプロセスが用いられる。この開口部の形成の際に、ポリイミド膜上に異物が生じる場合がある。このような異物は、半導体装置の破壊耐量や信頼性に影響を及ぼすことがある。   In manufacturing a semiconductor device, an opening is formed in the polyimide film in order to connect an element such as a transistor and a wiring. A process such as photolithography is used to form the opening. During the formation of the opening, foreign matter may be generated on the polyimide film. Such foreign matter may affect the breakdown tolerance and reliability of the semiconductor device.

特開平10−12605号公報Japanese Patent Laid-Open No. 10-12605

本発明の実施形態は、破壊耐量を向上させることができる半導体装置の製造方法を提供する。   Embodiments of the present invention provide a method of manufacturing a semiconductor device that can improve the breakdown tolerance.

本発明の実施形態によれば、第1工程と、第2工程と、第3工程と、を含む半導体装置の製造方法が提供される。前記第1工程において、基板と、前記基板の上に設けられた第1の膜と、前記第1の膜の上に設けられた第2の膜と、を含む積層体に現像液を供給して前記第2の膜に開口部を形成し、前記開口部において露出する前記第1の膜を部分的に除去する。前記第1工程後の前記第2工程において、前記第1の膜に対する溶解性を有する第1液を前記開口部に供給して、前記第2の膜の一部を除去する。前記第2工程後の前記第3工程において、前記第1液よりも低い前記第1の膜に対する溶解性を有する第2液を前記積層体に供給する。   According to the embodiment of the present invention, a semiconductor device manufacturing method including a first step, a second step, and a third step is provided. In the first step, a developer is supplied to a laminate including a substrate, a first film provided on the substrate, and a second film provided on the first film. Then, an opening is formed in the second film, and the first film exposed in the opening is partially removed. In the second step after the first step, a first liquid having solubility in the first film is supplied to the opening to remove a part of the second film. In the third step after the second step, a second liquid having a lower solubility in the first film than the first liquid is supplied to the stacked body.

図1(a)〜図1(c)は、実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。FIG. 1A to FIG. 1C are schematic cross-sectional views in order of the processes, illustrating the method for manufacturing a semiconductor device according to the embodiment. 図2(a)〜図2(c)は、実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。2A to 2C are schematic cross-sectional views in order of the processes, illustrating the method for manufacturing a semiconductor device according to the embodiment. 図3(a)及び図3(b)は、実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。FIG. 3A and FIG. 3B are schematic cross-sectional views in order of the processes, illustrating the method for manufacturing a semiconductor device according to the embodiment. 図4(a)〜図4(d)は、参考例に係る半導体装置の製造方法を例示する工程順模式的断面図である。FIG. 4A to FIG. 4D are schematic cross-sectional views in order of the processes, illustrating a method for manufacturing a semiconductor device according to a reference example.

以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
Each embodiment will be described below with reference to the drawings.
The drawings are schematic or conceptual, and the relationship between the thickness and width of each part, the size ratio between the parts, and the like are not necessarily the same as actual ones. Further, even when the same part is represented, the dimensions and ratios may be represented differently depending on the drawings.
Note that, in the present specification and each drawing, the same elements as those described above with reference to the previous drawings are denoted by the same reference numerals, and detailed description thereof is omitted as appropriate.

図1(a)〜図1(c)は、実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
図2(a)〜図2(c)は、図1(c)に続く、半導体装置の製造方法を例示する工程順模式的断面図である。
図3(a)および図3(b)は、図2(c)に続く、半導体装置の製造方法を例示する工程順模式的断面図である。
FIG. 1A to FIG. 1C are schematic cross-sectional views in order of the processes, illustrating the method for manufacturing a semiconductor device according to the embodiment.
FIG. 2A to FIG. 2C are schematic cross-sectional views in order of the processes, illustrating the method for manufacturing the semiconductor device, following FIG.
FIG. 3A and FIG. 3B are schematic cross-sectional views in order of the processes, illustrating the method for manufacturing the semiconductor device, following FIG.

図1(a)に示すように、実施形態に係る半導体装置の製造方法においては、基板10と、ポリイミド膜11(第1の膜)と、レジスト膜12(第2の膜)と、を有する半導体ウェーハ20(積層体)が用いられる。   As shown in FIG. 1A, the method for manufacturing a semiconductor device according to the embodiment includes a substrate 10, a polyimide film 11 (first film), and a resist film 12 (second film). A semiconductor wafer 20 (laminated body) is used.

基板10は、シリコンなどの半導体を含む半導体基板である。基板10には、IGBTなどの半導体素子が設けられている。   The substrate 10 is a semiconductor substrate including a semiconductor such as silicon. The substrate 10 is provided with a semiconductor element such as an IGBT.

ポリイミド膜11は、基板10の上に設けられている。ポリイミド膜11は、非感光性のポリイミドを含む。ポリイミド膜11は、基板10に設けられた半導体素子の保護膜として機能する。ポリイミド膜11の厚さは、5マイクロメートル(μm)以上である。ポリイミド膜11を厚くすることによって、半導体装置の耐圧を向上させることができる。   The polyimide film 11 is provided on the substrate 10. The polyimide film 11 includes non-photosensitive polyimide. The polyimide film 11 functions as a protective film for the semiconductor element provided on the substrate 10. The thickness of the polyimide film 11 is 5 micrometers (μm) or more. By increasing the thickness of the polyimide film 11, the breakdown voltage of the semiconductor device can be improved.

レジスト膜12は、ポリイミド膜11の上に設けられている。レジスト膜12は、レジストとよばれる感光性物質を含む膜である。レジスト膜12には、ポジ型のレジストが用いられる。レジストは、例えばノボラック系樹脂を含む。   The resist film 12 is provided on the polyimide film 11. The resist film 12 is a film containing a photosensitive substance called a resist. A positive resist is used for the resist film 12. The resist includes, for example, a novolac resin.

まず、露光装置でマスクを用いた選択的露光を行い、所望のパターンをレジスト膜12に転写する。これにより、レジスト膜12には、露光部分12aと、非露光部分12bと、が設けられる。   First, selective exposure using a mask is performed by an exposure apparatus to transfer a desired pattern to the resist film 12. Thereby, the resist film 12 is provided with an exposed portion 12a and a non-exposed portion 12b.

その後、半導体ウェーハ20は、レジスト膜12を上に向けた状態で保持され、以下の現像工程(第1工程)、洗浄工程(第2工程)、およびリンス工程(第3工程)が行われる。   Thereafter, the semiconductor wafer 20 is held with the resist film 12 facing upward, and the following development process (first process), cleaning process (second process), and rinsing process (third process) are performed.

図1(b)に示すように、半導体ウェーハ20のレジスト膜12に現像液13を供給してレジスト膜12を現像する。具体的には、半導体ウェーハ20を回転軸30を中心に回転させながら、現像ノズル40から現像液13を滴下する。これにより、現像液13は、半導体ウェーハ20の半径方向に拡がり、レジスト膜12の全面に広がる。   As shown in FIG. 1B, a developing solution 13 is supplied to the resist film 12 of the semiconductor wafer 20 to develop the resist film 12. Specifically, the developer 13 is dropped from the developing nozzle 40 while rotating the semiconductor wafer 20 about the rotation shaft 30. As a result, the developer 13 spreads in the radial direction of the semiconductor wafer 20 and spreads over the entire surface of the resist film 12.

現像液13は、ポジ型レジスト用現像液である。現像液13には、有機強塩基水溶液が用いられる。例えば、現像液13は、水酸化トリメチルヒドロキシエチルアンモニウム(コリン)を含む。   The developer 13 is a positive resist developer. As the developer 13, an organic strong base aqueous solution is used. For example, the developer 13 contains trimethylhydroxyethylammonium hydroxide (choline).

このような現像液13は、ポジ型レジストの露光部分12aを溶解する。このため、この現像工程において、レジスト膜12から露光部分12aが選択的に除去され、非露光部分12bが残る。これにより、レジスト膜12の一部に開口部12eが形成される。   Such a developer 13 dissolves the exposed portion 12a of the positive resist. Therefore, in this development step, the exposed portion 12a is selectively removed from the resist film 12, and the non-exposed portion 12b remains. Thereby, an opening 12 e is formed in a part of the resist film 12.

さらに、現像液13は、ポリイミド膜11を溶解する性質を有する。このため、開口部12eにおいて露出したポリイミド膜11の一部(第1部分11a)も選択的に除去される。このように実施形態においては、レジスト膜12の現像と、ポリイミド膜11の開口と、を同時に処理することができる。   Further, the developer 13 has a property of dissolving the polyimide film 11. For this reason, a part (first portion 11a) of the polyimide film 11 exposed in the opening 12e is also selectively removed. Thus, in the embodiment, the development of the resist film 12 and the opening of the polyimide film 11 can be processed simultaneously.

その後、図1(c)に示すように、半導体ウェーハ20の回転を停止させる。半導体ウェーハ20の表面上に現像液13が存在する状態となり、この状態を所望の時間維持する。   Thereafter, as shown in FIG. 1C, the rotation of the semiconductor wafer 20 is stopped. The developer 13 is present on the surface of the semiconductor wafer 20, and this state is maintained for a desired time.

前述のように、現像液13は、ポリイミド膜11を溶解する。このため、回転を停止させた状態において、現像液13によって、ポリイミド膜11の一部がさらに溶解される。これにより、図2(a)に示すように、ポリイミド膜11にサイドエッチングが生じる。すなわち、ポリイミド膜11の第1部分11aと隣接して設けられた部分(第2部分11b)がさらに除去される。   As described above, the developer 13 dissolves the polyimide film 11. For this reason, a part of the polyimide film 11 is further dissolved by the developer 13 in a state where the rotation is stopped. As a result, side etching occurs in the polyimide film 11 as shown in FIG. That is, the portion (second portion 11b) provided adjacent to the first portion 11a of the polyimide film 11 is further removed.

非露光部分12bには、図2(a)に示すサイドエッチング部12sが形成される。サイドエッチング部12sは、開口部12eの近傍に位置する部分であり、サイドエッチングされたポリイミド膜11上に設けられていた部分である。   A side etched portion 12s shown in FIG. 2A is formed in the non-exposed portion 12b. The side etching part 12s is a part located in the vicinity of the opening part 12e, and is a part provided on the side-etched polyimide film 11.

その後、図2(b)に示すように、半導体ウェーハ20に第1液14を供給する。これにより、レジスト膜12およびポリイミド膜11を洗浄する。具体的には、回転軸30を中心として、半導体ウェーハ20を回転させながら、ノズル41から第1液14を滴下する。第1液14には、ポリイミド膜11に対する溶解性が高い液体(ポリイミド膜11を溶解する液体)が用いられる。例えば、第1液14には、レジスト膜12の現像液13と同じ成分を含む液体が用いられる。   Thereafter, as shown in FIG. 2B, the first liquid 14 is supplied to the semiconductor wafer 20. Thereby, the resist film 12 and the polyimide film 11 are washed. Specifically, the first liquid 14 is dropped from the nozzle 41 while rotating the semiconductor wafer 20 around the rotation shaft 30. As the first liquid 14, a liquid having high solubility in the polyimide film 11 (liquid that dissolves the polyimide film 11) is used. For example, as the first liquid 14, a liquid containing the same components as the developer 13 for the resist film 12 is used.

第1液14が半導体ウェーハ20上で流れると、第1液14の圧力によって、レジスト膜12の一部が破砕される。すなわち、サイドエッチング部12sにおいて、レジスト膜12が割れて、破片12pが生じる。破片12pは、第1液14によって、半導体ウェーハ20上から洗い流され、除去される。   When the first liquid 14 flows on the semiconductor wafer 20, a part of the resist film 12 is crushed by the pressure of the first liquid 14. That is, the resist film 12 is cracked in the side etching portion 12s, and a fragment 12p is generated. The fragments 12p are washed away from the semiconductor wafer 20 by the first liquid 14 and removed.

その後、半導体ウェーハ20にリンス液15(第2液)を供給して、レジスト膜12を洗浄する。図2(c)に示すように、半導体ウェーハ20を回転軸30を中心に回転させ、リンスノズル42からリンス液15を滴下する。この際、リンスノズル42を半径方向に沿って動かす。半導体ウェーハ20上に滴下されたリンス液15は、半導体ウェーハ20の半径方向に広がって、半導体ウェーハ20から第1液14などを洗い流す。
例えば、リンス液15には、純水を用いることができる。リンス液15のポリイミド膜11に対する溶解性は、第1液14のポリイミド膜11に対する溶解性よりも低い。なお、「溶解性が低い」とは、リンス液15がポリイミド膜11を溶解しないことを含む。
Thereafter, the rinsing liquid 15 (second liquid) is supplied to the semiconductor wafer 20 to clean the resist film 12. As shown in FIG. 2C, the semiconductor wafer 20 is rotated around the rotation shaft 30, and the rinse liquid 15 is dropped from the rinse nozzle 42. At this time, the rinse nozzle 42 is moved along the radial direction. The rinsing liquid 15 dropped on the semiconductor wafer 20 spreads in the radial direction of the semiconductor wafer 20 to wash away the first liquid 14 and the like from the semiconductor wafer 20.
For example, pure water can be used for the rinse liquid 15. The solubility of the rinsing liquid 15 in the polyimide film 11 is lower than the solubility of the first liquid 14 in the polyimide film 11. Note that “low solubility” includes that the rinsing liquid 15 does not dissolve the polyimide film 11.

このリンス工程の後、図3(a)に示すように、半導体ウェーハ20を回転させる回転乾燥を行う。この回転乾燥により、半導体ウェーハ20の表面上に残留しているリンス液15を遠心力で半径方向外方へ移動させて、ウェーハ20上から除去する。   After this rinsing step, as shown in FIG. 3A, rotary drying is performed to rotate the semiconductor wafer 20. By this rotary drying, the rinsing liquid 15 remaining on the surface of the semiconductor wafer 20 is moved outward in the radial direction by centrifugal force and removed from the wafer 20.

乾燥工程の後、図3(b)に示すように、レジスト膜12を剥離する。酢酸ブチルを含む溶剤などを用いて、レジスト膜12を除去する。   After the drying step, the resist film 12 is peeled off as shown in FIG. The resist film 12 is removed using a solvent containing butyl acetate.

このようにして、実施形態に係る半導体装置100が完成する。その後、ポリイミド膜11の上に樹脂などの封止材が設けられ、半導体パッケージが形成される。   In this way, the semiconductor device 100 according to the embodiment is completed. Thereafter, a sealing material such as a resin is provided on the polyimide film 11 to form a semiconductor package.

ポリイミド膜11を有する半導体装置を製造すると、ポリイミド膜11の上に異物が生じることがある。ポリイミド膜11の上に異物が生じると、ポリイミド膜11の上に設けられる樹脂と、ポリイミド膜11と、の密着性が低下する。その結果、半導体装置が破壊しやすく、信頼性の低下を招くおそれがあった。また、ウェーハレベルの外観検査においては、異物が発生すると不良と判断され、歩留まりが低下することがある。   When a semiconductor device having the polyimide film 11 is manufactured, foreign matter may be generated on the polyimide film 11. When a foreign substance is generated on the polyimide film 11, the adhesion between the resin provided on the polyimide film 11 and the polyimide film 11 is lowered. As a result, the semiconductor device is likely to be broken, and there is a possibility that reliability is lowered. Further, in the appearance inspection at the wafer level, when a foreign substance is generated, it is judged as a defect and the yield may be lowered.

ポリイミド膜11上に異物が生じる要因として、レジスト膜12のサイドエッチング部12sに着目し、以下の参考例が挙げられる。   As a cause of the generation of foreign matter on the polyimide film 11, the following reference example is given by paying attention to the side etching portion 12 s of the resist film 12.

図4(a)〜図4(d)は、参考例に係る半導体装置の製造方法を例示する工程順模式的断面図である。なお、図4(a)〜図4(d)は、図2(a)において、部分的にサイドエッチングされたポリイミド膜11及びサイドエッチング部12s周辺を拡大した図面に対応する。
図4(a)〜図4(d)に示した参考例においては、図2(a)において説明した現像工程の後、図2(b)において説明した洗浄工程(レジスト破砕)を行わず、リンス工程が行われる。
FIG. 4A to FIG. 4D are schematic cross-sectional views in order of the processes, illustrating a method for manufacturing a semiconductor device according to a reference example. 4A to 4D correspond to drawings in which the periphery of the polyimide film 11 partially side-etched and the side-etched portion 12s in FIG. 2A is enlarged.
In the reference examples shown in FIGS. 4A to 4D, the cleaning process (resist crushing) described in FIG. 2B is not performed after the development process described in FIG. A rinsing step is performed.

図4(a)〜図4(c)は、現像工程の後のリンス工程における半導体装置を例示している。
図4(a)に示すように現像工程の後に、リンス工程を行う場合、レジスト膜12のサイドエッチング部12sが残っている。この状態で半導体ウェーハ20上にリンス液15(純水)が滴下され、半導体ウェーハ20が回転する。図中の矢印は、リンス液15の流れを模式的に表す。
FIG. 4A to FIG. 4C illustrate the semiconductor device in the rinsing process after the developing process.
As shown in FIG. 4A, when the rinsing process is performed after the developing process, the side etching portion 12s of the resist film 12 remains. In this state, the rinsing liquid 15 (pure water) is dropped on the semiconductor wafer 20 and the semiconductor wafer 20 rotates. The arrows in the figure schematically represent the flow of the rinsing liquid 15.

図4(b)に示すように、純水の水圧によって、サイドエッチング部12sにおいてレジスト膜12が破砕され、破片12pが生じる。このとき、破片12pには、ポリイミド膜11の一部11fが付着している。ポリイミド膜11の一部11fは、現像工程において現像液によって完全に溶解されなかった部分である。このため、例えばポリイミド膜11の一部11fは、粘性を有する状態で破片12pに付着している。   As shown in FIG. 4B, the resist film 12 is crushed in the side etching portion 12s by the water pressure of pure water, and fragments 12p are generated. At this time, a part 11f of the polyimide film 11 is attached to the broken piece 12p. A part 11f of the polyimide film 11 is a part that was not completely dissolved by the developer in the developing process. For this reason, for example, a part 11f of the polyimide film 11 adheres to the fragments 12p in a viscous state.

純水のポリイミド膜11に対する溶解性は低いため、破片12pは、ポリイミド膜11の一部11fが付着したまま純水に流され、図4(c)に示すようにレジスト膜12上に付着する。このとき、破片12pに付着していたポリイミド膜11の一部11fが接着材のように働くと考えられる。   Since the solubility of the pure water in the polyimide film 11 is low, the debris 12p flows into the pure water with a part 11f of the polyimide film 11 attached, and adheres on the resist film 12 as shown in FIG. . At this time, it is considered that a part 11f of the polyimide film 11 adhered to the broken piece 12p works like an adhesive.

このリンス工程の後には、実施形態に係る製造方法と同様にして、回転乾燥が行われる。その後、図4(d)に示すレジスト剥離工程が行われる。レジスト剥離工程においては、レジストを溶解する溶剤16が用いられる。この溶剤16には、ポリイミド膜11に形成されたパターンを維持するため、ポリイミド膜11を溶解しない液体が用いられる。   After this rinsing step, rotary drying is performed in the same manner as in the manufacturing method according to the embodiment. Thereafter, a resist stripping step shown in FIG. In the resist stripping step, a solvent 16 that dissolves the resist is used. As the solvent 16, a liquid that does not dissolve the polyimide film 11 is used in order to maintain the pattern formed on the polyimide film 11.

前述のように、レジスト膜12上に付着した破片12pには、ポリイミド膜11の一部11fが付着している。この一部11fは溶剤16よって溶解しない。このため、レジスト剥離工程において、一部11fに阻害されて、その下部に位置するレジスト膜12には、溶剤16が十分に供給されない。レジスト剥離工程の後にもレジストの一部が残存することとなる。以上のような機構により、ポリイミドが付着したレジストが異物として残ってしまうことが考えられる。   As described above, a part 11 f of the polyimide film 11 is attached to the fragments 12 p attached on the resist film 12. This part 11 f is not dissolved by the solvent 16. For this reason, in the resist stripping process, the solvent 16 is not sufficiently supplied to the resist film 12 which is hindered by the part 11f and located below the part 11f. A part of the resist remains after the resist stripping step. Due to the mechanism described above, it is considered that the resist to which polyimide is adhered remains as foreign matter.

ここで、ポリイミド膜11上の異物の発生を抑制するため、レジスト膜12を厚く形成して、破砕されにくくする方法も考えられる。しかしながら、レジスト膜12が厚すぎると、レジストパターンの寸法精度が不十分となることがある。また、レジスト膜の厚さの限界(例えば5μm程度)から、この方法は改善方法として不十分であることが多い。   Here, in order to suppress generation | occurrence | production of the foreign material on the polyimide film 11, the method of forming the resist film 12 thickly and making it hard to crush is also considered. However, if the resist film 12 is too thick, the dimensional accuracy of the resist pattern may be insufficient. In addition, due to the limit of the thickness of the resist film (for example, about 5 μm), this method is often insufficient as an improvement method.

これに対して、実施形態に係る製造方法は、図2(a)の現像工程と、図2(c)のリンス工程と、の間において、第1液14による洗浄工程を有する。そして、第1液14は、ポリイミド膜11に対する溶解性を有する。このため、第1液14によって、破片12pの一部に付着したポリイミドが溶解される。これにより、破片12pがレジスト膜12上に付着することを抑制できる。破片12pは、この洗浄工程において第1液14によって洗い流される。この洗浄工程において破片12pが十分に取り除かれなかったとしても、後のレジスト剥離工程においては、破片12pに付着したポリイミドが溶解されているため、レジストに十分な溶剤が供給される。このため、ポリイミド膜11上の異物の発生を抑制することができる。異物が抑制されることで、半導体装置の破壊耐量を向上させることができる。例えば、ポリイミド膜11上に樹脂を形成した場合、ポリイミド膜11と樹脂との密着性を向上させることができる。密着性が向上することで、半導体装置の破壊耐量を向上させることができる。   On the other hand, the manufacturing method according to the embodiment includes a cleaning step with the first liquid 14 between the developing step in FIG. 2A and the rinsing step in FIG. The first liquid 14 has solubility in the polyimide film 11. For this reason, the polyimide adhering to a part of the fragments 12p is dissolved by the first liquid 14. Thereby, it can suppress that the fragment 12p adheres on the resist film 12. FIG. The debris 12p is washed away by the first liquid 14 in this washing step. Even if the debris 12p is not sufficiently removed in this cleaning step, in the subsequent resist peeling step, the polyimide adhering to the debris 12p is dissolved, so that a sufficient solvent is supplied to the resist. For this reason, generation | occurrence | production of the foreign material on the polyimide film 11 can be suppressed. By suppressing the foreign matter, the breakdown tolerance of the semiconductor device can be improved. For example, when a resin is formed on the polyimide film 11, the adhesion between the polyimide film 11 and the resin can be improved. By improving the adhesion, the breakdown tolerance of the semiconductor device can be improved.

第1液14による洗浄工程は、リンス工程の前に行うことが好ましい。リンス工程の後に第1液14による洗浄工程を行った場合は、第1液14によって、さらにポリイミド膜11が溶解される。このため、ポリイミド膜11の寸法が変化してしまう。また、リンス工程の後に第1液14による洗浄工程を行った場合には、リンス液15によるリンス工程の際には図4(c)と同様に、既に破片12pがレジスト膜12上に付着してしまっている。その後、第1液14による洗浄を行っても、破片12pのレジストに阻害されて、接着材としてのポリイミドを十分に溶解することができないことがある。そこで、リンス工程の前において、レジストの破砕および洗浄を行う。これにより、異物の発生を抑制することができる。   The cleaning process using the first liquid 14 is preferably performed before the rinsing process. When the cleaning process using the first liquid 14 is performed after the rinsing process, the polyimide film 11 is further dissolved by the first liquid 14. For this reason, the dimension of the polyimide film 11 will change. Further, when the cleaning process using the first liquid 14 is performed after the rinsing process, the fragments 12p have already adhered to the resist film 12 during the rinsing process using the rinsing liquid 15 as in FIG. It has been. Thereafter, even if cleaning with the first liquid 14 is performed, the resist as a fragment 12p may inhibit the polyimide as an adhesive material to be sufficiently dissolved. Therefore, the resist is crushed and washed before the rinsing step. Thereby, generation | occurrence | production of a foreign material can be suppressed.

第1液14には、レジスト膜12の現像液と同じ液体を用いることが好ましい。これにより、製造プロセスの複雑化を抑制することができる。   The first liquid 14 is preferably the same liquid as the developing solution for the resist film 12. Thereby, complication of the manufacturing process can be suppressed.

第1液14による洗浄工程では、半導体ウェーハ20を回転させる。これにより、第1液14のサイドエッチング部12sに対する相対的な速度が高くなる。例えば、洗浄工程における第1液14のレジスト膜12に対する相対的速度は、現像工程における現像液13のレジスト膜12に対する相対的速度よりも高い。これにより、第1液14による洗浄工程において、サイドエッチング部12sを破砕しやすくすることができる。   In the cleaning process using the first liquid 14, the semiconductor wafer 20 is rotated. Thereby, the relative speed of the first liquid 14 with respect to the side etching portion 12s is increased. For example, the relative speed of the first liquid 14 with respect to the resist film 12 in the cleaning process is higher than the relative speed of the developer 13 with respect to the resist film 12 in the developing process. Thereby, the side etching part 12s can be easily crushed in the cleaning process using the first liquid 14.

高耐圧が要求される半導体装置においては、ポリイミド膜11を厚くして、素子部にかかる電界強度を低下させることが好ましい。しかしながら、前述のようにポリイミド膜11は、ウェットエッチングされるため、ポリイミド膜11の厚さに伴って、サイドエッチングが大きくなる。サイドエッチングが大きいほど、レジスト膜12の破片12pが発生しやすい。このため、ポリイミド膜11が厚い半導体装置においては、異物が生じやすい傾向があった。しかし、本実施形態によれば、ポリイミド膜11が厚い場合においても、第1液14による洗浄工程によって、破片12pが洗い流されるため、異物が発生しにくい。これにより、高耐圧の半導体装置を安定的に生産することが可能となる。   In a semiconductor device that requires a high breakdown voltage, it is preferable to increase the thickness of the polyimide film 11 to reduce the electric field strength applied to the element portion. However, since the polyimide film 11 is wet-etched as described above, side etching increases with the thickness of the polyimide film 11. The larger the side etching, the more likely the fragments 12p of the resist film 12 are generated. For this reason, in a semiconductor device having a thick polyimide film 11, there is a tendency that foreign matters are likely to be generated. However, according to the present embodiment, even when the polyimide film 11 is thick, the debris 12p is washed away by the cleaning process using the first liquid 14, so that foreign matter is hardly generated. This makes it possible to stably produce a high breakdown voltage semiconductor device.

また、実施形態においては、レジスト膜12を破砕して洗浄するため、レジスト膜12を薄く形成することができる。これにより、寸法精度を高めることができる。また、レジスト膜12の厚さの限界に制限されることなくポリイミド膜11を厚くすることができる。   In the embodiment, since the resist film 12 is crushed and washed, the resist film 12 can be formed thin. Thereby, dimensional accuracy can be improved. Further, the polyimide film 11 can be made thick without being limited by the limit of the thickness of the resist film 12.

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、基板、ポリイミド膜、レジスト膜、現像液、およびリンス液などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
The embodiments of the present invention have been described above with reference to specific examples. However, embodiments of the present invention are not limited to these specific examples. For example, regarding the specific configuration of each element such as a substrate, a polyimide film, a resist film, a developer, and a rinsing solution, those skilled in the art can similarly implement the present invention by selecting appropriately from a known range, As long as an effect can be obtained, it is included in the scope of the present invention.
Moreover, what combined any two or more elements of each specific example in the technically possible range is also included in the scope of the present invention as long as the gist of the present invention is included.

その他、本発明の実施の形態として上述した半導体装置の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置の製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。   In addition, based on the semiconductor device manufacturing method described above as an embodiment of the present invention, all semiconductor device manufacturing methods that can be implemented by those skilled in the art as appropriate are included in the gist of the present invention. It belongs to the scope of the present invention.

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。   In addition, in the category of the idea of the present invention, those skilled in the art can conceive of various changes and modifications, and it is understood that these changes and modifications also belong to the scope of the present invention. .

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

10…基板、 11…ポリイミド膜(第1の膜)、 11a…第1部分、 11b…第2部分、 12…レジスト膜(第2の膜)、 12a…露光部分、 12b…非露光部分、 12e…開口部、 12p…破片、 12s…サイドエッチング部、 13…現像液、 14…第1液、 15…リンス液(第2液)、 16…溶剤、 20…半導体ウェーハ(積層体)、 30…回転軸、 40…現像ノズル、 41…ノズル、 42…リンスノズル、 100…半導体装置   DESCRIPTION OF SYMBOLS 10 ... Substrate, 11 ... Polyimide film (first film), 11a ... First part, 11b ... Second part, 12 ... Resist film (second film), 12a ... Exposed part, 12b ... Non-exposed part, 12e ... Opening part, 12p ... fragment, 12s ... side etching part, 13 ... developing liquid, 14 ... first liquid, 15 ... rinsing liquid (second liquid), 16 ... solvent, 20 ... semiconductor wafer (laminated body), 30 ... Rotating shaft, 40 ... developing nozzle, 41 ... nozzle, 42 ... rinse nozzle, 100 ... semiconductor device

Claims (6)

基板と、前記基板の上に設けられた第1の膜と、前記第1の膜の上に設けられた第2の膜と、を含む積層体に現像液を供給して前記第2の膜に開口部を形成し、前記開口部において露出する前記第1の膜を部分的に除去する第1工程と、
前記第1工程後、前記第1の膜に対する溶解性を有する第1液を前記開口部に供給して、前記第2の膜の一部を除去する第2工程と、
前記第2工程後、前記第1液よりも低い前記第1の膜に対する溶解性を有する第2液を前記積層体に供給する第3工程と、
を備えた半導体装置の製造方法。
A developer is supplied to a laminate including a substrate, a first film provided on the substrate, and a second film provided on the first film, and the second film is supplied. Forming a first opening and partially removing the first film exposed in the opening;
A second step of removing a part of the second film by supplying a first liquid having solubility in the first film to the opening after the first step;
After the second step, a third step of supplying the laminate with a second liquid having solubility in the first film that is lower than the first liquid;
A method for manufacturing a semiconductor device comprising:
前記第2工程は、前記第2の膜の前記一部を前記第1液によって破砕することを含む請求項1記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the second step includes crushing the part of the second film with the first liquid. 前記第2工程は、破砕された前記第2の膜の前記一部を、前記積層体上から除去することを含む請求項2記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 2, wherein the second step includes removing the part of the crushed second film from the stacked body. 前記第2工程において供給される前記第1液の前記第2の膜に対する相対的速度は、前記第1工程において供給される前記現像液の前記第2の膜に対する相対的速度よりも高い請求項1〜3のいずれか1つに記載の半導体装置の製造方法。   The relative speed of the first liquid supplied in the second step with respect to the second film is higher than the relative speed of the developer supplied in the first step with respect to the second film. The manufacturing method of the semiconductor device as described in any one of 1-3. 前記第2工程は、前記第1工程後の前記積層体に前記第1液を滴下しながら前記積層体を回転させることを含む請求項1〜4のいずれか1つに記載の半導体装置の製造方法。   5. The manufacturing of a semiconductor device according to claim 1, wherein the second step includes rotating the stacked body while dropping the first liquid on the stacked body after the first step. Method. 前記第1液に含まれる成分は、前記現像液に含まれる成分と同じである請求項1〜5のいずれか1つに記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein a component contained in the first liquid is the same as a component contained in the developer.
JP2015002642A 2015-01-08 2015-01-08 Manufacturing method of semiconductor device Active JP6385829B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015002642A JP6385829B2 (en) 2015-01-08 2015-01-08 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015002642A JP6385829B2 (en) 2015-01-08 2015-01-08 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2016127244A true JP2016127244A (en) 2016-07-11
JP6385829B2 JP6385829B2 (en) 2018-09-05

Family

ID=56359798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015002642A Active JP6385829B2 (en) 2015-01-08 2015-01-08 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP6385829B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018512722A (en) * 2015-02-18 2018-05-17 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Method for manufacturing an electronic component

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63173370A (en) * 1987-01-13 1988-07-16 Matsushita Graphic Commun Syst Inc Manufacture of thin film transistor integrated circuit
JPH04196306A (en) * 1990-11-28 1992-07-16 Hitachi Chem Co Ltd Manufacture of polyimide resin film pattern
US5372914A (en) * 1992-03-24 1994-12-13 Kabushiki Kaisha Toshiba Pattern forming method
JPH09129589A (en) * 1995-10-26 1997-05-16 Fujitsu Ltd Patterning method for polyimide film and semiconductor device
JP2001319870A (en) * 2000-05-11 2001-11-16 Tokyo Electron Ltd Processing method using liquid
JP2005277027A (en) * 2004-03-24 2005-10-06 Asap:Kk Thin film pattern forming method
JP2006186284A (en) * 2004-12-28 2006-07-13 Fuji Electric Holdings Co Ltd Manufacturing method and apparatus of semiconductor device
JP2009044025A (en) * 2007-08-10 2009-02-26 Sharp Corp Pattern forming method for polyimide resin film

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63173370A (en) * 1987-01-13 1988-07-16 Matsushita Graphic Commun Syst Inc Manufacture of thin film transistor integrated circuit
JPH04196306A (en) * 1990-11-28 1992-07-16 Hitachi Chem Co Ltd Manufacture of polyimide resin film pattern
US5372914A (en) * 1992-03-24 1994-12-13 Kabushiki Kaisha Toshiba Pattern forming method
JPH09129589A (en) * 1995-10-26 1997-05-16 Fujitsu Ltd Patterning method for polyimide film and semiconductor device
JP2001319870A (en) * 2000-05-11 2001-11-16 Tokyo Electron Ltd Processing method using liquid
JP2005277027A (en) * 2004-03-24 2005-10-06 Asap:Kk Thin film pattern forming method
JP2006186284A (en) * 2004-12-28 2006-07-13 Fuji Electric Holdings Co Ltd Manufacturing method and apparatus of semiconductor device
JP2009044025A (en) * 2007-08-10 2009-02-26 Sharp Corp Pattern forming method for polyimide resin film

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018512722A (en) * 2015-02-18 2018-05-17 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Method for manufacturing an electronic component
US10290997B2 (en) 2015-02-18 2019-05-14 Osram Opto Semiconductors Gmbh Method of producing an electronic component

Also Published As

Publication number Publication date
JP6385829B2 (en) 2018-09-05

Similar Documents

Publication Publication Date Title
JP6519759B2 (en) Method of manufacturing element chip
US9760007B2 (en) Semiconductor device manufacturing method
JP6385829B2 (en) Manufacturing method of semiconductor device
JP6309243B2 (en) Semiconductor device and manufacturing method thereof
JP4532776B2 (en) Substrate cleaning method and electronic device manufacturing method
JP2010067682A (en) Method of manufacturing semiconductor apparatus
CN104317173B (en) A method of improving stripping technology yield rate
JP5836021B2 (en) Method for developing thick film resist and method for manufacturing semiconductor device
TW202008470A (en) Method for manufacturing transistor
JP6691816B2 (en) Method for manufacturing sealed body
JP2008262953A (en) Method of manufacturing semiconductor device
JP2018125499A (en) Semiconductor manufacturing apparatus and manufacturing method of semiconductor device
KR20060072500A (en) Apparatus for removing edge bead of plating process for fabricating semiconductor device
JP2007311507A (en) Method for manufacturing semiconductor device
JP2017055013A (en) Manufacturing method for device
JP2014193785A (en) Glass substrate processing device, glass substrate processing method and substrate processing device
JP2010062175A (en) Method for manufacturing semiconductor device
JP7207969B2 (en) Wafer processing method
JP6318922B2 (en) Manufacturing method of semiconductor device
CN107942623A (en) A kind of method for strengthening post-develop photoresist adhesiveness
JP5940022B2 (en) Manufacturing method of semiconductor device
JP6499341B2 (en) Semiconductor device
JP6561966B2 (en) Manufacturing method of semiconductor device
JP4971960B2 (en) Manufacturing method of semiconductor device
JP2011199012A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170307

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170911

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180808

R150 Certificate of patent or registration of utility model

Ref document number: 6385829

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150