JP2016127208A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2016127208A
JP2016127208A JP2015001661A JP2015001661A JP2016127208A JP 2016127208 A JP2016127208 A JP 2016127208A JP 2015001661 A JP2015001661 A JP 2015001661A JP 2015001661 A JP2015001661 A JP 2015001661A JP 2016127208 A JP2016127208 A JP 2016127208A
Authority
JP
Japan
Prior art keywords
semiconductor element
metal layer
insulating substrate
outer peripheral
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015001661A
Other languages
Japanese (ja)
Inventor
卓矢 門口
Takuya Kadoguchi
卓矢 門口
清文 中島
Kiyofumi Nakajima
清文 中島
慎介 青木
Shinsuke Aoki
慎介 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2015001661A priority Critical patent/JP2016127208A/en
Publication of JP2016127208A publication Critical patent/JP2016127208A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which can achieve sufficient charging of sealing resin even in the case of having a heat sink in which metal layers are provided on both surfaces of an insulating substrate.SOLUTION: A semiconductor device 1 comprises: a semiconductor element D; heat sinks 12, 22 for radiating heat from the semiconductor element D; and sealing resin 41 for sealing the semiconductor element D and the heat sinks 12, 22. The heat sinks 12, 22 have: insulating substrates 12b, 22b; first metal layers 12a, 22a laminated on the insulating substrates 12b, 22b on the semiconductor element D side; and second metal layers 12c, 22c laminated on the insulating substrates 12b, 22b on the side opposite to the semiconductor element D. Surfaces of the second metal layers 12c, 22c on the side opposite to the insulating substrates 12b, 22b are exposed externally from the sealing resin 41 and whole areas of outer peripheral edges of the second metal layers 12c, 22c lie outside outer peripheral edges of the insulating substrates 12b, 22b.SELECTED DRAWING: Figure 1

Description

本発明は、放熱板を有し樹脂封止された半導体装置に関する。   The present invention relates to a semiconductor device having a heat sink and sealed with resin.

パワー半導体モジュールとして、半導体素子と、当該半導体素子で発生した熱を放熱フィンへと導く放熱板とを含み、全体が樹脂封止された実装構造を有するものがある。当該放熱板は、例えば特許文献1および2に記載されているように、高熱伝導率を有するセラミックス材などからなる絶縁基板の両面に金属層が接合された構成をなす。放熱板の一方の金属層は回路配線をなすとともに、封止樹脂内で例えば半導体素子からの伝熱を行う金属体に接合され、他方の金属層は封止樹脂外に設けられた放熱フィンに接合される。   Some power semiconductor modules have a mounting structure that includes a semiconductor element and a heat radiating plate that guides heat generated in the semiconductor element to heat radiating fins and is entirely resin-sealed. For example, as described in Patent Documents 1 and 2, the heat radiating plate has a configuration in which metal layers are bonded to both surfaces of an insulating substrate made of a ceramic material having high thermal conductivity. One metal layer of the heat sink forms circuit wiring and is joined to a metal body that conducts heat from, for example, a semiconductor element in the sealing resin, and the other metal layer is attached to a heat radiating fin provided outside the sealing resin. Be joined.

特開2008−041752号公報JP 2008-04-1752 A 特開2014−060410号公報JP 2014-060410 A

上述の実装構造においては、放熱板に含まれる2つの金属層のうち前記他方の金属層は、一方面側で封止樹脂から露出するように配置される。しかしながら、樹脂封止工程において、当該他方の金属層の外周縁付近に樹脂が十分に充填されない虞がある。   In the mounting structure described above, the other metal layer of the two metal layers included in the heat sink is arranged so as to be exposed from the sealing resin on one surface side. However, in the resin sealing step, the resin may not be sufficiently filled in the vicinity of the outer peripheral edge of the other metal layer.

この問題を、図3を用いて説明する。図3(a)に示す半導体装置101において、半導体素子Dの一方面上に、半導体素子D側から順に、ヒートスプレッダ110および放熱板120が積層されている。半導体素子Dの他方面上に、半導体素子D側から順に、金属ブロック200、ヒートスプレッダ210、および、放熱板220が積層されている。   This problem will be described with reference to FIG. In the semiconductor device 101 shown in FIG. 3A, a heat spreader 110 and a heat dissipation plate 120 are stacked on one surface of the semiconductor element D in this order from the semiconductor element D side. On the other surface of the semiconductor element D, a metal block 200, a heat spreader 210, and a heat sink 220 are laminated in order from the semiconductor element D side.

半導体素子Dとヒートスプレッダ110とは、はんだ層310により接合されている。半導体素子Dと金属ブロック200とは、はんだ層320により接合されている。金属ブロック200とヒートスプレッダ210とは、はんだ層330により接合されている。   The semiconductor element D and the heat spreader 110 are joined by a solder layer 310. The semiconductor element D and the metal block 200 are joined by a solder layer 320. The metal block 200 and the heat spreader 210 are joined by a solder layer 330.

放熱板120は、半導体素子D側から順に、金属層120a、絶縁基板120b、および、金属層120cが積層された構成を有する。放熱板220は、半導体素子D側から順に、金属層220a、絶縁基板220b、および、金属層220cが積層された構成を有する。   The heat sink 120 has a configuration in which a metal layer 120a, an insulating substrate 120b, and a metal layer 120c are stacked in this order from the semiconductor element D side. The heat sink 220 has a configuration in which a metal layer 220a, an insulating substrate 220b, and a metal layer 220c are stacked in this order from the semiconductor element D side.

半導体素子Dと半導体素子Dの上下の積層物とからなる積層体の全体は、封止樹脂410によって封止されている。金属層120cおよび金属層220cの、半導体素子D側とは反対側の面は、封止樹脂410の外側に露出している。   The entire laminate including the semiconductor element D and the upper and lower laminates of the semiconductor element D is sealed with a sealing resin 410. The surfaces of the metal layer 120c and the metal layer 220c opposite to the semiconductor element D side are exposed to the outside of the sealing resin 410.

図3(b)に、放熱板120の外周縁付近の構成を示す。絶縁基板120bの外周縁Ebは、金属層120cの外周縁Ecよりも距離hだけ外側にある。これにより、樹脂封止工程において、封止樹脂410による封止対象領域のうち、外周縁Ecの外側に近接する領域qが、絶縁基板120bと成形金型Gとに挟まれる。したがって、当該領域qへ樹脂を充填するには、成形金型Gに注入された樹脂が、絶縁基板120bの上記距離hに亘る部分を回り込む必要がある。これにより、領域qに注入樹脂が十分に充填されない虞がある。   FIG. 3B shows a configuration near the outer peripheral edge of the heat sink 120. The outer peripheral edge Eb of the insulating substrate 120b is outside the distance h from the outer peripheral edge Ec of the metal layer 120c. Thereby, in the resin sealing step, among the regions to be sealed by the sealing resin 410, the region q close to the outside of the outer peripheral edge Ec is sandwiched between the insulating substrate 120b and the molding die G. Therefore, in order to fill the region q with the resin, the resin injected into the molding die G needs to wrap around the portion of the insulating substrate 120b over the distance h. Thereby, there exists a possibility that the injection | pouring resin may not fully be filled into the area | region q.

領域qへの樹脂の充填が不十分であると、冷熱サイクル時に、領域qに面する絶縁基板120bの表面部分R上に大きな応力が発生する。この結果、封止樹脂410に剥がれおよび割れが発生しやすい。   If the resin is not sufficiently filled in the region q, a large stress is generated on the surface portion R of the insulating substrate 120b facing the region q during the cooling / heating cycle. As a result, the sealing resin 410 is likely to be peeled off and cracked.

本発明は、上記課題に鑑み、絶縁基板の両面に金属層が設けられた放熱板を備えながら、封止樹脂の十分な充填を達し得る半導体装置を提供するものである。   In view of the above problems, the present invention provides a semiconductor device capable of achieving sufficient filling of a sealing resin while including a heat sink having metal layers provided on both surfaces of an insulating substrate.

第1の発明は、半導体装置であって、半導体素子と、前記半導体素子からの熱を放熱する放熱板と、前記半導体素子および前記放熱板の周囲を封止する封止樹脂とを備え、前記放熱板は、絶縁基板と、前記絶縁基板の前記半導体素子側の面上に積層された第1の金属層と、前記絶縁基板の前記半導体素子側と反対側の面上に積層された第2の金属層とを有し、前記第2の金属層の前記絶縁基板側と反対側の面は、前記封止樹脂の外側に露出しており、前記第2の金属層の外周縁の全体が前記絶縁基板の外周縁よりも外側にある。   The first invention is a semiconductor device comprising a semiconductor element, a heat radiating plate that radiates heat from the semiconductor element, and a sealing resin that seals the periphery of the semiconductor element and the heat radiating plate, The heat sink includes an insulating substrate, a first metal layer stacked on the surface of the insulating substrate on the semiconductor element side, and a second layer stacked on a surface of the insulating substrate opposite to the semiconductor element side. The surface of the second metal layer opposite to the insulating substrate side is exposed to the outside of the sealing resin, and the entire outer peripheral edge of the second metal layer is It is outside the outer peripheral edge of the insulating substrate.

第1の発明によれば、第2の金属層の外周縁の全体が絶縁基板の外周縁よりも外側にある。したがって、絶縁基板と成形金型との間に注入樹脂の回り込みを要する領域が形成されない。これにより、半導体装置は、封止樹脂の未充填箇所が発生しにくい構成となる。   According to the first invention, the entire outer peripheral edge of the second metal layer is outside the outer peripheral edge of the insulating substrate. Therefore, a region that requires the injection resin to wrap around is not formed between the insulating substrate and the molding die. As a result, the semiconductor device has a configuration in which an unfilled portion of the sealing resin is unlikely to occur.

本発明によれば、絶縁基板の両面に金属層が設けられた放熱板を備えながら、封止樹脂の十分な充填を達し得る半導体装置を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the semiconductor device which can achieve sufficient filling of sealing resin can be provided, providing the heat sink with which the metal layer was provided in both surfaces of the insulated substrate.

本発明の実施形態に係る半導体装置を示す図であって、(a)は半導体装置の構成を示す断面図、(b)は放熱板の外周縁付近の構成を示す断面図1A and 1B are views showing a semiconductor device according to an embodiment of the present invention, wherein FIG. 1A is a cross-sectional view showing the configuration of the semiconductor device, and FIG. 本発明の実施形態に係る半導体装置の製造方法を説明する図であって、(a)〜(c)は各工程を説明する図BRIEF DESCRIPTION OF THE DRAWINGS It is a figure explaining the manufacturing method of the semiconductor device which concerns on embodiment of this invention, Comprising: (a)-(c) is a figure explaining each process. 従来技術に係る半導体装置を示す図であって、(a)は半導体装置の構成を示す断面図、(b)は封止樹脂の充填不良を示す断面図It is a figure which shows the semiconductor device which concerns on a prior art, Comprising: (a) is sectional drawing which shows the structure of a semiconductor device, (b) is sectional drawing which shows the filling defect of sealing resin.

以下、図1および図2を参照しながら、実施の形態について詳細に説明する。本実施形態に係る半導体装置においては、放熱板の封止樹脂外に露出した表面を有する金属層の外周縁の全体が、絶縁基板の外周縁よりも外側にある。これにより、封止樹脂の良好な充填が達成される。   Hereinafter, embodiments will be described in detail with reference to FIGS. 1 and 2. In the semiconductor device according to the present embodiment, the entire outer peripheral edge of the metal layer having the surface exposed outside the sealing resin of the heat sink is outside the outer peripheral edge of the insulating substrate. Thereby, satisfactory filling of the sealing resin is achieved.

[半導体装置の構成]
図1(a)に、本実施形態に係る半導体装置1の構成を示す。
[Configuration of semiconductor device]
FIG. 1A shows the configuration of the semiconductor device 1 according to this embodiment.

半導体装置1は、半導体素子Dを備えている。半導体素子Dは、例えばチップ状のパワー半導体素子からなり、ここではIGBT(Insulated Gate Bipolar Transistor)であるとする。   The semiconductor device 1 includes a semiconductor element D. The semiconductor element D is composed of, for example, a chip-shaped power semiconductor element, and is assumed here to be an IGBT (Insulated Gate Bipolar Transistor).

半導体素子Dの一方面上に、半導体素子D側から順に、ヒートスプレッダ11および放熱板12が積層されている。半導体素子Dの他方面上に、半導体素子D側から順に、金属ブロック20、ヒートスプレッダ21、および、放熱板22が積層されている。   On one surface of the semiconductor element D, a heat spreader 11 and a heat sink 12 are laminated in order from the semiconductor element D side. On the other surface of the semiconductor element D, a metal block 20, a heat spreader 21, and a heat sink 22 are laminated in order from the semiconductor element D side.

半導体素子Dとヒートスプレッダ11とは、はんだ層31により接合されている。半導体素子Dと金属ブロック20とは、はんだ層32により接合されている。金属ブロック20とヒートスプレッダ21とは、はんだ層33により接合されている。   The semiconductor element D and the heat spreader 11 are joined by a solder layer 31. The semiconductor element D and the metal block 20 are joined by a solder layer 32. The metal block 20 and the heat spreader 21 are joined by a solder layer 33.

金属ブロック20は、半導体素子Dへのワイヤボンディングのスペースを確保するスペーサであり、例えば銅からなる。ヒートスプレッダ11およびヒートスプレッダ21は、半導体素子Dからの熱を拡散するバルク体であり、例えば銅からなる。   The metal block 20 is a spacer that secures a space for wire bonding to the semiconductor element D, and is made of, for example, copper. The heat spreader 11 and the heat spreader 21 are bulk bodies that diffuse heat from the semiconductor element D, and are made of, for example, copper.

放熱板12は、半導体素子D側から順に、金属層(第1の金属層)12a、絶縁基板12b、および、金属層(第2の金属層)12cが積層された構成を有する。放熱板22は、半導体素子D側から順に、金属層(第1の金属層)22a、絶縁基板22b、および、金属層(第2の金属層)22cが積層された構成を有する。絶縁基板12bおよび絶縁基板22bは、例えばセラミックスからなる。金属層12a、金属層12c、金属層22a、および、金属層22cは、例えばアルミニウムからなる。   The heat sink 12 has a configuration in which a metal layer (first metal layer) 12a, an insulating substrate 12b, and a metal layer (second metal layer) 12c are stacked in this order from the semiconductor element D side. The heat sink 22 has a configuration in which a metal layer (first metal layer) 22a, an insulating substrate 22b, and a metal layer (second metal layer) 22c are stacked in this order from the semiconductor element D side. The insulating substrate 12b and the insulating substrate 22b are made of, for example, ceramics. The metal layer 12a, the metal layer 12c, the metal layer 22a, and the metal layer 22c are made of, for example, aluminum.

また、ヒートスプレッダ11は、放熱板12の金属層12aと接合されている。ヒートスプレッダ21は、放熱板22の金属層22aと接合されている。   The heat spreader 11 is joined to the metal layer 12a of the heat radiating plate 12. The heat spreader 21 is joined to the metal layer 22 a of the heat radiating plate 22.

ヒートスプレッダ11および放熱板12はIGBTのコレクタ側の放熱経路を構成している。金属ブロック20、ヒートスプレッダ21、および、放熱板22は、IGBTのエミッタ側の放熱経路を構成している。   The heat spreader 11 and the heat dissipation plate 12 constitute a heat dissipation path on the collector side of the IGBT. The metal block 20, the heat spreader 21, and the heat dissipation plate 22 constitute a heat dissipation path on the emitter side of the IGBT.

半導体素子Dと半導体素子Dの上下の積層物とからなる積層体の全体は、封止樹脂41によって封止されている。金属層12cおよび金属層22cの、半導体素子D側とは反対側の面は、封止樹脂41の外側に露出している。   The entire laminate including the semiconductor element D and the upper and lower laminates of the semiconductor element D is sealed with a sealing resin 41. The surfaces of the metal layer 12c and the metal layer 22c opposite to the semiconductor element D side are exposed to the outside of the sealing resin 41.

次に、図1(b)を用いて、放熱板12および放熱板22における各層が、どのような寸法の関係で外側への面拡がりを有しているかを説明する。ここでは、放熱板12を例に取って当該関係を説明する。   Next, with reference to FIG. 1 (b), the dimensions of the layers of the heat radiating plate 12 and the heat radiating plate 22 will be described with respect to the outward surface spread. Here, the relationship will be described using the heat radiating plate 12 as an example.

図1(b)に、図1(a)に示した放熱板12の外周縁付近の部分を示す。半導体装置1を積層の上から見た平面視において、絶縁基板12bおよび金属層12cが互いに平行な辺を有する矩形状をなすとする。斯かる放熱板12において、金属層12cの外周縁Ecの全体が、絶縁基板12bの外周縁Ebよりも外側にある。平面視において、外周縁Ecが外周縁Ebの位置から飛び出ている長さf(f>0)は任意でよく、金属層12cの四方のそれぞれへの拡がりにおいて個別の値を取り得る。これにより、放熱板12の外側周辺において、絶縁基板12bと成形金型との間に従来発生していたような注入樹脂の回り込みを要する領域が、形成されなくなる。   FIG. 1B shows a portion near the outer peripheral edge of the heat radiating plate 12 shown in FIG. It is assumed that the insulating substrate 12b and the metal layer 12c have a rectangular shape having sides parallel to each other when the semiconductor device 1 is viewed from above the stack. In such a heat sink 12, the entire outer peripheral edge Ec of the metal layer 12c is outside the outer peripheral edge Eb of the insulating substrate 12b. In plan view, the length f (f> 0) at which the outer peripheral edge Ec protrudes from the position of the outer peripheral edge Eb may be arbitrary, and can take individual values in the spread of the metal layer 12c in each of the four directions. As a result, in the outer periphery of the heat radiating plate 12, a region requiring the wraparound of the injection resin as conventionally generated is not formed between the insulating substrate 12b and the molding die.

また、ここでは、矩形をなす金属層12cのいずれの辺側においても、絶縁基板12bの厚みをtとして、f≦tの寸法設定がなされている。これにより、後述するように、放熱板12と封止樹脂41との大きな密着強度が確保される。   Further, here, on either side of the rectangular metal layer 12c, the thickness of the insulating substrate 12b is set to t, and the dimension is set such that f ≦ t. Thereby, as will be described later, a large adhesion strength between the heat sink 12 and the sealing resin 41 is ensured.

また、図1(b)では、絶縁基板12bの外周縁Ebは、金属層12aの外周縁Eaよりも外側にある。外周縁Ebと外周縁Eaとの位置関係は特に限定されず、平面視で互いに同じ位置にあってもよいし、外周縁Eaが外周縁Ebより外側にあってもよい。外周縁Ebが外周縁Eaよりも外側にある場合には、放熱板12の表面において金属層12aから金属層12cに至るまでの絶縁基板12b上の沿面距離が大きくなるので、絶縁基板12bの絶縁性能が高まる。   Moreover, in FIG.1 (b), the outer periphery Eb of the insulated substrate 12b exists on the outer side rather than the outer periphery Ea of the metal layer 12a. The positional relationship between the outer peripheral edge Eb and the outer peripheral edge Ea is not particularly limited, and may be at the same position in plan view, or the outer peripheral edge Ea may be outside the outer peripheral edge Eb. When the outer peripheral edge Eb is on the outer side of the outer peripheral edge Ea, the creeping distance on the insulating substrate 12b from the metal layer 12a to the metal layer 12c on the surface of the heat radiating plate 12 is increased. Increases performance.

放熱板22についても放熱板12と同様の寸法関係が適用される。すなわち、金属層12aと絶縁基板12bとの寸法関係は金属層22aと絶縁基板22bとの寸法関係に適用され、絶縁基板12bと金属層12cとの寸法関係は絶縁基板22bと金属層22cとの寸法関係に適用される。   The same dimensional relationship as that of the heat sink 12 is applied to the heat sink 22. That is, the dimensional relationship between the metal layer 12a and the insulating substrate 12b is applied to the dimensional relationship between the metal layer 22a and the insulating substrate 22b, and the dimensional relationship between the insulating substrate 12b and the metal layer 12c is the same between the insulating substrate 22b and the metal layer 22c. Applies to dimensional relationships.

[半導体装置の製造方法]
図2に半導体装置1の製造工程を示す。まず図2(a)に示すように、放熱板12とヒートスプレッダ11との接合体、はんだペレット31A、半導体素子D、はんだペレット32A、金属ブロック20、および、はんだペレット33Aを順に積み重ねて、第1のリフロー工程を実施する。これにより、はんだペレット31A、はんだペレット32A、および、はんだペレット33Aは、一旦溶融した後、固化する。
[Method for Manufacturing Semiconductor Device]
FIG. 2 shows a manufacturing process of the semiconductor device 1. First, as shown in FIG. 2A, the joined body of the heat radiating plate 12 and the heat spreader 11, the solder pellet 31A, the semiconductor element D, the solder pellet 32A, the metal block 20, and the solder pellet 33A are stacked in order. The reflow process is performed. Thereby, the solder pellet 31A, the solder pellet 32A, and the solder pellet 33A are once melted and then solidified.

次いで、図2(b)に示すように、第1のリフロー工程で得られた積層体上に、さらに、ヒートスプレッダ21と放熱板22との接合体を積み重ねて、第2のリフロー工程を実施する。これにより、はんだペレット31A、はんだペレット32A、および、はんだペレット33Aは再度溶融して固化し、順に、はんだ層31、はんだ層32、および、はんだ層33となる。   Next, as shown in FIG. 2B, a joined body of the heat spreader 21 and the heat radiating plate 22 is further stacked on the laminated body obtained in the first reflow process, and the second reflow process is performed. . Thereby, the solder pellet 31A, the solder pellet 32A, and the solder pellet 33A are again melted and solidified to become the solder layer 31, the solder layer 32, and the solder layer 33 in this order.

次いで、図2(c)に示すように、第2のリフロー工程で得られた積層体を成形金型G内に設置し(成形金型Gを上下の一部分のみ図示してある)、トランスファーモールドなどの成形方法によって、成形金型G内に樹脂Tを注入して樹脂封止を行う。以上により、半導体装置1が完成する。   Next, as shown in FIG. 2 (c), the laminate obtained in the second reflow step is placed in the molding die G (only the upper and lower portions of the molding die G are shown), and transfer mold is performed. Resin sealing is performed by injecting the resin T into the molding die G by a molding method such as the above. Thus, the semiconductor device 1 is completed.

[実施の形態の効果等]
本実施形態の半導体装置1によれば、第2の金属層(金属層12c、金属層22c)の外周縁Ecの全体が絶縁基板(絶縁基板12b、絶縁基板22b)の外周縁Ebよりも外側にある。したがって、絶縁基板と成形金型Gとの間に注入樹脂の回り込みを要する領域が形成されない。これにより、半導体装置1は、封止樹脂41の未充填箇所が発生しにくい構成となる。以上により、絶縁基板の両面に金属層が設けられた放熱板を備えながら、封止樹脂の十分な充填を達し得る半導体装置を提供することができる。
[Effects of the embodiment, etc.]
According to the semiconductor device 1 of the present embodiment, the entire outer peripheral edge Ec of the second metal layer (metal layer 12c, metal layer 22c) is outside the outer peripheral edge Eb of the insulating substrate (insulating substrate 12b, insulating substrate 22b). It is in. Therefore, a region that requires the injection resin to wrap around is not formed between the insulating substrate and the molding die G. Thereby, the semiconductor device 1 has a configuration in which an unfilled portion of the sealing resin 41 hardly occurs. As described above, it is possible to provide a semiconductor device that can achieve sufficient filling of the sealing resin while including the heat dissipation plate provided with the metal layers on both surfaces of the insulating substrate.

前述したように、図3の領域qに封止樹脂410の未充填箇所が形成されている場合には、冷熱サイクル時に、領域qに面する絶縁基板の表面部分R上に大きな応力が発生する。しかし、半導体装置1によれば、封止樹脂41の未充填箇所が形成されにくいので、このような大きな応力が発生する箇所が形成されにくい。また、半導体装置1によれば、封止樹脂41の充填が良好である結果、冷熱サイクル時に絶縁基板の外周縁付近に発生する応力値を抑制することができる。当該応力値は、例えば−40℃といった極低温時で10MPa程度といったように、従来から半減する程度にまで減少可能である。   As described above, when an unfilled portion of the sealing resin 410 is formed in the region q of FIG. 3, a large stress is generated on the surface portion R of the insulating substrate facing the region q during the cooling / heating cycle. . However, according to the semiconductor device 1, it is difficult to form an unfilled portion of the sealing resin 41, and thus it is difficult to form a portion where such a large stress is generated. Moreover, according to the semiconductor device 1, as a result of good filling of the sealing resin 41, it is possible to suppress a stress value generated in the vicinity of the outer peripheral edge of the insulating substrate during the cooling / heating cycle. The stress value can be reduced to a level that is halved from the conventional value, such as about 10 MPa at an extremely low temperature of −40 ° C., for example.

また、図1(b)に示したように、外周縁Ecが飛び出ている長さfを絶縁基板の厚みt以下に設定することにより、放熱板(放熱板12、放熱板22)と封止樹脂41との大きな密着強度が確保される。例えば、f>tの場合には、−40℃といった極低温時に放熱板と封止樹脂41との間に発生する応力値が20MPa以上となるのに対して、f≦tの場合には、当該応力値が10MPa〜15MPa程度に収まる。応力値が小さい分だけ、封止樹脂41が放熱板から剥がれにくくなる。   Further, as shown in FIG. 1B, the length f of the outer peripheral edge Ec protruding is set to be equal to or less than the thickness t of the insulating substrate, thereby sealing the heat sink (heat sink 12 and heat sink 22). A large adhesion strength with the resin 41 is ensured. For example, when f> t, the stress value generated between the heat sink and the sealing resin 41 at an extremely low temperature of −40 ° C. is 20 MPa or more, whereas when f ≦ t, The stress value falls within about 10 MPa to 15 MPa. Since the stress value is small, the sealing resin 41 is less likely to be peeled off from the heat sink.

本発明は、パワー半導体素子などの放熱構造を有する半導体素子を有する半導体装置などに適用可能である。   The present invention is applicable to a semiconductor device having a semiconductor element having a heat dissipation structure such as a power semiconductor element.

1、101 半導体装置
20、200 金属ブロック
11、21、110、210 ヒートスプレッダ
12、22、120、220 放熱板
12a、12c、22a、22c、120a、120c、220a、220c 金属層
12b、22b、120b、220b 絶縁基板
31、32、33、310、320、330 はんだ層
31A、32A、33A はんだペレット
41、410 封止樹脂
D 半導体素子
Ea、Eb、Ec 外周縁
f 長さ
h 距離
G 成形金型
q 領域
R 表面部分
t 厚み
1, 101 Semiconductor device 20, 200 Metal block 11, 21, 110, 210 Heat spreader 12, 22, 120, 220 Heat sink 12a, 12c, 22a, 22c, 120a, 120c, 220a, 220c Metal layer 12b, 22b, 120b, 220b Insulating substrate 31, 32, 33, 310, 320, 330 Solder layer 31A, 32A, 33A Solder pellet 41, 410 Sealing resin D Semiconductor element Ea, Eb, Ec Outer peripheral edge f Length h Distance G Molding die q region R surface part t thickness

Claims (1)

半導体素子と、
前記半導体素子からの熱を放熱する放熱板と、
前記半導体素子および前記放熱板の周囲を封止する封止樹脂とを備え、
前記放熱板は、絶縁基板と、前記絶縁基板の前記半導体素子側の面上に積層された第1の金属層と、前記絶縁基板の前記半導体素子側と反対側の面上に積層された第2の金属層とを有し、
前記第2の金属層の前記絶縁基板側と反対側の面は、前記封止樹脂の外側に露出しており、
前記第2の金属層の外周縁の全体が前記絶縁基板の外周縁よりも外側にある、ことを特徴とする半導体装置。
A semiconductor element;
A heat sink for radiating heat from the semiconductor element;
A sealing resin for sealing the periphery of the semiconductor element and the heat sink;
The heat dissipation plate includes an insulating substrate, a first metal layer stacked on the surface of the insulating substrate on the semiconductor element side, and a first metal layer stacked on the surface of the insulating substrate opposite to the semiconductor element side. Two metal layers,
The surface of the second metal layer opposite to the insulating substrate side is exposed outside the sealing resin,
The semiconductor device according to claim 1, wherein the entire outer peripheral edge of the second metal layer is outside the outer peripheral edge of the insulating substrate.
JP2015001661A 2015-01-07 2015-01-07 Semiconductor device Pending JP2016127208A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015001661A JP2016127208A (en) 2015-01-07 2015-01-07 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015001661A JP2016127208A (en) 2015-01-07 2015-01-07 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2016127208A true JP2016127208A (en) 2016-07-11

Family

ID=56359740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015001661A Pending JP2016127208A (en) 2015-01-07 2015-01-07 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2016127208A (en)

Similar Documents

Publication Publication Date Title
US10163754B2 (en) Lid design for heat dissipation enhancement of die package
US10204882B2 (en) Stacked package module having an exposed heat sink surface from the packaging
JP5018909B2 (en) Semiconductor device
JP6610590B2 (en) Semiconductor device and manufacturing method thereof
JP2005244166A (en) Semiconductor device
CN113454774B (en) Packaged chip and manufacturing method thereof
US20220102249A1 (en) Dual side cooling power module and manufacturing method of the same
JP2019071412A (en) Chip package
JP2012094592A (en) Semiconductor device and method of manufacturing the same
KR20200038615A (en) Power module
JP6314433B2 (en) Semiconductor device and manufacturing method thereof
US11594510B2 (en) Assembly processes for semiconductor device assemblies including spacer with embedded semiconductor die
US9559036B1 (en) Integrated circuit package with plated heat spreader
JP5488645B2 (en) Semiconductor device and manufacturing method thereof
JP6380076B2 (en) Semiconductor device
JP2016127208A (en) Semiconductor device
JP6299578B2 (en) Semiconductor device
CN116487344B (en) Three-dimensional packaging structure and packaging method
JP7106891B2 (en) semiconductor equipment
JP2010287707A (en) Method of manufacturing semiconductor device, and semiconductor device
JP5984652B2 (en) Semiconductor device and manufacturing method thereof
JP2005217248A (en) Semiconductor device
CN112997308A (en) Semiconductor device and method for manufacturing semiconductor device
JP2006196595A (en) Semiconductor device
JP2019040955A (en) Method of manufacturing semiconductor module