JP2016116034A - Impedance matching circuit - Google Patents
Impedance matching circuit Download PDFInfo
- Publication number
- JP2016116034A JP2016116034A JP2014252124A JP2014252124A JP2016116034A JP 2016116034 A JP2016116034 A JP 2016116034A JP 2014252124 A JP2014252124 A JP 2014252124A JP 2014252124 A JP2014252124 A JP 2014252124A JP 2016116034 A JP2016116034 A JP 2016116034A
- Authority
- JP
- Japan
- Prior art keywords
- line
- matching circuit
- impedance matching
- impedance
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
Description
この発明は、動作周波数でインピーダンス変成機能を有する小型のインピーダンス整合回路に関するものである。 The present invention relates to a small impedance matching circuit having an impedance transformation function at an operating frequency.
以下の非特許文献1には、基本周波数でインピーダンス変成機能を有するインピーダンス整合回路が記載されている。
このインピーダンス整合回路は、入力端子と出力端子の間に、複数のインダクタが直列に接続され、複数のコンデンサが並列に接続されている低域通過型フィルタを構成している。
Non-Patent
This impedance matching circuit constitutes a low-pass filter in which a plurality of inductors are connected in series and a plurality of capacitors are connected in parallel between an input terminal and an output terminal.
従来のインピーダンス整合回路は以上のように構成されているので、所望の周波数帯域でのインピーダンス変成を実現することができるが、周波数が低い場合には、大きなインダクタとコンデンサを用いる必要があるため、回路サイズが大きくなってしまう課題があった。また、周波数が高い場合でも、動作周波数帯域幅が広い場合には、インピーダンスの変成に要するインダクタ及びコンデンサの段数を多くする必要があるため、回路サイズが大きくなってしまう課題があった。 Since the conventional impedance matching circuit is configured as described above, it is possible to realize impedance transformation in a desired frequency band, but when the frequency is low, it is necessary to use a large inductor and capacitor. There was a problem that the circuit size would increase. In addition, even when the frequency is high, if the operating frequency bandwidth is wide, it is necessary to increase the number of stages of inductors and capacitors required for impedance transformation, resulting in a problem that the circuit size increases.
この発明は上記のような課題を解決するためになされたもので、回路サイズの大型化を招くことなく、インピーダンス変成を実現することができるインピーダンス整合回路を得ることを目的とする。 The present invention has been made to solve the above-described problems, and an object thereof is to obtain an impedance matching circuit capable of realizing impedance transformation without causing an increase in circuit size.
この発明に係るインピーダンス整合回路は、マイクロ波集積回路の絶縁膜が中心に位置するように、そのマイクロ波集積回路が有する複数の配線層に亘って配線されている立体螺旋構造の第1の線路と、その絶縁膜が中心に位置するように、複数の配線層に亘って、第1の線路と平行に配線されている立体螺旋構造の第2の線路とから構成されているものである。 The impedance matching circuit according to the present invention is a first line having a three-dimensional spiral structure that is wired over a plurality of wiring layers of the microwave integrated circuit so that the insulating film of the microwave integrated circuit is located at the center. And a second line having a three-dimensional spiral structure wired in parallel with the first line over a plurality of wiring layers so that the insulating film is located at the center.
この発明によれば、マイクロ波集積回路の絶縁膜が中心に位置するように、そのマイクロ波集積回路が有する複数の配線層に亘って配線されている立体螺旋構造の第1の線路と、その絶縁膜が中心に位置するように、複数の配線層に亘って、第1の線路と平行に配線されている立体螺旋構造の第2の線路とから構成されているので、回路サイズの大型化を招くことなく、インピーダンス変成を実現することができる効果がある。 According to the present invention, the first line of the three-dimensional spiral structure wired across the plurality of wiring layers of the microwave integrated circuit so that the insulating film of the microwave integrated circuit is positioned at the center, Since the insulating film is composed of a second line having a three-dimensional spiral structure wired in parallel with the first line over a plurality of wiring layers so that the insulating film is located at the center, the circuit size is increased. There is an effect that impedance transformation can be realized without incurring.
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面にしたがって説明する。
実施の形態1.
この実施の形態1では、インピーダンス整合回路が、複数の配線層を有し、複数の配線層の間に絶縁膜が充填されているマイクロ波集積回路(MMIC:Monolithic Microwave Integrated Circuit)に形成されるものを想定している。
図1はこの発明の実施の形態1によるインピーダンス整合回路の構成を示す概念図であり、図2はこの発明の実施の形態1によるインピーダンス整合回路を示す構成図である。
また、図3は図2のインピーダンス整合回路の等価回路図である。
Hereinafter, in order to describe the present invention in more detail, modes for carrying out the present invention will be described with reference to the accompanying drawings.
In the first embodiment, the impedance matching circuit is formed in a microwave integrated circuit (MMIC: Monolithic Microwave Integrated Circuit) having a plurality of wiring layers, and an insulating film is filled between the plurality of wiring layers. Assumes something.
1 is a conceptual diagram showing a configuration of an impedance matching circuit according to
FIG. 3 is an equivalent circuit diagram of the impedance matching circuit of FIG.
図1において、第1の線路11はインダクタとして機能する立体螺旋構造の線路である。
第2の線路12はインダクタとして機能する立体螺旋構造の線路である。
第1の線路11と第2の線路12は、互いに平行に配線されることで、2重螺旋構造を形成している。
また、第1の線路11と第2の線路12の中心には絶縁体13が置かれている。
In FIG. 1, a
The
The
An
図2は図1のインピーダンス整合回路がMMIC上に形成された状態を示すものであり、MMICは複数の配線層を有し、複数の配線層の間には絶縁膜が充填されている。
図2では、MMICが有している配線層が2層である例を示しており、上部の配線層と下部の配線層との間に絶縁膜が充填されている。
第1の線路21は図1の第1の線路11と同等の線路であり、MMICの絶縁膜が中心に位置するように、MMICにおける上部の配線層と下部の配線層とに亘って配線されている立体螺旋構造の線路である。
第2の線路22は図1の第2の線路12と同等の線路であり、MMICの絶縁膜が中心に位置するように、MMICにおける上部の配線層と下部の配線層とに亘って配線されている立体螺旋構造の線路である。
FIG. 2 shows a state in which the impedance matching circuit of FIG. 1 is formed on the MMIC. The MMIC has a plurality of wiring layers, and an insulating film is filled between the plurality of wiring layers.
FIG. 2 shows an example in which the MMIC has two wiring layers, and an insulating film is filled between the upper wiring layer and the lower wiring layer.
The
The
図2では、上部の配線層に配線されている第1の線路21及び第2の線路22は灰色で表記され、下部の配線層に配線されている第1の線路21及び第2の線路22は黒色で表記されている。
なお、MMICにおける上部の配線層に配線される第1の線路21及び第2の線路22と、MMICにおける下部の配線層に配線される第1の線路21及び第2の線路22とは、ビアホール23によって電気的に接続されている。
ここでは、MMICが有している配線層が2層である例を示しているが、MMICが有している配線層が2層に限るものではなく、MMICが3層以上の配線層を有して、第1の線路21及び第2の線路22が、3層以上の配線層に亘って配線されるものであってもよい。
In FIG. 2, the
Note that the
In this example, the MMIC has two wiring layers, but the MMIC has two wiring layers. The MMIC has three or more wiring layers. Then, the
図3において、インダクタ31は図2の第1の線路21が機能するインダクタを示し、インダクタ32は図2の第2の線路22が機能するインダクタを示している。
絶縁体33は第1の線路21及び第2の線路22の中心に位置するMMICの絶縁膜に相当する。
図2のインピーダンス整合回路は、図3の等価回路図から明らかなように、絶縁体33を磁気回路とするトランスとみなすことができる。
In FIG. 3, an
The
As is clear from the equivalent circuit diagram of FIG. 3, the impedance matching circuit of FIG. 2 can be regarded as a transformer having the
ここで、図2のインピーダンス整合回路における第1の線路21の始点と終点が入力端子対を構成し、第2の線路22の始点と終点が出力端子対を構成しているものとする。
図4は入力端子対を構成する第1の線路21の始点がポート(1)、出力端子対を構成する第2の線路22の始点がポート(2)、第1の線路21及び第2の線路22の終点がグランドと接続されている例を示している。また、図5は図4のインピーダンス整合回路の等価回路を示している。
Here, it is assumed that the start point and end point of the
In FIG. 4, the start point of the
図4のインピーダンス整合回路は、図5の等価回路図から明らかなように、トランスとして動作する。
例えば、第1の線路21の螺旋の直径が110μm、線路幅が10μm、巻き数が11、第2の線路22の螺旋の直径が70μm、線路幅が10μm、巻き数が5、絶縁体33の誘電率が6、ポート(1)のポートインピーダンスが30Ω、ポート(2)のポートインピーダンスが45Ωであるとして、Sパラメータ(S11、S21、S22)を計算すると、Sパラメータ(S11、S21、S22)の計算結果は図6のようになる。
図6より、13GHzを中心周波数として、S21が約−1.8dB、S11及びS22が約−18dBになり、トランスとして正常に動作していることがわかる。
The impedance matching circuit of FIG. 4 operates as a transformer, as is apparent from the equivalent circuit diagram of FIG.
For example, the spiral diameter of the
From FIG. 6, it can be seen that S21 is about −1.8 dB, S11 and S22 are about −18 dB with 13 GHz as the center frequency, and the transformer is operating normally.
図4のインピーダンス整合回路は、トランスとして正常に動作するため、インピーダンス変成を実現することができる。また、第1の線路21と第2の線路22が2重螺旋構造を形成するようにしており、1つのインダクタを形成するスペースで第1の線路21と第2の線路22を配置することができるため、小型化を図ることができる。
高周波を増幅する高周波増幅器の入力回路、出力回路又は段間回路に対して、図4のインピーダンス整合回路を適用することで、低インピーダンスなトランジスタから所望のインピーダンスへのインピーダンス変成や、高インピーダンスなトランジスタから所望のインピーダンスへのインピーダンス変成を実現することができる。
また、高周波増幅器に対して、図4のインピーダンス整合回路を適用することで、高周波増幅器を小型化することができる。
Since the impedance matching circuit in FIG. 4 operates normally as a transformer, impedance transformation can be realized. The
By applying the impedance matching circuit of FIG. 4 to the input circuit, output circuit, or interstage circuit of a high frequency amplifier that amplifies high frequency, impedance transformation from a low impedance transistor to a desired impedance, or a high impedance transistor Impedance transformation from the desired impedance to the desired impedance can be realized.
Further, by applying the impedance matching circuit of FIG. 4 to the high frequency amplifier, the high frequency amplifier can be reduced in size.
図4のインピーダンス整合回路は、入力端子対と出力端子対の間が絶縁体33によって絶縁されているため、直流成分をカットするDCカット機能を有しており、DCカット用のコンデンサを省略することが可能である。
また、図4のインピーダンス整合回路は、2層のメタル配線(第1の線路21、第2の線路22)だけで実現することができ、また、図4のインピーダンス整合回路は、一般的なトランスと異なり、配線に対して絶縁被膜を必要としない。そのため、絶縁被膜の分だけ構造を小型化することができるとともに、絶縁被膜による磁気損失を低減することができる。
The impedance matching circuit of FIG. 4 has a DC cut function for cutting a direct current component because the input terminal pair and the output terminal pair are insulated by an
Further, the impedance matching circuit of FIG. 4 can be realized by only two layers of metal wiring (the
実施の形態2.
図7はこの発明の実施の形態2によるインピーダンス整合回路を示す構成図である。即ち、図7は第1の線路21の始点と第2の線路22の始点との間にコンデンサ41が接続され、第1の線路21及び第2の線路22の終点がグランドと接続されている例を示している。また、図8は図7のインピーダンス整合回路の等価回路を示している。
FIG. 7 is a block diagram showing an impedance matching circuit according to
図7のインピーダンス整合回路では、ポート(1)とポート(2)の間にコンデンサ41が接続されているが、このコンデンサ41がトランスに対する結合容量として、磁界結合を補うように動作する。
図7のインピーダンス整合回路では、入出力端子間の結合が、磁界結合と容量結合の2つになるため、複共振を起こして、多数の伝達モードが生じる。
このとき、ポート(1)(2)に対して、所望のインピーダンスでのインピーダンス整合を実現するように、コンデンサ41の容量値を選択すれば、ポート(1)(2)における反射損失を低減することができる。
In the impedance matching circuit of FIG. 7, a
In the impedance matching circuit of FIG. 7, since there are two couplings between the input and output terminals, magnetic coupling and capacitive coupling, multiple resonances occur and a large number of transmission modes occur.
At this time, if the capacitance value of the
逆に、トランスとしての結合係数が上がるように、コンデンサ41の容量値を選択すれば、その容量値が所定の値より小さい範囲では、トランスの伝達量を改善することができる。コンデンサ41の容量値を所定の値より大きくすると、トランスの伝達量が2つのピークを持つため、広帯域な伝達特性になる。
更に、コンデンサ41の容量値を大きくすると、ピーク周波数同士が離れていくため、2つの帯域を持つことなる。このとき、第1の線路21及び第2の線路22の長さを変えることで、ピーク周波数の動きを制御することができるため、3つの帯域を持つことができる。
On the contrary, if the capacitance value of the
Further, when the capacitance value of the
例えば、第1の線路21の螺旋の直径が110μm、線路幅が10μm、巻き数が11、第2の線路22の螺旋の直径が70μm、線路幅が10μm、巻き数が5、絶縁体33の誘電率が6、ポート(1)のポートインピーダンスが30Ω、ポート(2)のポートインピーダンスが45Ω、コンデンサ41の容量値が0.6pFであるとして、Sパラメータ(S11、S21、S22)を計算すると、Sパラメータ(S11、S21、S22)の計算結果は図9のようになる。
図9より、10GHzを中心周波数として、S21が約−0.6dB、S11が約−19dB、S22が約−25dBになり、広帯域なトランスとして正常に動作していることがわかる。
また、22GHzを中心周波数として、S21が約−0.4dB、S11及びS22が約−13dBになり、広帯域なトランスとして正常に動作していることがわかる。したがって、2つの帯域特性が得られている。
For example, the spiral diameter of the
From FIG. 9, it can be seen that S21 is about −0.6 dB, S11 is about −19 dB, and S22 is about −25 dB with 10 GHz as the center frequency, and is operating normally as a wideband transformer.
Also, with 22 GHz as the center frequency, S21 is about -0.4 dB, S11 and S22 are about -13 dB, and it can be seen that the device is operating normally as a wideband transformer. Therefore, two band characteristics are obtained.
図7のインピーダンス整合回路は、広帯域なトランスとして正常に動作するため、インピーダンス変成を実現することができる。また、第1の線路21と第2の線路22が2重螺旋構造を形成するようにしており、1つのインダクタを形成するスペースで第1の線路21と第2の線路22を配置することができるため、小型化を図ることができる。
高周波を増幅する高周波増幅器の入力回路、出力回路又は段間回路に対して、図7のインピーダンス整合回路を適用することで、低インピーダンスなトランジスタから所望のインピーダンスへのインピーダンス変成や、高インピーダンスなトランジスタから所望のインピーダンスへのインピーダンス変成を実現することができる。
また、高周波増幅器に対して、図7のインピーダンス整合回路を適用することで、高周波増幅器を小型化することができる。
Since the impedance matching circuit in FIG. 7 operates normally as a wideband transformer, impedance transformation can be realized. The
By applying the impedance matching circuit of FIG. 7 to the input circuit, output circuit, or interstage circuit of a high frequency amplifier that amplifies a high frequency, impedance transformation from a low impedance transistor to a desired impedance, or a high impedance transistor Impedance transformation from the desired impedance to the desired impedance can be realized.
Further, by applying the impedance matching circuit of FIG. 7 to the high frequency amplifier, the high frequency amplifier can be reduced in size.
図7のインピーダンス整合回路は、入力端子対と出力端子対の間が絶縁体33によって絶縁されているため、直流成分をカットするDCカット機能を有しており、DCカット用のコンデンサを省略することが可能である。
また、図7のインピーダンス整合回路は、2層のメタル配線(第1の線路21、第2の線路22)だけで実現することができ、また、図7のインピーダンス整合回路は、一般的なトランスと異なり、配線に対して絶縁被膜を必要としない。そのため、絶縁被膜の分だけ構造を小型化することができるとともに、絶縁被膜による磁気損失を低減することができる。
さらに、図7のインピーダンス整合回路は、上記実施の形態1による図4のインピーダンス整合回路よりも、広帯域な特性を実現することができる。また、2つ以上の帯域に対して広帯域な特性を実現することができる。
The impedance matching circuit of FIG. 7 has a DC cut function for cutting a direct current component because the input terminal pair and the output terminal pair are insulated by an
Further, the impedance matching circuit of FIG. 7 can be realized with only two layers of metal wiring (
Furthermore, the impedance matching circuit of FIG. 7 can realize a wider band characteristic than the impedance matching circuit of FIG. 4 according to the first embodiment. In addition, wideband characteristics can be realized for two or more bands.
実施の形態3.
図10はこの発明の実施の形態3によるインピーダンス整合回路を示す構成図である。即ち、図10は第1の線路21及び第2の線路22の始点がコンデンサ51,52を介してグランドと接続され、第1の線路21及び第2の線路22の終点がグランドと接続されている例を示している。また、図11は図10のインピーダンス整合回路の等価回路を示している。
FIG. 10 is a block diagram showing an impedance matching circuit according to
図10のインピーダンス整合回路では、第1の線路21及び第2の線路22の始点がコンデンサ51,52を介してグランドと接続され、第1の線路21及び第2の線路22の終点がグランドと接続されているが、第1の線路21及び第2の線路22から構成されるトランスに対して、コンデンサ51,52のそれぞれがインピーダンスマッチングとして動作し、トランスの持つインダクタ成分を補償する。
In the impedance matching circuit of FIG. 10, the start points of the
例えば、第1の線路21の螺旋の直径が110μm、線路幅が10μm、巻き数が11、第2の線路22の螺旋の直径が70μm、線路幅が10μm、巻き数が5、絶縁体33の誘電率が6、ポート(1)のポートインピーダンスが52Ω、ポート(2)のポートインピーダンスが62Ω、コンデンサ51の容量値が0.05pF、コンデンサ52の容量値が0.064pFであるとして、Sパラメータ(S11、S21、S22)を計算すると、Sパラメータ(S11、S21、S22)の計算結果は図12のようになる。
図12より、15GHzを中心周波数として、S21が約−1.2dB、S11が約−21dB、S22が約−25dBになり、広帯域なトランスとして正常に動作していることがわかる。
また、22GHzを中心周波数として、S21が約−35dB、S11及びS22が約−3dBになり、広帯域なトランスとして正常に動作していることがわかる。したがって、2つの帯域特性が得られている。
For example, the spiral diameter of the
From FIG. 12, it can be seen that S21 is about −1.2 dB, S11 is about −21 dB, and S22 is about −25 dB with 15 GHz as the center frequency, so that it is operating normally as a wideband transformer.
Also, with 22 GHz as the center frequency, S21 is about -35 dB, S11 and S22 are about -3 dB, and it can be seen that the broadband transformer is operating normally. Therefore, two band characteristics are obtained.
図10のインピーダンス整合回路は、広帯域なトランスとして正常に動作するため、インピーダンス変成を実現することができる。また、第1の線路21と第2の線路22が2重螺旋構造を形成するようにしており、1つのインダクタを形成するスペースで第1の線路21と第2の線路22を配置することができるため、小型化を図ることができる。
高周波を増幅する高周波増幅器の入力回路、出力回路又は段間回路に対して、図10のインピーダンス整合回路を適用することで、低インピーダンスなトランジスタから所望のインピーダンスへのインピーダンス変成や、高インピーダンスなトランジスタから所望のインピーダンスへのインピーダンス変成を実現することができる。
また、高周波増幅器に対して、図10のインピーダンス整合回路を適用することで、高周波増幅器を小型化することができる。
Since the impedance matching circuit in FIG. 10 operates normally as a wideband transformer, impedance transformation can be realized. The
By applying the impedance matching circuit of FIG. 10 to the input circuit, output circuit or interstage circuit of a high frequency amplifier that amplifies high frequency, impedance transformation from a low impedance transistor to a desired impedance, or a high impedance transistor Impedance transformation from the desired impedance to the desired impedance can be realized.
Further, by applying the impedance matching circuit of FIG. 10 to the high frequency amplifier, the high frequency amplifier can be reduced in size.
図10のインピーダンス整合回路は、入力端子対と出力端子対の間が絶縁体33によって絶縁されているため、直流成分をカットするDCカット機能を有しており、DCカット用のコンデンサを省略することが可能である。
また、図10のインピーダンス整合回路は、2層のメタル配線(第1の線路21、第2の線路22)だけで実現することができ、また、図10のインピーダンス整合回路は、一般的なトランスと異なり、配線に対して絶縁被膜を必要としない。そのため、絶縁被膜の分だけ構造を小型化することができるとともに、絶縁被膜による磁気損失を低減することができる。
さらに、図10のインピーダンス整合回路は、上記実施の形態1による図4のインピーダンス整合回路よりも、良好な反射整合を実現することができる。
The impedance matching circuit of FIG. 10 has a DC cut function for cutting a direct current component because the input terminal pair and the output terminal pair are insulated by an
Further, the impedance matching circuit of FIG. 10 can be realized by only two layers of metal wiring (
Furthermore, the impedance matching circuit of FIG. 10 can realize better reflection matching than the impedance matching circuit of FIG. 4 according to the first embodiment.
実施の形態4.
図13はこの発明の実施の形態4によるインピーダンス整合回路を示す構成図である。即ち、図13は第1の線路21の略中間点(途中部分)がグランドと接続され、第2の線路22の終点がグランドと接続されている例を示している。また、図14は図13のインピーダンス整合回路の等価回路を示している。
図13のインピーダンス整合回路は、第1の線路21の略中間点がグランドと接続され、第2の線路22の終点がグランドと接続されることで、バランの機能を有している。
FIG. 13 is a block diagram showing an impedance matching circuit according to
The impedance matching circuit of FIG. 13 has a balun function by connecting the substantially middle point of the
例えば、第1の線路21の螺旋の直径が110μm、線路幅が10μm、巻き数が11、第2の線路22の螺旋の直径が70μm、線路幅が10μm、巻き数が5、絶縁体33の誘電率が6、ポート(1)のポートインピーダンスが29Ω、ポート(2)のポートインピーダンスが29Ω、ポート(3)のポートインピーダンスが32Ωであるとして、Sパラメータ(S11、S21、S22、S31、S33)を計算すると、Sパラメータ(S11、S21、S22、S31、S33)の計算結果は図15のようになる。
図15より、26GHzを中心周波数として、S21,S31が約−5.6dB、S11が約−20dB、S22が約−6dB、S33が約−7.5dBになり、バランとして正常に動作していることがわかる。
For example, the spiral diameter of the
From FIG. 15, the center frequency is 26 GHz, S21 and S31 are about −5.6 dB, S11 is about −20 dB, S22 is about −6 dB, S33 is about −7.5 dB, and the balun is operating normally. I understand that.
図13のインピーダンス整合回路は、バランとして正常に動作するため、インピーダンス変成を実現することができる。また、第1の線路21と第2の線路22が2重螺旋構造を形成するようにしており、1つのインダクタを形成するスペースで第1の線路21と第2の線路22を配置することができるため、小型化を図ることができる。
高周波を増幅する高周波増幅器を構成するトランジスタの前後に、図13のインピーダンス整合回路を配置することで、バランス型増幅器をMMIC上で容易に実現することができる。
また、高周波増幅器に対して、図13のインピーダンス整合回路を適用することで、高周波増幅器を小型化することができる。
Since the impedance matching circuit in FIG. 13 operates normally as a balun, impedance transformation can be realized. The
By arranging the impedance matching circuit of FIG. 13 before and after the transistor constituting the high frequency amplifier that amplifies the high frequency, a balanced amplifier can be easily realized on the MMIC.
Further, by applying the impedance matching circuit of FIG. 13 to the high frequency amplifier, the high frequency amplifier can be reduced in size.
図13のインピーダンス整合回路は、入力端子対と出力端子対の間が絶縁体33によって絶縁されているため、直流成分をカットするDCカット機能を有しており、DCカット用のコンデンサを省略することが可能である。
また、図13のインピーダンス整合回路は、2層のメタル配線(第1の線路21、第2の線路22)だけで実現することができ、また、図13のインピーダンス整合回路は、一般的な巻き線型バランと異なり、配線に対して絶縁被膜を必要としない。そのため、絶縁被膜の分だけ構造を小型化することができるとともに、絶縁被膜による磁気損失を低減することができる。
The impedance matching circuit of FIG. 13 has a DC cut function for cutting a direct current component because the input terminal pair and the output terminal pair are insulated by an
Further, the impedance matching circuit of FIG. 13 can be realized with only two layers of metal wiring (the
実施の形態5.
図16はこの発明の実施の形態5によるインピーダンス整合回路を示す構成図であり、図17は図16のインピーダンス整合回路の等価回路を示している。
この実施の形態5では、第1の線路21及び第2の線路22が2組実装されており、以下、61は第1の線路21及び第2の線路22の1組目を表し、62は第1の線路21及び第2の線路22の2組目を表すものとする。
FIG. 16 is a block diagram showing an impedance matching circuit according to
In the fifth embodiment, two sets of the
図16のインピーダンス整合回路では、1組目61の第1の線路21(インダクタ31)の始点と、2組目62の第2の線路22(インダクタ32)の始点とが第1の外部接続点であるポート(1)と接続されている。
また、1組目61の第2の線路22(インダクタ32)の始点と、2組目62の第1の線路21(インダクタ31)の始点とが第2の外部接続点であるポート(2)と接続されている。
さらに、1組目61の第1の線路21(インダクタ31)の終点と、2組目62の第1の線路21(インダクタ31)の終点とが接続され、2組目62の第2の線路22(インダクタ32)の終点が第3の外部接続点であるポート(3)と接続されている。
また、1組目61の第2の線路22(インダクタ32)の終点がグランドと接続されている。
図16のインピーダンス整合回路は、上記のように1組目61の第1の線路21及び第2の線路22と、2組目62の第1の線路21及び第2の線路22とが接続されることで、バランの機能を有している。
In the impedance matching circuit of FIG. 16, the start point of the first line 21 (inductor 31) of the
Further, the port (2) in which the start point of the second line 22 (inductor 32) of the
Further, the end point of the first line 21 (inductor 31) of the
Further, the end point of the second line 22 (inductor 32) of the
In the impedance matching circuit of FIG. 16, the
例えば、1組目61及び2組目62における第1の線路21の螺旋の直径が110μm、線路幅が10μm、巻き数が11、1組目61及び2組目62における第2の線路22の螺旋の直径が70μm、線路幅が10μm、巻き数が5、絶縁体33の誘電率が6、ポート(1)のポートインピーダンスが18Ω、ポート(2)のポートインピーダンスが18Ω、ポート(3)のポートインピーダンスが38Ωであるとして、Sパラメータ(S11、S22、S31、S32、S33)を計算すると、Sパラメータ(S11、S22、S31、S32、S33)の計算結果は図18のようになる。
図18より、11.3GHzを中心周波数として、S31,S32が約−4.6dB、S11が約−20dB、S22及びS33が約−8dBになり、バランとして正常に動作していることがわかる。
For example, the spiral diameter of the
From FIG. 18, it can be seen that the center frequency is 11.3 GHz, S31 and S32 are about −4.6 dB, S11 is about −20 dB, S22 and S33 are about −8 dB, and the balun is operating normally.
図16のインピーダンス整合回路は、バランとして正常に動作するため、インピーダンス変成を実現することができる。また、第1の線路21と第2の線路22が2重螺旋構造を形成するようにしており、1つのインダクタを形成するスペースで第1の線路21と第2の線路22を配置することができるため、小型化を図ることができる。
高周波を増幅する高周波増幅器を構成するトランジスタの前後に、図16のインピーダンス整合回路を配置することで、バランス型増幅器をMMIC上で容易に実現することができる。
また、高周波増幅器に対して、図16のインピーダンス整合回路を適用することで、高周波増幅器を小型化することができる。
Since the impedance matching circuit in FIG. 16 operates normally as a balun, impedance transformation can be realized. The
A balanced amplifier can be easily realized on the MMIC by arranging the impedance matching circuit of FIG. 16 before and after the transistor constituting the high frequency amplifier that amplifies the high frequency.
Further, by applying the impedance matching circuit of FIG. 16 to the high frequency amplifier, the high frequency amplifier can be reduced in size.
図16のインピーダンス整合回路は、入力端子対と出力端子対の間が絶縁体33によって絶縁されているため、直流成分をカットするDCカット機能を有しており、DCカット用のコンデンサを省略することが可能である。
また、図16のインピーダンス整合回路は、2層のメタル配線(第1の線路21、第2の線路22)だけで実現することができ、また、図16のインピーダンス整合回路は、一般的な巻き線型バランと異なり、配線に対して絶縁被膜を必要としない。そのため、絶縁被膜の分だけ構造を小型化することができるとともに、絶縁被膜による磁気損失を低減することができる。
The impedance matching circuit of FIG. 16 has a DC cut function for cutting a direct current component because the input terminal pair and the output terminal pair are insulated by an
Further, the impedance matching circuit in FIG. 16 can be realized by only two layers of metal wiring (
実施の形態6.
図19はこの発明の実施の形態6よるインピーダンス整合回路が適用する高周波増幅器を示す構成図であり、図20は図19の高周波増幅器の等価回路を示している。
この実施の形態6では、トランスとして動作する図4のインピーダンス整合回路が2組実装されており、2組のインピーダンス整合回路の間に増幅器70が接続されている。
図21は図20の増幅器70を単段のマイクロ波トランジスタ72で構成した場合の等価回路を示している。71は入力整合回路、73は出力整合回路である。
Embodiment 6 FIG.
FIG. 19 is a block diagram showing a high frequency amplifier to which an impedance matching circuit according to Embodiment 6 of the present invention is applied, and FIG. 20 shows an equivalent circuit of the high frequency amplifier of FIG.
In the sixth embodiment, two sets of impedance matching circuits of FIG. 4 operating as transformers are mounted, and an
FIG. 21 shows an equivalent circuit when the
一般的なマイクロ波トランジスタ72は、入力インピーダンスが50Ωより低く、出力インピーダンスが50Ωと乖離している(ドレイン電圧あるいはコレクタ電圧が高い場合には、出力インピーダンスが50Ωより高く、ドレイン電圧あるいはコレクタ電圧が低い場合には、出力インピーダンスが50Ωより低い)。
マイクロ波トランジスタ72のインピーダンスの50Ωからの乖離は、インピーダンス整合回路によるインピーダンス整合によって是正することができる。
The
The deviation of the impedance of the
トランスとして動作するインピーダンス整合回路が接続されていない場合、入力整合回路71と出力整合回路73が、インピーダンスの乖離を是正する役割を担うが、インピーダンス変成比が大きいほど、入力整合回路71と出力整合回路73の動作帯域が制限されるという問題を生じる。
そのため、入力整合回路71と出力整合回路73及びマイクロ波トランジスタ72の広帯域化を図るには、入力整合回路71と出力整合回路73のインピーダンス変成比を小さくする必要がある。
この実施の形態6では、トランスとして動作するインピーダンス整合回路を接続しており、このインピーダンス整合回路が、インピーダンスの乖離を是正する役割を担うことができるため、入力整合回路71と出力整合回路73のインピーダンス変成比を小さくすることができる。その結果、入力整合回路71と出力整合回路73及びマイクロ波トランジスタ72の広帯域化を図ることができる。
When the impedance matching circuit operating as a transformer is not connected, the
Therefore, in order to increase the bandwidth of the
In the sixth embodiment, an impedance matching circuit operating as a transformer is connected, and this impedance matching circuit can play a role of correcting the impedance divergence. Therefore, the
図22はトランスではなくバランとして動作する高周波増幅器の等価回路を示しており、2組のインピーダンス整合回路の間に2つの増幅器70が接続されている。
図23は図22の増幅器70を単段のマイクロ波トランジスタ72で構成した場合の等価回路を示している。
FIG. 22 shows an equivalent circuit of a high-frequency amplifier operating as a balun instead of a transformer, and two
FIG. 23 shows an equivalent circuit when the
一般的なマイクロ波トランジスタ72は、上述したように、インピーダンスが50Ωから乖離している。
マイクロ波トランジスタ72のインピーダンスの50Ωからの乖離は、インピーダンス整合回路によるインピーダンス整合によって是正することができる。
バランとして動作するインピーダンス整合回路が接続されていない場合、2つのマイクロ波トランジスタ72の前後に接続されている入力整合回路71と出力整合回路73が、インピーダンスの乖離を是正する役割を担うが、インピーダンス変成比が大きいほど、入力整合回路71と出力整合回路73の動作帯域が制限されるという問題を生じる。
そのため、入力整合回路71と出力整合回路73及びマイクロ波トランジスタ72の広帯域化を図るには、入力整合回路71と出力整合回路73のインピーダンス変成比を小さくする必要がある。
As described above, the
The deviation of the impedance of the
When the impedance matching circuit that operates as a balun is not connected, the
Therefore, in order to increase the bandwidth of the
この実施の形態6では、バランとして動作するインピーダンス整合回路を接続しているため、2つのマイクロ波トランジスタ72を束ねて1つとするようなバランス型増幅器が構成される。
これにより、1つ当りのトランジスタ総ゲート幅を小さくすることができるため、マイクロ波トランジスタ72のインピーダンスを2倍にすることができる。その結果、入力整合回路71と出力整合回路73及びマイクロ波トランジスタ72の広帯域化を図ることができる。
また、バランに対してインピーダンス変成機能を与えることで、入力整合回路71と出力整合回路73のインピーダンス変成比を低減することができ、入力整合回路71と出力整合回路73及びマイクロ波トランジスタ72の広帯域化を図ることができる。
この実施の形態6でも、上記実施の形態1〜5と同様の効果を奏することができる。
In the sixth embodiment, since an impedance matching circuit operating as a balun is connected, a balanced amplifier is formed in which two
Thereby, since the total gate width per transistor can be reduced, the impedance of the
Further, by providing an impedance transformation function to the balun, the impedance transformation ratio between the
In the sixth embodiment, the same effects as in the first to fifth embodiments can be obtained.
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。 In the present invention, within the scope of the invention, any combination of the embodiments, or any modification of any component in each embodiment, or omission of any component in each embodiment is possible. .
11 第1の線路、12 第2の線路、13 絶縁体、21 第1の線路、22 第2の線路、23 ビアホール、31 インダクタ、32 インダクタ、33 絶縁体、41 コンデンサ、51,52 コンデンサ、61 1組目、62 2組目、70 増幅器、71 入力整合回路、72 マイクロ波トランジスタ、73 出力整合回路。 11 First Line, 12 Second Line, 13 Insulator, 21 First Line, 22 Second Line, 23 Via Hole, 31 Inductor, 32 Inductor, 33 Insulator, 41 Capacitor, 51, 52 Capacitor, 61 1st set, 62 2nd set, 70 amplifier, 71 input matching circuit, 72 microwave transistor, 73 output matching circuit.
Claims (7)
前記絶縁膜が中心に位置するように、前記複数の配線層に亘って配線されている立体螺旋構造の第1の線路と、
前記絶縁膜が中心に位置するように、前記複数の配線層に亘って、前記第1の線路と平行に配線されている立体螺旋構造の第2の線路とから構成されていることを特徴とするインピーダンス整合回路。 In an impedance matching circuit formed in a microwave integrated circuit having a plurality of wiring layers and filled with an insulating film between the plurality of wiring layers,
A first line of a three-dimensional spiral structure wired across the plurality of wiring layers so that the insulating film is located at the center;
It is composed of a second line having a three-dimensional spiral structure that is wired in parallel with the first line over the plurality of wiring layers so that the insulating film is located at the center. Impedance matching circuit.
1組目の前記第1の線路の始点と、2組目の前記第2の線路の始点とが第1の外部接続点と接続され、
1組目の前記第2の線路の始点と、2組目の前記第1の線路の始点とが第2の外部接続点と接続され、
1組目の前記第1の線路の終点と、2組目の前記第1の線路の終点とが接続され、
2組目の前記第2の線路の終点が第3の外部接続点と接続され、
1組目の前記第2の線路の終点がグランドと接続されていることを特徴とする請求項1記載のインピーダンス整合回路。 Two sets of the first and second lines are formed,
A starting point of the first line of the first set and a starting point of the second line of the second set are connected to the first external connection point;
A start point of the second line of the first set and a start point of the first line of the second set are connected to a second external connection point;
The end point of the first line of the first set and the end point of the first line of the second set are connected,
An end point of the second line of the second set is connected to a third external connection point;
The impedance matching circuit according to claim 1, wherein an end point of the second line of the first set is connected to a ground.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014252124A JP2016116034A (en) | 2014-12-12 | 2014-12-12 | Impedance matching circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014252124A JP2016116034A (en) | 2014-12-12 | 2014-12-12 | Impedance matching circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016116034A true JP2016116034A (en) | 2016-06-23 |
Family
ID=56142293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014252124A Pending JP2016116034A (en) | 2014-12-12 | 2014-12-12 | Impedance matching circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016116034A (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6035626U (en) * | 1983-08-16 | 1985-03-12 | 株式会社 日立メデイコ | Impedance matching device for ultrasonic tomography equipment |
JPS60136363A (en) * | 1983-12-26 | 1985-07-19 | Toshiba Corp | Semiconductor device |
JPH02261209A (en) * | 1989-03-31 | 1990-10-24 | Japan Radio Co Ltd | Matching device in common use for antenna |
JPH052445U (en) * | 1991-06-25 | 1993-01-14 | 松下電工株式会社 | Impedance matcher |
JP2006054207A (en) * | 2002-08-29 | 2006-02-23 | Ajinomoto Co Inc | Inductance element, multilayer substrate incorporating inductance element, semiconductor chip and chip type inductance element |
WO2012153691A1 (en) * | 2011-05-09 | 2012-11-15 | 株式会社村田製作所 | Impedance converter circuit and communication terminal device |
-
2014
- 2014-12-12 JP JP2014252124A patent/JP2016116034A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6035626U (en) * | 1983-08-16 | 1985-03-12 | 株式会社 日立メデイコ | Impedance matching device for ultrasonic tomography equipment |
JPS60136363A (en) * | 1983-12-26 | 1985-07-19 | Toshiba Corp | Semiconductor device |
JPH02261209A (en) * | 1989-03-31 | 1990-10-24 | Japan Radio Co Ltd | Matching device in common use for antenna |
JPH052445U (en) * | 1991-06-25 | 1993-01-14 | 松下電工株式会社 | Impedance matcher |
JP2006054207A (en) * | 2002-08-29 | 2006-02-23 | Ajinomoto Co Inc | Inductance element, multilayer substrate incorporating inductance element, semiconductor chip and chip type inductance element |
WO2012153691A1 (en) * | 2011-05-09 | 2012-11-15 | 株式会社村田製作所 | Impedance converter circuit and communication terminal device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2458730B1 (en) | Radiofrequency amplifier | |
US7839232B2 (en) | Broadband transmission line transformer | |
US10003318B2 (en) | Circuit | |
KR101079015B1 (en) | Dual Band High Frequency Amplifier using Composite Right/Left Handed Transmission Line | |
JP5603893B2 (en) | High frequency semiconductor amplifier | |
CN105874706B (en) | Doherty power amplifier, communication device and system | |
JP6080584B2 (en) | Directional coupler | |
US8779826B1 (en) | Power splitter and combiner | |
JP6388747B2 (en) | Power amplifier | |
Ledezma | Doherty power amplifier with lumped non-foster impedance inverter | |
US20160064791A1 (en) | Impedance converter | |
JP6383224B2 (en) | Semiconductor amplifier | |
JP6308920B2 (en) | Broadband amplifier | |
JP2010268113A (en) | Microwave amplifier | |
JP2016116034A (en) | Impedance matching circuit | |
US9985584B2 (en) | High-frequency semiconductor amplifier | |
US7902939B2 (en) | Stripline balun | |
JP6135316B2 (en) | Harmonic suppression circuit | |
KR101537870B1 (en) | Broadband power amplification module matching circuit of High frequency | |
WO2022249380A1 (en) | Doherty amplifier | |
WO2018109926A1 (en) | Semiconductor device | |
JP2019129424A (en) | Transmission line, matching circuit and amplifier circuit | |
JP6678827B2 (en) | High frequency amplifier | |
JP2007201596A (en) | Power distribution circuit | |
Kamper et al. | Optimized Output Baluns for Current Mode Class D Power Amplifiers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171121 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180807 |