JP2016111615A - Imaging apparatus, control method, program, and recording medium - Google Patents

Imaging apparatus, control method, program, and recording medium Download PDF

Info

Publication number
JP2016111615A
JP2016111615A JP2014249195A JP2014249195A JP2016111615A JP 2016111615 A JP2016111615 A JP 2016111615A JP 2014249195 A JP2014249195 A JP 2014249195A JP 2014249195 A JP2014249195 A JP 2014249195A JP 2016111615 A JP2016111615 A JP 2016111615A
Authority
JP
Japan
Prior art keywords
signal
correction
conversion
converted
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014249195A
Other languages
Japanese (ja)
Other versions
JP2016111615A5 (en
JP6433276B2 (en
Inventor
武範 小布施
Takenori Obuse
武範 小布施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014249195A priority Critical patent/JP6433276B2/en
Publication of JP2016111615A publication Critical patent/JP2016111615A/en
Publication of JP2016111615A5 publication Critical patent/JP2016111615A5/ja
Application granted granted Critical
Publication of JP6433276B2 publication Critical patent/JP6433276B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To calculate a correction coefficient appropriate for an effective pixel even if primary shading is present in a pixel plane of an imager.SOLUTION: An imaging apparatus comprises: an effective pixel area; a dummy pixel area provided outside the effective pixel area; an A/D converter that A/D converts by comparing a pixel signal with a first lamp signal or a second lamp signal that has a gradient greater than the first lamp signal; a correction part that makes corrections to a first conversion signal obtained by A/D conversion through a comparison with the first lamp signal or a second conversion signal obtained by A/D conversion through a comparison with the second lamp signal; a calculating section that, during a period of time that a dummy pixel is read, inputs a reference signal to the A/D converter and calculates a correction value for correction on the basis of an A/D converted signal; and a control section that changes, for each frame, a period of time that a reference signal is input to the A/D converter and that causes a calculating section to calculate a correction value for each frame.SELECTED DRAWING: Figure 1

Description

本発明は、撮像装置及びその制御方法に関するものである。   The present invention relates to an imaging apparatus and a control method thereof.

近年、テレビジョンの規格は、フルハイビジョンと呼ばれる水平1920画素、垂直1080画素(以下、1920×1080のように表す)の画素数から、4K2Kと呼ばれる3840×2160画素というHDの4倍の画素数を持つものに変わってきている。また、4K2Kよりもさらに次の世代として、8K4Kもしくはスーパーハイビジョンと呼ばれる規格もあり、7680×4320画素もの画素数を持つ。画素数の増加と合わせて、フレームレートも増加の一途を辿っている。このような変化に伴い、テレビジョン映像を撮影する撮像装置においても、記録できる映像の高画素化及び高フレームレート化が要求されている。   In recent years, the standard of television is that the number of pixels of horizontal 1920 pixels and vertical 1080 pixels (hereinafter referred to as 1920 × 1080) called full high-definition is 4840 times as many as HD, 3840 × 2160 pixels called 4K2K. It has changed to something with. As a next generation after 4K2K, there is a standard called 8K4K or Super Hi-Vision, which has a pixel number of 7680 × 4320 pixels. Along with the increase in the number of pixels, the frame rate continues to increase. Along with such changes, an imaging device that captures a television image is also required to have a higher pixel count and a higher frame rate of a recordable image.

この要求を満足するためには、光を電気信号に変換する撮像素子においても、映像信号の読出し時間を高速化することが重要な課題の一つであり、特に撮像素子が有するA/D変換器の高速化が求められている。   In order to satisfy this requirement, also in an image sensor that converts light into an electrical signal, it is one of the important issues to increase the readout time of the video signal, and in particular, A / D conversion of the image sensor. The speed of the vessel is required.

特許文献1では、アナログ信号を所定の電圧と比較する比較部を備え、異なる階調精度の参照電圧を選択し、階調を減らすことなく、A/D変換にかかる時間を短縮している。また、特許文献2では、撮像素子のA/D変換時における非直線性ばらつきを補正している。具体的には、撮像素子に備えられたダミー画素に2つの基準電圧を入力し、それを複数回繰り返してA/D変換して読出すことで、ダミー画素の増加を抑えつつ、非直線性を補正する。   In Patent Document 1, a comparison unit that compares an analog signal with a predetermined voltage is provided, a reference voltage having different gradation accuracy is selected, and the time required for A / D conversion is reduced without reducing the gradation. Further, in Patent Document 2, non-linearity variation at the time of A / D conversion of the image sensor is corrected. Specifically, two reference voltages are input to a dummy pixel provided in the image pickup device, and the A / D conversion is repeated a plurality of times to read out the non-linearity while suppressing an increase in the number of dummy pixels. Correct.

特開2013−251677号公報JP 2013-251677 A 特開2012−147163号公報JP 2012-147163 A

特許文献2のようなダミー画素にA/D変換器の補正に使用する基準電圧を入力し、そのA/D変換の結果を参照して補正係数の演算を行うような撮像装置の場合、次のような問題がある。即ち、1フレームの画素内に電源電圧等の一次元に近いシェーディングなどが存在すると、補正すべき値が1フレーム内で変動してしまい、例えば、1フレームの前に補正係数を演算しても正確な補正が難しい。ダミー画素は、物理的に有効画素範囲内に配置することができず、またダミー画素信号の読出し期間を有効画素信号読出し期間に内包することもできない。そのため、従来では、1フレームの画素内に一次元に近いシェーディングなどが存在すると、有効画素信号を補正するための正しい補正係数を求めることが困難であった。   In the case of an imaging apparatus in which a reference voltage used for correction of an A / D converter is input to a dummy pixel as in Patent Document 2 and a correction coefficient is calculated with reference to the result of the A / D conversion, There is a problem like this. That is, if there is near one-dimensional shading or the like in one frame pixel, the value to be corrected fluctuates within one frame. For example, even if a correction coefficient is calculated before one frame, Accurate correction is difficult. The dummy pixel cannot be physically disposed within the effective pixel range, and the dummy pixel signal readout period cannot be included in the effective pixel signal readout period. Therefore, conventionally, when there is near one-dimensional shading in one frame pixel, it is difficult to obtain a correct correction coefficient for correcting an effective pixel signal.

本発明は上述した課題に鑑みてなされたものであり、その目的は、撮像素子の画素面内に一次元的なシェーディングがある場合でも、有効画素に対して適切な補正係数を算出できるようにすることである。   The present invention has been made in view of the above-described problems, and an object of the present invention is to calculate an appropriate correction coefficient for an effective pixel even when there is one-dimensional shading in the pixel plane of the image sensor. It is to be.

本発明に係わる撮像装置は、有効画素領域と、前記有効画素領域の外側に設けられたダミー画素領域と、前記画素の信号を、第1のランプ信号または第1のランプ信号より傾きの大きい第2のランプ信号と比較することによりA/D変換を行うA/D変換器と、前記第1のランプ信号との比較によりA/D変換した第1の変換信号または前記第2のランプ信号との比較によりA/D変換した第2の変換信号に、前記画素に入射する光量に応じて変化する前記第1の変換信号と前記第2の変換信号が連続するように補正を加える補正手段と、ダミー画素を読み出す期間に前記A/D変換器に基準信号を入力し、A/D変換した信号に基づいて、前記補正のための補正値を算出する算出手段と、前記A/D変換器に前記基準信号を入力する期間をフレームごとに変え、前記算出手段にフレームごとに前記補正値を算出させる制御手段と、を備えることを特徴とする。   The image pickup apparatus according to the present invention is configured such that the effective pixel region, the dummy pixel region provided outside the effective pixel region, and the signal of the pixel are the first ramp signal or the first ramp signal having a larger slope than the first ramp signal. An A / D converter that performs A / D conversion by comparing with the second ramp signal, and the first converted signal or the second ramp signal that has been A / D converted by comparing with the first ramp signal. Correction means for correcting the second conversion signal obtained by A / D conversion by comparing the first conversion signal and the second conversion signal, which change according to the amount of light incident on the pixel, in succession. A calculation means for inputting a reference signal to the A / D converter during a dummy pixel reading period and calculating a correction value for the correction based on the A / D converted signal; and the A / D converter The period during which the reference signal is input to Varied from frame, characterized in that it comprises a control means for calculating said correction value for each frame to the calculation means.

本発明によれば、撮像素子の画素面内に一次元的なシェーディングがある場合でも、有効画素信号に対して適切な補正係数を算出することが可能となる。   According to the present invention, it is possible to calculate an appropriate correction coefficient for an effective pixel signal even when there is one-dimensional shading in the pixel plane of the image sensor.

本発明の第1の実施形態に係る撮像装置の構成を示すブロック図。1 is a block diagram showing a configuration of an imaging apparatus according to a first embodiment of the present invention. 第1の実施形態の撮像素子における比較部の構成及び動作タイミングを示す図。FIG. 3 is a diagram illustrating a configuration and operation timing of a comparison unit in the image sensor of the first embodiment. 複数スロープによるA/D変換の動作を示す図。The figure which shows the operation | movement of A / D conversion by multiple slopes. 複数スロープによるA/D変換結果の補正に関する図。The figure regarding correction | amendment of the A / D conversion result by multiple slopes. 撮像素子の画素部を示す図。FIG. 3 is a diagram illustrating a pixel portion of an imaging element. ダミー画素のA/D変換の動作を示す図。The figure which shows the operation | movement of A / D conversion of a dummy pixel. ダミー画素のA/D変換の動作を示す図。The figure which shows the operation | movement of A / D conversion of a dummy pixel. 複数スロープによるA/D変換結果の補正に関する図。The figure regarding correction | amendment of the A / D conversion result by multiple slopes. 1フレーム内でオフセット性のシェーディングが発生する様子を示す図。The figure which shows a mode that the shading of offset property generate | occur | produces within 1 frame. 補正値取得のタイミングを示す図。The figure which shows the timing of correction value acquisition. 複数スロープによるA/D変換結果の補正動作を示すフローチャート。The flowchart which shows the correction | amendment operation | movement of the A / D conversion result by multiple slopes. 補正値取得のタイミングを示す図。The figure which shows the timing of correction value acquisition. 補正値取得のタイミングを示す図。The figure which shows the timing of correction value acquisition.

以下、本発明の実施形態について、添付図面を参照して詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

(第1の実施形態)
図1は、本発明の第1の実施形態に係る撮像装置の構成を示すブロック図である。図1において、撮像素子1は、並列型A/D変換器(並列型ADC)を実装したCMOS型のイメージセンサである。画像処理LSI2は、撮像素子1が出力する画像データに対し、ホワイトバランス処理や、ガンマ処理などの現像処理を行い、処理した画像データを記録媒体に記録する。また、画像処理LSI2はCPUを内蔵しており、このCPUにより、撮像装置の動作モードに応じて撮像素子と通信(例えばシリアル通信)し、撮像素子1の制御を行う。
(First embodiment)
FIG. 1 is a block diagram showing a configuration of an imaging apparatus according to the first embodiment of the present invention. In FIG. 1, an image sensor 1 is a CMOS type image sensor on which a parallel A / D converter (parallel ADC) is mounted. The image processing LSI 2 performs development processing such as white balance processing and gamma processing on the image data output from the image sensor 1, and records the processed image data on a recording medium. The image processing LSI 2 has a built-in CPU. The CPU communicates with the image sensor (for example, serial communication) according to the operation mode of the image capturing apparatus, and controls the image sensor 1.

撮像素子1は、画素部110、垂直走査回路120、列AMP130、ランプ回路140、列A/D変換器(列ADC)150、水平転送回路160、信号処理回路170、外部出力回路180、コントローラ回路300を備える。   The image sensor 1 includes a pixel unit 110, a vertical scanning circuit 120, a column AMP 130, a ramp circuit 140, a column A / D converter (column ADC) 150, a horizontal transfer circuit 160, a signal processing circuit 170, an external output circuit 180, and a controller circuit. 300.

コントローラ回路300は画像処理LSI2とのI/F部であり、シリアル通信などを用いて画像処理LSI2のCPUとの通信を行い、撮像素子1全体を制御する。画素部110には、入射光量に応じて光電変換し、蓄積した電荷を電圧として出力する光電変換素子(フォトダイオード)が行列状に複数配置されている。光電変換素子の各々の表面には、カラーフィルタとマイクロレンズが実装されている。このカラーフィルタとして、R(赤),G(緑),B(青)の3色の原色カラーフィルタを用いることで、いわゆるRGB原色のベイヤー配列の周期構造をとっている。   The controller circuit 300 is an I / F unit with the image processing LSI 2 and communicates with the CPU of the image processing LSI 2 using serial communication or the like to control the entire image sensor 1. In the pixel portion 110, a plurality of photoelectric conversion elements (photodiodes) that perform photoelectric conversion according to the amount of incident light and output the accumulated charges as voltages are arranged in a matrix. A color filter and a microlens are mounted on the surface of each photoelectric conversion element. By using three primary color filters of R (red), G (green), and B (blue) as the color filter, a so-called RGB primary color Bayer array periodic structure is adopted.

タイミング制御部100は、撮像素子1の各ブロックに動作クロック(CLK)やタイミング信号を供給し、その動作を制御する。垂直走査回路120は、画素部110に2次元に配置された光電変換素子が蓄積した画素信号を、1フレーム中に順次読み出すためのタイミング制御を行う。一般的に、映像信号は1フレーム中に上部の行から下部の行にかけて、行単位で順次読み出される。   The timing control unit 100 supplies an operation clock (CLK) and a timing signal to each block of the image sensor 1 and controls its operation. The vertical scanning circuit 120 performs timing control for sequentially reading out pixel signals accumulated in the two-dimensional photoelectric conversion elements in the pixel unit 110 in one frame. In general, video signals are sequentially read in units of rows from the upper row to the lower row in one frame.

列アンプ130は、画素部110から読みだされた画素信号を電気的に増幅するために用いられる。列アンプ130で画素信号の信号レベルを増幅することにより、ランプ回路140や列ADC150から出るノイズレベルに対する画素信号の信号レベルを相対的に大きくし、等価的にSNを改善する。ただし、画素部110から出るノイズに対し、ランプ回路140や列ADC150が出すノイズが十分小さい回路構造においては、列アンプ130は必ずしも必須ではない。   The column amplifier 130 is used to electrically amplify the pixel signal read from the pixel unit 110. By amplifying the signal level of the pixel signal by the column amplifier 130, the signal level of the pixel signal with respect to the noise level output from the ramp circuit 140 or the column ADC 150 is relatively increased, and SN is equivalently improved. However, the column amplifier 130 is not necessarily required in a circuit structure in which the noise generated by the ramp circuit 140 and the column ADC 150 is sufficiently small with respect to the noise generated from the pixel unit 110.

定電圧入力回路400は、列アンプ130に入力される前の段階で、画素部110から画素信号が出力される信号出力線に所定の定電圧を与える。本実施形態では定電圧入力回路と記載するが、ある一定電圧で信号をクリップするようなクリップ回路などに応用できる回路でも良い。ランプ回路140は、時間方向に一定のスロープ(傾き)を持つランプ形状電圧信号(ランプ信号)を発生する信号発生器である。   The constant voltage input circuit 400 applies a predetermined constant voltage to a signal output line from which the pixel signal is output from the pixel unit 110 before being input to the column amplifier 130. Although described as a constant voltage input circuit in this embodiment, a circuit applicable to a clipping circuit that clips a signal with a certain voltage may be used. The ramp circuit 140 is a signal generator that generates a ramp-shaped voltage signal (ramp signal) having a constant slope (slope) in the time direction.

列ADC150は、デュアルスロープ型のA/D変換器である。なお、詳細な動作は後述する。AD変換された1行分の画像データは、端の画素から水平転送回路160により順次読み出される。   The column ADC 150 is a dual slope type A / D converter. Detailed operation will be described later. The AD-converted image data for one row is sequentially read out from the end pixels by the horizontal transfer circuit 160.

水平転送回路160の出力は信号処理回路170に入力される。信号処理回路170はデジタル的に信号処理を行う回路であり、デジタル処理で一定量のオフセット値を加えるほかに、シフト演算や乗算を行うことで、簡易にゲイン演算を行うことができる。また、画素部110に、意図的に遮光した画素領域を設け、その出力を利用したデジタルの黒レベルクランプ動作を行っても良い。   The output of the horizontal transfer circuit 160 is input to the signal processing circuit 170. The signal processing circuit 170 is a circuit that performs digital signal processing, and in addition to adding a fixed amount of offset value by digital processing, gain calculation can be easily performed by performing shift calculation or multiplication. Further, a pixel area that is intentionally shielded from light may be provided in the pixel unit 110, and a digital black level clamping operation using the output may be performed.

信号処理回路170の出力は、外部出力回路180に渡される。外部出力回路180はシリアライザー機能を有し、信号処理回路170から出力される多ビットのパラレル信号をシリアル信号に変換する。また、このシリアル信号を、例えばLVDS信号等に変換し、外部デバイス(この場合、画像処理LSI2)に対し画像情報として出力する。 次に、本実施形態における撮像素子1の列ADC150を用いたA/D変換について、図2(a)を用いて説明する。   The output of the signal processing circuit 170 is passed to the external output circuit 180. The external output circuit 180 has a serializer function, and converts the multi-bit parallel signal output from the signal processing circuit 170 into a serial signal. In addition, the serial signal is converted into, for example, an LVDS signal and output as image information to an external device (in this case, the image processing LSI 2). Next, A / D conversion using the column ADC 150 of the image sensor 1 in the present embodiment will be described with reference to FIG.

列ADC150は、内部に比較部151とカウンタ・ラッチ回路152を有している。比較部151は、列アンプ130により増幅された画素信号VAMPと、ランプ回路140から出力されるランプ信号VRAMPとを比較し、比較結果を出力する。カウンタ・ラッチ回路152は、カウントをリセットしてから、比較部151の出力が反転するまでの期間、すなわち、画素信号の信号レベルとランプ信号の信号レベルが一致するまでカウント動作を行い、信号レベルが一致したときのカウント値を保持する。この動作により、列アンプ130からの読み出し信号レベルに比例したカウント値を得られるため、このカウント値がA/D変換結果となり、デジタルデータ(変換信号)として出力される。   The column ADC 150 includes a comparison unit 151 and a counter / latch circuit 152 therein. The comparison unit 151 compares the pixel signal VAMP amplified by the column amplifier 130 with the ramp signal VRAMP output from the ramp circuit 140, and outputs a comparison result. The counter / latch circuit 152 performs a count operation until the output of the comparison unit 151 is inverted after the count is reset, that is, until the signal level of the pixel signal matches the signal level of the ramp signal. Holds the count value when matches. By this operation, a count value proportional to the read signal level from the column amplifier 130 can be obtained, so this count value becomes an A / D conversion result and is output as digital data (conversion signal).

図2(b)は、ランプ回路140から出力されるランプ信号VRAMPのスロープ(傾き)を変えたときの様子を示した図である。スロープを変えることで、比較部の出力が反転するタイミングが変化し、カウント時間が変わることで、A/D変換されたデジタル信号のゲインを変えることができる。   FIG. 2B is a diagram showing a state where the slope (slope) of the ramp signal VRAMP output from the ramp circuit 140 is changed. By changing the slope, the timing at which the output of the comparison unit is inverted is changed, and by changing the count time, the gain of the A / D converted digital signal can be changed.

図3は、横軸を時間としたときの列ADC150の動作タイミング図である。この図を用いて、列アンプ130の出力信号のレベルに応じて、ランプ信号VRAMPのスロープを変える動作について説明する。   FIG. 3 is an operation timing chart of the column ADC 150 when the horizontal axis is time. The operation of changing the slope of the ramp signal VRAMP in accordance with the level of the output signal of the column amplifier 130 will be described with reference to FIG.

一般的に、単位画素から出力される画素信号のA/D変換においては、まずN信号(ノイズ信号)の読出し及びA/D変換を行い、そのあとにS信号(ノイズ信号+光信号)の読出し及びA/D変換を行う。この2つの信号について、信号処理回路170でS信号−N信号の演算を行い、ノイズ成分を打ち消すことで、S/Nの良い信号を取得することができる。   In general, in A / D conversion of a pixel signal output from a unit pixel, first, N signal (noise signal) is read and A / D converted, and then S signal (noise signal + light signal) is converted. Read and A / D conversion. With respect to these two signals, the signal processing circuit 170 calculates the S signal-N signal and cancels the noise component, whereby a signal having a good S / N can be acquired.

まず、N信号のA/D変換期間において、第1のランプ信号でN信号のカウント動作を行う。N信号はS信号よりも小さいため、傾きの小さい第1のランプ信号を用いてカウント動作を行う。   First, in the A / D conversion period of the N signal, the N signal is counted with the first ramp signal. Since the N signal is smaller than the S signal, the count operation is performed using the first ramp signal having a small slope.

次に、画素部110に蓄積された電荷に応じたS信号を読出し、点線で示す列アンプ130の出力がS信号のレベルになった後、ランプ回路140はレベル判定期間にある一定レベルのランプ信号を比較部151に出力し、S信号のレベルと比較する。カウンタ・ラッチ回路152はその結果を受け、S信号がその一定レベル(S信号判定レベル)よりも大きいか小さいかを判断する。S信号が一定のレベルよりも小さい場合は、N信号と同じ第1のランプ信号でA/D変換を行い、デジタル信号を得る。S信号が一定のレベルよりも大きい場合は、第1のランプ信号よりもスロープがα倍である第2のランプ信号を使用して、S信号のA/D変換を行い、デジタル信号を得る。このように、信号レベルの大きさによりランプ信号のスロープを変えることにより、A/D変換時のカウンタのカウント時間が最適化されて短くなり、結果として撮像素子からの信号読み出し時間を短縮することができる。これがデュアルスロープ型のA/D変換器の利点である。   Next, the S signal corresponding to the electric charge accumulated in the pixel unit 110 is read out, and after the output of the column amplifier 130 indicated by the dotted line becomes the level of the S signal, the ramp circuit 140 has a constant level lamp in the level determination period. The signal is output to the comparison unit 151 and compared with the level of the S signal. The counter / latch circuit 152 receives the result and determines whether the S signal is larger or smaller than the certain level (S signal determination level). When the S signal is smaller than a certain level, A / D conversion is performed with the same first ramp signal as the N signal to obtain a digital signal. When the S signal is larger than a certain level, the second ramp signal whose slope is α times that of the first ramp signal is used to perform A / D conversion of the S signal to obtain a digital signal. Thus, by changing the slope of the ramp signal according to the magnitude of the signal level, the count time of the counter at the time of A / D conversion is optimized and shortened, and as a result, the signal readout time from the image sensor is shortened. Can do. This is an advantage of the dual slope type A / D converter.

図4は、画素部110への入射光量(すなわち列アンプ130の出力信号レベル)に対するA/D変換後のデジタル値を示している。図4の横軸が画素部110への入射光量(列アンプ130の出力信号レベル)、縦軸がA/D変換後のデジタル値である。図4の実線は、比較部151及びカウンタ・ラッチ回路152でA/D変換され、水平転送回路160を経て、信号処理回路170に入力されるデジタル値を表している。S信号判定レベルよりも小さい信号は第1のランプ信号を用いてA/D変換され、S信号判定レベルよりも大きい信号は第2のランプ信号を用いてA/D変換されている。そのため、その前後で光量に対するA/D変換値の整合が取れていないことになる。   FIG. 4 shows a digital value after A / D conversion with respect to the amount of light incident on the pixel unit 110 (that is, the output signal level of the column amplifier 130). The horizontal axis in FIG. 4 is the amount of light incident on the pixel unit 110 (the output signal level of the column amplifier 130), and the vertical axis is the digital value after A / D conversion. The solid line in FIG. 4 represents a digital value that is A / D converted by the comparison unit 151 and the counter / latch circuit 152 and input to the signal processing circuit 170 via the horizontal transfer circuit 160. A signal smaller than the S signal determination level is A / D converted using the first ramp signal, and a signal larger than the S signal determination level is A / D converted using the second ramp signal. Therefore, the A / D conversion value is not matched with the light quantity before and after that.

そこで、例えば信号処理回路170において、S信号判定レベルよりも大きい信号に対しては、第1のランプ信号と第2のランプ信号の傾きの比αを乗算し、さらにオフセットβを加算する。これにより、入射光量とA/D変換値の関係がS信号判定レベルの前後で一次的に連続するように補正される。この補正が行われない状態で、有効画素の映像を出力すると、S信号判定レベル前後の輝度で段差がある違和感のある映像となってしまう。上記のようにデュアルスロープ型のA/D変換器では、撮像素子からの信号読み出し時間を短縮できる利点があるが、一方でこのような補正を行うことが必要となる。この補正値は、撮像素子の温度、撮像素子の駆動タイミングもしくは駆動設定(列アンプ130のゲイン、電源設定などの動作状態)によって変化が生じるため、定期的な補正値の取得が必要である。   Therefore, for example, in the signal processing circuit 170, a signal larger than the S signal determination level is multiplied by a slope ratio α of the first ramp signal and the second ramp signal, and an offset β is added. Thereby, the relationship between the incident light quantity and the A / D conversion value is corrected so as to be primarily continuous before and after the S signal determination level. If an image of an effective pixel is output in a state where this correction is not performed, an image with a sense of incongruity with a difference in brightness before and after the S signal determination level is obtained. As described above, the dual slope type A / D converter has the advantage of shortening the signal readout time from the image sensor, but it is necessary to perform such correction. Since this correction value varies depending on the temperature of the image sensor, the drive timing of the image sensor, or the drive setting (operation state such as the gain of the column amplifier 130, power supply setting, etc.), it is necessary to periodically acquire the correction value.

次に、上記した補正値である傾きの比αと加算するオフセット量βを算出する例について説明する。この補正値を算出する動作を、以降、補正値取得動作と記載する。   Next, an example of calculating the slope ratio α as the correction value and the offset amount β to be added will be described. The operation for calculating the correction value is hereinafter referred to as a correction value acquisition operation.

図5は、画素部110の画素構成を示した図である。図5に示すように、最も上部にダミー画素領域(補正値算出領域)を配置し、次にオプティカルブラック領域、実際の映像信号を読み出すための有効画素領域の順で配置されている。本実施形態では、有効画素領域の外側に配置されたダミー画素領域を、傾きの比αとオフセット量βからなる補正値を算出するために使用する。   FIG. 5 is a diagram illustrating a pixel configuration of the pixel unit 110. As shown in FIG. 5, a dummy pixel area (correction value calculation area) is arranged at the top, followed by an optical black area and an effective pixel area for reading an actual video signal. In the present embodiment, the dummy pixel region arranged outside the effective pixel region is used for calculating a correction value composed of the inclination ratio α and the offset amount β.

ダミー画素は、フォトダイオードを持たず、図1に示した列アンプ130の入力である列信号線に接続されている。ダミー画素の信号を読み出す時間に、定電圧入力回路400から固定電圧(基準信号)を入力し、列アンプ130から比較部151に入力される電圧をある固定電圧(本実施形態では、V1,V2、V2>V1)になるように制御する。   The dummy pixel does not have a photodiode and is connected to a column signal line which is an input of the column amplifier 130 shown in FIG. A fixed voltage (reference signal) is input from the constant voltage input circuit 400 during the time of reading the signal of the dummy pixel, and the voltage input from the column amplifier 130 to the comparison unit 151 is a fixed voltage (in this embodiment, V1 and V2). , V2> V1).

図6A、図6Bにダミー画素出力信号のA/D変換の流れを示す。図6A(a)では、固定電圧V1をA/D変換する。図3とは異なり、N信号のA/D変換期間は設ける必要がない。図6A(a)では、レベル判定期間のランプ信号VRAMPのレベルを最大値まで上げて、常に固定電圧V1がS信号判定レベルを下回るようにして、常に傾きの小さい第1のランプ信号VRAMPを用いて固定電圧V1のA/D変換を行うようにする。A/D変換した結果をV1Lとする。   6A and 6B show the flow of A / D conversion of the dummy pixel output signal. In FIG. 6A (a), the fixed voltage V1 is A / D converted. Unlike FIG. 3, it is not necessary to provide an A / D conversion period for the N signal. In FIG. 6A (a), the level of the ramp signal VRAMP in the level determination period is increased to the maximum value so that the fixed voltage V1 is always lower than the S signal determination level, and the first ramp signal VRAMP always having a small slope is used. Thus, A / D conversion of the fixed voltage V1 is performed. The result of A / D conversion is V1L.

続いて図6A(b)では、レベル判定期間のランプ信号VRAMPを最小値とし、常に固定電圧V1がS信号判定レベルを上回るようにして、常に傾きの大きい第2のランプ信号VRAMPを用いて固定電圧V1のA/D変換を行うようにする。A/D変換した結果をV1Hとする。図6B(c)、図6B(d)では、固定電圧をV1よりも大きいV2に変え、図6A(a)、図6A(b)と同様にA/D変換を行う。この結果はV2L、V2Hとする。   Subsequently, in FIG. 6A (b), the ramp signal VRAMP in the level determination period is set to the minimum value, and the fixed voltage V1 is always higher than the S signal determination level, and is always fixed using the second ramp signal VRAMP having a large slope. A / D conversion of the voltage V1 is performed. The result of A / D conversion is V1H. 6B (c) and 6B (d), the fixed voltage is changed to V2 larger than V1, and A / D conversion is performed in the same manner as in FIGS. 6A (a) and 6A (b). The results are V2L and V2H.

これらの固定電圧V1とV2に対するA/D変換後のデジタル値は、横軸に入射光量(列アンプ130の出力信号レベル)、縦軸にA/D変換値をとると、図7のように表わされる。図7は、S信号判定レベルよりも小さい部分を拡大したものである。固定電圧V1,V2に対する第1のランプ信号と第2のランプ信号によるA/D変換値を縦軸にとると図7の様になる。   The digital values after A / D conversion for these fixed voltages V1 and V2 are as shown in FIG. 7, where the horizontal axis represents the incident light quantity (output signal level of the column amplifier 130) and the vertical axis represents the A / D conversion value. Represented. FIG. 7 is an enlarged view of a portion smaller than the S signal determination level. FIG. 7 shows the A / D conversion values of the first ramp signal and the second ramp signal with respect to the fixed voltages V1 and V2 on the vertical axis.

図7に示す4点(V1L,V2L,V1H,V2H)の座標から傾きの比αと、オフセット量βを求めることができる。例えば、傾きの比αは、次の式で求められる。   The slope ratio α and the offset amount β can be obtained from the coordinates of the four points (V1L, V2L, V1H, V2H) shown in FIG. For example, the slope ratio α can be obtained by the following equation.

α=(V2L−V1L)/(V2H−V1H)
傾きの比αを求めた上で、2本の直線がS信号判定レベルで交わるように、オフセット量βを決めることができる。以降、これら傾きの比αとオフセットの補正値βを、単に補正値と記載する。上記の算出は、撮像素子内部で行っても良いし、画像処理LSIで行っても良い。
α = (V2L−V1L) / (V2H−V1H)
After obtaining the slope ratio α, the offset amount β can be determined so that the two straight lines intersect at the S signal determination level. Hereinafter, the inclination ratio α and the offset correction value β are simply referred to as correction values. The above calculation may be performed inside the image sensor or may be performed by an image processing LSI.

ここで、上記の異なるスロープを持つ2つのランプ信号によるA/D変換の補正を行う必要がある撮像素子で上記の補正値を算出する場合に、1フレームの画素内に一次元に近いシェーディングなどが存在する場合の対処方法について説明する。具体的には、撮像素子の消費電力が、垂直同期信号VD内で変化する場合、1フレーム内で電源電圧の変動によるオフセット性のシェーディングが発生することがある。   Here, when the above correction value is calculated by an image sensor that needs to perform A / D conversion correction using the two ramp signals having different slopes described above, shading that is nearly one-dimensional within one frame pixel, etc. A coping method when there is an error will be described. Specifically, when the power consumption of the image sensor changes within the vertical synchronization signal VD, offset shading due to fluctuations in the power supply voltage may occur within one frame.

図8は、垂直同期信号VDの1垂直同期期間(1VD)内に画素信号読出し期間および消費電力削減を行う省電期間がある撮像素子の動作遷移を表している。図8の横軸は時間軸であり、垂直同期信号VDを出力するタイミングを示している。画素信号読出し期間は、撮像素子内のほぼすべての回路が動作している状態なので、消費電力が高く、電源電圧が低くなりやすい。画素信号の読出しが終了したら、読出しに係る回路の電源を落とし、消費電力を削減する。画素信号読出し期間の消費電力が大きい場合、省電期間との切り替わりで電源電圧が変動しやすい。   FIG. 8 shows an operation transition of the image sensor in which the pixel signal reading period and the power saving period for reducing power consumption are within one vertical synchronization period (1VD) of the vertical synchronization signal VD. The horizontal axis in FIG. 8 is the time axis and indicates the timing at which the vertical synchronization signal VD is output. In the pixel signal readout period, since almost all circuits in the image sensor are operating, power consumption is high and the power supply voltage tends to be low. When the reading of the pixel signal is completed, the power of the circuit related to the reading is turned off to reduce power consumption. When the power consumption in the pixel signal readout period is large, the power supply voltage is likely to fluctuate due to switching to the power saving period.

電源電圧が変動すると、画素読出し回路がその影響を受け、撮像素子から出力される映像にオフセット性のシェーディングが発生することがある。そのため、画素信号の読出しの始め(映像における画面上部)と終わり(映像における画面下部)で上述した複数のランプ信号のA/D変換に係る補正値、特にオフセット量βの補正係数が変化してしまう。   When the power supply voltage fluctuates, the pixel readout circuit is affected, and offset shading may occur in the video output from the image sensor. Therefore, the correction values for the A / D conversion of the plurality of ramp signals described above, particularly the correction coefficient for the offset amount β, change at the beginning (upper screen of the video) and the end (lower screen of the video) of the pixel signal. End up.

そこで本実施形態では、撮像素子の読出し方法を図9のように変更する。図9では、横軸は時間であり、垂直同期信号VDを出力するタイミングを示している。また、縦軸は垂直方向の読出しラインであり、それぞれのラインの画素信号を読出すタイミングを示している。   Therefore, in this embodiment, the reading method of the image sensor is changed as shown in FIG. In FIG. 9, the horizontal axis represents time, and shows the timing of outputting the vertical synchronization signal VD. The vertical axis is a vertical readout line and indicates the timing of reading out the pixel signal of each line.

奇数フレーム(N=2n−1:nは自然数)では、ダミー画素信号読出し及び補正値を算出する補正値取得動作を有効画素信号読出し期間より先に実行し、取得した補正値を出力する。偶数フレーム(N=2n:nは自然数)では、補正値取得動作を有効画素読出し期間より後に実行し、取得した補正値を出力する。奇数フレームと偶数フレームについてそれぞれ算出した補正値を平均して、次フレームから有効画素信号の補正に適用する。   In an odd frame (N = 2n-1: n is a natural number), a dummy pixel signal readout and a correction value acquisition operation for calculating a correction value are executed before the effective pixel signal readout period, and the acquired correction value is output. In an even frame (N = 2n: n is a natural number), the correction value acquisition operation is executed after the effective pixel readout period, and the acquired correction value is output. The correction values calculated for the odd and even frames are averaged and applied to the correction of the effective pixel signal from the next frame.

このようなダミー画素信号を用いた補正値の算出及び算出した補正値を用いた補正動作を図10のフローチャートを用いて説明する。ここで、β_*は*番目のフレームで求めた補正値βを表す。   The calculation of the correction value using such a dummy pixel signal and the correction operation using the calculated correction value will be described with reference to the flowchart of FIG. Here, β_ * represents the correction value β obtained in the * th frame.

ステップS1で、撮像素子から映像信号の出力を開始する。フレーム数をNとして、N=1とする。ステップS2では、そのフレーム数Nが奇数番目のフレームであるのか偶数番目のフレームであるのかを判定する。奇数フレームであれば、ステップS3で有効画素信号読出し前に補正値取得期間を設定し、その期間で補正値を取得する。   In step S1, output of a video signal from the image sensor is started. Let N = 1 for the number of frames. In step S2, it is determined whether the frame number N is an odd-numbered frame or an even-numbered frame. If it is an odd frame, a correction value acquisition period is set before reading out the effective pixel signal in step S3, and the correction value is acquired in that period.

ステップS4でフレーム数N(=2n−1)が1番目である場合(n=1)、そのフレームで求めた補正値を次フレームの有効画素信号の補正に適用する(ステップS5)。ステップS4でフレーム数Nが1番目ではない奇数番目である場合、ステップS6で、そのフレームで求めた補正値β_2n−1と、直前の偶数フレームで求めた補正値β_2n−2の平均値を算出する。そして、算出した平均値を次フレームの補正値として適用する。   When the number of frames N (= 2n−1) is the first in step S4 (n = 1), the correction value obtained in that frame is applied to the correction of the effective pixel signal of the next frame (step S5). When the frame number N is an odd number other than the first in step S4, an average value of the correction value β_2n-1 obtained in that frame and the correction value β_2n-2 obtained in the immediately previous even frame is calculated in step S6. To do. Then, the calculated average value is applied as a correction value for the next frame.

ステップS2で、偶数フレームであれば、奇数フレームと同様に、ステップS7、ステップS8で補正値β_2nを求め、直前の奇数フレームで求めた補正値β_2n−1との平均値を算出する。そして、算出した平均値を次フレームの補正値として適用する。ステップS9では、映像信号出力の終了であるか否かを判断し、終了であればこのフローを終了し、終了でなければ、ステップS10でN=N+1としてステップS2に戻る。   In step S2, if it is an even frame, the correction value β_2n is obtained in steps S7 and S8 in the same manner as in the odd frame, and the average value of the correction value β_2n-1 obtained in the immediately preceding odd frame is calculated. Then, the calculated average value is applied as a correction value for the next frame. In step S9, it is determined whether or not the video signal output is finished. If it is finished, this flow is finished. If not finished, N = N + 1 is set in step S10 and the process returns to step S2.

以上説明したような手法により、異なるスロープを持つ複数のランプ信号によるA/D変換の補正を行う必要がある撮像素子で、映像に一次元的なシェーディングがある場合でも、その有効映像期間に適する補正値を演算して求めることができる。   An image sensor that needs to perform A / D conversion correction using a plurality of ramp signals having different slopes by the method described above, and is suitable for the effective video period even when the image has one-dimensional shading. The correction value can be calculated and obtained.

なお、本実施形態では2つのスロープを持つランプ信号について記載したが、これは複数のスロープについても同様の扱いができるため、スロープの数は2つに限定されるものではない。また、補正値の取得方法や演算方法などは本実施形態の手法に限定されるものではない。また、奇数フレームと偶数フレームで求めた補正値を平均化しているが、加重平均することや、時定数を持って算出するなど、計算方法は本実施形態の方法に限定されるものではない。奇数フレームと偶数フレームで、補正値取得動作を行う順番を入れ替えることもできる。   In this embodiment, the ramp signal having two slopes is described. However, since the same treatment can be performed for a plurality of slopes, the number of slopes is not limited to two. Further, the correction value acquisition method and calculation method are not limited to the method of the present embodiment. Further, although the correction values obtained in the odd frames and the even frames are averaged, the calculation method is not limited to the method of the present embodiment, such as weighted averaging or calculation with a time constant. The order in which correction value acquisition operations are performed can be switched between odd-numbered frames and even-numbered frames.

(第2の実施形態)
第1の実施形態では、ダミー画素信号の読出し期間を最小限に抑えるため、1VD(1垂直同期期間)にダミー画素信号を1回のみ読み出す構成について説明した。これに限らず、1VDにダミー画素信号の読出しを複数回行い、ダミー画素読出し期間毎に補正値を取得するようにしても良い。
(Second Embodiment)
In the first embodiment, the configuration in which the dummy pixel signal is read only once in 1 VD (one vertical synchronization period) has been described in order to minimize the reading period of the dummy pixel signal. However, the present invention is not limited to this, and the dummy pixel signal may be read a plurality of times in 1 VD, and the correction value may be acquired for each dummy pixel reading period.

本実施形態では、撮像素子の読出し方法を図11のように変更する。図11では、横軸が時間軸であり、垂直同期信号VDを出力するタイミングを示している。また、縦軸は垂直方向の読出しラインであり、それぞれのラインの画素信号を読出すタイミングを示している。   In the present embodiment, the reading method of the image sensor is changed as shown in FIG. In FIG. 11, the horizontal axis is the time axis, and shows the timing of outputting the vertical synchronization signal VD. The vertical axis is a vertical readout line and indicates the timing of reading out the pixel signal of each line.

本実施形態では、各フレームで、ダミー画素信号の読出し及び補正値を算出する補正値取得動作を有効画素信号読出し期間の前後で行い、補正値を取得する。有効画素信号読出し期間の前後で取得した補正値を平均して、次フレームの有効画素信号の補正に適用する。   In this embodiment, in each frame, the correction value acquisition operation for reading the dummy pixel signal and calculating the correction value is performed before and after the effective pixel signal reading period to acquire the correction value. The correction values acquired before and after the effective pixel signal readout period are averaged and applied to the correction of the effective pixel signal of the next frame.

このような補正値の算出動作であれば、1フレーム内で補正値の演算を完結することができるが、1フレーム(1VD)にダミー画素信号を2回以上読み出す期間があるため、第1の実施形態に比べ、撮像素子の駆動時間が長くなる。また、1フレーム内で複数回の補正値算出を行うことから、撮像素子及び画像処理LSIの回路規模が大きくなる。一方、各フレームで有効画素を読み出すタイミングが変わらないため、有効画素に係るシェーディングの影響がフレームごとに変わらないという長所がある。   With such a correction value calculation operation, the calculation of the correction value can be completed within one frame. However, since there is a period in which the dummy pixel signal is read out twice or more in one frame (1VD), Compared with the embodiment, the drive time of the image sensor becomes longer. In addition, since the correction value is calculated a plurality of times within one frame, the circuit scale of the image sensor and the image processing LSI increases. On the other hand, since the timing for reading out the effective pixels does not change in each frame, there is an advantage that the influence of shading on the effective pixels does not change from frame to frame.

(第3の実施形態)
第2の実施形態で、回路規模の増大を防ぐために、1フレーム(1VD)に補正値の取得動作は1回のみとし、ダミー画素信号の読出しを2回行う手法でも良い。
(Third embodiment)
In the second embodiment, in order to prevent an increase in circuit scale, a correction value acquisition operation may be performed only once per frame (1VD), and a dummy pixel signal may be read twice.

本実施形態では、撮像素子の読出し方法を図12のように変更する。図12では、横軸時間軸であり、垂直同期信号VDを出力するタイミングを示している。また、縦軸は垂直方向の読出しラインであり、それぞれのラインの画素信号を読出すタイミングを示している。   In the present embodiment, the reading method of the image sensor is changed as shown in FIG. FIG. 12 shows the timing of outputting the vertical synchronization signal VD on the horizontal axis. The vertical axis is a vertical readout line and indicates the timing of reading out the pixel signal of each line.

本実施形態では、各フレームで、ダミー画素信号の読出しを有効画素信号読出し期間の前後で行うが、補正値の取得動作を各フレームで1回のみとし、奇数フレームと偶数フレームで補正値の取得動作を伴うダミー画素信号の読出し期間を変更する。奇数フレーム(N=2n−1:nは自然数)では、補正値取得動作を有効画素信号読出し期間より先のダミー画素信号読出し期間に行い、補正値を出力する。偶数フレーム(N=2n:nは自然数)では、補正値の取得動作を有効画素信号読出し期間より後のダミー画素信号読出し期間に行い、補正値を出力する。実際に撮像素子にセットする補正値は、上記の奇数フレームと偶数フレームのそれぞれについて算出した補正値を平均して、次フレームから撮像素子に適用する。   In this embodiment, dummy pixel signals are read out before and after the effective pixel signal reading period in each frame, but correction value acquisition is performed only once in each frame, and correction values are acquired in odd frames and even frames. The readout period of the dummy pixel signal accompanying the operation is changed. In an odd frame (N = 2n-1: n is a natural number), the correction value acquisition operation is performed in the dummy pixel signal reading period earlier than the effective pixel signal reading period, and the correction value is output. In an even frame (N = 2n: n is a natural number), the correction value acquisition operation is performed in the dummy pixel signal readout period after the effective pixel signal readout period, and the correction value is output. The correction values actually set in the image sensor are averaged from the correction values calculated for the odd and even frames and applied to the image sensor from the next frame.

この動作であれば、複数回補正値を算出するための撮像素子及び画像処理LSIの回路規模の増大を防ぎつつ、補正値の取得及び、各フレームで有効画素信号を読み出すタイミングが変わらないため、有効画素信号に係るシェーディングの影響がフレームごとに変わらないという長所がある。   With this operation, the timing of acquiring the correction value and reading the effective pixel signal in each frame does not change while preventing an increase in the circuit scale of the image sensor and the image processing LSI for calculating the correction value multiple times. There is an advantage that the influence of shading on the effective pixel signal does not change from frame to frame.

(その他の実施形態)
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
(Other embodiments)
The present invention supplies a program that realizes one or more functions of the above-described embodiments to a system or apparatus via a network or a storage medium, and one or more processors in a computer of the system or apparatus read and execute the program This process can be realized. It can also be realized by a circuit (for example, ASIC) that realizes one or more functions.

1:撮像素子、2:画像処理LSI、100:タイミング制御部、110:画素部、120:垂直走査回路、130:列アンプ、140:ランプ回路、150:列ADC、151:比較部、152:カウンタ・ラッチ回路、160:水平転送回路、300:コントローラ回路、400:定電圧入力回路 1: imaging device, 2: image processing LSI, 100: timing control unit, 110: pixel unit, 120: vertical scanning circuit, 130: column amplifier, 140: ramp circuit, 150: column ADC, 151: comparison unit, 152: Counter / latch circuit, 160: horizontal transfer circuit, 300: controller circuit, 400: constant voltage input circuit

Claims (14)

有効画素領域と、
前記有効画素領域の外側に設けられたダミー画素領域と、
前記画素の信号を、第1のランプ信号または第1のランプ信号より傾きの大きい第2のランプ信号と比較することによりA/D変換を行うA/D変換器と、
前記第1のランプ信号との比較によりA/D変換した第1の変換信号または前記第2のランプ信号との比較によりA/D変換した第2の変換信号に、前記画素に入射する光量に応じて変化する前記第1の変換信号と前記第2の変換信号が連続するように補正を加える補正手段と、
ダミー画素を読み出す期間に前記A/D変換器に基準信号を入力し、A/D変換した信号に基づいて、前記補正のための補正値を算出する算出手段と、
前記A/D変換器に前記基準信号を入力する期間をフレームごとに変え、前記算出手段にフレームごとに前記補正値を算出させる制御手段と、
を備えることを特徴とする撮像装置。
An effective pixel area;
A dummy pixel region provided outside the effective pixel region;
An A / D converter that performs A / D conversion by comparing the pixel signal with a first ramp signal or a second ramp signal having a larger slope than the first ramp signal;
The amount of light incident on the pixel is converted into a first converted signal A / D converted by comparison with the first ramp signal or a second converted signal A / D converted by comparison with the second ramp signal. Correction means for performing correction so that the first conversion signal and the second conversion signal that change in response to each other are continuous;
A calculation means for inputting a reference signal to the A / D converter during a period of reading out the dummy pixels, and calculating a correction value for the correction based on the A / D converted signal;
Control means for changing a period for inputting the reference signal to the A / D converter for each frame, and for causing the calculation means to calculate the correction value for each frame;
An imaging apparatus comprising:
前記補正値は、前記第1の変換信号または前記第2の変換信号に加えるゲイン及びオフセットの値であることを特徴とする請求項1に記載の撮像装置。   The imaging apparatus according to claim 1, wherein the correction value is a gain and an offset value added to the first conversion signal or the second conversion signal. 奇数フレームについて前記算出手段で算出された前記補正値と、偶数フレームについて前記算出手段で算出された前記補正値を平均した値を前記補正手段による補正に用いることを特徴とする請求項1または2に記載の撮像装置。   The correction value calculated by the calculation unit for odd frames and a value obtained by averaging the correction values calculated by the calculation unit for even frames are used for correction by the correction unit. The imaging device described in 1. 前記制御手段は、前記A/D変換器に電圧の異なる2つの基準信号を入力することを特徴とする請求項1乃至3のいずれか1項に記載の撮像装置。   The imaging apparatus according to claim 1, wherein the control unit inputs two reference signals having different voltages to the A / D converter. 前記A/D変換器は、前記2つの基準信号それぞれを前記第1のランプ信号及び前記第2のランプ信号と比較することによりA/D変換し、前記算出手段は、該A/D変換して得られた信号に基づいて、前記補正値を算出することを特徴とする請求項4に記載の撮像装置。   The A / D converter performs A / D conversion by comparing each of the two reference signals with the first ramp signal and the second ramp signal, and the calculation means performs the A / D conversion. The imaging apparatus according to claim 4, wherein the correction value is calculated based on a signal obtained in this way. 有効画素領域と、
前記有効画素領域の外側に設けられたダミー画素領域と、
前記画素の信号を、第1のランプ信号または第1のランプ信号より傾きの大きい第2のランプ信号と比較することによりA/D変換を行うA/D変換器と、
前記第1のランプ信号との比較によりA/D変換した第1の変換信号または前記第2のランプ信号との比較によりA/D変換した第2の変換信号に、前記画素に入射する光量に応じて変化する前記第1の変換信号と前記第2の変換信号が連続するように補正を加える補正手段と、
前記有効画素の読み出し期間の前後のダミー画素を読み出す期間に前記A/D変換器に基準信号を入力し、A/D変換した信号に基づいて、前記補正のための補正値を算出する算出手段と、
を備えることを特徴とする撮像装置。
An effective pixel area;
A dummy pixel region provided outside the effective pixel region;
An A / D converter that performs A / D conversion by comparing the pixel signal with a first ramp signal or a second ramp signal having a larger slope than the first ramp signal;
The amount of light incident on the pixel is converted into a first converted signal A / D converted by comparison with the first ramp signal or a second converted signal A / D converted by comparison with the second ramp signal. Correction means for performing correction so that the first conversion signal and the second conversion signal that change in response to each other are continuous;
Calculation means for inputting a reference signal to the A / D converter during a period for reading dummy pixels before and after the effective pixel reading period, and calculating a correction value for the correction based on the A / D converted signal When,
An imaging apparatus comprising:
前記補正値は、前記第1の変換信号または前記第2の変換信号に加えるゲイン及びオフセットの値であることを特徴とする請求項6に記載の撮像装置。   The imaging apparatus according to claim 6, wherein the correction value is a gain and an offset value to be added to the first conversion signal or the second conversion signal. 前記有効画素の読み出し期間の前のダミー画素を読み出す期間に前記算出手段で算出された前記補正値と、前記有効画素の読み出し期間の後のダミー画素を読み出す期間に前記算出手段で算出された前記補正値を平均した値を前記補正手段による補正に用いることを特徴とする請求項6または7に記載の撮像装置。   The correction value calculated by the calculation unit during a period of reading the dummy pixel before the effective pixel readout period and the calculation unit calculated by the calculation unit during the period of reading the dummy pixel after the effective pixel readout period. The imaging apparatus according to claim 6 or 7, wherein a value obtained by averaging correction values is used for correction by the correction means. 前記算出手段は、前記A/D変換器に電圧の異なる2つの基準信号を入力することを特徴とする請求項6乃至8のいずれか1項に記載の撮像装置。   The imaging apparatus according to claim 6, wherein the calculation unit inputs two reference signals having different voltages to the A / D converter. 前記A/D変換器は、前記2つの基準信号それぞれを前記第1のランプ信号及び前記第2のランプ信号と比較することによりA/D変換し、前記算出手段は、該A/D変換して得られた信号に基づいて、前記補正値を算出することを特徴とする請求項9に記載の撮像装置。   The A / D converter performs A / D conversion by comparing each of the two reference signals with the first ramp signal and the second ramp signal, and the calculation means performs the A / D conversion. The image pickup apparatus according to claim 9, wherein the correction value is calculated based on a signal obtained in this way. 有効画素領域と、前記有効画素領域の外側に設けられたダミー画素領域と、前記画素の信号を、第1のランプ信号または第1のランプ信号より傾きの大きい第2のランプ信号と比較することによりA/D変換を行うA/D変換器とを備える撮像装置を制御する方法であって、
前記第1のランプ信号との比較によりA/D変換した第1の変換信号または前記第2のランプ信号との比較によりA/D変換した第2の変換信号に、前記画素に入射する光量に応じて変化する前記第1の変換信号と前記第2の変換信号が連続するように補正を加える補正工程と、
ダミー画素を読み出す期間に前記A/D変換器に基準信号を入力し、A/D変換した信号に基づいて、前記補正のための補正値を算出する算出工程と、
前記A/D変換器に前記基準信号を入力する期間をフレームごとに変え、前記算出工程にフレームごとに前記補正値を算出させる制御工程と、
を有することを特徴とする撮像装置の制御方法。
The effective pixel region, the dummy pixel region provided outside the effective pixel region, and the signal of the pixel are compared with the first ramp signal or the second ramp signal having a larger slope than the first ramp signal. A method for controlling an imaging apparatus including an A / D converter that performs A / D conversion by:
The amount of light incident on the pixel is converted into a first converted signal A / D converted by comparison with the first ramp signal or a second converted signal A / D converted by comparison with the second ramp signal. A correction step of performing correction so that the first conversion signal and the second conversion signal that change in response to each other are continuous;
A calculation step of inputting a reference signal to the A / D converter during a period of reading out the dummy pixels and calculating a correction value for the correction based on the A / D converted signal;
A control step of changing a period for inputting the reference signal to the A / D converter for each frame, and causing the calculation step to calculate the correction value for each frame;
A method for controlling an imaging apparatus, comprising:
有効画素領域と、前記有効画素領域の外側に設けられたダミー画素領域と、前記画素の信号を、第1のランプ信号または第1のランプ信号より傾きの大きい第2のランプ信号と比較することによりA/D変換を行うA/D変換器とを備える撮像装置を制御する方法であって、
前記第1のランプ信号との比較によりA/D変換した第1の変換信号または前記第2のランプ信号との比較によりA/D変換した第2の変換信号に、前記画素に入射する光量に応じて変化する前記第1の変換信号と前記第2の変換信号が連続するように補正を加える補正工程と、
前記有効画素の読み出し期間の前後のダミー画素を読み出す期間に前記A/D変換器に基準信号を入力し、A/D変換した信号に基づいて、前記補正のための補正値を算出する算出工程と、
を有することを特徴とする撮像装置の制御方法。
The effective pixel region, the dummy pixel region provided outside the effective pixel region, and the signal of the pixel are compared with the first ramp signal or the second ramp signal having a larger slope than the first ramp signal. A method for controlling an imaging apparatus including an A / D converter that performs A / D conversion by:
The amount of light incident on the pixel is converted into a first converted signal A / D converted by comparison with the first ramp signal or a second converted signal A / D converted by comparison with the second ramp signal. A correction step of performing correction so that the first conversion signal and the second conversion signal that change in response to each other are continuous;
A calculation step of inputting a reference signal to the A / D converter during a period of reading dummy pixels before and after the effective pixel reading period, and calculating a correction value for the correction based on the A / D converted signal When,
A method for controlling an imaging apparatus, comprising:
請求項11または12に記載の制御方法の各工程をコンピュータに実行させるためのプログラム。   The program for making a computer perform each process of the control method of Claim 11 or 12. 請求項11または12に記載の制御方法の各工程をコンピュータに実行させるためのプログラムを記憶したコンピュータが読み取り可能な記憶媒体。   A computer-readable storage medium storing a program for causing a computer to execute each step of the control method according to claim 11 or 12.
JP2014249195A 2014-12-09 2014-12-09 Imaging apparatus, control method therefor, program, and storage medium Active JP6433276B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014249195A JP6433276B2 (en) 2014-12-09 2014-12-09 Imaging apparatus, control method therefor, program, and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014249195A JP6433276B2 (en) 2014-12-09 2014-12-09 Imaging apparatus, control method therefor, program, and storage medium

Publications (3)

Publication Number Publication Date
JP2016111615A true JP2016111615A (en) 2016-06-20
JP2016111615A5 JP2016111615A5 (en) 2018-01-18
JP6433276B2 JP6433276B2 (en) 2018-12-05

Family

ID=56124982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014249195A Active JP6433276B2 (en) 2014-12-09 2014-12-09 Imaging apparatus, control method therefor, program, and storage medium

Country Status (1)

Country Link
JP (1) JP6433276B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211535A (en) * 2010-03-30 2011-10-20 Sony Corp Solid-state imaging device and camera system
JP2012147163A (en) * 2011-01-11 2012-08-02 Olympus Corp Solid state image sensor
JP2013229853A (en) * 2012-03-30 2013-11-07 Canon Inc Photoelectric conversion apparatus and image pickup system
JP2013251677A (en) * 2012-05-31 2013-12-12 Sony Corp Signal processor, signal processing method, imaging element and imaging device
JP2014220663A (en) * 2013-05-08 2014-11-20 キヤノン株式会社 Imaging device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211535A (en) * 2010-03-30 2011-10-20 Sony Corp Solid-state imaging device and camera system
JP2012147163A (en) * 2011-01-11 2012-08-02 Olympus Corp Solid state image sensor
JP2013229853A (en) * 2012-03-30 2013-11-07 Canon Inc Photoelectric conversion apparatus and image pickup system
JP2013251677A (en) * 2012-05-31 2013-12-12 Sony Corp Signal processor, signal processing method, imaging element and imaging device
JP2014220663A (en) * 2013-05-08 2014-11-20 キヤノン株式会社 Imaging device

Also Published As

Publication number Publication date
JP6433276B2 (en) 2018-12-05

Similar Documents

Publication Publication Date Title
JP4786631B2 (en) Solid-state imaging device, imaging device
US9264634B2 (en) Signal processing device and method, imaging element, and imaging device
US9319614B2 (en) Image pickup device with a group of focus detection pixels associated with a dedicated readout circuit and image pickup apparatus including the image pickup device
JP2011211535A (en) Solid-state imaging device and camera system
US9918033B2 (en) Signal processing apparatus and signal processing method, and image capturing apparatus
US10630912B2 (en) Image sensor, image capturing apparatus, and method for controlling image sensor
US9253427B2 (en) Solid-state image pickup apparatus capable of realizing image pickup with wide dynamic range and at high frame rate, control method therefor, and storage medium
US10511791B2 (en) Image capturing apparatus capable of performing readout from a plurality of divided areas of a pixel area and control method therefor
US10027919B2 (en) Signal processing apparatus, image capturing apparatus, control apparatus, signal processing method, and control method
JP6336286B2 (en) IMAGING DEVICE, IMAGING SYSTEM, IMAGING DEVICE CONTROL METHOD, AND IMAGING DEVICE HAVING IMAGING DEVICE
JP2018033101A (en) Imaging apparatus, control method and program thereof, storage medium
JP6494301B2 (en) Imaging apparatus and control method thereof
JP5489739B2 (en) Signal processing apparatus, imaging apparatus, and signal processing method
JP6525602B2 (en) Image pickup apparatus and control method thereof
JP2016163234A (en) Imaging apparatus, control method therefor, program and storage medium
JP6433276B2 (en) Imaging apparatus, control method therefor, program, and storage medium
JP6223267B2 (en) Solid-state imaging device and imaging apparatus
US11284017B2 (en) Image pickup device and storage medium
JP6393087B2 (en) Imaging device and imaging apparatus
US11064146B2 (en) Image capturing apparatus and control method therefor
JP2017152853A (en) Imaging apparatus and control method for imaging apparatus
JP2017152838A (en) Imaging apparatus and control method for imaging apparatus
JP2016021657A (en) Solid state imaging device
JP2020036256A (en) Imaging device and control method thereof
JP2022111738A (en) Imaging apparatus and image processing method

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181106

R151 Written notification of patent or utility model registration

Ref document number: 6433276

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151