JP2016111207A - Power semiconductor device - Google Patents
Power semiconductor device Download PDFInfo
- Publication number
- JP2016111207A JP2016111207A JP2014247575A JP2014247575A JP2016111207A JP 2016111207 A JP2016111207 A JP 2016111207A JP 2014247575 A JP2014247575 A JP 2014247575A JP 2014247575 A JP2014247575 A JP 2014247575A JP 2016111207 A JP2016111207 A JP 2016111207A
- Authority
- JP
- Japan
- Prior art keywords
- igbt
- layer
- semiconductor device
- region
- power semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明は、電力用半導体装置に関し、特に、パワーエレクトロニクスで用いられるバイポーラ型スイッチング半導体装置に関する。 The present invention relates to a power semiconductor device, and more particularly to a bipolar switching semiconductor device used in power electronics.
パワーエレクトロニクスで用いられるバイポーラ型スイッチング半導体装置(パワー半導体デバイス)の代表的なものとしては、例えばIGBT(Insulated Gate Bipolar Transistor)が挙げられる。IGBTは、表面に対して垂直方向に高電圧を保持し、あるいは大電流を流すことができるスイッチング半導体装置(縦型デバイス)である。具体的には、IGBTは、ゲート電極に対して15V程度の電圧を周期的に印加することによって、高電圧を保持する状態(IGBTオフ状態)と、大電流を流す状態(IGBTオン状態)とを交互に切り替える(スイッチング動作させる)ことができる。 A typical bipolar switching semiconductor device (power semiconductor device) used in power electronics is, for example, an IGBT (Insulated Gate Bipolar Transistor). An IGBT is a switching semiconductor device (vertical device) that can maintain a high voltage in a direction perpendicular to the surface or can pass a large current. Specifically, the IGBT has a state in which a high voltage is maintained (IGBT off state) and a state in which a large current flows (IGBT on state) by periodically applying a voltage of about 15 V to the gate electrode. Can be switched alternately (switching operation).
一般的に、IGBTをスイッチング動作させる場合において、ゲート電極に15V程度の電圧を印加してIGBTオン状態にするとき、IGBTには当該IGBTに接続している機器の動作を安定させるための高い駆動能力が求められる。例えば、同じ電源電圧を用いてIGBTを動作させる場合において、IGBTの定格が10Aのときは、その2倍となる20A以上の電流を流すことが可能なIGBTを用いる必要がある。 In general, when switching the IGBT, when a voltage of about 15 V is applied to the gate electrode to turn on the IGBT, the IGBT has a high drive for stabilizing the operation of the device connected to the IGBT. Ability is required. For example, when the IGBT is operated using the same power supply voltage, when the rating of the IGBT is 10 A, it is necessary to use an IGBT capable of flowing a current of 20 A or more that is twice that rating.
また、IGBTには、正確なスイッチング動作を繰り返して行うことができるように、ナノ秒(nsec)オーダでIGBTオン状態からIGBTオフ状態に移行する能力も求められている。具体的には、ゲート電極に印加された電圧を15V程度から−15V〜0V程度へと切り替えた場合において、IGBTから当該IGBTに接続している機器への電流の供給がナノ秒オーダで遮断され、かつナノ秒オーダでIGBTオフ状態に移行することが求められる。 The IGBT is also required to have the ability to shift from the IGBT on state to the IGBT off state in nanosecond (nsec) order so that accurate switching operation can be repeated. Specifically, when the voltage applied to the gate electrode is switched from about 15 V to about −15 V to about 0 V, the current supply from the IGBT to the device connected to the IGBT is cut off in nanosecond order. In addition, it is required to shift to the IGBT off state in nanosecond order.
従来、上記の要求を実現すべく種々の半導体装置が提案されている(例えば、特許文献1,2参照)。特許文献1では、平面視において八角形状のトレンチゲートと正方形状のトレンチゲートとを組み合わせ、かつ断面視においてトレンチゲートの側面全てにチャネルを形成する層を設けることによって、単位体積当たりのチャネルの密度を高めて従来の構造よりも高い駆動能力を達成している。また、八角形状のトレンチゲートと正方形状のトレンチゲートとを電気的に接続することによって、トレンチゲートの総延長が長くなることに起因するゲート抵抗の増大を抑制している。ゲート抵抗の増大を抑制することができれば、ゲート抵抗の影響を受けることなく、ゲート電極に印加する電圧の切り替えをナノ秒オーダでIGBT全体に行き渡らせることができ、IGBTオン状態からIGBTオフ状態に簡単に移行することができるようになる。
Conventionally, various semiconductor devices have been proposed to realize the above requirements (see, for example,
また、特許文献2では、トレンチゲート内のゲート電極をIGBTの表面から突出して形成することによって、ゲート抵抗の増大を抑制している。また、駆動能力とのトレードオフになるが、IGBTの奥行き方向(特許文献2の図8(c)の紙面奥側の方向)において、チャネルを形成しない層であり、かつホール(正孔)キャリアが抜ける領域を広く確保することができれば、IGBTをナノ秒オーダでIGBTオフ状態に移行することができる。
In
上述の通り、IGBTの安定的なスイッチング動作を実現するためには、駆動能力を十分に確保する(例えば、定格の2倍以上の電流を流すことが可能な駆動能力を確保する)ことと、IGBTに接続している機器に供給する電流をナノ秒オーダで遮断すること(すなわち、IGBTをナノ秒オーダでIGBTオン状態からIGBTオフ状態に移行させること)との両立が重要である。 As described above, in order to realize a stable switching operation of the IGBT, a sufficient driving capability is ensured (for example, a driving capability capable of flowing a current more than twice the rating), It is important to balance the current supplied to the device connected to the IGBT with nanosecond order (that is, to shift the IGBT from the IGBT on state to the IGBT off state with nanosecond order).
特許文献1では、平面視において八角形状のトレンチゲートと正方形状のトレンチゲートとを組み合わせ、かつ断面視においてトレンチゲートの側面全てにチャネルを形成する層を設けることによって、従来の構造よりもIGBTの駆動能力を高めている。しかし、単位体積当たりのトレンチゲートとチャネルを形成する層との占有率が従来の構造よりも高くなるため、IGBTから当該IGBTに接続している機器に供給する電流の遮断性、すなわちIGBT内のホールキャリアの抜け性(IGBTからホールキャリアが抜ける程度)については不明である。特に、ホールキャリアは、電子キャリアよりも移動度が低く、かつIGBTの表面から抜けていくため、IGBTの表面側でトレンチゲートやチャネルを形成する層の占有率が高い特許文献1のような構造では、ナノ秒オーダでIGBTオン状態からIGBTオフ状態に移行することができない可能性がある。
In
また、特許文献2では、特許文献1と比較して、駆動能力と電流の遮断性においてバランスの取れた構造を有している。しかし、特許文献2の構造では、トレンチゲートの間隔を4.0μm以下に狭めることによって、単位体積当たりのチャネル密度が高くなりIGBTの駆動能力を高めることができるが、IGBTの奥行き方向において隣り合うトレンチゲートの間隔は変わらないため、当該間隔をサブミクロンオーダに狭めると、製造上トレンチゲート間の構造を維持することができなくなる。隣り合うトレンチゲートの間隔を狭めるにあたり、トレンチゲートの深さを3.0μm以下に浅くすれば、物理的な構造の維持は容易となるが、深さ方向のマージンが少なくなるため、電気的にチャネルを形成する層を維持することが困難となる。
In addition,
このように、従来のIGBTでは、駆動能力を十分に確保することと、IGBTに接続している機器に供給する電流をナノ秒オーダで遮断すること(すなわち、IGBTをナノ秒オーダでIGBTオン状態からIGBTオフ状態に移行させること)とを両立することが構造上困難であると予想され、必ずしも安定的なスイッチング動作を行っているとはいえなかった。 As described above, in the conventional IGBT, sufficient driving capability is ensured and the current supplied to the device connected to the IGBT is cut off in nanosecond order (that is, the IGBT is turned on in nanosecond order in the IGBT on state). It is expected that it is difficult to achieve both of the above-mentioned transition to the IGBT off state from the viewpoint of the structure, and it cannot be said that a stable switching operation is necessarily performed.
本発明は、このような問題を解決するためになされたものであり、安定的なスイッチング動作を行うことが可能な電力用半導体装置を提供することを目的とする。 The present invention has been made to solve such a problem, and an object thereof is to provide a power semiconductor device capable of performing a stable switching operation.
上記の課題を解決するために、本発明による電力用半導体装置は、第1導電型の基板と、基板上に形成された第2導電型のチャネルドープ層と、チャネルドープ層の表面に複数蛇行して延設され、隣り合うもの同士間の蛇行した延設において、予め定められた間隔を有する第1の領域と、予め定められた間隔よりも大きい間隔を有する第2の領域とが延設の方向に沿って交互に存在し、かつ各々の深さにおいて、表面から基板に達するように形成されたトレンチゲートと、第1の領域に形成された第1導電型の第1の半導体層と、第2の領域に形成された第2導電型の第2の半導体層とを備える。 In order to solve the above problems, a power semiconductor device according to the present invention includes a first conductivity type substrate, a second conductivity type channel dope layer formed on the substrate, and a plurality of meanders on the surface of the channel dope layer. A first region having a predetermined interval and a second region having a larger interval than the predetermined interval in the meandering extension between adjacent ones A trench gate formed alternately to extend along the direction of the substrate and reaching the substrate from the surface at each depth; and a first semiconductor layer of a first conductivity type formed in the first region; And a second semiconductor layer of the second conductivity type formed in the second region.
本発明によると、電力用半導体装置は、第1導電型の基板と、基板上に形成された第2導電型のチャネルドープ層と、チャネルドープ層の表面に複数蛇行して延設され、隣り合うもの同士間の蛇行した延設において、予め定められた間隔を有する第1の領域と、予め定められた間隔よりも大きい間隔を有する第2の領域とが延設の方向に沿って交互に存在し、かつ各々の深さにおいて、表面から基板に達するように形成されたトレンチゲートと、第1の領域に形成された第1導電型の第1の半導体層と、第2の領域に形成された第2導電型の第2の半導体層とを備えるため、安定的なスイッチング動作を行うことが可能となる。 According to the present invention, a power semiconductor device includes a first conductivity type substrate, a second conductivity type channel dope layer formed on the substrate, and a plurality of meandering surfaces extending on the surface of the channel dope layer. In a meandering extension between matching objects, a first region having a predetermined interval and a second region having an interval larger than the predetermined interval are alternately arranged along the extending direction. A trench gate formed to reach the substrate from the surface at each depth, a first semiconductor layer of the first conductivity type formed in the first region, and formed in the second region Since the second semiconductor layer of the second conductivity type is provided, a stable switching operation can be performed.
本発明の実施の形態について、図面に基づいて以下に説明する。 Embodiments of the present invention will be described below with reference to the drawings.
<実施の形態1>
まず、本発明の実施の形態1による電力用半導体装置の構造について説明する。
<
First, the structure of the power semiconductor device according to the first embodiment of the present invention will be described.
図1は、本実施の形態1による電力用半導体装置のセル部の構造の一例を示す立体断面図である。なお、本実施の形態では、電力用半導体装置はIGBTであるものとして説明する。 FIG. 1 is a three-dimensional sectional view showing an example of the structure of the cell portion of the power semiconductor device according to the first embodiment. In the present embodiment, the power semiconductor device is assumed to be an IGBT.
図1に示すように、IGBTは、n型(第1導電型)の基板であるnドリフト層4の表面側にチャネルドープ層3が形成され、nドリフト層4の裏面側にnバッファ層5およびpコレクタ層6が形成されている。また、チャネルドープ層3の表面からnドリフト層4に達するようにトレンチが形成されている。ここで、当該トレンチに形成されたゲート電極1およびゲート酸化膜2(図1中の破線で囲んだ部分)を総称してトレンチゲート10という。
As shown in FIG. 1, in the IGBT, a
トレンチゲート10は、チャネルドープ層3の表面に複数蛇行して延設され、隣り合うもの同士間の蛇行した延設において、狭い領域(予め定められた間隔を有する第1の領域)と、広い領域(予め定められた間隔よりも大きい間隔を有する第2の領域)とが延設の方向に沿って交互に存在し、かつ各々の深さにおいて、表面からnドリフト層4に達するように形成されている。このように、隣り合うトレンチゲート10間において、広い領域と狭い領域とが存在する。
A plurality of
ゲート電極1は、外部からゲート電圧を印加するために高伝導性の材料がトレンチに充填されている。また、ゲート電極1は、隣り合うトレンチゲート10間における狭い領域を跨いで、隣り合うトレンチゲート10同士が電気的に接続するように形成されており、トレンチゲート10のブリッジ構成となっている。
The
ゲート酸化膜2は、ゲート電極1をIGBTのセル部から電気的に絶縁するために形成されており、トレンチの壁面と、高濃度n型半導体層8の表面とを覆うように形成されている。
The
チャネルドープ層3は、p型(第2導電型)の半導体層であり、1017cm−3オーダの不純物濃度を有している。
The
高濃度n型半導体層8(第1導電型の第1の半導体層)は、隣り合うトレンチゲート10間における狭い領域に形成されている。また、高濃度n型半導体層8は、1019cm−3以上の不純物濃度を有している。
The high concentration n-type semiconductor layer 8 (first conductivity type first semiconductor layer) is formed in a narrow region between
高濃度p型半導体層9(第2導電型の第2の半導体層)は、隣り合うトレンチゲート10間における広い領域に形成される。また、高濃度p型半導体層9は、ホールキャリアをIGBTから抜くために形成され、1019cm−3以上の不純物濃度を有している。ホールキャリアは、高濃度p型半導体層9におけるコンタクト7(図1の破線で囲んだ領域のうちの高濃度p型半導体層9の領域)を通ってIGBTから抜ける。
The high-concentration p-type semiconductor layer 9 (second conductive type second semiconductor layer) is formed in a wide region between
上記のIGBTにおいて、ゲート電極1に15V程度の電圧が印加されると、チャネルドープ層3におけるトレンチゲート10の側壁部分にチャネル(反転層)が形成され、当該チャネルを介して、高濃度n型半導体層8からnドリフト層4、nバッファ層5、およびpコレクタ層6に順に電子キャリアが供給される。このようなIGBTオン状態では、高濃度n型半導体層8からの電子キャリアの供給量が多い程、pコレクタ層6から多くのホールキャリアが誘起されるため、IGBTの駆動能力を高めることができる。
In the above-described IGBT, when a voltage of about 15 V is applied to the
また、トレンチゲート10間における狭い領域の間隔がサブミクロンオーダになると、チャネルドープ層3では、隣り合うトレンチゲート10の影響を受けて従来の構造よりも強いチャネルが形成され、高濃度n型半導体層8から供給される電子キャリアの量が増える。従って、IGBTオン状態において、高濃度n型半導体層8の領域(すなわち、トレンチゲート10間における狭い領域の間隔)をサブミクロンオーダで狭くなるようにすれば、IGBTの駆動能力が向上することになる。
Further, when the space between the narrow regions between the
一方、IGBTオン状態からIGBTオフ状態に移行するときは、IGBTの損失や温度上昇を抑制するために、高濃度n型半導体層8から過剰に供給されたホールキャリアをIGBTから抜く必要がある。上述の通り、高濃度p型半導体層9は、ホールキャリアをIGBTから抜くために形成されており、その領域は広い方が良い。しかし、高濃度p型半導体層9の領域は、無制限に広ければ良いわけではなく、IGBTオフ状態となったときにおけるトレンチゲート10の底部(図1中のnドリフト層4側)のゲート酸化膜2で発生する電界を緩和するために、隣り合うトレンチゲート10間における広い領域の最大の間隔が4.0μm以下となるように形成する必要がある。
On the other hand, when shifting from the IGBT on state to the IGBT off state, it is necessary to remove the hole carriers excessively supplied from the high-concentration n-
次に、本実施の形態1による電力用半導体装置(IGBT)の製造方法について、図2〜5を用いて説明する。 Next, a method for manufacturing the power semiconductor device (IGBT) according to the first embodiment will be described with reference to FIGS.
図2に示すように、nドリフト層4である半導体基板に対してイオン注入および熱拡散を行うことによって、チャネルドープ層3、高濃度n型半導体層8、および高濃度p型半導体層9を形成する。その後、エッチングによってトレンチを形成後、基板全体を熱酸化することによってゲート酸化膜2を形成する。
As shown in FIG. 2, by performing ion implantation and thermal diffusion on the semiconductor substrate that is the
次に、図3に示すように、トレンチを充填するように、ゲート酸化膜2上にゲート電極1を形成する。
Next, as shown in FIG. 3, the
次に、図4に示すように、高濃度n型半導体層8上にエッチングマスク(図示せず)を形成し、当該エッチングマスク以外の部分におけるゲート電極1およびゲート酸化膜2をエッチングによって除去する。なお、エッチング後におけるゲート電極1の突出部分(IGBTの表面から突出した部分)の厚さは、約1.0μmである。また、ゲート電極1の突出部分を形成するために用いたエッチングマスクは、IGBTのセル部以外の領域においてゲート配線を形成するためにも用いるため、エッチングマスクを形成することはIGBTの製造上コストアップとはならず、従来の構造を製造する場合と同じコストで製造することができる。
Next, as shown in FIG. 4, an etching mask (not shown) is formed on the high concentration n-
次に、図5に示すように、ゲート電極1の突出部分から隣り合う高濃度p型半導体層9の一部に渡って覆うように層間絶縁膜11を形成する。その後、高濃度p型半導体層9および層間絶縁膜11を覆うようにエミッタ電極12を形成する。なお、層間絶縁膜11の膜厚は、ゲート電極1の突出部分の厚さと同様、約1.0μmである。また、高濃度p型半導体層9におけるエミッタ電極12と接する領域がコンタクト7となる。
Next, as shown in FIG. 5, an
層間絶縁膜11は、ゲート電極1の突出部分を覆うように形成されているため、ゲート電極1の突出部分の厚さ分の段差を有している。従って、層間絶縁膜11を覆うように形成されるエミッタ電極12も、ゲート電極1の突出部分の厚さ分の段差を有することになる。このように、エミッタ電極12に段差を設けることによって、エミッタ電極12の表面積を従来の構造よりも大きくすることができるため、IGBTのスイッチング動作時に発生する熱の放熱効果を高めることができる。
Since the
以上のことから、本実施の形態1によれば、隣り合うトレンチゲート10間における狭い領域でIGBTの駆動能力を確保する効果が得られるとともに、隣り合うトレンチゲート10間における広い領域でホールキャリアの抜け性を良くしてIGBTから流れる電流の遮断性を向上させる効果が得られる。なお、これらの効果は相反するものではなく、ホールキャリアの抜け性を向上させるために広い領域を4.0μmの間隔を上限として広げると、それに伴って狭い領域の間隔が狭くなり、サブミクロンオーダまで狭くなることになる。これにより隣り合うトレンチゲートの相互作用が生じて、IGBTオン状態のときに従来の構造よりも強い反転層(チャネル)が形成され、IGBTの駆動能力を向上させることができる。すなわち、従来の構造では得られない安定したスイッチング動作を行うことができる。
From the above, according to the first embodiment, the effect of ensuring the driving capability of the IGBT in the narrow region between the
また、トレンチゲート10をブリッジ構成とすることによって、隣り合うトレンチゲート10をゲート電極1の突出部分によって電気的に接続しているため、トレンチゲート10を蛇行して延設したことによるゲート抵抗の増大を抑制し、IGBTオン状態からIGBTオフ状態に移行するときのゲート電圧の変化をナノ秒オーダでIGBT全体に行き渡らせることができる。このとき、ゲート電極1の突出部分の奥行き(例えば図1の紙面奥側の方向)の長さは約1.0μmであるが、IGBTのセル内にはゲート電極1の突出部分の形成箇所が数万箇所以上存在するため、ゲート抵抗を減らすには十分である。
In addition, since the
例えば、IGBTを多数並列接続して用いる場合において、IGBTオフ状態への移行のタイミングは、ホールキャリアの抜け性のみならず、装置間のバラツキによって最も応答性の遅いIGBTに律速されるが、ブリッジ構成により各IGBTのゲート抵抗を減らすことによって、トレンチゲート10をブリッジ構成としないIGBTよりも安全にオフ状態に移行することができる。
For example, when using many IGBTs connected in parallel, the timing of the transition to the IGBT off state is determined by the IGBT having the slowest response due to not only the hole carrier detachability but also the variation between devices. By reducing the gate resistance of each IGBT according to the configuration, the
通常、IGBTのサイズは数mm□(一辺が数mm)以上であるが、10数mm□以上のサイズになると、トレンチゲート10をブリッジ構成とする部分が数10〜100万箇所に及ぶため、ゲート抵抗の低減効果はより高まる。
Normally, the size of the IGBT is several mm □ (one side is several mm) or more, but when the size is more than 10 several mm □, the
また、隣り合うトレンチゲート10間において、狭い領域と広い領域とを交互に設けているため、狭い領域の間隔がサブミクロンオーダになったとしても、狭い領域を広い領域が支えることによって構造を維持することができ、製造上での問題は生じない。
In addition, since the narrow region and the wide region are alternately provided between the
また、トレンチゲート10を蛇行して延設しているため、ゲート電極1をトレンチに埋め込んで形成することに起因する応力のベクトルを発散させることができ、従来の構造よりもIGBT自体の反りを低減することができる。
In addition, since the
<実施の形態2>
まず、本発明の実施の形態2による電力用半導体装置の構造について説明する。
<
First, the structure of the power semiconductor device according to the second embodiment of the present invention will be described.
図6は、本実施の形態2による電力用半導体装置(IGBT)のセル部の構造の一例を示す立体断面図である。 FIG. 6 is a three-dimensional cross-sectional view showing an example of the structure of the cell portion of the power semiconductor device (IGBT) according to the second embodiment.
図6に示すように、本実施の形態2によるIGBTは、キャリア蓄積層13を備えることを特徴としている。その他の構造は、実施の形態1と同様であるため、ここでは説明を省略する。 As shown in FIG. 6, the IGBT according to the second embodiment is characterized by including a carrier storage layer 13. Since other structures are the same as those of the first embodiment, description thereof is omitted here.
キャリア蓄積層13は、チャネルドープ層3の直下に形成され、nドリフト層4の不純物濃度(1013cm−3程度)よりも高濃度(1015cm−3程度)のn型(第1導電型)の半導体層である。
The carrier accumulation layer 13 is formed immediately below the
次に、本実施の形態2による電力用半導体装置(IGBT)の製造方法について説明する。 Next, a method for manufacturing a power semiconductor device (IGBT) according to the second embodiment will be described.
キャリア蓄積層13は、チャネルドープ層3の形成前に、nドリフト層4に対してリンなどのドナーをイオン注入した後に熱拡散処理を行うことによって形成される。なお、IGBTの製造工程において、実施の形態1と比較して、キャリア蓄積層13を形成するためのイオン注入工程が増えるが、熱拡散処理はチャネルドープ層3の形成時の処理と共通化できるため、IGBTの製造上のコストアップはほとんどない。また、トレンチゲート10は、IGBTオフ状態のときにトレンチゲート10の底部のゲート酸化膜2で発生する電界を緩和するために、キャリア蓄積層13を突き抜けるように形成する必要がある。
The carrier storage layer 13 is formed by performing thermal diffusion treatment after ion implantation of a donor such as phosphorus into the
以上のことから、本実施の形態2によれば、キャリア蓄積層13を形成することによってnドリフト層4内にホールキャリアが蓄積され、蓄積されたホールキャリアと電子キャリアとの相互作用で電導度変調効果が高められてIGBTが低抵抗化されるため、従来の構造よりも多くの電流が流れる(電流密度が高くなる)。すなわち、IGBTの駆動能力を向上させることができる。
From the above, according to the second embodiment, hole carriers are accumulated in the
なお、nドリフト層4にホールキャリアが蓄積することによって、IGBTオン状態からIGBTオフ状態に移行する場合において、ホールキャリアの抜け性が悪くなり安定的なスイッチング動作に影響を及ぼすことが懸念されるが、キャリア蓄積層13の不純物濃度は十分に低濃度であり、高濃度p型半導体層9の形成領域は従来の構造よりも広く確保されているため問題とならない。
Note that accumulation of hole carriers in the
<実施の形態3>
まず、本発明の実施の形態3による電力用半導体装置の構造について説明する。
<
First, the structure of the power semiconductor device according to the third embodiment of the present invention will be described.
図7は、本実施の形態3による電力用半導体装置(IGBT)のセル部の構造の一例を示す断面図である。 FIG. 7 is a cross-sectional view showing an example of the structure of the cell portion of the power semiconductor device (IGBT) according to the third embodiment.
図7に示すように、本実施の形態3によるIGBTは、隣り合うトレンチゲート10間における広い領域が、チャネルドープ層3の表面に対して凹形状に形成され、当該凹形状の底面および側面に渡って高濃度p型半導体層9が形成されることを特徴としている。その他の構造は、実施の形態1と同様であるため、ここでは説明を省略する。
As shown in FIG. 7, in the IGBT according to the third embodiment, a wide region between
次に、本実施の形態3による電力用半導体装置(IGBT)の製造方法について説明する。 Next, a method for manufacturing a power semiconductor device (IGBT) according to the third embodiment will be described.
まず、高濃度p型半導体層9以外の高濃度n型半導体層8やトレンチゲート10などを形成する(図4の例において、高濃度p型半導体層9以外を形成する)。
First, a high-concentration n-
次に、コンタクト7に対応するチャネルドープ層3の表面に対して、エッチングマスク(図示せず)を用いてエッチングすることによって凹形状を形成する。そして、当該凹形状に対してボロンなどのイオン注入後に熱拡散処理を行うことによって高濃度p型半導体層9を形成する。
Next, a concave shape is formed by etching the surface of the
なお、エミッタ電極12を形成する際に、凹形状に対するエミッタ電極12の埋め込み性の低下(エミッタ電極12とコンタクト7との接触性が低下)する懸念があるが、コンタクト7(すなわち、高濃度p型半導体層9)は隣り合うトレンチゲート10間における広い領域(隣り合うトレンチゲート10の間隔が数μm程度)を確保しているため問題とならない。
When forming the
以上のことから、本実施の形態3によれば、凹形状に高濃度p型半導体層9を形成することによって、高濃度p型半導体層9をnドリフト層4に近づけることができるため、従来の構造よりもホールキャリアの抜け性が良くなり、IGBTオン状態からIGBTオフ状態に移行するときのスイッチング時間を短縮することができる。すなわち、より安定したスイッチング動作が可能となる。
From the above, according to the third embodiment, the high concentration p-
また、IGBTオン状態ときに電流が異常に流れる場合であっても、従来の構造よりも耐性が向上し、IGBTの動作の不具合が生じにくくなる。すなわち、短絡耐量が向上する。 Moreover, even when the current flows abnormally when the IGBT is on, the tolerance is improved as compared with the conventional structure, and the malfunction of the IGBT is less likely to occur. That is, the short circuit tolerance is improved.
また、凹形状を形成することによってエミッタ電極12の表面積が大きくなり、従来の構造よりも放熱性が向上する。
Further, by forming the concave shape, the surface area of the
なお、本実施の形態3では、実施の形態1によるIGBTと組み合わせる場合について説明したが、実施の形態2によるIGBTと組み合わせてもよい。この場合、実施の形態2と同様の効果(IGBTの駆動能力の向上)が得られる。 In the third embodiment, the case of combining with the IGBT according to the first embodiment has been described, but it may be combined with the IGBT according to the second embodiment. In this case, an effect similar to that of the second embodiment (improvement of IGBT driving capability) can be obtained.
<実施の形態4>
まず、本発明の実施の形態4による電力用半導体装置の構造について説明する。
<
First, the structure of the power semiconductor device according to the fourth embodiment of the present invention will be described.
図8は、本実施の形態4による電力用半導体装置(IGBT)のセル部の構造の一例を示す立体断面図である。 FIG. 8 is a three-dimensional sectional view showing an example of the structure of the cell portion of the power semiconductor device (IGBT) according to the fourth embodiment.
図8に示すように、本実施の形態4によるIGBTは、pコレクタ層6の裏面側(基板の裏面)が凹凸形状に形成されることを特徴としている。その他の構造は、実施の形態1と同様であるため、ここでは説明を省略する。 As shown in FIG. 8, the IGBT according to the fourth embodiment is characterized in that the back side of the p collector layer 6 (the back side of the substrate) is formed in an uneven shape. Since other structures are the same as those of the first embodiment, description thereof is omitted here.
次に、本実施の形態4による電力用半導体装置(IGBT)の製造方法について説明する。 Next, a method for manufacturing a power semiconductor device (IGBT) according to the fourth embodiment will be described.
まず、nドリフト層4の表面側上をエッチングマスク(図示せず)で保護する。このとき、nドリフト層4上にはチャネルドープ層3、高濃度n型半導体層8、高濃度p型半導体層9、およびトレンチゲート10が形成された状態であってもよく、何も形成されていない状態であってもよく、どのような状態であってもよい。
First, the surface side of the
次に、pコレクタ層の裏面側に対して、アルカリ性の溶液などでエッチングすることによって、裏面側に凹凸形状を形成する。なお、エッチングの前にnバッファ層5を形成しておく必要があるが、pコレクタ層6はエッチングの前後のいずれにおいて形成してもよい。ただし、エッチングの深さは数μmに及ぶため、pコレクタ層6をエッチング後に形成する場合は、凹凸形状の表面を全て覆う必要がある。
Next, an uneven shape is formed on the back surface side by etching the back surface side of the p collector layer with an alkaline solution or the like. Although it is necessary to form the
以上のことから、本実施の形態4によれば、従来の構造よりもIGBTの裏面からの放熱性を向上させることができる。 From the above, according to the fourth embodiment, the heat dissipation from the back surface of the IGBT can be improved as compared with the conventional structure.
なお、本実施の形態4では、実施の形態1によるIGBTと組み合わせる場合について説明したが、実施の形態2,3の少なくとも一方によるIGBTと組み合わせてもよい。実施の形態2によるIGBTと組み合わせた場合は実施の形態2と同様の効果(IGBTの駆動能力の向上)が得られ、実施の形態3によるIGBTと組み合わせた場合は実施の形態3と同様の効果(安定的なスイッチング動作および放熱性の向上)が得られ、実施の形態2および実施の形態3によるIGBTと組み合わせた場合は実施の形態2,3と同様の効果が得られる。 In the fourth embodiment, the case of combining with the IGBT according to the first embodiment has been described. However, it may be combined with the IGBT according to at least one of the second and third embodiments. When combined with the IGBT according to the second embodiment, the same effect as that of the second embodiment (improvement of the driving capability of the IGBT) is obtained, and when combined with the IGBT according to the third embodiment, the same effect as the third embodiment. (Stable switching operation and improved heat dissipation) are obtained, and when combined with the IGBT according to the second and third embodiments, the same effects as those of the second and third embodiments are obtained.
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。 It should be noted that the present invention can be freely combined with each other within the scope of the invention, and each embodiment can be appropriately modified or omitted.
1 ゲート電極、2 ゲート酸化膜、3 チャネルドープ層、4 nドリフト層、5 nバッファ層、6 pコレクタ層、7 コンタクト、8 高濃度n型半導体層、9 高濃度p型半導体層、10 トレンチゲート、11 層間絶縁膜、12 エミッタ電極、13 キャリア蓄積層。
DESCRIPTION OF
Claims (5)
前記基板上に形成された第2導電型のチャネルドープ層と、
前記チャネルドープ層の表面に複数蛇行して延設され、隣り合うもの同士間の前記蛇行した延設において、予め定められた間隔を有する第1の領域と、前記予め定められた間隔よりも大きい間隔を有する第2の領域とが前記延設の方向に沿って交互に存在し、かつ各々の深さにおいて、前記表面から前記基板に達するように形成されたトレンチゲートと、
前記第1の領域に形成された前記第1導電型の第1の半導体層と、
前記第2の領域に形成された前記第2導電型の第2の半導体層と、
を備える、電力用半導体装置。 A first conductivity type substrate;
A channel-doped layer of a second conductivity type formed on the substrate;
In the meandering extension between adjacent ones that extend in a meandering manner on the surface of the channel dope layer, a first region having a predetermined interval is larger than the predetermined interval Trench gates alternately formed along the extending direction and spaced apart from each other, and at each depth, the trench gate is formed to reach the substrate from the surface;
A first semiconductor layer of the first conductivity type formed in the first region;
A second semiconductor layer of the second conductivity type formed in the second region;
A power semiconductor device.
前記ゲート電極は、隣り合う前記トレンチゲートを前記第1の領域を跨いで電気的に接続するように形成されることを特徴とする、請求項1に記載の電力用半導体装置。 The trench gate includes a gate electrode filling the trench gate,
2. The power semiconductor device according to claim 1, wherein the gate electrode is formed so as to electrically connect the adjacent trench gates across the first region. 3.
前記キャリア蓄積層は、前記基板よりも前記第1導電型の不純物濃度が高いことを特徴とする、請求項1または2に記載の電力用半導体装置。 The carrier accumulation layer of the first conductivity type formed immediately below the channel dope layer;
The power semiconductor device according to claim 1, wherein the carrier accumulation layer has an impurity concentration of the first conductivity type higher than that of the substrate.
前記第2の半導体層は、前記凹形状の底面および側面に渡って形成されることを特徴とする、請求項1から3のいずれか1項に記載の電力用半導体装置。 The second region is formed in a concave shape with respect to the surface of the channel dope layer,
4. The power semiconductor device according to claim 1, wherein the second semiconductor layer is formed across the concave bottom surface and side surfaces. 5.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014247575A JP2016111207A (en) | 2014-12-08 | 2014-12-08 | Power semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014247575A JP2016111207A (en) | 2014-12-08 | 2014-12-08 | Power semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016111207A true JP2016111207A (en) | 2016-06-20 |
Family
ID=56124887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014247575A Pending JP2016111207A (en) | 2014-12-08 | 2014-12-08 | Power semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016111207A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018157192A (en) * | 2017-03-16 | 2018-10-04 | 富士電機株式会社 | Semiconductor device |
US10505027B2 (en) | 2017-09-14 | 2019-12-10 | Mitsubishi Electric Corporation | Semiconductor device, method of manufacturing semiconductor device and power conversion device |
WO2021232805A1 (en) * | 2020-05-18 | 2021-11-25 | 华润微电子(重庆)有限公司 | Semiconductor device and manufacturing method therefor |
CN116190422A (en) * | 2023-04-25 | 2023-05-30 | 深圳平创半导体有限公司 | Octagonal split gate plane silicon carbide MOSFET layout structure |
WO2023218783A1 (en) * | 2022-05-13 | 2023-11-16 | 三菱電機株式会社 | Semiconductor testing device and method for evaluating performance of semiconductor testing device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005150246A (en) * | 2003-11-12 | 2005-06-09 | Toyota Central Res & Dev Lab Inc | Semiconductor device |
JP2009088198A (en) * | 2007-09-28 | 2009-04-23 | Rohm Co Ltd | Semiconductor device |
JP2009158717A (en) * | 2007-12-26 | 2009-07-16 | Nec Electronics Corp | Vertical-type field effect transistor and method of manufacturing the same |
JP2010050307A (en) * | 2008-08-22 | 2010-03-04 | Renesas Technology Corp | Semiconductor device and method of manufacturing the same |
JP2011100877A (en) * | 2009-11-06 | 2011-05-19 | Toshiba Corp | Semiconductor device and method of manufacturing the same |
JP2013016580A (en) * | 2011-07-01 | 2013-01-24 | Panasonic Corp | Semiconductor device and manufacturing method of the same |
WO2013161568A1 (en) * | 2012-04-23 | 2013-10-31 | 三菱電機株式会社 | Semiconductor device and method for manufacturing same |
-
2014
- 2014-12-08 JP JP2014247575A patent/JP2016111207A/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005150246A (en) * | 2003-11-12 | 2005-06-09 | Toyota Central Res & Dev Lab Inc | Semiconductor device |
JP2009088198A (en) * | 2007-09-28 | 2009-04-23 | Rohm Co Ltd | Semiconductor device |
JP2009158717A (en) * | 2007-12-26 | 2009-07-16 | Nec Electronics Corp | Vertical-type field effect transistor and method of manufacturing the same |
JP2010050307A (en) * | 2008-08-22 | 2010-03-04 | Renesas Technology Corp | Semiconductor device and method of manufacturing the same |
JP2011100877A (en) * | 2009-11-06 | 2011-05-19 | Toshiba Corp | Semiconductor device and method of manufacturing the same |
JP2013016580A (en) * | 2011-07-01 | 2013-01-24 | Panasonic Corp | Semiconductor device and manufacturing method of the same |
WO2013161568A1 (en) * | 2012-04-23 | 2013-10-31 | 三菱電機株式会社 | Semiconductor device and method for manufacturing same |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018157192A (en) * | 2017-03-16 | 2018-10-04 | 富士電機株式会社 | Semiconductor device |
JP7006292B2 (en) | 2017-03-16 | 2022-01-24 | 富士電機株式会社 | Semiconductor device |
US10505027B2 (en) | 2017-09-14 | 2019-12-10 | Mitsubishi Electric Corporation | Semiconductor device, method of manufacturing semiconductor device and power conversion device |
US11239350B2 (en) | 2017-09-14 | 2022-02-01 | Mitsubishi Electric Corporation | Semiconductor device, method of manufacturing semiconductor device, power conversion device |
WO2021232805A1 (en) * | 2020-05-18 | 2021-11-25 | 华润微电子(重庆)有限公司 | Semiconductor device and manufacturing method therefor |
US11862676B2 (en) | 2020-05-18 | 2024-01-02 | China Resources Microelectronics (Chongqing) Co., Ltd. | Semiconductor device and preparation method thereof |
WO2023218783A1 (en) * | 2022-05-13 | 2023-11-16 | 三菱電機株式会社 | Semiconductor testing device and method for evaluating performance of semiconductor testing device |
CN116190422A (en) * | 2023-04-25 | 2023-05-30 | 深圳平创半导体有限公司 | Octagonal split gate plane silicon carbide MOSFET layout structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102867846B (en) | Semiconductor device | |
JP5630114B2 (en) | Silicon carbide semiconductor device | |
US10903202B2 (en) | Semiconductor device | |
JP2007184486A (en) | Semiconductor device | |
JP2016111207A (en) | Power semiconductor device | |
JP5537359B2 (en) | Semiconductor device | |
JP2004363327A (en) | Semiconductor device | |
JP2017208413A (en) | Semiconductor device | |
JPWO2014013618A1 (en) | Semiconductor device and manufacturing method thereof | |
US9530874B2 (en) | Semiconductor device | |
JP2018046197A (en) | Switching device and manufacturing method thereof | |
JP5866002B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6729478B2 (en) | Semiconductor device | |
US20150123241A1 (en) | Semiconductor device | |
JP2016100455A (en) | Semiconductor device and manufacturing method of the same | |
JP6935731B2 (en) | Semiconductor device | |
JP2008523586A (en) | Insulated gate field effect transistor | |
TW201709508A (en) | Semiconductor device | |
TW201232781A (en) | Semiconductor device and method for manufacturing same | |
US20150123200A1 (en) | Semiconductor device | |
JP2020031088A (en) | Semiconductor device | |
JP6337969B2 (en) | Semiconductor device and manufacturing method thereof | |
US9006839B2 (en) | Semiconductor device | |
JP6265619B2 (en) | Power semiconductor device and manufacturing method thereof | |
JP2008182032A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170822 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180313 |