JP2016105460A - 活性領域にセンサ電位が与えられた半導体デバイス - Google Patents

活性領域にセンサ電位が与えられた半導体デバイス Download PDF

Info

Publication number
JP2016105460A
JP2016105460A JP2015195649A JP2015195649A JP2016105460A JP 2016105460 A JP2016105460 A JP 2016105460A JP 2015195649 A JP2015195649 A JP 2015195649A JP 2015195649 A JP2015195649 A JP 2015195649A JP 2016105460 A JP2016105460 A JP 2016105460A
Authority
JP
Japan
Prior art keywords
semiconductor
region
semiconductor device
contact structure
sensor electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015195649A
Other languages
English (en)
Other versions
JP6133373B2 (ja
Inventor
ヨハネス ゲオルク ラヴェン，
Georg Laven Johannes
ヨハネス ゲオルク ラヴェン，
クリスティアン イエーガー，
Jaeger Christian
クリスティアン イエーガー，
フランク ディーター フィルシュ，
Dieter Pfirsch Frank
フランク ディーター フィルシュ，
アレクサンダー フィリッポウ，
Philippou Alexander
アレクサンダー フィリッポウ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2016105460A publication Critical patent/JP2016105460A/ja
Application granted granted Critical
Publication of JP6133373B2 publication Critical patent/JP6133373B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】活性領域にセンサ電位を備えた半導体デバイスを提供する。【解決手段】半導体デバイス１は半導体ボディ領域１２及び表面領域１１を含み、半導体ボディ領域が、第１の導電型の電荷キャリアを含む第１の半導体領域１２１と、第２の導電型の電荷キャリアを含む第２の半導体領域１２２とを含む。半導体デバイスは、第１の負荷接点構造１３と、半導体ボディ領域の中に延び、センサ電極１４１及び第１の誘電体１４２を含む、第１の誘電体が、センサ電極を第２の半導体領域から電気的に絶縁する第１のトレンチ１４と、センサ電極を第１の半導体領域に電気的に接続する導電経路１６と、第１の半導体領域が、少なくとも第１の半導体経路によって、第１の負荷接点構造に電気的に接続されている第１の半導体経路１５と、表面領域に含まれ、センサ電極の電位を受けるように配置されているセンサ接点構造２７と、を更に含む。【選択図】図１

Description

本明細書は、半導体デバイス、半導体コンポーネント、及び半導体装置の実施形態に関し、例えば、ＩＧＢＴ、ＭＯＳＦＥＴ、ダイオードなどの実施形態に関する。特に、本明細書は、半導体ボディ領域の信号の統合測定を可能にするための手段を有する半導体デバイス、半導体コンポーネント、及び半導体装置の実施形態に関する。
電気エネルギの変換及び電動機又は電気機械の駆動などの自動車、消費者及び産業用途における現代的装置の多くの機能が、半導体デバイスに依存する。例えば、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）並びに金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）及びダイオードは、限定するわけではないが、電源及び電力変換器におけるスイッチを含む様々な用途のために用いられてきた。
時には、半導体デバイスは、短絡ターンオフ機能などの保護機能を実行するための手段を装備している。この目的のために、半導体デバイスは、半導体デバイス温度に依存して、且つ／又は半導体デバイスを通って流れる半導体デバイス負荷電流に依存して、半導体デバイスの動作を制御する制御回路に電気的に接続されても良い。例えば、半導体デバイス温度及び／又は半導体デバイス負荷電流が、それぞれの閾値を超えた場合に、制御回路は、半導体デバイスをオフにすることによって反応しても良く、それは、負荷電流をほぼ０まで低減させる。
負荷電流を判定するために、ＩＧＢＴエミッタ電流の幾らかが、補助接続部を介して別々に導かれ得ることが知られている。大きさの点で、この電流は、主エミッタ電流、即ち負荷電流に比例させることができる。測定信号が、例えば低インピーダンス抵抗並びに適切な場合には後続の回路増幅及び分離された信号送信を含む外部制御回路によって評価され得る。例えば、低インピーダンス抵抗をまたがる電圧降下は、主エミッタ電流に比例する。
温度測定が、ｐｎ接合（ダイオード）によって実行されても良く、ｐｎ接合の順方向電圧降下は、温度に依存し、外部制御回路を用いることによって評価することができる。
半導体デバイス温度及び／又は半導体デバイス負荷電流を判定するために、半導体デバイスの半導体ボディ領域の一部における電位を測定することが、時には望ましい。
前記電位を判定するために半導体デバイスの半導体ボディ領域における分離領域を用いることが周知であり、分離領域は、通常、半導体デバイスのエッジエリア内に位置し、この位置故に、負荷電流を伝導するためには利用できない。従って、測定目的にかかる分離領域を用いることは、別の状況では負荷電流を伝導するために利用可能であろうデバイスのこの分離領域のエリアの損失、即ち、活性半導体エリアの損失につながる。更に、分離領域が、半導体デバイスの負荷動作用に用いられる残りの半導体ボディ領域から分離されるので、分離領域内で生成された信号は、デバイスの負荷動作用に用いられる半導体ボディ領域の状態を正確には表さない。測定のかかる起こり得る不正確さは、制御回路によって考慮されなければならず、それは、制御回路をかなり複雑にする可能性がある。
特許文献１によれば、制御回路が、保護機能を実行し、且つ半導体デバイスの半導体ボディ領域に位置する電気的なフローティング領域によって制御される。更に、その文献から知られる半導体デバイスは、ゲート電極が電気的なフローティング領域に電気的に接続されるか又は電気的なフローティング領域からなるＭＯＳトランジスタを含む。例えば、短絡電源遮断を実行するために、半導体ボディ領域のフローティングｐ領域の電位が用いられる。
独国特許第１０１ ２３ ８１８ Ｂ４号明細書
実施形態によれば、半導体デバイスが提供される。半導体デバイスは、半導体ボディ領域及び表面領域を含み、半導体ボディ領域は、第１の導電型の電荷キャリアを含む第１の半導体領域と、第２の導電型の電荷キャリアを含む第２の半導体領域とを含む。半導体デバイスは、表面領域に含まれ、負荷電流を半導体ボディ領域に供給するように配置されている第１の負荷接点構造を更に含む。半導体デバイスはまた、半導体ボディ領域の中に延び、センサ電極及び第１の誘電体を含む第１のトレンチを含む。第１の誘電体は、センサ電極を第２の半導体領域から電気的に絶縁する。半導体デバイスは、センサ電極を第１の半導体領域に電気的に接続する導電経路を含む。第１の半導体領域は、半導体デバイスの少なくとも第１の半導体経路によって、第１の負荷接点構造に電気的に接続されている。半導体デバイスは、表面領域に含まれ、センサ電極の電位を受けるように配置されているセンサ接点構造を更に含む。
更なる実施形態によれば、更なる半導体デバイスが提供される。更なる半導体デバイスは、半導体ボディ領域及び表面領域を含み、半導体ボディ領域は、第１の導電型の電荷キャリアを含む第１の半導体領域を含み、第２の導電型の電荷キャリアを含む第２の半導体領域を含む。更なる半導体デバイスは、表面領域に含まれ、負荷電流を半導体ボディ領域に供給するように配置されている第１の負荷接点構造をさらに含む。更に、第１のトレンチが、半導体ボディ領域の中に延び、センサ電極及び第１の誘電体を含み、第１の誘電体は、センサ電極を第２の半導体領域から電気的に絶縁する。導電経路が、センサ電極を第１の半導体領域に電気的に接続する。センサ電極は、少なくとも第１の半導体経路によって、第１の負荷接点構造に電気的に接続されている。更なる半導体デバイスは、表面領域に含まれ、センサ電極の電位を受けるように配置されているセンサ接点構造を更に含む。
更なる実施形態によれば、半導体コンポーネントが提供される。半導体コンポーネントは、半導体ボディ領域及び表面領域を含み、半導体ボディ領域は、第１の導電型の電荷キャリアを含む第１の半導体領域と、第２の導電型の電荷キャリアを含む第２の半導体領域とを含む。半導体コンポーネントは、表面領域に含まれ、負荷電流を半導体ボディ領域に供給するように配置されている第１の負荷接点構造を含む。半導体コンポーネントはまた、半導体ボディ領域の中に延び、センサ電極及び第１の誘電体を含む第１のトレンチを含む。第１の誘電体は、センサ電極を第２の半導体領域から電気的に絶縁する。半導体コンポーネントは、センサ電極を第１の半導体領域に電気的に接続する導電経路を更に含む。第１の半導体領域は、少なくとも第１の半導体経路によって、第１の負荷接点構造に電気的に接続されている。半導体コンポーネントは、表面領域に含まれ、センサ電極の電位を受けるように配置されているセンサ接点構造を更に含む。更に、半導体コンポーネントは、半導体ボディ領域の中に延びる少なくとも１つの第２のトレンチを含み、少なくとも１つの第２のトレンチは、制御電極及び第２の誘電体を含み、制御電極は、制御信号に依存して負荷電流を制御するために配置され、第２誘電体は、制御電極を半導体ボディ領域から電気的に絶縁する。
別の実施形態によれば、半導体装置が提供される。半導体装置は、少なくとも１つの半導体コンポーネント及び制御回路を含む。少なくとも１つの半導体コンポーネントは、半導体ボディ領域及び表面領域を含み、半導体ボディ領域は、第１の導電型の電荷キャリアを含む第１の半導体領域と、第２の導電型の電荷キャリアを含む第２の半導体領域とを含む。半導体コンポーネントは、表面領域に含まれ、負荷電流を半導体ボディ領域に供給するように配置されている第１の負荷接点構造を含む。半導体コンポーネントはまた、半導体ボディ領域の中に延び、センサ電極及び第１の誘電体を含む第１のトレンチを含む。第１の誘電体は、センサ電極を第２の半導体領域から電気的に絶縁する。半導体コンポーネントは、センサ電極を第１の半導体領域に電気的に接続する導電経路を更に含む。第１の半導体領域は、少なくとも第１の半導体経路によって、第１の負荷接点構造に電気的に接続されている。半導体コンポーネントは、表面領域に含まれ、センサ電極の電位を受けるように配置されているセンサ接点構造を更に含む。更に、半導体コンポーネントは、半導体ボディ領域の中に延びる少なくとも１つの第２のトレンチを含み、少なくとも１つの第２のトレンチは、制御電極及び第２の誘電体を含み、制御電極は、制御信号に依存して負荷電流を制御するために配置され、第２誘電体は、制御電極を半導体ボディ領域から電気的に絶縁する。制御回路は、センサ電極の電位に依存して負荷電流を制御するために配置される。
半導体デバイス、半導体コンポーネント及び半導体装置のそれぞれにおいて、第１の半導体領域は、半導体ボディ領域の電気的なフローティング領域を含む。
センサ電極が、導電経路によって第１の半導体領域に電気的に接続されるので、センサ電極の電位は、第１の半導体領域の電位とほぼ同一である。センサ電極の電位は、センサ接点構造によって受信される。実施形態によれば、センサ接点構造は、制御回路に電気的に接続されるように配置されている。従って、制御回路は、センサ電極の電位、即ち、第１の半導体領域の電位を判定し得る。制御回路は、第１の半導体領域の判定された電位に依存して、半導体デバイス又はそれぞれ半導体コンポーネント若しくは半導体装置の動作を制御しても良い。
それによって、利用可能な活性半導体エリアの総計を実質的に低減せずに、半導体ボディ領域の中央活性半導体領域からセンサ接点構造までの信号を低減できるようにする構造が、確立され得る。
更なる実施形態の特徴は、従属請求項で限定される。
当業者は、以下の詳細な説明を読み、添付の図面を見れば、追加の特徴及び利点を理解するだろう。
図における部分は、必ずしも一定の比率で作成されておらず、代わりに、本発明の原理を示す際に強調がなされている。更に、図において、同様の参照数字は、対応する部分を示す。
１つ又は複数の実施形態に係る半導体デバイスの鉛直断面のセクションを概略的に示す。 １つ又は複数の実施形態に係る半導体デバイスの等価回路を概略的に示す。 １つ又は複数の実施形態に係る半導体デバイスの鉛直断面のセクションを概略的に示す。 １つ又は複数の実施形態に係る半導体デバイスの水平断面のセクションを概略的に示す。 １つ又は複数の実施形態に係る半導体デバイスの水平断面のセクションを概略的に示す。 １つ又は複数の実施形態に係る半導体デバイスの水平断面のセクションを概略的に示す。 １つ又は複数の実施形態に係る半導体デバイスの水平断面のセクションを概略的に示す。 １つ又は複数の実施形態に係る半導体デバイスの水平断面のセクションを概略的に示す。 １つ又は複数の実施形態に係る半導体デバイスの鉛直断面のセクションを概略的に示す。 １つ又は複数の実施形態に係る半導体デバイスの鉛直断面のセクションを概略的に示す。 １つ又は複数の実施形態に係る半導体デバイスの鉛直断面のセクションを概略的に示す。 １つ又は複数の実施形態に係る半導体コンポーネントの鉛直断面のセクションを概略的に示す。 １つ又は複数の実施形態に係る半導体コンポーネントの並列回路を概略的に示す。 １つ又は複数の実施形態に係る半導体装置を概略的に示す。
以下の詳細な説明において、添付の図面が参照される。図面は、本明細書の一部を形成し、図面には、本発明が実施され得る特定の実施形態が、実例として示されている。
この点に関して、「上部」、「底部」、「下」「前」、「背後」「後ろ」、「先頭の」、「後端の」などの方向の用語は、説明されている図の向きに関連して用いられて得る。実施形態における部分が、多くの異なる向きに配置され得るので、方向の用語は、図のために使用され、決して限定的ではない。他の実施形態が利用されても良く、且つ構造的又は論理的な変更が、本発明の範囲から逸脱せずに行われ得ることを理解されたい。従って、以下の詳細な説明は、限定的な意味で理解されるべきではなく、本発明の範囲は、添付の特許請求の範囲によって限定される。
ここで、様々な実施形態の参照が詳細になされ、それらの実施形態の１つ又は複数の例が、図に示されている。各例は、説明として提供され、本発明の限定として意味されてはいない。例えば、一実施形態の一部として図示され説明されている特徴は、更なる実施形態を生成するために他の実施形態において又は他の実施形態と共に用いることができる。本発明が、かかる修正形態及び変形形態を含むことが意図されている。例は、添付の特許請求の範囲の範囲を限定するものとして解釈されるべきではない特定の言葉を用いて説明される。図面は、一定の比率で作成されておらず、実例目的だけのためにある。明確にするために、同じ要素又は製造ステップは、別段の言及がなければ、異なる図面において同じ参照符号によって示されている。
本明細書において用いられているような用語「水平」は、半導体基板又は半導体ボディ領域の水平面とほぼ平行な向きを示すことを意図している。これは、例えばウエハ又はダイの表面とすることができる。
本明細書において用いられるような用語「鉛直」は、水平面と垂直に、即ち、半導体基板又は半導体ボディ領域の表面の法線方向と平行にほぼ配置される向きを示すことを意図している。
本明細書において、ｐドープは、第１の導電型と呼ばれ、一方でｎドープは、第２の導電型と呼ばれる。代替として、半導体デバイスは、第１の導電型をｎドープとし、第２の導電型をｐドープとできるように、反対のドーピング関係で形成することができる。
本明細書で説明される特定の実施形態は、限定するわけではないが、ＩＧＢＴ又はＭＯＳＦＥＴ構造を有するモノリシックに集積された半導体デバイス、例えばストライプセル構成ＩＧＢＴなどのパワー半導体デバイスに関する。
本明細書で用いられるような用語「パワー半導体デバイス」は、高電圧阻止及びスイッチング並びに／又は高電流搬送及びスイッチング能力を備えた単一チップ上の半導体デバイスを示すことを意図している。換言すれば、パワー半導体素子は、典型的には例えば数百アンペアまでのアンペア範囲における高電流、及び／又は典型的には２００Ｖ超、より典型的には６００Ｖ以上の高電圧用に意図されている。
本発明との関連において、用語「オーミック接触において」、「電気接触において」、「オーミック接続において」及び「電気的に接続された」は、半導体デバイスの２つの領域、セクション、部分若しくは一部間にか、１つ若しくは複数のデバイスの異なる端子間にか、又は半導体デバイスの端子若しくは金属被覆と部分若しくは一部との間に、低オーミック電気接続又は低オーミック電流経路が存在することを示すことを意図している。同じことは、以下で提示される半導体コンポーネント及び半導体装置の実施形態に当てはまる。
図１は、鉛直断面のセクションにおける半導体デバイス１の実施形態を概略的に示す。半導体デバイスは、半導体ボディ領域１２及び表面領域１１を含む。半導体ボディ領域１２は、第１の導電型の電荷キャリアを含む第１の半導体領域１２１、及び第２の導電型の電荷キャリアを含む第２の半導体領域１２２を含む。実施形態によれば、第１の半導体領域１２１は、第１の導電型の半導体領域であり、且つ／又は第２の半導体領域１２２は、第２の導電型の半導体領域である。
例えば、第１の半導体領域１２１は、ｐウェルを含むか、又はそれぞれｐウェルによって形成される。第２の半導体領域１２２は、半導体デバイス１のドリフト領域、例えばｎドリフト領域を含むことができる。
表面領域１１は、第１の負荷接点構造１３を含む。第１の負荷接点構造１３は、半導体ボディ領域１２の中に負荷電流を供給するように配置されている。例えば、負荷電流は、第１の負荷接点構造１３に電気的に接続されている電圧源（図示せず）によって供給される。負荷電流は、第２の半導体領域１２２によって、半導体デバイス１を通して伝導され得る。
半導体デバイス１は、半導体ボディ領域１２の中に延びる第１のトレンチを更に含む。第１のトレンチ１４は、センサ電極１４１及び第１の誘電体１４２を含む。第１の誘電体１４２は、センサ電極１４１を第２の半導体領域１２２から電気的に絶縁する。例えば、第１の誘電体１４２は、センサ電極１４１を第２の半導体領域１２２から分離する。導電経路１６が、センサ電極１４１を第１の半導体領域１２１に電気的に接続する。
図１において、導電経路１６は、点線によって概略的にのみ示されている。導電経路１６の典型的な実施形態は、他の図に関連して説明される。
導電経路１６故に、第１の半導体領域１２１の電位は、センサ電極１４１に伝達される。従って、センサ電極１４１の電位は、第１の半導体領域１２１の電位とほぼ同一である。
更に、第１の半導体領域１２１は、少なくとも第１の半導体経路１５によって、第１の負荷接点構造１３に電気的に接続されている。図１に示されている実施形態によれば、第１の半導体経路１５は、第２の半導体領域１２２を横切る。第２の半導体領域１２２が、負荷電流を少なくとも部分的に伝導し得るので、第１の半導体領域１２１の電位ひいてはセンサ電極１４１の電位は、負荷電流及び第２の半導体領域１２２をまたがる電圧降下の両方に依存する。
表面領域１１には、センサ接点構造２７が更に含まれる。図１において、このセンサ接点構造２７もまた、単に概略的に示されている。センサ接点構造２７を実現するための特定の例が、他の図に関連して説明される。いずれにせよ、センサ接点構造２７は、センサ電極１４１の電位を受けるように配置されている。例えば、センサ接点構造２７は、制御回路（図１には図示せず）に接触されても良く、この制御回路は、センサ電極１４１の電位に依存して、半導体デバイス１を制御するため（例えば負荷電流を制御するため）に適合され得る。センサ電極１４１によって、第１の半導体領域１２１の電位は、センサ接点構造２７の位置に伝達される。このようにして、第１の半導体領域１２１の電位は、センサ接点構造２７に電気的に接続されている制御回路に、即ち、保護機能を実行するために第１の半導体領域１２１の電位が判定されなければならない位置に、供給することができる。
第１の半導体領域１２１は、半導体デバイス１の電気的なフローティング領域であっても良い。例えば、第１の半導体領域１２１は、固定電位又は一定電位を示す半導体デバイス１の部分には電気的に接続されない。換言すれば、第１の半導体領域１２１の電位は、半導体ボディ領域１２の活性領域の電位とすることができ、表面領域１１内に位置するセンサ接点構造２７に供給される。実施形態において、第１の半導体領域１２１は、第１の半導体経路１５によってのみ、第１の負荷接点構造１３に電気的に接続されている。
この時点で、図１に示されているように、表面領域１１が、半導体ボディ領域１２の上部に位置できるだけでなく、他の領域に、例えば半導体ボディ領域１２の下に、又は半導体ボディ領域１２の左、右、前及び／若しくは後ろの側部領域に広がっていてもよいことに留意されたい。
図１に更に示されているように、センサ電極１４１を含む第１のトレンチ１４は、他の目的には使用されない半導体デバイス１のトレンチであっても良い。例えば、ストライプセル構成のＩＧＢＴに関して、フィールド電極を含むトレンチ及びゲート電極を含むトレンチなどの複数のトレンチが、通常用いられる。実施形態によれば、かかるトレンチの電極の少なくとも１つは、制御電極又はフィールド電極としては用いられず、図１に示されているようにセンサ電極１４１として用いられる。
半導体経路１５は、半導体ボディ領域１２内に含まれ、第２の半導体領域１２２の部分を横切る。第１の半導体領域１２１と第２の半導体領域１２２との間のトランジションが、第１のｐｎ接合を形成する。第２の半導体領域１２２が、負荷電流の少なくとも一部を伝導するので、半導体経路１５をまたがる電圧降下は、負荷電流に依存する。第１の半導体経路１５は、半導体ボディ領域１２の高フィールド領域が、例えば半導体デバイス１の短絡動作中に拡大し得るセクションを含むことができる。従って、第１の半導体領域１２１の電位ひいてはセンサ電極１４１の電位は、負荷電流及び第２の半導体領域１２２をまたがる電圧降下の両方に依存する。
第１の半導体領域１２１は、第１のトレンチ１４の横方向全長（即ち鉛直断面の法線方向とほぼ平行な方向に延びる長さ）に沿って、又は代替として第１のトレンチ１４の１つ又は複数の部分に沿ってのみ配置されても良い。例えば、前記１つ又は複数の部分は、更なる誘電体領域（図示せず）によって互いに分離されても良い。
半導体デバイス１は、半導体ボディ領域１２から外に負荷電流を接続するために配置される第２の負荷接点構造（図１には図示せず）を含んでも良い。
図２は、提案された測定原理をより良く理解するために、半導体デバイス１の等価回路５を概略的に示す。負荷電流は、第１の負荷接点構造１３によって、半導体ボディ領域１２に接続される。例えば、第１の負荷接点構造１３は、半導体デバイス１のソース／エミッタ接点を含む。半導体ボディ領域１２から外に負荷電流を接続するために、半導体デバイス１は、第２の負荷接点構造１７（図１には図示せず）を含んでも良い。例えば、第２の負荷接点構造１７は、半導体デバイス１のドレイン／コレクタ接点を含む。
センサ接点構造２７が、第１の半導体領域１２１の電位とほぼ同一であるセンサ電極１４１の電位を受けるので、センサ接点構造２７は、図２に示されているように、少なくとも第１の半導体経路１５によって第１の負荷接点構造１３に電気的に接続されていると見なされても良い。等価回路５内において、第１の半導体経路１５は、第１の部分１５１及び第２の部分１５２に分割することができる。
第１の半導体経路１５の第１の部分１５１は、第２の半導体領域１２２の一部によって形成される。第１の部分１５１をまたがる電圧降下は、負荷電流に依存し、可変抵抗器によって表される。更に、第１の部分１５１は、第２の半導体領域１２２内の拡大又は減少する空間電荷領域の場合に、可変抵抗を示しても良い。
第１の半導体経路１５の第２の部分１５２は、第１の半導体領域１２１と第２の半導体領域１２２との間のトランジションによって形成される前記第１のｐｎ接合に対応し、従ってダイオードによって表される。
第２の負荷接点構造１７が半導体ボディ領域１２から外に負荷電流を接続できるように、半導体ボディ領域１２に含まれる第２の半導体経路１８が、第２の負荷接点構造１７に電気的に接続されている。第２の半導体経路１８は、第２の半導体領域１２２の少なくとも一部を含んでも良い。
図１に関連して既に詳述したように、センサ接点構造２７は、制御回路に接続されても良い。従って、制御回路は、半導体ボディ領域１２の第１の半導体領域１２１の電位ひいては活性領域の電位を判定し得る。
図３は、鉛直断面のセクションにおける半導体デバイス１の更なる実施形態を概略的に示す。この実施形態によれば、導電経路１６は、表面領域１１に含まれ、アイランド１６１を含み、アイランド１６１は、センサ電極１４１を第１の半導体領域１２１に電気的に接続する。アイランド１６１は、第１の負荷接点構造１３から電気的に絶縁される。
更に、第１のトレンチ１４の第１の誘電体１４２は、センサ電極１４１をまた第１の半導体領域１２１から電気的に絶縁する。例えば、第１の誘電体１４２は、センサ電極１４１をまた第１の半導体領域１２１から分離する。図３による実施形態において、第１の半導体領域１２１は、第１のトレンチ１４に隣接する２つのウェルを含む。下記において、これらの２つのウェルは、第１の半導体領域１２１と呼ばれる。実施形態において、第１の半導体領域１２１は、それぞれの第１の半導体経路１５によってのみ、第１の負荷接点構造１３にそれぞれ電気的に接続されている。
図３に示されている半導体デバイス１は、複数の第２のトレンチ２１を更に含み、各第２のトレンチ２１は、半導体ボディ領域１２の中に延び、制御電極２１１及び第２の誘電体２１２を含む。各制御電極２１１は、半導体デバイス１に供給される制御信号に依存して、負荷電流を制御するために配置される。各制御電極２１１は、第２の誘電体２１２によって、半導体ボディ領域１２から絶縁される。例えば、制御電極２１１は、半導体デバイス１のゲート電極を含む。
図３に示されている半導体デバイス１は、複数の第３のトレンチ２２を更に含み、各第３のトレンチ２２もまた、半導体ボディ領域１２の中に延び、フィールド電極２２１及び第３の誘電体２２２を含み、フィールド電極２２１は、第１の負荷接点構造１３に電気的に接続される。各フィールド電極２２１は、第３の誘電体２２２によって、半導体ボディ領域１２から電気的に絶縁される。
トレンチ１４、２１及び２２を互いにより容易に区別するために、第１のトレンチは、「Ｄ」（検出）でラベル付けされ、第２のトレンチは、「Ｇ」（ゲート）でラベル付けされ、第３のトレンチは、「Ｓ」（ソース）でラベル付けされる。
図３に示されている半導体デバイス１は、第１の導電型の電荷キャリアを含む第３の半導体領域１２３を更に含む。図３に示されているように、これらの第３の半導体領域１２３は、第１の負荷接点構造１３の第１の負荷接点１３１と電気的に接触する複数のそれぞれのウェルによって形成されても良い。実施形態によれば、第３の半導体領域１２３は、第１の導電型の半導体領域である。
図３に示されているように、各第１の負荷接点１３１は、それぞれの第３の半導体領域１２３と接触する多くの第１の負荷接点溝１３２を呈しても良い。
アイランド１６１と第１の負荷接点１３１との間に配置されたカプセル封止部１９は、アイランド１６１と第１の接点１３１との間の電気的絶縁を保証する。例えば、アイランド１６１は、負荷接点構造１３から電気的に絶縁され、従来の電気接点機構に従って第１の半導体領域１２１及びセンサ電極１４１の両方に電気的に接続される金属層を含む。
図３に示されている実施形態に従って要約すると、第１の領域１２１の電位、即ち、第１のトレンチ１４と、それに隣接する第３のトレンチ２２との間の電気的なフローティングメサの電位は、センサ電極１４１に電気的に接続されている。センサ電極１４１によって、電位は、センサ接点構造２７（図３には図示せず）に「伝達」される。
例えば、半導体デバイス１は、複数のかかるアイランド１６１を含み、これらの複数のアイランド１６１は、第１の負荷接点構造１３と接触するボンドフット（図３には図示せず）の位置を基準にして、表面領域１１に分配されても良い。
ここで、図４、図５、及び図６Ａ〜６Ｃに関連し、半導体デバイス１の表面領域１１の或る典型的な態様が説明される。図４〜図６Ｃは、それぞれ、１つ又は複数の実施形態に係る半導体デバイス１の水平断面のセクションを概略的に示し、図４は、図５に示されている領域Ａの態様を概略的に示す。
図４は、半導体デバイス１の実施形態の水平断面のセクションひいては半導体デバイス１の上面図を概略的に示す。図３に示されている実施形態と同様に、半導体デバイス１は、２つの第３のトレンチ２２によって隣接される第１のトレンチ１４を含む。第３のトレンチ２２の隣に、それぞれの第２のトレンチ２１が配置されている。
第２のトレンチ２１に含まれる制御電極２１１は、制御電極接触手段２４１によって電気的に接触されても良く、制御電極接触手段２４１は、それぞれの溝によって実現されても良い。制御電極接触手段２４１は、制御接点ランナー２４４によって互いに電気的に接続することができる。制御接点ランナー２４４は、半導体デバイス１を制御するためのドライバ（図示せず）によって（例えば前記制御信号を供給するゲートドライバによって）接触され得る制御接点構造２４の一部を形成しても良い。例えば、ドライバの制御信号出力は、制御接触パッド２４５（図５に示されている）によって、制御接点構造２４に電気的に接続されても良い。
同様に、第３のトレンチ２２に含まれるフィールド電極２２１は、フィールド電極接触手段１３７によって電気的に接触されても良く、フィールド電極接触手段１３７は、それぞれの溝によって実現されても良い。フィールド電極接触手段１３７は、第１の負荷接点金属１３３によって互いに電気的に接続することができる。第１の負荷接点金属１３３との電気接触を確立するために、第１の負荷接点ランナー１３４が、図５にもまた示されているように、オプションとして設けられても良い。図４はまた、第３の半導体領域１２３と接触する前記第１の負荷接点溝１３２を概略的に示す。
上記で説明したように、第１のトレンチ１４に含まれるセンサ電極１４１は、前記アイランド１６１（図４には図示せず、図３及び５に示す）によって、第１の半導体領域１２１に電気的に接続されても良い。第１のトレンチに含まれるセンサ電極１４１は、センサ電極接触手段２７４によって電気的に接触されても良く、センサ電極接触手段２７４は、溝によって実現されても良い。センサ接点構造２７は、電極接触手段２７４と電気的に接触するセンサ接点ランナー２７１を含んでも良い。第１の半導体領域１２１がセンサ電極１４１に電気的に接続されるので、センサ接点ランナー２７１は、第１の半導体領域１２１の電位とほぼ同じ電位を示す。
図５に関して、たとえ第１の負荷接点ランナー１３４、制御接点ランナー２４４、及びセンサ接点ランナー２７１が、それぞれのラインによってそれぞれ表されても、図４に示されているように、これらのランナーが、ゼロより大きな幅を確かに示しても良いことに留意されたい。第１の負荷接点ランナー１３４と制御接点ランナー２４４との間、制御接点ランナー２４４とセンサ接点ランナー２７１との間、及びセンサ接点ランナー２７１と第１の負荷接点金属１３３との間には、ランナー１３４、２４４、２７１及び第１の負荷接点金属１３３を互いに電気的に絶縁するためのカプセル封止用酸化物が配置されても良い。
第１の半導体領域１２１とセンサ電極１４１との間の電気接触を確立するために、図５に示されているように、複数の前記アイランド１６１が設けられても良い。各アイランド１６１は、それぞれの絶縁構造１６３によって、第１の負荷接点金属１３３から電気的に絶縁されても良い。更に、各アイランド１６１は、別個の、空間的に分離された導電領域を構成しても良い。
図４及び図５に説明された実施形態に従って要約すると、第１の領域１２１の電位、即ち第１のトレンチ１４と、これに隣接する第３のトレンチ２２との間の電気的なフローティングメサの電位は、センサ電極１４１に電気的に接続されている。センサ電極１４１によって、電位は、センサ接点構造２７のセンサ接点ランナー２７１に「伝達」される。
複数のアイランド１６１を位置付ける典型的な方法に関して、図６Ａ〜６Ｃを参照する。図６Ａに示されている実施形態によれば、アイランド１６１は、第１のトレンチ１４に沿って分配されても良く、アイランド１６１は、それぞれの絶縁構造１６３によって、第１の負荷接点金属１３３から電気的に絶縁される。絶縁構造１６３は、図３に示されているように、カプセル封止部１９の一部を形成しても良い。
代替又は追加として、アイランド１６１は、図６Ｃ及び図５に示されているパターン構造に従って配置されても良い。
幾つかのアイランド１６１に対する代替又は追加として、導電経路１６は、図６Ｃに示されているような、表面領域１１にも含まれるストライプ１６２を含んでも良い。ストライプ１６２は、第１の半導体領域１２１とセンサ電極１４１との間の電気接続を実現する。例えば、ストライプ１６２は、図６Ｂに示されている全チップ長さＬに沿って、第１の半導体領域１２１と電気的に接触する。絶縁構造１６３は、ストライプ１６２が、第１の負荷接点金属１３３から電気的に絶縁されることを保証する。
図５に示されているように、センサ接点構造２７は、センサ接触パッド２７２を更に含んでも良い。例えば、このセンサ接触パッド２７２は、前記制御回路に電気的に接続されるボンドワイヤ（図示せず）によって接触されても良い。代替として、制御回路は、センサ接点構造２７内に含まれても良い。従って、半導体デバイス１は、かかる制御回路をモノリシックに集積することができる。代替として、制御回路は、センサ接点構造２７上に実装されても良い。制御回路の典型的な実施形態が、他の図に関連して説明される。
制御接触パッド２４５及びセンサ接触パッド２７２の位置は、交換されても良い。
図７は、半導体デバイス１の別の実施形態の断面図におけるセクションを概略的に示す。この実施形態において、導電経路１６は、第１のトレンチ１４の側壁内に囲まれる第１のプラグ１６４によって実現される。換言すれば、第１のプラグ１６４は、センサ電極１４１を第１の領域１２１に電気的に接続する導電経路１６を実現するために、第１のトレンチ１４の第１の誘電体１４２を遮る。更に、表面領域１１内に含まれる第１のカプセル封止用手段２５１及び第２のカプセル封止用手段２５２が、センサ電極１４１を第１の負荷接点１３１から電気的に絶縁する。
第１のトレンチ１４に隣接する第３のトレンチ２２の第３の誘電体２２２は、第１の半導体領域１２１をフィールド電極２２１から電気的に絶縁する。この実施形態において、アイランド１６１もストライプ１６２も、センサ電極１４１と第１の半導体領域１２１との間の電気接触を実現するためには必要とされない。
図７においてＶＤと呼ばれる、センサ電極１４１の電位は、センサ接点構造２７（図７には図示せず）によって受けることができる。
図８は、半導体デバイス１の更に別の実施形態の断面図におけるセクションを概略的に示す。この実施形態において、導電経路１６は、第１のトレンチ１４の一部である第１のプラグ１６４を含む。第１のプラグ１６４は、センサ電極１４１が第１の半導体領域１２１に電気的に接続されるように、第１のトレンチの第１の誘電体１４２を遮る。更に、表面領域１１内に含まれる第１のカプセル封止用手段２５１及び第２のカプセル封止用手段２５２は、第１の半導体領域１２１を第１の負荷接点１３１から電気的に絶縁する。
第１の半導体領域１２１は、第３のトレンチ２２の一部であるフィールド電極プラグ２２３によって、第３のトレンチ２２のフィールド電極２２１に更に電気的に接続される。換言すれば、フィールド電極プラグ２２３は、第１の半導体領域１２１がフィールド電極２２１に電気的に接続されるように、第３のトレンチの第３の誘電体２２２を遮る。
図８に示されている実施形態によれば、第１の半導体領域１２１は、第１のセクション１２１−２及び第２のセクション１２１−３を含み、第２のセクション１２１−３は、第１の導電型の電荷キャリアを含んでも良く、第１のセクション１２１−２は、第２の導電型の電荷キャリアを含んでも良い。この実施形態において、センサ電極１４１は、第１の半導体経路１５及びフィールド電極２２１によって、第１の負荷接点構造１３（図８には図示せず）に電気的に接続されている。第１の半導体経路１５は、第１のセクション１２１−２及び第２のセクション１２１−３の両方を横切る。前の図１〜７に典型的に示されている実施形態に関連して説明したように、フィールド電極２２１は、第１の負荷接点構造１３に電気的に接続されても良い。
従って、第１のセクション１２１−２と第２のセクション１２１−３との間のトランジションは、第２のｐｎ接合を形成し得る。図８に示されているように、第１のプラグ１６４は、第１のセクション１２１−２とのみ接触し、第２のセクション１２１−３とは接触せず、フィールド電極プラグ２２３は、第２のセクション１２１−３とのみ接触し、第１のセクション１２１−２とは接触していない。
第１の半導体領域１２１は、絶縁された半導体領域１２４と更に接触する。第１の誘電体１４２及び第３の誘電体２２２は、絶縁された半導体領域１２４と、第１のセクション１２１−２及び第２のセクション１２１−３を含む第１の半導体領域１２１との両方を、第２の半導体領域１２２から電気的に絶縁する。換言すれば、第１の誘電体１４２及び第３の誘電体２２２は、絶縁された半導体領域１２４と、第１のセクション１２１−２及び第２のセクション１２１−３を含む第１の半導体領域１２１との両方を、第２の半導体領域１２２から分離する。従って、第１の半導体領域１２１は、第２の半導体領域１２２から絶縁され得る。
例えば、センサ電極１４１の電位及びフィールド電極２２１の電位の両方を測定することによって、第２のｐｎ接合をまたがる電圧降下が、センサ電極１４１及びフィールド電極２２１に電気的に接続された制御回路によって判断され得る。第２のｐｎ接合をまたがる電圧降下が、半導体ボディ領域１２の温度に依存するので、半導体ボディ領域１２の温度は、図８に概略的に示されているような構造を用いることによって、判定することができる。
例えば、絶縁された半導体領域１２４と同様に、第１の半導体領域１２１の第１のセクション１２１−２及び第２のセクション１２１−３の両方は、単結晶材料を含む。更に、第１の半導体領域１２１の第１のセクション１２１−２は、第２の半導体領域１２２と同じ材料からなっても良く、第１の半導体領域１２１の第２のセクション１２１−３は、半導体ボディ領域１２の第３の半導体領域１２３（図８には図示せず）の材料と同一の材料からなっても良い。従って、第２のｐｎ接合をまたがる電圧降下は、負荷電流を伝導する半導体ボディ領域１２のかかる領域の温度を示す。
第１のセクション１２１−２及び第２のセクション１２１−３によって第２のｐｎ接合を形成する代わりに、第１のセクション１２１−２及び第２のセクション１２１−３の少なくとも１つは、それが、例えば、セレニウム（Ｓｅ）ドーピング又は硫黄（Ｓ）ドーピングなどの不純物ドーピングによって、又は第１のセクション１２１−２及び／若しくは第２のセクション１２１−３を金属材料で形成することによって固有抵抗を示すように設計されても良い。
図９は、半導体デバイス１の更に別の実施形態の鉛直断面におけるセクションを概略的に示す。図９に示されている半導体デバイス１の一般的な構成は、図３に示されている実施形態に関連して既に説明された構成にほぼ対応する。従って、導電経路１６は、センサ電極１４１を第１の半導体領域１２１に電気的に接続する前記アイランド１６１を含む。
図９に示されている実施形態において、第１の半導体領域１２１は、第１の半導体領域１２１の上部に接触セクション１２１−１を含む。例えば、これらの接触セクション１２１−１は、第１の半導体領域１２１の高度にドープされたｎ領域又は高度にドープされたｐ領域である。しかしながら、これらの接触セクション１２１−１は、オプションとしてのみ実現される。また、第３の半導体領域１２３は、それらのそれぞれの上部に、対応する接触セクション１２３−１を含む。また、第３の半導体領域１２３のこれらの接触セクション１２３−１は、高度にドープされたｎ領域とすることができる。従って、半導体デバイス１を製造する場合に、第１の半導体領域１２１及び第３の半導体領域１２３の両方は、同じ処理ステップ内で製造することができる。また、第１のトレンチ１４は、第２のトレンチ２１及び／又は第３のトレンチ２２と同じ空間的寸法を示しても良い。従って、半導体デバイスを製造する場合に、第１のトレンチ１４並びに第２のトレンチ２１及び／又は第３のトレンチ２２は、両方とも同じ処理ステップ内で製造することができる。
図９に示されている半導体デバイス１の実施形態によれば、センサ抵抗器２６が、第１の負荷接点構造１３をセンサ電極１４１に電気的に接続する。図９に概略的に示されている第１の測定ポイント２７３において、第１の領域１２１の電位とほぼ同一であり図９においてＶＤと呼ばれるセンサ電極１４１の電位を判定することができる。第２の測定ポイント１３６において、第１の負荷接点構造１３の電位、即ち図９においてＶＳと呼ばれる第１の負荷接点１３１の電位を判定することができる。
第１の負荷接点構造１３とセンサ電極１４１との間の電圧降下ＩＶＤ―ＶＳＩは、負荷電流及びセンサ抵抗器２６の抵抗に依存する。したがって、センサ抵抗器２６の抵抗を知り、前記電圧降下ＩＶＤ−ＶＳＩを判定すれば、半導体ボディ領域１２を通って流れる負荷電流は判定することができる。図９に示されている略図とは異なり、センサ抵抗器２６はまた、他の目的には使用されない利用可能なトレンチ（図９には図示せず）によって、モノリシックに集積されても良い。追加又は代替として、センサ抵抗器２６は、半導体ボディ領域１２の外部に、例えば図５に概略的に表現されているように、センサ接触パッド２７２と第１の負荷接点金属１３３との間に配置することができる。
図１０は、半導体コンポーネント６の実施形態の鉛直断面におけるセクションを概略的に示す。半導体コンポーネント６の上部は、図３及び図９に関連して既に説明された構成にほぼ対応する構成を示す。更に、半導体コンポーネント６の半導体ボディ領域１２は、フィールドストップ層１２５、及びフィールドストップ層１２５に隣接するコレクタ層１２６を含む。半導体ボディ領域１２は、第２の負荷接点層１７１によって終端され、第２の負荷接点層１７１は、図２に関連して既に例として言及した第２の負荷接点構造１７の一部とすることができる。第２の負荷接点構造１７は、半導体ボディ領域１２から外に負荷電流を接続するために配置される。例えば、コレクタ層１２６は、第１の導電型の電荷キャリアを含み、フィールドストップ層１２５は、第２の導電型の電荷キャリアを含む。
半導体コンポーネント６の構造は、例えばＩＧＢＴ、例えばストライプセル構成ＩＧＢＴ、縦型ＭＯＳＦＥＴなどを構成するために用いられても良い。
半導体コンポーネント６の第１の半導体領域１２１は、少なくとも前記第１の半導体経路１５によって、第１の負荷接点構造１３に電気的に接続されている。更に、第１の半導体領域１２１は、少なくとも第２の半導体経路１８によって、第２の負荷接点構造１７に電気的に接続されている。即ち、センサ電極１４１は、第１の負荷接点構造１３からも、第２の負荷接点構造１７からも電気的に絶縁されない。
図１１は、制御回路３に接続された並列回路４の実施形態を概略的に示す。制御回路３は、保護機能を実行するために配置されても良い。並列回路４は、例えば、図１０に示されているような実施形態に係る半導体コンポーネント６と同様に、半導体コンポーネント６と並列に接続された更なる半導体コンポーネント６’を含む。半導体コンポーネント６及び６’のそれぞれは、互いに空間的に分離される。例えば、半導体コンポーネント６及び６’は、それぞれ、別個のハウジングを含んでも良い。
制御回路３は、半導体６の動作を制御するために、半導体コンポーネント６の第２のトレンチ２１の制御電極２１１に接続されている。例えば、制御回路３は、図５に関連して既に言及した制御接触パッド２４５に電気的に接続されている。従って、制御回路３は、制御接触パッド２４５を介して、半導体コンポーネント６の制御電極２１１に制御信号を供給し得る。同じ制御信号はまた、更なる半導体コンポーネント６’によって受信される。これらの更なる半導体コンポーネント６’のそれぞれはまた、それぞれの更なる半導体コンポーネント６’内に含まれる対応する制御電極に電気的に接続される対応する制御接触パッド２４５’を含んでも良い。例えば、制御回路３は、半導体コンポーネント６の温度が所定の閾値を超えた場合に、且つ／又は半導体コンポーネント６によって伝導される負荷電流が所定の閾値を超えた場合に、半導体コンポーネント６及び更なる半導体コンポーネント６’をオフにするように構成されても良い。
更なる半導体コンポーネント６’は、図１０に示されている半導体コンポーネント６と類似の構成を示しても良い。しかしながら、更なる半導体コンポーネント６’は、導電経路によって第１の半導体領域に電気的に接続される、第１のトレンチに含まれるそれぞれのセンサ電極を必ずしも含まなければならない必要はない。例えば、第１の半導体コンポーネント６’は、第１のトレンチ１４の代わりに、更なる制御電極２１１を含むそれぞれの更なる第２のトレンチ２１をそれぞれ含む。アイランド１６１の代わりに、図１０に示されている２つの第１の半導体領域１２１ではなく更なる第３の半導体領域１２３と電気的に接触する更なる第１の負荷接点１３１が設けられも良い。従って、更なる半導体コンポーネント６’はまた、前記センサ接点構造２７を必ずしも含まない。別の実施形態において、更なる半導体コンポーネント６’はまた、導電経路によって第１の半導体領域に電気的に接続される、第１のトレンチに含まれるそれぞれのセンサ電極を含む。即ち、前記他の実施形態において、更なる半導体コンポーネント６’は、半導体コンポーネント６の構造とほぼ同一の構造を示す。
しかしながら、図１１に示されている並列回路４の実施形態において、ただ１つのコンポーネント、即ち半導体コンポーネント６は、図１０に典型的に示されている構造と、センサ接触パッド２７２を含む対応するセンサ接点構造２７と、を示す。センサ接触パッド２７２は、制御回路３に電気的に接続されている。従って、制御回路３は、センサ電極１４１の電位を判定することが可能であり、従って、半導体コンポーネント６の温度及び／又は負荷電流を判定し得る。例えば、温度が所定の閾値を超え、且つ／又は負荷電流が所定の閾値を超えた場合に、制御回路３は、対応する制御信号を制御接触パッド２４５及び更なる制御接触パッド２４５’に供給することによって、半導体コンポーネント６及び更なる半導体コンポーネント６’の両方のターンオフを引き起こしても良い。
換言すれば、並列回路４の半導体コンポーネント６及び更なる半導体コンポーネント６’を保護するために、コンポーネント６及び６’の１つが図１０に示されているような構造を示すことだけが必要である。更なる半導体コンポーネント６’は、前記センサ接点構造２７も、センサ電極１４１を含む前記第１のトレンチ１４も、対応する第１及び第２の半導体経路１５及び１８も、前記導電経路１６も含む必要がない。導電経路１６が前記アイランド１６１を含むことを図１０がたとえ示したとしても、導電経路１６がまた、図７及び図８に関連して説明された第１のプラグ１６４によって形成され得ることに留意されたい。図１１は、半導体コンポーネント６−６’の１つにおける半導体ボディ領域１２の活性領域の電位に基づいた保護機能を提供できるために、半導体コンポーネント６及び６’の並列回路４内において、これらの半導体コンポーネント６及び６’の１つだけが、先の図に関連して典型的に説明された構造を示す必要があるという一般概念をかなり概略的に示す。
図１２は、半導体装置７の実施形態を概略的に示す。半導体装置７は、半導体コンポーネント６、例えば図１０に示されているような半導体コンポーネント６を含む。
制御信号２４３が、制御接点構造２４によって、制御電極２１１に供給される。制御接点構造２４は、抵抗２４２を示しても良い。例えば、第２の負荷接点構造１７は、インダクタンスなどの電気的負荷（図１２には図示せず）に接続されている。第１の負荷接点構造１３は、グランド３５に接続されている。センサ接点構造２７は、センサ電極１４１の電位を制御回路３に供給する。
具体的には、制御回路３は、制御トランジスタ３１、例えばＭＯＳトランジスタを含み、センサ電極１４１の電位は、制御トランジスタ３１の制御入力部３１１に供給される。制御トランジスタ３１の負荷出力部３１３は、グランド３５に接続されている。制御トランジスタ３１の負荷入力部３１２は、制御ダイオード３２及び制御ツェナーダイオード３３（Ｚダイオードとも呼ばれる）によって、制御接点構造２４に電気的に接続されても良い。従って、制御トランジスタ３１の動作は、センサ電極１４１の電位によって直接制御され、センサ電極１４１の電位は、第１の半導体領域１２１の電位とほぼ同一である。制御回路３が、制御電極２１１に更に電気的に接続されるので、制御回路３は、センサ電極１４１の電位に依存して、半導体コンポーネント６の動作を制御しても良い。
制御回路３の動作の更なるオプションの態様に関して、特許文献１が参照され、前記文献の内容が、参照することにより、その全体が本明細書の一部をなす。
制御回路３は、半導体コンポーネント６にモノリシックに集積されても良い。代替として、制御回路３は、半導体コンポーネント６の外部に（即ち、半導体コンポーネント６の半導体基板上ではない）配置されても良い。それでも、制御回路３及び半導体コンポーネント６は、同じハウジング（図示せず）内に含むことができる。
上記において、幾つかの図面は、第１のトレンチ１４が、２つの第２のトレンチ２１によって又は２つの第３のトレンチ２２によって隣接されることを示した。しかしながら、他の実施形態において、第１のトレンチ１４に隣接する第２のトレンチ２１又は第３のトレンチ２２の代わりに、更なる第１のトレンチがまたあっても良い。
上記において、半導体デバイス、半導体コンポーネント、及び半導体装置に関する実施形態が説明された。例えば、これらの実施形態は、シリコン（Ｓｉ）に基づいている。従って、単結晶半導体領域又は層、例えば、典型的な実施形態の半導体領域１２１、１２１−２、１２１−３、１２２、１２３、１２３−１、１２４は、典型的には単結晶Ｓｉ領域又はＳｉ層である。他の実施形態において、多結晶又はアモルファスシリコンが用いられても良い。
しかしながら、半導体ボディ領域１２が、半導体デバイス／コンポーネント／装置を製造するのに適した任意の半導体材料で作製できることを理解されたい。かかる材料の例は、限定するわけではないが、幾つか名前を挙げれば、シリコン（Ｓｉ）又はゲルマニウム（Ｇｅ）などの元素半導体材料と、シリコンカーバイド（ＳｉＣ）又はシリコンゲルマニウム（ＳｉＧｅ）などのＩＶ族化合物半導体材料と、ガリウムナイトライド（ＧａＮ）、ガリウムヒ素（ＧａＡｓ）、ガリウムリン（ＧａＰ）、インジウムリン（ＩｎＰ）、インジウムガリウムリン（ＩｎＧａＰａ）、アルミニウムガリウムナイトライド（ＡｌＧａＮ）、アルミニウムインジウムナイトライド（ＡｌＩｎＮ）、インジウムガリウムナイトライド（ＩｎＧａＮ）、アルミニウムガリウムインジウムナイトライド（ＡｌＧａＩｎＮ）、インジウムガリウムヒ素リン（ＩｎＧａＡｓＰ）などの２元、３元又は４元ＩＩＩ−Ｖ族半導体材料と、カドミウムテルル（ＣｄＴｅ）及び水銀カドミウムテルル（ＨｇＣｄＴｅ）などの２元又は３元ＩＩ−ＶＩ半導体材料とを含む。前述の半導体材料はまた、ホモ接合半導体材料と呼ばれる。２つの異なる半導体材料を組み合わせる場合に、ヘテロ接合半導体材料が形成される。ヘテロ接合半導体材料の例は、限定するわけではないが、アルミニウムガリウムナイトライド（ＡｌＧａＮ）−アルミニウムガリウムインジウムナイトライド（ＡｌＧａＩｎＮ）、インジウムガリウムナイトライド（ＩｎＧａＮ）−アルミニウムガリウムインジウムナイトライド（ＡｌＧａＩｎＮ）、インジウムガリウムナイトライド（ＩｎＧａＮ）−ガリウムナイトライド（ＧａＮ）、アルミニウムガリウムナイトライド（ＡｌＧａＮ）−ガリウムナイトライド（ＧａＮ）、インジウムガリウムナイトライド（ＩｎＧａＮ）−アルミニウムガリウムナイトライド（ＡｌＧａＮ）、シリコン−シリコンカーバイド（ＳｉｘＣ１−ｘ）及びシリコン−ＳｉＧｅヘテロ接合半導体材料を含む。パワー半導体用途のために、現在は主としてＳｉ、ＳｉＣ、ＧａＡｓ及びＧａＮ材料が用いられる。
具体的には、カプセル封止部１９は、イミドを含むか、又はイミドからなっても良い。前記アイランド１６１及び前記第１の負荷接点１３１は、必ずしも同じ材料からならなければならない必要はない。例えば、第１の負荷接点１３１は、銅を含むか、又は銅からなっても良く、アイランド１６１は、チタン（Ｔｉ）などの障壁材料を含むか、又は障壁材料からなっても良い。センサ電極１４１は、ポリシリコンを含むか、又はポリシリコンからなっても良い。第１のプラグ１６４及び／又はフィールド電極プラグ２２３は、チタン（Ｔｉ）及び／若しくはタングステン（Ｗ）などの障壁材料を含むか、又は障壁材料からなっても良い。
「下」、「下方」、「下部」、「上方」、「上部」などの空間的な相対語は、第２の要素に対する一要素の位置決めを示すための説明の容易さのために用いられる。これらの用語は、図に表現された向きとは異なる向きに加えて、それぞれのデバイスの異なる向きを包含するように意図されている。更に、「第１の」、「第２の」などの用語もまた、様々な要素、領域、セクション等を示すために用いられ、且つまた限定的であるようには意図されていない。同様の用語は、説明の全体を通して同様の要素を指す。
本明細書で用いられているように、用語「有する」、「含む（ｃｏｎｔａｉｎｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、「含む（ｃｏｍｐｒｉｓｉｎｇ）」、「示す」などは、言及された要素又は特徴の存在を示すオープンエンドの用語であり、追加の要素又は特徴を排除しない。「ａ」、「ａｎ」及び「ｔｈｅ」は、文脈が明白に別段の指示をしていない限り、単数と同様に複数も含むように意図されている。
上記の範囲の変形形態及び適用形態を念頭において、本発明が、前述の説明によって限定されず、添付の図面によっても限定されないことを理解されたい。その代わりに、本発明は、特許請求の範囲及びそれらの法的均等物によってのみ限定される。
１ 半導体デバイス
３ 制御回路
４ 並列回路
５ 等価回路
６、６’ 半導体コンポーネント
７ 半導体装置
１１ 表面領域
１２ 半導体ボディ領域
１３ 第１の負荷接点構造
１４ 第１のトレンチ
１５ 第１の半導体経路
１６ 導電経路
１７ 第２の負荷接点構造
１８ 第２の半導体経路
１９ カプセル封止部
２１ 第２のトレンチ
２２ 第３のトレンチ
２４ 制御接点構造
２６ センサ抵抗器
２７ センサ接点構造
３１ 制御トランジスタ
３２ 制御ダイオード
３３ 制御ツェナーダイオード
３５ グランド
１２１ 第１の半導体領域
１２１−２ 第１の半導体領域の第１のセクション
１２１−３ 第１の半導体領域の第２のセクション
１２２ 第２の半導体領域
１２３ 第３の半導体領域
１２３−１ 接触セクション
１２４ 絶縁された半導体領域
１２５ フィールドストップ層
１２６ コレクタ層
１３１ 第１の負荷接点
１３２ 第１の負荷接点溝
１３３ 第１の負荷接点金属
１３４ 第１の負荷接点ランナー
１３６ 第２の測定ポイント
１３７ フィールド電極接触手段
１４１ センサ電極
１４２ 第１の誘電体
１５１ 第１の半導体経路の第１の部分
１５２ 第１の半導体経路の第２の部分
１６１ アイランド
１６２ ストライプ
１６３ 絶縁構造
１６４ 第１のプラグ
１７１ 第２の負荷接点層
２１１ 制御電極
２１２ 第２の誘電体
２２１ フィールド電極
２２２ 第３の誘電体
２２３ フィールド電極プラグ
２４１ 制御電極接触手段
２４２ 抵抗
２４３ 制御信号
２４４ 制御接点ランナー
２４５、２４５’ 制御接触パッド
２５１ 第１のカプセル封止用手段
２５２ 第２のカプセル封止用手段
２７１ センサ接点ランナー
２７２ センサ接触パッド
２７３ 第１の測定ポイント
２７４ センサ電極接触手段
３１１ 制御入力部
３１２ 負荷入力部
３１３ 負荷出力部

Claims (20)

  1. 半導体ボディ領域及び表面領域を含む半導体デバイスであって、前記半導体ボディ領域が、第１の導電型の電荷キャリアを含む第１の半導体領域を含み、且つ第２の導電型の電荷キャリアを含む第２の半導体領域を含み、前記半導体デバイスが、
    前記表面領域に含まれ、負荷電流を前記半導体ボディ領域に供給するように配置されている第１の負荷接点構造と、
    前記半導体ボディ領域の中に延び、センサ電極及び第１の誘電体を含む第１のトレンチであって、前記第１の誘電体が、前記センサ電極を前記第２の半導体領域から電気的に絶縁する第１のトレンチと、
    前記センサ電極を前記第１の半導体領域に電気的に接続する導電経路と、
    第１の半導体経路であって、前記第１の半導体領域が、少なくとも前記第１の半導体経路によって、前記第１の負荷接点構造に電気的に接続される第１の半導体経路と、
    を更に含み、
    前記半導体デバイスが、前記表面領域に含まれ、前記センサ電極の電位を受けるように配置されているセンサ接点構造を更に含み、
    前記第１の半導体領域が、前記半導体ボディ領域の電気的なフローティング領域を含む半導体デバイス。
  2. 前記第１の半導体経路が、前記半導体ボディ領域内に含まれ、第１の部分及び第２の部分を含み、前記第１の半導体経路の前記第１の部分が、少なくとも前記負荷電流の一部を伝導するために配置される、請求項１に記載の半導体デバイス。
  3. 前記第１の半導体経路の前記第１の部分が、前記負荷電流に依存する電圧降下を示す、請求項２に記載の半導体デバイス。
  4. 前記第１の半導体経路の前記第２の部分が、第１のｐｎ接合を含み、前記第１のｐｎ接合が、前記第１の半導体領域と前記第２の半導体領域との間のトランジションによって形成される、請求項２に記載の半導体デバイス。
  5. 第２の負荷接点構造を更に含み、前記第２の負荷接点構造が、前記半導体ボディ領域から外に前記負荷電流を接続するために配置される、請求項１に記載の半導体デバイス。
  6. 第２の半導体経路を更に含み、前記第１の半導体領域が、少なくとも前記第２の半導体経路によって、前記第２の負荷接点構造に電気的に接続され、前記第２の半導体経路が、前記半導体ボディ領域内に含まれる、請求項５に記載の半導体デバイス。
  7. 前記センサ接点構造が、制御回路に電気的に接続されるために配置される、請求項１に記載の半導体デバイス。
  8. センサ抵抗器を更に含み、前記センサ抵抗器が、前記第１の負荷接点構造を前記センサ電極に電気的に接続する、請求項１に記載の半導体デバイス。
  9. 前記導電経路が、前記表面領域に含まれ、少なくとも１つのアイランドを含み、前記少なくとも１つのアイランドが、前記センサ電極を前記第１の半導体領域に電気的に接続し、前記第１の誘電体が、前記センサ電極を前記第１の半導体領域から電気的に絶縁する、請求項１に記載の半導体デバイス。
  10. 前記導電経路が、前記表面領域に含まれ、少なくとも１つのストライプを含み、前記少なくとも１つのストライプが、前記センサ電極を前記第１の半導体領域に電気的に接続し、前記第１の誘電体が、前記センサ電極を前記第１の半導体領域から電気的に絶縁する、請求項１に記載の半導体デバイス。
  11. 絶縁構造を更に含み、前記絶縁構造が、前記少なくとも１つのアイランドを前記第１の負荷接点構造から電気的に絶縁する、請求項９に記載の半導体デバイス。
  12. 半導体ボディ領域及び表面領域を含む半導体デバイスであって、前記半導体ボディ領域が、第１の導電型の電荷キャリアを含む第１の半導体領域を含み、且つ第２の導電型の電荷キャリアを含む第２の半導体領域を含み、前記半導体デバイスが、
    前記表面領域に含まれ、負荷電流を前記半導体ボディ領域に供給するように配置されている第１の負荷接点構造と、
    前記半導体ボディ領域の中に延び、センサ電極及び第１の誘電体を含む第１のトレンチであって、前記第１の誘電体が、前記センサ電極を前記第２の半導体領域から電気的に絶縁する第１のトレンチと、
    前記センサ電極を前記第１の半導体領域に電気的に接続する導電経路と、
    第１の半導体経路であって、前記センサ電極が、少なくとも前記第１の半導体経路によって、前記第１の負荷接点構造に電気的に接続されている第１の半導体経路と、
    を更に含み、
    前記半導体デバイスが、前記表面領域に含まれ、前記センサ電極の電位を受けるように配置されているセンサ接点構造を含み、
    前記第１の半導体領域が、前記半導体ボディ領域の電気的なフローティング領域を含む半導体デバイス。
  13. 前記導電経路が、第１のプラグを含み、前記第１のプラグが、前記第１のトレンチの一部であり、前記センサ電極を前記第１の半導体領域に電気的に接続する、請求項１２に記載の半導体デバイス。
  14. 前記第１の半導体領域が、第１のセクション及び第２のセクションを含み、前記第１のセクションが、前記第２の導電型の電荷キャリアを含み、前記第２のセクションが、前記第１の導電型の電荷キャリアを含み、前記第１の半導体経路が、前記第１のセクション及び前記第２のセクションの両方を横切る、請求項１２に記載の半導体デバイス。
  15. 前記第１の半導体領域が、前記第２の半導体領域から電気的に絶縁される、請求項１２に記載の半導体デバイス。
  16. 半導体ボディ領域及び表面領域を含む半導体コンポーネントを有する半導体装置であって、前記半導体ボディ領域が、第１の導電型の電荷キャリアを含む第１の半導体領域を含み、且つ第２の導電型の電荷キャリアを含む第２の半導体領域を含み、前記半導体コンポーネントが、
    前記表面領域に含まれ、負荷電流を前記半導体ボディ領域に供給するように配置されている第１の負荷接点構造と、
    前記半導体ボディ領域の中に延び、センサ電極及び第１の誘電体を含む第１のトレンチであって、前記第１の誘電体が、前記センサ電極を前記第２の半導体領域から電気的に絶縁する第１のトレンチと、
    前記センサ電極を前記第１の半導体領域に電気的に接続する導電経路と、
    第１の半導体経路であって、前記第１の半導体領域が、少なくとも前記第１の半導体経路によって、前記第１の負荷接点構造に電気的に接続されている第１の半導体経路と、
    前記半導体ボディ領域の中に延びる少なくとも１つの第２のトレンチであって、前記少なくとも１つの第２のトレンチが、制御電極及び第２の誘電体を含み、前記制御電極が、制御信号に依存して前記負荷電流を制御するために配置され、前記第２の誘電体が、前記制御電極を前記半導体ボディ領域から電気的に絶縁する少なくとも１つの第２のトレンチと、
    を更に含み、
    前記半導体コンポーネントが、前記表面領域に含まれ、前記センサ電極の電位を受けるように配置されているセンサ接点構造を更に含み、
    前記第１の半導体領域が、前記半導体ボディ領域の電気的なフローティング領域を含む半導体装置。
  17. 前記半導体ボディ領域の中に延びる少なくとも１つの第３のトレンチであって、前記少なくとも１つの第３のトレンチが、フィールド電極及び第３の誘電体を含み、前記フィールド電極が、前記第１の負荷接点構造に電気的に接続され、前記第３の誘電体が、前記フィールド電極を前記半導体ボディ領域から電気的に絶縁する少なくとも１つの第３のトレンチを更に含む、請求項１６に記載の半導体装置。
  18. 前記第１のトレンチが、２つの第２のトレンチ又は２つの第３のトレンチによって隣接される、請求項１６に記載の半導体装置。
  19. 第２の負荷接点構造及び第２の半導体経路を更に含み、前記第２の負荷接点構造が、前記半導体ボディ領域から外に前記負荷電流を接続するために配置され、前記第１の半導体領域が、少なくとも前記第２の半導体経路によって、前記第２の負荷接点構造に電気的に接続されている、請求項１６に記載の半導体装置。
  20. 制御回路を更に含み、前記制御回路が、前記センサ電極の電位に依存して前記負荷電流を制御するために配置される、請求項１６に記載の半導体装置。
JP2015195649A 2014-10-02 2015-10-01 活性領域にセンサ電位が与えられた半導体デバイス Active JP6133373B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014220056.3 2014-10-02
DE102014220056.3A DE102014220056B4 (de) 2014-10-02 2014-10-02 Halbleiterbauelement mit Sensorpotential im aktiven Gebiet

Publications (2)

Publication Number Publication Date
JP2016105460A true JP2016105460A (ja) 2016-06-09
JP6133373B2 JP6133373B2 (ja) 2017-05-24

Family

ID=55531092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015195649A Active JP6133373B2 (ja) 2014-10-02 2015-10-01 活性領域にセンサ電位が与えられた半導体デバイス

Country Status (3)

Country Link
US (1) US10096531B2 (ja)
JP (1) JP6133373B2 (ja)
DE (1) DE102014220056B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019519182A (ja) * 2016-04-28 2019-07-04 マシイネンフアブリーク・ラインハウゼン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 結合部の温度と電流の検知

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016113183B4 (de) * 2016-07-18 2021-02-11 Infineon Technologies Austria Ag Leistungshalbleitervorrichtung mit einer Feldelektrode und Schaltleistungsvorrichtung
DE102016117264B4 (de) 2016-09-14 2020-10-08 Infineon Technologies Ag Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11266016A (ja) * 1998-01-13 1999-09-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH11274477A (ja) * 1998-01-22 1999-10-08 Mitsubishi Electric Corp 絶縁ゲート型半導体装置
US20050194635A1 (en) * 2003-12-30 2005-09-08 Infineon Technologies Ag Semiconductor component
JP2005277122A (ja) * 2004-03-25 2005-10-06 Toyota Central Res & Dev Lab Inc 半導体装置
JP2009081168A (ja) * 2007-09-25 2009-04-16 Toyota Motor Corp 半導体装置とその内部における電界強度の計測方法
JP2009188335A (ja) * 2008-02-08 2009-08-20 Fuji Electric Device Technology Co Ltd 半導体装置
JP2011049272A (ja) * 2009-08-26 2011-03-10 Toyota Motor Corp 半導体装置
JP2013211374A (ja) * 2012-03-30 2013-10-10 Renesas Electronics Corp 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10123818B4 (de) 2001-03-02 2006-09-07 Infineon Technologies Ag Anordnung mit Schutzfunktion für ein Halbleiterbauelement
US7452777B2 (en) * 2006-01-25 2008-11-18 Fairchild Semiconductor Corporation Self-aligned trench MOSFET structure and method of manufacture
US8564053B2 (en) * 2009-11-20 2013-10-22 Force Mos Technology Co., Ltd. Trench MOSFET with trenched floating gates in termination
US8854065B2 (en) 2012-01-13 2014-10-07 Infineon Technologies Austria Ag Current measurement in a power transistor
US8928066B2 (en) 2013-02-04 2015-01-06 Infineon Technologies Austria Ag Integrated circuit with power and sense transistors

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11266016A (ja) * 1998-01-13 1999-09-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH11274477A (ja) * 1998-01-22 1999-10-08 Mitsubishi Electric Corp 絶縁ゲート型半導体装置
US20050194635A1 (en) * 2003-12-30 2005-09-08 Infineon Technologies Ag Semiconductor component
JP2005277122A (ja) * 2004-03-25 2005-10-06 Toyota Central Res & Dev Lab Inc 半導体装置
JP2009081168A (ja) * 2007-09-25 2009-04-16 Toyota Motor Corp 半導体装置とその内部における電界強度の計測方法
JP2009188335A (ja) * 2008-02-08 2009-08-20 Fuji Electric Device Technology Co Ltd 半導体装置
JP2011049272A (ja) * 2009-08-26 2011-03-10 Toyota Motor Corp 半導体装置
JP2013211374A (ja) * 2012-03-30 2013-10-10 Renesas Electronics Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019519182A (ja) * 2016-04-28 2019-07-04 マシイネンフアブリーク・ラインハウゼン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 結合部の温度と電流の検知

Also Published As

Publication number Publication date
US20160099188A1 (en) 2016-04-07
DE102014220056B4 (de) 2019-02-14
DE102014220056A1 (de) 2016-04-07
JP6133373B2 (ja) 2017-05-24
US10096531B2 (en) 2018-10-09

Similar Documents

Publication Publication Date Title
US10930772B2 (en) IGBT having a barrier region
US11682700B2 (en) Power semiconductor device with dV/dt controllability and low gate charge
US11610986B2 (en) Power semiconductor switch having a cross-trench structure
US9450019B2 (en) Power semiconductor device, manufacturing method therefor, and method for operating the power semiconductor device
US20180114830A1 (en) High Voltage Termination Structure of a Power Semiconductor Device
JP6133373B2 (ja) 活性領域にセンサ電位が与えられた半導体デバイス
US11848354B2 (en) Diode structure of a power semiconductor device
CN109638075B (zh) 功率半导体器件的高电压终止结构
US10411126B2 (en) Semiconductor device having a first through contact structure in ohmic contact with the gate electrode
US9899504B2 (en) Power semiconductor transistor having increased bipolar amplification
US10199291B2 (en) Sensor for a semiconductor device
CN107634091B (zh) 具有场电极的功率半导体器件
US11011629B2 (en) Power semiconductor switch with improved controllability

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170321

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170419

R150 Certificate of patent or registration of utility model

Ref document number: 6133373

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250