JP2016103569A - Mounting structure of semiconductor element - Google Patents
Mounting structure of semiconductor element Download PDFInfo
- Publication number
- JP2016103569A JP2016103569A JP2014241203A JP2014241203A JP2016103569A JP 2016103569 A JP2016103569 A JP 2016103569A JP 2014241203 A JP2014241203 A JP 2014241203A JP 2014241203 A JP2014241203 A JP 2014241203A JP 2016103569 A JP2016103569 A JP 2016103569A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wiring board
- mounting structure
- heat sink
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Abstract
Description
本発明は、半導体素子の実装構造に関するものである。 The present invention relates to a semiconductor element mounting structure.
近年、コンピューターやゲーム機等に代表される電子機器の高機能化が進む中で、それらに使用される半導体素子は、同時に多量の演算処理を行うようになってきている。そのため、半導体素子が作動時に発生する熱量も多くなっている。半導体素子の温度が高くなりすぎると、半導体素子を安定して作動させることができなくなる。したがって、半導体素子の実装構造においては、半導体素子が作動時に発生する熱を外部に効率良く放熱する必要がある。 In recent years, as electronic devices typified by computers and game machines have become highly functional, semiconductor elements used for them have been subjected to a large amount of arithmetic processing at the same time. For this reason, the amount of heat generated when the semiconductor element operates is also increased. If the temperature of the semiconductor element becomes too high, the semiconductor element cannot be stably operated. Therefore, in the mounting structure of a semiconductor element, it is necessary to efficiently dissipate heat generated when the semiconductor element is operated to the outside.
図2(a)および(b)に、このような発熱量の多い半導体素子が実装される従来の半導体素子の実装構造Bを示す。実装構造Bは、配線基板21と、半導体素子Sと、放熱板22とを備えている。
2A and 2B show a conventional semiconductor element mounting structure B on which such a semiconductor element with a large amount of heat generation is mounted. The mounting structure B includes a
配線基板21は、四角平板状であり、絶縁基板23および配線導体24およびソルダーレジスト層25から成る。
絶縁基板23には、その上面から下面にかけて貫通する複数のスルーホール26が形成されている。そして絶縁基板23の上下面およびスルーホール26内には、配線導体24が被着されている。
さらに、絶縁基板23および配線導体24の上面には、ソルダーレジスト層25が形成されている。上側のソルダーレジスト層25は、配線導体24の一部を半導体素子接続パッド27として露出する第1開口部25aを有している。また、下側のソルダーレジスト層25は、配線導体24の一部を外部接続パッド28として露出する第2開口部25bを有している。
配線基板21は、樹脂系の絶縁材料から成り、その熱膨張係数は、およそ15ppm/℃程度である。
The
The
Further, a
The
半導体素子Sは、配線基板21の上に半田を介してフリップチップ接続されている。
半導体素子Sと配線基板21との間は、絶縁性の熱硬化性樹脂Rで充填されている。
半導体素子Sは、シリコンから成り、その熱膨張係数は、およそ3ppm/℃程度である。
The semiconductor element S is flip-chip connected to the
A space between the semiconductor element S and the
The semiconductor element S is made of silicon, and its thermal expansion coefficient is about 3 ppm / ° C.
放熱板22は、四角平板状の放熱板本体22aと、放熱板本体22aの下面外周部に形成された四角枠状の突出部22bとを有している。放熱板本体22aの下面と半導体素子Sの上面とは、熱伝導性のグリース(不図示)により熱的に接続されている。そして、突出部22bの下面の全面が配線基板21の上面外周部に接着されている。半導体素子Sが作動時に発生する熱は、主としてこの放熱板22を介して外部に放熱される。
放熱板22は、銅からなり、その熱膨張係数は、およそ17ppm/℃程度である。
The
The
ところで、上述のように半導体素子Sの高機能化が進み演算の処理量が増えてくると、半導体素子Sから生じる熱量も増加してくる。そのため、半導体素子Sが作動するときの熱履歴により、それぞれ熱膨張係数が異なる配線基板21と、半導体素子Sと、放熱板22との間に大きな熱伸縮差が生じるようになる。特に、熱膨張係数が大きい放熱板本体22aにおける角部では熱伸縮量が非常に大きくなる。そして、この角部が熱伸縮するときの応力が、配線基板21の角部を介して半導体素子S角部付近の電極と半導体素子接続パッド27との接合部に集中して作用する。その結果、両者の接合部にクラックが発生してしまい、半導体素子Sを安定的に作動させることができない場合がある。
By the way, as the function of the semiconductor element S increases as described above and the amount of processing increases, the amount of heat generated from the semiconductor element S also increases. Therefore, a large thermal expansion / contraction difference occurs between the
本発明は、半導体素子角部付近の電極と半導体素子接続パッドとの接合部に作用する熱応力を低減することで両者の間にクラックが発生することを抑制する。これにより、半導体素子を安定的に作動させることが可能な半導体素子の実装構造を提供することを課題とする。 The present invention reduces the occurrence of cracks between the two by reducing the thermal stress acting on the junction between the electrode near the corner of the semiconductor element and the semiconductor element connection pad. Accordingly, it is an object to provide a semiconductor element mounting structure capable of stably operating a semiconductor element.
本発明の半導体素子の実装構造は、四角平板状の配線基板と、配線基板の上面中央部にフリップチップ接続により搭載された半導体素子と、半導体素子上を覆う四角平板状の放熱板本体および放熱板本体の下面外周部から突出して配線基板の上面外周部に接着された突出部を有する放熱板と、を具備して成る半導体素子の実装構造であって、配線基板と放熱板とは、配線基板の上面角部を除く部位で接着されていることを特徴とするものである。 The semiconductor element mounting structure of the present invention includes a rectangular flat plate-like wiring board, a semiconductor element mounted by flip chip connection at the center of the upper surface of the wiring board, a square flat plate-like heat sink body covering the semiconductor element, and heat dissipation A heat sink having a protrusion protruding from the outer periphery of the lower surface of the board body and having a protrusion bonded to the outer periphery of the upper surface of the wiring board. It is characterized by being bonded at a portion excluding the upper surface corner of the substrate.
本発明の半導体素子の実装構造によれば、放熱板と配線基板とは、放熱板本体の下面に形成された突出部を介して配線基板の上面角部を除く部位で接着されている。
このため、放熱板本体の角部における熱伸縮時の応力が、配線基板の上面角部を介して半導体素子角部付近の電極と半導体素子接続パッドとの接合部に集中して作用することを抑制できる。その結果、両者の接合部に生じるクラックを低減して半導体素子を安定的に作動させることが可能な半導体素子の実装構造を提供することができる。
According to the semiconductor element mounting structure of the present invention, the heat radiating plate and the wiring board are bonded to each other at the portion excluding the upper surface corner of the wiring board via the protrusion formed on the lower surface of the heat radiating plate main body.
For this reason, the stress at the time of thermal expansion / contraction at the corner of the heat sink main body is concentrated on the junction between the electrode near the semiconductor element corner and the semiconductor element connection pad via the upper surface corner of the wiring board. Can be suppressed. As a result, it is possible to provide a semiconductor element mounting structure capable of reducing the number of cracks generated at the joint between the two and stably operating the semiconductor element.
次に、本発明における半導体素子の実装構造の一例を、図1(a)および(b)を基に説明する。
実装構造Aは、配線基板1と、半導体素子Sと、放熱板2とを備えている。
Next, an example of a semiconductor element mounting structure according to the present invention will be described with reference to FIGS.
The mounting structure A includes a
配線基板1は、四角平板状であり、絶縁基板3および配線導体4およびソルダーレジスト層5から成る。
絶縁基板3は、例えばエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂をガラスクロスに含浸させて、圧力下で熱硬化された電気絶縁材料から成る。
そして、その上面から下面にかけて貫通する複数のスルーホール6が形成されている。スルーホール6は、ドリル加工やブラスト加工、あるいはレーザー加工により形成される。
また、絶縁基板3の上下面およびスルーホール6内には、配線導体4が被着されている。配線導体4は、例えば周知のセミアディティブ法により、銅等の良導電性金属から成る。
さらに、絶縁基板3の上下面および配線導体4の表面には、ソルダーレジスト層5が形成されている。上側のソルダーレジスト層5は、配線導体4の一部を半導体素子接続パッド7として露出する第1開口部5aを有している。また、下側のソルダーレジスト層5は、配線導体4の一部を外部接続パッド8として露出する第2開口部5bを有している。
ソルダーレジスト層5は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する樹脂ペーストまたはフィルムを絶縁基板3の上に塗布または貼着して熱硬化させた電気絶縁材料から成る。
配線基板1の熱膨張係数は、およそ15ppm/℃程度である。
The
The
A plurality of through holes 6 penetrating from the upper surface to the lower surface are formed. The through hole 6 is formed by drilling, blasting, or laser processing.
A wiring conductor 4 is deposited on the upper and lower surfaces of the
Further, solder resist layers 5 are formed on the upper and lower surfaces of the
The solder resist layer 5 is made of an electrically insulating material obtained by applying or pasting a resin paste or film containing a thermosetting resin such as an epoxy resin or a polyimide resin on the
The thermal expansion coefficient of the
半導体素子Sは、例えば演算処理用途に用いられ、周知のフリップチップ接続により配線基板1の上側に、それぞれが対応する半導体素子Sの電極と半導体素子接続パッド7とが半田を介して接続される。
そして、半導体素子Sと配線基板1との間の隙間を絶縁性の樹脂Rで封止することで、半導体素子Sの電極と半導体素子接続パッド7との接続部を外部環境から保護している。
半導体素子Sの熱膨張係数は、およそ3ppm/℃程度である。
The semiconductor element S is used for arithmetic processing, for example, and the electrodes of the corresponding semiconductor element S and the semiconductor element connection pads 7 are connected to the upper side of the
Then, the gap between the semiconductor element S and the
The thermal expansion coefficient of the semiconductor element S is about 3 ppm / ° C.
放熱板2は、四角平板状の放熱板本体2aと、放熱板本体2aの下面外周部に形成された突出部2bとから成り、例えば銅等の熱伝導性に優れた金属から成る。そして、放熱板本体2aが半導体素子S上を覆うように配置されて半導体素子Sから生じる熱を、外部に効率よく放出する機能を有している。なお、半導体素子Sと放熱板本体2aとは、熱伝導性のグリース(不図示)を介して熱的に接続されている。
また、突出部2bは、配線基板1の角部を除く上面外周部に接着されている。これにより、半導体素子の実装構造Aが形成される。
放熱板2の熱膨張係数は、およそ17ppm/℃程度である。
The heat radiating plate 2 includes a rectangular flat plate-shaped heat radiating plate
Further, the protruding
The thermal expansion coefficient of the heat sink 2 is about 17 ppm / ° C.
そして、上述のような半導体素子の実装構造Aの外部接続パッド8と、外部の電気回路基板の配線導体とを半田を介して接続することにより、半導体素子Sが外部の電気回路基板に電気的に接続されて作動する。
The semiconductor element S is electrically connected to the external electric circuit board by connecting the
ところで、本発明の半導体素子の実装構造Aによれば、半導体素子S上を覆う四角平板状の放熱板本体2aの下面に形成された突出部2bが、配線基板1の角部を除く上面外周部に接着されている。
このため、放熱板本体2aが熱伸縮するときの応力が、配線基板1の上面角部を介して半導体素子S角部付近の電極と半導体素子接続パッド7との接合部に集中して作用することを抑制できる。その結果、両者の接合部に生じるクラックを低減して半導体素子を安定的に作動させることが可能な半導体素子の実装構造を提供することができる。
By the way, according to the semiconductor element mounting structure A of the present invention, the
For this reason, the stress when the heat sink
なお、本発明は上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の実施形態の一例では、絶縁基板3は単層構造であるが、同一または異なる電気絶縁材料から成る複数の絶縁層を絶縁基板3表面に多層に積層した多層構造であってもよい。
In addition, this invention is not limited to an example of above-mentioned embodiment, A various change is possible if it is a range which does not deviate from the summary of this invention. For example, in the example of the above-described embodiment, the insulating
1 配線基板
2 放熱板
2a 放熱板本体
2b 突出部
S 半導体素子
DESCRIPTION OF
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014241203A JP2016103569A (en) | 2014-11-28 | 2014-11-28 | Mounting structure of semiconductor element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014241203A JP2016103569A (en) | 2014-11-28 | 2014-11-28 | Mounting structure of semiconductor element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016103569A true JP2016103569A (en) | 2016-06-02 |
Family
ID=56089612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014241203A Pending JP2016103569A (en) | 2014-11-28 | 2014-11-28 | Mounting structure of semiconductor element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016103569A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018006724A (en) * | 2016-06-23 | 2018-01-11 | 京セラ株式会社 | Wiring board |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0334445A (en) * | 1989-06-30 | 1991-02-14 | Hitachi Ltd | Semiconductor integrated circuit device and structure for sealing it |
JP2001127219A (en) * | 1999-10-29 | 2001-05-11 | Kyocera Corp | Package for housing semiconductor element |
-
2014
- 2014-11-28 JP JP2014241203A patent/JP2016103569A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0334445A (en) * | 1989-06-30 | 1991-02-14 | Hitachi Ltd | Semiconductor integrated circuit device and structure for sealing it |
JP2001127219A (en) * | 1999-10-29 | 2001-05-11 | Kyocera Corp | Package for housing semiconductor element |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018006724A (en) * | 2016-06-23 | 2018-01-11 | 京セラ株式会社 | Wiring board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102608133B1 (en) | Semiconductor device | |
US10685920B2 (en) | Semiconductor device package with warpage control structure | |
JP6911917B2 (en) | module | |
WO2019026902A1 (en) | High frequency module | |
JP2008091714A (en) | Semiconductor device | |
US10952310B2 (en) | High-frequency module | |
WO2018168591A1 (en) | Module | |
WO2018159453A1 (en) | Module | |
JP6314731B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2017084886A (en) | Wiring board and mounting structure of semiconductor element using the same | |
JP2013214568A (en) | Wiring board and wiring board manufacturing method | |
JP2011077075A (en) | Module substrate incorporating heat-generative electronic component, and method of manufacturing the same | |
JP2016103569A (en) | Mounting structure of semiconductor element | |
JPWO2018181871A1 (en) | module | |
JP5609037B2 (en) | Semiconductor package built-in wiring board and manufacturing method of semiconductor package built-in wiring board | |
JP2017028183A (en) | Mounting structure of semiconductor device | |
TW201507565A (en) | Wiring board | |
TWI612590B (en) | Electronic package and the manufacture thereof | |
JP2018018910A (en) | Wiring board | |
JP2012199283A (en) | Semiconductor device | |
JP2018006724A (en) | Wiring board | |
JP6673773B2 (en) | Wiring board | |
JP7283909B2 (en) | Wiring board and mounting structure | |
JP2018120954A (en) | Wiring board | |
WO2018164160A1 (en) | Module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20160401 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170710 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180529 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181204 |