JP2016092525A - Bandpass filter and multiplexer/demultiplexer - Google Patents
Bandpass filter and multiplexer/demultiplexer Download PDFInfo
- Publication number
- JP2016092525A JP2016092525A JP2014222774A JP2014222774A JP2016092525A JP 2016092525 A JP2016092525 A JP 2016092525A JP 2014222774 A JP2014222774 A JP 2014222774A JP 2014222774 A JP2014222774 A JP 2014222774A JP 2016092525 A JP2016092525 A JP 2016092525A
- Authority
- JP
- Japan
- Prior art keywords
- parallel resonator
- resonator
- terminal
- parallel
- band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
- Filters And Equalizers (AREA)
Abstract
Description
本発明は、所望の周波数帯域の信号成分を通過させる帯域通過フィルタ及び合分波器に関する。 The present invention relates to a band-pass filter and a multiplexer / demultiplexer that pass a signal component of a desired frequency band.
近年、携帯電話や無線LAN(Local Area Network)といったマイクロ波帯を用いた様々な無線通信システムが普及している。このような無線通信システムの無線装置や端末おいては不要な信号や雑音成分を抑圧するための帯域通過フィルタが必須となっている。 In recent years, various wireless communication systems using a microwave band such as a mobile phone and a wireless local area network (LAN) have become widespread. In a wireless device or terminal of such a wireless communication system, a band pass filter for suppressing unnecessary signals and noise components is essential.
マイクロ波帯における帯域通過フィルタとしては、SAW(Surface Acoustic Wave)フィルタ(表面弾性波フィルタ)が携帯電話などに用いられている。SAWフィルタは比較的狭帯域な周波数帯域幅の無線システムに適したフィルタである。SAWフィルタによれば、圧電体の薄膜もしくは基板上に形成されたくし型電極により、特定の周波数帯域の電気信号が取り出される。SAWフィルタを用いた場合、その構造上、5GHz以上の高い周波数を取り出すことは困難であるなどの問題がある。 As a band pass filter in the microwave band, a SAW (Surface Acoustic Wave) filter (surface acoustic wave filter) is used for a mobile phone or the like. The SAW filter is a filter suitable for a radio system having a relatively narrow frequency bandwidth. According to the SAW filter, an electrical signal in a specific frequency band is taken out by a comb-shaped electrode formed on a piezoelectric thin film or a substrate. When the SAW filter is used, there is a problem that it is difficult to extract a high frequency of 5 GHz or more because of its structure.
SAWフィルタより高い周波数を取り出す場合、FBARフィルタ(Film Bulk Acoustic Resonator filter)というバルク弾性波を利用したフィルタが用いられている。しかしながら、FBARフィルタに用いることができる圧電材料の選択肢が少なく、現状では適用可能な周波数帯域が限られていること、SAWフィルタに比べて製造プロセスが複雑なため、市場規模が大きな用途に限られるなどの問題がある(非特許文献1)。 When extracting a frequency higher than that of the SAW filter, a filter using a bulk acoustic wave called an FBAR filter (Film Bulk Acoustic Resonator filter) is used. However, there are few choices of the piezoelectric material that can be used for the FBAR filter, the applicable frequency band is limited at present, and the manufacturing process is more complicated than that of the SAW filter. (Non-Patent Document 1).
一方、広帯域な帯域幅が求められる無線システム、例えば5GHz帯の無線LANや3GHzから10.6GHzの周波数帯域を用いるUWB(Ultra Wide Band)においては、誘電体基板上の伝送線路によって形成される分布定数線路を利用したフィルタなどが用いられている。この種のフィルタとしては、分布定数線路の線路長に応じて、1/4波長型、又は、1/2波長型の一様線路共振器を用いたものが主流である。しかしながら、分布定数線路を利用したフィルタによれば、一般的に伝送線路の線路長が長くなるため、フィルタの小型化が困難であるなどの問題がある(非特許文献2)。 On the other hand, in a wireless system that requires a wide bandwidth, such as a 5 GHz wireless LAN or UWB (Ultra Wide Band) using a frequency band from 3 GHz to 10.6 GHz, a distribution formed by transmission lines on a dielectric substrate. A filter using a constant line is used. As this type of filter, a filter using a ¼ wavelength type or ½ wavelength type uniform line resonator according to the line length of the distributed constant line is mainly used. However, according to a filter using a distributed constant line, there is a problem that it is difficult to reduce the size of the filter because the line length of the transmission line is generally long (Non-patent Document 2).
また、近年においては、LTCC(Low Temperature Co-fired Ceramics;低温同時焼成セラミクス)プロセス技術が確立し、これを用いた多層配線により小型な帯域通過フィルタが用いられるようになった。LTCCプロセス技術を用いた帯域通過フィルタによれば、特にマイクロ波帯域以上の周波数において多層配線間の寄生容量の影響が大きくなる。このような寄生容量の影響を低減するため、配線数を減らすことや、線路間の距離を確保することなどの設計手法が用いられている(非特許文献3)。 In recent years, LTCC (Low Temperature Co-fired Ceramics) process technology has been established, and a small band-pass filter has been used by multilayer wiring using the process technology. According to the band-pass filter using the LTCC process technology, the influence of the parasitic capacitance between the multilayer wirings becomes large particularly at a frequency of the microwave band or higher. In order to reduce the influence of such parasitic capacitance, design methods such as reducing the number of wires and securing the distance between lines are used (Non-patent Document 3).
しかしながら、上述の従来技術によれば、LTCCなどの多層基板を用いた広帯域なマイクロ波帯域の帯域通過フィルタを実現する際、寄生容量の影響を低減するために、分布定数線路で設計することや、各誘電体層の厚みを増やし、配線の間隔を確保する必要がある。このため、小型化が困難であるという問題がある。 However, according to the above-described prior art, when realizing a broadband microwave band-pass filter using a multilayer substrate such as LTCC, in order to reduce the influence of parasitic capacitance, designing with a distributed constant line or Therefore, it is necessary to increase the thickness of each dielectric layer and to secure the interval between the wirings. For this reason, there exists a problem that size reduction is difficult.
本発明は、このような事情を考慮してなされたものであり、その目的は、小型かつ広帯域な通過周波数帯域幅を有する帯域通過フィルタ及び合分波器を提供することにある。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a bandpass filter and a multiplexer / demultiplexer having a small and wide pass frequency bandwidth.
上述した課題を解決するために、本発明の一態様は、第1端子と第2端子との間の信号伝送経路上に配置された第1並列共振器と、前記第1並列共振器と前記第2端子との間の前記信号伝送経路上に配置された第2並列共振器と、前記第2並列共振器と前記第2端子との間の前記信号伝送経路上に配置された第3並列共振器と、前記第1並列共振器と前記第2並列共振器との間に第1電極が接続され、所定の基準電位ノードに第2電極が接続された第1キャパシタと、前記第2並列共振器と前記第2端子との間の前記信号伝送経路上に配置され、前記第3並列共振器と直列接続された第2キャパシタと、前記第2並列共振器と前記第3並列共振器との間の接続ノードと、前記所定の基準電位ノードとの間に接続された直列共振器と、前記第2並列共振器と前記第3並列共振器との間の接続ノードと、前記所定の基準電位ノードとの間に接続された第4並列共振器と、を備え、前記第1並列共振器の共振周波数をF11とし、前記第2並列共振器の共振周波数をF12とし、前記第3並列共振器の共振周波数をF15とし、前記直列共振器の共振周波数をF13とし、前記第4並列共振器の共振周波数をF14とした場合、前記F11,F12,F13,F14,F15は、F13,F11>F14>F15>F12なる条件を満足する、帯域通過フィルタの構成を有する。 In order to solve the above-described problem, one aspect of the present invention provides a first parallel resonator disposed on a signal transmission path between a first terminal and a second terminal, the first parallel resonator, and the first parallel resonator. A second parallel resonator disposed on the signal transmission path between the second terminal and a third parallel disposed on the signal transmission path between the second parallel resonator and the second terminal; A first capacitor having a first electrode connected between the resonator, the first parallel resonator and the second parallel resonator, and a second electrode connected to a predetermined reference potential node; and the second parallel A second capacitor disposed on the signal transmission path between the resonator and the second terminal and connected in series with the third parallel resonator; the second parallel resonator; and the third parallel resonator; A series resonator connected between a connection node between the first reference potential node and the predetermined reference potential node; A connection node between a column resonator and the third parallel resonator, and a fourth parallel resonator connected between the predetermined reference potential node, and a resonance frequency of the first parallel resonator Is F11, the resonance frequency of the second parallel resonator is F12, the resonance frequency of the third parallel resonator is F15, the resonance frequency of the series resonator is F13, and the resonance frequency of the fourth parallel resonator. Is F14, F11, F12, F13, F14, and F15 have a configuration of a band-pass filter that satisfies the condition of F13, F11> F14> F15> F12.
本発明の一態様は、上記帯域通過フィルタであって、当該帯域通過フィルタが、多層配線を有する誘電体基板上に形成され、前記第1並列共振器、前記第2並列共振器、前記第3並列共振器、前記第4並列共振器のうちの一部または全てが、前記誘電体基板の積層インダクタの自己共振を利用して実現されたことを特徴とする帯域通過フィルタの構成を有する。 One aspect of the present invention is the bandpass filter, wherein the bandpass filter is formed on a dielectric substrate having a multilayer wiring, and the first parallel resonator, the second parallel resonator, and the third A part of or all of the parallel resonator and the fourth parallel resonator have a configuration of a band-pass filter that is realized by utilizing self-resonance of the multilayer inductor of the dielectric substrate.
本発明の一態様は、上記帯域通過フィルタであって、当該帯域通過フィルタが、多層配線を有する誘電体基板上に形成され、前記直列共振器が、前記誘電体基板の多層配線間を接続するビアによって形成される寄生インダクタを利用して実現されたことを特徴とする帯域通過フィルタの構成を有する。 One aspect of the present invention is the bandpass filter, wherein the bandpass filter is formed over a dielectric substrate having a multilayer wiring, and the series resonator connects between the multilayer wirings of the dielectric substrate. It has a configuration of a band pass filter that is realized by using a parasitic inductor formed by vias.
本発明の一態様は、上記帯域通過フィルタであって、前記第2キャパシタが、前記第3並列共振器と前記第2端子との間、または、前記第2並列共振器と前記第3並列共振器との間に配置されたことを特徴とする帯域通過フィルタの構成を有する。 One aspect of the present invention is the bandpass filter, wherein the second capacitor is between the third parallel resonator and the second terminal or between the second parallel resonator and the third parallel resonance. A band-pass filter characterized in that it is disposed between the filter and the filter.
本発明の一態様は、入出力に関して上記帯域通過フィルタと同一のトポロジを有する低域側帯域通過フィルタと、入出力に関して上記帯域通過フィルタと逆のトポロジを有する高域側帯域通過フィルタと、を備えた合分波器の構成を有する。 One aspect of the present invention includes a low-pass bandpass filter having the same topology as the bandpass filter with respect to input and output, and a high-passband pass filter having a topology opposite to the bandpass filter with respect to input and output. It has the structure of the provided multiplexer / demultiplexer.
また、上述した課題を解決するために、本発明は、多層配線を有する誘電体基板上に形成する帯域通過フィルタにおいて、並列共振器11と並列共振器12が直列に接続され、前記並列共振器11と並列共振器12との間の接続端子にシャントキャパシタC1が接続され、並列共振器12の他方の端子に直列共振器13および並列共振器14および並列共振器15が接続され、前記直列共振器13および前記並列共振器14の他方の端子は接地され、前記並列共振器15の他方の端子はキャパシタC2の一方の端子が接続されることを特徴とする。かつ、並列共振器11、12、15および直列共振器13の減衰極を生成する共振周波数をそれぞれF11、F12、F15、F13とする場合において、F13,F11>F14>F15>F12であることを特徴とする帯域通過フィルタ回路である。F13とF11の周波数のどちらが高くとも構わない。
In order to solve the above-described problem, according to the present invention, in a bandpass filter formed on a dielectric substrate having a multilayer wiring, a
また、本発明は、多層配線を有する誘電体基板上に形成する2つの帯域通過フィルタから構成される分波回路において、低域側帯域通過フィルタが、並列共振器11Lと並列共振器12Lが直列に接続され、前記並列共振器11Lと並列共振器12Lとの間の接続端子にシャントキャパシタCL1が接続され、前記並列共振器12Lの他方の端子に直列共振器13Lおよび並列共振器14Lおよび並列共振器15Lが接続され、前記直列共振器13Lおよび前記並列共振器14Lの他方の端子は接地され、前記並列共振器15Lの他方の端子はキャパシタCL2の一方の端子が接続され、前記キャパシタCL2の他方の端子が端子TBに接続され、前記並列共振器11Lの他方の端子が端子TAに接続され、高域側帯域通過フィルタが、並列共振器21Hと並列共振器22Hが直列に接続され、前記並列共振器21Hと並列共振器22Hとの間の接続端子にシャントキャパシタCH3が接続され、前記並列共振器22Hの他方の端子に直列共振器23Hおよび並列共振器24Hおよび並列共振器25Hが接続され、前記直列共振器23Hおよび前記並列共振器24Hの他方の端子は接地され、前記並列共振器25Hの他方の端子はキャパシタCH4の一方の端子が接続され、前記キャパシタCH4の他方の端子が端子TAに接続され、前記並列共振器21Hの他方の端子が端子TCに接続されることを特徴とする。かつ、低域側帯域通過フィルタ内部の並列共振器11L、12L、15Lおよび直列共振器13Lの減衰極を生成する共振周波数をそれぞれF11、F12、F15、F13とし、高域側帯域通過フィルタ内部の並列共振器21H、22H、25Hおよび直列共振器23Hの共振周波数をそれぞれF21、F22、F25、F23とする場合、F11,F13>F14>F15>F12、および、F23,F21>F24>F25>F22、および、F24>F14なる周波数関係が満足されることを特徴とする分波回路である。F13とF11の周波数のどちらが高くとも構わない。また、F23とF21の周波数についてもどちらが高くとも構わない。
Further, according to the present invention, in a branching circuit composed of two bandpass filters formed on a dielectric substrate having a multilayer wiring, the low-pass bandpass filter is composed of a
また、本発明は、上述した帯域通過フィルタ回路および分波回路であって、並列共振器の一部ないし全てを、積層インダクタの自己共振で実現することを特徴とする。 The present invention is also the bandpass filter circuit and the demultiplexing circuit described above, wherein a part or all of the parallel resonator is realized by self-resonance of the multilayer inductor.
また、本発明は、上述した帯域通過フィルタ回路および分波回路であって、直列共振器を構成するインダクタを、多層配線間を接続するビア(VIA)によって実現することを特徴とする。 The present invention is the above-described band-pass filter circuit and branching circuit, wherein the inductor constituting the series resonator is realized by a via (VIA) connecting between the multilayer wirings.
本発明によれば、小型かつ広帯域な帯域通過フィルタおよび合分波器を実現することができる。また、LTCCなどでの量産製造時の低価格化や、無線通信モジュールの実装面積の低減などを達成することができる。 According to the present invention, a small and wide bandpass filter and multiplexer / demultiplexer can be realized. In addition, it is possible to reduce the price at the time of mass production at LTCC and to reduce the mounting area of the wireless communication module.
以下、図面を参照して、本発明の実施形態について説明する。
[第1の実施形態]
まず、本発明の第1の実施形態について説明する。
図1は、第1の実施形態による帯域通過フィルタ100の構成例を示すブロック図である。同図において、帯域通過フィルタ100は、第1端子TA、第2端子TB、並列共振器11(第1並列共振器)、並列共振器12(第2並列共振器)、直列共振器13、並列共振器14(第4並列共振器)、並列共振器15(第3並列共振器)、シャントキャパシタC1(第1キャパシタ)、直列キャパシタC2(第2キャパシタ)から構成される。
第1の実施形態では、第1端子TAを帯域通過フィルタ100の入力端子とし、第2端子TBを帯域通過フィルタ100の出力端子とする。ただし、この例に限定されず、第1端子TAを出力端子とし、第2端子TBを入力端子としてもよい。
なお、第1の実施形態では、本発明を帯域通過フィルタとして表現するが、帯域通過フィルタ回路、帯域通過フィルタ装置、フィルタなどとして表現することもできる。
Embodiments of the present invention will be described below with reference to the drawings.
[First embodiment]
First, a first embodiment of the present invention will be described.
FIG. 1 is a block diagram illustrating a configuration example of a
In the first embodiment, the first terminal TA is used as the input terminal of the
In the first embodiment, the present invention is expressed as a bandpass filter, but may be expressed as a bandpass filter circuit, a bandpass filter device, a filter, or the like.
帯域通過フィルタ100は、入力端子として1つの第1端子TAを有すると共に、出力端子として1つの第2端子TBを有し、第1端子TAから入力された信号のうち、所望の周波数帯域の信号のみを低損失で通過させて第2端子から出力する。並列共振器11は、第1端子TAと第2端子TBとの間の信号伝送経路上に配置されており、並列共振器11の第1端部(この例では、並列共振器11の入力部)は、第1端子TAに接続されている。並列共振器12は、並列共振器11と第2端子TBとの間の上記信号伝送経路上に配置され、並列共振器12の第1端部(この例では、並列共振器12の入力部)は並列共振器11の第2端部(この例では、並列共振器11の出力部)に接続されている。並列共振器15は、並列共振器12と第2端子TBとの間の上記信号伝送経路上に配置され、並列共振器15の第1端部(この例では、並列共振器15の入力部)は、並列共振器12の第2端部(この例では、並列共振器12の出力部)に接続されている。
The band-
並列共振器11と並列共振器12との間にはシャントキャパシタC1の第1電極が接続され、シャントキャパシタC1の第2電極は所定の基準電位ノードであるグランドに接続されている。また、直列キャパシタC2は、並列共振器12と第2端子TBとの間の上記信号伝送経路上に配置され、並列共振器15と直列接続されている。具体的には、直列キャパシタC2の第1電極は並列共振器15の第2端部(この例では、並列共振器15の出力部)に接続され、直列キャパシタC2の第2電極は第2端子TBに接続されている。ただし、並列共振器15と直列キャパシタC2の配置位置は逆であってもよい。この場合、直列キャパシタC2の第1電極は並列共振器12の第2端部(この例では、並列共振器12の出力部)に接続され、直列キャパシタC2の第2電極は並列共振器15の第1端部(この例では、並列共振器15の入力部)に接続され、並列共振器15の第2端部(この例では、並列共振器15の出力部)は第2端子TBに接続される。
A first electrode of the shunt capacitor C1 is connected between the
直列共振器13は、前記第2並列共振器と前記第3並列共振器との間の接続ノードMAと、所定の基準電位ノードであるグランドとの間に接続されている。また、並列共振器14も、前記第2並列共振器と前記第3並列共振器との間の接続ノードMAと、所定の基準電位ノードであるグランドとの間に接続されている。即ち、直列共振器13と並列共振器14は、接続ノードMAとグランドとの間に並列接続されている。
The
並列共振器11,12,15および直列共振器13は、通過特性において減衰させたい周波数において共振し、減衰極を生じさせる役割を持つ。直列キャパシタC2は、主に低い周波数成分を除去する役割と、並列共振器15の内部インダクタと直列共振を起こすことにより、インピーダンス整合を取る通過帯域の帯域幅を広げる役割を持つ。並列共振器14は、主に通過帯域の周波数帯に共振周波数を有するように設定される。シャントキャパシタC1は通過帯域のインピーダンス整合としての調整の役割を持ち、通過帯域のフラットネスを調整する役割を持つ。
The
第1の実施形態では、並列共振器11の共振周波数をF11とし、並列共振器12の共振周波数をF12とし、並列共振器15の共振周波数をF15とし、直列共振器13の共振周波数をF13とし、並列共振器14の共振周波数をF14とした場合、前記F11,F12,F13,F14,F15は、F11,F13>F14>F15>F12なる条件を満足する。即ち、共振周波数F11,F13は、共振周波数F14よりも高く、共振周波数F14は、共振周波数F15よりも高く、共振周波数F15は、共振周波数F12よりも高い。なお、共振周波数F11と共振周波数F13の間の大小関係は任意である。即ち、共振周波数F11が共振周波数F13より高くてもよく、逆に、共振周波数F13が共振周波数F11より高くてもよい。従って、前記F11,F12,F13,F14,F15は、F11>F14>F15>F12なる条件と、F13>F14>F15>F12なる条件を満足すればよい。
In the first embodiment, the resonance frequency of the
減衰させたい高い周波数帯域の周波数は、並列共振器11の共振周波数F11と直列共振器13の共振周波数F13とにより設定される。また、減衰させたい低い周波数帯域は、並列共振器15の共振周波数F15と、並列共振器12の共振周波数F12により設定される。
The frequency of the high frequency band to be attenuated is set by the resonance frequency F11 of the
図2は、本発明の第1の実施形態による帯域通過フィルタ100の回路図である。図2の回路例は、各共振器を1つのインダクタおよび1つのキャパシタの等価回路で表現した場合の帯域通過フィルタの設計例を示す。並列共振器11は、並列接続されたキャパシタC11とインダクタL11とから構成されている。並列共振器12は、並列接続されたキャパシタC12とインダクタL12とから構成されている。直列共振器13は、直列接続されたキャパシタC13とインダクタL13とから構成されている。並列共振器14は、並列接続されたキャパシタC14とインダクタL14とから構成されている。並列共振器15は、並列接続されたキャパシタC15とインダクタL15とから構成されている。
FIG. 2 is a circuit diagram of the band-
図2に示す各素子のパラメータは、C11=0.1pF、C1=0.7pF、C12=7pF、C13=2pF、C14=0.4pF、C15=0.6pF、C2=1.8pF、L11=4.5nH、L12=7.5nH、L13=0.6nH、L14=5.5nH、L15=5.7nHである。ただし、この例に限定されず、上述の条件を満足することを限度に、各素子のパラメータは任意に設定し得る。 The parameters of each element shown in FIG. 2 are as follows: C11 = 0.1 pF, C1 = 0.7 pF, C12 = 7 pF, C13 = 2 pF, C14 = 0.4 pF, C15 = 0.6 pF, C2 = 1.8 pF, L11 = 4.5nH, L12 = 7.5nH, L13 = 0.6nH, L14 = 5.5nH, L15 = 5.7nH. However, the present invention is not limited to this example, and the parameters of each element can be arbitrarily set as long as the above conditions are satisfied.
図3は、本発明の第1の実施形態による帯域通過フィルタ100の特性図であり、回路シミュレータでの計算結果として得られた特性の一例を示す図である。図4から理解されるように、帯域通過フィルタ100の通過帯域は、0.9GHzから1.8GHzの区間において、帯域幅900MHzが得られており、比帯域で66%と広帯域な通過特性を有する帯域通過フィルタが実現されている。
従って、第1の実施形態による帯域通過フィルタ100によれば、小型かつ広帯域な帯域通過フィルタを実現することができる。また、LTCCなどでの量産製造時の低価格化や、無線通信モジュールの実装面積の低減などを達成することができる。
FIG. 3 is a characteristic diagram of the band-
Therefore, according to the
[第2の実施形態]
次に、本発明の第2の実施形態について説明する。
第2の実施形態では、上述の第1の実施形態の帯域通過フィルタ100のトポロジを利用した高域側帯域通過フィルタと低域側帯域通過フィルタを備えた合分波器を実現する。
第2の実施形態では、第1実施形態の帯域通過フィルタ100を合分波器の高域側帯域通過フィルタとして利用する場合、次に詳細に説明するように、第1端子TAと、帯域通過フィルタ100の直列キャパシタC2の端子とを接続する。本発明の第2の実施形態による合分波器では、組み合わせる低域側および高域側帯域通過フィルタの帯域外特性を利用して各通過帯域における共通ポートの入力インピーダンスの虚部を打消し合うように設計することにより、整合回路を排除しつつ、広帯域での整合を可能にしている。
なお、第2の実施形態では、本発明を合分波器として表現するが、合分波回路、合分波装置、分波器、分波回路、分波装置、合波器、合波回路、合波装置、フィルタ、フィルタ回路、フィルタ装置等として表現することもできる。
[Second Embodiment]
Next, a second embodiment of the present invention will be described.
In the second embodiment, a multiplexer / demultiplexer including a high-frequency band-pass filter and a low-frequency band-pass filter using the topology of the band-
In the second embodiment, when the
In the second embodiment, the present invention is expressed as a multiplexer / demultiplexer, but the multiplexer / demultiplexer, the multiplexer / demultiplexer, the demultiplexer, the demultiplexer, the demultiplexer, the multiplexer, and the multiplexer It can also be expressed as a multiplexing device, a filter, a filter circuit, a filter device, or the like.
図4は、本発明の第2の実施形態による合分波器300の構成を示すブロック図である。合分波器300は、第1端子TA、第2端子TB、第3端子TC、低域側帯域通過フィルタ300L、高域側帯域通過フィルタ300Hから構成されている。
第2の実施形態では、第1端子TAを合分波器300の入力端子とし、第2端子TBおよび第3端子TCを合分波器300の出力端子とする。この場合、合分波器300は、分波器として機能する。合分波器300を合波器として機能させる場合は、第1端子TAを出力端子とし、第2端子TBおよび第3端子TCを入力端子とすればよい。
FIG. 4 is a block diagram showing the configuration of the multiplexer / demultiplexer 300 according to the second embodiment of the present invention. The multiplexer / demultiplexer 300 includes a first terminal TA, a second terminal TB, a third terminal TC, a low-frequency band-
In the second embodiment, the first terminal TA is an input terminal of the multiplexer / demultiplexer 300, and the second terminal TB and the third terminal TC are the output terminals of the multiplexer / demultiplexer 300. In this case, the multiplexer / demultiplexer 300 functions as a demultiplexer. When functioning the multiplexer / demultiplexer 300 as a multiplexer, the first terminal TA may be used as an output terminal, and the second terminal TB and the third terminal TC may be used as input terminals.
低域側帯域通過フィルタ300Lは、図1に示した第1の実施形態による帯域通過フィルタ100と、入出力に関して同じ回路トポロジを有している。即ち、低域側帯域通過フィルタ300Lは、入力端子TAと出力端子TBとの間の回路構成要素の接続関係が第1の実施形態による帯域通過フィルタ100と同じであり、低域側帯域通過フィルタ300Lの構成要素である並列共振器11L、並列共振器12L、並列共振器14L、並列共振器15L、直列共振器13Lは、それぞれ、図1に示す帯域通過フィルタ100の並列共振器11、並列共振器12、並列共振器14、並列共振器15、直列共振器13に対応した要素である。ただし、回路定数は異なる。低域側帯域通過フィルタ300Lは、第1端子TAから入力された信号のうち、所望の低域側の周波数帯域の信号のみを低損失で通過させ、第2端子TBから出力する。
The low-pass band-
これに対し、高域側帯域通過フィルタ300Hは、図1に示した第1の実施形態による帯域通過フィルタ100のトポロジを入出力に関して左右反転させた逆の回路トポロジを有している。具体的には、高域側帯域通過フィルタ300Hは、並列共振器21H、並列共振器22H、直列共振器23H、並列共振器24H、並列共振器25H、シャントキャパシタCH3、直列キャパシタCH4から構成される。
On the other hand, the high-
並列共振器21Hは、第1端子TAと第3端子TCとの間の信号伝送経路上に配置されており、並列共振器21Hの第2端部(この例では、並列共振器21Hの出力部)は、第3端子TCに接続されている。並列共振器22Hは、並列共振器21Hと第1端子TAとの間の上記信号伝送経路上に配置され、並列共振器22Hの第2端部(この例では、並列共振器22Hの出力部)は並列共振器21Hの第1端部(この例では、並列共振器21Hの入力部)に接続されている。並列共振器25Hは、並列共振器22Hと第1端子TAとの間の上記信号伝送経路上に配置され、並列共振器25Hの第2端部(この例では、並列共振器25Hの出力部)は、並列共振器22Hの第1端部(この例では、並列共振器22Hの入力部)に接続されている。
The
並列共振器21Hと並列共振器22Hとの間には、シャントキャパシタCH3の第1電極が接続され、シャントキャパシタCH3の第2電極は所定の基準電位ノードであるグランドに接続されている。また、直列キャパシタCH4は、並列共振器22Hと第1端子TAとの間の上記信号伝送経路上に配置され、並列共振器25Hと直列接続されている。具体的には、直列キャパシタCH4の第1電極は並列共振器25Hの第1端部(この例では、並列共振器25Hの入力部)に接続され、直列キャパシタCH4の第2電極は第1端子TAに接続されている。ただし、並列共振器25Hと直列キャパシタCH4の配置位置は逆であってもよい。この場合、並列共振器25Hの第1端部(この例では、並列共振器25Hの入力部)は第1端子TAに接続され、並列共振器25Hの第2端部(この例では、並列共振器25Hの出力部)には直列キャパシタCH4の第2電極が接続され、直列キャパシタCH4の第1電極は並列共振器22Hの第1端部(この例では、並列共振器22Hの入力部)に接続される。
A first electrode of the shunt capacitor CH3 is connected between the
直列共振器23Hは、並列共振器22Hと並列共振器25Hとの間の接続ノードMBと、所定の基準電位ノードであるグランドとの間に接続されている。また、並列共振器24Hも、並列共振器22Hと並列共振器25Hとの間の接続ノードMBと、所定の基準電位ノードであるグランドとの間に接続されている。即ち、直列共振器23Hと並列共振器24Hは、接続ノードMBとグランドとの間に並列接続されている。
The
並列共振器21H,22H,25Hおよび直列共振器23Hは、通過特性において減衰させたい周波数において共振し、減衰極を生じさせる役割を持つ。直列キャパシタCH4は、主に低い周波数成分を除去する役割と、並列共振器25Hの内部インダクタと直列共振を起こすことにより、インピーダンス整合を取る通過帯域の帯域幅を広げる役割を持つ。並列共振器24Hは、主に通過帯域の周波数帯に共振周波数を有するように設定される。シャントキャパシタCH3は通過帯域のインピーダンス整合としての調整の役割を持ち、通過帯域のフラットネスを調整する役割を持つ。
The
第2の実施形態では、低域側帯域通過フィルタ300Lの各共振器の共振周波数の条件は、第1の実施形態と同様である。即ち、並列共振器11Lの共振周波数をF11Lとし、並列共振器12Lの共振周波数をF12Lとし、並列共振器15Lの共振周波数をF15Lとし、直列共振器13Lの共振周波数をF13Lとし、並列共振器14Lの共振周波数をF14Lとした場合、前記F11L,F12L,F13L,F14L,F15Lは、F11L,F13L>F14L>F15L>F12Lなる条件を満足する。即ち、共振周波数F11L,F13Lは、共振周波数F14Lよりも高く、共振周波数F14Lは、共振周波数F15Lよりも高く、共振周波数F15Lは、共振周波数F12Lよりも高い。なお、共振周波数F11Lと共振周波数F13Lとの間の大小関係は任意である。即ち、共振周波数F11Lが共振周波数F13Lより高くてもよく、逆に、共振周波数F13Lが共振周波数F11Lより高くてもよい。
In the second embodiment, the condition of the resonance frequency of each resonator of the low-frequency
また、第2の実施形態では、並列共振器21Hの共振周波数をF21Hとし、並列共振器22Hの共振周波数をF22Hとし、並列共振器25Hの共振周波数をF25Hとし、直列共振器23Hの共振周波数をF23Hとし、並列共振器24Hの共振周波数をF24Hとした場合、前記F21H,F22H,F23H,F24H,F25Hは、F23H,F21H>F24H>F25H>F22Hなる条件を満足する。即ち、共振周波数F21H,F23Hは、共振周波数F24Hよりも高く、共振周波数F24Hは、共振周波数F25Hよりも高く、共振周波数F25Hは、共振周波数F22Hよりも高い。また、低域側帯域通過フィルタ300Lの通過帯域の周波数は、ほぼ共振周波数F14Hと等しく、高域側帯域通過フィルタ300Hの通過帯域の周波数は、ほぼ共振周波数F24Hに等しい。また、共振周波数F24Hは共振周波数F14Hよりも高い(即ち、F24H>F14H)。なお、共振周波数F21Hと共振周波数F23Hとの間の大小関係は任意である。即ち、共振周波数F21Hが共振周波数F23Hより高くてもよく、逆に、共振周波数F23Hが共振周波数F21Hより高くてもよい。
In the second embodiment, the resonance frequency of the
減衰させたい高い周波数帯域の周波数は、並列共振器21Hの共振周波数F21Hと直列共振器23Hの共振周波数F23Hとにより設定される。また、減衰させたい低い周波数帯域は、並列共振器25Hの共振周波数F25Hと、並列共振器22Hの共振周波数F22Hにより設定される。
The frequency of the high frequency band to be attenuated is set by the resonance frequency F21H of the
図5は、本発明の第2の実施形態による合分波器300の回路図である。図5の回路例は、各共振器を1つのインダクタおよび1つのキャパシタの等価回路で表現した場合の合分波器の設計例を示す。並列共振器11Lは、並列接続されたキャパシタCL11とインダクタLL11とから構成されている。並列共振器12Lは、並列接続されたキャパシタCL12とインダクタLL12とから構成されている。直列共振器13Lは、直列接続されたキャパシタCL13とインダクタLL13とから構成されている。並列共振器14Lは、並列接続されたキャパシタCL14とインダクタLL14とから構成されている。並列共振器15Lは、並列接続されたキャパシタCL15とインダクタLL15とから構成されている。また、並列共振器21Hは、並列接続されたキャパシタCH21とインダクタLH21とから構成されている。並列共振器22Hは、並列接続されたキャパシタCH22とインダクタLH22とから構成されている。直列共振器23Hは、直列接続されたキャパシタCH23とインダクタLH23とから構成されている。並列共振器24Hは、並列接続されたキャパシタCH24とインダクタLH24とから構成されている。並列共振器25Hは、並列接続されたキャパシタCH25とインダクタLH25とから構成されている。
FIG. 5 is a circuit diagram of the multiplexer / demultiplexer 300 according to the second embodiment of the present invention. The circuit example of FIG. 5 shows a design example of the multiplexer / demultiplexer when each resonator is expressed by an equivalent circuit of one inductor and one capacitor. The
図5に示す低域側帯域通過フィルタ300Lの各素子のパラメータは、CL11=0.15pF、CL1=0.7pF、CL12=7pF、CL13=2pF、CL14=0.4pF、CL15=0.6pF、CL2=1.8pF、LL11=6nH、LL12=7.5nH、LL13=0.6nH、LL14=5.5nH、LL15=5.7nHである。また、高域側帯域通過フィルタ300Hの各素子のパラメータは、例えば、CH4=0.75pF、CH25=0.3pF、CH23=0.4pF、CH24=0.7pF、CH22=3pF、CH3=0.1pF、CH21=0.05pF、LH25=1.7nH、LH23=1.8nH、LH24=0.3nH、LH22=3nH、LH21=1.5nHである。ただし、この例に限定されず、上述の条件を満足することを限度に、各素子のパラメータは任意に設定し得る。
The parameters of each element of the low-
図6は、本発明の第2の実施形態による合分波器300の特性図であり、回路シミュレータでの計算結果として得られた特性の一例を示す図である。図6から理解されるように、第1端子TAから第2端子TBへの通過帯域は0.9GHzから1.8GHzまでの区間において、帯域幅900MHz、比帯域で66.6%と広帯域な特性を実現できている。また、第1端子TAから第3端子TCへの通過帯域は、2.4GHzから4.5GHzまでの区間において、帯域幅2.1GHz、比帯域約60.8%を実現している。
従って、第2の実施形態による合分波器300によれば、小型かつ広帯域な合分波器を実現することができる。また、LTCCなどでの量産製造時の低価格化や、無線通信モジュールの実装面積の低減などを達成することができる。
FIG. 6 is a characteristic diagram of the multiplexer / demultiplexer 300 according to the second embodiment of the present invention, and is a diagram illustrating an example of characteristics obtained as a calculation result in the circuit simulator. As can be seen from FIG. 6, the pass band from the first terminal TA to the second terminal TB has a wide bandwidth characteristic of 900 MHz and a specific band of 66.6% in a section from 0.9 GHz to 1.8 GHz. Has been realized. In addition, the pass band from the first terminal TA to the third terminal TC realizes a bandwidth of 2.1 GHz and a specific band of about 60.8% in a section from 2.4 GHz to 4.5 GHz.
Therefore, according to the multiplexer / demultiplexer 300 according to the second embodiment, a small-sized and broadband multiplexer / demultiplexer can be realized. In addition, it is possible to reduce the price at the time of mass production at LTCC and to reduce the mounting area of the wireless communication module.
図7、図8に、図5に示す合分波器(300)を構成する高域側帯域通過フィルタ(300H)、低域側帯域通過フィルタ(300L)、分波回路の入力側インピーダンスを示す。図7は、本発明の第2の実施形態による合分波器300の特性図であり、回路シミュレータによる入力インピーダンス計算結果(0.9〜1.8GHz)の一例を示す図である。また、図8は、本発明の第2の実施形態による合分波器300の特性図であり、回路シミュレータによる入力インピーダンス計算結果(2.4〜4.5GHz)の一例を示す図である。 FIG. 7 and FIG. 8 show the input side impedances of the high band side band pass filter (300H), the low band side band pass filter (300L), and the branch circuit constituting the multiplexer / demultiplexer (300) shown in FIG. . FIG. 7 is a characteristic diagram of the multiplexer / demultiplexer 300 according to the second embodiment of the present invention, and shows an example of the input impedance calculation result (0.9 to 1.8 GHz) by the circuit simulator. FIG. 8 is a characteristic diagram of the multiplexer / demultiplexer 300 according to the second embodiment of the present invention, and shows an example of the input impedance calculation result (2.4 to 4.5 GHz) by the circuit simulator.
低域側および高域側帯域通過フィルタ300Hの帯域外特性の虚部を考慮して、各通過帯域における共通ポートの入力インピーダンスの虚部を打消し合うように設計することで,整合回路を排除しつつ,広帯域での整合を実現した。
例えば、図7において、高域側帯域通過フィルタ300Hの0.9〜1.8GHz帯域の入力インピーダンスは、スミスチャートにおいて下半円右側の領域に位置している。一方、低域側帯域通過フィルタ300Lの0.9〜1.8GHz帯域の入力インピーダンスは、スミスチャートにおいて上半円中心から左側の領域に位置している。これら高域および低域側帯域通過フィルタを接続して合分波器300を構成した場合の入力インピーダンスは、図7(c)に示すものとなる。この場合、虚数部は、お互いに打ち消しあい、スミスチャート上で中心部分に位置している。図8に示す2.4〜4.5GHz帯域の入力インピーダンスの計算結果も同様である。
Considering the imaginary part of the out-of-band characteristics of the low-pass and high-
For example, in FIG. 7, the input impedance in the 0.9 to 1.8 GHz band of the high-frequency band-
上述した第1の実施形態による帯域通過フィルタ100および第2の実施形態による合分波器300は、LTCCの多層配線を用いた積層インダクタや積層キャパシタを用いることに適している。積層インダクタや積層キャパシタは、それぞれ寄生容量や寄生インダクタンスを持つため、ある周波数において自己共振を行う。上述の実施形態では、この自己共振を共振器に積極的に活用することにより、帯域通過フィルタおよび合分波器の回路の更なる小型化を実現する。
The
図9は、本発明の第2の実施形態による合分波器300のLTCCへの実装例を示す図である。図9では、上下にグランド用導体を設け、かつ、基板内部に配線数8層メタル層を持つLTCCにおいて本発明の分波回路の例(回路は図5)を電磁界シミュレータにより設計した例を示している。この例に示す回路構成の中で、4個のコンデンサ(例えば、CH25,CH22,CL1,CL14)と2個のインダクタ(例えば、LH23,LL13)は、3次元構造により発生する寄生成分を利用して形成することで小型化を達成している。 FIG. 9 is a diagram illustrating an implementation example of the multiplexer / demultiplexer 300 according to the second embodiment of the present invention in the LTCC. In FIG. 9, an example of the branching circuit of the present invention (circuit shown in FIG. 5) designed by an electromagnetic field simulator in an LTCC in which ground conductors are provided on the upper and lower sides and an 8-layer metal layer is provided inside the substrate. Show. In the circuit configuration shown in this example, four capacitors (for example, CH25, CH22, CL1, and CL14) and two inductors (for example, LH23 and LL13) use parasitic components generated by a three-dimensional structure. The size reduction is achieved.
また、この例では、例えば、4個のコンデンサ(例えば、CH25,CH22,CL1,CL14)は、MIMキャパシタを用いるのではなく、図9(c)に示すように、多層インダクタの多層配線間の寄生容量を用いている。また、2個のインダクタ(例えば、LH23,LL13)も図9(c)に示すように、下部グラウンド面に向かって多層配線を接続したビア(VIA)を用いている。このビアは小さなインダクタンス値を有しており、このビアを用いることにより、非常に小さな面積でインダクタンスを実現できる。図9の例に示す分波回路の寸法は5.0×3.0×0.552mm3と小型である。 Further, in this example, for example, four capacitors (for example, CH25, CH22, CL1, CL14) do not use MIM capacitors, but as shown in FIG. Parasitic capacitance is used. Further, as shown in FIG. 9C, the two inductors (for example, LH23 and LL13) also use vias (VIA) in which multilayer wirings are connected toward the lower ground plane. This via has a small inductance value. By using this via, the inductance can be realized with a very small area. The dimensions of the branching circuit shown in the example of FIG. 9 are as small as 5.0 × 3.0 × 0.552 mm 3 .
図10は、本発明の第2の実施形態による合分波器300の特性図であり、電磁界シミュレータによる計算結果の一例を示す図である。図10に示すように、電磁界設計の結果もほぼ回路シミュレータでの予測値と一致している。 FIG. 10 is a characteristic diagram of the multiplexer / demultiplexer 300 according to the second embodiment of the present invention, and is a diagram illustrating an example of a calculation result by the electromagnetic field simulator. As shown in FIG. 10, the result of the electromagnetic field design also almost coincides with the predicted value in the circuit simulator.
また、本発明の帯域通過フィルタ100においては、並列共振器15とキャパシタC2の配置を入れ替えた構成でも上述の例と同等の特性を得ることが出来る。本発明の合分波器300についても同様である。即ち、合分波器300においては、並列共振器15LとキャパシタCL2の配置を入れ替えた構成、または、並列共振器25HとキャパシタCH4の配置を入れ替えた構成でも同等の特性を得ることが出来る。この場合、直列容量であるキャパシタC2,CL2,CH4と並列共振器15,15L,25Hの内部のインダクタが直列共振回路として作用するが、これは、そのキャパシタとインダクタの配置順番を入れ替えたとしても等価なインピーダンスとなるためである。
Further, in the
上述のように、帯域通過フィルタ100は、多層配線を有する誘電体基板上に形成され、並列共振器11,11L,21H、並列共振器12,12L,22H、並列共振器14,14L,24H、並列共振器15,15L,25Hのうちの一部または全ては、前記誘電体基板の積層インダクタの自己共振を利用して実現される。
また、上記帯域通過フィルタ100において、直列共振器13,13L,23Hは、例えば、上記誘電体基板の多層配線間を接続するビア(VIA)によって形成される寄生インダクタを利用して実現される。
As described above, the
In the
以上、本発明の実施形態を説明したが、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で任意の変形や修正等が可能である。 Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and arbitrary modifications and corrections can be made without departing from the gist of the present invention.
100…帯域通過フィルタ、11,12,14,15,11L,12L,14L,15L,21H,22H,24H,25H…並列共振器、13,13L,23H…直列共振器、C1,CL1,CH3…シャントキャパシタ、C2,CL2,CH4…直列キャパシタ、300…合分波器、300L…低域側帯域通過フィルタ、300H…高域側帯域通過フィルタ。 100: band pass filter, 11, 12, 14, 15, 11L, 12L, 14L, 15L, 21H, 22H, 24H, 25H ... parallel resonator, 13, 13L, 23H ... series resonator, C1, CL1, CH3 ... Shunt capacitors, C2, CL2, CH4 ... series capacitors, 300 ... multiplexer / demultiplexer, 300L ... low-pass bandpass filter, 300H ... high-pass bandpass filter.
Claims (5)
前記第1並列共振器と前記第2端子との間の前記信号伝送経路上に配置された第2並列共振器と、
前記第2並列共振器と前記第2端子との間の前記信号伝送経路上に配置された第3並列共振器と、
前記第1並列共振器と前記第2並列共振器との間に第1電極が接続され、所定の基準電位ノードに第2電極が接続された第1キャパシタと、
前記第2並列共振器と前記第2端子との間の前記信号伝送経路上に配置され、前記第3並列共振器と直列接続された第2キャパシタと、
前記第2並列共振器と前記第3並列共振器との間の接続ノードと、前記所定の基準電位ノードとの間に接続された直列共振器と、
前記第2並列共振器と前記第3並列共振器との間の接続ノードと、前記所定の基準電位ノードとの間に接続された第4並列共振器と、
を備え、
前記第1並列共振器の共振周波数をF11とし、前記第2並列共振器の共振周波数をF12とし、前記第3並列共振器の共振周波数をF15とし、前記直列共振器の共振周波数をF13とし、前記第4並列共振器の共振周波数をF14とした場合、
前記F11,F12,F13,F14,F15は、
F11,F13>F14>F15>F12なる条件を満足する、帯域通過フィルタ。 A first parallel resonator disposed on a signal transmission path between the first terminal and the second terminal;
A second parallel resonator disposed on the signal transmission path between the first parallel resonator and the second terminal;
A third parallel resonator disposed on the signal transmission path between the second parallel resonator and the second terminal;
A first capacitor having a first electrode connected between the first parallel resonator and the second parallel resonator and having a second electrode connected to a predetermined reference potential node;
A second capacitor disposed on the signal transmission path between the second parallel resonator and the second terminal and connected in series with the third parallel resonator;
A series resonator connected between a connection node between the second parallel resonator and the third parallel resonator, and the predetermined reference potential node;
A fourth parallel resonator connected between a connection node between the second parallel resonator and the third parallel resonator, and the predetermined reference potential node;
With
The resonance frequency of the first parallel resonator is F11, the resonance frequency of the second parallel resonator is F12, the resonance frequency of the third parallel resonator is F15, and the resonance frequency of the series resonator is F13. When the resonance frequency of the fourth parallel resonator is F14,
F11, F12, F13, F14, and F15 are
A band-pass filter that satisfies the following conditions: F11, F13>F14>F15> F12.
当該帯域通過フィルタは、多層配線を有する誘電体基板上に形成され、
前記第1並列共振器、前記第2並列共振器、前記第3並列共振器、前記第4並列共振器のうちの一部または全ては、前記誘電体基板の積層インダクタの自己共振を利用して実現されたことを特徴とする帯域通過フィルタ。 The bandpass filter according to claim 1,
The band pass filter is formed on a dielectric substrate having a multilayer wiring,
A part or all of the first parallel resonator, the second parallel resonator, the third parallel resonator, and the fourth parallel resonator use self-resonance of the multilayer inductor of the dielectric substrate. A band-pass filter characterized by being realized.
当該帯域通過フィルタは、多層配線を有する誘電体基板上に形成され、
前記直列共振器は、前記誘電体基板の多層配線間を接続するビアによって形成される寄生インダクタを利用して実現されたことを特徴とする帯域通過フィルタ。 The bandpass filter according to claim 1 or 2,
The band pass filter is formed on a dielectric substrate having a multilayer wiring,
The band pass filter according to claim 1, wherein the series resonator is realized by using a parasitic inductor formed by vias connecting the multilayer wirings of the dielectric substrate.
前記第2キャパシタは、前記第3並列共振器と前記第2端子との間、または、前記第2並列共振器と前記第3並列共振器との間に配置されたことを特徴とする帯域通過フィルタ。 The band-pass filter according to any one of claims 1 to 3,
The second capacitor is disposed between the third parallel resonator and the second terminal or between the second parallel resonator and the third parallel resonator. filter.
入出力に関して前記請求項1から4の何れか1項に記載の帯域通過フィルタと逆のトポロジを有する高域側帯域通過フィルタと、
を備えた合分波器。 A low-pass bandpass filter having the same topology as the bandpass filter according to any one of claims 1 to 4 in terms of input and output;
A high-frequency bandpass filter having a topology opposite to that of the bandpass filter according to any one of claims 1 to 4 in terms of input and output;
A multiplexer / demultiplexer with
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014222774A JP6307008B2 (en) | 2014-10-31 | 2014-10-31 | Band pass filter and multiplexer / demultiplexer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014222774A JP6307008B2 (en) | 2014-10-31 | 2014-10-31 | Band pass filter and multiplexer / demultiplexer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016092525A true JP2016092525A (en) | 2016-05-23 |
JP6307008B2 JP6307008B2 (en) | 2018-04-04 |
Family
ID=56019847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014222774A Active JP6307008B2 (en) | 2014-10-31 | 2014-10-31 | Band pass filter and multiplexer / demultiplexer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6307008B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018074485A (en) * | 2016-11-01 | 2018-05-10 | Ckd株式会社 | Low-pass filter |
WO2019102830A1 (en) * | 2017-11-22 | 2019-05-31 | 株式会社村田製作所 | Band-pass filter |
WO2023090250A1 (en) * | 2021-11-22 | 2023-05-25 | 株式会社村田製作所 | Filter device, antenna device, and antenna module |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3271705A (en) * | 1961-10-06 | 1966-09-06 | Comm Equipment Design Inc | Electric wave filter |
JPH0555511U (en) * | 1991-12-24 | 1993-07-23 | 太陽誘電株式会社 | Laminated composite parts |
JP2001345661A (en) * | 2000-05-31 | 2001-12-14 | Kyocera Corp | High frequency circuit board |
JP2003115736A (en) * | 2001-10-05 | 2003-04-18 | Murata Mfg Co Ltd | Three branch filter and multiplexer |
US20040046621A1 (en) * | 2000-12-22 | 2004-03-11 | Shinji Furuya | Multiplexer |
WO2006025179A1 (en) * | 2004-09-01 | 2006-03-09 | Murata Manufacturing Co., Ltd. | Band pass filter |
US20060145782A1 (en) * | 2005-01-04 | 2006-07-06 | Kai Liu | Multiplexers employing bandpass-filter architectures |
US20090179716A1 (en) * | 2008-01-09 | 2009-07-16 | Anaren, Inc. | RF Filter Device |
US20130154868A1 (en) * | 2011-12-14 | 2013-06-20 | Infineon Technologies Ag | System and Method for an RF Receiver |
US20140091881A1 (en) * | 2012-09-28 | 2014-04-03 | Stmicroelectronics Sa | Passive filter |
-
2014
- 2014-10-31 JP JP2014222774A patent/JP6307008B2/en active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3271705A (en) * | 1961-10-06 | 1966-09-06 | Comm Equipment Design Inc | Electric wave filter |
JPH0555511U (en) * | 1991-12-24 | 1993-07-23 | 太陽誘電株式会社 | Laminated composite parts |
JP2001345661A (en) * | 2000-05-31 | 2001-12-14 | Kyocera Corp | High frequency circuit board |
US20040046621A1 (en) * | 2000-12-22 | 2004-03-11 | Shinji Furuya | Multiplexer |
JP2003115736A (en) * | 2001-10-05 | 2003-04-18 | Murata Mfg Co Ltd | Three branch filter and multiplexer |
WO2006025179A1 (en) * | 2004-09-01 | 2006-03-09 | Murata Manufacturing Co., Ltd. | Band pass filter |
US20060145782A1 (en) * | 2005-01-04 | 2006-07-06 | Kai Liu | Multiplexers employing bandpass-filter architectures |
JP2008527808A (en) * | 2005-01-04 | 2008-07-24 | Tdk株式会社 | Multiplexer using bandpass filter structure |
US20090179716A1 (en) * | 2008-01-09 | 2009-07-16 | Anaren, Inc. | RF Filter Device |
US20130154868A1 (en) * | 2011-12-14 | 2013-06-20 | Infineon Technologies Ag | System and Method for an RF Receiver |
US20140091881A1 (en) * | 2012-09-28 | 2014-04-03 | Stmicroelectronics Sa | Passive filter |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018074485A (en) * | 2016-11-01 | 2018-05-10 | Ckd株式会社 | Low-pass filter |
WO2019102830A1 (en) * | 2017-11-22 | 2019-05-31 | 株式会社村田製作所 | Band-pass filter |
US11088669B2 (en) | 2017-11-22 | 2021-08-10 | Murata Manufacturing Co., Ltd. | Band pass filter |
WO2023090250A1 (en) * | 2021-11-22 | 2023-05-25 | 株式会社村田製作所 | Filter device, antenna device, and antenna module |
Also Published As
Publication number | Publication date |
---|---|
JP6307008B2 (en) | 2018-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11652462B2 (en) | Multiplexer with hybrid acoustic passive filter | |
JP5642686B2 (en) | Impedance matching circuit for planar antenna and mobile communication device | |
US10700666B2 (en) | Filter circuit, multiplexer, and module | |
JP6669681B2 (en) | Filter circuits, multiplexers and modules | |
WO2011086717A1 (en) | Multiplexer | |
JP2010177770A (en) | Filter, duplexer and communication module | |
JP2010045563A (en) | Multiband duplexer module | |
JP6389266B2 (en) | Tunable HF filter circuit | |
US9941859B2 (en) | Ladder-type filter, duplexer, and module | |
JP6382331B2 (en) | Tunable filter package | |
KR20070080077A (en) | Duplexer | |
JPWO2020054284A1 (en) | Multiplexer and high frequency front end circuit and communication device using it | |
JP2017512424A5 (en) | ||
JP6307008B2 (en) | Band pass filter and multiplexer / demultiplexer | |
JP6445580B2 (en) | Combination circuit of impedance matching circuit and HF filter circuit | |
JP2008271187A (en) | Branch circuit | |
WO2014176963A1 (en) | Filter | |
JP7456797B2 (en) | Filters and multiplexers | |
KR101443963B1 (en) | Electronic component | |
WO2020090382A1 (en) | Multiplexor, filter, and communication device | |
KR101126676B1 (en) | Filter for multi-band antenna switching module | |
CN109150130A (en) | A kind of inductive type bandpass filter | |
DE112015003080T5 (en) | RF FILTER CIRCUIT, RF FILTER WITH IMPROVED DAMPING AND DUPLEXER WITH IMPROVED INSULATION | |
JP2010081292A (en) | Branching filter, and wireless communication mudule and wireless communication device using the same | |
US11962290B2 (en) | Correction unit for radio frequency filter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180306 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180309 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6307008 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |